JP5787851B2 - Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method - Google Patents
Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method Download PDFInfo
- Publication number
- JP5787851B2 JP5787851B2 JP2012195590A JP2012195590A JP5787851B2 JP 5787851 B2 JP5787851 B2 JP 5787851B2 JP 2012195590 A JP2012195590 A JP 2012195590A JP 2012195590 A JP2012195590 A JP 2012195590A JP 5787851 B2 JP5787851 B2 JP 5787851B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- layers
- stacked body
- emitting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 252
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 230000004888 barrier function Effects 0.000 claims description 258
- 239000000203 mixture Substances 0.000 claims description 176
- 150000004767 nitrides Chemical class 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 48
- 230000007423 decrease Effects 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 description 80
- 235000012431 wafers Nutrition 0.000 description 42
- 230000000694 effects Effects 0.000 description 31
- 239000012535 impurity Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 27
- 229910002704 AlGaN Inorganic materials 0.000 description 23
- 230000009102 absorption Effects 0.000 description 19
- 238000010521 absorption reaction Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 13
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000010348 incorporation Methods 0.000 description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000295 emission spectrum Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009103 reabsorption Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Description
本発明の実施形態は、半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法に関する。 Embodiments described herein relate generally to a semiconductor device, a wafer, a method for manufacturing a semiconductor device, and a method for manufacturing a wafer.
窒化物半導体は、半導体発光素子やＨＥＭＴ（High Electron Mobility Transistor）素子等の各種の半導体素子に用いられている。このような窒化物半導体においては、ＧａＮ結晶との間の格子不整合による高密度の貫通転位により素子の特性が制約を受ける。 Nitride semiconductors are used in various semiconductor elements such as semiconductor light emitting elements and HEMT (High Electron Mobility Transistor) elements. In such a nitride semiconductor, device characteristics are restricted by high-density threading dislocations due to lattice mismatch with the GaN crystal.
例えば窒化物半導体を用いた半導体発光素子は、白色ＬＥＤ等の蛍光体励起用光源として期待されているが、効率が低い。 For example, a semiconductor light-emitting device using a nitride semiconductor is expected as a phosphor excitation light source such as a white LED, but has low efficiency.
窒化物半導体を用いたＬＥＤなどの半導体発光素子の効率を向上するために、種々の提案がなされている。 Various proposals have been made to improve the efficiency of semiconductor light emitting devices such as LEDs using nitride semiconductors.
本発明の実施形態は、高効率の半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法を提供する。 Embodiments of the present invention provide a highly efficient semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method.
本発明の実施形態によれば、窒化物半導体を含むｎ形の第１層と、窒化物半導体を含むｐ形の第２層と、発光部と、第１積層体と、第２積層体と、を含む半導体素子が提供される。前記発光部は、前記第１層と前記第２層との間に設けられる。前記発光部は、障壁層と、井戸層と、を含む。前記第１積層体は、第１層と前記発光部との間に設けられる。前記第１積層体は、ＡｌＧａＩｎＮを含む複数の第３層と、前記複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層と、を含む。第２積層体は、前記第１層と前記第１積層体との間に設けられる。前記第２積層体は、前記第３層の組成とは異なる組成を有する窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を含む。前記第１積層体は、前記第１積層体の前記発光部側の面に設けられた凹部を有する。前記凹部の少なくとも一部に前記発光部の一部が埋め込まれている。前記第２層の一部は、前記凹部の前記少なくとも一部に埋め込まれた前記発光部の前記一部の上に配置されている。前記第１積層体を貫通する転位が形成されており、前記凹部の側面は、前記転位の周りを取り囲む。前記第１積層体の前記転位の周辺におけるＩｎの組成比は、前記第１積層体の前記転位から離れた部分におけるＩｎの組成比よりも低い。前記第２積層体は、転位を有し、前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる。
本発明の別の実施形態によれば、基板と、前記基板の上に設けられ窒化物半導体を含むｎ形の第１層と、前記第１層の上に設けられた発光部であって、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部と、前記発光部の上に設けられ窒化物半導体を含むｐ形の第２層と、前記第１層と前記発光部との間に設けられた第２積層体であって、窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を含む第２積層体と、を備えたウェーハが提供される。前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、前記第１部分におけるＩｎ平均組成比は、前記第２部分におけるＩｎ平均組成比よりも高い。前記第２積層体は、転位を有し、前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる。
本発明の別の実施形態によれば、基板の上に窒化物半導体を含むｎ形の第１層を形成し、前記第１層の上に、窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を交互に積層して第２積層体を形成し、前記第２積層体の上に、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部を形成し、前記発光部の上に窒化物半導体を含むｐ形の第２層を形成し、前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、前記第２積層体の形成は、前記第１部分におけるＩｎ平均組成比を、前記第２部分におけるＩｎ平均組成比よりも高くすることを含む、半導体素子の製造方法が提供される。前記第２積層体は、転位を有し、前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる。
本発明の別の実施形態によれば、基板の上に窒化物半導体を含むｎ形の第１層を形成し、前記第１層の上に、窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を交互に積層して第２積層体を形成し、前記第２積層体の上に、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部を形成し、前記発光部の上に窒化物半導体を含むｐ形の第２層を形成し、前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、前記第２積層体の形成は、前記第１部分におけるＩｎ平均組成比を、前記第２部分におけるＩｎ平均組成比よりも高くすることを含む、ウェーハの製造方法が提供される。前記第２積層体は、転位を有し、前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる。
According to an embodiment of the present invention, an n-type first layer including a nitride semiconductor, a p-type second layer including a nitride semiconductor, a light emitting unit, a first stacked body, a second stacked body, A semiconductor device is provided. The light emitting unit is provided between the first layer and the second layer. The light emitting unit includes a barrier layer and a well layer. The first stacked body is provided between the first layer and the light emitting unit. The first stacked body includes a plurality of third layers including AlGaInN and a plurality of fourth layers including GaInN stacked alternately with the plurality of third layers. The second stacked body is provided between the first layer and the first stacked body. The second stacked body includes a plurality of fifth layers including a nitride semiconductor having a composition different from the composition of the third layer, and a plurality of sixth layers including GaInN stacked alternately with the plurality of fifth layers. And including. The first stacked body has a recess provided on a surface of the first stacked body on the light emitting unit side. A part of the light emitting part is embedded in at least a part of the recess. A part of the second layer is disposed on the part of the light emitting part embedded in the at least part of the recess. A dislocation penetrating the first laminate is formed, and a side surface of the recess surrounds the dislocation. The In composition ratio in the vicinity of the dislocation in the first stacked body is lower than the In composition ratio in a portion of the first stacked body away from the dislocation. The second stacked body has dislocations, and the dislocations are such that an angle of the dislocations relative to a direction from the first layer toward the second layer is smaller in the second portion than in the first portion. And bent in the second laminate.
According to another embodiment of the present invention, a substrate, an n-type first layer provided on the substrate and including a nitride semiconductor, and a light emitting unit provided on the first layer, A light emitting portion including a plurality of barrier layers; a well layer provided between the plurality of barrier layers; a p-type second layer provided on the light emitting portion and including a nitride semiconductor; A second stacked body provided between one layer and the light emitting unit, wherein a plurality of fifth layers including a nitride semiconductor and a plurality of first layers including GaInN stacked alternately with the plurality of fifth layers. There is provided a wafer comprising a second laminate including six layers. The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the light emitting portion, and an In average composition ratio in the first portion. Is higher than the In average composition ratio in the second portion. The second stacked body has dislocations, and the dislocations are such that an angle of the dislocations relative to a direction from the first layer toward the second layer is smaller in the second portion than in the first portion. And bent in the second laminate.
According to another embodiment of the present invention, an n-type first layer including a nitride semiconductor is formed on a substrate, and a plurality of fifth layers including a nitride semiconductor are formed on the first layer; A plurality of sixth layers including GaInN that are alternately stacked with the plurality of fifth layers are alternately stacked to form a second stack, and a plurality of barrier layers are formed on the second stack, A light emitting portion including a well layer provided between the plurality of barrier layers, a p-type second layer including a nitride semiconductor is formed on the light emitting portion, and the second stacked body includes: , A first portion close to the first layer, and a second portion located between the first portion and the light emitting portion, and the formation of the second stacked body is performed by the In in the first portion. There is provided a method for manufacturing a semiconductor element, comprising making an average composition ratio higher than an In average composition ratio in the second portion. The second stacked body has dislocations, and the dislocations are such that an angle of the dislocations relative to a direction from the first layer toward the second layer is smaller in the second portion than in the first portion. And bent in the second laminate.
According to another embodiment of the present invention, an n-type first layer including a nitride semiconductor is formed on a substrate, and a plurality of fifth layers including a nitride semiconductor are formed on the first layer; A plurality of sixth layers including GaInN that are alternately stacked with the plurality of fifth layers are alternately stacked to form a second stack, and a plurality of barrier layers are formed on the second stack, A light emitting portion including a well layer provided between the plurality of barrier layers, a p-type second layer including a nitride semiconductor is formed on the light emitting portion, and the second stacked body includes: , A first portion close to the first layer, and a second portion located between the first portion and the light emitting portion, and the formation of the second stacked body is performed by the In in the first portion. There is provided a method for producing a wafer, comprising making an average composition ratio higher than an In average composition ratio in the second portion. The second stacked body has dislocations, and the dislocations are such that an angle of the dislocations relative to a direction from the first layer toward the second layer is smaller in the second portion than in the first portion. And bent in the second laminate.
以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
（第１の実施形態）
本実施形態は、半導体素子に係る。実施形態に係る半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
以下では、実施形態が半導体発光素子に適用される例について説明する。
(First embodiment)
The present embodiment relates to a semiconductor element. The semiconductor element according to the embodiment includes a semiconductor device such as a semiconductor light emitting element, a semiconductor light receiving element, and an electronic device. The semiconductor light emitting element includes, for example, a light emitting diode (LED) and a laser diode (LD). The semiconductor light receiving element includes a photodiode (PD) and the like. The electronic device includes, for example, a high electron mobility transistor (HEMT), a heterojunction bipolar transistor (HBT), a field transistor (FET), a Schottky barrier diode (SBD), and the like.
Hereinafter, an example in which the embodiment is applied to a semiconductor light emitting element will be described.
図１は、第１の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体素子１０は、第１層１３０と、第２層１５０と、発光部１４０（機能部）と、第１積層体２１０と、を含む。
FIG. 1 is a schematic cross-sectional view illustrating the configuration of the semiconductor element according to the first embodiment.
As shown in FIG. 1, the
第１層１３０は、窒化物半導体を含み、ｎ形である。第２層１５０は、窒化物半導体を含み、ｐ形である。
The
この例では、第１層１３０は、ｎ形閉じ込め層１３１と、ｎ形コンタクト層１３２と、を含む。ｎ形閉じ込め層１３１は、ｎ形コンタクト層１３２と発光部１４０との間に配置される。ｎ形閉じ込め層１３１は、例えば、ｎ形ＧａＮ及びｎ形ＡｌＧａＮの少なくともいずれかを含む。
In this example, the
この例では、第２層１５０は、ｐ形閉じ込め層１５１と、ｐ形コンタクト層１５２と、を含む。ｐ形閉じ込め層１５１は、ｎ形コンタクト層１５２と発光部１４０との間に配置される。ｐ形閉じ込め層１５１は、例えば、ｐ形ＡｌＧａＮを含む。
In this example, the
発光部１４０は、第１層１３０と第２層１５０との間に設けられる。発光部１４０は、障壁層（後述する）と、井戸層（後述する）と、を含む。例えば、複数の障壁層が設けられる。井戸層は、複数の障壁層の間に設けられる。
The
第１積層体２１０は、第１層１３０と発光部１４０との間に設けられる。第１積層体２１０は、複数の第３層２０３と、複数の第４層２０４と、を含む。複数の第４層２０４は、複数の第３層２０３と交互に積層される。第３層２０３は、例えば、ＡｌＧａＩｎＮを含む。複数の第４層２０４は、例えば、ＧａＩｎＮを含む。第４層２０４のそれぞれの厚さは、発光部１４０の井戸層（後述する）の厚さよりも薄くて良い。
The first
ここで、第１層１３０から第２層１５０に向かう方向をＺ軸方向とする。例えば、第１層１３０、第１積層体２１０、発光部１４０及び第２層１５０は、この順でＺ軸方向に沿って積層されている。
Here, the direction from the
本願明細書において、積層されている状態は、直接重ねられる状態に加え、間に別の要素が挿入された状態で重ねられる状態を含む。 In the present specification, the state of being stacked includes not only the state of being directly stacked but also the state of being stacked with another element inserted therebetween.
第１層１３０の上に第１積層体２１０が設けられ、第１積層体２１０の上に発光部１４０が設けられ、発光部１４０の上に第２層１５０が設けられている。
A first
本願明細書において、上に設けられている状態は、接して上に配置される状態に加え、間に別の要素が挿入されて上に配置される状態を含む。 In the specification of the present application, the state provided above includes the state in which another element is inserted therebetween and the state in which the other element is disposed in addition to the state in which the element is disposed above in contact.
この例では、半導体素子１０は、第２積層体２２０をさらに含む。第２積層体２２０は、第１層１３０と第１積層体２１０との間に設けられる。第２積層体２２０は、複数の第５層２０５と、複数の第６層２０６と、を含む。複数の第６層２０６は、複数の第５層２０５と、交互に積層される。複数の第５層２０５は、第３層２０３の組成とは異なる組成を有する。第５層２０５として、例えばＧａＮが用いられる。第６層２０６は、ＧａＩｎＮを含む。第６層２０６の厚さは、発光部１４０の井戸層（後述する）の厚さよりも薄くてよい。
In this example, the
例えば、半導体素子１０においては、例えば、基板１１０の主面上に、ＡｌＮの第１バッファ層１２１が設けられる。基板１１０の主面は、例えば、サファイアｃ面である。基板１１０の上にノンドープのＧａＮの第２バッファ層１２２が設けられる。具体的には、第１バッファ層１２１は、基板１１０の上に形成された高炭素濃度の第１ＡｌＮバッファ層１２１ａと、第１ＡｌＮバッファ層１２１ａの上に形成された高純度の第２ＡｌＮバッファ層１２１ｂと、を含む。第１ＡｌＮバッファ層１２１ａにおける炭素濃度は、第２ＡｌＮバッファ層１２１ｂにおける炭素濃度よりも高い。
For example, in the
そして、第２バッファ層１２２の上に、例えば、Ｓｉドープのｎ形ＧａＮのｎ形コンタクト層１３２、Ｓｉドープのｎ形閉じ込め層１３１、発光部１４０、Ｍｇドープのｐ形ＡｌＧａＮのｐ形閉じ込め層１５１、及び、Ｍｇドープのｐ形ＧａＮのｐ形コンタクト層１５２、が積層される。
On the
さらに、ｐ形コンタクト層１５２の上に、例えばＮｉのｐ側電極１６０が設けられる。ｎ形コンタクト層１３２の上に、例えばＡｌ／Ａｕの積層膜のｎ側電極１７０が設けられている。
Further, a p-
ｐ側電極１６０とｎ側電極１７０とに電圧を印加することで、発光部１４０に電流が供給され、発光部１４０から光（発光光）が放出される。
By applying a voltage to the p-
図２（ａ）〜図２（ｄ）は、第１の実施形態に係る半導体素子の一部の構成を例示する模式的断面図である。
図２（ａ）は、半導体素子１０、及び、後述する半導体素子１１、１２、１３、及び、１４、並びに、ウェーハ６０及び６４における発光部１４０の構成を例示している。図２（ｂ）は、半導体素子１０ａ、１１ａ、１２ａ、１３ａ及び１４ａ、並びに、ウェーハ６０ａ及び６４ａにおける発光部１４０の構成を例示している。図２（ｃ）は、後述する半導体素子１０ｂ、１１ｂ、１２ｂ、１３ｂ、及び、１４ｂ、並びにウェーハ６０ｂ及び６４ｂにおける発光部１４０の構成を例示している。図２（ｄ）は、後述する半導体素子１１ｃ、１２ｃ、１３ｃ、及び、１４ｃ、並びに、ウェーハ６０ｃ及び６４ｃにおける発光部１４０の構成を例示している。
FIG. 2A to FIG. 2D are schematic cross-sectional views illustrating the configuration of a part of the semiconductor element according to the first embodiment.
FIG. 2A illustrates the configuration of the
図２（ａ）に表したように、半導体素子１０においては、発光部１４０は、複数の障壁層４１（例えば第１障壁層ＢＬ１及び第２障壁層ＢＬ２など）と、井戸層４２と、を含む。井戸層４２は、複数の障壁層４１の間に設けられる。
As shown in FIG. 2A, in the
例えば、発光部１４０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。このとき、発光部１４０は、２つの障壁層４１と、障壁層４１の間に設けられた井戸層４２と、を含む。例えば、発光部１４０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。このとき、発光部１４０は、３つ以上の障壁層４１と、障壁層４１どうしのそれぞれの間に設けられた井戸層４２と、を含む。
For example, the
図２（ａ）に示した例では、発光部１４０は、（ｎ＋１）個の障壁層４１と、ｎ個の井戸層４２と、を含む（ｎは、１以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２層１５０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２層１５０との間に配置される。第１障壁層ＢＬ１は、第１層１３０と第１井戸層ＷＬ１との間（すなわち、第１積層体２１０と第１井戸層ＷＬ１との間）に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２層１５０との間に設けられる。
In the example shown in FIG. 2A, the
図２（ｂ）に表したように、本実施形態に係る半導体素子１０ａにおいては、発光部１４０に１つの井戸層４２が設けられる。図２（ｃ）に表したように、本実施形態に係る半導体素子１０ｂにおいては、発光部１４０に２つの井戸層４２が設けられる。図２（ｄ）に表したように、本実施形態に係る半導体素子１０ｃにおいては、発光部１４０に３つの井戸層４２が設けられる。発光部１４０に４つ以上の井戸層４２を設けても良い。
As shown in FIG. 2B, in the
ここで、複数の障壁層４１のうちで第２層１５０に最も近い障壁層４１をｐ側障壁層ＢＬｐと呼ぶことにする。また、複数の井戸層４２が設けられる場合において、複数の井戸層４２の間に設けられる障壁層４１を井戸間障壁層ＢＬＩと呼ぶことにする。
Here, the
複数の障壁層４１のうちで第１層１３０に最も近い障壁層４１が第１障壁層ＢＬ１である。第１積層体２１０の一部がこの層を兼ねても良い。換言すると、第１積層体２１０の複数の第３層２０３のうちで発光部１４０に最も近い層が第１障壁層ＢＬ１であるとすることが可能である。
Among the plurality of barrier layers 41, the
第１障壁層ＢＬ１は、例えば、Ａｌｘ１Ｇａ１−ｘ１−ｙ１Ｉｎｙ１Ｎ（０≦ｘ＜１、０≦ｙ１、０＜ｘ１＋ｙ１≦１）を含む。第１障壁層ＢＬ１には、例えばＳｉドープのｎ形ＡｌＧａＩｎＮを用いられる。 The first barrier layer BL1 includes, for example, Al x1 Ga 1-x1-y1 In y1 N (0 ≦ x <1, 0 ≦ y1, 0 <x1 + y1 ≦ 1). For example, Si-doped n-type AlGaInN is used for the first barrier layer BL1.
第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）は、Ａｌｘ２Ｇａ１−ｘ２−ｙ２Ｉｎｙ２Ｎ（０≦ｘ２、ｙ２＜１、０＜ｘ２＋ｙ２≦１）を含む。なお、ｘ２はｘ１と同じでも良く、異なっても良い。また、ｙ２は、ｙ１と同じでも良く、異なっても良い。特に、ｘ２＜ｘ１であることが特に好ましい。ｙ１＜ｙ２であることが、特に好ましい。 The second barrier layer BL2 (and the m-th barrier layer BLm: m is an integer of 2 or more) includes Al x2 Ga 1-x2-y2 In y2 N (0 ≦ x2, y2 <1, 0 <x2 + y2 ≦ 1). . X2 may be the same as or different from x1. Moreover, y2 may be the same as y1, and may differ. It is particularly preferable that x2 <x1. It is particularly preferable that y1 <y2.
井戸層４２は、Ａｌｘ０Ｇａ１−ｘ０−ｙ０Ｉｎｙ０Ｎ（０≦ｘ０、０＜ｙ０、ｘ０＋ｙ０＜１、ｙ１＜ｙ０、ｙ２＜ｙ０）を含む。井戸層４２は、Ｇａ１−ｙ０Ｉｎｙ０Ｎ（０＜ｙ０≦１、ｙ１＜ｙ０、ｙ２＜ｙ０）を含む。このように、井戸層４２は、ＧａＩｎＮ及びＡｌＧａＩｎＮの少なくともいずれかを含むことができる。
井戸層４２は、例えば、２ナノメートル（ｎｍ）以上９ｎｍ以下の厚さ（Ｚ軸方向に沿った長さ）を有する。
The
The
井戸層４２のバンドギャップエネルギーは、障壁層４１のバンドギャップエネルギーよりも小さい。井戸層４２のバンドギャップエネルギーは、第１積層体２１０におけるバンドギャップエネルギー、及び、第２積層体２２０におけるバンドギャップエネルギーよりも小さい。これにより、井戸層４２で発光した光が、半導体素子１０に含まれる他の半導体層で吸収されることが抑制される。これにより、光は、外部に高効率で取り出される。
The band gap energy of the
第１積層体２１０において、第４層２０４の厚さは、井戸層４２の厚さよりも薄くて良い。第３層２０３は、第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）の厚さよりも薄くて良い。
In the first
第４層２０４の厚さの下限は、第４層２０４が連続して層としての物性を示す以上の厚さで決まる。第４層２０４の厚さの上限は、第４層２０４における吸収端のエネルギーと、井戸層４２における吸収端のエネルギーと、の間に差異が設けられる条件で決まる。
The lower limit of the thickness of the
すなわち、第４層２０４の厚さは、例えば３原子層以上で、第４層２０４における吸収端のエネルギーが井戸層４２の吸収端よりも十分大きくなる厚さ以下に設定される。具体的には、第４層２０４の吸収端のエネルギーに相当する波長が、井戸層４２の発光スペクトルの強度がピーク値の半分以下となる波長よりも短波長側に設定される。井戸層４２の厚さは、例えば４原子層の厚さ以上である。
That is, the thickness of the
例えば、第４層２０４に井戸層４２と同じ組成を適用すると、井戸層４２と同じ条件で第４層２０４の成長が可能であり、プロセスが簡便に行える。また、井戸層４２の成長前に、第４層２０４の成長を介して井戸層４２と同じ成長条件での準備を十分な時間行うことができ、井戸層４２の制御性が向上できる。この場合第４層２０４の厚さを井戸層４２よりも薄くすることで、井戸層４２よりもバンドギャップエネルギーを大きくすることができ、第４層２０４で吸収損失が生じることを簡単に抑制できる。
For example, when the same composition as the
一方、例えば、第４層２０４に、井戸層４２よりもＩｎ組成比が低くバンドギャップエネルギーが大きいＧａＩｎＮを用いれば、井戸層４２からの発光の第４層２０４における吸収をより小さくすることができる。また、この場合には、吸収が小さいので、第４層２０４をより厚くことができ、また、第３層２０３及び第４層２０４のペア数を増やすことができる。
On the other hand, for example, if GaInN having a lower In composition ratio and a larger band gap energy than the
第３層２０３の厚さは、例えば、３原子層の厚さ以上、６ｎｍ以下である。下限は、連続的な層と似た特性を示す最小の厚さである。上限は、両側からしみ込む波動関数の重なりの影響が残り抵抗率の低下が生じる厚さである。
例えば、第３層２０３においては、障壁層４１（例えば第１障壁層ＢＬ１）と同程度のＡｌ組成（Ａｌ組成比が約１０％以下）とされる。これにより、ＧａＮ層との間で電子に対する障壁による抵抗を小さくできると共に、良質な結晶成長を得ることが可能である。
The thickness of the
For example, the
第３層２０３には、Ｓｉがドープされる。第３層２０３におけるＳｉの濃度は、例えば１×１０１７ｃｍ−３以上２×１０１９ｃｍ−３以下である。１×１０１７ｃｍ−３未満では、例えば電気抵抗が高くなる。２×１０１９ｃｍ−３を超えると、例えば結晶性が低下する。
The
例えば、第３層２０３に障壁層４１（例えば第１障壁層ＢＬ１）と同じ組成を適用すると、障壁層４１と同じ条件で第３層２０３の成長が可能であり、プロセスが簡便に行える。また、障壁層４１の成長前に、第３層２０３の成長を介して障壁層４１と同じ成長条件での準備を十分な時間行うことができ、障壁層４１（例えば第１障壁層ＢＬ１）の制御性が向上できる。
For example, when the same composition as that of the barrier layer 41 (for example, the first barrier layer BL1) is applied to the
例えば、障壁層４１は井戸層４２のキャリアを閉じ込める機能を有する。第３層２０３は、逆に低抵抗で電流を流す効果が期待される。このため、第３層２０３の厚さを障壁層４１の厚さよりも薄くして抵抗成分を低減することにより、井戸層４２でのキャリア閉じ込め効果を損なうことなく、素子の抵抗を効果的に低減することができる。
For example, the
第２積層体２２０において、第６層２０６の厚さは、井戸層４２の厚さよりも薄くて良い。第５層２０５は、第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）の厚さよりも薄くて良い。
In the second
第６層２０６の厚さは、例えば３原子層の厚さ以上である。第６層２０６の厚さは、第６層２０６における吸収端のエネルギーが井戸層４２の吸収端よりも十分大きくなる厚さ以下に設定される。具体的には、第６層２０６の吸収端のエネルギーに相当する波長が、井戸層４２の発光スペクトルの強度のピーク値の半分以下となる波長よりも短波長側になるように、第６層２０６の厚さが設定される。第６層２０６の厚さと井戸層４２の厚さとの関係は第４層２０４の厚さと井戸層４２の厚さとの関係と同様に考えられる。このため第４層２０４と同様に、第６層２０６の厚さを井戸層４２よりも薄くしてよい。第６層２０６の厚さは、例えば１ｎｍである。
The thickness of the
第５層２０５の厚さは、例えば、３原子層の厚さ以上、６ｎｍ以下である。下限は、連続的な層と似た特性を示す最小の厚さである。上限は、両側からしみ込む波動関数の重なりの影響が残り抵抗率の低下が生じる厚さである。第５層２０５の厚さは、例えば２．５ｎｍである。
The thickness of the
第５層２０５には、例えば、Ｓｉが添加される。第５層２０５におけるＳｉの濃度は、例えば１０×１０１７ｃｍ−３以上、２×１０１９ｃｍ−３以下である。１０×１０１７ｃｍ−３未満だと、例えば電気抵抗が高くなる。２×１０１９ｃｍ−３を超えると、例えば結晶性が低下する。第５層２０５におけるＳｉ濃度は、例えば１．２×１０１８ｃｍ−３である。
For example, Si is added to the
第５層２０５の厚さと障壁層４１の厚さとの関係は第３層２０３の厚さと障壁層４１の厚さとの関係と同様に考えられる。このため、第３層２０３と同様に、第５層２０５の厚さを障壁層４１よりも薄くしてよい。第５層２０５の厚さは、例えば２．５ｎｍである。
The relationship between the thickness of the
第５層２０５の数は、第６層２０６の数よりも１つ多くても良く、第５層２０５の数は、第６層２０６の数よりも１つ少なくても良い。
The number of
第６層２０６に合わせて第２積層体２２０の成長を低温で行う場合、温度を下げて行う最初の成長層を第６層２０６とすることができる。第６層２０６の数を増やすと、より平坦な層で成長が開始でき、特に良質な結晶成長が可能となる。
In the case where the second
実施形態において、第１積層体２１０における第３層２０３及び第４層２０４のペアの数は、第２積層体２２０における第５層２０５及び第６層２０６のペアの数と、同じでも良く、異なっていても良い。
In the embodiment, the number of pairs of the
第１積層体２１０の発光相当波長は、３７０ｎｍ以上３８０ｎｍ以下であることが好ましい。本願発明者は、第１積層体２１０の発光相当波長が３７０ｎｍ以上３８０ｎｍ以下、特に、３７０ｎｍ以上３７５ｎｍ以下である場合は、発光部１４０の発光の効率が高くなることをＰＬ測定により実験的に確認した。この実験結果に基づくと、第１積層体２１０の発光相当波長を、３７０ｎｍ以上３８０ｎｍ以下の波長域とすることが素子特性向上に望ましいと考えられる。ここで発光相当波長について説明する。本願発明者は、本実施形態の半導体素子に用いるウェーハのＰＬ測定を行うと、第１積層体２１０からの発光が確認できる場合があることを確認した。この発光スペクトルのピーク波長をこの半導体素子の発光相当波長とした。
The emission-equivalent wavelength of the
以下、上記の各種の層の構成についての具体例を示す。ただし、本実施形態はこれには限らず、各種の変形が可能である。 Hereinafter, specific examples of the configuration of the various layers described above will be shown. However, the present embodiment is not limited to this, and various modifications can be made.
第１バッファ層１２１の厚さは、例えば、約２マイクロメートル（μｍ）である。第１ＡｌＮバッファ層１２１ａの厚さは、例えば３ｎｍ以上２０ｎｍ以下である。第２ＡｌＮバッファ層１２１ｂの厚さは、例えば約２μｍ程度である。
また、第２バッファ層１２２の厚さは、例えば２μｍである。
The thickness of the
Further, the thickness of the
ｎ形コンタクト層１３２におけるＳｉ濃度は、例えば５×１０１８ｃｍ−３以上、２×１０１９ｃｍ−３以下である。また、ｎ形コンタクト層１３２の厚さは、例えば、約６μｍである。
The Si concentration in the n-
ｎ形閉じ込め層１３１には、例えばＳｉドープのｎ形ＧａＮが用いられる。ｎ形閉じ込め層におけるＳｉ濃度は、例えば約２×１０１８ｃｍ−３である。ｎ形閉じ込め層１３１の厚さは、例えば約０．５μｍである。
For the n-
ｐ形閉じ込め層１５１には、例えば、Ｍｇドープのｐ形Ａｌ０．１５Ｇａ０．８５Ｎが用いられる。ｐ形閉じ込め層１５１の厚さは、例えば約２４ｎｍである。ｐ形閉じ込め層１５１の発光部１４０の側におけるＭｇ濃度は、例えば約３×１０１９ｃｍ−３とされる。ｐ形閉じ込め層１５１の、発光部１４０とは反対の側（本具体例ではｐ側電極１６０の側）におけるＭｇ濃度は、例えば１×１０１９ｃｍ−３とされる。
For the p-
ｐ形コンタクト層１５２のｐ形閉じ込め層１５１の側におけるＭｇ濃度は、例えば約１×１０１９ｃｍ−３とされる。ｐ形コンタクト層１５２のｎ形閉じ込め層１５１とは反対の側（本具体例ではｐ側電極１６０の側）におけるＭｇ濃度は、例えば２×１０１９ｃｍ−３以上２０×１０１９ｃｍ−３以下とされる。
The Mg concentration on the p-
井戸層４２には、既に説明したように、例えばＧａＩｎＮが用いられる。井戸層４２の厚さは、例えば、２ｎｍ以上９ｎｍ以下である。特に、２．６ｎｍ以上７ｎｍ以下の場合に、良好な発光が得られる。
As already described, for example, GaInN is used for the
発光部１４０から放出される光（発光光）は、例えば、近紫外光である。発光光のピーク波長は、例えば、３８０ｎｍ以上４００ｎｍ以下である。但し、実施形態はこれに限らず、発光光の波長は任意である。発光光のピーク波長は、例えば、４００ｎｍよりも長く５００ｎｍ以下でも良い。
The light (emitted light) emitted from the
発光部１４０における発光波長のピーク波長が３８０ｎｍ以上であると、吸収端が３６５ｎｍのＧａＮの吸収に加え、第１積層体２１０による吸収の影響が小さくできる。第１積層体２１０の発光相当波長が３７０ｎｍ以上３８０ｎｍ以下の波長域とすることが素子特性向上に望ましいと考えられるので、発光部１４０の発光波長は３８０ｎｍより長いと特性が向上できる。
When the peak wavelength of the emission wavelength in the
発光部１４０における発光波長のピーク波長が４００ｎｍ以下の場合は、井戸層４２の厚さを４．５ｎｍ以上９ｎｍ以下に設定する。これにより、例えば、良好な発光が得られる。発光部１４０における発光波長のピーク波長が３９５ｎｍ以下の場合は、井戸層４２の厚さは、４．５ｎｍ以上７ｎｍ以下に設定する。これにより、良好な発光が得られ、さらに発光波長と強度の制御性が向上した。
When the peak wavelength of the emission wavelength in the
発光部１４０における発光波長のピーク波長が４２０ｎｍ以上４５０ｎｍ以下の場合は、井戸層４２の厚さ３ｎｍ以上４．５ｎｍ以下に設定すると高い発光効率を得ることができる。ピーク波長が４２０ｎｍ以上４５０ｎｍ以下の場合に、井戸層４２の厚さを３．５ｎｍ以上４ｎｍ以下に設定すると発光強度の制御性が向上した。
When the peak wavelength of the emission wavelength in the
発光部１４０における発光波長のピーク波長が４３０ｎｍ以上４７０ｎｍ以下の単一量子井戸構造においては、井戸層４２の厚さが３ｎｍ以上３．５ｎｍ以下において高い発光効率を得ることができた。発光波長のピーク波長が４３０ｎｍ以上４７０ｎｍ以下の多重量子井戸構造においては、井戸層４２の厚さが２．６ｎｍ以上３ｎｍ以下において高い発光効率を得ることができた。
In the single quantum well structure in which the peak wavelength of the emission wavelength in the
発光部１４０における発光光のピーク波長は、例えば、４７０ｎｍ以上とすることができ２ｎｍ以上３．５ｎｍ以下の厚さの井戸層４２で発光を得ることができた。
The peak wavelength of the emitted light in the
本実施形態においては高品質な下地結晶が得られるので、本実施形態の構成は、さらに長波長（例えば５００ｎｍ帯、６００ｎｍ帯、７００ｎｍ帯、さらに、ＩｎＮの吸収端である０．７５ｅＶよりも短波長の任意の波長）の活性層を有する素子に適用可能である。また、実施形態においては、発光部１４０は、単一量子井戸構造及び多重量子井戸構造に加え、ＤＨ（Double Hetero）構造、及び、区分的量子井戸構造及び量子ドット構造のいずれか等の種々の構成を有することができる。
In the present embodiment, since a high-quality base crystal is obtained, the configuration of the present embodiment has a longer wavelength (for example, 500 nm band, 600 nm band, 700 nm band, and shorter than 0.75 eV which is an absorption edge of InN). The present invention is applicable to an element having an active layer having an arbitrary wavelength. In the embodiment, the
井戸層４２には、例えばＧａ０．８５Ｉｎ０．１５Ｎが用いられる。このとき、井戸層４２の厚さは、例えば約３．３ｎｍとされる。そして、発光部１４０（井戸層４２）から放出される光のピーク波長は、４００ｎｍ以上４５０ｎｍ以下となる。井戸層４２の数が２つである場合、特に高い効率が得られる。井戸層４２の数は３でも良い。
For example, Ga 0.85 In 0.15 N is used for the
第１障壁層ＢＬ１には、例えば、Ｓｉドープのｎ形Ａｌ０．０６５Ｇａ０．９３Ｉｎ０．００５Ｎが用いられる。第１障壁層ＢＬ１におけるＳｉ濃度は、例えば０．３×１０１９ｃｍ−３以上２×１０１９ｃｍ−３以下とされる。第１障壁層ＢＬ１の厚さは、例えば約１０ｎｍ以上２５ｎｍ以下とされる。 For example, Si-doped n-type Al 0.065 Ga 0.93 In 0.005 N is used for the first barrier layer BL1. The Si concentration in the first barrier layer BL1 is, for example, 0.3 × 10 19 cm −3 or more and 2 × 10 19 cm −3 or less. The thickness of the first barrier layer BL1 is, for example, not less than about 10 nm and not more than 25 nm.
第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）には、例えばＧａＩｎＮが用いられる。第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）の厚さは、例えば約６ｎｍとされる。 For example, GaInN is used for the second barrier layer BL2 (and the m-th barrier layer BLm: m is an integer of 2 or more). The thickness of the second barrier layer BL2 (and the mth barrier layer BLm: m is an integer of 2 or more) is, for example, about 6 nm.
または、第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）には、例えばＧａＮが用いられる。 Alternatively, for example, GaN is used for the second barrier layer BL2 (and the mth barrier layer BLm: m is an integer of 2 or more).
複数の井戸層４２が設けられる場合、井戸間障壁層ＢＬＩには、例えば、ＧａＩｎＮが用いられる。井戸間障壁層ＢＬＩのバンドギャップエネルギーは、第１障壁層ＢＬ１のバンドギャップエネルギー以下であり、ｐ側障壁層ＢＬｐのバンドギャップエネルギー以下に設定されることが好ましい。 When a plurality of well layers 42 are provided, for example, GaInN is used for the inter-well barrier layer BLI. The band gap energy of the inter-well barrier layer BLI is preferably set to be equal to or lower than the band gap energy of the first barrier layer BL1 and equal to or lower than the band gap energy of the p-side barrier layer BLp.
第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）には、例えばＧａ０．９３Ｉｎ０．０７Ｎが用いられる。第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）の厚さは、例えば２ｎｍを超え９ｎｍ未満である。第２障壁層ＢＬ２（及び第ｍ障壁層ＢＬｍ：ｍは２以上の整数）の厚さが２ｎｍを超え５ｎｍ未満であることが特に好ましい。 For example, Ga 0.93 In 0.07 N is used for the second barrier layer BL2 (and the m-th barrier layer BLm: m is an integer of 2 or more). The thickness of the second barrier layer BL2 (and the mth barrier layer BLm: m is an integer of 2 or more) is, for example, more than 2 nm and less than 9 nm. The thickness of the second barrier layer BL2 (and the mth barrier layer BLm: m is an integer of 2 or more) is particularly preferably more than 2 nm and less than 5 nm.
発光波長が３８０ｎｍ以上４００ｎｍ以下の紫外発光を高効率で生じさせるための深いポテンシャルを形成するために、第１障壁層ＢＬ１及び第ｉ障壁層ＢＬｉ（１＜ｉ≦ｎ）におけるＡｌ組成は６％以上に設定してもよい。 The Al composition in the first barrier layer BL1 and the i-th barrier layer BLi (1 <i ≦ n) is 6% in order to form a deep potential for generating ultraviolet light having an emission wavelength of 380 nm to 400 nm with high efficiency. It may be set as described above.
障壁層４１の厚さは２ｎｍ以上に設定される。ｐ形ＡｌＧａＮの第２層１５０に最も近い障壁層４１（ｐ側障壁層ＢＬｐ）の厚さが２ｎｍよりも薄いと、ｐ形ＡｌＧａＮ層を成長するために成長温度を上げるプロセスにおいて、第ｎ井戸層ＷＬｎをはじめとする井戸層４２が熱劣化を起こすためである。不純物拡散の影響も含めて、井戸層４２の特性を制御するためには、ｐ側障壁層ＢＬｐの厚さは４．５ｎｍ以上に設定される。特に、ｐ側障壁層ＢＬｐの厚さが井戸層４２の厚さよりも厚いと、ｐ形ＡｌＧａＮ層と井戸層４２との間の歪の影響を緩和する効果が大きい。
The thickness of the
なお、ｐ側障壁層ＢＬｐが過度に厚いと、素子抵抗が高くなる原因となる。また、第１障壁層ＢＬ１以外の障壁層４１が過度に厚いと、素子抵抗を高くする原因となり、井戸層４２をオーバーフローしたキャリアが蓄積されて吸収の原因となる。逆に、ｐ側障壁層ＢＬｐ以外の障壁層４１が薄すぎると井戸層４２へのキャリアの閉じ込めが弱くなり発光効率が低下する。この影響の低減のために、第１障壁層ＢＬ１以外の障壁層４１を第１障壁層ＢＬ１よりも薄くすることが望ましい。特にｐ側障壁層ＢＬｐの厚さを４ｎｍ以上９ｎｍ以下とした半導体素子においては、発光波長から予想される動作電圧の一割以内の電圧上昇で素子動作させることができる。第１障壁層ＢＬ１とｐ側障壁層ＢＬｐ以外の障壁層４１の厚さを４ｎｍ以上１５ｎｍ以下とした素子では高い効率の発光特性が得られた。
Note that if the p-side barrier layer BLp is excessively thick, the element resistance becomes high. On the other hand, if the
第１障壁層ＢＬ１の厚さは、例えば４．５ｎｍ以上３０ｎｍ以下の範囲の値に設定することができる。第１障壁層ＢＬ１の厚さを４．５ｎｍ以上にすると、材料本来の物性が発揮されるようになり、正孔のオーバーフロー抑制効果が得られるようになる。また、第１障壁層ＢＬ１の厚さが３０ｎｍ以下の場合において、良質な結晶成長が比較的容易に行える。 The thickness of the first barrier layer BL1 can be set to a value in the range of, for example, not less than 4.5 nm and not more than 30 nm. When the thickness of the first barrier layer BL1 is 4.5 nm or more, the original physical properties of the material are exhibited, and the effect of suppressing the overflow of holes can be obtained. In addition, when the thickness of the first barrier layer BL1 is 30 nm or less, high-quality crystal growth can be performed relatively easily.
第１〜第ｎ障壁層ＢＬ１〜ＢＬｎの厚さは、井戸層４２よりも厚いことが望ましい。第１障壁層ＢＬ１の厚さを井戸層４２の厚さよりも厚く設定することで、井戸層４２へのキャリア供給の制御が有効となる。特に、第１〜第ｎ障壁層ＢＬ１〜ＢＬｎの厚さは、井戸層４２の厚さの２倍以上であることが望ましい。第１〜第ｎ障壁層ＢＬ１〜ＢＬｎの厚さを井戸層４２の厚さの２倍以上に設定することで、第１〜第（ｎ−１）障壁層ＢＬ１〜ＢＬ（ｎ−１）の両側にキャリア供給が可能となり、井戸層４２へのキャリア供給の精度が向上する。
The first to n-th barrier layers BL1 to BLn are preferably thicker than the
なお、第ｎ井戸層ＷＬｎについては、ｐ形のＡｌＧａＮの第２層１５０からの正孔注入を効率良く行うために、ｐ側障壁層ＢＬｐの厚さは、前述のような条件を除けば薄いことが望ましい。このため、ｐ側障壁層ＢＬｐの厚さは、第１積層体２１０の第３層２０３や第２積層体２２０の第４層２０４よりも薄くてよい。
For the n-th well layer WLn, the thickness of the p-side barrier layer BLp is thin except for the above-described conditions in order to efficiently inject holes from the
第１障壁層ＢＬ１は、例えば、発光部１４０の各井戸層４２に注入された正孔が第１層１３０側に流出することを抑制する。特に結晶欠陥等がある場合も含めてキャリアに対するポテンシャルブロックの効果を持たせるために、第１障壁層ＢＬ１の厚さは、十分に厚くする。第１障壁層ＢＬ１の厚さが１５ｎｍ以上２０ｎｍ以下程度で、十分な効果が得られる。第１障壁層ＢＬ１の厚さが１３ｎｍよりも薄いと、電流注入密度を上げた時に効率低下の大きい素子の発生の割合が増加する場合があった。第１障壁層ＢＬ１の厚さが２２ｎｍより厚いと、抵抗が高い素子が発生する割合が増加する場合があった。
For example, the first barrier layer BL1 suppresses holes injected into each well layer 42 of the
第１積層体２１０の第３層２０３及び第２積層体２２０の第５層２０５は第１障壁層ＢＬ１に対して発光部１４０と反対側にある。このため、第１障壁層ＢＬ１と比べると、発光部１４０から正孔が漏れ出る現象を第３層２０３及び第５層２０５が抑制する役割は小さい。一方、第３層２０３及び第５層２０５は複数設けられることから、電流の抵抗として働きやすい。このため、素子の駆動電圧を下げるためには、第３層２０３及び第５層２０５は、薄いほどよい。このため、第３層２０３及び第５層２０５の厚さは、第１障壁層ＢＬ１の厚さよりも薄いことが望ましい。
The
第３層２０３及び第５層２０５の厚さは、電気的に抵抗を下げるために薄いことが望まれるので、第１障壁層ＢＬ１のバンドギャップをこれらの層よりも大きくし、第１障壁層ＢＬ１の電気的抵抗が高くなる構成とした。第１障壁層ＢＬ１の厚さと、第３層２０３の厚さと、第５層２０５の厚さと、の関係は、電気的抵抗を基準とした実効的厚さの関係とされる。例えば、少なくとも第１障壁層ＢＬ１の実効的厚さが、第３層２０４の実効的厚さ及び第５層２０５の実効的厚さ以上に設定される。これにより、素子の特性が向上する。
Since the thickness of the
なお、第１障壁層ＢＬ１に高濃度にＳｉを添加することで、井戸層４２に加わるピエゾ電界の影響を低減し、高効率の発光を得ることができる。
Note that by adding Si to the first barrier layer BL1 at a high concentration, the influence of the piezoelectric field applied to the
発光部１４０の井戸層４２と、第１積層体２１０の第４層２０４のＧａＩｎＮ層と、第２積層体２２０の第６層２０６のＧａＩｎＮ層の関係に関しては、井戸層４２の厚さによりも、ＧａＩｎＮ層の厚さが薄いことが望まれる。これにより、井戸層４２の光学的バンドギャップエネルギーが、第４層２０４のＧａＩｎＮと第６層２０６のＧａＩｎＮの光学的バンドギャップエネルギーよりも小さくなる。これにより、井戸層４２の発光が、第４層２０４のＧａＩｎＮ及び第６層２０６のＧａＩｎＮの少なくともいずれかにより吸収されることが抑制される。井戸層４２と、第４層２０４のＧａＩｎＮと、第６層２０６のＧａＩｎＮと、における厚さの関係は、それぞれの光学的バンドギャップエネルギーを基準とした実効的厚さにより規定することができる。井戸層４２の実効的の厚さよりも、第４層２０４のＧａＩｎＮの実効的厚さ及び第６層２０６のＧａＩｎＮの実効的厚さが薄いことが望まれる。
Regarding the relationship between the
薄膜構造において、組成を変えるだけでバンドギャップエネルギーを大きく変えて、薄い方の層が厚い方の層よりもバンドギャップエネルギーが小さい結晶を作製しようとすると、ＧａＩｎＮのＩｎ組成比の違いが大きくなり、材料物性の違いが大きくなるため、良質な結晶成長が難しい。このため、実空間でも、井戸層４２の厚さよりも、第４層２０４のＧａＩｎＮの厚さ及び第６層２０６のＧａＩｎＮの厚さが薄いことがより望ましい。
In a thin film structure, if the band gap energy is changed greatly only by changing the composition, and a crystal having a smaller band gap energy than that of the thicker layer is produced, the difference in the In composition ratio of GaInN increases. Because of the large difference in material properties, high-quality crystal growth is difficult. For this reason, even in real space, it is more desirable that the GaInN thickness of the
第１障壁層ＢＬ１及び第ｉ障壁層ＢＬｉ（１＜ｉ≦（ｎ＋１））におけるＡｌ組成比が１０％を超えると、結晶品質が劣化する。また、第１障壁層ＢＬ１及び第ｉ障壁層ＢＬｉに少量のＩｎをドープすることで、例えば、結晶品質を改善することができる。第１障壁層ＢＬ１及び第ｉ障壁層ＢＬｉにおけるＩｎ組成比が０．３％以上にすることで、結晶品質の改善がみられる。しかし、Ｉｎ組成比が１．０％を超えると、結晶品質が劣化し、発光効率が減少する。ただし、第１障壁層ＢＬ１及び第ｉ障壁層ＢＬｉの厚さが薄い場合には、Ｉｎ組成比を２％まで高めることができる。 When the Al composition ratio in the first barrier layer BL1 and the i-th barrier layer BLi (1 <i ≦ (n + 1)) exceeds 10%, the crystal quality deteriorates. Further, for example, crystal quality can be improved by doping a small amount of In into the first barrier layer BL1 and the i-th barrier layer BLi. Improvement in crystal quality is observed when the In composition ratio in the first barrier layer BL1 and the i-th barrier layer BLi is 0.3% or more. However, when the In composition ratio exceeds 1.0%, the crystal quality deteriorates and the light emission efficiency decreases. However, when the first barrier layer BL1 and the i-th barrier layer BLi are thin, the In composition ratio can be increased to 2%.
第２積層体２２０の第５層２０５には、例えば、２．５ｎｍの厚さのＧａＮ層が用いられる。第６層２０６には、例えば、１ｎｍのＧａ０．９３Ｉｎ０．０７Ｎ層が用いられる。第５層２０５と第６層２０６との積層数（ペア数）は、例えば１６である。このとき、例えば、第５層２０５の数が１７であり、第６層２０６の数を１６としても良い。
As the
第１積層体２１０の第３層２０３には、例えば、２ｎｍの厚さのＡｌ０．０７Ｇａ０．９３Ｉｎ０．０１Ｎ層が用いられる。第４層２０４には、例えば、１ｎｍのＧａ０．９３Ｉｎ０．０７Ｎ層が用いられる。第３層２０３と第４層２０４との積層数（ペア数）は、例えば３０である。
For the
また、後述するように、第１積層体２１０と第２積層体２２０との間に中間層を設けても良い。
Further, as will be described later, an intermediate layer may be provided between the first
図３は、第１の実施形態に係る半導体素子の構成を例示する模式的断面図である。 図３に表したように、本実施形態に係る半導体素子１０においては、第１積層体２１０は、凹部２１０ｄを有する。凹部２１０ｄは、第１積層体２１０の発光部１４０側の面２１０ａに設けられている。凹部２１０ｄは、第２層１５０から第１層１３０に向かう方向（−Ｚ軸方向）に沿って後退する。凹部２１０ｄの少なくとも一部に、発光部１４０の一部が埋め込まれている。
これにより、高効率の半導体素子が提供される。
FIG. 3 is a schematic cross-sectional view illustrating the configuration of the semiconductor element according to the first embodiment. As shown in FIG. 3, in the
Thereby, a highly efficient semiconductor element is provided.
さらに第２層１５０の一部は、凹部２１０ｄの上記の少なくとも一部に埋め込まれた発光部１４０の一部上に配置されている。さらに、第２層１５０の一部は、凹部２１０ｄの少なくとも一部の中（残余の空間）に埋め込まれても良い。
Furthermore, a part of the
また、例えば、凹部２１０ｄは、Ｚ軸方向に沿って第１積層体２１０を貫通していない。すなわち、凹部２１０ｄの先端２１０ｅは、第１積層体２１０の中に位置する。凹部２１０ｄの先端２１０ｅは、第１積層体２１０の第１層１３０の側の面２１０ｂと、第１積層体２１０の発光部１４０側の面２１０ａと、の間に位置する。
Further, for example, the
また、図３に例示したように、第１層１３０、第１積層体２１０、発光部１４０及び第２層１５０を貫通する転位５１０が形成されている。凹部２１０ｄの側面２１０ｓは、転位５１０の周りを取り囲んでいる。
In addition, as illustrated in FIG. 3,
凹部２１０ｄの側面２１０ｓは、例えば、転位５１０の延在軸に対して実質的に対称である（例えば、円対称、３回対称、６回対称などが含まれる）。転位５１０は、例えば、実質的にＺ軸方向に対して平行である。「実質的に対称」とは、完全な対称ではなく不完全で概略において対象性の高い構造を含む。
The
このような構成を有することで、半導体素子１０において、高い効率が得られる。
By having such a configuration, high efficiency can be obtained in the
本願発明者は、以下に説明する実験結果と考察とに基づき、高効率に発光できる半導体素子の構成を構築した。 The inventor of the present application has constructed a configuration of a semiconductor element that can emit light with high efficiency based on the experimental results and considerations described below.
窒化物半導体を用いた半導体素子において、ＧａＩｎＮ層を用いた井戸層４２を含む発光部１４０とサファイア基板との間に、複数のＧａＩｎＮ層が積層された積層体を設ける構成がある。本願発明者は、複数のＧａＮ層と複数のＧａＩｎＮ層とを交互に積層して積層体（第２積層体２２０に相当）を形成し、その上にＧａＩｎＮの井戸層４２を有する発光部１４０を形成して、半導体素子を形成する実験を行った。そして、積層体における積層数と、半導体素子の平面平坦性と、の関係を検討した。その結果、ＧａＮ層とＧａＩｎＮ層とを交互に繰り返して積層した積層体を設けることで、表面平坦性が向上するが、積層数を多くすると、逆に、表面平坦性が損なわれる場合があることを見出した。
In a semiconductor element using a nitride semiconductor, there is a configuration in which a stacked body in which a plurality of GaInN layers are stacked is provided between a
さらに、複数のＡｌＧａＩｎＮ層と複数のＧａＩｎＮ層とを交互に積層した積層体（第１積層体２１０に相当）を第２積層体２１０と発光部１４０との間に挿入すると、高い表面平坦性を維持するＧａＩｎＮ層の数が増える場合があることを見出した。
Furthermore, when a laminated body (corresponding to the first laminated body 210) in which a plurality of AlGaInN layers and a plurality of GaInN layers are alternately laminated is inserted between the second
井戸層４２のＧａＩｎＮ層の厚さは、数ｎｍである。表面平坦性が向上すると、発光部１４０のＧａＩｎＮ層が凸凹の影響を受けにくくなり、発光効率が向上できると考えられる。
The thickness of the GaInN layer of the
第２積層体２２０（ＧａＮ層とＧａＩｎＮ層との積層）の上に、第１積層体２１０（ＡｌＧａＩｎＮ層とＧａＩｎＮ層との積層）形成する場合、ＡｌＧａＩｎＮ層及びＧａＩｎＮ層の層数を変化させたときの、結晶表面の平坦性の層数依存性は、第２積層体２２０だけを設ける場合における平坦性の層数依存性と同様の傾向を示す。しかし、ＡｌＧａＩｎＮ層とＧａＩｎＮ層とを組み合せた場合は、より大きな層数においてもＡｌＧａＩｎＮ層とＧａＩｎＮ層とを組み合わせた構造を導入しない場合と比べて、結晶表面の平坦性が改善され、ＧａＩｎＮ層とＧａＮ層との積層構造のような、急激な平坦性の劣化は起こらなかった。さらに、第２積層体２２０の上に１第１積層体２１０を設ける場合においては、平坦性が改善する層数の範囲は、第２積層体２２０だけを設ける場合の平坦性が改善する層数の範囲よりも広かった。すなわち、ＡｌＧａＩｎＮ層とＧａＩｎＮ層との合わせが、平坦性向上の上で特に有効であることが分かる。
When forming the 1st laminated body 210 (lamination of an AlGaInN layer and a GaInN layer) on the 2nd laminated body 220 (lamination of a GaN layer and a GaInN layer), the number of layers of an AlGaInN layer and a GaInN layer was changed. The dependency of the flatness of the crystal surface on the number of layers shows the same tendency as the dependency of the flatness on the number of layers when only the second
すなわち、ＡｌＧａＩｎＮ層とＧａＩｎＮ層とを複数回積層した第１積層体２１０と、ＧａＮ層とＧａＩｎＮ層とを複数回積層した第２積層体２２０と、を組み合わせると、より多くの層数の範囲で結晶表面の平坦性が向上できる。
That is, when the first
例えば、ＡｌＧａＩｎＮ層の厚さを２．５ｎｍとし、ＧａＩｎＮ層の厚さを１ｎｍとした場合、ＡｌＧａＩｎＮ層とＧａＩｎＮ層のそれぞれの数が３以上２５以下において、平坦性が向上した。つまり、トータルのＧａＩｎＮ層の厚さを３ｎｍ以上２５ｎｍ以下とすると、平坦性が向上し、発光効率が向上できる。 For example, when the thickness of the AlGaInN layer is 2.5 nm and the thickness of the GaInN layer is 1 nm, the flatness is improved when the number of AlGaInN layers and GaInN layers is 3 or more and 25 or less, respectively. That is, when the total thickness of the GaInN layer is 3 nm or more and 25 nm or less, the flatness is improved and the light emission efficiency can be improved.
第１積層体２１０と第２積層体２２０とを組み合わせると、結晶表面の平坦性が改善できるＧａＩｎＮ層のトータルの厚さの範囲が広がり、３ｎｍ以上５０ｎｍ以下で平坦性が改善できる場合がある。
When the first
本願発明者は、第１積層体２１０中で、転位５１０（貫通転位）の周りの積層速度が遅くなり、凹構造（凹部２１０ｄ）が形成されることを見出した。この凹部２１０ｄを例えば、ＡｌＧａＮ（例えば第１障壁層ＢＬ１）で埋め込むと、そのＡｌＧａＮ層と、平坦部上に形成された場合よりも薄いＡｌＧａＩｎＮ層とＧａＩｎＮ層とが積層された領域と、で転位５１０の周辺の凹部２１０ｄが埋め込まれる。
The inventor of the present application has found that in the
平坦部上に形成された場合よりも薄いＡｌＧａＩｎＮ層とＧａＩｎＮ層とが積層された領域における実効的バンドギャップエネルギーが井戸層４２のＧａＩｎＮのバンドギャップエネルギーよりも大きくなると、注入された電流がＧａＩｎＮの井戸層４２における発光に有効に寄与せず転位５１０周辺で浪費されてしまうことが抑制される。
If the effective band gap energy in the region where the AlGaInN layer and the GaInN layer that are thinner than those formed on the flat portion is larger than the band gap energy of GaInN in the
さらに、発光部１４０が複数の井戸層４２を含み、井戸間障壁層ＢＬＩが存在する場合には、平坦部上に形成された場合よりも薄いＡｌＧａＩｎＮ層とＧａＩｎＮ層とが積層された領域の実効的バンドギャップエネルギーが、井戸間障壁層ＢＬＩのバンドギャップエネルギーよりも大きくなると、上記の効果がより大きくなると考えられる。
Further, when the
例えば、貫通転位の周りに発生する凹部２１０ｄの先端２１０ｅが第１積層体２１０の中に形成され、貫通転位の周りに、ＡｌＧａＩｎＮ層とＧａＩｎＮ層とが混ざり合った領域が形成されることが好ましい。平坦部上に形成された場合よりも薄いＡｌＧａＩｎＮ層とＧａＩｎＮ層とが積層された領域におけるバンドギャップエネルギーは、ＧａＮ層とＧａＩｎＮ層とが積層されたバンドギャップエネルギーよりも大きい。このようなバンドギャップエネルギーが大きい領域が形成されることで、例えば、上記の効果が効率的に得られる。
For example, it is preferable that the
以下、より詳細に説明する。ＧａＮ、ＩｎＮ、ＡｌＮ、及び、これら混ざり合った混晶が凹面上に形成されて平坦部上よりも薄膜化する場合、Ｎとの結合が弱いＩｎ、Ｇａ、Ａｌの順に結晶から離脱しやすく薄膜化への寄与が大きいと考えられる。このため凹部２１０ｄを埋め込む斜面では、Ａｌの組成が上がり、Ｉｎの組成が下がる傾向にあると考えられる。ＧａＩｎＮにおいては、組成的にも、量子効果を考えると厚さの観点でも、バンドギャップエネルギーが大きくなる傾向を示すと考えられる。ＡｌＧａＩｎＮにおいては、組成的にバンドギャップエネルギーを大きくする傾向を示すと考えられる。この場合、ＡｌＧａＩｎＮとＧａＩｎＮとの積層構造では、特にバンドギャップエネルギーが大きくなり、転位周辺に薄膜化した積層構造が形成された場合、転位に電流が流れることを抑制する効果が大きく、発光素子の高（光）出力化への寄与が大きいと考えられる。
This will be described in more detail below. When GaN, InN, AlN, and these mixed crystals are formed on the concave surface and become thinner than on the flat part, the thin film is easily separated from the crystal in the order of In, Ga, and Al, which are weakly bonded to N. It is thought that the contribution to conversion is large. For this reason, it is considered that the slope of embedding the
このように、本実施形態に係る半導体素子１０によれば、高効率の半導体素子が提供される。
Thus, according to the
また、第１積層体２１０を第２積層体２２０と発光部１４０との間に設けることで、半導体素子の特性、特に電気的接合の特性が向上できることが分かった。
In addition, it was found that by providing the first
第２積層体２２０においては、ＧａＮ層とＧａＩｎＮ層とが設けられる。第２積層体２２０は、例えば、超格子構造を有する。ＧａＮ層とＧａＩｎＮ層とにおける格子不整合が大きく、転位５１０の周りの成長速度が遅いため、転位５１０の周りに凹みが形成される。凹みの中心には、例えば転位５１０が存在する。このとき、超格子構造が積層されることで歪（strain）が加わり、転位５１０は徐々に曲げられ、転位５１０は層に対しておおむね垂直方向（Ｚ軸方向）に沿う。
In the second
本願発明者は、この状態を断面ＴＥＭにより観察した。
図３は、この断面ＴＥＭ像を基に描かれたものである。
凹みの開口部は、転位５１０の向きに依存する。転位５１０が斜めの部分では、凹みの開口部が広い。転位５１０が垂直になる（Ｚ軸方向に対して平行になる）につれ、凹みの開口部は小さくなる。凹みの斜面（側面）は、エネルギー的に安定な面で形成されるようになる。これに伴って、成長速度が低下し、Ｉｎの取り込まれ効率が低下し、凹みの側面の対称性が向上すると考えられる。つまり、凹みの開口部が狭い部分では、Ｉｎは取り込まれ難い。
This inventor observed this state by cross-sectional TEM.
FIG. 3 is drawn based on this cross-sectional TEM image.
The opening of the dent depends on the orientation of the
このため、第２積層体２２０の第１部分（第１層１３０の側の部分）におけるＩｎ平均組成比は高い。そして、第２積層体２２０が成長して、開口部が狭くなるとともに、Ｉｎ平均組成比も徐々に減少し、凹部２１０ｄの形状が安定したところで一定のＩｎ平均組成比となると考えられる。
For this reason, the In average composition ratio in the first portion (the portion on the
このような結晶は、ＧａＮとＧａＩｎＮの超格子構造を調整して作成することで可能となる。主に、厚さと周期とが調整される。例えば、ＧａＮ層の厚さは例えば２．５ｎｍである。ＧｎＩｎＮ層の厚さは例えば１ｎｍで、Ｉｎ組成比は約０．５％である。周期（ＧａＮ層の数及びＧａＩｎＮ層の数）は１６である。 Such a crystal can be formed by adjusting the superlattice structure of GaN and GaInN. Mainly the thickness and period are adjusted. For example, the thickness of the GaN layer is 2.5 nm, for example. The thickness of the GnInN layer is 1 nm, for example, and the In composition ratio is about 0.5%. The period (number of GaN layers and number of GaInN layers) is 16.
第２積層体２２０で生じた凹みは、転位５１０が垂直方向に向いて形状が維持された状態のまま、第１積層体２１０（ＡｌＧａＩｎＮ層及びＧａＩｎＮ層）、及び、発光部１４０へ引き継がれ、実質的に垂直方向のまま、表面に向かって伸びていく。なお、凹み（凹部２１０ｄ）の形状は、表面側（第１層１３０から第２層１５０に向かう側）に開いた概略回転対称構造である。例えば円錐、六角錐、三角錐である。回転対称軸は、概略転位５１０に沿った方向となる。
The dent generated in the second
第１積層体２１０に形成される凹部２１０ｄに、発光部１４０の一部が埋め込まれる。例えば、断面ＴＥＭ像により、凹部２１０ｄの中心軸を通る転位５１０に対して対称に、井戸層４２（ＩｎＧａＮ層）と障壁層４１（ＡｌＧａＩｎＮ層）とが積層されているのが観測されている。
A part of the
第１積層体２１０の厚さは、第１積層体２１０に形成される凹部２１０ｄの深さよりも厚い。もし、凹部２１０ｄが第１積層体２１０を貫通すると、例えば、キャリアのリークの原因となる。これを抑制するために、第１積層体２１０の構成（主に厚さ及び周期）が適切に設定される。例えば、ＡｌＧａＩｎＮ層の厚さは、例えば、２ｎｍである。ＧａＩｎＮ層の厚さは例えば１ｎｍである。周期（ＡｌＧａＩｎＮ層の数及びＧａＩｎＮ層の数)は、例えば３０である。
The thickness of the first
発光部１４０を貫く転位５１０の向きが垂直になると、発光部１４０の面積に対する、転位５１０によって乱れた部分の面積の比率が減少する。これにより、発光効率が向上する。また、転位５１０が垂直になることで、電流が流れ込みにくくなり、電流のリークが抑制される。さらに、転位５１０の周りのＩｎ組成比が低下することで、転位５１０周辺でのバンドギャップエネルギーが大きくなり、転位５１０に向かう横方向電流が抑制され、リーク電流が減少する。また、転位５１０周辺の結晶が乱れた領域の相対的な面積比が小さくなるため、発光部１４０の上に成長する第２層１５０の品質が向上する。また、製造における歩留まりが改善される。
When the direction of the
積層体を形成する際に、成長速度が遅くなると、Ａｌ（窒素との結合が強い）の結晶表面への取り込まれ効率が、Ｉｎ（窒素との結合が弱い）及びＧａ（窒素との結合が中程度）の結晶表面への取り込まれ効率よりも高くなる。このため、ＡｌＧａＩｎＮ層とＧａＩｎＮ層とを用いた第１積層体２１０を用いることで、転位５１０周辺にＡｌ組成の高い領域が形成され易くなる。これにより、転位５１０への電流流入が抑制され、リーク電流が抑制される。
When forming a laminate, if the growth rate is slow, the efficiency of incorporation of Al (strongly bound to nitrogen) into the crystal surface is improved, and In (weakly bound to nitrogen) and Ga (bound to nitrogen) It is higher than the efficiency of incorporation into the medium surface). Therefore, by using the first
Ａｌ組成比が高い層においては、転位５１０の向きが垂直から変化し易い。窒素との結合が弱く、結晶表面の原子の動きを容易にするＩｎをＡｌＧａＩｎＮ層の形成中に供給することで、凹部２１０ｄの形状が安定すると考えられる。
In a layer having a high Al composition ratio, the direction of
また、薄いＡｌＧａＩｎＮ層と薄いＧａＩｎＮ層とを繰り返して形成することにより、ＡｌＧａＩｎＮ層形成中に、凹部２１０ｄの形状が大きく変化する前に、Ｉｎ組成比が高く熱力学的に安定な状態を取りやすいＧａＩｎＮ層が形成される。これにより、凹部２１０ｄの形状が安定すると考えられる。
In addition, by repeatedly forming the thin AlGaInN layer and the thin GaInN layer, it is easy to take a high thermodynamically stable state before the shape of the
このように、複数のＡｌＧａＮ層と複数のＧａＩｎＮ層とを交互に積層した第１積層体２１０を設けることで、転位５１０が発光部１４０内に垂直に形成される。これにより、効率が向上する。
Thus, by providing the first
本願発明者は、本実施形態に係る半導体素子１０の構成により、結晶表面の平坦性が改善されることも見出した。第２積層体２２０と第１積層体２１０とを組み合わせることで、表面平坦性が高い結晶を形成できる。このため、この構成においては、ＧａＩｎＮ層の数を増やすことで、凹部２１０ｄを第１積層体２１０中に効率良く形成すると共に、平坦な井戸層４２を形成できる。
The inventors of the present application have also found that the flatness of the crystal surface is improved by the configuration of the
前述したように、第１積層体２１０中に貫通転位（転位５１０）の周りの積層速度が遅くなり凹部２１０ｄが形成され、凹部２１０ｄに、発光部１４０の一部、及び、第２層１５０の一部が埋め込まれる。これにより、転位５１０の周りに、平坦部上よりも薄いＡｌＧａＩｎＮ層とＧａＩｎＮ層とが積層されたバンドギャップエネルギーが大きい領域が形成される。これにより、転位近傍への電流漏洩が抑制され、半導体素子の効率低下が抑制される。これにより、高効率の発光が得られる。
As described above, the stacking speed around the threading dislocation (dislocation 510) is reduced in the first
本実施形態において、複数の井戸層４２を設けた場合、井戸層４２間の障壁層４１のバンドギャップエネルギーを第１障壁層ＢＬ１（例えばＡｌＧａＩｎＮ）のバンドギャップエネルギーよりも小さくすると、より均一なキャリア注入が得られる。
In the present embodiment, when a plurality of well layers 42 are provided, if the band gap energy of the
本実施形態においては、井戸層４２のバンドギャップエネルギーは、他の層（例えば、第１障壁層ＢＬ１、ＧａＮを含む層、及び、ＡｌＧａＮを含む層、第１積層体２１０、第２積層体２１０）のバンドギャップエネルギーよりも小さい。このため、井戸層４２の発光が他の層で吸収されることが抑制される。さらに、井戸層４２の凸凹が小さいので井戸層４２の吸収端エネルギーの揺らぎが小さい。このため、井戸層４２のうちのある領域での発光が井戸層４２のうちの別の吸収端エネルギーが小さい場所で吸収される効果が小さい。また、井戸層４２の数を小さな数（例えば、１，２、３等）とした場合、多数の（例えば４層以上等）複数の井戸層４２間でキャリア分布に違いがあり発光状態が異なる場合でも、光が他の層で吸収されることが抑制される。これらの効果により、発光光が効率良く外部に取り出される。
In the present embodiment, the band gap energy of the
本実施形態に係る半導体素子１０においては、例えば、井戸層４２の数を１以上３以下に設定する。これにより、多数の井戸層４２を設けた場合のようなキャリアの不均一が発生しない。また、井戸層４２の数が少ないので、均一な井戸層４２を、最良の作製条件で形成できる。その結果、井戸層４２における発光効率を高めることができる。さらに、多数の井戸層４２において発生する井戸層での吸収が少ないので、光の取り出し効率も向上できる。
In the
例えば井戸層４２が１つの場合には、同じ井戸層４２へ電子と正孔が注入され、発光効率が高くなる。また、他に井戸層がないので、井戸層間で注入キャリア密度に分布があり、注入キャリア密度の低い井戸層で発光が吸収されて全体として発光効率が低下するという問題が生じない。
For example, when there is one
井戸層４２が２つの場合には、注入効率の高い注入領域側の井戸層４２と、ｐｎ接合側の蓄積効率の高い井戸層４２と、が設けられる。このため、多数（例えば４つ以上）の井戸層４２を設けた場合のように、発光効率が低く、吸収体としての効果の大きい井戸層４２が生じ難い。
When two well layers 42 are provided, a
井戸層４２が３つの場合には、複数の井戸層４２を設けた構造としては電子注入とホール注入に対して対称な最も単純な構造が生成される。このため、例えば８層以上の多数の井戸層４２を設けた場合に発生し易い、発光効率が低く、吸収体としての効果の大きい井戸層４２が生じ難い。
When the number of well layers 42 is three, the simplest structure that is symmetric with respect to electron injection and hole injection is generated as a structure having a plurality of well layers 42. For this reason, for example, a
本実施形態に係る半導体素子１１において井戸層４２の数を４以上の多数とした場合は、面積あたりの電流注入密度を上げても、状態密度あたりのキャリア注入密度は上がりにくく、大きな電流を流して高出力の半導体素子を容易に実現できる。
In the
青色（発光のピーク波長が例えば４５０ｎｍ以上４８０ｎｍ以下）で発光する半導体素子においては、井戸層４２におけるＩｎ組成比が高い。このため、４．５ｎｍ以上の厚さの井戸層４２を形成すると、ＧａＮ層と井戸層４２との格子不整に基づく歪が大き過ぎ、結晶の品質が低下して発光強度が低下する。一方、井戸層４２の厚さが薄い場合には、キャリアの井戸層４２への閉じ込めが弱く、ＳＱＷ構造では高い発光効率を得ることが困難である。このため、結果的に、ＭＱＷ構造が採用される。
In a semiconductor element that emits light in blue (emission peak wavelength is 450 nm or more and 480 nm or less, for example), the In composition ratio in the
本実施形態において、複数の井戸層４２を設けた場合には、井戸間障壁層ＢＬＩのバンドギャップエネルギーは、第１障壁層ＢＬ１のＡｌＧａＩｎＮのバンドギャップエネルギーよりも小さく設定して良い。これにより、ホールが井戸層４２に均一に注入され、より高い発光効率を得ることができる。さらに、このような第１障壁層ＢＬ１を用いる場合には、第１障壁層ＢＬ１は、井戸間障壁層ＢＬＩよりも高いＡｌ組成比、及び、低いＩｎ組成比の少なくともいずれかを有する。このため、第１障壁層ＢＬ１の格子定数は、井戸間障壁層ＢＬＩの格子定数よりも小さい。これにより、Ｉｎ組成比が高く格子歪が大きい発光部１４０の歪が、それに隣接する第１障壁層ＢＬ１により緩和される。このため、高いＩｎ組成比を用いた場合でも、良好な結晶が得られる。
In the present embodiment, when a plurality of well layers 42 are provided, the band gap energy of the inter-well barrier layer BLI may be set smaller than the band gap energy of AlGaInN of the first barrier layer BL1. Thereby, holes are uniformly injected into the
また、ｐ側障壁層ＢＬｐにおけるバンドギャップエネルギーを、井戸間障壁層ＢＬＩのバンドギャップエネルギーよりも高くすると、高エネルギーのホールを発光部１４０に注入することができる。そして、複数の井戸層４２間でのホール濃度分布の不均一を抑制することができる。これにより、発光効率をさらに向上することができる。
In addition, when the band gap energy in the p-side barrier layer BLp is higher than the band gap energy of the inter-well barrier layer BLI, high-energy holes can be injected into the
このように、本実施形態係る半導体素子１０によれば、高効率の半導体素子が得られる。
Thus, according to the
本実施形態において、井戸層４２の厚さを２ｎｍ以上９ｎｍ以下とすることで、高い発光効率と、良好なスペクトル特性が得られる。
井戸層４２として、例えばＧａ０．９３Ｉｎ０．０７Ｎを用いた場合、井戸層４２の厚さは４．５ｎｍ以上９ｎｍ以下とすると高い発光効率が得られる。
本願発明者の検討によれば、井戸層４２の厚さが４．５ｎｍよりも薄い場合には、発光強度が顕著に低く、９ｎｍよりも大きいと、発光スペクトルのブロードニングと、発光強度の顕著な低下と、が起こる。
In the present embodiment, by setting the thickness of the
For example, when Ga 0.93 In 0.07 N is used as the
According to the inventor's study, when the thickness of the
井戸層４２の厚さが２ｎｍよりも薄い場合には、キャリアの井戸層４２から障壁層（例えば第１障壁層ＢＬ１、井戸間障壁層ＢＬＩ及びｐ側障壁層ＢＬｐの少なくともいずれか）への広がりが大きくなり、効率の低下が生じていると考えられる。井戸層４２の厚さが９ｎｍを越えると、ＧａＮ層（例えば、第２バッファ層１２２、ｎ形コンタクト層１３２及びｎ形閉じ込め層１３１など）と、井戸層４２と、の格子不整が大きくなり、結晶に加わる歪が過大となり結晶の質が低下すると推定される。
When the thickness of the
特に、井戸層４２の厚さが３ｎｍ以上４．５ｎｍ以下の場合に、井戸層４２の数を増やすと、発光強度は単一の井戸層４２の構成のときと同一以上とすることができた。一方、７ｎｍ以上とすると発光波長の制約が大きくなり、４５０ｎｍよりも長波長の井戸層４２を作製することは難しい。井戸層４２の厚さが７ｎｍ以下であればスペクトルのブロードニングが実質的に発生しない。このため、結晶の形状及び組成などに揺らぎがある場合においても、ほぼ全領域（例えば井戸層４２の全域）で歪による結晶性の低下は起きていないと推定される。
In particular, when the number of the well layers 42 is increased when the thickness of the well layers 42 is 3 nm or more and 4.5 nm or less, the emission intensity can be made equal to or more than that in the case of the
発光部１４０から放出される光（発光光）は、この波長に限らず、実施形態に関する上記の説明と同様に、種々の値とすることができる。発光部１４０は、実施形態に関する上記の説明のように、種々の構成を有することができる。
The light (emitted light) emitted from the
本実施形態に係る半導体素子１０において井戸数を少なくすると、上記のように多数の井戸層４２におけるキャリアの不均一性と、再吸収の問題を解決できる。さらに、本実施形態に係る半導体素子１０の構成をさらに検討したところ、上記の効果の他に、結晶品質の観点での発光効率の向上の効果がさらにあることが分かった。すなわち、本実施形態においては、井戸層４２を少数とすると、その井戸層４２の結晶品質が最も高くなるように各層を最適化することができる。逆に、多数の井戸層４２を積層する構造において、高歪の井戸層４２を多数積層して結晶を成長するため、成長に伴い歪の蓄積が起こり、全ての井戸層４２を同じ成長条件で結晶成長することが困難であり、各井戸層４２で結晶の特性が異なってしまう。
If the number of wells is reduced in the
以下、本実施形態に係る半導体素子１０の製造方法の例について説明する。
例えば、有機金属気相成長法を用いて、表面がサファイアｃ面の基板１１０の上に、第１バッファ層１２１となるＡｌＮ層を厚さ約２μｍで形成する。具体的には、高炭素濃度の第１ＡｌＮバッファ層１２１ａ(炭素濃度が例えば３×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下）を３ｎｍ以上２０ｎｍ以下で形成する。その上に、高純度の第２ＡｌＮバッファ層１２１ｂ(炭素濃度が１×１０１６ｃｍ−３以上３×１０１８ｃｍ−３以下）を２μｍで形成する。その後、その上に、第２バッファ層１２２（格子緩和層）となるノンドープＧａＮ層を厚さ２μｍで形成する。
Hereinafter, an example of a method for manufacturing the
For example, an AlN layer to be the
その後、ｎ形コンタクト層１３２となるＳｉ濃度が５×１０１８ｃｍ−３以上２×１０１９ｃｍ−３以下のＳｉドープｎ形ＧａＮ層を厚さ６μｍで形成する。さらに、ｎ形閉じ込め層１３１となるＳｉ濃度が２×１０１８ｃｍ−３のＳｉドープｎ形ＧａＮ層を厚さ０．５μｍで、形成する。ｎ形コンタクト層１３２におけるＳｉ濃度は、１×１０１９ｃｍ−３以上２×１０１９ｃｍ−３以下とすることがさらに好ましい。
Thereafter, a Si-doped n-type GaN layer having an Si concentration of 5 × 10 18 cm −3 or more and 2 × 10 19 cm −3 or less to be the n-
その上に、第２積層体２２０を形成する。例えば、２．５ｎｍのＧａＮ層と、１ｎｍのＧａＩｎＮ層と、交互に積層する。ＧａＮ層の厚さは、ＧａＩｎＮ層の厚さ以上である。ＧａＮ層の厚さは、７ｎｍ以下であることが好ましい。特に、３ｎｍ以下であることが好ましい。ＧａＩｎＮ層の厚さは、井戸層４２よりも薄い。ＧａＮ層には、例えばＳｉを添加する。第２積層体２２０における、ＧａＮ層の数、及び、ＧａＩｎＮ層の数は、１２以上２０以下である。１２未満だと、例えば、表面の平坦性の向上の効果が小さい。３０を越えると、結晶中に転位が導入され易くなる。
A second
第２積層体２２０の上に、第１積層体２１０を形成する。例えば、ＧａＩｎＮ層と、ＡｌＧａＩｎＮ層と、を交互に積層する。ＧａＩｎＮ層の厚さは、井戸層４２の厚さより薄い。ＡｌＧａＩｎＮ層の厚さは７ｎｍ以下である。特に、３ｎｍ以下であることが好ましい。第１積層体２１０における、ＡｌＧａＩｎＮ層の数、及び、ＧａＩｎＮ層の数は、１６以上４０以下である。複数のＧａＩｎＮ層の合計の厚さは、２２．５ｎｍよりも厚く、４０ｎｍよりも薄いことが好ましい。第１積層体２１０の全体の厚さは、７０ｎｍよりも厚く１２０ｎｍよりも薄いことがより好ましい。
A first
さらに、この上に、第１障壁層ＢＬ１となる、厚さ１３．５ｎｍのＳｉ濃度が０．５×１０１９ｃｍ−３以上２×１０１９ｃｍ−３以下のＳｉドープｎ形Ａｌ０．０６５Ｇａ０．９３Ｉｎ０．００５Ｎ層を形成する。さらに、この上に、１つ目の井戸層４２となる厚さ３．５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ層を形成する。この上に、井戸間障壁層ＢＬＩとなる厚さ３ｎｍのＧａ０．９９Ｉｎ０．０１Ｎ層を形成する。この上に２つ目の井戸層４２となる厚さ３．５ｎｍのＧａ０．８５Ｉｎ０．１５Ｎ層を形成する。さらに、この上に、障壁層４１（ｐ側障壁層ＢＬｐ）となる厚さ６ｎｍのＧａＮ層を形成する。これにより、２つの井戸層４２を有する発光部１４０が形成される。
Furthermore, a Si-doped n-type Al 0.065 having a Si concentration of 13.5 nm and a thickness of 0.5 × 10 19 cm −3 or more and 2 × 10 19 cm −3 or less serving as the first barrier layer BL1 is formed thereon. A Ga 0.93 In 0.005 N layer is formed. Further, a Ga 0.85 In 0.15 N layer having a thickness of 3.5 nm to be the
さらに、その上に、ｐ形閉じ込め層１５１となるＭｇドープｐ形Ａｌ０．１５Ｇａ０．８５Ｎ層(発光部１４０の側のＭｇ濃度が１．８×１０１９ｃｍ−３で、発光部１４０とは反対の側のＭｇ濃度が１×１０１９ｃｍ−３)を厚さ２４ｎｍで形成する。さらに、この上に、ｐ形コンタクト層１５２となるＭｇドープｐ形ＧａＮ層(ｐ形閉じ込め層１５１の側のＭｇ濃度が１×１０１９ｃｍ−３で、ｐ形閉じ込め層１５１とは反対の側のＭｇ濃度が５×１０１９ｃｍ−３以上９×１０１９ｃｍ−３以下）を形成する。ｐ形閉じ込め層１５１におけるＡｌ組成比は、例えば０．１３以上０．２８以下である。特に、０．１３以上０．１６以下とすると、良質な結晶が得易い。そして、過剰に大きなバンドギャップエネルギーのＡｌＧａＮを用いないことから、素子抵抗を下げることができる。
Further thereon, an Mg-doped p-type Al 0.15 Ga 0.85 N layer (the Mg concentration on the
上記の半導体層を含む半導体層積層体に、例えば、以下に例示する方法で電極を設ける。
すなわち、半導体層積層体の一部の領域において、ｎ形コンタクト層１３２が表面に露出するまで、マスクを用いたドライエッチングによって第２層１５０と発光部１４０とを取り除く。そして、第１層１３０が露出した面を含む半導体層積層体の全体に、熱ＣＶＤ（Chemical Vapor Deposition）装置を用いて、ＳｉＯ２層を４００ｎｍの厚さで成膜する。このＳｉＯ２層は、図１などでは省略されている。
An electrode is provided on the semiconductor layer stack including the semiconductor layer, for example, by the method exemplified below.
That is, in the partial region of the semiconductor layer stack, the
そして、ｐ側電極１６０を形成するために、レジストリフトオフ用のパターニングされたレジストを半導体層積層体上に形成する。そして、ｐ形コンタクト層１５２の上のＳｉＯ２層をフッ化アンモン処理で取り除く。そして、このＳｉＯ２層が取り除かれた領域に、例えば、真空蒸着装置を用いて、ｐ側電極１６０となる反射導電性のＡｇを２００ｎｍの厚さで形成し、３５０℃の窒素雰囲気で１分間シンター処理を行う。
Then, in order to form the p-
そしてｎ側電極１７０を形成するために、レジストリフトオフ用のパターニングされたレジストを半導体層積層体上に形成する。露出したｎ形コンタクト層１３２の上のＳｉＯ２層をフッ化アンモン処理で取り除く。このＳｉＯ２層が取り除かれた領域に、例えばＴｉ層／Ｐｔ層／Ａｕ層の積層膜を５００ｎｍの厚さで形成し、ｎ側電極１７０が形成される。
Then, in order to form the n-
ｎ側電極１７０には、例えば、高反射率の銀合金（例えばＰｄを１％程度含む）を用いることができる。この場合には、オーミック接触を良好にするために、例えば、ｎ形コンタクト層１３２を２層構造にする。具体的には、電極形成部として、Ｓｉ濃度が１．５×１０１９ｃｍ−３以上３×１０１９ｃｍ−３以下の高濃度層を、０．３μｍ程度の厚さで成長する。これにより、Ｓｉの析出による信頼性低下を抑制できる。
For the n-
次いで、基板１１０の裏面（第１バッファ層１２１とは反対の側の面）の研磨を行い、基板１１０及び半導体層積層体を、劈開またはダイヤモンドブレード等により切断する。これにより、個別のＬＥＤ素子、すなわち、本実施形態に係る半導体素子１０が作製される。半導体素子１０の幅は、例えば４００μｍであり、厚さは例えば１００μｍである。
Next, the back surface of the substrate 110 (the surface opposite to the first buffer layer 121) is polished, and the
このようにして作製した半導体素子１０における発光のピーク波長は、４４０ｎｍ以上４５０ｎｍ以下である。本実施形態はこれに限らず、井戸層４２のＩｎ組成比及びＡｌ組成比の少なくともいずれかを制御することで、３８０ｎｍ以上７８０ｎｍ以下のピーク波長の発光を得ることができる。特に、３８０ｎｍ以上５６０ｎｍ以下の領域で、良好な発光が得られる。また、３８５ｎｍ以上４６０ｎｍ以下の領域においては、半導体素子１０に含まれる各種の層の構成の自由度が高くなる。これにより、特に高効率の半導体素子が容易に得られる。
The peak wavelength of light emission in the
本実施形態に係る半導体素子１０に含まれる半導体層の形成方法には、例えば、有機金属気相成長法及び分子線エピタキシャル成長法等を用いることができる。ただし、実施形態において、半導体層の形成方法は、任意である。
As a method for forming a semiconductor layer included in the
基板１１０には、例えば、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ及びＳｉなどが用いられる。ただし、実施形態において、基板１１０は任意である。基板１１０は、半導体層の成長の後に取り除かれても良い。
For the
本実施形態に係る半導体素子１０においては、低欠陥結晶の利点を生かして高効率発光を得るために、発光部１４０自体の高効率化のための構成と、発光部１４０からの電子のあふれを抑制するための、Ａｌ組成が高く厚いｐ形閉じ込め層１５１の採用を容易にする構成と、が適用されている。
In the
以下、本実施形態に係る半導体素子１０に含まれる各層の例について説明する。
高炭素濃度の第１ＡｌＮバッファ層１２１ａは、基板１１０との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度の第２ＡｌＮバッファ層１２１ｂにより、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープのＧａＮバッファ層（第２バッファ層１２２）の結晶欠陥が低減される。そのために、高純度第２ＡｌＮバッファ層１２１ｂの厚さは、１μｍよりも厚いことが好ましい。また、歪みによる反り防止のためには、高純度の第２ＡｌＮバッファ層１２１ｂの厚みが４μｍ以下であることが好ましい。
Hereinafter, examples of each layer included in the
The first
なお、第１バッファ層１２１には、上記のようにＡｌＮを用いることができるが、本実施形態はこれには限定されず、例えば、Ａｌα２Ｇａ１−α２Ｎ(０．８≦α２≦１)を用いることもできる。この場合には、Ａｌ組成の調整によってウェーハの反りを補償することができる。
Note that AlN can be used for the
第２バッファ層１２２（格子緩和層）は、第１バッファ層１２１の上における３次元島状成長により欠陥低減と歪緩和の役割を果たす。成長表面の平坦化のためには、第２バッファ層１２２（格子緩和層）の平均の厚さは、０．６μｍ以上とすることが好ましい。再現性と反り低減の観点から、第２バッファ層１２２（格子緩和層）の厚さは、０．８μｍ以上２μｍ以下が好ましい。
The second buffer layer 122 (lattice relaxation layer) plays a role of defect reduction and strain relaxation by three-dimensional island growth on the
これらのバッファ層を採用することで、従来の低温成長のバッファ層と比較して転位密度は１／１０以下とすることができる。これにより、異常成長のために通常では採用困難な、高い成長温度と高いＶ族原料／III族原料比での結晶成長が可能となる。そして、これにより、点欠陥の発生が抑制され、高Ａｌ組成のＡｌＧａＮ層や障壁層４１（第１障壁層ＢＬ１など）に対して高濃度ドーピングが可能となる。 By employing these buffer layers, the dislocation density can be reduced to 1/10 or less as compared with a conventional low temperature growth buffer layer. As a result, crystal growth at a high growth temperature and a high V group / III raw material ratio, which is normally difficult to employ due to abnormal growth, becomes possible. As a result, the occurrence of point defects is suppressed, and high-concentration doping can be performed on the AlGaN layer having a high Al composition and the barrier layer 41 (such as the first barrier layer BL1).
基板としてＳｉを用いた場合には第１ＡｌＮバッファ層１２１ａは、基板１１０との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。高純度の第２ＡｌＮバッファ層１２１ｂは必要に応じて設けられ、場合によっては省略しても良い。この上に成長するノンドープのＧａＮバッファ層（第２バッファ層１２２）の結晶欠陥が低減される。第１ＡｌＮバッファ層１２１ａの厚さは、６ｎｍ以上、特に、１μｍ以上であることが好ましい。６ｎｍ以上の厚さにおいて、基板表面保護の効果が得られる。１μｍ以上の厚さにおいて、転位の抑制の効果が大きくなる。また、歪みによる反り防止のためには、高純度の第２ＡｌＮバッファ層１２１ｂの厚みが４μｍ以下であることが好ましい。
When Si is used as the substrate, the first
基板としてＳｉを用いた場合も、第１バッファ層１２１には、上記のようにＡｌＮを用いることができる。ただし、本実施形態はこれには限定されず、例えば、Ａｌα２Ｇａ１−α２Ｎ(０．８≦α２≦１)を用いることができる。この場合、Ａｌ組成の調整によってウェーハの反りを補償することができる。
Even when Si is used as the substrate, AlN can be used for the
既に説明したように、第１障壁層ＢＬ１は、例えば、Ｓｉがドープされた４元混晶ＡｌＧａＩｎＮ（Ａｌ組成が６％以上１０％以下、Ｉｎ組成比が０．３％以上１．０％以下）を含む。他の障壁層４１（井戸間障壁層ＢＬＩ及びｐ側障壁層ＢＬｐ）は、例えば、４元混晶ＡｌＧａＩｎＮ（Ａｌ組成が６％以上１０％以下、Ｉｎ組成比が０．３％以上１．０％以下）を含み、Ｓｉのドープは任意である。井戸層４２は、例えばＩｎ０.０５Ｇａ０.９５Ｎ（Ｉｎ組成比は４％以上１０％以下の間で適宜変えることができる）を含む。
As already described, the first barrier layer BL1 is made of, for example, Si-doped quaternary mixed crystal AlGaInN (Al composition is 6% or more and 10% or less, and In composition ratio is 0.3% or more and 1.0% or less. )including. The other barrier layer 41 (inter-well barrier layer BLI and p-side barrier layer BLp) is, for example, a quaternary mixed crystal AlGaInN (Al composition of 6% to 10%, In composition ratio of 0.3% to 1.0%). %), And doping of Si is optional. The
発光波長が３８０ｎｍ以上４００ｎｍ以下の紫外発光を高効率で生じさせるためには、深いポテンシャルを形成するために、第１障壁層ＢＬ１におけるＡｌ組成は６％以上に設定される。 In order to generate ultraviolet light with an emission wavelength of 380 nm to 400 nm with high efficiency, the Al composition in the first barrier layer BL1 is set to 6% or more in order to form a deep potential.
第１障壁層ＢＬ１の組成は、適宜変更可能である。例えば、第１障壁層ＢＬ１には、６％よりもＡｌ組成比の低いＡｌＧａＩｎＮを用いることができる。第１障壁層ＢＬ１には、井戸層４２よりもＩｎ組成比の低いＧａＩｎＮを用いることができる。
The composition of the first barrier layer BL1 can be changed as appropriate. For example, AlGaInN having an Al composition ratio lower than 6% can be used for the first barrier layer BL1. GaInN having a lower In composition ratio than the
第１障壁層ＢＬ１以外の障壁層４１の組成も適宜可能である。これらの障壁層４１には第１障壁層ＢＬ１と同様に、６％よりもＡｌ組成比の低いＡｌＧａＩｎＮまたはＧａＮを用いることができる。これらの障壁層４１には、井戸層４２よりもＩｎ組成比の低いＧａＩｎＮを用いることができる。
The composition of the
第１障壁層ＢＬ１以外の障壁層４１に、第１障壁層ＢＬ１よりもＡｌ組成比が低い、または、Ｉｎ組成比が高い結晶を用いることがさらに望ましい。第１障壁層ＢＬ１以外の障壁層４１は、第１障壁層ＢＬ１とは異なり、ＧａＩｎＮの井戸層４２上に形成されるため、ＧａＩｎＮの井戸層４２とより物性の近い材料をこれらの障壁層４１に用いることで、より低い温度で良質な結晶成長が可能になる。これにより、結晶成長中にＧａＩｎＮ層の、主に熱の影響による劣化を抑制できる。さらに、障壁層４１と井戸層４２のバンドギャップエネルギーの差が小さくなることにより、キャリア分布の均一性を増すことができ、キャリアの利用効率が向上できる、さらに、障壁層４１と井戸層４２とにおけるバンドギャップエネルギーの差が電気抵抗になる影響を低減でき、半導体素子の動作電圧が低減できる。
It is more desirable to use a crystal having a lower Al composition ratio or a higher In composition ratio than the first barrier layer BL1 for the barrier layers 41 other than the first barrier layer BL1. Unlike the first barrier layer BL1, the barrier layers 41 other than the first barrier layer BL1 are formed on the GaInN well
井戸層４２のＩｎ組成比は、上記よりも低くても高くても良い。例えば、井戸層４２のＩｎ組成が低い場合には３６５ｎｍにより近い波長での発光が可能となる。例えば、４３０ｎｍ以上４００ｎｍ以下の波長帯で発光させる場合、井戸層４２のＩｎ組成比は、０．２以上０．３以下とすると良好な発光が得られる。例えば、４４０ｎｍ以上４６０ｎｍの波長帯で発光させる場合、井戸層４２のＩｎ組成比は、０．３以上０．４以下としてよい。例えば、４６０ｎｍ以上５００ｎｍ以下の波長帯で発光させる場合、井戸層４２のＩｎ組成比は、０．３以上０．５以下としてよい。さらに長波長での発光を得るために、井戸層４２のＩｎ組成比を１以下の範囲で適宜増加させてよい。
The In composition ratio of the
ｐ側障壁層ＢＬｐの厚さは、例えば２ｎｍ以上に設定される。ｐ側障壁層ＢＬｐの厚さを２ｎｍ以上にすることで、例えば、ｐ側障壁層ＢＬｐの成長後に第２層１５０を成長するために成長温度を上げる間に井戸層４２が劣化する現象が抑制される。例えば、ｐ側障壁層ＢＬｐの厚さが３ｎｍよりも薄いと、例えば、ｐ形ＡｌＧａＮ層の影響を受けて井戸層４２の発光波長が変わる場合がある。ｐ側障壁層ＢＬｐの厚さを４．５ｎｍ以上に設定すると、不純物拡散の影響も含めて、井戸層４２の特性変化を制御する効果が大きい。ｐ側障壁層ＢＬｐの厚さが井戸層４２の厚さよりも厚いと、ＡｌＧａＮ層と井戸層４２との間の歪の影響を緩和する効果が大きい。ｐ側障壁層ＢＬｐが過度に厚いと、素子抵抗が高くなる場合がある。また、ｐ側障壁層ＢＬｐが過度に厚いと、例えば、井戸層４２をオーバーフローしたキャリアが蓄積されて吸収の原因となる。この影響の低減には、ｐ側障壁層ＢＬｐを第１障壁層ＢＬ１よりも薄くすることが好ましい。ｐ側障壁層ＢＬｐの厚さを９ｎｍ以下とした半導体素子においては、発光波長から予想される動作電圧の一割以内の電圧上昇で素子動作させることができた。
The thickness of the p-side barrier layer BLp is set to 2 nm or more, for example. By making the thickness of the p-side barrier layer BLp 2 nm or more, for example, the phenomenon that the
第１障壁層ＢＬ１の厚さは、例えば４．５ｎｍ以上３０ｎｍ以下の範囲の値に設定される。第１障壁層ＢＬ１の厚さを４．５ｎｍ以上にすると、材料本来の物性が発揮されるようになり、正孔のオーバーフロー抑制効果が得られるようになる。また、第１障壁層ＢＬ１の厚さが３０ｎｍ以下の場合において、良質な結晶成長が比較的容易に行える。また、第１障壁層ＢＬ１の厚さは井戸層４２よりも厚いことが好ましい。第１障壁層ＢＬ１の厚さを井戸層４２の厚さよりも厚く設定することで、井戸層４２へのキャリア供給の制御が有効となる。特に、第１障壁層ＢＬ１の厚さは、井戸層４２の厚さの２倍以上であることが好ましい。第１障壁層ＢＬ１の厚さを井戸層４２の厚さの２倍以上に設定することで、第１障壁層ＢＬ１の両側にキャリア供給が可能となり、井戸層４２へのキャリア供給の精度が向上する。なお、前述したように、第１障壁層ＢＬ１に高濃度にＳｉを添加することで、井戸層４２に加わるピエゾ電界の影響を低減し、高効率の発光を得ることができる。
The thickness of the first barrier layer BL1 is set to a value in the range of, for example, not less than 4.5 nm and not more than 30 nm. When the thickness of the first barrier layer BL1 is 4.5 nm or more, the original physical properties of the material are exhibited, and the effect of suppressing the overflow of holes can be obtained. In addition, when the thickness of the first barrier layer BL1 is 30 nm or less, high-quality crystal growth can be performed relatively easily. The first barrier layer BL1 is preferably thicker than the
障壁層４１におけるＡｌ組成比が１０％を超えると、結晶品質が劣化する。また、障壁層４１に少量のＩｎをドープすることで、例えば結晶品質が改善される。障壁層４１におけるＩｎ組成比が０．３％以上で、結晶品質の改善の効果がみられる。Ｉｎ組成比が１．０％を超えると、結晶品質が劣化し、発光効率が減少する。ただし、その厚さが薄い場合には、Ｉｎ組成比を２％まで高めることができる。
When the Al composition ratio in the
例えば、本実施形態において、第１障壁層ＢＬ１の厚さが１５ｎｍ以上の場合は、Ｉｎ組成比は１％程度が限界であるが、第１障壁層ＢＬ１を７ｎｍに薄くすると、Ｉｎ組成比を２％としても、結晶が劣化せず、強い発光が得られる。 For example, in this embodiment, when the thickness of the first barrier layer BL1 is 15 nm or more, the In composition ratio is limited to about 1%. However, when the first barrier layer BL1 is thinned to 7 nm, the In composition ratio is reduced. Even if 2%, the crystal does not deteriorate and strong light emission is obtained.
第１障壁層ＢＬ１の成長技術の例について説明する。結晶品質の良い４元混晶ＡｌＧａＩｎＮ層を成長することは難しく、さらにＳｉを高濃度にドープすると結晶は劣化しやすい。本願発明者は、ＬＥＤ素子の構成や成長条件を適正化することにより、結晶品質を落とすことなく、ＡｌＧａＩｎＮからなる障壁層ＢＬ１のＩｎ組成比を高くすることに成功している。 An example of the growth technique of the first barrier layer BL1 will be described. It is difficult to grow a quaternary mixed crystal AlGaInN layer with good crystal quality, and when Si is doped at a high concentration, the crystal is likely to deteriorate. The inventors of the present application have succeeded in increasing the In composition ratio of the barrier layer BL1 made of AlGaInN without degrading the crystal quality by optimizing the configuration and growth conditions of the LED element.
例えば、上記のように、本実施形態において、第１障壁層ＢＬ１の厚さが１５ｎｍを越えるとＩｎ組成比は１％程度が限界となるが、第１障壁層ＢＬ１を７ｎｍに薄くするとＩｎ組成比を２％としても、結晶が劣化せず、強い発光が得られる。 For example, as described above, in this embodiment, when the thickness of the first barrier layer BL1 exceeds 15 nm, the In composition ratio is limited to about 1%. However, when the first barrier layer BL1 is thinned to 7 nm, the In composition is reduced. Even if the ratio is 2%, the crystals are not deteriorated and strong light emission is obtained.
Ｉｎ組成比が高くできるようになると、ＧａＩｎＮの井戸層４２との界面の急峻性が良くなり、井戸層４２の結晶性が向上し、その結果、ＡｌＧａＩｎＮの第１障壁層ＢＬ１にＳｉを高濃度ドープすることが可能になる。
When the In composition ratio can be increased, the steepness of the interface with the GaInN well
また、高Ｓｉ濃度の第１障壁層ＢＬ１を薄くすることによって、Ｓｉをさらに高濃度ドープすることが可能になる。 Further, by making the first barrier layer BL1 having a high Si concentration thinner, Si can be further doped with a higher concentration.
第１障壁層ＢＬ１のＡｌ組成比は、ｐ側障壁層ＢＬｐのＡｌ組成比よりも高く設定することができる。これにより、第１障壁層ＢＬ１のバンドギャップエネルギーが大きくなり、正孔に対する閉じ込め効果が大きくなり、注入電流を増加した時に電流の漏れが減り、光出力を増大することができる。電子に対してはｐ形閉じ込め層１５１（ｐ形ＡｌＧａＮ層）がバリアとなるため、ｐ側障壁層ＢＬｐのＡｌ組成比はｐ形閉じ込め層１５１に対して十分低く設定される。
The Al composition ratio of the first barrier layer BL1 can be set higher than the Al composition ratio of the p-side barrier layer BLp. As a result, the band gap energy of the first barrier layer BL1 is increased, the confinement effect for holes is increased, current leakage is reduced when the injection current is increased, and the light output can be increased. Since the p-type confinement layer 151 (p-type AlGaN layer) serves as a barrier against electrons, the Al composition ratio of the p-side barrier layer BLp is set sufficiently lower than that of the p-
例えば、第１障壁層ＢＬ１のＡｌ組成比を８％以上とし、ｐ側障壁層ＢＬｐのＡｌ組成比を０％とすることができる。この場合、第１障壁層ＢＬ１を高温で成長し、その温度よりも成長温度を下げて井戸層４２とｐ側障壁層ＢＬｐを成長しても良い。
For example, the Al composition ratio of the first barrier layer BL1 can be 8% or more, and the Al composition ratio of the p-side barrier layer BLp can be 0%. In this case, the first barrier layer BL1 may be grown at a high temperature, and the
井戸間障壁層ＢＬＩには、ＧａＮを用いても良く、ＧａＩｎＮを用いても良い。例えば、Ａｌ組成比が高い第１障壁層ＢＬ１は高温で成長させる。井戸層４２と井戸間障壁層ＢＬＩとは低温で成長させる。そして、Ａｌ組成比の低いｐ側障壁層ＢＬｐは低温で成長させる。これにより、例えば、高Ｉｎ組成比の井戸層４２を良好な特性で成長させることができる。なお、ｐ側障壁層ＢＬｐについては、井戸層４２の表面を保護する厚さで成長した後、温度を上げて成長してもよい。
GaN or GaInN may be used for the inter-well barrier layer BLI. For example, the first barrier layer BL1 having a high Al composition ratio is grown at a high temperature. The
例えば、第１障壁層ＢＬ１を２層構造として、高Ａｌ組成比のＡｌＧａＮ層と、低Ａｌ組成比のＡｌＧａＩｎＮ層と、を組み合わせても良い。例えば、このＡｌＧａＮ層により正孔のオーバーフローを抑制することができ、ＡｌＧａＩｎＮ層により結晶表面の特性を改善することができる。これにより、特性が改善された結晶表面の上に、井戸層４２を形成することができる。この場合、ＡｌＧａＮ層と、ＡｌＧａＩｎＮ層の一部と、を高温で成長し、ＡｌＧａＩｎＮ層の残りを井戸層４２と同じ温度で成長しても良い。このような方法を用いることで、高品質なＡｌＧａＮ結晶を高温で成長し、井戸層４２は井戸層４２に適した温度で成長することができる。
For example, the first barrier layer BL1 may have a two-layer structure, and an AlGaN layer having a high Al composition ratio and an AlGaInN layer having a low Al composition ratio may be combined. For example, hole overflow can be suppressed by this AlGaN layer, and the characteristics of the crystal surface can be improved by the AlGaInN layer. As a result, the
このような温度変化は多大な時間を要し、プロセス効率を下げるが、発光部１４０における井戸層４２の数が少ない構成（例えば井戸層４２が３つ以下の構成など）においては、プロセス効率の低下を抑制できる。
Such a temperature change requires a lot of time and lowers the process efficiency. However, in a configuration in which the number of
例えば、井戸層４２の数が３である場合（例えば半導体素子１０ｃ）においては、例えば、井戸層４２内におけるＩｎ組成比とＧａ組成比は、例えば、それぞれ、０．１２及び０．８８である。これにより、例えば、約４００ｎｍの波長領域のピーク波長を有する青色光が発光部１４０から放出される。この半導体素子においても、クラッド層のバンドギャップエネルギーは、井戸層４２におけるバンドギャップエネルギーよりも高い。
For example, when the number of the well layers 42 is 3 (for example, the
図４は、第１の実施形態に係る別の半導体素子の構成を例示する模式的断面図である。 図４に表したように、本実施形態に係る半導体素子１１（及び半導体素子１１ａ〜１１ｃ）においては、第１積層体２１０と第２積層体２２０との間に中間層１８１が設けられている。
FIG. 4 is a schematic cross-sectional view illustrating the configuration of another semiconductor element according to the first embodiment. As shown in FIG. 4, in the semiconductor element 11 (and the
半導体素子１１においては、第２積層体２２０の上に、中間層１８１となる、例えば、厚さが２．５のＧａＮ層が有機金属気相成長法またはＭＯＣＶＤ法により、８００℃〜９００℃で形成される。そして、中間層１８１の上に第１積層体２１０が形成される。
In the
中間層１８１には、ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ及びＡｌＮの少を用いることができる。中間層１８１の厚さは、発光部１４０の厚さ（発光部１４０の全体の厚さ）よりも薄いことが望ましい。中間層１８１が発光部１４０よりも薄いと、第１積層体２１０の歪の効果を発光部１４０だけではなく第２積層体２２０にも伝えることができ、第２積層体２２０の歪の効果を第１積層体２１０で強く受け、効果的に相互作用が起きる。中間層１８１は必要に応じて設けられ、場合によっては省略可能である。
The
図５は、第１の実施形態に係る別の半導体素子の構成を例示する模式的断面図である。 図５に表したように、本実施形態に係る別の半導体素子１２（及び半導体素子１２ａ〜１２ｃ）においては、導電性基板４６０とｐ側電極１６０との間に第１金属層４５５が設けられ、導電性基板４６０と第１金属層４５５との間に第２金属層４６５が設けられている。
FIG. 5 is a schematic cross-sectional view illustrating the configuration of another semiconductor element according to the first embodiment. As shown in FIG. 5, in another semiconductor element 12 (and
半導体素子１２（１２ａ〜１２ｃ）においては、低不純物濃度半導体層１３５が設けられている。低不純物濃度半導体層１３５と第２積層体２２０との間（低不純物濃度半導体層１３５と発光部１４０との間）にｎ形コンタクト層１３２が配置され、ｎ形コンタクト層１３２と第２積層体２２０との間にｎ形閉じ込め層１３１が配置されている。
In the semiconductor element 12 (12a to 12c), a low impurity
低不純物濃度半導体層１３５における不純物濃度は、ｎ形コンタクト層１３２における不純物濃度よりも低い。低不純物濃度半導体層１３５には、例えばノンドープのＧａＮ層が用いられる。低不純物濃度半導体層１３５には、既に説明した第２バッファ層１２２（格子緩和層）を採用することができる。
The impurity concentration in the low impurity
低不純物濃度半導体層１３５には、開口部１３８が設けられる。開口部１３８はｎ形コンタクト層１３２の一部を露出させる。開口部１３８は、低不純物濃度半導体層１３５のｎ形コンタクト層１３２とは反対の側の主面１３５ａからｎ形コンタクト層１３２に繋がっている。すなわち、開口部１３８の底部は、ｎ形コンタクト層１３２に繋がっている。
An
開口部１３８において露出しているｎ形コンタクト層１３２と、低不純物濃度半導体層１３５の一部と、を覆うようにｎ側電極１７０が設けられている。
An n-
そして、低不純物濃度半導体層１３５のｎ側電極１７０で覆われていない部分の主面１３５ａには、凹凸１３７ｐを有する粗面部１３７が設けられている。
A
半導体素子１２（１２ａ〜１２ｃ）は、例えば以下のような方法によって作製される。 例えば、サファイアからなる基板１１０の上へ、第１バッファ層１２１、第２バッファ層１２２（低不純物濃度半導体層１３５となる）、ｎ形コンタクト層１３２、ｎ形閉じ込め層１３１、第２積層体２２０、第１積層体２１０、発光部１４０、ｐ形閉じ込め層１５１、及び、ｐ形コンタクト層１５２、の各結晶層を形成して結晶積層体１８０を形成する。
The semiconductor element 12 (12a to 12c) is manufactured by the following method, for example. For example, on the
結晶積層体１８０のｐ形コンタクト層１５２上にｐ側電極１６０を形成する。そして、結晶積層体１８０と導電性基板４６０とを接合し、基板１１０及び第１バッファ層１２１を除去する。さらに、露出した結晶層（ｎ形コンタクト層１３２）上にｎ側電極１７０を形成する。低不純物濃度半導体層１３５に粗面部１３７（すなわち凹凸１３７ｐ）を形成する。これにより、半導体素子１２が得られる。
A p-
この場合も、凹部２１０ｄが、第１積層体２１０の発光部１４０側の面２１０ａに設けられ、凹部２１０ｄの少なくとも一部に、発光部１４０の一部が埋め込まれている。これにより、高効率の半導体素子が提供される。例えば、第２層１５０の一部は、凹部２１０ｄの少なくとも一部に埋め込まれた発光部１４０の上記の一部の上に配置される。さらに、第２層１５０の一部は、凹部２１０ｄの少なくとも一部の中（残余の空間）に埋め込まれても良い。
Also in this case, the
半導体素子１２において、凹凸１３７ｐの大きさは、例えば、発光部１４０から放出される発光光の波長よりも大きく設定される。具体的には、凹凸１３７ｐの大きさは、例えば、発光部１４０から放出される発光光の低不純物濃度半導体層１３５における波長よりも大きく設定される。これにより、凹凸１３７ｐが設けられる粗面部１３７において、光の進路が変更され、光の取り出し効率が向上し、さらに高効率の半導体素子が得られる。
In the
図６は、第１の実施形態に係る別の半導体素子の構成を例示する模式的断面図である。 図６に表したように、本実施形態に係る別の半導体素子１３（及び半導体素子１３ａ〜１３ｃ）においては、半導体素子１２（及び半導体素子１３ａ〜１３ｃ）において、第１積層体２１０と第２積層体２２０との間に中間層１８１が設けられている。この構成においても、高効率の半導体素子が提供される。
FIG. 6 is a schematic cross-sectional view illustrating the configuration of another semiconductor element according to the first embodiment. As shown in FIG. 6, in another semiconductor element 13 (and
（第２の実施形態）
図７は、第２の実施形態に係るウェーハの構成を例示する模式的断面図である。
図７に表したように、本実施形態に係るウェーハ６０（ウェーハ６０ａ〜６０ｃ）は、基板１１０と、第１層１３０と、第１積層体２１０と、発光部１４０と、第２層と、を含む。
(Second Embodiment)
FIG. 7 is a schematic cross-sectional view illustrating the configuration of the wafer according to the second embodiment.
As shown in FIG. 7, the wafer 60 (
第１層１３０は、基板１１０の上に設けられる。第１層１３０は、窒化物半導体を含み、ｎ形である。第１積層体２１０は、第１層１３０の上に設けられる。第１積層体２１０は、ＡｌＧａＩｎＮを含む複数の第３層２０３と、複数の第３層２０４と交互に積層されＧａＩｎＮを含む複数の第４層と、を含む。
The
発光部１４０は、第１積層体２１０の上に設けられる。発光部１４０は、複数の障壁層４１と、複数の障壁層４１の間に設けられた井戸層４２と、を含む。第２層１５０は、発光部１４０の上に設けられる。第２層１５０は、窒化物半導体を含み、ｐ形である。
The
第１積層体２１０は、第１積層体２１０の発光部１４０側の面２１０ａに設けられた凹部２１０ｄを有する。凹部２１０ｄの少なくとも一部に発光部１４０の一部が埋め込まれている（図３参照）。例えば、第２層１５０の一部は、凹部２１０ｄの少なくとも一部に埋め込まれた発光部１４０の上記の一部に配置される。さらに、第２層１５０の一部は、凹部２１０ｄの少なくとも一部の中（残余の空間）に埋め込まれても良い。
これにより、高効率のウェーハが提供できる。
The first
Thereby, a highly efficient wafer can be provided.
図３に関して説明したように、ウェーハ６０（６０ａ〜６０ｃ）においても、凹部２１０ｄは、第１積層体２１０を貫通していない。そして、第１層１３０、第１積層体２１０、発光部１４０及び第２層１５０を貫通する転位５１０が形成されている。そして、凹部２１０ｄの側面２１０ｓは、転位５１０の周りを取り囲む。
As described with reference to FIG. 3, also in the wafer 60 (60 a to 60 c), the
図７に例示したように、ウェーハ６０（６０ａ〜６０ｃ）は、第２積層体２２０をさらに含む。第２積層体２２０は、第１層１３０と第１積層体２１０との間に設けられる。第２積層体２２０は、複数の第５層２０５と、複数の第６層２０６と、を含む。複数の第５層２０５は、第３層２０３の組成とは異なる組成を有し、窒化物半導体を含む。複数の第６層２０６は、複数の第５層２０５と交互に積層される。第６層２０６のそれぞれの厚さは、井戸層４２の厚さよりも薄く、ＧａＩｎＮを含む。第５層２０５は、例えば、ＧａＮを含み、複数の第５層２０５のそれぞれの厚さは、複数の障壁層４１のそれぞれの厚さよりも薄い。
As illustrated in FIG. 7, the wafer 60 (60 a to 60 c) further includes a second
第１積層体２１０の第４層２０４のそれぞれの厚さは、井戸層４２の厚さよりも薄い。 この場合も、ウェーハ６０（６０ａ〜６０ｃ）は、中間層１８１をさらに含むことができる。中間層１８１は、第１積層体２１０と第２積層体２２０との間に設けられる。中間層１８１は、発光部１４０の厚さよりも薄い。
Each thickness of the
ウェーハ６０（６０ａ〜６０ｃ）において、井戸層４２は、例えば、ＧａＩｎＮ及びＡｌＧａＩｎＮの少なくともいずれかを含む。複数の障壁層４１のうちで第１積層体２１０に最も近い第１障壁層ＢＬ１は、ＡｌＧａＩｎＮを含む。
In the wafer 60 (60a to 60c), the
ウェーハ６０（６０ａ〜６０ｃ）は、基板１１０と第１層１３０との間に設けられた第１バッファ層１２１と、第１バッファ層１２１と第１層１３０との間に設けられた第２バッファ層１２２と、を含むことができる。第１バッファ層１２１は、基板１１０と第２バッファ層１２２との間に設けられた第１ＡｌＮバッファ層１２１ａと、第１ＡｌＮバッファ層１２１ｂと第２バッファ層１２２との間に設けられた第２ＡｌＮバッファ層１２１ｂと、を含むことができる。
The wafer 60 (60a to 60c) includes a
（第３の実施形態）
図８は、第３の実施形態に係る半導体素子の製造方法を例示するフローチャート図である。
図８に表したように、本実施形態に係るウェーハの製造方法においては、基板１１０の上に窒化物半導体を含むｎ形の第１層１３０を形成する（ステップＳ１０２）。必要に応じて、ステップＳ１０２の前に、バッファ層（例えば上記の第１バッファ層１２１及び第２バッファ層１２２など）を形成する（ステップＳ１０１）。
(Third embodiment)
FIG. 8 is a flowchart illustrating the method for manufacturing the semiconductor element according to the third embodiment.
As shown in FIG. 8, in the method for manufacturing a wafer according to the present embodiment, an n-type
そして、第１層１３０の上に、ＡｌＧａＩｎＮを含む複数の第３層２０３と、ＧａＩｎＮを含む複数の第４層２０４と、を交互に積層して第１積層体２１０を形成する（ステップＳ１０４）。必要に応じて、ステップＳ１０４の前に、第１層１３０の上に、第３層２０３の組成とは異なる組成を有する窒化物半導体を含む第５層２０５と、それぞれの厚さが井戸層４２の厚さよりも薄いＧａＩｎＮを含む複数の第６層２０６と、を交互に積層して第２積層体２２０を形成する（ステップＳ１０３）。
Then, a plurality of
そして、第１積層体２１０の上に、複数の障壁層４１と、複数の障壁層４１の間に設けられた井戸層４２と、を含む発光部１４０を形成する（ステップＳ１０５）。さらに、発光部１４０の上に窒化物半導体を含むｐ形の第２層１５０を形成する（ステップＳ１０６)。さらに、必要に応じて、第２層１５０の形成の後、第２層１５０の上面を接合用基板（例えば導電性基板）に接合した後に、基板１１０を除去する（ステップＳ１０７）。
Then, the
第１積層体２１０は、第１積層体２１０の発光部１４０側の面に設けられた凹部２１０ｄを有しており、上記の発光部１４０の形成は、凹部２１０ｄの少なくとも一部に発光部１４０の一部を埋め込むことを含む。上記の第２層１５０の形成は、凹部２１０ｄの残余の空間の少なくとも一部に第２層１５０の一部を埋め込むこと含む。
これにより、高効率の半導体素子が製造方法できる。
The first
Thereby, a highly efficient semiconductor element can be manufactured.
また、上記のステップＳ１０１〜Ｓ１０６を実施することで、高効率のウェーハを製造することができる。 Moreover, a highly efficient wafer can be manufactured by implementing said step S101-S106.
（第４の実施形態）
本実施形態に係る半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。以下では、実施形態が半導体発光素子に適用される例について説明する。
(Fourth embodiment)
The semiconductor element according to the present embodiment includes a semiconductor device such as a semiconductor light emitting element, a semiconductor light receiving element, and an electronic device. Hereinafter, an example in which the embodiment is applied to a semiconductor light emitting element will be described.
図９は、第４の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図９に表したように、本実施形態に係る半導体素子１４は、第１層１３０と、第２層１５０と、発光部１４０（機能部）と、第１積層体２１０と、第２積層体２２０と、を含む。第１層１３０、第２層１５０、発光部１４０、第１積層体２１０及び第２積層体２２０には、第１〜第３の実施形態に関して説明した構成（材料を含む）を適用することができるので説明を省略する。この例では、第１積層体２１０と第２積層体２２０との間に中間層１８１が設けられている。
FIG. 9 is a schematic cross-sectional view illustrating the configuration of the semiconductor element according to the fourth embodiment.
As illustrated in FIG. 9, the
図１０は、第４の実施形態に係る半導体素子の特性を例示するグラフ図である。
図１０は、半導体素子１４におけるＩｎの濃度に関する特性を例示している。この図は、半導体素子１４のＳＩＭＳ分析結果の例を示している。図１０の横軸は、深さ方向の位置Ｄｚ（ｎｍ）である。縦軸は、Ｉｎに関する２次イオン強度Ｉ（Ｉｎ）（Ｃｏｕｎｔｓ／ｓ：カウント／秒）である。
FIG. 10 is a graph illustrating characteristics of the semiconductor element according to the fourth embodiment.
FIG. 10 illustrates characteristics relating to the concentration of In in the
図１０に表したように、第２積層体２２０におけるＩｎの濃度は一定ではない。第２積層体２２０の第１層１３０の側の部分における平均Ｉｎ組成は、第２積層体２２０の第１積層体２１０の側の部分よりも高い。第２積層体２２０における平均Ｉｎ組成比は、第１層１３０から第１積層体２１０に近づくにつれ徐々に減少する。ここで平均Ｉｎ組成比は、第５層２０５と第６層２０６とにおける平均のＩｎ組成比である。
As shown in FIG. 10, the concentration of In in the second
このように、第２積層体２２０は、第１層１３０に近い第１部分２２０ａと、第１部分２２０ａと発光部１４０との間に位置する第２部分２２０ｂと、を有している。第１部分２２０ａにおけるＩｎの平均濃度（平均Ｉｎ組成比）は、第２部分２２０ｂにおけるＩｎの平均濃度よりも高い。
As described above, the second
一方、第１積層体２１０におけるＩｎ平均組成比は、実質的に一定である。このように、第１積層体２１０におけるＩｎ平均組成比のＺ軸方向に沿った変化量は、第２積層体２２０におけるＩｎ平均組成比のＺ軸方向に沿った変化量よりも小さい。
On the other hand, the In average composition ratio in the first
第２積層体２２０において、上記のようなＩｎ組成比の分布が形成される原因は、転位５１０の影響によるものと考えられる。
The reason why the distribution of the In composition ratio as described above is formed in the second
第２積層体２２０においては、ＧａＮ層とＧａＩｎＮ層とが設けられる。第２積層体２２０は、例えば、超格子構造を有する。ＧａＮ層とＧａＩｎＮ層とにおける格子不整合が大きく、転位５１０の周りの成長速度が遅いため、転位５１０の周りに凹みが形成される。凹みの中心には、例えば転位５１０が存在する。このとき、超格子構造が積層されることで歪（strain）が加わり、転位５１０は徐々に曲げられ、転位５１０は層に対しておおむね垂直方向（Ｚ軸方向）に沿う。
In the second
半導体素子１４において、図３に例示した模式図に例示した同様の凹みが形成される。凹みの開口部は、転位５１０の向きに依存する。転位５１０が斜めの部分では、凹みの開口部が広い。転位５１０が垂直になる（Ｚ軸方向に対して平行になる）につれ、凹みの開口部は小さくなる。凹みの斜面（側面）は、エネルギー的に安定な面で形成されるようになる。これに伴って、成長速度が低下し、Ｉｎの取り込まれ効率が低下し、凹みの側面の対称性が向上すると考えられる。つまり、凹みの開口部が広い部分では、Ｉｎは取り込まれ易い。
In the
このため、第２積層体２２０の第１部分２２０ａ（第１層１３０の側の部分）におけるＩｎ平均組成比は高い。そして、第２積層体２２０が成長して、開口部が狭くなるとともに、Ｉｎ平均組成比も徐々に減少し、凹部２１０ｄの形状が安定したところで一定のＩｎ平均組成比となると考えられる。
For this reason, the In average composition ratio in the
図９に表したように、半導体素子１４においては、導電性基板４６０とｐ側電極１６０との間に第１金属層４５５が設けられ、導電性基板４６０と第１金属層４５５との間に第２金属層４６５が設けられている。また、第１積層体２１０と第２積層体２２０との間に中間層１８１が設けられている。
As shown in FIG. 9, in the
半導体素子１４においては、低不純物濃度半導体層１３５が設けられている。低不純物濃度半導体層１３５と第２積層体２２０との間にｎ形コンタクト層１３２が配置され、ｎ形コンタクト層１３２と第２積層体２２０との間にｎ形閉じ込め層１３１が配置されている。
In the
低不純物濃度半導体層１３５における不純物濃度は、ｎ形コンタクト層１３２における不純物濃度よりも低い。低不純物濃度半導体層１３５には、ノンドープのＧａＮ層が用いられる。低不純物濃度半導体層１３５には、既に説明した第２バッファ層１２２（格子緩和層）が採用される。
The impurity concentration in the low impurity
低不純物濃度半導体層１３５には、開口部１３８が設けられる。開口部１３８はｎ形コンタクト層１３２の一部を露出させる。開口部１３８は、低不純物濃度半導体層１３５のｎ形コンタクト層１３２とは反対の側の主面１３５ａからｎ形コンタクト層１３２に繋がっている。すなわち、開口部１３８の底部は、ｎ形コンタクト層１３２に繋がっている。
An
開口部１３８において露出しているｎ形コンタクト層１３２と、低不純物濃度半導体層１３５の一部と、を覆うようにｎ側電極１７０が設けられている。
An n-
そして、低不純物濃度半導体層１３５のｎ側電極１７０で覆われていない部分の主面１３５ａには、凹凸１３７ｐを有する粗面部１３７が設けられている。
A
本願発明者は、本実施形態に係る半導体素子１４を作製し、その特性を評価した。半導体素子１４は以下のようにして作製された。
サファイア基板（図示しない）上に、第１バッファ層１２１となる厚さ２μｍのＡｌＮ層をＭＯＣＶＤ法により約１３００℃で形成した。その上に、第２バッファ１２２となる厚さ２μｍのＧａＮ層をＭＯＣＶＤ法により約１２００℃で形成した。
The inventor of the present application produced the
On the sapphire substrate (not shown), an AlN layer having a thickness of 2 μm and serving as the
その上に、厚さが４μｍ、でＳｉ濃度が０．２×１０１９ｃｍ−３〜１．５×１０１９ｃｍ−３のＧａＮ層（ｎ形コンタクト層１３２）をＭＯＣＶＤ法により１０５０℃〜１２００℃で形成した。その上に、厚さが０．５μｍで、Ｓｉ濃度が２×１０１７ｃｍ−３〜５×１０１８ｃｍ−３のｎ−ＧａＮ層（ｎ形閉じ込め層１３１）をＭＯＣＶＤ法により１０５０℃〜１２００℃で形成した。 On top of that, the thickness is 4 μm and the Si concentration is 0.1. A GaN layer (n-type contact layer 132) of 2 × 10 19 cm −3 to 1.5 × 10 19 cm −3 was formed at 1050 ° C. to 1200 ° C. by MOCVD. Further, an n-GaN layer (n-type confinement layer 131) having a thickness of 0.5 μm and a Si concentration of 2 × 10 17 cm −3 to 5 × 10 18 cm −3 is formed at 1050 ° C. to 1200 ° by MOCVD. Formed at ° C.
この上に、厚さが２．５ｎｍで、８×１０１８ｃｍ−３のＳｉを添加したＧａＮ層（第５層２０５）と、厚さが１ｎｍのＧａ０．９３Ｉｎ０．０７Ｎの第６層２０６と、を交互に１２〜２０層、ＭＯＣＶＤ法により８００℃〜９００℃で形成した。これにより、第２積層体２２０が形成される。
On top of this, a GaN layer (fifth layer 205) having a thickness of 2.5 nm and 8 × 10 18 cm −3 added Si, and a Ga 0.93 In 0.07 N first layer having a thickness of 1 nm. Six
この上に、厚さが２．５のＧａＮ層（中間層１８１）をＭＯＣＶＤ法により、８００℃〜９００℃で形成した。 A GaN layer (intermediate layer 181) having a thickness of 2.5 was formed thereon at 800 ° C. to 900 ° C. by MOCVD.
この上に、厚さが２ｎｍで、８×１０１８ｃｍ−３のＳｉを添加したＡｌ０．７Ｇａ０．９２５Ｉｎ０．００５Ｎ層（第３層２０３）と、厚さが１ｎｍのＧａ０．９３Ｉｎ０．０７Ｎ層（第４層２０４）と、を交互に２６〜３４層、ＭＯＣＶＤ法により８００〜９００℃で形成した。これにより、第１積層体２１０が形成される。
An Al 0.7 Ga 0.925 In 0.005 N layer (third layer 203) having a thickness of 2 nm and doped with 8 × 10 18 cm −3 of Si, and a Ga layer having a thickness of 1 nm are formed thereon. 0.93 In 0.07 N layers (fourth layer 204) and 26 to 34 layers were alternately formed at 800 to 900 ° C. by MOCVD. Thereby, the 1st
この上に、厚さが１３．５ｎｍで、４×１０１８ｃｍ−３〜１６×１０１８ｃｍ−３のＳｉを添加したＡｌ０．０７Ｇａ０．９２５Ｉｎ０．００５Ｎ層（第１障壁層ＢＬ１：障壁層４１）をＭＯＣＶＤ法により約８００℃〜９００℃で形成した。この上に、厚さが７ｎｍのＧａ０．９３Ｉｎ０．０７Ｎ層（井戸層４２）をＭＯＣＶＤ法により約８００〜９００℃で形成した。この上に、厚さが４ｎｍ〜１２ｎｍのＡｌ０．０７Ｇａ０．９２５Ｉｎ０．００５Ｎ層（第２障壁層ＢＬ２：障壁層４１）をＭＯＣＶＤ法により約８００〜９００℃で形成した。 On top of this, an Al 0.07 Ga 0.925 In 0.005 N layer (first barrier) having a thickness of 13.5 nm and added with Si of 4 × 10 18 cm −3 to 16 × 10 18 cm −3. Layer BL1: barrier layer 41) was formed at about 800 ° C. to 900 ° C. by MOCVD. A Ga 0.93 In 0.07 N layer (well layer 42) having a thickness of 7 nm was formed thereon at about 800 to 900 ° C. by MOCVD. On this, an Al 0.07 Ga 0.925 In 0.005 N layer (second barrier layer BL2: barrier layer 41) having a thickness of 4 nm to 12 nm was formed at about 800 to 900 ° C. by MOCVD.
この上に、厚さが２４ｎｍのＭｇ添加ｐ−Ａｌ０．２Ｇａ０．８Ｎ層（ｐ形閉じ込め層１５１）をＭＯＣＶＤ法により約９５０℃〜１１００℃で形成した。 On this, an Mg-added p-Al 0.2 Ga 0.8 N layer (p-type confinement layer 151) having a thickness of 24 nm was formed at about 950 ° C. to 1100 ° C. by MOCVD.
この上に、厚さが０．３μｍのｐ−ＧａＮ層（ｐ形コンタクト層１５２５０）をＭＯＣＶＤ法により、９５０℃〜１１００℃で形成した。この上に、ｐ側電極１６０を形成した。さらに、この上に第１金属層４５５を形成した。
A p-GaN layer (p-type contact layer 15250) having a thickness of 0.3 μm was formed thereon at 950 ° C. to 1100 ° C. by MOCVD. A p-
第２金属層４６５を有する導電性基板４６０を用意し、第１金属層４５５と第２金属層４６５と、を接着（ボンディング）した。この後、サファイア基板をレーザリフトオフ法により除去し、露出されたｎ−ＧａＮ層（低不純物濃度半導体層１３５）の表面上にエッチングにより凹凸構造を形成した。また、蒸着と、リソグラフィーを用いたパターニングと、により所定の形状を有するｎ側電極１７０を形成した。ｎ側電極１７０をＺ軸に沿ってみたときのパターンは、クロス形状を有する。クロス形状は、ｎ形コンタクト層１３２の周縁に沿う周縁部と、ｎ形コンタクト層１３２のＸ軸における中央部を通りＹ軸に沿って延在する第１延在部と、ｎ形コンタクト層１３２のＹ軸における中央部を通りＸ軸に沿って延在する第２延在部と、を有する。
A
この後、加工体を個別の素子に分断することで、半導体素子１４が得られる。半導体素子１４のＸ軸に沿う長さが約１ｍｍ（ミリメートル）であり、Ｙ軸に沿う長さは約１ｍｍである。
Thereafter, the
上記の半導体素子１４において、中間層１８１は省略可能である。中間層１８１には、ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ及びＡｌＮの少なくともいずれかを用いることができる。中間層１８１の厚さは、発光部１４０の厚さよりも薄いことが望ましい。中間層１８１が発光部１４０よりも薄いと、第１積層体２１０の歪の効果を発光部１４０だけではなく第２積層体２２０にも伝えることができ、第２積層体２２０の歪の効果を第１積層体２１０で強く受け、効果的に相互作用が起きる。
In the
本実施形態に係る半導体素子１４においては、３５０ｍＡの駆動電流まで発光効率はほぼ一定であり、その駆動電流において０．６Ｗの出力が得られた。
In the
本実施形態と同様の構成の半導体素子において、第２積層体２２０内の平均Ｉｎ組成比が連続的に低下して一定の組成領域ができない場合や、第１積層体２１０内においても平均Ｉｎ組成比が一定とならない場合には、注入電流密度を上げると発光効率が低下し、３５０ｍＡの駆動電流における光出力は０．５５Ｗ以下であった。
In a semiconductor element having the same configuration as that of the present embodiment, the average In composition in the second
本実施形態において、上記で説明したＩｎ組成分布を有する結晶（第２積層体２２０）は、ＧａＮとＧａＩｎＮとの超格子構造を調整して作製することができる。主に、厚さと周期とが調整される。例えば、ＧａＮ層の厚さは例えば２．５ｎｍである。ＧｎＩｎＮ層の厚さは例えば１ｎｍで、Ｉｎ組成比は約０．５％である。周期（ＧａＮ層の数及びＧａＩｎＮ層の数）は例えば１２〜２７である。例えば、周期は、１６〜２０であることがより望ましい。 In the present embodiment, the crystal having the In composition distribution described above (second stacked body 220) can be manufactured by adjusting the superlattice structure of GaN and GaInN. Mainly the thickness and period are adjusted. For example, the thickness of the GaN layer is 2.5 nm, for example. The thickness of the GnInN layer is 1 nm, for example, and the In composition ratio is about 0.5%. The period (the number of GaN layers and the number of GaInN layers) is, for example, 12 to 27. For example, the period is more preferably 16-20.
上記のような平均Ｉｎ組成プロファイルの第２積層体２２０を成長し、その上に、上記のような平均Ｉｎ組成プロファイルの第１積層体２１０を成長することで高効率な半導体発行素子が形成できるのは、以下のようなメカニズムによると推定される。
The second
転位５１０の周辺に凹みが生じ、転位５１０が概略垂直方向を向いて、形状が維持された状態のまま、第１積層体２１０（ＡｌＧａＩｎＮ層及びＧａＩｎＮ層）、及び、発光部１４０へ引き継がれ、実質的に垂直方向のまま、表面に向かって伸びていくと考えられる。なお、凹み（凹部２１０ｄ）の形状は、表面側（第１層１３０から第２層１５０に向かう側）に開いており転位に対して概略軸対称（円錐、三角錘、六角錐など）な形状を取っていると推定される。
A dent is generated around the
第１積層体２１０に形成される凹部２１０ｄに、発光部１４０の一部が埋め込まれる。例えば、断面ＴＥＭ像により、凹部２１０ｄの中心軸を通る転位５１０に対して対称に、井戸層４２（ＩｎＧａＮ層）と障壁層４１（ＡｌＧａＩｎＮ層）とが積層されているのが観測できる。
A part of the
第１積層体２１０の厚さは、第１積層体２１０に形成される凹部２１０ｄの深さよりも厚い。もし、凹部２１０ｄが第１積層体２１０を貫通すると、例えば、キャリアのリークの原因となる。これを抑制するために、第１積層体２１０の構成（主に厚さ及び周期）が適切に設定される。例えば、ＡｌＧａＩｎＮ層の厚さは、例えば、２ｎｍである。ＧａＩｎＮ層の厚さは例えば１ｎｍである。周期（ＡｌＧａＩｎＮ層の数及びＧａＩｎＮ層の数)は、例えば３０である。
The thickness of the first
発光部１４０を貫く転位５１０の向きが垂直になると、発光部１４０の面積に対する、転位５１０によって乱れた部分の面積の比率が減少する。これにより、発光効率が向上する。また、転位５１０が垂直になることで、電流が流れ込みにくくなり、電流のリークが抑制される。さらに、転位５１０の周りのＩｎ組成比が低下することで、転位５１０周辺でのバンドギャップエネルギーが大きくなり、転位５１０に向かう横方向電流が抑制され、リーク電流が減少する。また、転位５１０周辺の結晶が乱れた領域の相対的な面積比が小さくなるため、発光部１４０の上に成長する第２層１５０の品質が向上する。また、製造における歩留まりが改善される。
When the direction of the
積層体を形成する際に、成長速度が遅くなると、Ａｌ（窒素との結合が強い）の結晶表面への取り込まれ効率が、Ｉｎ（窒素との結合が弱い）及びＧａ（窒素との結合が中程度）の結晶表面への取り込まれ効率よりも高くなる。このため、ＡｌＧａＩｎＮ層とＧａＩｎＮ層とを用いた第１積層体２１０を用いることで、転位５１０周辺にＡｌ組成の高い領域が形成され易くなる。これにより、転位５１０への電流流入が抑制され、リーク電流が抑制される。
When forming a laminate, if the growth rate is slow, the efficiency of incorporation of Al (strongly bound to nitrogen) into the crystal surface is improved, and In (weakly bound to nitrogen) and Ga (bound to nitrogen) It is higher than the efficiency of incorporation into the medium surface). Therefore, by using the first
Ａｌ組成比が高い層においては、転位５１０の向きが垂直から変化し易い。窒素との結合が弱く、結晶表面の原子の動きを容易にするＩｎをＡｌＧａＩｎＮ層の形成中に供給することで、凹部２１０ｄの形状が安定すると考えられる。
In a layer having a high Al composition ratio, the direction of
また、薄いＡｌＧａＩｎＮ層と薄いＧａＩｎＮ層とを繰り返して形成することにより、ＡｌＧａＩｎＮ層形成中に、凹部２１０ｄの形状が大きく変化する前に、Ｉｎ組成比が高く熱力学的に安定な状態を取りやすいＧａＩｎＮ層が形成される。これにより、凹部２１０ｄの形状が安定すると考えられる。
In addition, by repeatedly forming the thin AlGaInN layer and the thin GaInN layer, it is easy to take a high thermodynamically stable state before the shape of the
このように、複数のＡｌＧａＮ層と複数のＧａＩｎＮ層とを交互に積層した第１積層体２１０を設けることで、転位５１０が発光部１４０内に垂直に形成される。これにより、効率が向上する。
Thus, by providing the first
本実施形態に係る半導体素子１４（及び１４ａ〜１４ｃ）においては、発光部１４０は、他の実施形態に関して説明した、種々の構成、組成、発光波長を有することができる。
In the semiconductor element 14 (and 14a to 14c) according to the present embodiment, the
（第５の実施形態）
図１１は、第５の実施形態に係るウェーハの構成を例示する模式的断面図である。
図１１に表したように、本実施形態に係るウェーハ６４（及び６４ａ〜６４ｃ）は、第１層１３０と、第２層１５０と、発光部１４０と、第１積層体２１０と、第２積層体２２０と、を含む。第１層１３０は、窒化物半導体を含み、ｎ形である。第１層１５０は、窒化物半導体を含み、ｐ形である。発光部１４０は、第１層１３０と第２層１５０との間に設けられる。発光部１４０は、障壁層４１と井戸層４２とを含む。例えば、複数の障壁層４１が設けられ、井戸層４２は、複数の障壁層４１の間に設けられる。
(Fifth embodiment)
FIG. 11 is a schematic cross-sectional view illustrating the configuration of a wafer according to the fifth embodiment.
As illustrated in FIG. 11, the wafer 64 (and 64a to 64c) according to the present embodiment includes the
第１積層体２１０は、第１層１３０と発光部１４０との間に設けられる。第１積層体２１０は、ＡｌＧａＩｎＮを含む複数の第３層２０３と、複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層２０４と、を含む。
The first
第２積層体２２０は、第１層１３０と第１積層体２１０との間に設けられる。第２積層体２２０は、第３層２０３の組成とは異なる組成を有する窒化物半導体を含む複数の第５層２０５と、複数の第５層２０５と交互に積層されＧａＩｎＮを含む複数の第６層２０６と、を含む。
The second
第２積層体２２０は、図１０に例示したような、第１層１３０に近い第１部分２２０ａと、第１部分２２０ａと発光部１４０との間に位置する第２部分２２０ｂと、を有する。第１部分２２０ａにおけるＩｎ平均組成比は、第２部分２２０ｂにおけるＩｎ平均組成比よりも高い。
これにより、高効率のウェーハが提供できる。
As illustrated in FIG. 10, the second
Thereby, a highly efficient wafer can be provided.
（第６の実施形態）
図１２は、第６の実施形態に係る半導体素子の製造方法を例示するフローチャート図である。
図１２に表したように、本実施形態に係る半導体素子の製造方法は、結晶成長条件を決定（ステップＳ２１０）し、決定した結晶成長条件を用いて、第２積層体２２０、第１積層体２１０、発光部１４０及び第２層１５０を形成する（ステップＳ２２０）。
(Sixth embodiment)
FIG. 12 is a flowchart illustrating the method for manufacturing the semiconductor element according to the sixth embodiment.
As shown in FIG. 12, the method for manufacturing a semiconductor device according to the present embodiment determines crystal growth conditions (Step S <b> 210), and uses the determined crystal growth conditions, the second
例えば、窒化物半導体を含むｎ形の第１層１３０の上に、窒化物半導体を含む複数の第５層２０５と、ＧａＩｎＮを含む複数の第６層２０６と、を交互に積層して第２積層体２２０を形成し、第２積層体２２０の上に、第５層２０５とは異なる組成を有しＡｌＧａＩｎＮを含む複数の第３層２０３と、ＧａＩｎＮを含む複数の第４層２０４と、を交互に積層して第１積層体２１０を形成する（ステップＳ２１１）。
For example, on the n-type
そして、第２積層体２２０におけるＩｎの組成分析を行う（ステップＳ２１２）。
第２積層体２２０は、第１層１３０に近い第１部分２２０ａと、第１部分２２０ａよりも第１層１３０から遠い第２部分２２０ｂと、を有するとする。組成分析の結果により、第２積層体２２０のＩｎ組成プロファイルが、第１部分２２０ａにおけるＩｎ平均組成比が、第２部分２２０ｂにおけるＩｎ平均組成比よりも高い条件であるかどうかを判定する（ステップＳ２１３）。この判定の結果、ＮＯのときは、条件（結晶成長の条件、及びウェーハ構造の少なくともいずれかを含む条件）を変更する（ステップＳ２１４）。そして、ステップＳ２１１に戻る。判定の結果がＹＥＳとなるまで繰り返す。
Then, the composition analysis of In in the second
The second
一方、組成分析の結果により、ＹＥＳの場合（第２積層体２２０のＩｎ組成プロファイルが、第１部分２２０ａにおけるＩｎ平均組成比が、第２部分２２０ｂにおけるＩｎ平均組成比よりも高い条件であるとき）に、結晶成長条件を決定する（ステップＳ２１０）。このように、第２積層体２２０のうちの第１層１３０に近い第１部分２２０ａにおけるＩｎ平均組成比が、第２積層体２２０のうちの第１部分２２０ａよりも第１層１３０から遠い第２部分２２０ｂにおけるＩｎ平均組成比よりも高くなる結晶成長条件を決める。
On the other hand, if the result of composition analysis indicates YES (when the In composition profile of the second
そして、決めた結晶成長条件を用いて、第２積層体２２０と第１積層体２１０とを形成し、第１積層体２１０の上に、障壁層４１と井戸層４２とを含む発光部１４０を形成し、発光部１４０の上に、窒化物半導体を含むｐ形の第２層１５０を形成する（ステップＳ２２０）。これにより、半導体素子が形成される。
本製造方法によれは、高効率の半導体素子の製造方法を提供できる。
Then, the second
According to this manufacturing method, a highly efficient method for manufacturing a semiconductor device can be provided.
たとえば、基板１１０の上に窒化物半導体を含むｎ形の第１層１３０を形成する、第１層１３０の上に、第２積層体２２０を形成し、第２積層体２２０の上に第１積層体２１０を形成する。
For example, an n-type
そして、第１積層体２１０の上に、障壁層４１と、井戸層４２と、を含む発光部１４０を形成する。発光部１４０の上に窒化物半導体を含むｐ形の第２層１５０を形成する。
Then, the
次に、例えば、ＳＩＭＳにより、第１積層体２１０のＩｎ組成プロファイルと、第２積層体２２０のＩｎ組成プロファイルと、を測定する。
Next, for example, the In composition profile of the first
第２積層体２２０内において、平均Ｉｎ組成比が第１層１３０側で高く機能領域側（発光部１４０側）で低下する領域と、平均Ｉｎ組成がほぼ一定となる領域を有し、第１積層体２１０内で平均Ｉｎ組成がほぼ一定の所定の平均Ｉｎ組成プロファイルが得られている場合には結晶成長条件及びウェーハ構造を確定する。目的とするプロファイルが得られていない場合には、結晶成長条件を修正してステップＳ２１１以下の処理を再度実施する。 所定の平均Ｉｎ組成プロファイルが得られて確定した結晶成長条件及びウェーハ構造を用いて、結晶成長を行う。これにより、高出力の半導体素子が作製可能なウェーハが作製できる。さらに、このウェーハを用いて素子化プロセスを行い、半導体素子を作製する。これにより、高効率の半導体素子が製造方法できる。
The second
上記の実施形態に係る半導体素子が高効率であることは、例えば、平坦部よりもバンドギャップの大きなＡｌＧＩｎＮとＧａＩｎＮの積層構造により転位周辺が埋め込まれ、能動領域と、そこに電流を注入するための領域と、転位周辺と、が実効的に分離されている点にあると考えられる。 The high efficiency of the semiconductor device according to the embodiment described above is because, for example, the periphery of the dislocation is buried by a laminated structure of AlGInN and GaInN having a larger band gap than the flat portion, and an active region and current are injected therein. This is considered to be because the region is effectively separated from the dislocation periphery.
１つの実施形態においては、例えば、ＧａＮ層上に、ＡｌＧａＩｎＮを含む複数の層と、ＧａＩｎＮを含む複数の層と、が交互に積層された第１積層体２１０が形成される。その上に、機能領域（機能部）が形成され、機能領域に対して電流注入または電流引き出しが起こる構造が設けられる。第１積層体２１０の表面に凹部が形成される。例えば、凹部で、機能領域または、凹部の周辺部分の厚さが薄くなっている構造が設けられる。
In one embodiment, for example, a first
例えば、実施形態に係る半導体素子は、窒化物半導体を含む第１層と、前記第１層の上に設けられた第１積層体であって、ＡｌＧａＩｎＮを含む複数の第３層と、前記複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層と、を含む第１積層体と、前記第１積層体の上に設けられた窒化物半導体を含む機能部と、を備える。前記第１積層体は、前記第１積層体の前記機能部側の面に設けられた凹部を有し、前記凹部の少なくとも一部に前記発光部の一部が埋め込まれている。 For example, the semiconductor element according to the embodiment includes a first layer including a nitride semiconductor, a first stacked body provided on the first layer, a plurality of third layers including AlGaInN, and the plurality of layers. A first stacked body including a plurality of fourth layers alternately stacked with the third layer and including GaInN, and a functional unit including a nitride semiconductor provided on the first stacked body. The first laminated body has a concave portion provided on the surface of the first laminated body on the functional unit side, and a part of the light emitting unit is embedded in at least a part of the concave portion.
１つの実施形態においては、例えば、ＧａＮ層上に、ＡｌＧａＩｎＮとは異なる組成を有し窒化物半導体を含む複数の層と、ＧａＩｎＮを含む複数の層と、が交互に積層された第２積層体２２０が形成される。その上に、ＡｌＧａＩｎＮを含む複数の層と、ＧａＩｎＮを含む複数の層と、が交互に積層された第１積層体２１０が形成される。その上に、機能領域（機能部）が形成される。機能領域に対して電流注入または電流引き出しが起こる構造が設けられる。第２積層体２２０内に平均Ｉｎ組成比がＧａＮ層側で高く機能領域側で低下する領域と、平均Ｉｎ組成がほぼ一定となる領域を有し、第１積層体２１０内で平均Ｉｎ組成がほぼ一定である構造が設けられる。
In one embodiment, for example, a second stacked body in which a plurality of layers having a composition different from that of AlGaInN and including a nitride semiconductor and a plurality of layers including GaInN are alternately stacked on a GaN layer. 220 is formed. A first
例えば、実施形態に係る半導体素子は、窒化物半導体を含む第１層と、前記第１層の上に設けられた第１積層体であって、ＡｌＧａＩｎＮを含む複数の第３層と、前記複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層と、を含む第１積層体と、第１層と前記第１積層体との間に設けられた第２積層体であって、前記第３層の組成とは異なる組成を有する窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を含む第２積層体と、前記第１積層体の上に設けられ窒化物半導体を含む機能部と、を備える。前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記機能部との間に位置する第２部分と、を有し、前記第１部分におけるＩｎ平均組成比は、前記第２部分におけるＩｎ平均組成比よりも高い。 For example, the semiconductor element according to the embodiment includes a first layer including a nitride semiconductor, a first stacked body provided on the first layer, a plurality of third layers including AlGaInN, and the plurality of layers. And a second stacked body provided between the first layer and the first stacked body, the first stacked body including a plurality of fourth layers including GaInN alternately stacked with the third layer. A second layer including a plurality of fifth layers including a nitride semiconductor having a composition different from the composition of the third layer, and a plurality of sixth layers including GaInN stacked alternately with the plurality of fifth layers. And a functional unit that is provided on the first stacked body and includes a nitride semiconductor. The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the functional portion, and an In average composition ratio in the first portion. Is higher than the In average composition ratio in the second portion.
このような構成を有する半導体素子及びウェーハの全てに、実施形態を適用できる。 The embodiment can be applied to all semiconductor devices and wafers having such a configuration.
例えば、半導体レーザ素子、受光素子等の種々の光半導体素子、ダイオード、トランジスタ、電界トランジスタ、サイリスタ等の電流または電圧制御用半導体素子、及び、これらの組み合わせは、実施形態が適用できる例である。 For example, various optical semiconductor elements such as a semiconductor laser element and a light receiving element, current or voltage control semiconductor elements such as a diode, a transistor, an electric field transistor, and a thyristor, and combinations thereof are examples to which the embodiment can be applied.
実施形態によれば、高効率の半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法が提供できる。 According to the embodiment, a highly efficient semiconductor device, a wafer, a semiconductor device manufacturing method, and a wafer manufacturing method can be provided.
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” refers to B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) It is assumed that the semiconductors having all the compositions in which the composition ratios x, y, and z are changed within the respective ranges in the following chemical formula. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。 In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. is good.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体素子に含まれる半導体層、発光部、井戸層、障壁層、積層体、電極、基板、バッファ層及び凹部等の各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, the specific configuration of each element such as a semiconductor layer, a light emitting portion, a well layer, a barrier layer, a stacked body, an electrode, a substrate, a buffer layer, and a recess included in the semiconductor element is appropriately determined by those skilled in the art from a well-known range. The present invention is included in the scope of the present invention as long as the present invention can be carried out in the same manner and the same effects can be obtained.
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, based on the semiconductor element, wafer, semiconductor element manufacturing method, and wafer manufacturing method described above as embodiments of the present invention, all semiconductor elements, wafers, and semiconductors that can be implemented with appropriate design modifications by those skilled in the art An element manufacturing method and a wafer manufacturing method also belong to the scope of the present invention as long as they include the gist of the present invention.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１０、１０ａ〜１０ｃ、１１、１１ａ〜１１ｃ、１２、１２ａ〜１２ｃ、１３、１３ａ〜１３ｃ、１４、１４ａ〜１４ｃ…半導体素子、 ４１…障壁層、 ４２…井戸層、 ６０、６０ａ〜６０ｃ、６４、６４ａ〜６４ｃ…ウェーハ、 １１０…基板、 １２１…第１バッファ層、 １２１ａ…第１ＡｌＮバッファ層、 １２１ｂ…第２ＡｌＮバッファ層、 １２２…第２バッファ層、 １３０…第１層、 １３１…ｎ形閉じ込め層、 １３２…ｎ形コンタクト層、 １３５…低不純物濃度半導体層、 １３５ａ…主面、 １３７…粗面部、 １３７ｐ…凹凸、 １３８…開口部、 １４０…発光部、 １５０…第２層、 １５１…ｐ形閉じ込め層、 １５２…ｐ形コンタクト層、 １６０…ｐ側電極、 １７０…ｎ側電極、 １８０…結晶積層体、 １８１…中間層、 ２０３〜２０６…第３層〜第６層、 ２１０…第１積層体、 ２１０ａ…面、 ２１０ｂ…面、 ２１０ｄ…凹部、 ２１０ｅ…先端、 ２１０ｓ…側面、 ２２０…第２積層体、 ２２０ａ…第１部分、 ２２０ｂ…第２部分、 ４５５…第１金属層、 ４６０…導電性基板、 ４６５…第２金属層、 ５１０…転位、 ＢＬ…障壁層、 ＢＬ１…第１障壁層、 ＢＬ２…第２障壁層、 ＢＬＩ…井戸間障壁層、 ＢＬｉ…障壁層、 ＢＬｐ…ｐ側障壁層、 Ｄｚ…位置、 ＷＬ…井戸層、 ＷＬ１…第１井戸層、 ＷＬｉ…井戸層
DESCRIPTION OF
Claims (19)
窒化物半導体を含むｐ形の第２層と、
前記第１層と前記第２層との間に設けられた発光部であって、障壁層と、井戸層と、を含む発光部と、
前記第１層と前記発光部との間に設けられた第２積層体であって、
窒化物半導体を含む複数の第５層と、
前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、
を含む第２積層体と、
を備え、
前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、
前記第１部分におけるＩｎ平均組成比は、前記第２部分におけるＩｎ平均組成比よりも高く、
前記第２積層体は、転位を有し、
前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる、半導体素子。 An n-type first layer comprising a nitride semiconductor;
A p-type second layer comprising a nitride semiconductor;
A light emitting unit provided between the first layer and the second layer, the light emitting unit including a barrier layer and a well layer;
A second stacked body provided between the first layer and the light emitting unit,
A plurality of fifth layers including a nitride semiconductor;
A plurality of sixth layers including GaInN stacked alternately with the plurality of fifth layers;
A second laminate including:
With
The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the light emitting unit,
The In average composition ratio of the first portion, rather higher than the In average composition ratio in the second portion,
The second laminate has dislocations,
The semiconductor element in which the dislocation is bent in the second stacked body so that the angle of the dislocation with respect to the direction from the first layer toward the second layer is smaller in the second portion than in the first portion. .
前記第２部分における前記Ｉｎ平均組成比の変化量は、前記第１部分における前記Ｉｎ平均組成比の変化量よりも小さい請求項１記載の半導体素子。 The In average composition ratio in the first portion decreases from the first layer side toward the second layer side,
The semiconductor element according to claim 1, wherein a change amount of the In average composition ratio in the second portion is smaller than a change amount of the In average composition ratio in the first portion.
前記第１積層体は、
ＡｌＧａＩｎＮを含む複数の第３層と、
前記複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層と、
を含み、
前記第１積層体は、前記第１積層体の前記発光部側の面に設けられた凹部を有し、前記凹部の少なくとも一部に前記発光部の一部が埋め込まれており、前記第２層の一部は、前記凹部の前記少なくとも一部に埋め込まれた前記発光部の前記一部の上に配置されており、
前記第１積層体を貫通する転位が形成されており、前記凹部の側面は、前記転位の周りを取り囲み、
前記第１積層体の前記転位の周辺におけるＩｎの組成比は、前記第１積層体の前記転位から離れた部分におけるＩｎの組成比よりも低く、
前記第５層は、前記第３層の組成とは異なる組成を有する請求項１または２に記載の半導体素子。 A first laminated body provided between the second laminated body and the light emitting unit;
The first laminate is
A plurality of third layers comprising AlGaInN;
A plurality of fourth layers alternately stacked with the plurality of third layers and containing GaInN;
Including
The first stacked body has a recess provided on a surface on the light emitting unit side of the first stacked body, and a part of the light emitting unit is embedded in at least a part of the recess. A part of the layer is disposed on the part of the light emitting part embedded in the at least part of the recess;
A dislocation penetrating the first laminate is formed, and a side surface of the recess surrounds the dislocation;
The In composition ratio in the vicinity of the dislocation in the first stacked body is lower than the In composition ratio in a portion away from the dislocation in the first stacked body,
The semiconductor element according to claim 1, wherein the fifth layer has a composition different from that of the third layer.
前記基板の上に設けられ窒化物半導体を含むｎ形の第１層と、
前記第１層の上に設けられた発光部であって、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部と、
前記発光部の上に設けられ窒化物半導体を含むｐ形の第２層と、
前記第１層と前記発光部との間に設けられた第２積層体であって、
窒化物半導体を含む複数の第５層と、
前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、
を含む第２積層体と、
を備え、
前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、
前記第１部分におけるＩｎ平均組成比は、前記第２部分におけるＩｎ平均組成比よりも高く、
前記第２積層体は、転位を有し、
前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる、ウェーハ。 A substrate,
An n-type first layer provided on the substrate and including a nitride semiconductor;
A light emitting unit provided on the first layer, the light emitting unit including a plurality of barrier layers and a well layer provided between the plurality of barrier layers;
A p-type second layer provided on the light emitting portion and including a nitride semiconductor;
A second stacked body provided between the first layer and the light emitting unit,
A plurality of fifth layers including a nitride semiconductor;
A plurality of sixth layers including GaInN stacked alternately with the plurality of fifth layers;
A second laminate including:
With
The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the light emitting unit,
The In average composition ratio of the first portion, rather higher than the In average composition ratio in the second portion,
The second laminate has dislocations,
A wafer in which the dislocations bend in the second stack so that the angle of the dislocation relative to the direction from the first layer to the second layer is smaller in the second portion than in the first portion .
前記第１積層体は、
ＡｌＧａＩｎＮを含む複数の第３層と、
前記複数の第３層と交互に積層されＧａＩｎＮを含む複数の第４層と、
を含み、
前記第１積層体は、前記第１積層体の前記発光部側の面に設けられた凹部を有し、前記凹部の少なくとも一部に前記発光部の一部が埋め込まれており、前記第２層の一部は、前記凹部の前記少なくとも一部に埋め込まれた前記発光部の前記一部の上に配置されており、
前記第１積層体を貫通する転位が形成されており、前記凹部の側面は、前記転位の周りを取り囲み、
前記第１積層体の前記転位の周辺におけるＩｎの組成比は、前記第１積層体の前記転位から離れた部分におけるＩｎの組成比よりも低く、
前記第５層は、前記第３層の組成とは異なる組成を有する請求項１３記載のウェーハ。 A first laminated body provided between the second laminated body and the light emitting unit;
The first laminate is
A plurality of third layers comprising AlGaInN;
A plurality of fourth layers alternately stacked with the plurality of third layers and containing GaInN;
Including
The first stacked body has a recess provided on a surface on the light emitting unit side of the first stacked body, and a part of the light emitting unit is embedded in at least a part of the recess. A part of the layer is disposed on the part of the light emitting part embedded in the at least part of the recess;
A dislocation penetrating the first laminate is formed, and a side surface of the recess surrounds the dislocation;
The In composition ratio in the vicinity of the dislocation in the first stacked body is lower than the In composition ratio in a portion away from the dislocation in the first stacked body,
The wafer according to claim 13, wherein the fifth layer has a composition different from that of the third layer.
前記第１層の上に、窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を交互に積層して第２積層体を形成し、
前記第２積層体の上に、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部を形成し、
前記発光部の上に窒化物半導体を含むｐ形の第２層を形成し、
前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、
前記第２積層体の形成は、前記第１部分におけるＩｎ平均組成比を、前記第２部分におけるＩｎ平均組成比よりも高くすることを含み、
前記第２積層体は、転位を有し、
前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる、半導体素子の製造方法。 Forming an n-type first layer including a nitride semiconductor on a substrate;
A plurality of fifth layers including a nitride semiconductor and a plurality of sixth layers including GaInN alternately stacked with the plurality of fifth layers are alternately stacked on the first layer. Form the body,
Forming a light emitting unit including a plurality of barrier layers and a well layer provided between the plurality of barrier layers on the second stacked body;
Forming a p-type second layer including a nitride semiconductor on the light emitting portion;
The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the light emitting unit,
The formation of the second laminate, the In average composition ratio of the first portion, viewed contains that higher than the In average composition ratio in the second portion,
The second laminate has dislocations,
The semiconductor element in which the dislocation is bent in the second stacked body so that the angle of the dislocation with respect to the direction from the first layer toward the second layer is smaller in the second portion than in the first portion. Manufacturing method.
前記第１積層体は、前記第１積層体の前記発光部側の面に設けられた凹部を有し、
前記発光部の形成は前記凹部の少なくとも一部に前記発光部の一部を埋め込むことを含み、
前記第２層の形成は、前記凹部の残余の空間の少なくとも一部に前記第２層の一部を埋め込むこと含み、
前記第１積層体を貫通する転位が形成されており、前記凹部の側面は、前記転位の周りを取り囲み、
前記第１積層体の前記転位の周辺におけるＩｎの組成比は、前記第１積層体の前記転位から離れた部分におけるＩｎの組成比よりも低い請求項１５記載の半導体素子の製造方法。 A plurality of third layers including AlGaInN having a composition different from the composition of the fifth layer and a plurality of fourth layers including GaInN are alternately stacked between the second stacked body and the light emitting unit. And further forming the first laminate,
The first laminate has a recess provided on the light emitting portion side surface of the first laminate,
The formation of the light emitting part includes embedding a part of the light emitting part in at least a part of the recess,
Forming the second layer includes embedding part of the second layer in at least part of the remaining space of the recess;
A dislocation penetrating the first laminate is formed, and a side surface of the recess surrounds the dislocation;
The method of manufacturing a semiconductor element according to claim 15, wherein a composition ratio of In in the periphery of the dislocation in the first stacked body is lower than a composition ratio of In in a portion away from the dislocation in the first stacked body.
前記第１層の上に、窒化物半導体を含む複数の第５層と、前記複数の第５層と交互に積層されＧａＩｎＮを含む複数の第６層と、を交互に積層して第２積層体を形成し、
前記第２積層体の上に、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部を形成し、
前記発光部の上に窒化物半導体を含むｐ形の第２層を形成し、
前記第２積層体は、前記第１層に近い第１部分と、前記第１部分と前記発光部との間に位置する第２部分と、を有し、
前記第２積層体の形成は、前記第１部分におけるＩｎ平均組成比を、前記第２部分におけるＩｎ平均組成比よりも高くすることを含み、
前記第２積層体は、転位を有し、
前記第１層から前記第２層に向かう方向に対する前記転位の角度が、前記第１部分よりも前記第２部分において小さくなるように、前記転位は、前記第２積層体中において曲がる、ウェーハの製造方法。 Forming an n-type first layer including a nitride semiconductor on a substrate;
A plurality of fifth layers including a nitride semiconductor and a plurality of sixth layers including GaInN alternately stacked with the plurality of fifth layers are alternately stacked on the first layer. Form the body,
Forming a light emitting unit including a plurality of barrier layers and a well layer provided between the plurality of barrier layers on the second stacked body;
Forming a p-type second layer including a nitride semiconductor on the light emitting portion;
The second stacked body includes a first portion close to the first layer, and a second portion located between the first portion and the light emitting unit,
The formation of the second laminate, the In average composition ratio of the first portion, viewed contains that higher than the In average composition ratio in the second portion,
The second laminate has dislocations,
The dislocation bends in the second stack so that the angle of the dislocation relative to the direction from the first layer to the second layer is smaller in the second portion than in the first portion . Production method.
前記第１積層体は、前記第１積層体の前記発光部側の面に設けられた凹部を有し、
前記発光部の形成は前記凹部の少なくとも一部に前記発光部の一部を埋め込むことを含み、
前記第２層の形成は、前記凹部の残余の空間の少なくとも一部に前記第２層の一部を埋め込むこと含み、
前記第１積層体を貫通する転位が形成されており、前記凹部の側面は、前記転位の周りを取り囲み、
前記第１積層体の前記転位の周辺におけるＩｎの組成比は、前記第１積層体の前記転位から離れた部分におけるＩｎの組成比よりも低い請求項１８記載のウェーハの製造方法。 A plurality of third layers including AlGaInN having a composition different from the composition of the fifth layer and a plurality of fourth layers including GaInN are alternately stacked between the second stacked body and the light emitting unit. And further forming the first laminate,
The first laminate has a recess provided on the light emitting portion side surface of the first laminate,
The formation of the light emitting part includes embedding a part of the light emitting part in at least a part of the recess,
Forming the second layer includes embedding part of the second layer in at least part of the remaining space of the recess;
A dislocation penetrating the first laminate is formed, and a side surface of the recess surrounds the dislocation;
19. The wafer manufacturing method according to claim 18, wherein a composition ratio of In in the vicinity of the dislocation in the first stacked body is lower than a composition ratio of In in a portion away from the dislocation in the first stacked body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012195590A JP5787851B2 (en) | 2012-09-05 | 2012-09-05 | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012195590A JP5787851B2 (en) | 2012-09-05 | 2012-09-05 | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011202323A Division JP5162016B1 (en) | 2011-09-15 | 2011-09-15 | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013065849A JP2013065849A (en) | 2013-04-11 |
| JP2013065849A5 JP2013065849A5 (en) | 2014-02-13 |
| JP5787851B2 true JP5787851B2 (en) | 2015-09-30 |
Family
ID=48189032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012195590A Expired - Fee Related JP5787851B2 (en) | 2012-09-05 | 2012-09-05 | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5787851B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6375890B2 (en) | 2014-11-18 | 2018-08-22 | 日亜化学工業株式会社 | Nitride semiconductor device and manufacturing method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594826B2 (en) * | 1999-02-09 | 2004-12-02 | パイオニア株式会社 | Nitride semiconductor light emitting device and method of manufacturing the same |
| JP3778765B2 (en) * | 2000-03-24 | 2006-05-24 | 三洋電機株式会社 | Nitride-based semiconductor device and manufacturing method thereof |
| JP3616020B2 (en) * | 2001-03-06 | 2005-02-02 | 士郎 酒井 | Gallium nitride semiconductor device and manufacturing method thereof |
| US6635904B2 (en) * | 2001-03-29 | 2003-10-21 | Lumileds Lighting U.S., Llc | Indium gallium nitride smoothing structures for III-nitride devices |
| US7446345B2 (en) * | 2005-04-29 | 2008-11-04 | Cree, Inc. | Light emitting devices with active layers that extend into opened pits |
| JP2006339550A (en) * | 2005-06-06 | 2006-12-14 | Sony Corp | Semiconductor element and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| JP5050574B2 (en) * | 2007-03-05 | 2012-10-17 | 住友電気工業株式会社 | Group III nitride semiconductor light emitting device |
| KR101164026B1 (en) * | 2007-07-12 | 2012-07-18 | 삼성전자주식회사 | Nitride semiconductor light emitting device and fabrication method thereof |
-
2012
- 2012-09-05 JP JP2012195590A patent/JP5787851B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013065849A (en) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5162016B1 (en) | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method | |
| JP5653327B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
| US8039830B2 (en) | Semiconductor light emitting device and wafer | |
| US8569738B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
| KR20140021715A (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
| JP5060637B1 (en) | Semiconductor light emitting device and wafer | |
| JP2015065245A (en) | Semiconductor light emitting element and semiconductor light emitting element manufacturing method | |
| WO2018163824A1 (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
| JP5646545B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5762901B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
| JP6387978B2 (en) | Nitride semiconductor light emitting device | |
| JP2015060978A (en) | Semiconductor light emitting element and manufacturing method of the same | |
| JP5787851B2 (en) | Semiconductor device, wafer, semiconductor device manufacturing method, and wafer manufacturing method | |
| JP2019033284A (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| JP2012244163A (en) | Semiconductor light-emitting element and wafer | |
| JP5777770B2 (en) | Semiconductor light emitting device and wafer | |
| JP2004179369A (en) | Semiconductor device and its manufacturing method | |
| JP5951732B2 (en) | Semiconductor light emitting device | |
| JP2005311119A (en) | Gallium nitride-based light emitting device | |
| JP2005317823A (en) | Gallium nitride system light emitting device | |
| JP5364818B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2011091442A (en) | Semiconductor light emitting diode of gallium nitride compound | |
| JP2020077749A (en) | Semiconductor element and formation method of p-type nitride semiconductor layer | |
| CN114730818A (en) | Nitride semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150728 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5787851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |