JP5786647B2 - Multilayer substrate and DC-DC converter - Google Patents

Multilayer substrate and DC-DC converter Download PDF

Info

Publication number
JP5786647B2
JP5786647B2 JP2011236569A JP2011236569A JP5786647B2 JP 5786647 B2 JP5786647 B2 JP 5786647B2 JP 2011236569 A JP2011236569 A JP 2011236569A JP 2011236569 A JP2011236569 A JP 2011236569A JP 5786647 B2 JP5786647 B2 JP 5786647B2
Authority
JP
Japan
Prior art keywords
coil
terminal
intermediate layer
converter
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011236569A
Other languages
Japanese (ja)
Other versions
JP2013098187A (en
Inventor
野間　隆嗣
隆嗣 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011236569A priority Critical patent/JP5786647B2/en
Publication of JP2013098187A publication Critical patent/JP2013098187A/en
Application granted granted Critical
Publication of JP5786647B2 publication Critical patent/JP5786647B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、内部にコイルが形成された多層基板、およびそれを備えるＤＣ−ＤＣコンバータに関する。   The present invention relates to a multilayer substrate having a coil formed therein, and a DC-DC converter including the same.

携帯機器等の電源回路では、リニアレギュレータ方式やスイッチングレギュレータ方式の超小型のレギュレータモジュールが用いられている。リニアレギュレータ方式のモジュールでは電圧変動成分を全て熱に変換させるため電源回路の変換効率が低く、スイッチングレギュレータ方式のモジュールではスイッチングノイズなどにより一般的にリニアレギュレータ方式に比べてノイズ特性が劣る。そのため、小型で電圧変換効率が高くノイズ特性に優れるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータを、携帯機器等の電源回路に利用可能にすることが提案されている。   In power supply circuits of portable devices and the like, linear regulator type and switching regulator type ultra-small regulator modules are used. The linear regulator module converts all voltage fluctuation components into heat, so that the conversion efficiency of the power supply circuit is low. The switching regulator module generally has inferior noise characteristics compared to the linear regulator system due to switching noise and the like. Therefore, it has been proposed that a switching regulator type DC-DC converter that is small in size and has high voltage conversion efficiency and excellent noise characteristics can be used in a power supply circuit of a portable device or the like.

ＤＣ−ＤＣコンバータの小型化を目的として、磁性体を積層した多層基板にＤＣ−ＤＣコンバータが構成されることがある（例えば特許文献１参照）。従来構成のＤＣ−ＤＣコンバータモジュールは、磁性体基板、スイッチングＩＣおよびコンデンサ部品を備える。磁性体基板の下面には入出力端子およびグランド端子が形成され、上面にはスイッチングＩＣおよびコンデンサ部品が搭載され、基板内部にはコイルが設けられる。そして、コイルにスイッチングＩＣなどが接続される構成となる。   In order to reduce the size of a DC-DC converter, a DC-DC converter may be configured on a multilayer substrate in which magnetic materials are laminated (see, for example, Patent Document 1). A conventional DC-DC converter module includes a magnetic substrate, a switching IC, and a capacitor component. An input / output terminal and a ground terminal are formed on the lower surface of the magnetic substrate, a switching IC and a capacitor component are mounted on the upper surface, and a coil is provided inside the substrate. And it becomes the structure by which switching IC etc. are connected to a coil.

特許第４３２５７４７号公報Japanese Patent No. 4325747

従来構成のＤＣ−ＤＣコンバータモジュールを昇降圧型コンバータとして用いる場合、スイッチングＩＣは、降圧時と昇圧時とでコイルの前段（入力側）または後段（出力側）に接続され、異なる構成となる。このため、スイッチングＩＣから生じるスイッチングノイズによる影響が高くなるコイル端子は降圧時と昇圧時とで異なる。従って、ＤＣ−ＤＣコンバータを昇降圧型として用いる場合、コイルの両端子に対してノイズ対策を施す必要があるため、特許文献１に記載の従来構成のＤＣ−ＤＣコンバータモジュールの積層型インダクタの構造をそのまま用いることができない。   When a conventional DC-DC converter module is used as a step-up / step-down converter, the switching IC is connected to the front stage (input side) or the rear stage (output side) of the coil at the time of step-down and step-up and has a different structure. For this reason, the coil terminal that is highly affected by the switching noise generated from the switching IC is different between the step-down and step-up steps. Therefore, when the DC-DC converter is used as a step-up / step-down type, since it is necessary to take measures against noise on both terminals of the coil, the structure of the multilayer inductor of the conventional DC-DC converter module described in Patent Document 1 is used. It cannot be used as it is.

そこで本発明の目的は、昇降圧動作に対するノイズ対策を施すことで、昇圧型、降圧型または昇降圧型コンバータの何れにも用いることができる多層基板、およびそれを備えたＤＣ−ＤＣ−コンバータを提供することにある。   Accordingly, an object of the present invention is to provide a multilayer substrate that can be used for any of a step-up type, a step-down type, or a step-up / down type converter by taking a noise countermeasure for the step-up / step-down operation, and a DC-DC-converter including the multilayer substrate. There is to do.

本発明は、磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、前記積層体の前記第１面に設けられた第１端子および第２端子と、前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、を備え、前記コイルは、前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成された第１コイルと、前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成された第２コイルと、を有し、前記第１コイルの前記中間層側の端部は前記第１端子に導通し、前記第２コイルの前記中間層側の端部は前記第２端子に導通し、前記第１コイルの前記第２面側の端部は、前記第２コイルの前記第１面側の端部に導通していることを特徴とする。   In the present invention, a plurality of magnetic bodies are laminated, and a laminated body having a first surface and a second surface whose normal direction is a lamination direction, and a first terminal and a second terminal provided on the first surface of the laminated body. And a coil formed inside the laminated body with the laminating direction as a winding axis direction and having the first terminal and the second terminal as input / output terminals, the coil being an intermediate part of the laminated body A first coil formed by spirally connecting an annular electrode pattern formed on a plurality of magnetic bodies from a layer to the second surface, and a plurality of magnetic bodies from the first surface to the intermediate layer. A ring-shaped electrode pattern formed in a spiral connection, and a second coil formed in the same winding direction as the first coil, and an end of the first coil on the intermediate layer side The portion is electrically connected to the first terminal, and the end of the second coil on the intermediate layer side Electrically connected to the second terminal, the end portion of the second surface of the first coil, characterized in that conducting the end of the first surface of the second coil.

この構成では、コイルの入出力端子が積層体の中間層に位置するため、コイルの入出力端子は、積層体の第１面または第２面から離れ、かつ、第１コイルおよび第２コイルで挟まれることとなる。このため、例えば、積層体の第１面または第２面にグランド電極パターンを形成した場合であっても、コイルの両端子の何れかから混入したノイズがグランド電極パターンに伝わり難くなる。この結果、グランド電極パターンを介したノイズの回り込みを防止できる。また、コイルの何れかの端子から流れ込んだノイズは、積層体の中間層から外側（第１面側または第２面側）に向けて第１コイルまたは第２コイルを流れる間に波形振幅が小さくなる。このため、第１面または第２面に近くづく際にはノイズが小さくなっているため、グランド電極パターンへのノイズの伝搬を抑制できる。さらに、異なる層のコイル巻線（電極パターン）によって、輻射されたノイズを遮ることができるため、外部へのノイズの流出を抑制できる。   In this configuration, since the input / output terminals of the coil are located in the intermediate layer of the multilayer body, the input / output terminals of the coil are separated from the first surface or the second surface of the multilayer body, and are the first coil and the second coil. It will be sandwiched. For this reason, for example, even when the ground electrode pattern is formed on the first surface or the second surface of the multilayer body, noise mixed from either of the two terminals of the coil is hardly transmitted to the ground electrode pattern. As a result, noise wraparound through the ground electrode pattern can be prevented. Further, the noise flowing in from any terminal of the coil has a small waveform amplitude while flowing through the first coil or the second coil from the intermediate layer of the laminate toward the outside (the first surface side or the second surface side). Become. For this reason, since the noise is small when approaching the first surface or the second surface, the propagation of noise to the ground electrode pattern can be suppressed. Furthermore, since the radiated noise can be blocked by the coil windings (electrode patterns) of different layers, the outflow of noise to the outside can be suppressed.

本発明に係る多層基板において、前記積層体の前記第１面または前記第２面と前記コイルとの間にグランド電極層が形成されている構成が好ましい。   In the multilayer substrate according to the present invention, it is preferable that a ground electrode layer is formed between the first surface or the second surface of the laminate and the coil.

この構成では、積層体の第１面または第２面に回路素子を実装した場合に、コイルとの間に形成されたグランド電極層によって、回路素子からコイル側に輻射されるノイズを遮蔽することができる。   In this configuration, when a circuit element is mounted on the first surface or the second surface of the laminate, noise radiated from the circuit element to the coil side is shielded by the ground electrode layer formed between the coil and the coil. Can do.

本発明に係る多層基板において、前記積層体は、積層方向において複数の前記磁性体を挟持する非磁性体層を最外層に有し、前記グランド電極層は、積層された前記磁性体および前記非磁性体層の境界面に形成されている構成でもよい。   In the multilayer substrate according to the present invention, the stacked body has a nonmagnetic layer that sandwiches the plurality of magnetic bodies in the stacking direction as an outermost layer, and the ground electrode layer includes the stacked magnetic body and the nonmagnetic layer. The structure formed in the interface of a magnetic body layer may be sufficient.

この構成では、最外層にグランド電極層を設けることで、磁性体に形成されたコイルと積層体の第１面または第２面との間にグランド電極層が介在することになる。これにより、コイルから放射されるノイズがグランド電極層により遮られ、積層体の第１面または第２面に搭載される回路素子にノイズが伝わることを防止できる。   In this configuration, by providing the ground electrode layer as the outermost layer, the ground electrode layer is interposed between the coil formed on the magnetic body and the first surface or the second surface of the multilayer body. Thereby, the noise radiated from the coil is blocked by the ground electrode layer, and the noise can be prevented from being transmitted to the circuit element mounted on the first surface or the second surface of the multilayer body.

本発明によれば、コイルの何れの端子からノイズが流れ込んでも、ノイズを低減することができる。このため、多層基板を昇圧型、降圧型または昇降圧型コンバータの何れに用いても、ノイズによる影響を抑制することができる。   According to the present invention, even if noise flows from any terminal of the coil, the noise can be reduced. For this reason, even if the multilayer substrate is used for any of the step-up type, step-down type or step-up / down type converter, the influence of noise can be suppressed.

実施形態１に係るＤＣ−ＤＣコンバータの模式断面図。1 is a schematic cross-sectional view of a DC-DC converter according to Embodiment 1. FIG. 実施形態１に係るＤＣ−ＤＣコンバータの別の例の模式断面図。FIG. 4 is a schematic cross-sectional view of another example of the DC-DC converter according to the first embodiment. 実施形態１に係るＤＣ−ＤＣコンバータの等価回路図。FIG. 3 is an equivalent circuit diagram of the DC-DC converter according to the first embodiment. ＤＣ−ＤＣコンバータが降圧動作する場合の等価回路を示す図。The figure which shows the equivalent circuit in case a DC-DC converter carries out step-down operation. ＤＣ−ＤＣコンバータが昇圧動作する場合の等価回路を示す図。The figure which shows the equivalent circuit in case a DC-DC converter carries out pressure | voltage rise operation. 実施形態２に係るＤＣ−ＤＣコンバータの模式断面図。FIG. 4 is a schematic cross-sectional view of a DC-DC converter according to a second embodiment.

（実施形態１）
以下、本発明に係るＤＣ−ＤＣコンバータについて説明する。以下に説明するＤＣ−ＤＣコンバータは、コイルを内蔵した本発明に係る多層基板を備え、その多層基板にスイッチングＩＣおよびコンデンサが実装された昇降圧型ＤＣ-ＤＣコンバータモジュールとして説明する。 (Embodiment 1)
The DC-DC converter according to the present invention will be described below. The DC-DC converter described below will be described as a step-up / step-down DC-DC converter module including a multilayer substrate according to the present invention with a built-in coil, and a switching IC and a capacitor mounted on the multilayer substrate.

図１は、実施形態１に係るＤＣ−ＤＣコンバータの模式断面図である。ＤＣ−ＤＣコンバータ１は多層基板１０を備えている。多層基板１０は、複数の磁性体層が積層されてなる積層体１１を有している。積層体１１の各磁性体層は、例えば高透磁率のフェライト（Ｎｉ−Ｚｎ−ＣｕフェライトまたはＮｉ−Ｚｎフェライト等）から構成されるシートである。この積層体１１において、回路素子が搭載される面を表面（第１面）とし、不図示の回路基板に実装される面を裏面（第２面）とする。積層体１１の表面に搭載される回路素子としては、スイッチングＩＣ２およびコンデンサＣin，Ｃoutなどが挙げられる。   FIG. 1 is a schematic cross-sectional view of a DC-DC converter according to the first embodiment. The DC-DC converter 1 includes a multilayer substrate 10. The multilayer substrate 10 has a laminate 11 in which a plurality of magnetic layers are laminated. Each magnetic body layer of the multilayer body 11 is a sheet made of, for example, high permeability ferrite (Ni—Zn—Cu ferrite, Ni—Zn ferrite, or the like). In this laminate 11, a surface on which circuit elements are mounted is a front surface (first surface), and a surface mounted on a circuit board (not shown) is a back surface (second surface). Examples of circuit elements mounted on the surface of the multilayer body 11 include a switching IC 2 and capacitors Cin and Cout.

積層体１１は、表面に複数の部品搭載電極（第１端子および第２端子）１１Ａ，１１Ｂなどが形成されている。この部品搭載電極１１Ａ，１１Ｂには、スイッチングＩＣ２などの回路素子が実装される。また、積層体１１は、裏面に外部接続端子としての入力端子電極Ｖin、出力端子電極Ｖoutおよびグランド端子電極Ｇｎｄが形成されている。積層体１１の表裏面に形成される各電極は、例えばＡｇ等からなる。積層体１１の裏面に形成された入力端子電極Ｖinおよび出力端子電極Ｖoutと、表面に形成された部品搭載電極とは、図示しない積層体１１に形成された配線部によって接続されている。   The multilayer body 11 has a plurality of component mounting electrodes (first terminal and second terminal) 11A, 11B and the like formed on the surface. A circuit element such as a switching IC 2 is mounted on the component mounting electrodes 11A and 11B. In the multilayer body 11, an input terminal electrode Vin, an output terminal electrode Vout, and a ground terminal electrode Gnd as external connection terminals are formed on the back surface. Each electrode formed on the front and back surfaces of the laminate 11 is made of, for example, Ag. The input terminal electrode Vin and the output terminal electrode Vout formed on the back surface of the multilayer body 11 are connected to the component mounting electrode formed on the front surface by a wiring portion formed on the multilayer body 11 (not shown).

以下の説明では、積層体１１の表裏面の法線方向を積層方向とし、積層方向における積層体１１の表面方向を上方、裏面方向を下方とする。   In the following description, the normal direction of the front and back surfaces of the stacked body 11 is defined as the stacking direction, the surface direction of the stacked body 11 in the stacking direction is defined as the upper side, and the back surface direction is defined as the lower side.

積層体１１には積層方向を巻回軸方向とするコイルＬが形成されている。コイルＬは、積層体１１のフェライトシートに形成された環状の電極パターンが、フェライトシートを貫通するビア電極を介して異なる層の電極パターンと導通するよう形成されている。フェライトシートに形成された電極パターンは、例えばＡｇ等からなる。このコイルＬは、入出力端子Ｌｔ１，Ｌｔ２が積層体１１の略中央層（中間層）に位置するように形成されている。ここで、入出力端子Ｌｔ１，Ｌｔ２とは、コイルＬの巻き始め端および巻き終わり端をいう。   A coil L having the stacking direction as the winding axis direction is formed on the stacked body 11. The coil L is formed such that the annular electrode pattern formed on the ferrite sheet of the multilayer body 11 is electrically connected to the electrode patterns of different layers through via electrodes penetrating the ferrite sheet. The electrode pattern formed on the ferrite sheet is made of, for example, Ag. The coil L is formed so that the input / output terminals Lt1 and Lt2 are located in a substantially central layer (intermediate layer) of the multilayer body 11. Here, the input / output terminals Lt1 and Lt2 refer to a winding start end and a winding end end of the coil L.

以下、コイルＬについて詳述する。コイルＬは、積層体１１の積層方向の略中央層から下方の領域に形成された第１コイルＬ１と、積層体１１の積層方向の略中央層から上方の領域に形成された第２コイルＬ２とから構成されている。第１コイルＬ１および第２コイルＬ２は巻回方向が同方向である。   Hereinafter, the coil L will be described in detail. The coil L includes a first coil L1 formed in a region below the substantially central layer in the stacking direction of the stacked body 11, and a second coil L2 formed in a region above the approximately central layer in the stacking direction of the stacked body 11. It consists of and. The first coil L1 and the second coil L2 are wound in the same direction.

表面から略中央層までの積層体１１の各磁性体層には、積層方向に沿ったビア電極Ｌ１１，Ｌ２１が形成されている。ビア電極Ｌ１１，Ｌ２１は、積層体１１の表面に形成された部品搭載電極１１Ａ，１１Ｂと導通している。積層体１１の表面から下方に延びるビア電極Ｌ１１の端部が入出力端子Ｌｔ１であり、ビア電極Ｌ１２の端部が入出力端子Ｌｔ２である。この入出力端子Ｌｔ１から下方に向けて螺旋状に巻下げられて形成されたコイル巻線が第１コイルＬ１である。また、入出力端子Ｌｔ２から上方に向けて螺旋状に巻上げられて形成されたコイル巻線が第２コイルＬ２である。そして、第１コイルＬ１の巻き終わり端と、第２コイルＬ２の巻き終わり端とは、積層方向に沿って形成されたビア電極Ｌ３１により接続されている。これにより、入出力端子Ｌｔ１，Ｌｔ２が積層体１１の略中央層に位置したコイルＬを形成することができる。なお、第１コイルＬ１および第２コイルＬ２は、巻線数がそれぞれコイルＬの総巻数の略半分である。   Via electrodes L11 and L21 along the stacking direction are formed in each magnetic layer of the stacked body 11 from the surface to the substantially central layer. The via electrodes L11 and L21 are electrically connected to the component mounting electrodes 11A and 11B formed on the surface of the multilayer body 11. An end portion of the via electrode L11 extending downward from the surface of the multilayer body 11 is an input / output terminal Lt1, and an end portion of the via electrode L12 is an input / output terminal Lt2. The coil winding formed by being spirally wound downward from the input / output terminal Lt1 is the first coil L1. The coil winding formed by spirally winding upward from the input / output terminal Lt2 is the second coil L2. The winding end of the first coil L1 and the winding end of the second coil L2 are connected by a via electrode L31 formed along the stacking direction. Thereby, the coil L in which the input / output terminals Lt1 and Lt2 are located in the substantially central layer of the multilayer body 11 can be formed. The first coil L1 and the second coil L2 each have approximately half the number of windings of the total number of turns of the coil L.

スイッチングＩＣ２は、入力端子および出力端子（不図示）とグランド端子ＧＮＤとを備え、入力端子から入力された電圧をスイッチングして出力端子から出力する。このスイッチングＩＣ２の入力端子は、部品搭載電極を介して、積層体１１の裏面に形成された入力端子電極Ｖinに導通し、出力端子は積層体１１の裏面に形成された出力端子電極Ｖoutに導通している。また、グランド端子ＧＮＤは積層体１１の裏面に形成されたグランド端子電極Ｇｎｄに積層体１１の内部で導通している。   The switching IC 2 includes an input terminal, an output terminal (not shown), and a ground terminal GND, switches a voltage input from the input terminal, and outputs the voltage from the output terminal. The input terminal of the switching IC 2 is electrically connected to the input terminal electrode Vin formed on the back surface of the multilayer body 11 via the component mounting electrode, and the output terminal is electrically connected to the output terminal electrode Vout formed on the back surface of the multilayer body 11. doing. The ground terminal GND is electrically connected to the ground terminal electrode Gnd formed on the back surface of the multilayer body 11 within the multilayer body 11.

また、スイッチングＩＣ２は、コイル用接続端子Ｌio１，Ｌio２を備えている。コイル用接続端子Ｌio１は部品搭載電極１１Ａを介して接続ビア電極Ｌ１１に導通している。コイル用接続端子Ｌio２は部品搭載電極１１Ｂを介して接続ビア電極Ｌ２１に導通している。   The switching IC 2 includes coil connection terminals Lio1 and Lio2. The coil connection terminal Lio1 is electrically connected to the connection via electrode L11 via the component mounting electrode 11A. The coil connection terminal Lio2 is electrically connected to the connection via electrode L21 via the component mounting electrode 11B.

コンデンサＣinは、部品搭載電極を介して積層体１１の裏面に形成された入力端子電極Ｖinおよびグランド端子電極Ｇｎｄに接続されている。コンデンサＣinは、入力端子電極Ｖinから入力される電圧のノイズ成分の除去等を行う。コンデンサＣoutは、積層体１１の裏面に形成された出力端子電極Ｖoutおよびグランド端子電極Ｇｎｄに接続されている。コンデンサＣoutは、スイッチングＩＣ２の出力端子から出力される電圧を平滑する。   The capacitor Cin is connected to the input terminal electrode Vin and the ground terminal electrode Gnd formed on the back surface of the multilayer body 11 via the component mounting electrodes. The capacitor Cin removes a noise component of the voltage input from the input terminal electrode Vin. The capacitor Cout is connected to the output terminal electrode Vout and the ground terminal electrode Gnd formed on the back surface of the multilayer body 11. The capacitor Cout smoothes the voltage output from the output terminal of the switching IC 2.

図２は、実施形態１に係るＤＣ−ＤＣコンバータの別の例の模式断面図である。図１に示した図面との相違点は、積層体１１は、複数の磁性体層が積層され、その両側が非磁性体層１２で挟持されてなる構造を有している点、および積層体１１の内部で、磁性体層と非磁性体層１２の境界面に、グランド電極パターン（グランド電極層）Ｇが形成されている点である。積層体１１の各磁性体層は、例えば高透磁率のフェライト（Ｎｉ−Ｚｎ−ＣｕフェライトまたはＮｉ−Ｚｎフェライト等）から構成されるシートであり、非磁性体層１２は比透磁率が１〜１０程度の非磁性または低透磁率のフェライト（例えばＺｎ−Ｃｕフェライト等）から構成されるシートである。グランド電極パターンＧは、積層された積層体１１の磁性体および非磁性体層１２の境界面に形成されている。   FIG. 2 is a schematic cross-sectional view of another example of the DC-DC converter according to the first embodiment. The difference from the drawing shown in FIG. 1 is that the laminate 11 has a structure in which a plurality of magnetic layers are laminated and both sides thereof are sandwiched by nonmagnetic layers 12, and the laminate. 11, a ground electrode pattern (ground electrode layer) G is formed on the boundary surface between the magnetic layer and the nonmagnetic layer 12. Each magnetic body layer of the laminate 11 is a sheet made of, for example, high magnetic permeability ferrite (Ni—Zn—Cu ferrite, Ni—Zn ferrite, or the like), and the nonmagnetic body layer 12 has a relative magnetic permeability of 1 to 1. It is a sheet composed of about 10 non-magnetic or low-permeability ferrite (for example, Zn-Cu ferrite). The ground electrode pattern G is formed on the boundary surface between the magnetic body 11 and the nonmagnetic body layer 12 of the stacked multilayer body 11.

図１と同様に、積層体１１には積層方向を巻回軸方向とするコイルＬが形成されている。このコイルＬは、グランド電極パターンＧより下方の層に形成されている。すなわち、積層体１１の表面に実装されたスイッチングＩＣ２などの回路素子とコイルＬとの間にはグランド電極パターンＧが介在している。このグランド電極パターンＧにより、コイルから放射されるノイズが回路素子に伝わることを防止している。また、グランド電極パターンＧを磁性体層と非磁性体層との境界面に形成することで、積層体の焼成時に、磁性体層と非磁性体層が互いに浸食することを防止できる。また、グランド端子ＧＮＤはグランド電極パターンＧと電気的に接続されており、積層体１１の内部でグランド端子電極Ｇｎｄに電気的に接続されている。   As in FIG. 1, a coil L having a stacking direction as a winding axis direction is formed in the stacked body 11. The coil L is formed in a layer below the ground electrode pattern G. That is, the ground electrode pattern G is interposed between the circuit element such as the switching IC 2 mounted on the surface of the multilayer body 11 and the coil L. The ground electrode pattern G prevents noise radiated from the coil from being transmitted to the circuit element. In addition, by forming the ground electrode pattern G on the boundary surface between the magnetic layer and the nonmagnetic layer, it is possible to prevent the magnetic layer and the nonmagnetic layer from eroding each other when the laminate is fired. The ground terminal GND is electrically connected to the ground electrode pattern G, and is electrically connected to the ground terminal electrode Gnd inside the multilayer body 11.

図３は本実施形態に係るＤＣ−ＤＣコンバータの等価回路図である。   FIG. 3 is an equivalent circuit diagram of the DC-DC converter according to the present embodiment.

ＤＣ−ＤＣコンバータ１の入力端子電極Ｖinには、コンデンサＣinおよびスイッチングＩＣ２の入力端子ＩＮが接続されている。出力端子電極Ｖoutには、コンデンサＣoutおよびスイッチングＩＣ２の出力端子ＯＵＴが接続されている。また、図１で説明したように、コンデンサＣin，ＣoutおよびスイッチングＩＣ２は、グランド電極パターンＧ、すなわち、グランドラインに接続されている。   A capacitor Cin and an input terminal IN of the switching IC 2 are connected to the input terminal electrode Vin of the DC-DC converter 1. A capacitor Cout and an output terminal OUT of the switching IC 2 are connected to the output terminal electrode Vout. Further, as described in FIG. 1, the capacitors Cin and Cout and the switching IC 2 are connected to the ground electrode pattern G, that is, the ground line.

スイッチングＩＣ２は、ｐ型ＭＯＳ−ＦＥＴ２１，２３およびｎ型ＭＯＳ−ＦＥＴ２２，２４と、各ＦＥＴ２１〜２４のスイッチング制御を行うドライバ２５とを備えている。ＦＥＴ２１は、ソースを入力端子ＩＮ、ドレインをコイル用接続端子Ｌio１、ゲートをドライバ２５に接続している。ＦＥＴ２２は、ソースをグランドライン、ドレインをコイル用接続端子Ｌio１、ゲートをドライバ２５に接続している。ＦＥＴ２３は、ドレインをコイル用接続端子Ｌio２、ソースを出力端子ＯＵＴ、ゲートをドライバ２５に接続している。ＦＥＴ２４は、ソースをグランドライン、ドレインをコイル用接続端子Ｌio２、ゲートをドライバ２５に接続している。   The switching IC 2 includes p-type MOS-FETs 21 and 23 and n-type MOS-FETs 22 and 24, and a driver 25 that performs switching control of the FETs 21 to 24. The FET 21 has a source connected to the input terminal IN, a drain connected to the coil connection terminal Lio1, and a gate connected to the driver 25. The FET 22 has a source connected to the ground line, a drain connected to the coil connection terminal Lio1, and a gate connected to the driver 25. The FET 23 has a drain connected to the coil connection terminal Lio2, a source connected to the output terminal OUT, and a gate connected to the driver 25. The FET 24 has a source connected to the ground line, a drain connected to the coil connection terminal Lio2, and a gate connected to the driver 25.

また、スイッチングＩＣ２のコイル用接続端子Ｌio１，Ｌio２には、コイルＬが接続されている。具体的には、コイル用接続端子Ｌio１は、ビア電極Ｌ１１を介してコイルＬの入出力端子Ｌｔ１に接続している。コイル用接続端子Ｌio２は、ビア電極Ｌ２１を介してコイルＬの入出力端子Ｌｔ２に接続している。   The coil L is connected to the coil connection terminals Lio1 and Lio2 of the switching IC2. Specifically, the coil connection terminal Lio1 is connected to the input / output terminal Lt1 of the coil L via the via electrode L11. The coil connection terminal Lio2 is connected to the input / output terminal Lt2 of the coil L via the via electrode L21.

以下に、本実施形態に係るＤＣ−ＤＣコンバータ１の昇降圧動作について説明する。   Hereinafter, the step-up / step-down operation of the DC-DC converter 1 according to the present embodiment will be described.

図４は、ＤＣ−ＤＣコンバータ１が降圧動作する場合の等価回路を示す図である。図４では、ＦＥＴ２３およびＦＥＴ２４を簡易なスイッチ素子で表している。   FIG. 4 is a diagram showing an equivalent circuit when the DC-DC converter 1 performs a step-down operation. In FIG. 4, the FET 23 and the FET 24 are represented by simple switch elements.

出力端子電極Ｖoutの電圧を入力端子電極Ｖinの電圧よりも高くする場合、ドライバ２５は、ＦＥＴ２３を常時オン、ＦＥＴ２４を常時オフにする。ドライバ２５は、ＦＥＴ２１をオン、ＦＥＴ２２をオフすることでコイルＬに電流を流して励磁させ、エネルギーを蓄積する。その後、ドライバ２５は、ＦＥＴ２１をオフ、ＦＥＴ２２をオンして、コイルＬに蓄積したエネルギーを転流させる。この動作を繰り返して、ＤＣ−ＤＣコンバータ１は、入力電圧よりも低い電圧を出力端子電極Ｖoutから出力する降圧動作を行う。   When making the voltage of the output terminal electrode Vout higher than the voltage of the input terminal electrode Vin, the driver 25 always turns on the FET 23 and always turns off the FET 24. The driver 25 turns on the FET 21 and turns off the FET 22 to cause a current to flow through the coil L and excite it, thereby accumulating energy. Thereafter, the driver 25 turns off the FET 21 and turns on the FET 22 to commutate the energy accumulated in the coil L. By repeating this operation, the DC-DC converter 1 performs a step-down operation for outputting a voltage lower than the input voltage from the output terminal electrode Vout.

図５は、ＤＣ−ＤＣコンバータ１が昇圧動作する場合の等価回路を示す図である。図５では、ＦＥＴ２１およびＦＥＴ２２を簡易なスイッチ素子で表している。   FIG. 5 is a diagram showing an equivalent circuit when the DC-DC converter 1 performs a boost operation. In FIG. 5, the FET 21 and the FET 22 are represented by simple switch elements.

出力端子電極Ｖoutの電圧を入力端子電極Ｖinの電圧よりも低くする場合、ドライバ２５は、ＦＥＴ２１を常時オン、ＦＥＴ２２を常時オフにする。ドライバ２５は、ＦＥＴ２４をオン、ＦＥＴ２４をオフすることでコイルＬに電流を流して励磁させ、エネルギーを蓄積する。その後、ドライバ２５は、ＦＥＴ２４をオフ、ＦＥＴ２３をオンして、コイルＬに蓄積したエネルギーを放出させる。このとき、コイルＬに蓄積されたエネルギーが誘導電圧として入力電圧に加算され、コンデンサＣoutによって平滑化される。これにより、ＤＣ−ＤＣコンバータ１は入力電圧よりも高い出力電圧を出力する昇圧動作を行う。   When making the voltage of the output terminal electrode Vout lower than the voltage of the input terminal electrode Vin, the driver 25 always turns on the FET 21 and always turns off the FET 22. The driver 25 turns on the FET 24 and turns off the FET 24 to cause a current to flow through the coil L to excite it, and accumulates energy. Thereafter, the driver 25 turns off the FET 24 and turns on the FET 23 to release the energy accumulated in the coil L. At this time, the energy accumulated in the coil L is added to the input voltage as an induced voltage and smoothed by the capacitor Cout. Thus, the DC-DC converter 1 performs a boosting operation that outputs an output voltage higher than the input voltage.

図４に示す降圧動作の場合、ＦＥＴ２１およびＦＥＴ２２をオンオフ制御するため、コイル用接続端子Ｌio１側は、コイル用接続端子Ｌio２側よりスイッチングノイズが大きい。一方、図５に示す昇圧動作の場合、ＦＥＴ２３およびＦＥＴ２４をオンオフ制御するため、コイル用接続端子Ｌio２側は、コイル用接続端子Ｌio１側よりスイッチングノイズが大きい。従って、ノイズの影響を抑えてＤＣ−ＤＣコンバータ１を昇降圧動作するためには、コイル用接続端子Ｌio１，Ｌio２の両端子においてノイズ対策が必要となる。   In the case of the step-down operation shown in FIG. 4, since the FET 21 and FET 22 are on / off controlled, the coil connection terminal Lio1 side has a larger switching noise than the coil connection terminal Lio2 side. On the other hand, in the step-up operation shown in FIG. 5, since the FET 23 and FET 24 are on / off controlled, the coil connection terminal Lio2 side has a larger switching noise than the coil connection terminal Lio1 side. Therefore, in order to suppress the influence of noise and to perform the step-up / step-down operation of the DC-DC converter 1, it is necessary to take measures against noise at both terminals of the coil connection terminals Lio1 and Lio2.

本実施形態に係るＤＣ−ＤＣコンバータ１では、コイル用接続端子Ｌio１，Ｌio２に接続している入出力端子Ｌｔ１，Ｌｔ２は積層体１１の略中央層に位置し、積層体１１の表面近傍に形成されたグランド電極パターンＧから離れている。これにより、スイッチングノイズが大きい入出力端子Ｌｔ１または入出力端子Ｌｔ２がグランド電極パターンＧとカップリングして、スイッチングノイズがグランド電極パターンＧに伝わることを抑制できる。   In the DC-DC converter 1 according to the present embodiment, the input / output terminals Lt1 and Lt2 connected to the coil connection terminals Lio1 and Lio2 are located in a substantially central layer of the multilayer body 11 and are formed near the surface of the multilayer body 11. Away from the ground electrode pattern G formed. Thereby, the input / output terminal Lt1 or the input / output terminal Lt2 having a large switching noise can be coupled to the ground electrode pattern G, and the transmission of the switching noise to the ground electrode pattern G can be suppressed.

また、コイル用接続端子Ｌio１，Ｌio２から入出力端子Ｌｔ１，Ｌｔ２へ流れたスイッチングノイズは、第１コイルＬ１または第２コイルを流れることにより波形振幅が小さくなる。従って、グランド電極パターンＧに最も近くなるコイルＬの部分に流れるスイッチングノイズは、第１コイルＬ１または第２コイルを流れた後であるため、入出力端子Ｌｔ１，Ｌｔ２よりも小さい。この結果、グランド電極パターンＧへ伝わるノイズを低減できる。   Further, the switching noise flowing from the coil connection terminals Lio1 and Lio2 to the input / output terminals Lt1 and Lt2 has a reduced waveform amplitude by flowing through the first coil L1 or the second coil. Accordingly, the switching noise that flows in the portion of the coil L that is closest to the ground electrode pattern G is smaller than that of the input / output terminals Lt1 and Lt2 because it is after flowing through the first coil L1 or the second coil. As a result, noise transmitted to the ground electrode pattern G can be reduced.

さらに、コイルＬは、ある層の電極パターンから輻射されたノイズが、異なる層の電極パターンによりシールドされる構造となっている。このため、入出力端子Ｌｔ１，Ｌｔ２からノイズが混入した場合でも、積層体１１の表面に達するノイズは低減される。この結果、グランド電極パターンＧへ伝わるノイズを低減できる。   Further, the coil L has a structure in which noise radiated from an electrode pattern of a certain layer is shielded by an electrode pattern of a different layer. For this reason, even when noise is mixed from the input / output terminals Lt1 and Lt2, the noise reaching the surface of the multilayer body 11 is reduced. As a result, noise transmitted to the ground electrode pattern G can be reduced.

以上のように、グランド電極パターンＧに伝わるノイズを低減させることで、グランド電極パターンＧを介してＤＣ−ＤＣコンバータ１の外部に流出するノイズを抑制できる。また、グランド電極パターンＧを積層体１１の表面近傍の層に形成しているため、スイッチングＩＣ２などの回路素子とグランド電極パターンＧとの距離を短くでき、その結果、回路素子が発生するノイズはグランド電極パターンＧにより抑制することができる。   As described above, by reducing the noise transmitted to the ground electrode pattern G, it is possible to suppress noise flowing out of the DC-DC converter 1 via the ground electrode pattern G. Further, since the ground electrode pattern G is formed in a layer near the surface of the multilayer body 11, the distance between the circuit element such as the switching IC 2 and the ground electrode pattern G can be shortened. As a result, noise generated by the circuit element is reduced. It can be suppressed by the ground electrode pattern G.

（実施形態２）
本実施形態では、ＤＣ−ＤＣコンバータが備えるスイッチングＩＣおよびコンデンサなどの回路素子が多層基板に実装されていない点で実施形態１と相違する。 (Embodiment 2)
The present embodiment is different from the first embodiment in that circuit elements such as a switching IC and a capacitor provided in the DC-DC converter are not mounted on the multilayer substrate.

図６は、実施形態２に係るＤＣ−ＤＣコンバータの模式断面図である。本実施形態に係るＤＣ−ＤＣコンバータ５は多層基板６を備えている。多層基板６は、複数の磁性体層が積層されてなる積層体７を備え、積層体７の内部にはコイルＬが形成されている。積層体７の裏面には入力端子電極Ｖinと出力端子電極Ｖoutとが形成されている。入力端子電極Ｖinと出力端子電極Ｖoutは回路基板３０に実装されている。この回路基板３０には、スイッチングＩＣおよびコンデンサなどの回路素子４０が実装されている。すなわち、本実施形態の場合、回路素子４０は多層基板６の表面に実装されておらず、ＤＣ−ＤＣコンバータ５は、多層基板６および回路素子４０が一体形成されたモジュールとなっていない。   FIG. 6 is a schematic cross-sectional view of a DC-DC converter according to the second embodiment. The DC-DC converter 5 according to this embodiment includes a multilayer substrate 6. The multilayer substrate 6 includes a laminate 7 in which a plurality of magnetic layers are laminated, and a coil L is formed inside the laminate 7. An input terminal electrode Vin and an output terminal electrode Vout are formed on the back surface of the multilayer body 7. The input terminal electrode Vin and the output terminal electrode Vout are mounted on the circuit board 30. Circuit elements 40 such as switching ICs and capacitors are mounted on the circuit board 30. That is, in the case of this embodiment, the circuit element 40 is not mounted on the surface of the multilayer substrate 6, and the DC-DC converter 5 is not a module in which the multilayer substrate 6 and the circuit element 40 are integrally formed.

なお、回路素子４０は回路基板３０に形成された配線部３１などによって、実施形態１と同様に接続されている。また、回路基板３０にはグランド電極パターンＧが形成されており、配線部３１からのノイズがグランド電極パターンＧにより遮蔽されて、回路基板３０から外部へ輻射されないようにしてある。   The circuit elements 40 are connected in the same manner as in the first embodiment by the wiring portions 31 formed on the circuit board 30. In addition, a ground electrode pattern G is formed on the circuit board 30 so that noise from the wiring portion 31 is shielded by the ground electrode pattern G and is not radiated from the circuit board 30 to the outside.

積層体７の内部に形成されたコイルＬは、実施形態１と同様に、第１コイルＬ１および第２コイルＬ２とから構成され、積層体７の積層方向の略中央層に、コイルの巻き始め端および巻き終わり端が位置するよう形成されている。   The coil L formed in the laminated body 7 is composed of the first coil L1 and the second coil L2 as in the first embodiment, and the coil 7 starts to be wound on the substantially central layer in the laminating direction of the laminated body 7. An end and a winding end are formed so as to be positioned.

以上のように形成された実施形態２に係るＤＣ−ＤＣコンバータ５であっても、実施形態１と同様に、コイルＬからグランド電極パターンＧに伝わるノイズを低減させることで、グランド電極パターンＧを介してＤＣ−ＤＣコンバータ５の外部に流出するノイズを抑制できる。また、スイッチングＩＣなどの回路素子４０は積層体７の表面に実装されていないため、回路素子４０のノイズが積層体７のコイルＬに及ぼす影響は軽微である。   Even in the DC-DC converter 5 according to the second embodiment formed as described above, the noise transmitted from the coil L to the ground electrode pattern G can be reduced to reduce the ground electrode pattern G as in the first embodiment. Thus, noise flowing out of the DC-DC converter 5 can be suppressed. Further, since the circuit element 40 such as a switching IC is not mounted on the surface of the multilayer body 7, the influence of the noise of the circuit element 40 on the coil L of the multilayer body 7 is slight.

なお、ＤＣ−ＤＣコンバータの具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。   The specific configuration of the DC-DC converter can be appropriately changed in design, and the actions and effects described in the above-described embodiment are merely a list of the most preferable actions and effects resulting from the present invention. The operations and effects of the present invention are not limited to those described in the above embodiment.

本発明に係る多層基板は昇降圧型のＤＣ−ＤＣコンバータ以外に用いてもよく、例えば、昇圧型または降圧型のＤＣ−ＤＣコンバータに用いてもよい。また、多層基板は、ＤＣ−ＤＣコンバータ以外の素子に用いてもよいし、単にコイル素子として用いてもよい。   The multilayer substrate according to the present invention may be used in addition to a step-up / step-down type DC-DC converter, for example, a step-up or step-down DC-DC converter. Further, the multilayer substrate may be used for an element other than the DC-DC converter, or may simply be used as a coil element.

１−ＤＣ−ＤＣコンバータ
２−スイッチングＩＣ
１０−多層基板
１１−積層体
１１Ａ，１１Ｂ−部品搭載電極（第１端子、第２端子）
２１，２３−ｐ型ＭＯＳ−ＦＥＴ
２２，２４−ｎ型ＭＯＳ−ＦＥＴ
Ｌ−コイル
Ｌ１−第１コイル
Ｌ２−第２コイル
Ｇ−グランド電極パターン
Ｃin，Ｃout−コンデンサ 1-DC-DC converter 2-switching IC
10-multilayer substrate 11-laminated bodies 11A, 11B-component mounting electrodes (first terminal, second terminal)
21,23-p-type MOS-FET
22,24-n-type MOS-FET
L-coil L1-first coil L2-second coil G-ground electrode pattern Cin, Cout-capacitor

Claims (4)

磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、
前記積層体の前記第１面に設けられた第１端子および第２端子と、
前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、
を備え、
前記コイルは、
前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成され、前記中間層側の端部を一端とし前記第２面側の端部を他端とする第１コイルと、
前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成され、前記中間層側の端部を一端とし前記第１面側の端部を他端とする第２コイルと、
を有し、
前記第１コイルの一端である前記中間層側の端部は前記第１端子に導通し、
前記第２コイルの一端である前記中間層側の端部は前記第２端子に導通し、
前記第１コイルの他端である前記第２面側の端部は、前記第２コイルの他端である前記第１面側の端部に導通している、
多層基板。 A multilayer body in which a plurality of magnetic bodies are stacked and has a first surface and a second surface with the stacking direction as a normal direction;
A first terminal and a second terminal provided on the first surface of the laminate;
A coil formed inside the laminated body with the laminating direction as a winding axis direction, and the first terminal and the second terminal as input / output terminals;
With
The coil is
An annular electrode pattern formed on a plurality of magnetic bodies from the intermediate layer of the laminate to the second surface is formed in a spiral connection, with the end on the intermediate layer side as one end and the second surface side A first coil having the other end as the other end ;
Said annular electrode patterns formed on a plurality of magnetic bodies from the first surface to the intermediate layer is connected to a spiral, and the first coil and the winding direction is formed in the same, the intermediate layer side A second coil having one end as one end and the other end on the first surface side ;
Have
The end on the intermediate layer side which is one end of the first coil is electrically connected to the first terminal,
An end portion on the intermediate layer side which is one end of the second coil is electrically connected to the second terminal,
An end of the second surface that is the other end of the first coil is electrically connected to an end of the first surface that is the other end of the second coil.
Multilayer board. 前記積層体の前記第１面または前記第２面と前記コイルとの間にグランド電極層が形成されている請求項１に記載の多層基板。   The multilayer substrate according to claim 1, wherein a ground electrode layer is formed between the first surface or the second surface of the multilayer body and the coil. 前記積層体は、
積層方向において複数の前記磁性体を挟持する非磁性体層を最外層に有し、
前記グランド電極層は、
積層された前記磁性体および前記非磁性体層の境界面に形成されている、
請求項２に記載の多層基板。 The laminate is
The outermost layer has a nonmagnetic layer that sandwiches the plurality of magnetic bodies in the stacking direction,
The ground electrode layer is
Formed on the boundary surface of the laminated magnetic body and non-magnetic layer,
The multilayer substrate according to claim 2. 磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、
前記積層体の第１面に設けられた第１端子および第２端子と、
前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、
前記積層体の第１面に設けられ、前記第１端子または前記第２端子を介して前記コイルに接続されたスイッチングＩＣおよびコンデンサと、
を備え、
前記コイルは、
前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成され、前記中間層側の端部を一端とし前記第２面側の端部を他端とする第１コイルと、
前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成され、前記中間層側の端部を一端とし前記第１面側の端部を他端とする第２コイルと、
を有し、
前記第１コイルの一端である前記中間層側の端部は前記第１端子に導通し、
前記第２コイルの一端である前記中間層側の端部は前記第２端子に導通し、
前記第１コイルの他端である前記第２面側の端部は、前記第２コイルの他端である前記第１面側の端部に導通している、
ＤＣ−ＤＣコンバータ。 A multilayer body in which a plurality of magnetic bodies are stacked and has a first surface and a second surface with the stacking direction as a normal direction;
A first terminal and a second terminal provided on the first surface of the laminate;
A coil formed inside the laminated body with the laminating direction as a winding axis direction, and the first terminal and the second terminal as input / output terminals;
A switching IC and a capacitor provided on the first surface of the laminate and connected to the coil via the first terminal or the second terminal;
With
The coil is
An annular electrode pattern formed on a plurality of magnetic bodies from the intermediate layer of the laminate to the second surface is formed in a spiral connection, with the end on the intermediate layer side as one end and the second surface side A first coil having the other end as the other end ;
Said annular electrode patterns formed on a plurality of magnetic bodies from the first surface to the intermediate layer is connected to a spiral, and the first coil and the winding direction is formed in the same, the intermediate layer side A second coil having one end as one end and the other end on the first surface side ;
Have
The end on the intermediate layer side which is one end of the first coil is electrically connected to the first terminal,
An end portion on the intermediate layer side which is one end of the second coil is electrically connected to the second terminal,
An end of the second surface that is the other end of the first coil is electrically connected to an end of the first surface that is the other end of the second coil.
DC-DC converter.
JP2011236569A 2011-10-28 2011-10-28 Multilayer substrate and DC-DC converter Active JP5786647B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011236569A JP5786647B2 (en) 2011-10-28 2011-10-28 Multilayer substrate and DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011236569A JP5786647B2 (en) 2011-10-28 2011-10-28 Multilayer substrate and DC-DC converter

Publications (2)

Publication Number Publication Date
JP2013098187A JP2013098187A (en) 2013-05-20
JP5786647B2 true JP5786647B2 (en) 2015-09-30

Family

ID=48619878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011236569A Active JP5786647B2 (en) 2011-10-28 2011-10-28 Multilayer substrate and DC-DC converter

Country Status (1)

Country Link
JP (1) JP5786647B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6309735B2 (en) * 2013-10-07 2018-04-11 日本特殊陶業株式会社 Wiring board and manufacturing method thereof
JP6981389B2 (en) 2018-10-05 2021-12-15 株式会社村田製作所 Stacked coil array for DC-DC converter and DC-DC converter
JP6977694B2 (en) 2018-10-05 2021-12-08 株式会社村田製作所 Laminated coil array
JP7299009B2 (en) 2018-10-18 2023-06-27 新光電気工業株式会社 Multilayer substrate, electronic component, and method for manufacturing multilayer substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196187B2 (en) * 1993-05-11 2001-08-06 横河電機株式会社 Mounting structure of electromagnetic circuit
JP4659469B2 (en) * 2005-01-27 2011-03-30 京セラ株式会社 Coil built-in board
JP2008205216A (en) * 2007-02-20 2008-09-04 Seiko Epson Corp Laminated coil unit and electronic apparatus having the same, and charger

Also Published As

Publication number Publication date
JP2013098187A (en) 2013-05-20

Similar Documents

Publication Publication Date Title
JP4609152B2 (en) Ultra-compact power converter
US9805858B2 (en) Coil component, coil component complex, transformer, and power supply unit
JP6361827B2 (en) DC-DC converter and switching IC
JP5939274B2 (en) Power supply
US8289007B2 (en) Power converters and methods for converting an input signal to an output voltage
JP7026596B2 (en) Coupled inductor DC-DC power converter
JP5382212B2 (en) DC-DC converter module and multilayer substrate
JP5786647B2 (en) Multilayer substrate and DC-DC converter
JPWO2015019519A1 (en) DC-DC converter module
JP5136732B1 (en) Multi-channel DC-DC converter
CN112236928A (en) Switching power supply device
JP5795927B2 (en) Switching power supply
US10660193B2 (en) Multilayer substrate
JP2012105401A (en) Power supply device and luminaire apparatus
JP6255990B2 (en) Winding parts
JP2015061361A (en) Power conversion device
JP2012059896A (en) Circuit board and dc-dc conversion circuit
CN107852094B (en) Insulation type DC-DC converter
JP6364765B2 (en) Winding parts
JP6439319B2 (en) Winding part and winding parts
US20230327546A1 (en) Switching power supply device
Ouyang et al. Fully integrated planar magnetics for primary-parallel isolated boost converter
JP2012099512A (en) Composite electronic component
JP6119540B2 (en) Power converter
JP2016019458A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5786647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150