JP5781162B2 - テラヘルツ位相アレイシステム - Google Patents

テラヘルツ位相アレイシステム Download PDF

Info

Publication number
JP5781162B2
JP5781162B2 JP2013528180A JP2013528180A JP5781162B2 JP 5781162 B2 JP5781162 B2 JP 5781162B2 JP 2013528180 A JP2013528180 A JP 2013528180A JP 2013528180 A JP2013528180 A JP 2013528180A JP 5781162 B2 JP5781162 B2 JP 5781162B2
Authority
JP
Japan
Prior art keywords
coupled
local oscillator
signal
amplifier
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013528180A
Other languages
English (en)
Other versions
JP2013543111A (ja
Inventor
ピー ギンスバーグ ブライアン
ピー ギンスバーグ ブライアン
ビー レンタラ ヴィジェイ
ビー レンタラ ヴィジェイ
エム ラマスワミ スリナス
エム ラマスワミ スリナス
エス ハルーン バヘル
エス ハルーン バヘル
ソク ウニョン
ソク ウニョン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2013543111A publication Critical patent/JP2013543111A/ja
Application granted granted Critical
Publication of JP5781162B2 publication Critical patent/JP5781162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2171Class D power amplifiers; Switching amplifiers with field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • H03F3/45188Non-folded cascode stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006Functional aspects of oscillators
    • H03B2200/0074Locking of an oscillator by injecting an input signal directly into the oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radio Transmission System (AREA)

Description

本件は、概して位相アレイに関し、特に、「オンチップ」のテラヘルツ位相アレイシステムに関する。
位相アレイシステムは、いくつかの用途を有し、実用化されている。位相アレイシステムの最も一般的な用途は、レーダシステム(すなわち、パルスレーダおよびドップラーシフトレーダ)である。実際、機械部品が電子機器に置き換えられたために、摩耗による故障の可能性がより低くなっているため、及び、スイープ(掃引)速度が非常に高いため、位相アレイレーダは、前世代の機械的なスイープレーダシステムの大部分に取って代わっている。
図1は、従来の位相アレイシステム100の基本的な機能を説明するブロック図を表す。システム100は、概して、信号発生器102と、位相シフタ104−1〜104−kと、ラジエータ(放射器)106−1〜106−kを含む位相アレイ110と、方向コントローラ108とを含む。動作において、信号発生器102は、送信されるべき信号(すなわち、パルスレーダのためのパルス)を提供する。所望の方向に基づいて、方向コントローラ108は、位相シフタ104−1〜104−kに制御信号を提供し、それにより、位相アレイ内のラジエータ106−1〜106−kのそれぞれに提供される信号の位相が変化する。ラジエータ106−1〜106−kを介して送信される信号は、概して、相互に位相がずれているので、放射された信号の強めあうおよび弱めあう干渉が所望の方向にビームを形成する。
しかしながら、これらの従来システムは、従来の無線周波数周波数(RF)の周波数範囲に制限されてきた。例えば、従来のレーダの周波数範囲は、3MHz(HF帯域レーダ用)〜110GHz(W帯域レーダ用)の間である。これらの比較的低い周波数範囲を使用する理由は、歴史的に、テラヘルツの周波数範囲(概して、0.1THz〜10THzの間)で、コヒーレント放射の小型の半導体光源を入手することが困難であったことによる。概して、マイクロ波範囲の電子機器および発振器は、周波数の増加で電力利得を使い果たし、典型的な広帯域の赤外線黒体ソースは、この範囲内で利用できる電力を失い始めている。しかしながら、テラヘルツ放射の使用は、その特異な性質により非常に所望される。すなわち、テラヘルツ放射は、それが光学を使用して制御することができる点で、電気的に且つより高い周波数放射(すなわち、可視光)で発生され得るという点で、より低い周波数放射(すなわち、マイクロ波)の特性を有する。
今日、2つの一般的なタイプのテラヘルツソースがある:インコヒーレントソースとコヒーレントソースである。インコヒーレントソースは、概して、広帯域のインコヒーレント熱的ソースであり、光伝導アンテナ、非線形電気光学結晶、もしくは、非常に低い変換効率である非線形送信線を励起する超短フェムト秒パルスレーザを含む(1Wレーザパルスは、nW−mW範囲で広帯域エネルギーを生成する)。コヒーレントソースは、概して、狭帯域の連続波(CW)のコヒーレントソースであり、ダイオード多重マイクロ波発振器、メタノールもしくはシアン酸をポンピングする炭酸ガスレーザを使用するガスレーザ、差動ミキシングによるオプティカルダウンコンバータ、および半導体量子レーザを含む。ただ、これらのコヒーレントソースは、概して、大量の電力を消費し、小型ではなく、特殊な材料を必要とし、および/または高価である。
それゆえ、テラヘルツ放射の小型のソース、すなわち、集積回路に集積されたソースが必要である。
従来の回路の例には以下がある。
国際出願公報WO2009028718 Williams,"Filling the THz gap" doi:10.1088/0034-4885/69/2/R01 Heydariet al., "Low-Power mm-Wave Components up to 104GHz in 90nm CMOS" ISSCC 2007,pp.200-201, February 2007, San Francisco, CA. LaRocca et al., "Millimeter-WaveCMOS Digital Controlled Artificial Dielectric Differential Mode TransmissionLines for Reconfigurable ICs" IEEE MTT-S IMS, 2008. Scheir et al., "A 52 GHzPhased-Array Receiver Front-End in 90 nm Digital CMOS" JSSC Dec. 2008, pp.2651-2659. Straayer et al., "A multi-PathGated Ring Oscillator TDC With First-Order Noise Shaping" IEEE J. of SolidState Circuits, Vol. 44, No. 4, April 2009, pp. 1089-1098. Huang, "Injection-Locked Oscillatorwith High-Order-Division Operation for Microwave/Millimeter-wave SignalGeneration" Dissertation, October 9, 2007. Cohen et al., "A bidirectionalTX/RX four element phased-array at 60GHz with RF-IF conversion block in 90nmCMOS processes" 2009 IEEE Radio Freq. Integrated Circuits Symposium, pp.207-210. Koh et al., "A Millimeter-Wave(40-65GHz) 16-Element Phased-Array Transmitter in 0.18-μm SiGe BiCMOSTechnology" IEEE J. of Solid State Circuits, Vol. 44, No. 5, May 2009, pp. 1498-1509. York et al., "Injection- andPhase-locking Techniques for Beam Control" IEEE Transactions on MicrowaveTheory and Techniques, Vol.46, No.11, Nov. 1998, pp. 1920-1929. Buckwalter etal., "An Integrated Subharmonic Coupled-Oscillator Sheme for a 60-GHz PhasedArray Transmitter," IEEE Transactions on Microwave Theory and Techniques, Vol.54, No.12, Dec. 2006, pp. 4271-4280.
従って、本発明の例示の実施例は或る装置を提供する。当該装置は、局部発振器信号およびパルス信号を発生する局部発振器と、局部発振器信号を少なくとも分配するように前記局部発振器に結合された分配ネットワークと、複数のトランシーバであって、各トランシーバがラジエータ、前記ラジエータに結合された送信路、および前記ラジエータに結合された受信路を含む、前記複数のトランシーバと、前記トランシーバの各々の受信路に結合されたレシーバ回路とを含む。各トランシーバの送信路は、前記局部発振器信号を受け取るように前記分配ネットワークに結合された位相シフタと、位相シフトされた局部発振器信号を受け取るように前記位相シフタに結合された逓倍器と、前記逓倍器に結合されたインジェクションロック電圧制御発振器(ILVCO)と、前記ILVCOに結合され、前記パルス信号を受け取る電力増幅器(PA)とを含む。
本発明の例示の実施例によれば、前記局部発振器信号がさらに第1の局部発振器信号を含み、前記局部発振器がさらに、基準信号を受け取り、前記第1の局部発振器信号および第2の局部発振器信号を発生する位相ロックループ(PLL)と、制御信号を受け取り、PLLに結合されたカウンタと、前記カウンタおよびPLLに結合されたパルス発生器とを含み、前記パルス発生器は、前記第2の局部発振器信号と前記カウンタからの出力信号との少なくとも一部に基づきパルス信号を発生する。
本発明の例示の実施例によれば、PLLがさらに、前記基準信号を受け取る位相検出器と、前記位相検出器に結合されたチャージポンプと、前記チャージポンプに結合されたローパスフィルタと、前記ローパスフィルタに結合された電圧制御発振器(VCO)と、VCOに結合された増幅器と、VCOと前記位相検出器の間に互いに直列に結合された複数の分周器とを含む。
本発明の例示の実施例によれば、各トランシーバの前記送信路がさらに、前記位相シフタと前記逓倍器との間に結合された増幅器を含む。
本発明の例示の実施例によれば、ILVCOがさらに、第1のノードと、第2のノードと、前記第1および第2のノードの間に結合された誘導性ネットワークと、前記第1および第2のノードの間に結合された容量性ネットワークと、ソースまたはドレインで前記第1のノードに結合されかつゲートで前記第2のノードに結合された第1のMOSトランジスタと、ソースまたはドレインで前記第2のノードに結合されかつゲートで前記第1のノードに結合された第2のMOSトランジスタと、前記第1のMOSトランジスタに概ね並列に結合された第3のMOSトランジスタと、前記第2のMOSトランジスタに概ね並列に結合された第4のMOSトランジスタと、前記増幅器に結合されかつ前記第3および第4のMOSトランジスタのゲートに結合されたバランとを含む。
本発明の例示の実施例によれば、PAがさらに、ILVCOからの出力を受け取る第1のキャパシタと、前記第1のキャパシタに結合された第1のインダクタと、前記第1のインダクタに結合された第2のインダクタと、前記第2のインダクタに結合された第2のキャパシタと、第3のインダクタと、ゲートで前記第1および第2のインダクタに結合され、かつ前記第3のインダクタに結合された第5のMOSトランジスタと、第4のインダクタと、第5のインダクタと、ゲートで前記パルス信号を受け取り、かつ前記第4および第5のインダクタの間に結合された第6のMOSトランジスタと、前記第3および第5のインダクタの間に結合された第3のキャパシタとを含む。
本発明の例示の実施例によれば、前記増幅器がさらに第1の増幅器を含み、前記逓倍器がさらに第1の逓倍器を含み、各トランシーバの前記受信路がさらに、前記ラジエータに結合された低ノイズ増幅器(LNA)と、前記第1の増幅器に結合された第2の逓倍器と、前記第2の逓倍器に結合された第2の増幅器と、LNAおよび前記第2の増幅器に結合されたミキサと、前記ミキサに結合された第3の増幅器とを含む。
本発明の例示の実施例によれば、前記ミキサがさらに、第1のミキサを含み、各トランシーバの受信路がさらに、前記第1および第3の増幅器に結合された第2のミキサと、前記第2のミキサに結合された第4の増幅器とを含む。
本発明の例示の実施例によれば、前記増幅器がさらに第1の増幅器を含み、各トランシーバの送信路がさらに前記パルス信号を受け取りかつ前記第1の増幅器、ILVCO、およびPAに結合されたフリップフロップを含み、前記逓倍器がさらに第1の逓倍器を含み、各トランシーバの受信路がさらに、ラジエータに結合されたLNAと、ILVCOに結合された第2の増幅器と、LNAおよび前記第2の増幅器に結合されたミキサと、前記ミキサに結合された第3の増幅器とを含む。
本発明の例示の実施例によれば、各位相シフタがさらに、第1の入力端子と、第2の入力端子と、前記第1の入力端子に結合された第1のインダクタと、前記第2の入力端子に結合された第2のインダクタと、複数の位相シフタとを含み、各位相シフタは、ドレインで前記第1の入力端子に結合された第1のMOSトランジスタと、ドレインで前記第2の入力端子に結合された第2のMOSトランジスタと、第1および第2のMOSトランジスタのソースにドレインで結合された第3のMOSトランジスタとを含む。
本発明の例示の実施例によれば、前記逓倍器がさらに、差動チョークと、前記差動チョークに結合された整流インターリーバと、前記整流インターリーバに結合されたVCOとを含む。
本発明の例示の実施例によれば、前記レシーバ回路がさらに、各トランシーバの受信路に結合された加算回路と、前記加算回路に結合された増幅器と、前記増幅器に結合されたフィルタと、前記増幅器に結合されたディジタル化回路とを含む。
本発明の例示の実施例によれば、前記局部発振器信号がさらに第1の局部発振器信号を含み、前記局部発振器は第2の局部発振器信号を発生し、前記レシーバ回路がさらに前記加算回路と前記増幅器との間に結合されかつ前記第2の局部発振器信号を受け取るミキサを含む。
本発明の例示の実施例によれば或る装置が提供される。当該装置は、基準信号を受け取る位相検出器と、前記位相検出器に結合されたチャージポンプと、前記チャージポンプに結合されたローパスフィルタと、40GHzよりも大きい周波数を有する第1の局部発振器信号を発生する局部発振器VCOと、前記第1の局部発振器信号から発生されたフィードバック信号を前記位相検出器に提供するように前記局部発振器VCOと前記位相検出器との間に互いに直列に結合された複数の分周器であって、複数の分周器の少なくとも1つが20GHzよりも大きな周波数を有する第2の局部発振器信号を発生する前記複数の分周器と、前記フィードバック信号および制御信号を受け取るカウンタと、前記第2の局部発振器信号を受け取り、前記カウンタに結合され、パルス信号を発生するパルス発生器とを含む前記局部発振器と;前記第1の局部発振器信号を少なくとも分配するように前記局部発振器に結合された分配ネットワークと;複数のトランシーバであって、各トランシーバが、ラジエータ、前記ラジエータに結合された送信路、および前記ラジエータに結合された受信路を含み、前記ラジエータがアレイに配列され、各トランシーバの送信路が、前記第1の局部発振器信号を受け取るように前記分配ネットワークに結合された位相シフタ、位相シフトされた第1の局部発振器信号を受け取るように前記位相シフタに結合された逓倍器、ILVCO、およびILVCOとラジエータに結合されかつパルス信号を受け取るPAを有する、前記複数のトランシーバと;トランシーバの各々の受信路に結合されたレシーバ回路とを含む。前記ILVCOは、第1のノードと、第2のノードと、前記第1および第2のノード間に結合された誘導性ネットワークと、前記第1および第2のノード間に結合された容量性ネットワークと、ソースまたはドレインで前記第1のノードに結合されかつゲートで前記第2のノードに結合された第1のMOSトランジスタと、ソースまたはドレインで前記第2のノードに結合されかつゲートで前記第1のノードに結合された第2のMOSトランジスタと、第1のMOSトランジスタに概ね並列に結合された第3のMOSトランジスタと、第2のMOSトランジスタに概ね並列に結合された第4のMOSトランジスタと、前記第1の逓倍器、第3および第4のMOSトランジスタのゲートに結合されたバランとを含む。
本発明の例示の実施例によれば或る装置が提供される。当該装置は、アレイを形成する或るパターンに配列された複数のラジエータと、局部発振器信号およびパルス信号を発生する局部発振器と、前記局部発振器信号を少なくとも分配するように前記局部発振器に結合された分配ネットワークと、複数の送信路であって、各送信路が前記分配ネットワークと少なくとも1つのラジエータとの間に結合され、各送信路が、前記局部発振器信号を受け取るように前記分配ネットワークに結合された位相シフタと、位相シフトされた局部発振器信号を受け取るように前記位相シフタに結合された逓倍器と、前記逓倍器に結合されたILVCOと、ILVCOに結合されかつ前記パルス信号を受け取るPAとを含む、前記複数の送信路と、複数の受信路であって、各受信路が少なくとも1つのラジエータに結合される前記複数の受信路と、各受信路に結合されたレシーバ回路と、各位相シフタに結合されたコントローラとを含む。
本発明の例示の実施例によれば、加算回路がさらに加算増幅器ツリーを含む。
添付の図面を参照して例示の実施例を説明する。
図1は、従来の位相アレイシステムの一例である。
図2は、本発明の例示の実施例による位相アレイシステムの一例のブロック図である。
図3は、図2の局部発振器(LO)の一例のブロック図である。
図4は、図2のトランシーバの一例のブロック図である。 図5は、図2のトランシーバの一例のブロック図である。 図6は、図2のトランシーバの一例のブロック図である。 図7は、図2のトランシーバの一例のブロック図である。
図8は、図4〜図7の乗算器の一例の回路図である。
図9は、図4〜図7の位相シフタの一例の回路図である。
図10は、図4〜図7のインジェクションロック電圧制御オシレータ(ILVCO)の一例の回路図である。
図11は、図4〜図7の電力増幅器(PA)および低ノイズアンプ(LNA)の一例の回路図である。
図12は、図4〜図7のラジエータの一例のブロック図である。
図13は、図2の位相アレイシステムのブロック図である。
図14は、図2の位相アレイシステムの動作の例を説明するタイミング図である。 図15は、図2の位相アレイシステムの動作の例を説明するタイミング図である。
図16は、図2のスイッチの一例の回路図である。
図17は、図2のアナログデジタルコンバータ(ADC)の一例の回路図である。
図18は、図17のローパス/バンドパスフィルタの回路図である。
図19Aは、図2のADCで使用される時間対ディジタルコンバータの一例の回路図である。 図19Bは、図2のADCで使用される時間対ディジタルコンバータの一例の回路図である。
図19Cは、図19Aおよび図19Bの時間対ディジタルコンバータの動作の一例を示すタイミング図である。
図20は、図2のレシーバ回路のための加算回路の一例の回路図である。
図2では、本発明の例示の実施例による位相アレイシステム200を見ることができる。位相アレイシステム200は、概して、LO202と、位相アレイ224と、分配ネットワーク226と、レシーバ回路228と、コントローラ208とを含む。位相アレイ224は、概して、アレイに配列されたいくつかのトランシーバ204−1〜204−Nを含む。分配ネットワーク226は、概して、増幅器206、208−1〜208−Nを含む。また、レシーバ回路は、概して、加算回路210と、ミキサ212と、増幅器214と、フィルタ216と、スイッチ218−1〜218−Nと、可変セレクタ220と、ADC222−1〜222−Nとを含む。
動作において、位相アレイシステム200(概して、集積回路すなわちICに組み込まれる)は、テラヘルツ周波数範囲(概して、0.1THz〜10THzの間である)で動作する短い範囲のレーダシステムを発生し得る。これを達成するために、局部発振器202は、およそ数十〜数百ギガヘルツ(すなわち、40GHz、50GHz、67GHz、および100GHz)の高周波数信号FL01と、パルス信号TPUSLEとを発生する。分配ネットワーク226は、信号FL01をトランシーバ204−1〜204Nの各々へ提供し、各トランシーバ104−1〜204−Nで受け取られた信号が実質的に同相であるようにする。コントローラ208は、制御信号をアレイ224へ提供し、テラヘルツ周波数放射のビームを指向するために、トランシーバ204−1〜204−Nを互いに位相調整する。トランシーバ204−1〜204−Nは、ターゲットから反射して戻された放射を受け取ることができ、これは、加算回路210に提供される。加算回路210の出力は、ミキサ212、増幅器214、フィルタ216、スイッチ218−1〜218−N、可変セレクタ220、およびADC222−1〜222−Nによってディジタル信号に変換される。また、ミキサ212は、LO202から分周された信号(すなわち、FL01/2もしくは他の合成された信号)を受信することができ、あるいは、ミキサ212は、(典型的に、40GHzまたはそれより小さい場合)取り除くこともできる。
概して、この位相アレイシステム200には、いくつかの異なるタイプの動作モードがある:パルス、連続およびステップ周波数である。パルス動作モードでは、テラヘルツ放射のパルスがターゲットに向けられる。連続動作モードは、連続的に発生されるビームを使用し、これはパルス信号TPULSEを効果的に「遮断する」ことによって概ね達成される。最後に、ステップ周波数は、テラヘルツビームの周波数が変化されることを可能にし、これは局部発振器(すなわち、202)のバンクを用いることによって達成され得る。パルス動作モードでは、特に、システム200の範囲は、次の式によって制御される。
ここで、Rは測定され得る距離もしくは範囲であり;σは、ターゲットのレーダ断面であり(たいてい、物理的な断面と等しくない);S/Nは、中間周波数IFフィルタ出力の単一パルスSNRであり(エンベロープ検出器の入力);kTBは、レシーバ帯域幅B(B≒1/パルス幅)における有効入力ノイズ電力であり;Fはレシーバ(派生パラメータ)のノイズ指数であり;Pはピーク送信電力であり;Gはアンテナ電力ゲインであり;λは放射の波長であり(すなわち、200GHzでは≒1.5mm);nは、レシーバのパルスの積算数であり(多重パルス平均);E(n)は積算の効率である。システム200を含む、モノリシックに集積した低電力ICでは、この範囲は概ね1メートル未満である。
図3を参照すると、LO202の一例をより詳細に見ることができる。概して、LO202は、基準信号REFから信号FL01およびFL02を発生させる位相ロックループ326(PLL)と、パルス信号TPULSEを生成するためのカウンタ322およびパルス発生器324とを用いる。PLL326は、概して、位相検出器302と、チャージポンプ304と、ローパスフィルタ304と、増幅器310および312と、電圧制御発振器(VOC)308と、分周器(ディバイダ)320、318、316および314とを含む。動作において、位相検出器302は、分周器314からのフィードバック信号と基準信号REFとを受け取り、かつ(チャージポンプ304およびローパスフィルタ306とともに)VOC308のためのチューニング電圧を発生する。典型的に、VCO308は、増幅器310および312によって増幅され、信号FL01を生成する高周波数信号(すなわち、100GHz、67GHz、50GHz、もしくは40GHz)を発生する。分周器320(概して、インジェクションロックされる、2分周の周波数分周器である)は、信号FL02を出力するために、増幅器の出力を受け取る。信号FL02は、その後分周器318(概ね、2分周の電流モード論理分周器である)へ提供される。分周器318の出力は分周器316(概ね、8分周の電流モード論理分周器である)へ提供され、分周器316の出力は分周器314(概ね、M分周のCMOS分周器である)へ提供され、フィードバック信号を発生させる。カウンタ322は、制御信号CNTLと分周器314からのフィードバック信号とに基づきカウント信号を発生し、パルス発生器234は、カウンタ322からのカウント信号、分周器318および320の出力の少なくとも一部に基づきパルス信号TPULSEを生成する。
図4では、トランシーバ204−1〜204−Nのうちの1つ(204−Aと呼ぶ)の一例をより詳細に見ることができる。図示のように、トランシーバ204−Aは、概して、各々がラジエータ426(すなわち、アンテナ)に結合された、送信路402−Aと受信路404−Aとを含む。送信中、位相シフタ404(概ねコントローラ230によって制御される)は、LO202からの信号FL01を受け取り、それに応じて信号FL01を位相シフトする。この位相シフトされた信号は、増幅器408によって増幅され、逓倍器(マルチプライヤ)410−A(これは典型的に3倍の逓倍器である)によって逓倍され、信号FL01が所望の周波数範囲に増大することを可能にする。例えば、信号FL01が約67GHzである場合、逓倍器410−Aは、約201GHzの周波数を有する信号を出力するであろう。この逓倍された信号は、ILVCO412へ提供され、これは、概して、逓倍器410−Aからの損失を補償するために使用される。さらに、ILVCO412は、パルス信号TPULSEを受け取る。電力増幅器(PA)414は、その後、ラジエータ426を介した送信のためにILVCO412の出力を増幅する。典型的に、信号FL01が約67GHzの周波数を有するとき、パルス信号TPULSEのパルス幅は、約30ps、60ps、もしくは90psである。受信中、ラジエータ426が信号を受け取り、この信号が増幅器420によって増幅される。この増幅された信号は、信号FL01の倍数の周波数を有する信号と混合される。典型的に、逓倍器416(概して、2倍の逓倍器である)は、増幅器408からの出力を受け取り、その結果が増幅器418によって増幅され、ミキサ422に提供される。混合された出力は、その後、増幅器424によって増幅され、加算回路210へ提供される。また、ミキサ422は、2010年12月21日に出願された「ダウンコンバーションミキサ」という発明の名称の、係属中のPCT出願(対応米国特許出願番号12/871,626)において説明される。
図5を参照すると、トランシーバ204−1〜204−Nの1つ(204−Bとよぶ)の代替的な構成をより詳細に見ることができる。送信路402−Bは、送信路402−Aと同様である。しかしながら、逓倍器410−Aが逓倍器410−Bに置き換えられている。より低い周波数信号FL01に適応するために、概して、逓倍器410−Bは、逓倍器410−Aよりも広範な範囲を有する。例えば、信号FL01が50GHzの周波数を有する場合、逓倍器410−Bは、約200GHzの信号を発生するように4倍の逓倍器とすることができる。さらに、より低い周波数信号FL01に適応するために、受信路404−Bは、増幅器424と408の出力を混合するミキサ428と、増幅器430とを含む。また、信号FL01が約50GHzの周波数を有するとき、パルス信号TPULSEのパルス幅は、約40psもしくは80psであり得る。
図6を参照すると、トランシーバ204−1から204−Nの別の代替トランシーバ(204−Cと呼ぶ)をより詳細に見ることができる。ここでは、D型フリップフロップ432がパルス信号TPULSEのパス内に含まれている。すなわち、フリップフロップ432の入力端子がパルス信号TPULSEを受け取り、他方で、フリップフロップは、増幅器408の出力によってクロックされる。さらに、逓倍器416および増幅器418が、増幅器434に置換されている。この構成は、概して、更により低い周波数範囲(すなわち40GHz)に有益であり、パルス信号TPULSEのパルス幅が約50psもしくは100psを生成し得る。
図7では、トランシーバ204−1から204−Nの更に別の代替トランシーバ(204−Dと呼ぶ)をより詳細に見ることができる。送信路402−Dはパス204−Aに類似する。しかしながら、逓倍器410−Aが逓倍器410−Dで置き換えられ、他方で、増幅器408が取り除かれている。高い周波数を有する信号FL01に適応するために、逓倍器410−Dは、概して、より低い範囲を有する。例えば、信号FL01が約100GHzの周波数を有する場合、逓倍器410−Dは2倍の逓倍器とすることができる。さらに、受信路404−Dのために、逓倍器416および増幅器418が取り除かれ、その結果、ミキサ422が、LNAの出力を位相シフタ406の出力に混合している。
ここで図8を参照すると、逓倍器410および/または416の一例の回路図を見ることができる。このタイプの逓倍器410および/または416は、非常に高い周波数(すなわち、200GHz)を生成するために、概してトランシーバ204−1〜204−N内で用いられる。これは、このような高周波数信号の直接的な生成が非常に困難であるためである。概して、逓倍器410および/または416は、差動チョーク802と、整流インターリーバ804と、VCO806とを用いる。典型的に、VCO806は2つの発信器タンクを用いて、差動同相信号VIPおよびVIMと、差動直交信号VQMおよびVQPとから2対の出力信号を発生させる。典型的に、VOC806は、MOSトランジスタQ5〜Q12と、インダクタL3〜L6と、コンデンサC1およびC2とを含む。整流インターリーバ804は、2つのトランジスタ差動対Q1/Q2およびQ3/Q4と電流源810および812とを用いて、シングルエンドの出力信号OUTを発生させるためにVCO806からの出力をインターリーブする。さらに、終端808と(差動チョーク802からの)インダクタL1およびL2とが、整流インターリーバ804に結合される。典型的に、電力出力は、ILCVO412をロックするのに充分である(すなわち、−20bBm)。
図9では、位相調整器406の一例を見ることができる。ここでは、差動入力信号IN(概して、LO202からの信号FL01である)が、MOSトランジスタの差動対Q13/Q14、Q15/Q16、Q17/Q18およびQ19/Q20(これらはインダクタL7およびL8にも結合される)に提供される。コントローラ236から受け取られた制御信号VC1〜VC4に基づき、トランジスタQ21〜Q24は、差動対Q13/14、Q15/16、Q17/18、Q19/Q20を活性化して、約±22.5℃未満の全位相シフト範囲を有する差動入力信号INの位相回転を生じさせる。あらゆる帯域幅要件を概ね緩和し、かつ、電力損失を効果的に回復するために、典型的に、位相シフトは、より低い周波数領域(すなわち、50GHz)で実行される。
図10を参照すると、ILVCO412の一例の回路図を見ることができる。ILVCO412は、概して、逓倍器410の損失のために用いられる。理論的には、ロックする範囲の全体に亘って中心周波数が有限のゲインと一致する場合、ILVCO412は無限のゲインを提供することができる。典型的に、MOSトランジスタQ25およびQ28は、それぞれのゲートでバラン1002に結合され、バラン1002は、逓倍器410(すなわち、410−A、410−B、もしくは410−C)からの出力を受け取る。代替的な構成では、MOSトランジスタQ28は、そのゲートで、逓倍器410(すなわち、410−A、410−B、もしくは410−C)からの出力を受け取ることができ、他方で、MOSトランジスタQ28は、そのゲートでパルス信号TPULSEを受け取る。これらのトランジスタQ25およびQ28は、概して、ゲイン段階(概して、クロス結合されたMOSトランジスタQ26およびQ27を含む)とオシレータタンク(概して、コンデンサC3およびC4と、インダクタL9およびL10を含む)とに並列に結合される。代替的に、出力電力を削減させながらも、あらゆる同調範囲要件を緩和するために、出力の第2のハーモニック(調和)が、第1のハーモニックの代わりに使用され得る。例示として、ILVCO412の特性を、第1および第2のハーモニックの双方を用いる以下の表1で見ることができる。
図11では、PA414および/またはLNA420の一例の回路図を見ることができる。概して、PA414および/またはLNA420は、線形増幅および隔離を提供することができ、PA414および/またはLNA420の特徴のひとつは、速いパルス時間(すなわち、数十ピコ秒)で電力ゲートされる能力をもつことである。PA414および/またはLNA420は、概して、インダクタL11〜L15と、コンデンサC5〜C7と、トランジスタQ29およびQ30とを含む。ここで、トランジスタQ29およびQ30に増幅を提供するために、コンデンサC5〜C7は、直列もしくはシャントインダクタL11〜L15によって共振される。さらに、PA414および/またはLNA420の入出力は、入力もしくは出力インピーダンスに整合され得る。例えば、PA414では、出力インピーダンスは、ラジエータ426に整合され得る。さらに、図11に示される回路は、複数段にカスケード接続され得、その場合ゲインは、一段につき0dB〜2dBとの間であり得る。
図12を参照すると、ラジエータ426の一例を見ることができる。ここで、ラジエータ426は、基板210上に形成されたパッチアンテナであるとして示される。このパッチアンテナは、概して、グランドストリップおよび放射エッジ1202に対し概ね平行であるスロット1208を有するパッチ1204を含む。約410GHzの周波数(空気中で約0.75mmの波長を有する)では、パッチ1204の幅Wおよび長さLはそれぞれ約200μmであり、スロットは2μmの幅である。パッチアンテナの比率は、所望の出射周波数(および波長)に適応するように変更することができる。このようなラジエータ426(すなわち、パッチアンテナ)は、図13で示されるようなアレイに形成され得る。代替的に、ラジエータ426は、ボンドワイヤの八木・宇田アンテナであっても良い。
システム200のデータ帯域幅が非常に高いので(すなわち、約数十ギガヘルツ)、レシーバ回路228によって受信された信号をディジタル化するADCを使用することは、概して非実用的である。図14および図15では、レシーバ回路228の動作を概ね描くタイミング図が示され、そこでは、各々が、受信された信号を再構成するためにトリガー信号を使用する。図14では、可変セレクタ220が、トリガー信号に続いて種々の期間(すなわち、Δ〜Δ)でスイッチ218−1〜218−Nを活性化して、受け取られた信号の一部をADC222−1〜222−Nの各々が分解することを可能にする。他方、図15は、スイッチ218−1〜218−Nのための制御メカニズムの一部として、期間(すなわち、Δ〜Δ)に続くエンベロープ信号を使用する。
これを達成するには、実施され得るいくつかのアプローチがある。図16には、ひとつの構成の一例を見ることができる。この構成では、スイッチ218−1〜218−Nは、ツェナーダイオードD1〜DNと、キャパシタCS1〜CSNと、パルス回路1602−1〜1602−N(概して、可変セレクタ220によって制御される)とを含む。これらのスイッチ218−1〜218−Nは、各キャパシタCS1〜CSNが「スローの」ADC222−1〜222−Nに結合される入力サンプリングネットワークとして動作する。概して、このアプローチは、非常に小さなアパーチャーと、非常に正確なクロック発生とを必要とすることがある。
他の構成を図17で見ることができる。この構成では、ADC222−1〜222−N(222という)は、約100GHzのクロックで、約10GHzの帯域幅を直接ディジタル化し得る、ローパス/バンドパスのシグマ−デルタコンバータである。ADC222は、概して、フィルタ1702と、量子化器1704と、遅延1712と、ディジタルアナログコンバータ(DAC)1714と、増幅器1716および1718とを含む。量子化器1704は、概して、量子化器1706−1および1706−2と、クロック分周器1710と、逓倍器1708とを含む。動作において、フィードバック信号(増幅器1718によって増幅される)が、入力信号に結合されて、フィルタ1702によってフィルタされる。このフィルタされた出力は、フィードバック信号(増幅器1716によって増幅される)と組み合わされる。量子化器1714(概して、1.5GHzで動作する、2ビット、2方向のインターリーブされる量子化器である)は、信号を量子化する(信号は、その後遅延1712によって遅延され、DAC1714によってフィードバック信号へ変換される)。
フィルタ1702は図18でより詳細に見ることができる。特に、フィルタ1702は、増幅器およびLCフィルタとして動作する。これを達成するために、フィルタ1702は、概して、トランスコンダクタセル1804(概して、トランジスタQ31〜Q36と、リニアライザ1802と、スイッチS1およびS2とを含む)と、負のトランスコンダクタセル1806(概して、トランジスタQ37〜Q40を含む)とを含み、それぞれは、LC回路1808(概して、インダクタL16およびL17と、コンデンサC8を含む)に結合される。
さらに別のアプローチを、図19A、図19B、および図19Cにおいて見ることができる。ここでは、時間対ディジタルコンバータ1902が、ADC222−1〜222−Nのそれぞれに結合されるが、222と番号付された唯一のADCのみが示される。このコンバータ1902は、サブピコ秒の分解能を有し、動作において、入力信号が論理高もしくは「1」に遷移したときにイネーブルされる。これは、ゲートされるリングオシレータ1904を活性化し、その結果、カウンタ1906がオシレータ1904のタップから計数動作を実行することができる。
図20を参照すると、加算回路210の一例の回路図を見ることができる。典型的に、加算回路210は、加算増幅器ツリーとして形成される加算する増幅器である。図20に示されるように、各加算回路もしくは加算増幅器2002は、一対の入力信号を受け取る。ツリーの最初のステージ2004−1では、各加算回路2002が、一対のトランシーバ(すなわち、204−1と204−1)に結合される。そして、各後続のステージ(すなわち、2004−2)が、前のステージ(すなわち、2004−1)から一対の加算回路2002からの入力信号を受け取る。その結果、ツリーは、logNの深さを有し、ここでNは、トランシーバ204−1〜204−Nの数である。
例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又は複数の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることを意図している。当業者であれば、多くの他の実施例もしく変更もまた、本発明の特許請求の範囲内で可能であることが理解するであろう。

Claims (20)

  1. 局部発振器信号とパルス信号とを発生する局部発振器と、
    局部発振器信号を少なくとも分配するように前記局部発振器に結合される分配ネットワークと、
    複数のトランシーバであって、各トランシーバが、ラジエータと前記ラジエータに結合される送信路と前記ラジエータに結合される受信路とを含む、前記複数のトランシーバと、
    前記トランシーバの各々の受信路に結合されるレシーバ回路と、
    を含む装置であって、
    各トランシーバの送信路が、
    前記局部発振器信号を受け取るように前記分配ネットワークに結合される位相シフタと、
    位相シフトされた局部発振器信号を受け取るように前記位相シフタに結合される逓倍器と、
    前記逓倍器に結合されるインジェクションロック電圧制御発振器(ILVCO)と、
    前記ILVCOに結合され、前記パルス信号を受け取る電力増幅器(PA)と、
    を含み、
    前記装置がパルス放射モードと波放射モードとを含む少なくとも2つのタイプの動作モードを有る、装置。
  2. 請求項1に記載の装置であって、
    前記局部発振器信号が第1の局部発振器信号を更に含み、
    前記局部発振器が、
    基準信号を受け取り、前記第1の局部発振器信号と第2の局部発振器信号とを発生する位相ロックループ(PLL)と、
    制御信号を受け取り、PLLに結合されるカウンタと、
    前記カウンタとPLLとに結合されるパルス発生器と、
    を更に含み、
    前記パルス発生器が、前記第2の局部発振器信号と前記カウンタからの出力信号との少なくとも一部に基づき前記パルス信号を発生する、装置。
  3. 請求項2に記載の装置であって、
    前記PLLが、
    前記基準信号を受け取る位相検出器と、
    前記位相検出器に結合されるチャージポンプと、
    前記チャージポンプに結合されるローパスフィルタと、
    前記ローパスフィルタに結合される電圧制御発振器(VCO)と、
    前記VCOに結合される増幅器と、
    前記VCOと前記位相検出器との間に互いに直列に結合される複数の分周器と、
    を更に含む、装置。
  4. 請求項2に記載の装置であって、
    各トランシーバの前記送信路が、前記位相シフタと前記逓倍器との間に結合される増幅器を更に含む、装置。
  5. 請求項4に記載の装置であって、
    前記ILVCOが、
    第1のノードと、
    第2のノードと、
    前記第1のノードと第2のノードとの間に結合される誘導性ネットワークと、
    前記第1のノードと第2のノードとの間に結合される容量性ネットワークと、
    ソースまたはドレインで前記第1のノードに結合され、ゲートで前記第2のノードに結合される第1のMOSトランジスタと、
    ソースまたはドレインで前記第2のノードに結合され、ゲートで前記第1のノードに結合される第2のMOSトランジスタと、
    前記第1のMOSトランジスタに並列に結合される第3のMOSトランジスタと、
    前記第2のMOSトランジスタに並列に結合される第4のMOSトランジスタと、
    前記増幅器に結合され、前記第3および第4のMOSトランジスタのゲートに結合されるバランと、
    を更に含む、装置。
  6. 請求項5に記載の装置であって、
    前記PAが、
    前記ILVCOからの出力を受け取る第1のキャパシタと、
    前記第1のキャパシタに結合される第1のインダクタと、
    前記第1のインダクタに結合される第2のインダクタと、
    前記第2のインダクタに結合される第2のキャパシタと、
    第3のインダクタと、
    ゲートで前記第1および第2のインダクタに結合され、前記第3のインダクタに結合される、第5のMOSトランジスタと、
    第4のインダクタと、
    第5のインダクタと、
    ゲートで前記パルス信号を受け取り、前記第4のインダクタと第5のインダクタとの間に結合される第6のMOSトランジスタと、
    前記第3のインダクタと第5のインダクタとの間に結合される第3のキャパシタと、
    を更に含む、装置。
  7. 請求項4に記載の装置であって、
    前記増幅器が第1の増幅器を更に含み、前記逓倍器が第1の逓倍器を更に含み、
    各トランシーバの前記受信路が、
    前記ラジエータに結合される低ノイズ増幅器(LNA)と、
    前記第1の増幅器に結合される第2の逓倍器と、
    前記第2の逓倍器に結合される第2の増幅器と、
    前記LNAと前記第2の増幅器とに結合されるミキサと、
    前記ミキサに結合される第3の増幅器と、
    を更に含む、装置。
  8. 請求項7に記載の装置であって、
    前記ミキサが第1のミキサを更に含み、
    各トランシーバの受信路が、
    前記第1および第2の増幅器に結合される第2のミキサと、
    前記第2のミキサに結合される第4の増幅器と、
    を更に含む、装置。
  9. 請求項4に記載の装置であって、
    前記増幅器が第1の増幅器を更に含み、
    各トランシーバの送信路が、前記パルス信号を受け取り、前記第1の増幅器とILVCOとPAとに結合されるフリップフロップを更に含み、
    前記逓倍器が第1の逓倍器を更に含み、
    各トランシーバの受信路が、
    ラジエータに結合されるLNAと、
    前記ILVCOに結合される第2の増幅器と、
    前記LNAと前記第2の増幅器とに結合されるミキサと、
    前記ミキサに結合される第3の増幅器と、
    を更に含む、装置。
  10. 請求項1に記載の装置であって、
    各位相シフタが、
    第1の入力端子と、
    第2の入力端子と、
    前記第1の入力端子に結合される第1のインダクタと、
    前記第2の入力端子に結合される第2のインダクタと、
    複数の位相シフタと、
    を更に含み、
    各位相シフタが、
    ドレインで前記第1の入力端子に結合される第1のMOSトランジスタと、
    ドレインで前記第2の入力端子に結合される第2のMOSトランジスタと、
    第1および第2のMOSトランジスタのソースにドレインで結合される第3のMOSトランジスタと、
    を含む、装置。
  11. 請求項10に記載の装置であって、
    前記逓倍器が、
    差動チョークと、
    前記差動チョークに結合される整流インターリーバと、
    前記整流インターリーバに結合されるVCOと、
    を更に含む、装置。
  12. 請求項1に記載の装置であって、
    前記レシーバ回路が、
    各トランシーバの受信路に結合される加算回路と、
    前記加算回路に結合される増幅器と、
    前記増幅器に結合されるフィルタと、
    前記増幅器に結合されるディジタル化回路と、
    を更に含む、装置。
  13. 請求項12に記載の装置であって、
    前記局部発振器信号が第1の局部発振器信号を更に含み、前記局部発振器が第2の局部発振器信号を発生し、前記レシーバ回路が、前記加算回路と前記増幅器との間に結合され、前記第2の局部発振器信号を受け取るミキサを更に含む、装置。
  14. 局部発振器であって、
    基準信号を受け取る位相検出器と、
    前記位相検出器に結合されるチャージポンプと、
    前記チャージポンプに結合されるローパスフィルタと、
    40GHzよりも大きい周波数を有する第1の局部発振器信号を発生する局部発振器VCOと、
    前記第1の局部発振器信号から発生されたフィードバック信号を前記位相検出器に提供するように前記局部発振器VCOと前記位相検出器との間に互いに直列に結合される複数の分周器であって、複数の分周器の少なくとも1つが20GHzよりも大きな周波数を有する第2の局部発振器信号を発生する、前記複数の分周器と、
    前記フィードバック信号と制御信号とを受け取るカウンタと、
    前記第2の局部発振器信号を受け取り、前記カウンタに結合され、パルス信号を発生するパルス発生器と、
    を含む、前記局部発振器と、
    前記第1の局部発振器信号を少なくとも分配するように前記局部発振器に結合される分配ネットワークと、
    複数のトランシーバであって、各トランシーバが、ラジエータと前記ラジエータに結合される送信路と前記ラジエータに結合される受信路とを含み、前記ラジエータがアレイに配列され、各トランシーバの送信路が、前記第1の局部発振器信号を受け取るように前記分配ネットワークに結合される位相シフタと、位相シフトされた第1の局部発振器信号を受け取るように前記位相シフタに結合される逓倍器と、ILVCOと、ILVCOとラジエータとに結合され、パルス信号を受け取るPAとを有する、前記複数のトランシーバと、
    トランシーバの各々の受信路に結合されるレシーバ回路と、
    を含む、装置であって、
    前記ILVCOが、
    第1のノードと、
    第2のノードと、
    前記第1のノードと第2のノードとの間に結合される誘導性ネットワークと、
    前記第1のノードと第2のノードとの間に結合される容量性ネットワークと、
    ソースまたはドレインで前記第1のノードに結合され、ゲートで前記第2のノードに結合される第1のMOSトランジスタと、
    ソースまたはドレインで前記第2のノードに結合され、ゲートで前記第1のノードに結合される第2のMOSトランジスタと、
    第1のMOSトランジスタに並列に結合される第3のMOSトランジスタと、
    第2のMOSトランジスタに並列に結合される第4のMOSトランジスタと、
    前記第1の逓倍器と第3および第4のMOSトランジスタのゲートとに結合されるバランと、
    を含む、装置。
  15. 請求項14に記載の装置であって、
    前記PAが、
    ILVCOからの出力を受け取る第1のキャパシタと、
    第1のキャパシタに結合される第1のインダクタと、
    第1のインダクタに結合される第2のインダクタと、
    第2のインダクタに結合される第2のキャパシタと、
    第3のインダクタと、
    ゲートで第1および第2のインダクタに結合され、第3のインダクタに結合される第5のMOSトランジスタと、
    第4のインダクタと、
    第5のインダクタと、
    ゲートで前記パルス信号を受け取り、第4のインダクタと第5のインダクタとの間に結合される第6のMOSトランジスタと、
    第3のインダクタと第5のインダクタとの間に結合される第3のキャパシタと、
    を更に含む、装置。
  16. 請求項15に記載の装置であって、
    前記レシーバ回路が、
    各トランシーバの受信路に結合される加算回路と、
    前記加算回路に結合される増幅器と、
    前記増幅器に結合されるフィルタと、
    前記増幅器に結合されるディジタル化回路と、
    を更に含む、装置。
  17. 請求項16に記載の装置であって、
    前記レシーバ回路が、前記加算回路と前記増幅器との間に結合され、前記第2の局部発振器信号を受け取るミキサを更に含む、装置。
  18. アレイを形状する或るパターンに配列される複数のラジエータと、
    局部発振器信号とパルス信号とを発生する局部発振器と、
    前記局部発振器信号を少なくとも分配するように前記局部発振器に結合される分配ネットワークと、
    複数の送信路であって、各送信路が前記分配ネットワークと少なくとも1つのラジエータとの間に結合され、各送信路が、前記局部発振器信号を受け取るように前記分配ネットワークに結合される位相シフタと、位相シフトされた局部発振器信号を受け取るように前記位相シフタに結合される逓倍器と、前記逓倍器に結合されるILVCOと、前記ILVCOに結合され、前記パルス信号を受け取るPAとを含む、前記複数の送信路と、
    複数の受信路であって、各受信路が少なくとも1つのラジエータに結合される、前記複数の受信路と、
    各受信路に結合されるレシーバ回路と、
    各位相シフタに結合されるコントローラと、
    を含む装置であって、
    前記装置がパルス放射モードと波放射モードとを含む少なくとも2つのタイプの動作モードを有る、装置。
  19. 請求項18に記載の装置であって、
    前記局部発振器信号が第1の局部発振器信号を更に含み、
    前記局部発振器が、
    基準信号を受け取り、前記第1の局部発振器信号と第2の局部発振器信号とを発生するPLLと、
    制御信号を受け取り、前記PLLに結合されるカウンタと、
    前記カウンタと前記PLLとに結合されるパルス発生器であって、前記第2の局部発振器信号と前記カウンタからの出力との少なくとも一部に基づきパルス信号を発生する、前記パルス発生器と、
    を更に含む、装置。
  20. 請求項19に記載の装置であって、
    前記PLLが、
    前記基準信号を受け取る位相検出器と、
    前記位相検出器に結合されるチャージポンプと、
    前記チャージポンプに結合されるローパスフィルタと、
    前記ローパスフィルタに結合されるVCOと、
    前記VCOに結合される増幅器と、
    前記VCOと前記位相検出器との間に互いに直列に結合される複数の分周器と、
    を更に含む、装置。
JP2013528180A 2010-09-09 2010-12-21 テラヘルツ位相アレイシステム Active JP5781162B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/878,484 US8472884B2 (en) 2010-09-09 2010-09-09 Terahertz phased array system
US12/878,484 2010-09-09
PCT/US2010/061576 WO2012033509A1 (en) 2010-09-09 2010-12-21 Terahertz phased array system

Publications (2)

Publication Number Publication Date
JP2013543111A JP2013543111A (ja) 2013-11-28
JP5781162B2 true JP5781162B2 (ja) 2015-09-16

Family

ID=45806075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013528180A Active JP5781162B2 (ja) 2010-09-09 2010-12-21 テラヘルツ位相アレイシステム

Country Status (4)

Country Link
US (1) US8472884B2 (ja)
JP (1) JP5781162B2 (ja)
CN (1) CN103080768B (ja)
WO (1) WO2012033509A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513607B2 (en) * 2011-04-12 2013-08-20 Texas Instruments Incorporated Analog baseband circuit for a terahertz phased array system
US9275690B2 (en) 2012-05-30 2016-03-01 Tahoe Rf Semiconductor, Inc. Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof
US9509351B2 (en) 2012-07-27 2016-11-29 Tahoe Rf Semiconductor, Inc. Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver
TWI516018B (zh) * 2012-09-21 2016-01-01 國立交通大學 倍頻裝置及其操作方法
US8994585B2 (en) * 2012-10-23 2015-03-31 Texas Instruments Incorporated Fine grained duty cycling and timing control for pulsed radar
US8895913B2 (en) 2012-12-17 2014-11-25 Wave Works, Inc. Traveling wave based THz signal generation system and method thereof
US9191057B2 (en) 2012-12-28 2015-11-17 International Business Machines Corporation Scalable polarimetric phased array transceiver
US9722310B2 (en) 2013-03-15 2017-08-01 Gigpeak, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication
US9184498B2 (en) 2013-03-15 2015-11-10 Gigoptix, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof
US9666942B2 (en) 2013-03-15 2017-05-30 Gigpeak, Inc. Adaptive transmit array for beam-steering
US9716315B2 (en) 2013-03-15 2017-07-25 Gigpeak, Inc. Automatic high-resolution adaptive beam-steering
US9531070B2 (en) 2013-03-15 2016-12-27 Christopher T. Schiller Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof
US9780449B2 (en) 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
US9837714B2 (en) 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof
US9444438B2 (en) 2013-06-10 2016-09-13 Stmicroelectronics S.R.L. Frequency doubler and related method of generating an oscillating voltage
CN103454637B (zh) * 2013-09-07 2015-05-20 西安电子科技大学 基于调频步进频的太赫兹逆合成孔径雷达成像方法
US9759807B2 (en) * 2013-10-25 2017-09-12 Texas Instruments Incorporated Techniques for angle resolution in radar
US9341709B2 (en) * 2014-01-10 2016-05-17 Korea Advanced Institute Of Science And Technology Image sensing device and focal plane array device using frequency conversion for real-time terahertz imaging
CN105445725B (zh) * 2014-08-20 2018-03-23 宏达国际电子股份有限公司 雷达侦测***
US9442066B2 (en) 2014-10-03 2016-09-13 Wave Works, Inc. Traveling wave based THz signal generation system and method thereof
CN104597454B (zh) * 2015-01-21 2017-07-21 中国空间技术研究院 一种基于太赫兹主动测云雷达的测云实验装置及方法
US9596040B2 (en) 2015-02-19 2017-03-14 Telefonaktiebolaget Lm Ericsson (Publ) Local oscillator phase synchronization for beamforming and MIMO
US10809235B2 (en) * 2015-10-21 2020-10-20 Texas Instruments Incorporated Ultrasonic transducer system and method for bi-modal system responses
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10171053B2 (en) * 2016-05-05 2019-01-01 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with an injection-locked oscillator driver stage
TWI671950B (zh) * 2017-07-07 2019-09-11 國立中山大學 主動式相位切換陣列
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
CN106533438B (zh) * 2016-10-21 2019-02-22 天津大学 一种采用cmos工艺实现的太赫兹频率合成器
DE102016124783A1 (de) * 2016-12-19 2018-06-21 Infineon Technologies Ag Hochfrequenzvorrichtung und entsprechendes Verfahren
TWI744822B (zh) 2016-12-29 2021-11-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
TWI616669B (zh) * 2017-02-07 2018-03-01 國立中山大學 正交自我注入鎖定雷達
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10498296B2 (en) 2017-03-20 2019-12-03 Texas Instruments Incorporated Differential amplifier with variable neutralization
CN107124171A (zh) * 2017-05-04 2017-09-01 李海莲 一种用于无线通信领域的多路复用器
US10630249B2 (en) 2017-08-04 2020-04-21 Texas Instruments Incorporated Low power mode of operation for mm-wave radar
CN111371430B (zh) * 2018-12-26 2023-08-08 深圳市中兴微电子技术有限公司 一种矢量合成移相器和矢量合成移相方法
US10826514B1 (en) * 2019-10-15 2020-11-03 Ciena Corporation Noise-shaping enhanced gated ring oscillator based analog-to-digital converters
WO2021166131A1 (ja) 2020-02-19 2021-08-26 三菱電機株式会社 無線電力伝送装置
CN111781581B (zh) * 2020-07-09 2023-06-16 电子科技大学 一种适用于精细手势识别的太赫兹雷达***
US11469876B1 (en) * 2020-09-25 2022-10-11 Raytheon Company Trigger to data synchronization of gigahertz digital-to-analog converters
US11982734B2 (en) 2021-01-06 2024-05-14 Lassen Peak, Inc. Systems and methods for multi-unit collaboration for noninvasive detection of concealed impermissible objects
US12000924B2 (en) 2021-01-06 2024-06-04 Lassen Peak, Inc. Systems and methods for noninvasive detection of impermissible objects
WO2022266818A1 (zh) * 2021-06-21 2022-12-29 华为技术有限公司 集成电路、无线接收机和终端
US20240014562A1 (en) * 2022-07-08 2024-01-11 City University Of Hong Kong Radiator for terahertz electromagnetic radiation

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250953A (en) 1976-11-19 1993-10-05 The Marconi Company Limited Tracking radar systems
US4394660A (en) * 1980-12-18 1983-07-19 Eaton Corporation Phased array feed system
US4568940A (en) 1981-12-22 1986-02-04 Hughes Aircraft Company Dual-mode radar receiver
US4470049A (en) * 1982-03-03 1984-09-04 Raytheon Company Transmitter receiver operating at 94 GHz
JPH0340691A (ja) * 1989-07-07 1991-02-21 Sony Corp ビデオ信号記録再生装置
FR2706624B1 (fr) * 1993-06-14 1995-09-29 Dassault Electronique Dispositif radar de surveillance au sol, notamment pour aéroport.
JPH10145143A (ja) * 1996-11-11 1998-05-29 Sharp Corp マイクロ波・ミリ波注入型同期発振器
JP3952610B2 (ja) * 1998-09-30 2007-08-01 株式会社デンソー Fmcwレーダ装置の高周波回路及びfmcwレーダ装置
JP3759876B2 (ja) * 2000-12-26 2006-03-29 シャープ株式会社 アンテナ一体化ミリ波回路
JP2002299943A (ja) * 2001-04-02 2002-10-11 Murata Mfg Co Ltd フェーズドアレーアンテナ装置およびそれを用いたレーダ装置
JP2003037868A (ja) * 2001-07-24 2003-02-07 Nippon Telegr & Teleph Corp <Ntt> 通信装置
US6587072B1 (en) 2002-03-22 2003-07-01 M/A-Com, Inc. Pulse radar detection system
JP4413729B2 (ja) * 2004-09-27 2010-02-10 三菱電機株式会社 2周波発振器およびレーダ装置
JP2005287065A (ja) * 2005-04-21 2005-10-13 Sharp Corp ミリ波帯通信装置
JP4777715B2 (ja) * 2005-08-03 2011-09-21 シャープ株式会社 無線送信装置および無線送受信システム
JP4652188B2 (ja) * 2005-09-21 2011-03-16 三菱電機株式会社 高周波モジュール装置
US7298217B2 (en) * 2005-12-01 2007-11-20 Raytheon Company Phased array radar systems and subassemblies thereof
GB0614093D0 (en) * 2006-07-14 2006-08-23 Bae Systems Plc Deployable antenna system
US7884768B2 (en) * 2006-11-08 2011-02-08 The Boeing Company Compact, dual-beam phased array antenna architecture
JP5354971B2 (ja) 2007-08-31 2013-11-27 キヤノン株式会社 イメージング方法及び装置
JP2010273283A (ja) * 2009-05-25 2010-12-02 Mitsubishi Electric Corp 送受信装置
JP2011259091A (ja) * 2010-06-07 2011-12-22 Sony Corp 信号伝送システム、信号処理装置、基準信号送信装置、基準信号受信装置、電子機器、信号伝送方法
US8513607B2 (en) * 2011-04-12 2013-08-20 Texas Instruments Incorporated Analog baseband circuit for a terahertz phased array system
US20120313895A1 (en) * 2011-06-10 2012-12-13 Texas Instruments Incorporated Touch screen

Also Published As

Publication number Publication date
US8472884B2 (en) 2013-06-25
CN103080768A (zh) 2013-05-01
JP2013543111A (ja) 2013-11-28
US20120062286A1 (en) 2012-03-15
WO2012033509A1 (en) 2012-03-15
CN103080768B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
JP5781162B2 (ja) テラヘルツ位相アレイシステム
US10949024B2 (en) Touch screen
Yi et al. A 220-to-320-GHz FMCW radar in 65-nm CMOS using a frequency-comb architecture
Hitzler et al. Ultracompact 160-GHz FMCW radar MMIC with fully integrated offset synthesizer
Yi et al. A 24/77 GHz dual-band receiver for automotive radar applications
Sarmah et al. 235–275 GHz (x16) frequency multiplier chains with up to 0 dBm peak output power and low DC power consumption
US8895913B2 (en) Traveling wave based THz signal generation system and method thereof
US8513607B2 (en) Analog baseband circuit for a terahertz phased array system
Peng et al. A 94 GHz 3D image radar engine with 4TX/4RX beamforming scan technique in 65 nm CMOS technology
Levinger et al. High-performance E-band transceiver chipset for point-to-point communication in SiGe BiCMOS technology
US9442066B2 (en) Traveling wave based THz signal generation system and method thereof
Lee et al. Multi-mode 60-GHz radar transmitter SoC in 45-nm SOI CMOS
JP2014533478A (ja) 遅延ロックループ
Liang et al. A 311.6 GHz Phase-locked Loop in 0.13 µm SiGe BiCMOS Process with− 90 dBc/Hz in-band Phase Noise
Patnaik et al. A 24-GHz phased-array receiver in 0.13-µm CMOS using an 8-GHz LO
Krishnaswamy et al. A variable-phase ring oscillator and PLL architecture for integrated phased array transceivers
Jamali et al. A self-mixing picosecond impulse receiver with an on-chip antenna for high-speed wireless clock synchronization
Chen et al. Wireless synchronization of mm-wave arrays in 65nm CMOS
Jamali et al. Wireless time transfer with subpicosecond accuracy based on a fully integrated injection-locked picosecond pulse detector
Starzer et al. A fully integrated 77-GHz radar transmitter based on a low phase-noise 19.25-GHz fundamental VCO
Choi et al. A Fully Integrated 490-GHz CMOS Receiver Adopting Dual-Locking Receiver-Based FLL
Lin et al. 77 GHz phase‐locked loop for automobile radar system in 90‐nm CMOS technology
Mitomo et al. A 77 GHz 90 nm CMOS transceiver for FMCW radar applications
Su et al. A C-band FMCW SAR transmitter based on synthetic bandwidth technique
Jia et al. A frequency doubling two-path phased-array FMCW radar transceiver in 65nm CMOS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150714

R150 Certificate of patent or registration of utility model

Ref document number: 5781162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250