JP5774904B2 - 力率改善回路およびその制御回路、それらを用いた電子機器 - Google Patents
力率改善回路およびその制御回路、それらを用いた電子機器 Download PDFInfo
- Publication number
- JP5774904B2 JP5774904B2 JP2011109812A JP2011109812A JP5774904B2 JP 5774904 B2 JP5774904 B2 JP 5774904B2 JP 2011109812 A JP2011109812 A JP 2011109812A JP 2011109812 A JP2011109812 A JP 2011109812A JP 5774904 B2 JP5774904 B2 JP 5774904B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- generating
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
この構成によれば、第1電流と第2電流を乗算し、第3電流により除算することにより第4電流を生成できる。
この場合、DC/DCコンバータの出力電圧の上昇を抑制できる。
この場合、DC/DCコンバータの負荷の急峻な変動の影響を低減できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図1は、第1の実施の形態に係る電子機器1の構成を示す回路図である。
電子機器1は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器1は、マイコン2、信号処理回路4、DC/DCコンバータ100、整流回路102、PFC(力率改善回路)200を備える。電子機器1は、DC/DCコンバータ100の絶縁トランス(不図示)を境界として、互いに絶縁される1次側と2次側に分けられている。
PFC回路200は、昇圧型DC/DCコンバータを含み、主として、制御回路210、出力回路212を備える。出力回路212は、インダクタL1、ダイオードD1、キャパシタC1およびスイッチングトランジスタM1を含む一般的なトポロジーであるため、詳細な説明は省略する。スイッチングトランジスタM1のスイッチングにより、入力電圧VACが降圧され、出力電圧VDCが生成される。なおPFC回路200は、構成はDC/DCコンバータと言えるが、その入力電圧VACは全波整流された交流電圧であり、出力電圧VDCは直流電圧であることから、動作はAC/DCコンバータと言える。
I1=K1×V1/R1 …(1)
K1は比例定数である。
第2V/I変換回路12は、第2抵抗R2を含み、第2電圧V2を第2抵抗R2に印加することにより第2電流I2に変換する。
I2=K2×V2/R2 …(2)
K2は比例定数である。
I3=K3×VBGR/R3 …(3)
K3は比例定数である。
V4=I4×R4 …(4)
ランプ波形生成部42は、所定の周波数(たとえば65kHz)を有するのこぎり波、あるいは三角波の周期電圧VRAMPを生成する。コンパレータ44は、誤差電圧VERRと周期電圧VRAMPを比較し、交点ごとにレベルが遷移するリセット信号SRSTを生成する。リセット信号SRSTは、VERRがVRAMPを下から横切るごとに、ポジティブエッジを有する。
このPWM信号SPWMのデューティ比は、第1誤差増幅回路18を含むフィードバックループと、第2誤差増幅回路30を含むフィードバックループによって、第1検出電圧VSが基準電圧VREFと一致し、かつスイッチングトランジスタM1に流れる電流IM1の包絡線波形が、全波整流された入力電圧VACの波形と一致するように調節される。
オフセット回路16は、抵抗R1を介して、全波整流された交流電圧VACが分圧された入力電圧VBOを受け、それをオフセットして第1電圧V1を生成する。
IM11=V1/R1
I1=V1/R1 …(1a)
I2=V2/R2 …(2a)
I3=VBGR/R3 …(3a)
誤差増幅器EA1は、基準電圧VREFと第1検出電圧VSの誤差を増幅する。出力バッファ19は、プッシュプル形式を有しており、誤差増幅器EA1の出力に応じた第2電圧V2を生成する。
VF1+VF3+VF5=VF2+VF8+VF7 …(5)
が成り立つ。バイポーラトランジスタに流れるコレクタ電流は、
IC∝Is×exp(VF/VT) …(6)
VT=kT
Is:飽和電流
q:電子の電荷(1.602×10−19[C])
k:ボルツマン定数(1.38×10−23[J/K]
T:絶対温度([K])
IC1×IC3×IC5=IC2×IC6×IC7 …(7)
ここで、トランジスタQ2とQ5は同じ電流経路上に設けられるため、IC2=IC5が成り立ち、式(8)、(9)を得る。
IC1×IC3=IC6×IC7 …(8)
IC1=IC6×IC7/IC3 …(9)
IC7=I1’=I1
IC6=I2’=I2
IC3=I3’=I3
が成り立つから、式(10)が得られる。
IC1=I2×I1/I3 …(10)
この第1トランジスタQ1に流れる電流IC1が、トランジスタQ8、Q9を含むカレントミラー回路CM44のミラー比が1であるとき、式(11)を得る。
I4=IC1=I2×I1/I3 …(11)
I4=(V1×V2)/V3×R3/(R1×R2) …(12)
V4=(V1×V2)/V3×(R3×R4)/(R1×R2) …(13)
分圧された交流電圧VBOは、全波整流波形を有するため、実質的にゼロボルトまで低下する。仮に交流電圧VBOを直接第1V/I変換回路10に入力すると、演算増幅器OA1の入力電圧範囲から外れ、不感帯で動作することになるため、第1電流I1が、きれいな全波整流波形とはならずに歪んでしまう。この歪みは、全高調波歪み(THD)を悪化させる。これに対して実施の形態に係る制御回路210では、オフセット回路16を設けたことにより第1V/I変換回路10が不感帯で動作するのを防止することができ、全高調波歪みを改善できる。
第1の実施の形態では、温度特性の改善技術について説明した。第2の実施の形態では、第1の実施の形態と組み合わせて、あるいは単独で用いることにより、PFC回路の入力電力の増大にともなう最大電力の増大を抑制する技術を説明する。
Vamp<Vth1のとき、第1レベルVa、
Vth1<Vamp<Vth2のとき、第2レベルVb
Vth2<Vamp<Vth3のとき、第3レベルVc
Vth3<Vampのとき、第4レベルVd
をとる。Va<Vb<Vc<Vdである。
V4=K4×V1・V2/V3 …(14)
が成り立つ。K4は定数である。乗除算回路17は、第1の実施の形態で説明したように、第1V/I変換回路10、第2V/I変換回路12、第3V/I変換回路14、乗算器20の組み合わせで構成してもよい。この場合、第1の実施の形態と同様に、温度特性の改善の効果が得られる。なお、乗除算回路17の構成はそれには限定されず、別の構成を用いてもよい。
電圧レベル判定回路15は、複数のコンパレータCMP1〜CMP3と、複数のラッチ回路LA1〜LA3と、電圧生成部52を備える。
i番目のコンパレータCMPiは、第1電圧V1が、対応するしきい値電圧Vthiより高いときにアサート(ハイレベル)される比較信号S1_iを生成する。
PMAX=1/2×L×IL 2×fSW …(15)
インダクタL1に流れる電流ILは、係数K5を用いて式(16)で与えられる。
IL=(V4/Rs)×K5 …(16)
式(16)に式(14)を代入すると、
IL=(K4×V1・V2/V3)/Rs×K5=α・V1・V2/V3 …(16)
ただし、α=K4/Rs×K5である。
PMAX=1/2×L×(α・V1・V2/V3)2×fSW …(17)
実線(II)で示すように、第3電圧V3を固定した場合、第1電圧V1の振幅Vamp、すなわち交流電圧VACの増大にともない、最大電力PMAXはVACの2乗に比例して増大する。これに対して、図7のPFC回路200cによれば、実線(I)で示すように、振幅Vampに応じて第3電圧V3を増大させることにより、最大電力PMAXが無制限に増大するのを抑制できる。
Claims (12)
- DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と、前記第4電圧とを比較するコンパレータと、
所定の周期ごとにスイッチングトランジスタをオンし、コンパレータの出力に応じて、前記第2検出電圧が前記第4電圧より高くなるごとにスイッチングトランジスタをオフする駆動回路と、
を備え、
前記乗除算回路は、
前記第1電圧を、第1抵抗に印加することにより第1電流を生成する第1電圧/電流変換回路と、
前記第2電圧を第2抵抗に印加することにより第2電流を生成する第2電圧/電流変換回路と、
所定の電圧を第3抵抗に印加することにより第3電流を生成する第3電圧/電流変換回路と、
前記第1電流と前記第2電流を乗算し、前記第3電流により除算した第4電流を生成し、当該第4電流を第4抵抗に流すことにより、第4電圧を生成する乗算器と、
を含むことを特徴とする制御回路。 - DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と第4電圧との誤差を増幅し、誤差信号を生成する第2誤差増幅回路と、
前記誤差信号にもとづき、スイッチングトランジスタを駆動する駆動回路と、
を備え、
前記乗除算回路は、
前記第1電圧を、第1抵抗に印加することにより第1電流を生成する第1電圧/電流変換回路と、
前記第2電圧を第2抵抗に印加することにより第2電流を生成する第2電圧/電流変換回路と、
所定の電圧を第3抵抗に印加することにより第3電流を生成する第3電圧/電流変換回路と、
前記第1電流と前記第2電流を乗算し、前記第3電流により除算した第4電流を生成し、当該第4電流を第4抵抗に流すことにより、第4電圧を生成する乗算器と、
を含むことを特徴とする制御回路。 - 前記乗算器は、
第1、第2バイポーラトランジスタで構成される差動対と、それぞれのエミッタが、前記第1、第2バイポーラトランジスタそれぞれのコレクタと接続された第4、第5バイポーラトランジスタと、差動対にテイル電流を供給する電流源と、を含む差動増幅器と、
前記第3電流に応じた電流の経路上に設けられ、そのエミッタが前記第1バイポーラトランジスタのベースと接続され、そのベースが前記第2バイポーラトランジスタのコレクタに接続された第3バイポーラトランジスタと、
前記第2電流に応じた電流の経路上に設けられ、そのエミッタが前記第2バイポーラトランジスタのベースと接続された第6バイポーラトランジスタと、
前記第1電流に応じた電流の経路上に設けられ、そのエミッタが前記第6バイポーラトランジスタのベースと接続され、そのベースが、前記第4、第5バイポーラトランジスタと共通にバイアスされた第7バイポーラトランジスタと、
を含み、
前記第1、第4バイポーラトランジスタに流れる電流に応じて前記第4電流を生成し、
前記第4抵抗は、前記第4電流の経路上に設けられることを特徴とする請求項1または2に記載の制御回路。 - DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と、前記第4電圧とを比較するコンパレータと、
所定の周期ごとにスイッチングトランジスタをオンし、コンパレータの出力に応じて、前記第2検出電圧が前記第4電圧より高くなるごとにスイッチングトランジスタをオフする駆動回路と、
を備え、
前記乗除算回路は、
前記第1電圧に比例した第1電流を生成する第1電圧/電流変換回路と、
前記第2電圧に比例した第2電流を生成する第2電圧/電流変換回路と、
前記第3電圧に比例した第3電流を生成する第3電圧/電流変換回路と、
前記第1電流と前記第2電流を乗算し、前記第3電流により除算した第4電流を生成し、当該第4電流に比例した前記第4電圧を生成する乗算器と、
を含むことを特徴とする制御回路。 - DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と第4電圧との誤差を増幅し、誤差信号を生成する第2誤差増幅回路と、
前記誤差信号にもとづき、スイッチングトランジスタを駆動する駆動回路と、
を備え、
前記乗除算回路は、
前記第1電圧に比例した第1電流を生成する第1電圧/電流変換回路と、
前記第2電圧に比例した第2電流を生成する第2電圧/電流変換回路と、
前記第3電圧に比例した第3電流を生成する第3電圧/電流変換回路と、
前記第1電流と前記第2電流を乗算し、前記第3電流により除算した第4電流を生成し、当該第4電流に比例した前記第4電圧を生成する乗算器と、
を含むことを特徴とする制御回路。 - 前記乗算器は、
第1、第2バイポーラトランジスタで構成される差動対と、それぞれのエミッタが、前記第1、第2バイポーラトランジスタそれぞれのコレクタと接続された第4、第5バイポーラトランジスタと、差動対にテイル電流を供給する電流源と、を含む差動増幅器と、
前記第3電流に応じた電流の経路上に設けられ、そのエミッタが前記第1バイポーラトランジスタのベースと接続され、そのベースが前記第2バイポーラトランジスタのコレクタに接続された第3バイポーラトランジスタと、
前記第2電流に応じた電流の経路上に設けられ、そのエミッタが前記第2バイポーラトランジスタのベースと接続された第6バイポーラトランジスタと、
前記第1電流に応じた電流の経路上に設けられ、そのエミッタが前記第6バイポーラトランジスタのベースと接続され、そのベースが、前記第4、第5バイポーラトランジスタと共通にバイアスされた第7バイポーラトランジスタと、
を含み、
前記第1、第4バイポーラトランジスタに流れる電流に応じて前記第4電流を生成することを特徴とする請求項4または5に記載の制御回路。 - 前記電圧レベル判定回路は、
それぞれが、前記第1電圧がそれぞれに設定されたしきい値電圧より高いときにアサートされる比較信号を生成する、複数のコンパレータと、
それぞれが、対応する前記比較信号がアサートされるとその状態をラッチするともに、所定の周期ごとにリセットされる、複数のラッチ回路と、
前記複数のラッチ回路の状態に応じたレベルの前記第3電圧を生成する電圧生成部と、
を含むことを特徴とする請求項1から6のいずれかに記載の制御回路。 - 前記電圧レベル判定回路は、起動開始からある期間、前記第3電圧を最も高いレベルに設定することを特徴とする請求項1から7のいずれかに記載の制御回路。
- DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と、前記第4電圧とを比較するコンパレータと、
所定の周期ごとにスイッチングトランジスタをオンし、コンパレータの出力に応じて、前記第2検出電圧が前記第4電圧より高くなるごとにスイッチングトランジスタをオフする駆動回路と、
を備え、
前記電圧レベル判定回路は、起動開始からある期間、前記第3電圧を最も高いレベルに設定することを特徴とする制御回路。 - DC/DCコンバータを有する力率改善回路の制御回路であって、
全波整流波形を有する第1電圧を受ける入力電圧検出端子と、
前記DC/DCコンバータの出力電圧に応じた第1検出電圧と所定の基準電圧との誤差を増幅し、第2電圧を生成する第1誤差増幅回路と、
前記第1電圧の振幅レベルに応じた離散的なレベルをとる第3電圧を生成する電圧レベル判定回路と、
前記第1電圧と前記第2電圧を乗算し、前記第3電圧で除算することにより、第4電圧を生成する乗除算回路と、
前記DC/DCコンバータのスイッチングトランジスタに流れる電流に応じた第2検出電圧と第4電圧との誤差を増幅し、誤差信号を生成する第2誤差増幅回路と、
前記誤差信号にもとづき、スイッチングトランジスタを駆動する駆動回路と、
を備え、
前記電圧レベル判定回路は、起動開始からある期間、前記第3電圧を最も高いレベルに設定することを特徴とする制御回路。 - スイッチングトランジスタを含むDC/DCコンバータの出力回路と、
前記スイッチングトランジスタを駆動する請求項1から10のいずれかに記載の制御回路と、
を備えることを特徴とする力率改善回路。 - 商用交流電圧を全波整流する整流回路と、
前記整流回路の出力電圧を受ける請求項11に記載の力率改善回路と、
前記力率改善回路の出力電圧を受け、それを降圧または昇圧した電圧を負荷に供給するDC/DCコンバータと、
を備えることを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109812A JP5774904B2 (ja) | 2011-02-08 | 2011-05-16 | 力率改善回路およびその制御回路、それらを用いた電子機器 |
US13/366,623 US8971076B2 (en) | 2011-02-08 | 2012-02-06 | Power factor correction circuit |
CN201220040531XU CN202524286U (zh) | 2011-02-08 | 2012-02-08 | 功率因数改善电路和其控制电路、使用它们的电子设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025018 | 2011-02-08 | ||
JP2011025018 | 2011-02-08 | ||
JP2011109812A JP5774904B2 (ja) | 2011-02-08 | 2011-05-16 | 力率改善回路およびその制御回路、それらを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182968A JP2012182968A (ja) | 2012-09-20 |
JP5774904B2 true JP5774904B2 (ja) | 2015-09-09 |
Family
ID=46600542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109812A Active JP5774904B2 (ja) | 2011-02-08 | 2011-05-16 | 力率改善回路およびその制御回路、それらを用いた電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8971076B2 (ja) |
JP (1) | JP5774904B2 (ja) |
CN (1) | CN202524286U (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5802638B2 (ja) * | 2012-09-21 | 2015-10-28 | 株式会社東芝 | 昇降圧型電源回路 |
KR101367954B1 (ko) * | 2012-12-21 | 2014-02-26 | 삼성전기주식회사 | 스위치 모드 전원 공급 장치 및 이의 스위칭 제어 회로 |
JP5701283B2 (ja) * | 2012-12-25 | 2015-04-15 | オムロンオートモーティブエレクトロニクス株式会社 | 充電装置 |
EP2958222A4 (en) * | 2013-02-13 | 2016-05-04 | Panasonic Ip Man Co Ltd | POWER SUPPLY DEVICE, ON-BOARD POWER SUPPLY DEVICE, AND ELECTRIC MOTOR VEHICLE |
US9748849B2 (en) * | 2013-07-08 | 2017-08-29 | Fairchild Korea Semiconductor Ltd. | Power supply |
US9467055B2 (en) * | 2013-07-17 | 2016-10-11 | Semiconductor Components Industries, Llc | Method of forming a power supply controller and structure therefor |
US9445371B2 (en) | 2014-08-13 | 2016-09-13 | Skyworks Solutions, Inc. | Apparatus and methods for wideband envelope tracking systems |
JP6382059B2 (ja) * | 2014-10-16 | 2018-08-29 | ローム株式会社 | スイッチング電源回路 |
CN104656735B (zh) * | 2014-12-19 | 2016-03-02 | 珠海格力电器股份有限公司 | 功率因数校正电路的控制参数调节方法和装置及空调器 |
JP6317269B2 (ja) * | 2015-02-02 | 2018-04-25 | ローム株式会社 | 定電圧生成回路 |
US10103693B2 (en) | 2015-09-30 | 2018-10-16 | Skyworks Solutions, Inc. | Power amplifier linearization system and method |
US10110169B2 (en) | 2016-09-14 | 2018-10-23 | Skyworks Solutions, Inc. | Apparatus and methods for envelope tracking systems with automatic mode selection |
US10236831B2 (en) | 2017-05-12 | 2019-03-19 | Skyworks Solutions, Inc. | Envelope trackers providing compensation for power amplifier output load variation |
US10615757B2 (en) | 2017-06-21 | 2020-04-07 | Skyworks Solutions, Inc. | Wide bandwidth envelope trackers |
US10516368B2 (en) | 2017-06-21 | 2019-12-24 | Skyworks Solutions, Inc. | Fast envelope tracking systems for power amplifiers |
US10554118B2 (en) | 2017-06-22 | 2020-02-04 | Rohm Co., Ltd. | Power supply device |
US10763751B2 (en) * | 2018-06-12 | 2020-09-01 | Sanken Electric Co., Ltd. | Device and method for converting input voltage to output voltage |
CN114384964A (zh) | 2020-10-05 | 2022-04-22 | 罗姆股份有限公司 | 功率改善电路的控制电路及半导体集成电路装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103571A (ja) * | 1997-09-29 | 1999-04-13 | Hitachi Ltd | 電圧変換回路 |
JP2004194425A (ja) * | 2002-12-11 | 2004-07-08 | Nagano Japan Radio Co | スイッチング電源装置 |
DE102004033354B4 (de) * | 2004-07-09 | 2015-06-11 | Infineon Technologies Ag | Verfahren zur Ansteuerung eines Schalters in einem Hochsetzsteller und Ansteuerschaltung |
JP2006149056A (ja) * | 2004-11-18 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Dc−dcコンバータ |
US7323851B2 (en) * | 2005-09-22 | 2008-01-29 | Artesyn Technologies, Inc. | Digital power factor correction controller and AC-to-DC power supply including same |
US7554473B2 (en) * | 2007-05-02 | 2009-06-30 | Cirrus Logic, Inc. | Control system using a nonlinear delta-sigma modulator with nonlinear process modeling |
EP2093874A1 (de) * | 2008-02-21 | 2009-08-26 | Siemens Aktiengesellschaft | Stromversorgungseinrichtung, insbesondere zum redundanten Betrieb mit mehreren, ausgangsseitig parallel geschalteten weiteren Stromversorgungseinrichtungen |
JP5163283B2 (ja) * | 2008-05-22 | 2013-03-13 | サンケン電気株式会社 | 力率改善回路 |
JP5326804B2 (ja) * | 2008-09-29 | 2013-10-30 | 富士電機株式会社 | 力率改善電源装置、該電源装置に用いられる制御回路および制御方法 |
JP5136364B2 (ja) * | 2008-11-06 | 2013-02-06 | 富士電機株式会社 | 力率改善回路の制御方式 |
JP2010213466A (ja) * | 2009-03-11 | 2010-09-24 | Oki Power Tech Co Ltd | 電圧変換装置 |
JP5310172B2 (ja) * | 2009-03-24 | 2013-10-09 | サンケン電気株式会社 | インターリーブコンバータ |
JP5573454B2 (ja) * | 2009-11-26 | 2014-08-20 | 富士電機株式会社 | 力率改善型スイッチング電源装置 |
WO2012057730A1 (en) * | 2010-10-25 | 2012-05-03 | Hewlett-Packard Development Company, L.P. | Power converter |
-
2011
- 2011-05-16 JP JP2011109812A patent/JP5774904B2/ja active Active
-
2012
- 2012-02-06 US US13/366,623 patent/US8971076B2/en active Active
- 2012-02-08 CN CN201220040531XU patent/CN202524286U/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN202524286U (zh) | 2012-11-07 |
US8971076B2 (en) | 2015-03-03 |
US20120201065A1 (en) | 2012-08-09 |
JP2012182968A (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5774904B2 (ja) | 力率改善回路およびその制御回路、それらを用いた電子機器 | |
US9847708B2 (en) | PFC circuit | |
JP5785710B2 (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
CN103219901B (zh) | Ac/dc变换器控制电路以及应用其的ac/dc变换器 | |
US9318960B2 (en) | High efficiency and low loss AC-DC power supply circuit and control method | |
US20040100237A1 (en) | Device for the correction of the power factor in power supply units with forced switching operating in transition mode | |
US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
JP2006067730A (ja) | 力率改善回路 | |
CN105827123A (zh) | 电源变换电路及其驱动控制电路 | |
US10122257B2 (en) | Ripple suppression method, circuit and load driving circuit thereof | |
JP5905689B2 (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
JP2012161117A (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
JP2012253957A (ja) | スイッチング電源回路、半導体装置、led照明装置 | |
US20110037443A1 (en) | Parallel connected pfc converter | |
US20140063868A1 (en) | Power supply apparatus with power factor correction and pulse width modulation mechanism and method thereof | |
JPWO2018043228A1 (ja) | スイッチング電源装置および半導体装置 | |
JP5698594B2 (ja) | 力率改善回路およびその制御回路、それらを用いた電子機器 | |
JP2016116414A (ja) | 絶縁型のdc/dcコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、フィードバックアンプ集積回路 | |
JP5701326B2 (ja) | 負荷駆動装置 | |
JPWO2018207880A1 (ja) | リップル注入回路及びこれを備えた電子機器 | |
JP3463865B2 (ja) | Acーdcコンバータ | |
KR20090018605A (ko) | 교류 전원 장치 및 교류 전원 장치용 집적 회로 | |
JP2005218252A (ja) | 力率改善回路及び電源装置 | |
JP4289000B2 (ja) | 力率改善回路 | |
JP5495037B2 (ja) | 力率改善回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5774904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |