JP5763911B2 - ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 - Google Patents
ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 Download PDFInfo
- Publication number
- JP5763911B2 JP5763911B2 JP2010272947A JP2010272947A JP5763911B2 JP 5763911 B2 JP5763911 B2 JP 5763911B2 JP 2010272947 A JP2010272947 A JP 2010272947A JP 2010272947 A JP2010272947 A JP 2010272947A JP 5763911 B2 JP5763911 B2 JP 5763911B2
- Authority
- JP
- Japan
- Prior art keywords
- radix
- butterfly operation
- stage
- fft
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
・ 2.5G symbol per second
・ 8-bit ADC/DAC for 2.5G sps
高速フーリエ変換(FFT: Fast Fourier Transform)とは、離散フーリエ変換(DFT: Discrete Fourier Transform)を高速に演算するアルゴリズムである。次数NのDFTは、
入力を 、
出力を
とした場合、次の数8で表される。
は「回転因子」であり、次数Nの離散フーリエ変換では、入力と回転因子の複素乗算をN回行い、それらN個の複素加算を行う。
FFTアルゴリズムの代表的なものとしてCooley-Tukey FFT(非特許文献1)が知られており。それは次数NのDFTを
の演算量で行う高速化アルゴリズムである。次数の大きなFFTを計算する際に、演算をいくつかの集合に分割して行う方法がとられ、演算の際の集合の入出力数を「基数」と呼び、共通な演算部分を適切に選ぶことで演算の効率化が可能となる。
に対し、数14で示されるバタフライ演算を
の段数にわたって繰り返し行うことで演算が行われる。
は「回転因子」と呼ばれ、入力値を複素平面上で回転する演算を表す。
FFT内部での演算回数(とくに乗算)を減らす方法として、基数をより大きなものにする方法が一般的に知られている。例として、基数8の場合のバタフライ演算に相当する演算を次の数15に示す。基数8のため、一度の演算に扱う入出力は8次元となり、バタフライ演算はマトリックスに回転因子を含むものとして表示される。
が割り当てられている場合には、k回の8pの演算を行う必要がある。よって、次数N=512のFFTを行うためには、図2のようにある入力xに対して8pが3回適用される。8p演算の間の rotation & bit swap は、回転因子とビットの置換部分である。
は複素平面上の回転であり、特にkが奇数の場合は無理数となるため丸めの誤差が生じる。N=512 の例では3回の8p演算が行われるため、3回の演算の丸めの誤差が累積することになる。
本願発明では、この基数8のバタフライ演算の丸め誤差を軽減する方法を開示する。前節において、
のkが奇数の場合に無理数となり丸め誤差が生じると述べた。ここでnを整数とした場合、無理数となる数18は
で表すことができる。ここで、別の無理数となる数18として
を考える。
この数21は、
のいずれかの値となり、この演算においては丸め誤差を生じない。
はkが偶数となる数18(回転因子)によって構成され、
はkが奇数となる数18(回転因子)によって構成されている。
本願発明は、基数8のFFTの丸め誤差を減らすものであるが、この構成の特徴を生かす応用例も考えられる。
となる。
の除算は無理数の演算となるため、通常の演算ではここでも丸め誤差が生じる。
の複素乗算が未処理で保持していることを意味する。
二つ目の応用例として、BPSKやQPSK等の変調でシンボルを実軸、虚軸に出力する送受信器を考えた場合、意図的にシンボルを45度回転し、振幅を√2倍することによって、ADC/DACの変更無しにシンボルの振幅を大きくすることが出来る。
たとえ次数Nが増えた場合であっても、次数N=512の場合の本願発明を基本に含めれば、基数2(radix-2)のバタフライ演算、または基数4(radix-4)のバタフライ演算を、以下のように被せる形にして応用することができる。
N=1024の場合は、radix-8 - radix-8 - radix-8 - radix-2 の4段構成
N=2048の場合は、radix-8 - radix-8 - radix-8 - radix-2 - radix-2 の5段構成
N=2048の場合は、radix-8 - radix-8 - radix-8 - radix-4 の4段構成
N=4096の場合は、radix-8 - radix-8 - radix-8 - radix-8 の4段構成
すなわち、次数Nが、2のべき乗であるが8のべき乗ではないという場合であっても、演算処理ができる。
本願発明を適用することで、どの程度丸め誤差が軽減されるかに関して検証を行った。比較対象は、十分な精度をもつ浮動小数点演算でFFTを行った場合とし、固定小数点(8ビット)でFFTした場合に生じる誤差に関して、そのヒストグラムとS/N比を求めた。
となる。
Claims (11)
- 配列の次数Nが8のべき乗である、パイプライン化された配列に、多段の
パイプライン化された配列中の所定の段において、8つの入力(x0〜x7)から処理されるバタフライ演算(8p)に含まれる(複素平面上の)回転因子のうちで無理数として現れるデータを、多段のうちの1つの段に設けられているメモリに保持しておく手段と、
パイプライン化された配列中の(1つの段よりも)後の段において、8つの入力(x0〜x7)から処理されるバタフライ演算(8p)に含まれる(複素平面上の)回転因子のうちで無理数として現れるデータを、前記メモリに保持しておいたデータと掛け合わせることによって、無理数でない(有理数としての)計算データを得る手段とを
備える、
前記システム。 - 前記無理数が、√(平方根)であることを特徴とする
請求項1に記載のシステム。 - 基数8のバタフライ演算(8p)に含まれる複素平面上の回転因子が、
請求項1に記載のシステム。 - 前記バタフライ演算(8p)が、
請求項1に記載のシステム。 - 次数Nが、2のべき乗であるが8のべき乗ではない場合に、さらに基数2(radix−2)または基数4(radix−4)のバタフライ演算による段が被せられる、
請求項1に記載のシステム。 - 配列の次数Nが8のべき乗である、パイプライン化された配列に、多段の
パイプライン化された配列中の所定の段において、8つの入力(x0〜x7)から処理されるバタフライ演算(8p)に含まれる(複素平面上の)回転因子のうちで無理数として現れるデータを、多段のうちの1つの段に設けられているメモリに保持しておくステップと、
パイプライン化された配列中の(1つの段よりも)後の段において、8つの入力(x0〜x7)から処理されるバタフライ演算(8p)に含まれる(複素平面上の)回転因子のうちで無理数として現れるデータを、前記メモリに保持しておいたデータと掛け合わせることによって、無理数でない(有理数としての)計算データを得るステップとを
コンピュータに実行させる、
前記方法。 - 前記無理数が、√(平方根)であることを特徴とする
請求項6に記載の方法。 - 基数8のバタフライ演算(8p)に含まれる複素平面上の回転因子が、
請求項6に記載の方法。 - 前記バタフライ演算(8p)が、
請求項6に記載の方法。 - 次数Nが、2のべき乗であるが8のべき乗ではない場合に、さらに基数2(radix−2)または基数4(radix−4)のバタフライ演算による段が被せられる、
請求項6に記載の方法。 - 請求項6〜10の何れかに記載の方法のステップの各々を、コンピュータに実行させるためのプログラムコードを含む、プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010272947A JP5763911B2 (ja) | 2010-12-07 | 2010-12-07 | ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 |
US13/300,710 US8838661B2 (en) | 2010-12-07 | 2011-11-21 | Radix-8 fixed-point FFT logic circuit characterized by preservation of square root-i operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010272947A JP5763911B2 (ja) | 2010-12-07 | 2010-12-07 | ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012123561A JP2012123561A (ja) | 2012-06-28 |
JP5763911B2 true JP5763911B2 (ja) | 2015-08-12 |
Family
ID=46163260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010272947A Active JP5763911B2 (ja) | 2010-12-07 | 2010-12-07 | ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8838661B2 (ja) |
JP (1) | JP5763911B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015028851A1 (en) * | 2013-08-24 | 2015-03-05 | Indian Institute Of Technology Delhi | Tunable peak-to-average power ratio frequency division multiplexing |
CN104657334B (zh) * | 2014-12-29 | 2018-12-28 | 南京大学 | 一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用 |
JP6930607B2 (ja) | 2017-12-27 | 2021-09-01 | 日本電気株式会社 | 信号処理装置、方法、プログラムと記録媒体 |
CN113434811B (zh) * | 2021-06-29 | 2022-06-17 | 河北民族师范学院 | 一种2048点fft处理器ip核 |
CN113569190B (zh) * | 2021-07-02 | 2024-06-04 | 星思连接(上海)半导体有限公司 | 一种快速傅立叶变换旋转因子计算***和方法 |
CN114090951A (zh) * | 2021-11-26 | 2022-02-25 | 北京睿芯众核科技有限公司 | 一种面向数据流处理器芯片的傅里叶变化优化方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03262076A (ja) * | 1990-03-13 | 1991-11-21 | Mitsubishi Electric Corp | 並列データ処理装置 |
IL131350A0 (en) * | 1999-08-11 | 2001-01-28 | Israel State | Data storage patterns for fast fourier transforms |
US7197525B2 (en) * | 2002-11-26 | 2007-03-27 | Analog Devices, Inc. | Method and system for fixed point fast fourier transform with improved SNR |
TWI237773B (en) | 2004-06-24 | 2005-08-11 | Univ Nat Chiao Tung | Fast fourier transform processor and dynamic scaling method thereof and radix-8 fast Fourier transform computation method |
US20060282764A1 (en) | 2005-06-08 | 2006-12-14 | National Chiao Tung University | High-throughput pipelined FFT processor |
US20070239815A1 (en) | 2006-04-04 | 2007-10-11 | Qualcomm Incorporated | Pipeline fft architecture and method |
US8483202B2 (en) | 2008-05-23 | 2013-07-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for moving quantization noise introduced in fixed-point calculation of fast fourier transforms |
-
2010
- 2010-12-07 JP JP2010272947A patent/JP5763911B2/ja active Active
-
2011
- 2011-11-21 US US13/300,710 patent/US8838661B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120143936A1 (en) | 2012-06-07 |
JP2012123561A (ja) | 2012-06-28 |
US8838661B2 (en) | 2014-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5763911B2 (ja) | ルートi(√i)演算の保持を特徴とする基数8固定小数点FFT論理回路 | |
Kim et al. | Hardware architecture of a number theoretic transform for a bootstrappable RNS-based homomorphic encryption scheme | |
CN110765709B (zh) | 一种基于fpga的基2-2快速傅里叶变换硬件设计方法 | |
Cheng et al. | High-throughput VLSI architecture for FFT computation | |
US8880575B2 (en) | Fast fourier transform using a small capacity memory | |
US9934199B2 (en) | Digital filter device, digital filtering method, and storage medium having digital filter program stored thereon | |
US11604852B2 (en) | Signal processing apparatus, method, program, and recording medium | |
WO2023125334A1 (en) | Field-programmable gate array (fpga) clusters and methods of using an fpga cluster for homomorphic encryption acceleration | |
Takala et al. | Scalable FFT processors and pipelined butterfly units | |
WO2011162310A1 (ja) | プロセッサおよび演算方法 | |
WO2022252876A1 (en) | A hardware architecture for memory organization for fully homomorphic encryption | |
KR100892292B1 (ko) | 병렬 구조 및 파이프라인 방식을 이용한 Radix 2의4승 고속 푸리에 변환 프로세서 | |
CN115544438A (zh) | 数字通信***中的旋转因子生成方法、装置和计算机设备 | |
US12019700B2 (en) | Signal processing apparatus, method, program, and recording medium | |
JP4968516B2 (ja) | 信号識別回路を有する装置 | |
Bi et al. | Pipelined hardware structure for sequency-ordered complex Hadamard transform | |
CN109558638B (zh) | Fft处理器 | |
CN114422315B (zh) | 一种超高吞吐量ifft/fft调制解调方法 | |
CN112255455A (zh) | 信号处理方法、信号处理器、设备及存储介质 | |
Cetin et al. | Real-time fft computation using gpgpu for OFDM-based systems | |
Choi et al. | Efficient Partially-parallel NTT Processor for Lattice-based Post-quantum Cryptography | |
Mankar et al. | Multiplier‐less VLSI architectures for radix‐22 folded pipelined complex FFT core | |
US9805000B1 (en) | Method and apparatus for reordering mixed radix fast Fourier transform outputs | |
Vishwanath | Efficient Hardware Architecture for Ultra-High Sampling Rate FFT Analysis of Acoustic Emission Signals | |
CN115455348A (zh) | 32bit精度的FFT加速方法、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150612 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5763911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |