JP5762152B2 - Digital relay - Google Patents
Digital relay Download PDFInfo
- Publication number
- JP5762152B2 JP5762152B2 JP2011127087A JP2011127087A JP5762152B2 JP 5762152 B2 JP5762152 B2 JP 5762152B2 JP 2011127087 A JP2011127087 A JP 2011127087A JP 2011127087 A JP2011127087 A JP 2011127087A JP 5762152 B2 JP5762152 B2 JP 5762152B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- board
- main cpu
- transmission board
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 327
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
この発明は、ディジタルリレー、特に伝送機能を変更または追加することのできるディジタルリレーに関するものである。 The present invention relates to a digital relay, and more particularly to a digital relay whose transmission function can be changed or added.
先ず、従来のディジタルリレーを図8により説明する。図8において、ディジタルリレー13は電流入力コネクタ18を通して電力系統の主回路電流母線二次側4の電流センサ5に接続されている。また、ディジタルリレー13は、トランス3を介して主回路電流母線二次側4に接続された電源コネクタ17を通して電源供給を受けている。主回路電流母線二次側4の一端は配線用遮断器2を通して主回路電流母線一次側1に接続され、他端は電磁接触器6を通して例えばモータ7に接続される。ディジタルリレー13の保護指令出力は伝送コネクタ19を通して伝送バス14に供給される。
First, a conventional digital relay will be described with reference to FIG. In FIG. 8, the
ディジタルリレー13は、電流センサ5からの実電流を受けて演算を行なう計測回路9と、この計測回路9の演算結果を受けて伝送データを作成する主CPU11と、該主CPU11で生成した伝送データを受けてその伝送データを伝送インターフェース12及び伝送コネクタ19を通して伝送バス14に送出する伝送CPU10とを備えている。さらに、トランス3及び電源コネクタ17を通して主回路電流母線二次側4から電力を受け、主CPU11や伝送CPU10に電力を供給する電源入力部8を備えている。ディジタルリレー13の前記各構成要素は後述するケース21に収容されている。
The
主CPU11は主CPU基板23に、また、伝送CPU10及び伝送インターフェース12はシングル系伝送基板15にそれぞれ搭載されている。主CPU基板23とシングル系伝送基板15とは、図11(a)に示すように、面が対向するように配置されている。すなわち、ディジタルリレーのケース21に基板交換用の開口21aが設けられ、この開口21aに対向してシングル系伝送基板15が配置され、開口21aを着脱可能な伝送基板交換用ケース外蓋22が塞いでいる。従って、シングル系伝送基板15は伝送基板交換用ケース外蓋22と主CPU基板23との狭い間隔dに収容されることになる。シングル系伝送基板15を別仕様のシングル系伝送基板15’と交換するときには、図10及び図11の(a)(b)(c)の手順により、伝送基板交換用ケース外蓋22を外し、伝送基板を交換し、伝送基板交換用ケース外蓋22で開口21aを塞ぐことで交換が完了する。
The
以上の構成を有するディジタルリレーの伝送方式には、シングル方式と二重化方式の二通りがある。図9は、伝送方式としてのシングル方式(a)と、二重化方式(b)のシステム構成図である。(a)のシングル方式とは、ディジタルリレー13が接続される伝送系統が1系統の伝送バス14のみの方式を指す。(b)の二重化方式とは、ディジタルリレー13が接続される伝送系統が2系統の伝送バスからなる方式であり、伝送バス14の他に、冗長系伝送バス16を有している。シングル方式のディジタルリレーを二重化方式に変更したい場合には、図8のディジタルリレー13に冗長系伝送基板を増設すればよいが、既設の伝送基板15に冗長系伝送基板を単に接続するだけでは二重化方式として動作しない。二重化方式として動作させるためには、冗長系伝送基板が増設されたことを主CPU11に認識させなければならない。しかし、図8に示す従来のディジタルリレーは認識の手段を有していない。
There are two types of transmission systems for the digital relay having the above configuration, a single system and a duplex system. FIG. 9 is a system configuration diagram of a single method (a) and a duplex method (b) as transmission methods. The single method (a) refers to a method in which the transmission system to which the
また、図10、図11に示すように、従来のディジタルリレーにおいて、ディジタルリレーのケース21には、シングル系伝送基板15を交換するための開口21aが設けられ、それを伝送基板交換用ケース外蓋22で塞いでおり、伝送基板交換用ケース外蓋22を取り外すことによりシングル系伝送基板15を別仕様のシングル系伝送基板15’に交換することができるようになっているが、図11に示すように、主CPU基板23と伝送基板交換用ケース外蓋22との間隔dは、シングル系伝送基板15から別仕様のシングル系伝送基板15’への交換を想定して設計されているため、伝送方式を、2枚の基板を必要とする二重化方式に変更しようとした場合、基板を収容しきれない。
Also, as shown in FIGS. 10 and 11, in the conventional digital relay, the
このため、従来のディジタルリレーをシングル系から二重化方式に変更することは難しく、二重化が必要なときには、ディジタルリレー全体を交換する必要があるだけでなく、ディジタルリレー13の交換には、ディジタルリレー本体と外線、例えば、トランス3から取り込まれる電源線を接続する電源コネクタ17、電流センサ5から実電流を入力するための電流入力線を接続する電流入力コネクタ18、伝送バス14に伝送用データを送出するための伝送線を接続する伝送コネクタ19の脱着作業など、煩雑な作業を伴う。
For this reason, it is difficult to change the conventional digital relay from the single system to the duplex system, and when the dual relay is necessary, not only the entire digital relay needs to be replaced, but also the digital relay main body is used for replacing the
一方、図12には、元々伝送機能を持たない従来のディジタルリレー20を示しているが、伝送機能のないディジタルリレー20に、二重化方式の伝送機能を付加しようとした場合、主CPU11には、図8の例と同じく、付加された伝送基板が二重化方式に対応したものであるかどうかを認識する手段が設けられていないため、二重化方式として正常な動作を行なわせることができなかった。なお、図12は図8と略同一の構成なので、図8の各要素に相当する箇所に同一符号を付すことにより説明は省略する。
On the other hand, FIG. 12 shows a conventional
また、図13及び図14に示すように、伝送機能のないディジタルリレーは、通常、シングル系伝送基板1枚のみの増設が可能なように設計されており、主CPU基板23とケース21との間隔は、1枚の基板が挿入可能な間隔dに設定されている。ケース21には開口21aが設けられ、この開口21aに、着脱可能な平板の伝送基板交換用ケース外蓋22が設けられている。シングル系伝送基板15の増設は、図14の(a)(b)(c)に示すような手順で、行なうことが可能である。
As shown in FIGS. 13 and 14, a digital relay without a transmission function is usually designed so that only one single transmission board can be added. The interval is set to an interval d in which one substrate can be inserted. The
しかし、伝送機能のないディジタルリレー20を二重化方式の伝送機能を有するものに変更したい場合、伝送基板15と冗長系伝送基板24の2枚の基板を前記間隔dに納めなければならなくなり、図14の構造では納まりきれないという問題があった。従って、二重化方式への変更が必要な場合には、ディジタルリレーそのものを二重化方式の伝送機能を有するディジタルリレーに交換する必要があった。この交換には、ディジタルリレー本体と外線、例えば、トランス3から取り込まれる電源線を接続する電源コネクタ17、電流センサ5から実電流を入力するための電流入力線を接続する電流入力コネクタ18、伝送バス14に伝送用データを送出するための伝送線を接続する伝送コネクタ19の脱着作業が必要であった。
However, when it is desired to change the
なお、ディジタルリレーについては下記の先行技術文献に開示されている。 The digital relay is disclosed in the following prior art documents.
前述のような従来のディジタルリレーでは、伝送方式をシングル方式から二重化方式に変更しようとした場合、あるいは伝送機能のない状態から二重化方式の伝送機能を付加しようとした場合、伝送基板を追加したとしても、それだけでは、主CPU側で伝送基板が二重化方式であることを認識することができるハードウェア構成となっていなかったため、適切な動作が行なわれないという問題があった。 In the conventional digital relay as described above, if the transmission method is changed from the single method to the duplex method, or if the transmission function of the duplex method is added from the state without the transmission function, the transmission board is added. However, there is a problem in that an appropriate operation cannot be performed because the hardware configuration is not capable of recognizing that the transmission board is a duplex system on the main CPU side.
また、従来のディジタルリレーのケースは、伝送基板の設置位置に対向して、ディジタルリレーの伝送基板交換用ケース外蓋が設けられており、この伝送基板交換用ケース外蓋を外すことで、ディジタルリレーを分解することなく伝送基板の交換が可能となっているが、この伝送基板交換用ケース外蓋は、伝送方式がシングル方式の場合のみを想定した平板形状の外蓋であるため、シングル方式の伝送基板に限りディジタルリレーのケース内に伝送基板を収納することができるものである。そのため、主CPU側で伝送基板が二重化方式であることを認識することができるハードウェア構成とすることができたとしても、シングル系伝送基板に冗長系伝送基板を組み込む二重化方式を採った場合には、ディジタルリレーの開口から伝送基板が突き出してしまう構造となるため、やはりディジタルリレー全体を交換しなければならないという問題があった。 Also, the conventional digital relay case is provided with a transmission relay replacement case outer cover of the digital relay opposite to the transmission board installation position. By removing the transmission circuit board replacement case outer cover, The transmission board can be replaced without disassembling the relay, but this transmission board replacement case outer lid is a flat-type outer lid that assumes only the transmission system is a single system. The transmission board can be accommodated in the case of the digital relay only for the transmission board. For this reason, even if the hardware configuration can recognize that the transmission board is a duplex system on the main CPU side, when the duplex system is adopted in which the redundant transmission board is incorporated into the single transmission board. Has a structure in which the transmission board protrudes from the opening of the digital relay, so that the entire digital relay must be replaced.
この発明によるディジタルリレーは、電力系統から電気量を取得して演算処理を行う計測回路と、主CPU基板に搭載され、前記計測回路の演算結果を受けて伝送データを作成する主CPUと、シングル系伝送基板に搭載され、前記主CPUからの伝送データをインターフェースを介して伝送バスに送る伝送CPUとをケースに収容して構成したディジタルリレーにおいて、該ディジタルリレーに、前記シングル系伝送基板に対して冗長系の機能を持つ伝送CPU及び伝送インターフェースを搭載した冗長系伝送基板を増設するとき、前記冗長系伝送基板の増設を前記主CPUが検知する検知手段を備え、前記検知手段は、伝送基板増設時に、前記主CPUに状態変化を伝える、ハードウェア信号入力線であり、前記主CPUは、前記冗長系伝送基板の増設を認識することにより前記伝送CPUを動作させるものである。 A digital relay according to the present invention includes a measurement circuit that acquires an electric quantity from an electric power system and performs arithmetic processing, a main CPU that is mounted on a main CPU board and that generates transmission data in response to the calculation result of the measurement circuit, and a single relay. A digital relay mounted on a system transmission board and configured to house a transmission CPU that transmits transmission data from the main CPU to a transmission bus via an interface. The digital relay is connected to the single system transmission board. When a redundant transmission board equipped with a transmission CPU and a transmission interface having a redundant system function is installed, the main CPU detects the extension of the redundant transmission board, and the detection means includes a transmission board. during the expansion, the main CPU communicate state changes to a hardware signal input line, the main CPU, the redundant system It is intended to operate the front Kiden feeding CPU by recognizing expansion of the substrate feed.
この発明によるディジタルリレーは、電力系統から電気量を取得して演算処理を行う計測回路と、主CPU基板に搭載され、前記計測回路の演算結果を受けて伝送データを作成する主CPUとをケースに収容して構成したディジタルリレーにおいて、該ディジタルリレーに、前記主CPUからの伝送データをインターフェースを介して伝送バスに送る伝送CPUを搭載したシングル系伝送基板と、前記シングル系伝送基板に対して冗長系の機能を持つ伝送CPU及び伝送インターフェースを搭載した冗長系伝送基板とを増設するとき、前記シングル系伝送基板及び前記冗長系伝送基板の増設を前記主CPUが検知する検知手段を備え、前記検知手段は、伝送基板増設時に、前記主CPUに状態変化を伝える、ハードウェア信号入力線であり、前記主CPUは、前記シングル系伝送基板及び前記冗長系伝送基板を認識することにより前記シングル系伝送CPU及び前記伝送CPUを動作させるものである。 The digital relay according to the present invention includes a measurement circuit that obtains an electric quantity from an electric power system and performs calculation processing, and a main CPU that is mounted on a main CPU board and generates transmission data in response to the calculation result of the measurement circuit. A digital relay configured to be housed in a single transmission board having a transmission CPU for transmitting transmission data from the main CPU to a transmission bus via an interface to the digital relay, and the single transmission board when adding the redundant transmission board having a transmission CPU and transmission interface having a function of the redundant system, the extension of the single-system transmission substrate and the redundant transmission substrate provided with a detection means for the main CPU detects the sensing means, during transmission board adding transmits a state change to the main CPU, a hardware signal input line, Serial main CPU is intended to operate the single-system transmission CPU and before Kiden feeding CPU by recognizing the single-system transmission substrate and the redundant transmission substrate.
この発明によれば、ディジタルリレーの伝送方式をシングル方式から二重化方式に変更する場合、または、伝送機能を持たないディジタルリレーに二重化方式の伝送機能を持たせる場合、ディジタルリレー本体の交換をすることなく、必要部品の追加だけで簡単に変更が可能となる。 According to the present invention, when the transmission system of the digital relay is changed from the single system to the duplex system, or when the digital relay having no transmission function is provided with the duplex system transmission function, the digital relay body is replaced. Instead, it can be changed simply by adding the necessary parts.
実施の形態1.
図1において、この発明の実施の形態1に係るディジタルリレー13は、電流入力コネクタ18を通して電力系統の主回路電流母線二次側4の電流センサ5に接続されると共に、トランス3により主回路電流母線二次側4に接続された電源コネクタ17を通して電源供給を受けている。ディジタルリレー13の保護指令出力は伝送コネクタ19を通して伝送バス14に送出される。なお、前記主回路電流母線二次側4の一端は配線用遮断器2を介して主回路電流母線一次側1に接続され、他端は電磁接触器6を介して例えばモータ7に接続されている。
In FIG. 1, a
ディジタルリレー13は、電流入力コネクタ18を通して接続された電流センサ5で検出した実電流を受けて演算を行なう計測回路9と、この計測回路9の演算結果を受けて伝送データを作成する主CPU11と、主CPU11で生成した伝送データを受けてその伝送データを伝送インターフェース12及び伝送コネクタ19を通して伝送バス14に送出する伝送CPU10と、トランス3を通して主回路電流母線二次側4から電力を受けて、主CPU11や伝送CPU10に電力を供給する電源入力部8を備えている。ディジタルリレー13の前記各構成要素は図3、図5に示すケース21に収容されている。
The
前記主CPU11は、図2に示す主CPU基板23に搭載され、一方、前記伝送CPU10及び伝送インターフェース12はシングル系伝送基板15に搭載されている。主CPU11とシングル系伝送基板15間には、基板の接続を検出する検出手段であるハードウェア信号入力線25が設けられている。ハードウェア信号入力線25には、電源入力部8から供給される例えば5Vのプルアップ電源26とプルアップ抵抗27が接続されている。
The
以上の説明はシングル系伝送方式の構成であるが、これを二重系伝送方式に変更する場合には、図1に破線で示した冗長系伝送基板24が付加される。冗長系伝送基板24は、シングル系伝送基板15と同様な伝送CPU10と伝送インターフェース12を搭載しており、伝送インターフェース12は冗長系用伝送コネクタ29を介して冗長系伝送バス16に接続される。また、この冗長系伝送基板24は、シングル系伝送基板15のハードウェア信号入力線25と接続されるハードウェア信号入力線25を備え、このハードウェア信号入力線25は、接地点28でアースされていて、後述するように、冗長系伝送基板24の増設を検出する検出手段となる。
The above description is a single transmission system configuration, but when this is changed to a dual transmission system, a
前記主CPU基板23、シングル系伝送基板15、及び冗長系伝送基板24の配置並びに接続態様を図2に示している。なお、図2では、基板に搭載される主CPU11や伝送CPU10や伝送インターフェース12等は図示を省略している。図2において、主CPUを搭載している主CPU基板23は、シングル系伝送基板15と接続するシングル系伝送基板接続用コネクタ32を有している。伝送CPU10を搭載しているシングル系伝送基板15は、その一面にシングル系伝送基板側コネクタ33を、他面に冗長系伝送基板接続用コネクタ30を備えている。また、伝送CPU10を搭載している冗長系伝送基板24は、冗長系伝送基板側コネクタ31を備えている。これら3枚の基板は、主CPU基板23、シングル系伝送基板15、及び冗長系伝送基板24の順に配置され、コネクタ32とコネクタ33が、コネクタ30とコネクタ31がそれぞれ接続されてCPU同士の電気的接続が行なわれる。このとき、コネクタを通して、ハードウェア信号入力線25の接続も行なわれる。
The arrangement and connection mode of the
冗長系伝送基板増設前の主CPU基板23とシングル系伝送基板15とは、図5(a)に示すように配置されている。すなわち、ケース21に設けられた開口21aに着脱可能に取り付けられた基板交換用ケース外蓋22と主CPU基板23との間隔dにシングル系伝送基板15が伝送基板交換用ケース外蓋22に対向して設けられている。伝送基板交換用ケース外蓋22は、図4(a)に断面を示す平板状であり、伝送基板交換用ケース外蓋22と主CPU基板23との間隔dは、装置の小型化の観点から、シングル系伝送基板15が1枚入るだけの間隔に設定されている。
The
伝送方式を二重化方式に変更する場合は、ディジタルリレー13のケース21内に冗長系伝送基板24を増設しなければならないが、図5(b)はその様子を示している。先ず、ケース21から伝送基板交換用ケース外蓋22を取り外す。その後、シングル系伝送基板15の冗長系伝送基板接続用コネクタ30に冗長系伝送基板24の冗長系伝送基板側コネクタ31を接続する。最後に、伝送基板交換用ケース外蓋で塞ぐが、このときはみ出した基板を納めるように、平板状の外蓋22の代わりに、図4(b)に断面を示す略枡形の伝送基板交換用ケース外蓋34を用いる。二重化への変更完了状態を図5(c)に示す。なお、図5では、コネクタ32と33は図示を省略している。
When the transmission system is changed to the duplex system, the
図3はケース21と伝送基板交換用ケース外蓋22及び34の寸法関係を示している。伝送基板交換用ケース外蓋22に対して、伝送基板交換用ケース外蓋34は縦横同一寸法であり(上面視(a)参照)、厚さのみ厚くなる(側面視(b)参照)いわゆる枡形で、その凹部が冗長系伝送基板24を収容するスペースとなる。
FIG. 3 shows the dimensional relationship between the
上述のように、ディジタルリレー13には、現在の伝送方式がシングル系伝送方式か二重化伝送方式かを区別する検出手段であるハードウェア信号入力線25が設けられているため、主CPU基板23にシングル系伝送基板15またはシングル系伝送基板15と冗長系伝送基板24の両方がコネクタ接続されると、ハードウェア信号入力線25が接続される。このため、シングル系伝送基板15のみをディジタルリレー13の中に組み込むと、ハードウェア信号入力線25はディジタルリレー用5V電源26及びプルアップ抵抗27によりプルアップされて電圧がハイ(High)レベルとなるため、主CPU11のソフトウ
ェアがこれを認識し、伝送方式はシングル方式と判断する。
As described above, the
一方、シングル系伝送基板15に冗長系伝送基板24がコネクタ接続されると、ハードウェア信号入力線25は、シングル系伝送基板15からコネクタを通して冗長系伝送基板24にも接続される。ハードウェア信号入力線25は冗長系伝送基板24において接地点28においてアースされているから、冗長系伝送基板24をディジタルリレー13の中に組み込むと、ハードウェア信号入力線25はロウ(Low)レベルとなるため、主CPU11がこれを検出し、冗長系伝送基板24が接続されていることを自動的に認識する。この場合、シングル系伝送基板15と冗長系伝送基板24の両方が接続されていることになるため、伝送方式は二重系と判断する。なお、本構成の代替として、XORゲートを用いた回路構成で実現してもよく、HIGH/LOWのレベルの関係を逆にした構成としても構わない。
On the other hand, when the
シングル系伝送基板15には、冗長系伝送基板24を接続することを想定し、接続インターフェースとしての冗長系伝送基板接続用コネクタ30を予め設けておく。この冗長系伝送基板接続用コネクタ30は、伝送方式がシングル方式と二重化方式の何れの場合においても、シングル系伝送基板15に常時搭載されており、二重化方式の場合においてのみ、冗長系伝送基板24に搭載された冗長系基板側コネクタ31と接続される。また、伝送方式がシングル方式と二重化方式の何れの場合においても、シングル系伝送基板15は、主CPU基板23上に設けられたシングル系伝送基板接続用コネクタ32に、シングル系伝送基板側コネクタ33を介して接続されている。
Assuming that the
伝送方式を二重化方式としたい場合には、このコネクタによる接続方法により、シングル系伝送基板15に冗長系伝送基板24を付設することで、冗長系伝送基板24を主CPU11に接続することができるため、伝送方式をハードウェア的に変更することができる。上記、ソフトウェアを用いた自動認識と、ハードウェア上の変更を併用することで、伝送機能を有するディジタルリレーの伝送方式を、シングル方式から二重化方式に変更することができる。
If the transmission system is to be duplexed, the
これと同時に、シングル方式から二重化方式への変更の際には、図3〜図5で説明したとおり、ケース21の伝送基板交換用ケース外蓋22の代わりに二重化方式用の伝送基板交換用ケース外蓋34を使用する。伝送基板交換用ケース外蓋34は、伝送基板交換用の平板状ケース外蓋22とは高さ寸法のみが異なり、縦と横の外形寸法は同一である略枡形であるため、伝送基板交換用ケース外蓋22を一旦外した後、伝送基板交換用ケース外蓋22と同様に、二重化方式用の伝送基板交換用ケース外蓋34をディジタルリレー13のケース21にはめ込み、ディジタルリレーのケース21と一体化して使用することができる。
At the same time, when changing from the single system to the duplex system, as described with reference to FIGS. 3 to 5, the transmission board replacement case for the duplex system instead of the transmission board replacement case
その手順を図5において説明する。先ず、伝送基板交換用ケース外蓋22を開口21aから一旦取り外し、シングル系伝送基板15を取り出す。次に、シングル系伝送基板15に冗長系伝送基板24をコネクタ30、31で接続してシングル系伝送基板15を再び主CPU基板23に接続する。このとき、シングル系伝送基板15と冗長系伝送基板24を組み合わせたものは間隔dに納まらず、冗長系伝送基板24がケース21より外側にはみ出すので、伝送基板交換用ケース外蓋22の代わりに伝送基板交換用ケース外蓋34で開口21aを塞ぐことにより伝送方式の変更を完了する。ケース外蓋34の凹部の寸法は、冗長系伝送基板24のはみ出しを収容できるスペースにしておく。
The procedure will be described with reference to FIG. First, the transmission board replacement case
これにより、伝送機能を有したディジタルリレーにおいて、伝送方式をシングル方式
から二重化方式に変更する場合に、基板追加と伝送基板交換用ケース外蓋の交換のみで、電気的にも物理的にも変更が可能であり、ディジタルリレー本体の交換が不要となる。また、ディジタルリレー本体の交換が不要となったことにより、 ディジタルリレー本体と
外線、例えば、トランスから取り込まれる電源線を接続する電源コネクタ、電流センサから実電流を入力するための電流入力線を接続する電流入力コネクタ、伝送バスに伝送用データを送出するための伝送線を接続する伝送コネクタの脱着作業が不要となる。
As a result, in a digital relay with a transmission function, when the transmission method is changed from the single method to the duplex method, only the addition of the substrate and the replacement of the case cover for replacement of the transmission substrate can be changed electrically and physically. It is possible to replace the digital relay body. In addition, because the digital relay main unit need not be replaced, the digital relay main unit and external lines, for example, the power connector for connecting the power line taken in from the transformer and the current input line for inputting the actual current from the current sensor are connected. This eliminates the need for attaching / detaching the current input connector and the transmission connector for connecting the transmission line for sending the transmission data to the transmission bus.
実施の形態2.
図6は、この発明の実施の形態2に係るディジタルリレーを示すもので、伝送機能のないディジタルリレーに二重化方式の伝送機能を付加した状態を示している。図6は図1と略同一の構成なので、図1の各要素に相当する部分に同一符号を付している。図6において、太破線で囲んだシングル系伝送基板15及び冗長系伝送基板24部分が、二重化方式のために、伝送機能のないディジタルリレー20に追加された部分である。
FIG. 6 shows a digital relay according to
図6に示す伝送機能のないディジタルリレー20において、現在の伝送方式を区別する検出手段である、ハードウェア信号入力線25が新たに設けられる。追加部分の内、シングル系伝送基板15には、ハードウェア信号入力線25が設けられており、予め、電源入力部8を介して供給されたディジタルリレー用5V電源26にプルアップ抵抗27を経由してプルアップ接続される回路構成としてある。その他の構成は図1と同様である。
In the
次に、伝送基板の追加構造について図7により説明する。図7(a)に示すように、伝送機能をもたないディジタルリレー20においても、通常はシングル系伝送基板を挿入できるだけのスペースdが、主CPU基板23とケース21との間に設けられ、ケースの開口21aには、平板からなる伝送基板交換用ケース外蓋22が設けられている。二重化方式を実現するためには、図7(b)に示すように、伝送基板交換用ケース外蓋22を外し、シングル系伝送基板15に、冗長系伝送基板24を冗長形伝送基板接続用コネクタ30及び冗長系伝送基板側コネクタ31で接続したものを、伝送基板が全く実装されていない主CPU基板23に実装し、伝送基板交換用ケース外蓋22の代替として、二重化方式用の伝送基板交換用ケース外蓋34を使用する。なお、図7では、図2に示すシングル系基板接続用コネクタ32及びシングル系伝送基板側コネクタ33は図示を省略している。
Next, an additional structure of the transmission board will be described with reference to FIG. As shown in FIG. 7 (a), even in the
二重化方式への変更は、ディジタルリレー20にシングル系伝送基板15と冗長系伝送基板24を付設すればよく、その動作は実施の形態1で説明したとおりである。これにより、伝送機能のないディジタルリレーにおいて、伝送方式を有しかつ伝送方式を二重化方式に変更する場合に、基板追加とケース外蓋の交換のみで、二重化方式の伝送機能を付加することができるため、ディジタルリレー本体の交換が不要となる。また、ディジタルリレー本体の交換が不要となったことにより、 ディジタルリレー本体と外線、例えば、ト
ランスから取り込まれる電源線を接続する電源コネクタ、電流センサから実電流を入力するための電流入力線を接続する電流入力コネクタ、伝送バスに伝送用データを送出するための伝送線を接続する伝送コネクタの脱着作業が不要となる。
To change to the duplex system, the
1 主回路電流母線一次側、 2 配線用遮断器、
3 トランス、 4 主回路電流母線二次側、
5 電流センサ、 6 電磁接触器、
7 モータ、 8 電源入力部、
9 計測回路、 10 伝送CPU、
11 主CPU、 12 伝送インターフェース回路、
13 ディジタルリレー、 14 伝送バス、
15 シングル系伝送基板、 15’ 別仕様のシングル系伝送基板、
16 冗長系伝送バス、 17 電源コネクタ、
18 電流入力コネクタ、 19 伝送コネクタ、
20 ディジタルリレー、 21 ディジタルリレーのケース、
21a ケースの開口、 22 伝送基板交換用ケース外蓋、
23 主CPU基板、 24 冗長系伝送基板、
25 ハードウェア信号入力線、 26 ディジタルリレー用5V電源、
27 プルアップ抵抗、 28 接地点、
29 冗長系用伝送コネクタ、 30 冗長系伝送基板接続用コネクタ、
31 冗長系伝送基板側コネクタ、 32 シングル系伝送基板接続用コネクタ、
33 シングル系伝送基板側コネクタ、 34 二重化方式用ケース外蓋。
1 primary circuit current bus primary side, 2 circuit breaker,
3 transformer, 4 main circuit current bus secondary side,
5 Current sensor, 6 Magnetic contactor,
7 Motor, 8 Power input section,
9 measurement circuit, 10 transmission CPU,
11 main CPU, 12 transmission interface circuit,
13 digital relay, 14 transmission bus,
15 Single transmission board, 15 'Single transmission board with different specifications,
16 redundant transmission bus, 17 power connector,
18 Current input connector, 19 Transmission connector,
20 Digital relay, 21 Digital relay case,
21a Case opening, 22 Transmission board replacement case outer lid,
23 main CPU board, 24 redundant transmission board,
25 hardware signal input line, 26V power supply for digital relay,
27 Pull-up resistor, 28 Ground point,
29 Redundant transmission connector, 30 Redundant transmission board connector,
31 Redundant transmission board side connector, 32 Single transmission board connection connector,
33 Single transmission board side connector, 34 Duplex case outer lid.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127087A JP5762152B2 (en) | 2011-06-07 | 2011-06-07 | Digital relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127087A JP5762152B2 (en) | 2011-06-07 | 2011-06-07 | Digital relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253992A JP2012253992A (en) | 2012-12-20 |
JP5762152B2 true JP5762152B2 (en) | 2015-08-12 |
Family
ID=47526230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011127087A Active JP5762152B2 (en) | 2011-06-07 | 2011-06-07 | Digital relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5762152B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160033581A1 (en) * | 2013-03-14 | 2016-02-04 | Automotive Energy Supply Corporation | Abnormality diagnosis device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3374681B2 (en) * | 1996-11-13 | 2003-02-10 | 株式会社日立製作所 | Protective relay |
JPH10283076A (en) * | 1997-04-09 | 1998-10-23 | Oki Electric Ind Co Ltd | Mounting state detection circuit |
US6347027B1 (en) * | 1997-11-26 | 2002-02-12 | Energyline Systems, Inc. | Method and apparatus for automated reconfiguration of an electric power distribution system with enhanced protection |
JP3773784B2 (en) * | 2000-11-10 | 2006-05-10 | 株式会社東芝 | Digital protection control device |
JP4562695B2 (en) * | 2006-06-26 | 2010-10-13 | 三菱電機株式会社 | Digital protection controller |
-
2011
- 2011-06-07 JP JP2011127087A patent/JP5762152B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012253992A (en) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880475B2 (en) | Type A USB receptacle with plug detection | |
US7921233B2 (en) | Signal converter for an all-in-one USB connector that includes USB 2.0, USB 3.0 and eSATA | |
JP2008262496A (en) | Storage unit | |
JP2007059300A (en) | Electric connector | |
JP2014506417A (en) | Adaptive interconnection scheme for multimedia devices | |
JP2007280353A (en) | Adaptor board and moduler transfer interface equipped with adaptor board, and computer device equipped with moduler transfer interface | |
JP5762152B2 (en) | Digital relay | |
JP2005268806A (en) | Apparatus for forming electromagnetically shielded connection | |
US8197268B2 (en) | Electronic device having an interface connector with power supply covering another power supply connector | |
US6983385B2 (en) | Configurable baseboard to power a mezzanine card and method | |
KR101030567B1 (en) | Connector attaching/detaching apparatus in portable external electric devices | |
JP2022117704A (en) | Charging cable, charging system equipped with the same, and vehicle charging method | |
JP6577254B2 (en) | Server rack system, server rack device, and IT equipment | |
CN108666824B (en) | Rail transit vehicle, plug-in assembly of door system of rail transit vehicle and method of plug-in assembly | |
CN212411020U (en) | Image forming apparatus, chip, process cartridge assembly, and printing system | |
JP2014106952A (en) | Wiring conversion device for programmable control unit | |
KR20150021797A (en) | Usb connector and power control method thereof | |
US8649039B2 (en) | Image forming apparatus with plurality of control boards connected to each other via a high-speed bus | |
KR101714391B1 (en) | Transportation Terminal | |
US20230009801A1 (en) | X-ray systems including an adapter | |
US5987260A (en) | System for coupling communication link to port connector including predefined ground pin when peripheral is connected to port connector and not mounted in compartment | |
JP2005071820A (en) | Battery pack, battery pack housing board, and mounting method of battery pack | |
CN209946634U (en) | Imaging box, chip assembly, switching device and switching shell thereof | |
KR101066791B1 (en) | Method and Apparatus for detector of coupling state between PCB | |
JP2009134265A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150609 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5762152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |