JP5752877B2 - アレイ基板、アレイ基板を有する表示装置、及び表示装置の駆動方法 - Google Patents

Description

本発明は、アレイ基板、これを有する表示装置、及びこれの駆動方法に関する。より詳しくはスリットパターンが形成された電極に垂直配向された液晶を制御するアレイ基板、アレイ基板を有する表示装置、及び表示装置の駆動方法に関する。

一般的に、液晶表示装置は現在最も広く使われている平板表示装置の１つで、電界生成電極が形成されている２枚の表示板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって液晶層を通過する光の透過率を調節する表示装置である。

液晶表示装置は、２つの表示板と前記２つの基板各々に具備される電界生成電極とを含む。１つの表示板には複数の画素電極が行列形態で配列されており、他の表示板には１つの共通電極が全面的に形成されている。前記液晶表示装置の画像表示は各画素電極に別途の電圧を印加することによって遂行される。これのために前記画素電極に印加される電圧をスイッチングするための薄膜トランジスタが各画素電極に接続され、前記薄膜トランジスタを制御するための信号を伝達するゲート線と前記画素電極に印加される電圧を伝達するデータ線が表示板に形成される。

液晶表示装置は他の液晶表示装置に比べて視野角が狭い。このような短所を克服するために視野角を広げる多様な技術が開発されている。その中でも、液晶分子を上下基板に対して垂直に配向し、画素電極とその対向電極である共通電極に一定のスリットパターンを形成するか或いは突起パターンを形成して画素を多重ドメインに分割する方法が有力化されている。

単位画素でドメインの個数を増加させるために画素電極をサブ画素電極に分割し、レベルの差がある画素電圧を各々印加する電荷分割方式の駆動方法も使用される。

しかし、マルチドメインを具現するために１つの単位画素に４つ以上のドメインを形成し、複数のサブ電極を形成すると、スイッチング素子の個数及び配線個数が増加して画素の開口率が大きく低下する短所がある。

これに本発明の技術的課題はこのような従来の問題点を解決することで、本発明は開口率及び視野角を向上させるアレイ基板を提供する。

また、本発明は前記アレイ基板を有する表示装置を提供する。

また、本発明は前記表示装置の駆動方法を提供する。

前述の本発明の技術的課題を解決するために、実施例によるアレイ基板はベース基板、ゲート線、データ線、スイッチング素子、及び画素電極を含む。前記ゲート線は前記ベース基板の行方向に伸び、前記データ配線は前記ベース基板の列方向に伸びる。前記スイッチング素子は各前記ゲート線及び前記データ線に接続される。前記画素電極は前記スイッチング素子に接続され、前記画素電極にはスリットパターンが形成される。前記画素電極は隣接する画素電極に形成されたスリットパターンとは別の方向に互いに平行して配列される。

本発明の一実施例で、前記スイッチング素子及び前記画素電極は単位画素を形成し、互いに隣接する４つの単位画素が２行２列に配列されて前記４つの単位画素のスリットパターンからなる１対のスリットパターンを有する画素ユニットを形成する。

本発明の一実施例で、前記スリットパターンは縦電極棒、第１スリットパターン、及び第２スリットパターンを含む。前記縦電極棒は前記データ線と平行に配置される。前記第１スリットパターンは第１方向に延長されて前記縦電極棒に接続される。前記第２スリットパターンは前記第１方向に交差する第２方向に延長されて、前記縦電極棒に接続される。前記スリットパターンは横電極棒をさらに含むことができる。前記横電極棒は前記ゲート線付近で前記縦電極棒と直交するように配置され、前記スイッチング素子の出力電極と電気的に接続される。

本発明の一実施例で、１行１列及び２行２例に配置された前記単位画素においては前記行方向に前記第２スリットパターン及び前記第１スリットパターン順に配置され、２行１列及び１行２列に配置された前記単位画素においては前記行方向に前記第１スリットパターン及び前記第２スリットパターン順に配置されることができる。

本発明の他の実施例で、前記スイッチング素子及び前記画素電極は単位画素を形成し、互いに隣接する８つの単位画素が２行４列に配列され、前記８つの単位画素のスリットパターンからなる１対のスリットパターンを有する画素ユニットを形成することができる。

本発明の一実施例で、前記スリットパターンは第１スリットパターン及び第２スリットパターンのうち、選択された１つと縦電極棒を含むことができる。前記縦電極棒は前記データ線と平行に前記データ線付近に配置される。前記第１スリットパターンは前記行方向と交差する第１方向に伸びて縦電極棒に接続される。前記第２スリットパターンは前記第１方向と交差する第２方向に伸びて前記縦電極棒に接続される。

本発明の一実施例で、第１行に配置された縦電極棒は左側データ線付近に配置され、第２行に配置された前記縦電極棒は右側データ線付近に配置され、前記行方向及び列方向に前記第１スリットパターン及び第２スリットパターンが交互に配置されることができる。

前述の本発明の技術的課題を解決するために、実施例による表示装置は、アレイ基板、対向基板、及び液晶層を含む。アレイ基板はベース基板、ゲート線、データ線、スイッチング素子、及び画素電極を含む。前記ゲート線は前記ベース基板の行方向に伸び、前記データ配線は前記ベース基板の列方向に伸びる。前記スイッチング素子は各前記ゲート線及び前記データ線に接続される。前記画素電極は前記スイッチング素子に接続され、前記画素電極にはスリットパターンが形成される。前記画素電極は隣接する画素電極に形成されたスリットパターンとは別の方向に互いに平行に配列される。前記対向基板は前記画素電極と対向する共通電極を含む。前記液晶層は前記アレイ基板と前記対向基板との間で垂直に配向される。

前述の本発明の技術的課題を解決するために、表示装置の駆動方法で、前記表示装置は第１スリットパターンを有する第１サブ画素電極、第２スリットパターンを有して前記第１サブ画素電極と隣接する第２サブ画素電極を含むアレイ基板、対向基板、及び前記アレイ基板と対向基板間に介在された液晶層を含む。前記表示装置の駆動方法で、前記画素電極には画像の階調より高い第１画素電圧を印加し、前記画素電極には前記画像の階調より低い第２画素電圧を印加して、画素ユニットによって表示されるドメインの数は前記液晶層のドメイン数の倍であることを特徴とする。

本発明によるアレイ基板、アレイ基板を有する表示装置、及び表示装置の駆動方法によると、１つの画素ユニットで１行の単位画素は前記第１画素電圧に反転駆動され、２行の単位画素は前記第２画素電圧に反転駆動される。画素ユニットは２つのスリットパターンが配置された４つの領域を有し、第１画素電圧及び第２画素電圧によって駆動されるため、８つのドメインを具現する。従って、単位画素の開口率が増加される。従って、表示装置の視野角が向上される。

実施例１による表示装置の平面図である。 図１に図示された表示装置をＩ−Ｉ’線に沿って切断した断面図である。 図１に示したアレイ基板を製造する方法を説明する平面図である。 図１に示したアレイ基板を製造する方法を説明する平面図である。 図１に示した表示装置のブロック図である。 図５に示した駆動装置に適用されたガンマ曲線を表すグラフである。 図５に示した駆動装置に対する詳細なブロック図である。 図５に示した表示装置の駆動信号に対するタイミング図である。 実施例２による表示装置が含むアレイ基板の平面図である。

以下、添付図面を参照しつつ、本発明の表示装置の望ましい実施例をより詳しく説明する。

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。

各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。

第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとすることであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。

また、別に定義しない限り、技術的或いは科学的用語を含んで、ここにおいて使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されることと同一な意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解されるべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈しない。

＜実施例１＞
図１は、実施例１による表示装置の平面図である。図２は、図１に図示された表示装置をＩ−Ｉ’線に沿って切断した断面図である。

図１及び図２を参照すると、表示装置１００はアレイ基板１０１、対向基板１０５、及び液晶層１０７を含む。

図１には、説明の便宜上、アレイ基板１０１の平面図のみ図示されており、図２にはアレイ基板１０１、対向基板１０５、及び液晶層１０７の断面が図示されている。

図３及び図４は、図１に示したアレイ基板１０１を製造する方法を説明する平面図である。

図１、図３及び図４を参照すると、アレイ基板１０１はベース基板１０２、複数のゲート線ＧＬ、データ線ＤＬ、スイッチング素子１０８、及び画素電極１７０を含む。

先ず、ガラス質のベース基板１０２上にゲート金属を蒸着させ、エッチングして、図３に示したようにゲート線ＧＬを形成する。ゲート線ＧＬはベース基板１０２上で略行方向ＤＩ１へ互いに平行して伸びる。ゲート線ＧＬの一部は突起形状のゲート電極１１１を形成する。その後、図２に示したように、ゲート線ＧＬを覆うゲート絶縁膜１１３を形成する。

その後、ゲート絶縁膜１１３上に半導体層及びソース金属層を順次に形成しエッチングして、図２及び図４に示したように、データ線ＤＬ、チャンネル層１１５、及びドレイン電極１２３を形成する。データ線ＤＬはゲート絶縁膜１１３上に略列方向ＤＩ３へ延長されている。ゲート線ＧＬとデータ線ＤＬの交差点近くのデータ線ＤＬでソース電極１２１が突出されて、ゲート電極１１１と一部重畳するように形成される。ドレイン電極１２３はゲート電極１１１上にソース電極１２１付近で一部が配置されて画素領域ＰＡに一部が延長されている。

ゲート線ＧＬ及びデータ線ＤＬが交差して略長方形の領域を定義し、前記長方形領域には、その後、画素電極１７０が形成される。従って、前記長方形領域を前記画素領域ＰＡに定義する。

半導体層とソース金属層を単一エッチング工程で共にエッチングする場合、データ線ＤＬ、ソース電極１２１、ドレイン電極１２３の下、及びゲート電極１１１の上部に半導体層が形成され、ソース電極１２１とドレイン電極１２３との間の半導体層はチャンネル層１１５に形成される。

ゲート電極１１１、ゲート絶縁膜１１３、チャンネル層１１５、ソース電極１２１、及びドレイン電極１２３は三端子素子であるスイッチング素子１０８を構成する。

その後、図２に示したように、データ線ＤＬが形成されたベース基板１０２を覆うパッシベーション膜１３０を形成し、パッシベーション膜１３０上に有機絶縁膜１４０を形成する。有機絶縁膜１４０及びパッシベーション膜１３０にドレイン電極１２３の一部を露出させるコンタクトホール１４３を形成する。

その後、有機絶縁膜１４０上にＩＴＯまたはＩＺＯのような透明な伝導性物質層を蒸着する。伝導性物質層はコンタクトホール１４３を通じてドレイン電極１２３に接触される。伝導性物質をエッチングして、図１に示したように、画素電極１７０を形成する。画素電極１７０にはスリットパターン１７２が形成されている。

最後に、図２に示したように、画素電極１７０を覆う下部配向膜２０を形成し、ベース基板１０２の背面に下部偏光板３０を付着してアレイ基板１０１を製造する。

下部配向膜２０は、後述される対向基板１０５と共に液晶層１０７の液晶分子を垂直方向、即ち、アレイ基板１０１から対向基板１０５に向かう方向に配向する。

下部偏光板３０は下部偏光軸が行方向ＤＩ１と実質的に一致するように配置される。画素電極１７０には、図１に示したように、下部偏光軸と略４５°または１３５°を成すスリットが形成されている。

前記スイッチング素子１０８及び前記画素電極１７０は単位画素を形成し、互いに隣接する４つの単位画素が２行２列に配列されて画素ユニットを形成する。

再び、図２を参照すると、対向基板１０５は上部基板１０４、遮光パターン１８１、カラーフィルタパターン１８５、オーバーコーティング層１８７、共通電極１９０、上部配向膜６０、及び上部偏光板７０を含むことができる。

遮光パターン１８１はゲート線ＧＬ、データ線ＤＬ、スイッチング素子１０８、及び図示しないストレージ電極に対応するように、上部基板１０４に形成されている。遮光されない前記画素領域ＰＡにはカラーフィルタパターン１８５が形成される。カラーフィルタパターン１８５は例えば、赤フィルタ、緑フィルタ、及び青フィルタを含むことができる。赤フィルタ、緑フィルタ、及び青フィルタ順に行方向ＤＩ１に各単位画素に対応するように配置できる。オーバーコーティング層１８７はカラーフィルタパターン１８５及び遮光パターン１８１を覆い、共通電極１９０はオーバーコーティング層１８７上に形成されている。上部配向膜６０は共通電極１９０上に形成されて液晶層１０７を垂直配向させる。上部偏光板７０は上部基板１０４の上面に付着され、上部偏光板７０の偏光軸は下部偏光板３０の偏光軸と実質的に直交するように配置される。

再び、図１及び図２を参照すると、本実施例で画素電極１７０がパターニングされており、垂直配向される液晶が使用される。従って表示装置は複数の種類のドメインを形成することができる。

画素ユニットは表示装置１００が具現できるドメインの種類を全て有する画素セットである。従って画素ユニットは複数の単位画素を含み、本実施例で画素ユニットは２行２列のマトリックス形態に配列された４つの単位画素を含む。

画素電極１７０に形成されたスリットパターン１７２は液晶の方向子を略一定方向に整列させる。画素ユニット内の単位画素は隣接する画素電極１７０の液晶整列方向が互いに異なるように配置される。

本実施例で、各単位画素はスリットパターン１７２によって形成された２つのドメインを有する。スリットパターン１７２によって画素電極１７０は特殊な形状で形成される。例えば、スリットパターン１７２は縦電極棒１７１、第１スリットパターン１７３、及び第２スリットパターン１７５を含むことができる。

縦電極棒１７１はデータ線ＤＬと平行に２つのドメインの境界を形成する。即ち、縦電極棒１７１によって画素領域ＰＡは左側ドメイン及び右側ドメインに分割される。

第１スリットパターン１７３は左側または右側ドメインで行方向ＤＩ１と４５°を成す第１斜線方向ＤＩ２に縦電極棒１７１に接続される。第２スリットパターン１７５は左側または右側ドメインで第１スリットパターン１７３と直交する第２斜線方向ＤＩ４に、即ち、行方向ＤＩ１と１３５°を成す方向に縦電極棒１７１に接続される。

第１及び第２スリットパターン（１７３、１７５）のスリットの幅は液晶層１０７の厚さより薄く形成される。第１及び第２スリットパターン（１７３、１７５）は液層の方向子が縦電極棒１７１に向かうように整列する。

画素電極１７０は横電極棒１７７をさらに含むことができる。横電極棒１７７はゲート線ＧＬ付近で縦電極棒１７１と直交するように配置され、コンタクトホール１４３を通じてスイッチング素子１０８のドレイン電極と電気的に接続される。

４つの単位画素で第１スリットパターン１７３及び第２スリットパターン１７５が配置される順番は多様な方式で変更されることができる。本実施例においては、図１に示したように、１行１列及び２行２列に配置された単位画素においては行方向ＤＩ１に第２スリットパターン１７５及び第１スリットパターン１７３順に配置され、２行１列及び１行２列に配置された単位画素においては行方向ＤＩ１に第１スリットパターン１７３及び第２スリットパターン１７５順に配置されている。

第１スリットパターン１７３及び第２スリットパターン１７５の延長方向及び単位画素内に配置される位置によって、画素ユニットは液晶整列方向が規定された４つの領域を有する。画素電極１７０には後述される電圧レベルが互いに異なる画素電圧が印加され、その結果、表示装置１００は画素ユニットで８つのドメインを形成する。ドメインは液晶の方向子が互いに異なる領域に定義される。

以下、表示装置１００が画素ユニットで８つのドメインを駆動して画像を表示する表示装置１００の駆動方法を説明する。

図５は、図１に示した表示装置１００のブロック図である。図６は、図５に示した駆動装置に適用されたガンマ曲線を表すグラフである。

図５及び図６を参照すると、表示装置１００は駆動装置２００をさらに含むことができる。複数の画素ユニットを行方向ＤＩ１及び列方向ＤＩ３に配列されている。各単位画素Ｐは１つのデータ線ＤＬ１及び１つのゲート線ＧＬ１によって伝達されるデータ信号及びゲート信号によって駆動される。

２行２列に配列された単位画素Ｐを含む画素ユニットＰＵは第１及び第２データ線（ＤＬ１、ＤＬ２）と第１及び第２ゲート線（ＧＬ１、ＧＬ２）によって伝達されるデータ信号及びゲート信号によって駆動される。

例えば、等価回路の観点で、単位画素Ｐはスイッチング素子１０８、液晶コンデンサＣＬＣ及びストレージコンデンサＣＳＴを含む。

スイッチング素子１０８は、上述のように、ゲート線ＧＬ１に接続されたゲート電極１１１、データ線ＤＬ１に接続されたソース電極１２１及び液晶コンデンサの一端と接続されたドレイン電極１２３を含む。

列方向単位画素Ｐにはデュアル極性のデータ信号が各々印加される。例えば、１行１列の単位画素Ｐには基準電圧対比両極性のデータ信号（＋）（以下、第１画素電圧とする）が印加され、２行１列の単位画素Ｐには前記基準電圧対比陰極性のデータ信号（―）（以下、第２画素電圧とする）が印加される。

即ち、前記第１画素電圧は前記単位画素Ｐによって表示される画像の階調より高いレベルの画素電圧であり、前記第２画素電圧は前記画像の階調より低いレベルの画素電圧である。

駆動装置２００はタイミング制御部２１０、ガンマ電圧発生部２３０、データ駆動部２５０、及びゲート駆動部２７０を含む。

タイミング制御部２１０は、外部から制御信号２００Ｃ及びデータ２００Ｄを受信する。タイミング制御部２１０は受信された前記制御信号２００Ｃを利用してデータ駆動部２５０及びゲート駆動部２７０の駆動タイミングを制御するタイミング制御信号（以下、データ制御信号及びゲート制御信号と称す）を生成する。前記タイミング制御部２１０は前記データ制御信号２１０ｄ及び前記ゲート制御信号２１０ｇを前記データ駆動部２５０及び前記ゲート駆動部２７０に各々出力する。前記タイミング制御部２１０は外部から受信された前記データ２００Ｄを前記ガンマ電圧発生部２３０に伝達する。

前記ガンマ電圧発生部２３０は前記タイミング制御部２１０から提供された前記データを第１ガンマ曲線（γ１）及び第２ガンマ曲線（γ２）が各々適用される第１ガンマデータ及び第２ガンマデータを出力する。

図６に図示したガンマ曲線（γ１、γ２、γＲ）は、Ｘ軸は階調（例えば、２５６階調）を示し、Ｙ軸は輝度（または透過率（％））を示す。基準ガンマ曲線（γＲ）は正面視認性が最適化されたガンマ曲線で、第１ガンマ曲線（γ１）と第２ガンマ曲線（γ２）は側面視認性が最適化されたガンマ曲線である。

前記ガンマ電圧発生部２３０は前記タイミング制御部２１０から受信された前記データを、第１区間には前記第１ガンマ曲線（γ１）が適用された第１ガンマデータを生成し、第２区間には前記第２ガンマ曲線（γ２）が適用された第２ガンマデータを生成する。前記第１区間は奇数行単位画素Ｐが充電されるフレーム区間であり、前記第２区間は偶数行単位画素Ｐが充電されるフレーム区間である。

前記データ駆動部２５０は前記ガンマ電圧発生部２３０から生成された前記第１及び第２ガンマデータをアナログのデータ電圧に変換してアレイ基板（１０１、１００）の第１データ線ＤＬ１に出力する。

データ駆動部２５０は前記第２データ線ＤＬ２には前記第１データ線ＤＬ１に出力される前記データ電圧に位相が反転されたデータ電圧を出力する。例えば、基準電圧が０Ｖで、前記第１データ線ＤＬ１に＋５Ｖのデータ電圧が出力される場合、前記第２データ線ＤＬ２には−５Ｖのデータ電圧が出力される。

前記ゲート駆動部２７０は前記タイミング制御部２１０から提供された前記ゲート制御信号２１０ｇ及び外部から受信されたゲートオン及びオフ電圧（Ｖｏｎ、Ｖｏｆｆ）を利用してゲートファルスを生成する。例えば、前記ゲート駆動部２７０は前記第１区間の間、奇数ゲート線ＧＬに前記ゲートオン電圧（Ｖｏｎ）を有するゲートファルスを出力し、前記第２区間の間、偶数ゲート線ＧＬに前記ゲートファルスを出力する。

図７は、図５に示した駆動装置に対する詳細なブロック図である。

図５及び図７を参照すると、前記タイミング制御部２１０は受信部２１１、保存部２１３を含む。前記受信部２１１は外部からデータＤを受信する。前記受信されたデータＤは前記保存部２１３に保存される。前記保存部２１３は例えば、前記表示パネル１００の行に含まれる画素に該当するラインデータを保存するラインメモリである。

前記ガンマ電圧発生部２３０は、第１バッファー部２３１及び第２バッファー部２３３を含む。前記第１バッファー部２３１は前記第１ガンマ曲線（γ１）が適用された第１ガンマデータが保存され、前記第２バッファー２３３は前記第２ガンマ曲線（γ２）が適用された第２ガンマデータが保存される。ここでは、前記ガンマ電圧発生部２３０が前記第１及び第２ガンマデータが保存された前記第１及び第２バッファー部（２３１、２３３）を含むことを例としてあげたが、前記第１及び第２ガンマ曲線（γ１、γ２）が適用された抵抗ストリングを各々適用することができる。

前記ガンマ電圧発生部２３０は前記第１区間には前記データを前記第１ガンマ曲線（γ１）が適用された前記第１ガンマデータに生成し、前記第２区間には前記データを前記第２ガンマ曲線（γ２）が適用された前記第２ガンマデータに生成する。

前記データ駆動部２５０は第１デジタルアナログ変換部２５１（以下、ＤＡＣ１と称す）及び第２デジタルアナログ変換部２５３（以下、ＤＡＣ２と称す）を含む。前記ＤＡＣ１（２５１）は前記第１バッファー部２３１から受信された前記第１ガンマデータをアナログの第１データ信号に変換する。前記ＤＡＣ２（２５３）は前記第２バッファー部２３３から受信された前記第２ガンマデータをアナログの第２データ信号に変化する。例えば、前記ＤＡＣ１（２５１）から出力された前記第１データ信号は前記第１データ配線ＤＬ１に印加され、前記第１データ信号に対して位相が反転されたデータ信号は前記第２データ配線ＤＬ２に印加される。

図８は、図５に示した表示装置の駆動信号に対するタイミング図である。

図１、図５、図７、及び図８を参照すると、１つのフレーム（１ＦＲＡＭＥ）の間、前記表示パネル１００の駆動方式を説明する。前記アレイ基板１０１、前記対向基板１０５、及び前記液晶層１０７を含む表示パネル１００は、ｍ（ｍは、自然数）個の垂直画素列とｎ（ｎは、自然数）個の水平画素列を含み、前記第１及び第２データ配線（ＤＬ１、ＤＬ２）と接続されたｉ（ｉ＜ｍ）番目垂直画素列の駆動方式を説明する。

前記データ駆動部２５０は前記第１区間には前記第１ガンマ曲線（γ１）が適用された前記第１データ信号ｄ１を前記第１データ配線ＤＬ１に出力し、前記第１データ信号ｄ１と位相が反転されたデータ信号−ｄ１を前記第２データ配線ＤＬ２に出力する。続いて、前記第２区間には前記第２ガンマ曲線（γ２）が適用された前記第２データ信号ｄ２を前記第２データ配線ＤＬ２に出力し、前記第２データ信号ｄ２と位相が反転するデータ信号−ｄ２を前記第２データ配線ＤＬ２に出力する。

前記ゲート駆動部２７０は１つのフレームの間、ゲートファルスｇ１を有するゲート信号Ｇをｎ個のゲート配線に順次に出力する。

例えば、前記データ駆動部２５０は前記第１区間の間、前記ｉ番目垂直画素列の１番目からｎ番目画素に該当する前記第１データ信号、ｄ１（１）、ｄ１（２）、ｄ１（３）、…、ｄ１（ｎ）を前記第１データ配線ＤＬ１に出力し、前記第１データ信号に反転するデータ信号、−［ｄ１（１）］、−［ｄ１（２）］、−［ｄ１（３）］、…、−［ｄ１（ｎ）］を前記第２データ配線ＤＬ２に出力する。

一方、前記ゲート駆動部２７０は前記第１区間の間、前記ｎ個のゲート配線に前記ゲートファルス、ｇ１１、ｇ２１、ｇ３１、…、ｇｎ１を順次に出力する。前記第１区間の間、前記ｉ（ｉ＜ｍ）番目垂直画素列は前記ゲートファルスによってスイッチング素子１０８がターン・オンされて前記第１ガンマ曲線（γ１）が適用された画像を表示する。

続いて、前記データ駆動部２５０は前記第２区間の間、前記ｉ番目垂直画素列の１番目からｎ番目画素に該当する前記第２データ信号、ｄ２（１）、ｄ２（２）、ｄ２（３）、…、ｄ２（ｎ）を前記第１データ配線ＤＬ１に出力し、前記第２データ信号に反転されたデータ信号、−［ｄ２（１）］、−［ｄ２（２）］、−［ｄ２（３）］、…、−［ｄ２（ｎ）］を前記第２データ配線ＤＬ２に出力する。

一方、前記ゲート駆動部２７０は前記第２区間の間、前記ｎ個のゲート配線に前記ゲートファルスｇ１２、ｇ２２、ｇ３２、…、ｇｎ２を順次に出力する。前記第２区間の間、前記ｉ（ｉ＜ｍ）番目垂直画素列は前記ゲートファルスによってスイッチング素子１０８がターン・オンされて前記第２ガンマ曲線（γ２）が適用された画像を表示する。

その結果、列方向ＤＩ３に隣接する２つの単位画素Ｐは画像表示のための１つの階調を表示することができる。奇数行の単位画素Ｐは前記第１画素電圧によってドット反転駆動されることができる。偶数行の単位画素Ｐは前記第２画素電圧によって反転駆動されるこができる。

従って、駆動装置は第１画素電圧及び第２画素電圧を単位画素Ｐに交互的に印加して画素ユニットＰＵが有する、液晶配列方向が規定された領域数４の倍である８つのドメインを具現する。従って、前記表示パネル１００の側面視認性を向上させることができる。

一般的なスーパー垂直配向モード（ＳＰＶモード）においては単位画素Ｐに複数のドメインを形成するために１つの単位画素Ｐに４つの方向を有するスリットが形成された画素電極１７０を形成し、電荷分割（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）方式の駆動をして８つのドメインを具現することができる。しかし、この場合には単位画素Ｐに複数のスイッチング素子１０８と配線が多数形成されて画素の開口率を大きく減少させる。

本発明による表示装置１００で画素ユニットＰＵは前記８つのドメインを具現するために、４つの単位画素Ｐを有する。即ち、表示装置１００はマルチドメインを１つの画素領域ＰＡで具現するのではなく、複数の単位画素Ｐを含む画素ユニットＰＵでマルチドメインを具現する。従って、単位画素Ｐに形成されるスイッチング素子１０８の個数が減少され、単位画素Ｐに形成される配線の個数も減少される。従って、画素の開口率が大きく向上されることができる。
＜実施例２＞

図９は、実施例２による表示装置５００が含むアレイ基板５０１の平面図である。

本実施例で、表示装置５００はアレイ基板５０１の構成を除いては図１〜図８で説明した表示装置１００と実質的に同一である。従って、対応する構成要素に対しては対応する参照番号を使用し、重複される説明は省略する。

本実施例で、アレイ基板５０１は、画素ユニットＰＵが２行２列に配列された４つの単位画素Ｐを含み、単位画素Ｐに形成された画素電極５７０のスリットパターン５７２が変更されて１つの単位画素Ｐが１つのドメインを具現することを除いては図１〜図４において説明されたアレイ基板１０１と実質的に同一である。従って、対応する構成要素に対しては対応する参照番号を使用し、重複される説明は省略する。なお、図面においては連続する２つの画素ユニットを図示している。

アレイ基板５０１の画素ユニットＰＵは２行２列に配列された４つの単位画素Ｐを有し、各単位画素Ｐはスリットパターン５７２によって形成された１つのドメインを有することができる。

画素電極５７０は縦電極棒５７１と、第１スリットパターン５７３及び第２スリットパターン８７５のうち、選択された何れかの１つを含むことができる。縦電極棒５７１はデータ線ＤＬと平行にデータ線付近に配置される。第１スリットパターン５７３は行方向ＤＩ１と４５°を成す第１斜線方向ＤＩ２に伸びて縦電極棒５７１に接続される。第２スリットパターン８７５は行方向ＤＩ１と１３５°を成す第２斜線方向ＤＩ４に伸びて縦電極棒５７１に接続される。第１及び第２スリットパターン（５７２、８７５）は液層の方向子を縦電極棒５７１に向かって整列する。

第１行の縦電極棒５７１は左側データ線ＤＬ付近に配置され、第２行の縦電極棒５７１は右側データ線ＤＬ付近に配置され、行方向ＤＩ１及び列方向ＤＩ３に第１スリットパターン５７２及び第２スリットパターン８７５が交互に配置されることができる。

本実施例の表示装置５００の駆動方法は画素ユニットＰＵに含まれる２行２列の４つの単位画素Ｐを２つつなげてみると、図５〜図８で説明された駆動方法と実施的に同一である。従って、重複される説明は省略する。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明によるアレイ基板及びこれを有する表示装置によると、単位画素の開口率及び視野角が向上される。従って、本発明は表示装置の表示品質を向上させる技術に適用されることができる。

ＤＩ１ 行方向
ＤＩ３ 列方向
１０ 表示パネル
１００ 表示装置
１０１ アレイ基板
１０５ 対向基板
１０７ 液晶層
１０８ スイッチング素子
１７０ 画素電極
１７１ 縦電極棒
１７２ スリットパターン
１７３ 第１スリットパターン
１７５ 第２スリットパターン
Ｐ 単位画素
ＰＵ 画素ユニット
ＧＬ ゲート線
ＤＬ データ線
ＰＡ 画素領域
２００ 駆動装置

Claims (16)

1. 液晶表示装置のアレイ基板であって、
   ベース基板と、
   前記ベース基板上で第１方向へ延長されたゲート線と、
   前記ベース基板上で前記第１方向と交差する第２方向へ延長されたデータ線と、
   各前記ゲート線及び各前記データ線に接続されるスイッチング素子と、
   前記スイッチング素子に電気的に接続された画素電極を含み、
   前記スイッチング素子及び前記画素電極は、単位画素を形成し、
   前記画素電極は、
   第１スリットパターンを有する第１サブ画素電極と、第２スリットパターンを有して前記第１サブ画素電極と隣接する第２サブ画素電極を含む画素電極を有し、
   前記第１スリットパターン及び前記第２スリットパターンは、前記スイッチング素子と電気的に接続され、
   前記第１スリットパターンは前記第１方向及び前記第２方向と交差する第３方向に沿って配置され、
   前記第２スリットパターンは前記第３方向と交差する第４方向に沿って配置され、
   前記画素電極は、第２方向に沿って交互に第１画素電圧と第２画素電圧が印加され、
   前記第１画素電圧は、前記単位画素によって表示される画像の階調より高いレベルの画素電圧であり、
   前記第２画素電圧は、前記単位画素によって表示される画像の階調より低いレベルの画素電圧であり、
   互いに隣接する４つの単位画素が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成し、前記画素ユニットは、８つのドメインを形成する、ことを特徴とするアレイ基板。
2. 前記第２方向に沿って前記ベース基板上に配置された縦電極棒をさらに含み、
   前記第１スリットパターンは前記第３方向に沿って延長されて前記縦電極棒に接続され、前記第２スリットパターンは前記第４方向へ延長されて前記縦電極棒に接続されることを特徴とする請求項１に記載のアレイ基板。
3. 前記ゲート線付近で前記縦電極棒と交差するように配置され、前記スイッチング素子の出力電極と電気的に接続された横電極棒をさらに含むことを特徴とする請求項２に記載のアレイ基板。
4. 前記第１スリットパターンと前記第２スリットパターンは各々前記第１スリット方向及び前記第２方向に沿って順次に単位画素に交互に配置されることを特徴とする請求項２に記載のアレイ基板。
5. 液晶表示装置のアレイ基板であって、
   ベース基板と、
   前記ベース基板上で第１方向へ延長されたゲート線と、
   前記ベース基板上で前記第１方向と交差する第２方向へ延長されたデータ線と、
   各前記ゲート線及び各前記データ線に接続されるスイッチング素子と、
   前記スイッチング素子に電気的に接続された画素電極を含み、
   前記スイッチング素子及び前記画素電極は単位画素を形成し、
   第１単位画素は第１スイッチング素子及び第１画素電極を含み、
   前記第１単位画素と隣り合った第２単位画素は第２スイッチング素子及び第２画素電極を含み、
   前記第１画素電極は、前記第１方向及び前記第２方向と交差する第３方向に沿って配置されて、前記第１スイッチング素子に電気的に連結される第１スリットパターンを含み、
   前記第２画素電極は前記第３方向と交差する第４方向に沿って配置されて、前記第２スイッチング素子に電気的に連結される第２スリットパターンを含み、
   前記画素電極は、第２方向に沿って交互に第１画素電圧と第２画素電圧が印加され、
   前記第１画素電圧は、前記単位画素によって表示される画像の階調より高いレベルの画素電圧であり、
   前記第２画素電圧は、前記単位画素によって表示される画像の階調より低いレベルの画素電圧であり、
   互いに隣接する４つの単位画素が２行２列に配列されて画素ユニットを形成し、前記画素ユニットは、４つのドメインを形成することを特徴とするアレイ基板。
6. 前記第２方向に沿って前記ベース基板上に配置された縦電極棒をさらに含み、
   前記第１スリットパターンと前記第２スリットパターンのうち、何れかの１つは前記第３方向と前記第４方向のうち、何れかの１つに沿って延長されて前記縦電極棒に接続されることを特徴とする請求項５に記載のアレイ基板。
7. 複数の縦電極棒をさらに含み、縦電極棒のうち、第１縦電極棒はデータラインの左側周辺に隣接するように前記マトリックスの第１行に配置され、
   縦電極棒のうち、第２縦電極棒はデータラインの右側周辺に隣接するように前記マトリックスの第２行に配置され、
   前記第１スリットパターンと前記第２スリットパターンとは前記行方向及び前記列方向各々に沿って交互に配置されることを特徴とする請求項６に記載のアレイ基板。
8. ベース基板、前記ベース基板上で第１方向に延長されたゲート線、前記ベース基板上で前記第１方向と交差する第２方向に延長されたデータ線、各前記ゲート線及び各前記データ線を接続するスイッチング素子、前記スイッチング素子に電気的に接続された画素電極を含むアレイ基板と、
   前記画素電極と対向する共通電極を含む対向基板と、
   前記アレイ基板と前記対向基板との間で垂直に配向される液晶層と、
   前記単位画素に表示される画像の階調より高いレベルの第１画素電圧及び低いレベルの第２画素電圧を交互に印加する駆動装置と、
   を有し、
   前記スイッチング素子及び前記画素電極は、単位画素を形成し、
   前記画素電極は、
   第１スリットパターンを有する第１サブ画素電極と、第２スリットパターンを有して、前記第１サブ画素電極と隣接する第２サブ画素電極を含む画素電極を有し、
   前記第１スリットパターン及び前記第２スリットパターンは、前記スイッチング素子と電気的に接続され、
   前記第１スリットパターンは前記第１方向及び前記第２方向と交差する第３方向に沿って配置され、
   前記第２スリットパターンは前記第３方向と交差する第４方向に沿って配置され、
   前記駆動装置は、第２方向に沿って交互に前記第１画素電圧と前記第２画素電圧を印加し、
   互いに隣接する４つの単位画素が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成し、前記画素ユニットは、８つのドメインを形成することを特徴とする液晶表示装置。
9. 前記スリットパターンは、前記第１スリットパターン及び前記第２スリットパターンの境界に配置された縦電極棒をさらに含み、
   前記第１スリットパターン及び第２スリットパターンは、液晶の方向子を前記縦電極棒に向かって整列することを特徴とする請求項８に記載の液晶表示装置。
10. 前記第１スリットパターン及び前記第２スリットパターンのスリットの幅は、前記液晶層の厚さより小さいことを特徴とする請求項９に記載の液晶表示装置。
11. １行１列及び２行２列の単位画素では前記行方向に前記第２スリットパターン及び第１スリットパターンの順序に配置し、
    １行２列及び２行１列の単位画素では前記行方向に前記第１スリットパターン及び第２スリットパターンの順序に配置したことを特徴とする請求項９に記載の液晶表示装置。
12. 前記駆動装置が前記１行の単位画素を前記第１画素電圧でドット反転駆動し、前記２行の単位画素を前記第２画素電圧でドット反転駆動して前記画像の階調を表示することを特徴とする請求項１１に記載の液晶表示装置。
13. 前記対向基板は、各前記単位画素と対応して前記共通電極上に形成されたカラーフィルタをさらに含むことを特徴とする請求項８に記載の液晶表示装置。
14. 前記カラーフィルタは、前記行方向に各前記単位画素と対応するように配置された赤色フィルタ、緑色フィルタ、及び青色フィルタを含むことを特徴とする請求項１３に記載の液晶表示装置。
15. ベース基板、前記ベース基板上で第１方向に延長されたゲート線、前記ベース基板上で前記第１方向と交差する第２方向に延長されたデータ線、各前記ゲート線及び各前記データ線を接続するスイッチング素子、前記スイッチング素子に電気的に接続された画素電極を含むアレイ基板と、
    前記画素電極と対向する共通電極を含む対向基板と、
    前記アレイ基板と前記対向基板との間で垂直に配向される液晶層と、
    を有し、
    前記スイッチング素子及び前記画素電極は、単位画素を形成して、互いに隣接する４つの単位画素が２行２列に配列されて画素ユニットを形成し、
    前記各画素電極に形成された前記スリットパターンは、前記第１方向及び前記第２方向と交差する第３方向に配列された第１スリットパターンまたは前記第３方向と交差する第４方向に配列された第２スリットパターンのうち、選択されたいずれか１つを含み、
    前記画素電極は、列方向に沿って交互に第１画素電圧と第２画素電圧が印加され、
    前記第１画素電圧は、前記単位画素によって表示される画像の階調より高いレベルの画素電圧であり、
    前記第２画素電圧は、前記単位画素によって表示される画像の階調より低いレベルの画素電圧であり、
    前記画素ユニットは、４つのドメインを形成することを特徴とする液晶表示装置。
16. 第１スリットパターンを有する第１サブ画素電極、第２スリットパターンを有して前記第１サブ画素電極と隣接する第２サブ画素電極を含み、前記第１サブ画素電極と前記第２サブ画素電極とが第１の位置関係にある第１画素電極及び第２画素電極と、前記第１サブ画素電極と前記第２サブ画素電極とを含み、前記第１サブ画素電極と前記第２サブ画素電極とが前記第１の位置関係とは異なる第２の位置関係にある第３画素電極及び第４画素電極とを含むアレイ基板、対向基板、及び前記アレイ基板と対向基板との間に介在された液晶層を含み、前記第１乃至第４画素電極を含む４つの画素が２行２列を有するマトリックスタイプに配置されて画素ユニットを形成された液晶表示装置の駆動方法であって、
    前記第１スリットパターンは行方向及び列方向と交差する第３方向に沿って配置され、
    前記第２スリットパターンは前記第３方向と交差する第４方向に沿って配置され、
    前記第１画素電極に画像の階調電圧より高い第１画素電圧を印加する第１段階と、
    前記第３画素電極に前記画像の階調電圧より低い第２画素電圧を印加する第２段階と、
    前記第２画素電極に前記第２画素電圧を印加する第３段階と、
    前記第４画素電極に前記第１画素電圧を印加する第４段階と、
    を含み、
    前記画素ユニットは、前記第１段階乃至前記第４段階により、８つのドメインを形成することを特徴とする液晶表示装置の駆動方法。
    

Images