JP5751531B2 - 半導体基板の評価方法、評価用半導体基板、半導体装置 - Google Patents
半導体基板の評価方法、評価用半導体基板、半導体装置 Download PDFInfo
- Publication number
- JP5751531B2 JP5751531B2 JP2012135726A JP2012135726A JP5751531B2 JP 5751531 B2 JP5751531 B2 JP 5751531B2 JP 2012135726 A JP2012135726 A JP 2012135726A JP 2012135726 A JP2012135726 A JP 2012135726A JP 5751531 B2 JP5751531 B2 JP 5751531B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- semiconductor substrate
- atoms
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000011156 evaluation Methods 0.000 title claims description 29
- 239000002019 doping agent Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 230000007547 defect Effects 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 128
- 235000012431 wafers Nutrition 0.000 description 47
- 125000004429 atom Chemical group 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 238000005259 measurement Methods 0.000 description 12
- 239000002344 surface layer Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体基板の評価方法、特にシリコンウェーハの表層近傍の電気特性の評価方法並びに半導体基板及び半導体装置に係り、特に、半導体基板の接合リーク電流評価方法とこれに使用する半導体基板及び半導体装置に関する。
メモリ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。固体撮像素子においては、シリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中で高温処理、２）引き上げ条件の改善によりグロウ・イン（Grown-in）欠陥を低減、３）エピ成長ウェーハ等が開発されている。
特に固体撮像素子に関しては、光を電気信号に変換するため、光を半導体内部に侵入させ、発生する電気信号から画像を構築する。そのため、最表面品質はもちろんのこと、表面から数μｍ程度の深さの品質も非常に重要である。
そして、シリコンウェーハの表面品質の電気的特性の評価法として、酸化膜耐圧（ＧＯＩ）評価が知られている。この酸化膜耐圧（ＧＯＩ）評価では、シリコン表面に熱酸化によりゲート酸化膜を形成し、この上に電極を形成することで絶縁体であるシリコン酸化膜に電気的ストレスを印加し、この絶縁度合いによりシリコン表面品質を評価するものである。すなわち、もとのシリコン表面に欠陥や金属不純物が存在するとこれが熱酸化によりシリコン酸化膜に取り込まれ、不均一な絶縁体になる。つまり、欠陥、不純物が存在すると絶縁性が低下することから、その絶縁性の低下度合いを見ることでシリコン表面品質を評価するものである。
ＧＯＩ評価は、実デバイスにおいては、ＭＯＳＦＥＴのゲート酸化膜信頼性に関係し、これの改善に向けていろいろなウェーハ開発が行われている。ＧＯＩ評価は、特にＣＯＰに関連したＧｒｏｗｎ−ｉｎ欠陥に関連した研究、ウェーハ、デバイスの改善に大きく寄与した。しかしながら、ＧＯＩで問題がなくても、デバイス歩留まりが低下するということは当然ありえるわけで、特に近年、デバイスの高集積化に伴い、このような事象が数多くなってきている。とりわけ固体撮像素子においては、空乏層外の中性領域からの拡散電流が影響するなど、その原理から考えて、ウェーハ起因のリーク電流を低減する必要性がある。
上記の問題に直面し、シリコンウェーハ基板の開発・改善を進める訳であるが、実際に固体撮像素子などのデバイスを作製し評価してみないと効果の判別が出来ない問題があった。そこで、従来、固体撮像素子の心臓部ともいえる受光部の構造に着目し、ウェーハ面内にｐｎ接合を形成し、このリーク電流を測定することでウェーハ品質の評価が行われている（例えば特許文献１参照）。特許文献１には、ウェーハ面内に形成されたｐｎ接合のリーク電流を測定するセル構造として、ガードリング付きの構造が開示されている。この構造では、ｐｎ接合の周辺部分にガードリングを設け、そのガードリングによってリーク電流の面積成分（拡散電流及び発生電流からなる）と周辺成分（表面発生電流）とを分離している。つまり、この構造によれば、ガードリングに印加する電圧を調整することで、ｐｎ接合の周辺部分の空乏層幅を制御してその周辺部分からのリーク電流を抑えることができる。
しかし、従来の半導体基板の評価方法では、ＧＯＩではせいぜい表面数十ｎｍ、リーク電流においても１μｍ程度の評価領域（深さ）であり、深い領域の基板品質を反映した評価はできなかった。
本発明は上記問題点に鑑みてなされたもので、その課題は、ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハのリーク電流特性を高精度で評価することが可能な半導体基板の評価方法並びに半導体基板及び半導体装置を提供することである。
上記課題を解決するために、本発明の半導体基板の評価方法は、第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、該セルを前記半導体基板上に複数形成してＴＥＧ（Test Element Group）として使用し、各ウェル中に形成される空乏層及びエピタキシャル層と半導体基板の界面に形成される空乏層の２つの空乏層からの接合リーク電流を測定し、前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする。
本発明の評価方法によれば、シリコンウェーハ等の半導体基板の電気的特性を評価するために、基板とは異なる導電型（第２の導電型）のエピタキシャル層（ＥＰ層）を成長させる。これによって、ＥＰ層と半導体基板との界面がｐｎ接合になり、そのｐｎ接合により空乏層を形成できる。また、ＥＰ層と同じ導電型のウェルを形成し、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設ける。これによって、ウェル中に空乏層を形成できる。そして、ウェル中に形成された拡散層を一方の電極とし、半導体基板のエピタキシャル層を成長させていない面を他方の電極として１つのセルとし、複数のセルからなるＴＥＧ（Test Element Group）を使用して接合リーク電流評価を行う。これによって、表面近傍のウェーハ品質に加え、ＥＰ層及び半導体基板の界面付近の深い領域のウェーハ品質を反映した高精度のウェーハ評価（リーク電流特性評価）が可能となる。
さらに、本発明では、ウェルの接合周辺にチャネルストップ層が設けられているので、分離酸化膜や表面界面準位などの影響でウェル周辺に寄生空乏容量が発生するのを防止できる。よって、接合リーク電流の測定の際に、ウェル周辺からのリーク電流（周辺成分）までも測定してしまうのを防止できる。
また、本発明において、前記半導体基板上に前記エピタキシャル層を成長させた後、そのエピタキシャル層上に、窓開けした部分を有した分離酸化膜を形成し、イオン注入により前記窓開けした部分直下に前記ウェルを形成するとともに、前記分離酸化膜直下に該イオン注入で注入されるドーパントで前記チャネルストップ層を形成する。これによって、ウェルとチャネルストップ層の両方を同一の工程（イオン注入工程）で形成できるので、製造工程を簡素にできる。
また、本発明のウェル形成時において、前記分離酸化膜以外の酸化膜を形成せず直接イオン注入し、このイオン注入において注入量はＧＯＩ（酸化膜耐圧）に影響する欠陥が生じない範囲とする。
一般的にはウェル形成のイオン注入前には、特開平６−１６３８４４号公報や特開平７−２０１９７４号公報に記載のように分離酸化膜以外の箇所に薄いスクリーン酸化膜（熱酸化膜）を形成する。これに対し、本発明によれば、イオン注入前の熱酸化膜（スクリーン酸化膜）を形成しないで、直接イオン注入しているので、スクリーン酸化膜を形成する工程を削減でき、かつイオン注入により導入される欠陥（ＧＯＩに影響する欠陥）をなくした状態でウェーハ評価を行うことができる。
また、本発明において、前記ウェル上の電極の電極面積が４ｍｍ２以下とするのが好ましい。これによって、接合リーク電流を測定するときの位置分解能を高く確保でき、リーク電流測定したときの電流値が大きくなりすぎるのを防止できる。
また、本発明において、前記ウェルはドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ２μｍ以下であり、前記ウェル内部に形成された拡散層はドーパント濃度１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２０ａｔｏｍｓ／ｃｍ３で深さ１μｍ以下であり、前記チャネルストップ層はドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ０．５μｍ以下とするのが好ましい。本発明者の知見では、これらの数値範囲とすることにより、接合リーク電流を高精度に測定できる。
本発明に係る評価用半導体基板は、第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、該セルを前記半導体基板上に複数形成してＴＥＧ（Test Element Group）として使用し、前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする。本発明の評価用半導体基板によれば、本発明の半導体基板の評価方法と同じ効果を得ることができる。
本発明に係る半導体装置は、第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする。本発明の半導体装置によれば、本発明の半導体基板の評価方法と同じ効果を得ることができる。
以上のように、本発明（半導体基板の評価方法、評価用半導体基板、半導体装置）によれば、ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハのリーク電流特性を、簡便かつ高精度で評価することが可能となる。
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の評価用半導体基板としてのシリコンウェーハ１００の平面図を示している。図２は、図１の箇所１０１におけるII−II断面図であり、本発明の半導体装置としての接合リーク電流測定用のセル２０の接合構造（断面構造）を示している。なお、図７には、従来（特許第３２５０１５８号公報）のセル３０の接合構造（ガードリング３１付きの構造）を示している。図２のセル２０は、図１のシリコンウェーハ１００の面内の複数の箇所に形成されている。それら複数のセル２０により、シリコンウェーハ１００の品質評価のためのＴＥＧ（Test
Element Group）を構成している。なお、図１の箇所１０１は、セル２０が形成された複数の箇所から任意に選択した一の箇所とされている。図２のセル２０の接合構造と従来の接合構造３０（図７参照）の一番大きな違いは、セル２０には、空乏層が表層近傍及びＥＰ層／ＥＰ基板界面の２箇所に存在していることである。以下、セル２０の接合構造を詳細に説明する。
Element Group）を構成している。なお、図１の箇所１０１は、セル２０が形成された複数の箇所から任意に選択した一の箇所とされている。図２のセル２０の接合構造と従来の接合構造３０（図７参照）の一番大きな違いは、セル２０には、空乏層が表層近傍及びＥＰ層／ＥＰ基板界面の２箇所に存在していることである。以下、セル２０の接合構造を詳細に説明する。
図２のセル２０は、ＥＰ基板１と、そのＥＰ基板１上に形成されたエピタキシャル層（ＥＰ層）２と、そのＥＰ層２の表層近傍に形成されたウェル５と、そのウェル５中に形成された拡散層６と、ウェル５の接合周辺である分離酸化膜９の直下に形成されたチャネルストップ層１０とを含む形で構成されている。このセル２０の特徴は、第一に、ＥＰ基板１とＥＰ層２との導電型を変えることである。すなわち、ＥＰ層２は、ＥＰ基板１とは異なる導電型となっている。そのため、ＥＰ基板１とＥＰ層２の界面３にはｐｎ接合が形成されてそのｐｎ接合による空乏層４が形成されている。また、ＥＰ層２のドーパント濃度は、ＥＰ基板１のドーパント濃度よりも小さくなっている。これにより、ＥＰ層２側に空乏層４を広げることができ、その結果、ＥＰ層２の品質評価が可能となる。
ウェル５は、分離酸化膜９の窓開けした部分９１の直下に形成されている。そのウェル５は、ＥＰ層２と同じ導電型とされる。そして、ウェル５の濃度（ウェル濃度）が、セル２０の特徴の１つとされる。すなわち、ウェル５は、１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３の範囲となっている。特にボロンをイオン注入し、ウェル５を形成する場合は、高濃度になりすぎると、イオン注入により転位が形成されウェル５中に欠陥が形成されやすくなる。もちろん、濃度が低すぎると、もとの基板抵抗（ＥＰ基板１の抵抗）の影響を受けて、安定したリーク電流測定が行いにくくなる。本発明者らの見出した上記範囲であれば、転位の発生がなく安定した測定が可能である。また、ウェル５の深さは２μｍ以下が好ましい。
なお、分離酸化膜９は、ＥＰ層２の上（厳密には拡散層６及びチャネルストップ層１０の上）に形成された、セル２０を他と絶縁分離するための酸化膜である。その分離酸化膜９の厚さは、後述するチャネルストップ層１０を考慮して設定されている。
拡散層６は、ウェル５中に形成され（ウェル５の表面からウェル５内部のある深さの範囲に亘って形成され）、ウェル５と異なる導電型のドーパントが拡散された層である。ウェル５（拡散層６を除く部分）と拡散層６は互いに異なる導電型となっているので、それら界面７はｐｎ接合となっている。そのため、ウェル５内には、ｐｎ接合７による空乏層８が形成されている。拡散層６のドーパント濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２０ａｔｏｍｓ／ｃｍ３の範囲が好ましい。また、拡散層６の深さは１μｍ以下が好ましい。拡散層６のドーパント濃度や深さを上記範囲とすることで、接合リーク電流測定に好適な空乏層８を設定できる。なお、以下では、ウェル５のうち、拡散層６を除く部分を符号「５１」で示し、その符号「５１」の部分を非拡散層という。
また、拡散層６はセル２０の一方の電極とされている。その電極としての拡散層６の面積（ｐｎ接合７の面積）は１０ｍｍ２以下とするのが好ましく、より好ましくは４ｍｍ２以下とするのが好ましい。電極面積が４ｍｍ２より大きくなると、リーク電流を測定するときの位置分解能が低下して、リーク電流の値が大きくなりすぎる場合がある。その結果、ウェーハの品質が悪いときのリーク電流と、品質が良いときのリーク電流との差が出にくくなる。なお、逆に電極面積が小さすぎると、リーク電流の値が小さくなりすぎる場合があり、ウェーハ品質の良否を正確に判定しにくくなる。そのため、電極面積の下限は、リーク電流の値が小さくなりすぎないように適宜に設定される。
チャネルストップ層１０は、ウェル５の接合周辺（ｐｎ接合７の周縁部の周り）に形成されている。別の言い方をすると、チャネルストップ層１０は、分離酸化膜９の直下に形成されている。そのチャネルストップ層１０は、非拡散層５１と同一ドーパント、つまり非拡散層５１と同一導電型の層とされる。チャネルストップ層１０のドーパント濃度は１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３の範囲が好ましい。また、チャネルストップ層１０の深さは０．５μｍ以下とするのが好ましい。チャネルストップ層１０によって、分離酸化膜９や表面界面準位などの影響でウェル５周辺に寄生空乏容量が発生するのを防止できる。その結果、接合リーク電流の測定の際に、ウェル５周辺からのリーク電流（周辺成分）も測定してしまうのを防止できる。また、チャネルストップ層１０のドーパント濃度や深さを上記範囲とすることで、後述するチャネルストップ層１０形成時のイオン注入でＧＯＩ（酸化膜耐圧）に影響する欠陥を生じないようにできる。
以上説明した構成を有するセル２０では、上述したように拡散層６を一方の電極とし、ＥＰ基板１のＥＰ層２を成長させていない面１ａ（以下、裏面という）をもう一方の電極として接合リーク電流測定に使用される。具体的には、表面６ａ側及び裏面１ａ側ともに同電位かつ逆バイアス（各ｐｎ接合７、３に対して逆バイアス）を印加する。そして、表面６ａ及び裏面１ａそれぞれの端子に流れる電流を、２つの空乏層４、８を流れる接合リーク電流（空乏層での発生再結合電流）としてモニタリングする。本発明の構造によれば、表面６ａ近傍（空乏層８）に加え、それよりも深い位置にあるＥＰ層２とＥＰ基板１の界面（空乏層４）との２箇所の空乏品質の測定が可能になる。よって、シリコンウェーハ１００の評価を精度良く行うことができる。
次に、セル２０の製造方法を説明する。図３は、セル２０の製造工程の一例を示したフロー図である。先ず、ＥＰ基板１の上にＥＰ層２をエピタキシャル成長させる（図３（Ａ）のＥＰ層成長工程）。それらＥＰ基板１、ＥＰ層２を品質評価の対象とする被評価基板とする。次に、その被評価基板の上（ＥＰ層２の上）にマスクとなるマスク酸化膜９０を形成する（図３（Ｂ）のマスク酸化膜形成工程）。このマスク酸化膜９０は熱酸化でもＣＶＤでも良いが、以下の点に注意する。すなわち、このあとのウェル形成のためにイオン注入を行うのであるが、このときのイオンがわずかにマスク酸化膜９０を通過してチャネルストップ層を形成するように、マスク酸化膜９０の厚さを設定する。この厚さは、イオンを構成する元素や、イオン注入条件（加速電圧等）に依存するため、工程、設備に適した値を採る必要がある。
次に、マスク酸化膜９０にフォトリソグラフィを行い、マスク酸化膜９０をドライエッチング又はウエットエッチングにより窓開け処理を行う（図３（Ｃ）の窓開け工程）。このとき窓開けした部分９１が、図２のｐｎ接合７の接合面積（電極面積）に相当することになる。そのため、窓開けした部分９１の面積は、接合面積が望ましくは４ｍｍ２以下を満たすように設定される。なお、窓開けした部分９１を除くマスク酸化膜９０の部分が、分離酸化膜９となる。
次に、イオン注入により、ＥＰ層２と同じ導電型のイオン１３（ドーパント）をＥＰ層２に注入する（図３（Ｄ）のイオン注入工程）。このとき、窓開けした部分９１の直下及び分離酸化膜９の直下には、イオン注入層１２が形成される。このイオン注入層１２のうち、窓開けした部分９１の直下に形成された層５がウェルとして機能し、分離酸化膜９の直下に形成された層１０がチャネルストップ層として機能する。なお、このウェル５は、図２の拡散層６が形成される前のウェルに該当する。また、チャネルストップ層１０は、イオン１３が分離酸化膜９を通過することで、つまりセルアラインを利用して形成される。また、図３（Ｄ）の工程では、分離酸化膜９以外の酸化膜（スクリーン酸化膜のための熱酸化膜等）を形成しないで直接イオン注入を行う。これによって、製造工程を簡素化できる。また、イオン注入におけるドーズ量は、ＧＯＩ（酸化膜耐圧）に影響する欠陥が生じない範囲、つまり上述したウェル５のドーパント濃度の好適範囲（１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３の範囲）を満たすように設定される。さらに、イオン注入における加速電圧は、分離酸化膜９の厚さ等を考慮して、チャネルストップ層１０が形成できるように設定される。イオン注入を行った後、回復アニールを行う。
次に、ウェル５内にｐｎ接合を形成するために、ウェル５とは異なる導電型の元素を拡散させて、拡散層６を形成する（図３（Ｅ）の拡散工程）。このときの拡散はイオン注入でも固定拡散でも良い。ただし、イオン注入を使った場合には、図３（Ｅ）のイオン注入による回復熱処理と、図３（Ｄ）のイオン注入による回復熱処理（回復アニール）とを兼ねても良い。以上の各工程を経て、２箇所の位置にｐｎ接合３、７を有したセル２０（図３（Ｅ）参照）が完成する。
本発明の効果を確認するために次の実験を行った。なお、本発明は下記の実施例に限定されるものではない。抵抗率１０Ω・ｃｍのボロンドープ２００ｍｍφシリコンウェーハ（図２のＥＰ基板１に対応）を材料として、まずこれを、重金属汚染の存在があらかじめ分かっているエピリアクタに入れて、リンをドープしたＥＰ層を成長させる。このときのＥＰ層は厚さ１０μｍ、抵抗率１０Ω・ｃｍとした。この基板にＰｙｒｏ雰囲気１０００℃、９０分の処理で２００ｎｍの酸化膜を形成した。こののち、レジストを塗布し、フォトリソグラフィを行う。今回はネガレジストを選択した。マスクには各種面積の開口部を準備しておき、接合リークの面積依存を測定できるように工夫した。また同一面積で周辺長を変えたものも準備した。このレジスト付きウェーハをバッファードＨＦ溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このウェーハに加速電圧５５ＫｅＶ、ドーズ量２×１０１２ａｔｏｍｓ／ｃｍ２でボロンをイオン注入してウェル及びチャネルストップ層を形成した。なお、このときのドーズ量２×１０１２ａｔｏｍｓ／ｃｍ２は、ウェルのピーク濃度が１×１０１７ａｔｏｍｓ／ｃｍ３となるドーズ量である。その後、１０００℃、窒素雰囲気下で回復アニールを実施した後、リンガラスを塗布拡散し、リンを表面より拡散することで、ウェル内にｐｎ接合を形成した。
本構造のリーク電流測定結果（リーク電流の分布結果）を図４に示す。なお、図４（Ａ）は、本発明のウェーハ１００の表面１０２側の電極（図２のウェル５側の電極）に３Ｖの逆バイアスを印加して、ウェル５側の電極に流れるリーク電流の測定結果を示している。また、図４（Ｂ）は、ウェーハ１００を裏面１０３側の電極（図２のＥＰ基板１の裏面１ａ）に３Ｖの逆バイアスを印加して、裏面１ａ側の電極に流れるリーク電流の測定結果を示している。また、図４では、格子状の図となっているが、各格子ごとにセル２０（図２参照）を形成し、各格子ごとにリーク電流を測定したときの結果を示している。図４では、リーク電流の大きさを色の濃淡であらわしており、色が濃いほどリーク電流が大きくなっている。
図４（Ａ）では、ウェル５内の空乏層８（図２参照）からのリーク電流を見ていることになり、図４（Ｂ）では、ＥＰ層２とＥＰ基板１との界面の空乏層４（図２参照）を見ていることになる。図４（Ａ）と図４（Ｂ）を比較すると、ウェーハ１００の中心付近の領域１０５に差が見られる。具体的には、図４（Ａ）の領域１０５に比べて、図４（Ｂ）の領域１０５にはリーク電流が大きくなっている領域１０４（色が濃い領域）が含まれている。このことから、図４（Ｂ）では、ウェーハ１００の表層から深い領域（ＥＰ層２とＥＰ基板１との界面付近）の欠陥（ＥＰ層の重金属汚染）をうまく捕らえていると言える。
このように、実施例１の構造によれば、ウェーハ１００の表層近傍の品質及びウェーハ１００の表層から深い領域の品質を評価できる。また、図４のレンジにおける一番薄い部分１５０は、７．００Ｅ−１１となっていることから、実施例１の構造では、ピコアンペア（ｐＡ）レベルで接合リーク電流の測定が可能となっているのが分かる。
本発明と比較するために、以下のように、リーク電流測定用のセル構造を作製した。抵抗率１０Ω・ｃｍのボロンドープ２００ｍｍφシリコンウェーハを材料として、まずこれを、重金属汚染の存在があらかじめ分かっているエピリアクタに入れて、ボロンをドープしたＥＰ層を成長させる。つまり、シリコンウェーハ（ＥＰ基板）とＥＰ層は同じ導電型にする。その他は、実施例１の製造条件と同じとして、図２の構造のＥＰ層２/ＥＰ基板１界面の空乏層４がないセル構造を作製した。
本構造のリーク電流測定結果を図５に示す。ウェーハ面内で汚染に起因するような特徴的な分布は得られなかった。つまり、この比較例１の構造では、ＥＰ層の重金属汚染をうまく捕らえることができない。
次に、比較例２として、図２のチャネルストップ層１０を持たない構造（その他は図２の構造と同じ）を作製した。具体的には、抵抗率１０Ω・ｃｍのボロンドープ２００ｍｍφシリコンウェーハを材料として、まずこれを、重金属汚染の存在があらかじめ分かっているエピリアクタに入れて、リンをドープしたＥＰ層を成長させる。このときのＥＰ層は厚さ１０μｍ、抵抗率１０Ω・ｃｍとした。次にＰｙｒｏ雰囲気１０００℃、３００分の処理で８００ｎｍの酸化膜を形成した。つまり、比較例２の酸化膜は、実施例１のときよりも厚くなっている。こののち、レジストを塗布し、フォトリソグラフィを行う。このレジスト付きウェーハをバッファードＨＦ溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このウェーハに加速電圧５５ＫｅＶ、ドーズ量２×１０１２ａｔｏｍｓ／ｃｍ２でボロンをイオン注入し、１０００℃、窒素雰囲気下で回復アニール後、リンガラスを塗布拡散し、リンを表面より拡散することで、接合を形成した。この加速電圧の場合、８００ｎｍの酸化膜をボロンは通過できず、接合周辺のチャネルストップ層は形成されない。
本構造のリーク電流測定結果を図６に示す。チャネルストップ層が無いことでリーク電流レベルが全体的に高くなっており、評価には適さないことが分かる。
以上説明したように、本実施形態のセル及びそのセルが複数形成されてＴＥＧとして使用されるシリコンウェーハによれば、ウェーハの表層近傍及び表層から深い領域に形成された２つの空乏層からのリーク電流を測定できる。よって、シリコンウェーハ１００の表層近傍に加え、表層から深い領域のウェーハ品質の評価が可能となる。
なお、本発明の半導体基板の評価方法、評価用半導体基板及び半導体装置は上記実施形態に限定されるものではなく、特許請求の範囲の記載を逸脱しない限度で種々の変更が可能である。例えば、上記実施例１では、ＥＰ基板をｐ型、ＥＰ層をｎ型の例を説明したが、ＥＰ基板をｎ型、ＥＰ層をｐ型の構造にしても良い。
１ ＥＰ基板（半導体基板）
２ ＥＰ層（エピタキシャル層）
３、７ ｐｎ接合
４、８ 空乏層
５ ウェル
６ 拡散層
９ 分離酸化膜
１０ チャネルストップ層
２０ セル（半導体装置）
１００ シリコンウェーハ（評価用半導体基板）
２ ＥＰ層（エピタキシャル層）
３、７ ｐｎ接合
４、８ 空乏層
５ ウェル
６ 拡散層
９ 分離酸化膜
１０ チャネルストップ層
２０ セル（半導体装置）
１００ シリコンウェーハ（評価用半導体基板）
Claims (11)
- 第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、該セルを前記半導体基板上に複数形成してＴＥＧ（Test Element Group）として使用し、各ウェル中に形成される空乏層及びエピタキシャル層と半導体基板の界面に形成される空乏層の２つの空乏層からの接合リーク電流を測定し、
前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする半導体基板の評価方法。 - 前記半導体基板上に前記エピタキシャル層を成長させた後、そのエピタキシャル層上に、窓開けした部分を有した分離酸化膜を形成し、イオン注入により前記窓開けした部分直下に前記ウェルを形成するとともに、前記分離酸化膜直下に該イオン注入で注入されるドーパントで前記チャネルストップ層を形成することを特徴とする請求項１に記載の半導体基板の評価方法。
- 前記ウェル形成時において、前記分離酸化膜以外の酸化膜を形成せず直接イオン注入し、このイオン注入において注入量はＧＯＩ（酸化膜耐圧）に影響する欠陥が生じない範囲とすることを特徴とする請求項２に記載の半導体基板の評価方法。
- 前記ウェル上の電極の電極面積が４ｍｍ２以下であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体基板の評価方法。
- 前記ウェルはドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ２μｍ以下であり、前記ウェル内部に形成された拡散層はドーパント濃度１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２０ａｔｏｍｓ／ｃｍ３で深さ１μｍ以下であり、前記チャネルストップ層はドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ０．５μｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体基板の評価方法。
- 第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、該セルを前記半導体基板上に複数形成してＴＥＧ（Test Element Group）として使用し、
前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする評価用半導体基板。 - 前記ウェル上の電極の電極面積が４ｍｍ２以下であることを特徴とする請求項６に記載の評価用半導体基板。
- 前記ウェルはドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ２μｍ以下であり、前記ウェル内部に形成された拡散層はドーパント濃度１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２０ａｔｏｍｓ／ｃｍ３で深さ１μｍ以下であり、前記チャネルストップ層はドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ０．５μｍ以下であることを特徴とする請求項６または７に記載の評価用半導体基板。
- 第１の導電型の半導体基板とは異なる第２の導電型のエピタキシャル層を該半導体基板上に成長させ、該エピタキシャル層と同じ第２の導電型のウェルを該エピタキシャル層中に形成し、該ウェルの接合周辺にチャネルストップ層を設け、該ウェル中に、該ウェルと異なる第１の導電型のドーパントを拡散させてｐｎ接合を設け一方の電極とし、もう一方の電極は前記半導体基板のエピタキシャル層を成長させていない面としてひとつのセルとし、
前記ウェルのドーパント濃度を１×１０ １６ ａｔｏｍｓ／ｃｍ ３ から１×１０ １７ ａｔｏｍｓ／ｃｍ ３ としたことを特徴とする半導体装置。 - 前記ウェル上の電極の電極面積が４ｍｍ２以下であることを特徴とする請求項９に記載の半導体装置。
- 前記ウェルはドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ２μｍ以下であり、前記ウェル内部に形成された拡散層はドーパント濃度１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２０ａｔｏｍｓ／ｃｍ３で深さ１μｍ以下であり、前記チャネルストップ層はドーパント濃度１×１０１６ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３で深さ０．５μｍ以下であることを特徴とする請求項９または１０に記載の半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012135726A JP5751531B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
| CN201380025843.0A CN104303280B (zh) | 2012-06-15 | 2013-04-25 | 半导体基板的评价方法、评价用半导体基板、半导体装置 |
| KR1020147026435A KR101943067B1 (ko) | 2012-06-15 | 2013-04-25 | 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치 |
| US14/404,848 US9696368B2 (en) | 2012-06-15 | 2013-04-25 | Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device |
| PCT/JP2013/062277 WO2013187140A1 (ja) | 2012-06-15 | 2013-04-25 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
| DE112013002978.2T DE112013002978B4 (de) | 2012-06-15 | 2013-04-25 | Halbleitersubstrat-Beurteilungsverfahren, Halbleitersubstrat zur Beurteilung und Halbleiterbauelement |
| TW102116137A TWI521217B (zh) | 2012-06-15 | 2013-05-07 | An evaluation method for a semiconductor substrate, a semiconductor substrate for evaluation, and a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012135726A JP5751531B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014003060A JP2014003060A (ja) | 2014-01-09 |
| JP5751531B2 true JP5751531B2 (ja) | 2015-07-22 |
Family
ID=49757975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012135726A Active JP5751531B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9696368B2 (ja) |
| JP (1) | JP5751531B2 (ja) |
| KR (1) | KR101943067B1 (ja) |
| CN (1) | CN104303280B (ja) |
| DE (1) | DE112013002978B4 (ja) |
| TW (1) | TWI521217B (ja) |
| WO (1) | WO2013187140A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5967019B2 (ja) * | 2013-05-31 | 2016-08-10 | 信越半導体株式会社 | 半導体ウェーハの評価方法 |
| CN104766809B (zh) * | 2015-03-27 | 2017-11-21 | 西交利物浦大学 | 一种pn结瞬时电容能谱测量方法和*** |
| JP6413938B2 (ja) * | 2015-06-05 | 2018-10-31 | 信越半導体株式会社 | 半導体基板の評価方法 |
| JP7135998B2 (ja) * | 2019-05-08 | 2022-09-13 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法 |
| JP7176483B2 (ja) * | 2019-06-24 | 2022-11-22 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467646A (ja) * | 1990-07-09 | 1992-03-03 | Mitsubishi Materials Corp | 半導体材料の結晶評価方法 |
| KR930006735B1 (ko) | 1991-02-28 | 1993-07-23 | 삼성전자 주식회사 | 바이씨모스장치의 제조방법 |
| JP3250158B2 (ja) | 1992-09-14 | 2002-01-28 | 三菱マテリアル株式会社 | Ｐｎ接合のリーク電流の解析方法 |
| JP2978345B2 (ja) | 1992-11-26 | 1999-11-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH07201974A (ja) | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1131725A (ja) * | 1997-05-15 | 1999-02-02 | Komatsu Denshi Kinzoku Kk | シリコンウェーハの評価方法及びシリコンウェーハ |
| JP2001077168A (ja) * | 1999-09-08 | 2001-03-23 | Toshiba Corp | 半導体基板の評価方法並びに半導体基板及び半導体装置 |
| JP2001274108A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 半導体基板およびその製造方法 |
| JP3741086B2 (ja) * | 2002-07-04 | 2006-02-01 | 株式会社デンソー | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 |
| KR100448915B1 (ko) * | 2002-07-26 | 2004-09-16 | 삼성전자주식회사 | 고전압 출력회로의 풀업 트랜지스터 어레이 |
| JP2004127968A (ja) * | 2002-09-30 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6924531B2 (en) | 2003-10-01 | 2005-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDMOS device with isolation guard rings |
| US6960056B2 (en) * | 2003-10-17 | 2005-11-01 | Deere & Company | Geometry for a sugar cane loader boom including a top-supported swivel mast |
| JP2006310495A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 半導体集積回路ウェハ、その試験方法および半導体集積回路部品の製造方法 |
| US7868422B2 (en) | 2005-11-16 | 2011-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | MOS device with a high voltage isolation structure |
| JP2008103598A (ja) * | 2006-10-20 | 2008-05-01 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの評価方法 |
| US8008696B2 (en) * | 2008-06-26 | 2011-08-30 | International Business Machines Corporation | Band gap modulated optical sensor |
| JP4978583B2 (ja) * | 2008-08-01 | 2012-07-18 | 信越半導体株式会社 | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
| US8329499B2 (en) * | 2008-12-10 | 2012-12-11 | Truesense Imaging, Inc. | Method of forming lateral overflow drain and channel stop regions in image sensors |
| JP5343721B2 (ja) * | 2009-06-12 | 2013-11-13 | 信越半導体株式会社 | シリコン基板の評価方法及び半導体デバイスの製造方法 |
| JP2011100964A (ja) | 2009-10-08 | 2011-05-19 | Hoya Corp | 半導体装置及びその製造方法 |
| JP5434491B2 (ja) * | 2009-11-09 | 2014-03-05 | 信越半導体株式会社 | 半導体基板の評価方法及び半導体デバイスの製造方法 |
| DE102010030766A1 (de) * | 2010-06-30 | 2012-01-05 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Teststruktur zum Steuern des Einbaus von Halbleiterlegierungen in Transistoren, die Metallgateelektrodenstrukturen mit großem Σ aufweisen |
| US9070652B2 (en) * | 2012-04-13 | 2015-06-30 | United Microelectronics Corp. | Test structure for semiconductor process and method for monitoring semiconductor process |
-
2012
- 2012-06-15 JP JP2012135726A patent/JP5751531B2/ja active Active
-
2013
- 2013-04-25 WO PCT/JP2013/062277 patent/WO2013187140A1/ja active Application Filing
- 2013-04-25 US US14/404,848 patent/US9696368B2/en active Active
- 2013-04-25 CN CN201380025843.0A patent/CN104303280B/zh active Active
- 2013-04-25 DE DE112013002978.2T patent/DE112013002978B4/de active Active
- 2013-04-25 KR KR1020147026435A patent/KR101943067B1/ko active IP Right Grant
- 2013-05-07 TW TW102116137A patent/TWI521217B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150145551A1 (en) | 2015-05-28 |
| CN104303280B (zh) | 2016-12-28 |
| WO2013187140A1 (ja) | 2013-12-19 |
| KR101943067B1 (ko) | 2019-01-28 |
| TW201350881A (zh) | 2013-12-16 |
| DE112013002978B4 (de) | 2019-05-29 |
| KR20150030637A (ko) | 2015-03-20 |
| DE112013002978T5 (de) | 2015-03-19 |
| JP2014003060A (ja) | 2014-01-09 |
| CN104303280A (zh) | 2015-01-21 |
| US9696368B2 (en) | 2017-07-04 |
| TWI521217B (zh) | 2016-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5751531B2 (ja) | 半導体基板の評価方法、評価用半導体基板、半導体装置 | |
| WO2017094277A1 (ja) | アバランシェフォトダイオード | |
| JP2005038938A (ja) | イメージセンサの製造方法およびイメージセンサ | |
| JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
| US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| JP2017157788A (ja) | 半導体装置の製造方法 | |
| US5841294A (en) | Method for measuring leakage current in junction region of semiconductor device | |
| JP6413938B2 (ja) | 半導体基板の評価方法 | |
| JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 | |
| JP6354657B2 (ja) | 半導体基板の評価方法、半導体基板の製造方法 | |
| JP3921764B2 (ja) | 半導体装置の製造方法 | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP6292166B2 (ja) | 半導体基板の評価方法 | |
| US11368642B2 (en) | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device | |
| JPH10509276A (ja) | Ｃｍｏｓ集積回路用のエピタキシャル半導体ウエーハ | |
| KR100464383B1 (ko) | 트렌치소자분리를이용한반도체장치 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPH04225260A (ja) | 半導体装置およびその製造方法 | |
| KR20160076827A (ko) | 반도체 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5751531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150510 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |