JP5748547B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5748547B2 JP5748547B2 JP2011099008A JP2011099008A JP5748547B2 JP 5748547 B2 JP5748547 B2 JP 5748547B2 JP 2011099008 A JP2011099008 A JP 2011099008A JP 2011099008 A JP2011099008 A JP 2011099008A JP 5748547 B2 JP5748547 B2 JP 5748547B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- hole
- terminal
- semiconductor device
- pressure contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000003780 insertion Methods 0.000 claims description 41
- 230000037431 insertion Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 21
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000009434 installation Methods 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
このように従来のソルダレス端子には、接続信頼性の点で課題があった。
即ち、本発明の一態様における半導体装置は、端子における端部が基板のスルーホールに挿入されることで基板と機械的及び電気的に接続される半導体装置であって、この半導体装置は、上記端子の端部に形成された分岐部と、この分岐部に係合する圧接部材とを備え、上記分岐部は、上記端部にて一つの端子を複数に分岐して形成された枝部材を有し、スルーホールの一端側からスルーホールへ挿入され、上記圧接部材は、棒状の部材であり、スルーホール内に配置された分岐部の各枝部材の間へスルーホールの他端側から挿入され、この挿入により各枝部材を押し広げてスルーホール内面へ各枝部材を圧接させる、ことを特徴とする。
図1には、半導体装置用実装構造の一部を有する本実施形態の半導体装置の一例が示されている。以下に説明するように半導体装置用実装構造は、特に大電流を通電する電流端子に有効であることから、図1に示される半導体装置は、電力用半導体装置101を示すが、電力用に限定するものではない。この電力用半導体装置101において、実装構造の一部は、電力用半導体装置101から突出している端子110の端部110aに備わる。端部110aにおける実装構造については追って詳しく説明する。
一般的に電力用半導体装置の端子では、大電流を流すことができるように導電性が高い純銅が用いられる。一方、純銅は、高導電性であるがバネ性が低く、例えばプレスフィットのようなソルダレス端子の材料としては適さないというデメリットがある。また、バネ性の低い材料は、降伏応力も低く、曲がりやすい。そのため、ソルダレス端子に用いた場合、スルーホールへの挿入中に、端子の胴体部が座屈しやすい。
図5aに示すように、一例として、厚さ1.6mmのプリント基板200の表裏両面には、45μm厚のパターン202が形成されており、パターン202には直径2.00mmで中空円柱形状のスルーホール201が設けられている。スルーホール201の内周面にはめっき処理により銅からなる電気的な接点部203が形成されている。めっき処理後のスルーホール201の仕上がり径は、1.93mmとなる。尚、めっき厚は、35μmである。また、プリント基板200の両面のパターン202及びスルーホール201の内壁、つまり、スルーホール201の内周の接点部203の表面には、銅の酸化を防ぐために水溶性フラックスが塗布されている。
即ち、既に説明したように純銅等の高導電性材料は低い降伏応力を有するが、圧接部材301がスルーホール201に対して圧接力を生じさせる構成であることから、端子110には、純銅等の高導電性材料を用いることができ、大電流を通電することが可能となる。また、圧接部材301が、スルーホール201の接点部203に対する各枝部材112の圧接力を生じさせるため、端子110とスルーホール201の接点部203との接触抵抗を低く抑えることができ、導電率の高い純銅を用いた上で、通電時の接触部分での発熱を抑制することができる。
さらに、端子110をスルーホール201へ挿入する際の摩擦がない、あるいは非常に低いことから、端子110の挿入力は非常に小さくてすみ、端子110が座屈することは無くなり、かつスルーホール201におけるめっき部分である接点部203の剥がれを抑制することができる。
図8aに示す端子110−1のように、分岐部111の根元部分、即ち端子本体部110bにおいて分岐部111に近接する部分、に挿入停止突起120を設けることもできる。この挿入停止突起120は、分岐部111がスルーホール201内に位置した状態にてスルーホール201の一端側201aに位置し、端子110の軸方向に直交する方向119aに端子本体部110bから突出した突起である。このような挿入停止突起120は、図8bに示すように、スルーホール201の一端側201aから分岐部111がスルーホール201へ挿入されるときに、基板表面205に当接し、スルーホール201への分岐部111のさらなる挿入を停止する。尚、このような機能を達成する限り、挿入停止突起120の形状は、図示するものに限定されない。また、図8a、図8bでは挿入停止突起120を正面図として図示するが、挿入停止突起120を平面図で見た場合、挿入停止突起120は、円板形状であってもよいし、端子本体部110bを中心として直交方向119aにそれぞれ突出した、少なくとも一対の方形状の形状であってもよい。また、上述の機能を果たすために、直交方向119aにおいて、挿入停止突起120を含む分岐部111の幅寸法は、スルーホール201の内径を超える長さである。
上述した各種の端子110では、分岐部111の各枝部材112の隙間に挿入される圧接部材301に接触する各枝部材112の内面112a(図4)は、凹凸の無い円弧面としている。これに対し、図11aに示す端子110−4のように、各枝部材112の内面112aに、圧接材固定部としての凸状部125を設けてもよい。尚、凸状部125に代えて凹状部125を形成してもよい。また、凸状部及び凹状部の両方を形成してもよく、要するに凸状部及び凹状部の少なくとも一方を設けることができる。
また、圧接部材301−1は、圧接部材301と同じ材料にてなる棒材を加工して作製可能である。
本実施の形態2では、上述した端子110における枝部材112の形態を変化させた端子について説明を行う。即ち、実施の形態1では、端子110の分岐部111における各枝部材112は、例えば図3に示すように、湾曲するものの、端子本体部110bが延在する平面と同一面内に位置している。これに対し本実施の形態2では、端子本体部110bが延在する平面を越えて各枝部材112が位置する構成を開示する。
即ち、各枝部材112−1は、実施形態1における枝部材112と比べてスルーホール201の接点部203との接触面積が大きく、接触抵抗が低減する。その結果、大電流を流した際の接触部分での発熱が抑制でき、より高い接続信頼性を得ることができる。また、圧接部材301の挿入により発生する圧接力は、より接触面積の大きい枝部材112−1にて受け持つことから、圧接部材301によるスルーホール201へのダメージを抑制することも可能となる。
本実施の形態3では、上述した圧接部材301の変形例である圧接部材について説明する。尚、本実施の形態3にて説明する圧接部材が挿入される端子は、上述した端子110、110−1〜110−6のいずれであっても良い。
即ち、図16aに示す圧接部材301−3は、圧接部材301のような円筒部材ではなく棒材にてなり、圧接部材301−3の軸方向119bにおける先端部分301aにはニードルアイ形状を有する。ニードルアイ形状は、圧接部材301−3の軸方向119bに対して直交する方向119aに沿って当該圧接部材301−3を貫通する貫通孔321と、直交方向119aに凸となる湾曲部322とを有する。
本実施の形態4も圧接部材に関するものである。尚、本実施の形態4にて説明する圧接部材が挿入される端子は、上述した端子110、110−1〜110−6のいずれであっても良い。
上述の各実施形態では、各端子に対してその都度、圧接部材を挿入する形態を前提としているが、本実施形態では、整列している端子110等に対して一括して一度で圧接部材の挿入を可能にする形態を提供する。以下に具体的に説明する。
101 電力用半導体装置、110、110−1〜110−6 端子、
111 分岐部、112、112−1 枝部材、112a 接触面、
120 挿入停止突起、121 抜落禁止突起、
200 基板、201 スルーホール、125 凹及び凸状部、
301、301−1〜301−4 圧接部材。
Claims (9)
- 端子における端部が基板のスルーホールに挿入されることで基板と機械的及び電気的に接続される半導体装置であって、
上記端子の端部に形成された分岐部と、この分岐部に係合する圧接部材とを備え、
上記分岐部は、上記端部にて一つの端子を複数に分岐して形成された枝部材を有し、スルーホールの一端側からスルーホールへ挿入され、上記枝部材は、スルーホールの内周面に沿って円弧形状であり、
上記圧接部材は、棒状の部材であり、スルーホール内に配置された分岐部の各枝部材の間へスルーホールの他端側から挿入され、この挿入により各枝部材を押し広げてスルーホール内面へ各枝部材を圧接し、
上記スルーホール内の枝部材へ上記圧接部材を挿入した状態において、上記枝部材の内面と圧接部材との間にはスルーホールの内周面に沿って空隙が形成される、
ことを特徴とする半導体装置。 - 上記圧接部材は円筒形状であり、
上記分岐部は、各枝部材の外縁によって形成される外側間距離と、内縁によって形成される内側間距離とを有し、外側間距離はスルーホールの内径以下の距離であり、内側間距離は圧接部材の直径未満の距離である、請求項1記載の半導体装置。 - 上記端子は、分岐部の近傍に、スルーホールの直径を超えて端子より突出する挿入停止突起をさらに有し、この挿入停止突起は、スルーホールへの分岐部の挿入において基板表面に当接し、スルーホールへの分岐部のさらなる挿入を停止する、請求項1又は2記載の半導体装置。
- 上記端子は、上記枝部材の先端部に、スルーホールの直径を超えて枝部材から突出する抜落禁止突起をさらに有し、この抜落禁止突起は、上記圧接部材の当該枝部材間への挿入の際に基板裏面に当接し、分岐部がスルーホールから抜け落ちるのを禁止する、請求項1から3のいずれか1項に記載の半導体装置。
- 上記枝部材は、上記圧接部材との接触面に凹及び凸状部の少なくとも一方を有し、圧接部材は、上記凹及び凸状部に係合する凸及び凹状部の少なくとも一方を有する、請求項1から4のいずれか1項に記載の半導体装置。
- 上記圧接部材は、その軸方向に直交する方向に延在する開口を有する、請求項1から5のいずれか1項に記載の半導体装置。
- 上記半導体装置が複数の端子を有する状態において、上記圧接部材は、上記複数の端子に対応して配置されて絶縁部材にそれぞれ立設される、請求項1から6のいずれか1項に記載の半導体装置。
- 上記絶縁部材は、放熱部材と一体的に形成される、請求項7に記載の半導体装置。
- 上記放熱部材は、圧接部材を立設した上記絶縁部材の設置側とは反対側に放熱用凹凸を有する、請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011099008A JP5748547B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011099008A JP5748547B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012231042A JP2012231042A (ja) | 2012-11-22 |
JP5748547B2 true JP5748547B2 (ja) | 2015-07-15 |
Family
ID=47432359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011099008A Active JP5748547B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5748547B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016027536A (ja) * | 2014-06-27 | 2016-02-18 | 住友電装株式会社 | 端子付プリント基板 |
JP6597881B2 (ja) | 2016-03-18 | 2019-10-30 | 富士電機株式会社 | 半導体装置、金属電極部材および半導体装置の製造方法 |
JP6843731B2 (ja) * | 2017-11-22 | 2021-03-17 | 三菱電機株式会社 | 半導体装置 |
DE112019000332T5 (de) * | 2018-08-02 | 2020-09-17 | Fuji Electric Co., Ltd. | Halbleitermodul |
JP6695524B1 (ja) * | 2018-11-12 | 2020-05-20 | 株式会社コナミアミューズメント | スロットマシン |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349632A (ja) * | 2003-05-26 | 2004-12-09 | Nissan Motor Co Ltd | 基板実装構造、基板実装方法および実装部品 |
JP2009016189A (ja) * | 2007-07-05 | 2009-01-22 | Hitachi Ltd | スルーホール接続用コンタクト |
JP5030218B2 (ja) * | 2007-07-10 | 2012-09-19 | 矢崎総業株式会社 | プレスフィット端子 |
-
2011
- 2011-04-27 JP JP2011099008A patent/JP5748547B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012231042A (ja) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US10269681B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20110042812A1 (en) | Electronic device and method of manufacturing the same | |
CN108370142B (zh) | 电路结构体及电气接线盒 | |
US8278750B2 (en) | Heat conduction board and mounting method of electronic components | |
JP5748547B2 (ja) | 半導体装置 | |
CN104103611B (zh) | 加压加热接合结构及加压加热接合方法 | |
US9000571B2 (en) | Surface-mounting light emitting diode device and method for manufacturing the same | |
CN108305934A (zh) | 发光模块、移动体用照明装置以及移动体 | |
CN103531564B (zh) | 带散热的功率晶体管及其形成方法 | |
JP2015176871A (ja) | 半導体装置及びその製造方法 | |
WO2016117276A1 (ja) | ジャックコネクタ及びコネクタ | |
CN101419957B (zh) | 半导体器件及其制造方法 | |
JP6312527B2 (ja) | 放熱板を備えた電子部品の実装構造 | |
CN110429070B (zh) | 可双面散热的功率元件 | |
KR20110092779A (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
KR101369298B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
US7974097B2 (en) | Printed circuit board and heat sink | |
JP6060053B2 (ja) | パワー半導体装置 | |
JP2014123674A (ja) | プリント基板の放熱構造 | |
JP2014072331A (ja) | 金属ベース回路基板および実装基板 | |
CN212967676U (zh) | 散热芯片及电路板 | |
WO2018061351A1 (ja) | 基板ユニット及び放熱アセンブリ | |
KR101369293B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JP2013069911A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5748547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |