JP5741023B2 - 画像形成装置および画像形成方法 - Google Patents

Description

本発明は、画像形成装置および画像形成方法に関する。

従来、原稿の表面の画像と裏面の画像とを同時に読み取り、その読み取った画像データを順番に、メインメモリに転送する技術が知られている。例えば特許文献１には、原稿の表面の画像を読み取るための第１画像データ読み取り部と、裏面の画像を読み取るための第２画像データ読み取り部とを備え、第１画像読み取り部で読み取られた第１画像データ（原稿の表面の画像データ）の転送速度、および、第２画像データ読み取り部で読み取られた第２画像データ（原稿の裏面の画像データ）の転送速度のそれぞれを可変に設定可能な画像形成装置が開示されている。

ここで、特許文献１において、画像データの転送が完了するまでの時間長を短縮するために、第１画像データ読み取り部で読み取られた第１画像データについては、ライン周期ごとに（原稿の１ライン分の画像データを読み取るのに要する時間長が経過するたびに）、ライン単位で転送する一方、第２画像データ読み取り部で読み取られた第２画像データについては、ライン周期とは非同期に、ライン単位で連続して転送する場合を想定する。なお、第１画像データおよび第２画像データの各々の転送先は、バスを介してコントローラに接続されたメインメモリである。この場合、第２画像データは、ライン単位で連続して転送されるので、第２画像データが転送される際には、当該第２画像データの転送が完了するまでの期間にわたって、コントローラとメインメモリとの間のバス（データ伝送路）が占有され続ける。このため、メインメモリに転送された第２画像データを、コントローラに接続された他の装置（補助メモリなど）に転送することができなくなる。つまり、二次転送が不可能な状態となる。

本発明は、上記に鑑みてなされたものであって、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮可能な画像形成装置および画像形成方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の画像形成装置は、ライン周期ごとに、原稿の１ライン分の画像データを読み取る画像読み取り部と、前記画像読み取り部で読み取られた前記画像データが入力され、その入力された前記画像データを転送する第１転送部と、前記第１転送部による転送を制御する転送制御部と、前記第１転送部で転送された前記画像データに基づいて、媒体上に画像を形成する画像形成部と、を備え、前記転送制御部は、前記ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の前記画像データを転送するように前記第１転送部を制御し、前記画像読み取り部は、前記原稿の第１面の画像データである第１画像データを読み取るための第１画像データ読み取り部と、前記原稿の第２面の画像データである第２画像データを読み取るための第２画像データ読み取り部と、を有し、前記第１画像データ読み取り部で読み取られた前記第１画像データ、および、前記第２画像データ読み取り部で読み取られた前記第２画像データの各々を前記第１転送部へ転送する第２転送部をさらに備え、前記第２転送部は、前記第１画像データを転送する場合は、前記ライン周期の時間長が経過するたびに、１ライン分の前記第１画像データを前記第１転送部へ転送する一方、前記第２画像データを転送する場合は、ライン単位の前記第２画像データを連続して前記第１転送部へ転送する、ことを特徴とする。

本発明によれば、転送制御部は、ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の画像データを転送するように第１転送部を制御するので、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮できるという有利な効果を奏する。

図１は、実施形態に係る画像形成装置の概略構成の一例を示すブロック図である。 図２は、スキャナ部の概略構成の一例を示すブロック図である。 図３は、画像転送部が、第１画像データおよび第２画像データを転送するときのタイミングを示す図である。 図４は、ブリッジ部の概略構成の一例を示すブロック図である。 図５は、転送制御部の概略構成の一例を示すブロック図である。 図６は、ブリッジ部の処理動作の一例を示すフローチャートである。 図７は、ブリッジ部から出力される画像データの一例を示す図である。 図８は、画像形成装置のハードウェア構成例を示すブロック図である。

＜実施形態＞
以下、添付図面を参照しながら、本発明に係る画像形成装置および画像形成方法の一実施形態を詳細に説明する。図１は、本実施形態に係る画像形成装置５００の概略構成の一例を示すブロック図である。図１に示すように、画像形成装置５００は、スキャナ部１００と、画像形成部４００とを備える。スキャナ部１００は、読み取り対象となる原稿の画像データを読み取る。スキャナ部１００で読み取られた画像データは画像形成部４００へ渡される。画像形成部４００は、スキャナ部１００で読み取られた画像データに基づいて、例えば紙などの媒体上に画像を形成する。

図２は、スキャナ部１００の概略構成の一例を示すブロック図である。図２に示すように、スキャナ部１００は、画像読み取り部１０１と、画像転送部１０２と、ページメモリ１０３と、ブリッジ部１０４と、演算処理部１０５と、メインメモリ１０６と、補助メモリ１０７とを有する。

画像読み取り部１０１は、原稿の画像を読み取るための手段である。図２に示すように、画像読み取り部１０１は、第１画像データ読み取り部１１０と、第２画像データ読み取り部１１１とを有する。第１画像データ読み取り部１１０は、原稿の表面の画像（第１画像）を読み取るための手段である。第２画像データ読み取り部１１１は、原稿の裏面の画像（第２画像）を読み取るための手段である。以下では、第１画像データ読み取り部１１０で読み取られたデータを第１画像データ、第２画像データ読み取り部１１１で読み取られたデータを第２画像データと呼び、第１画像データと第２画像データとを区別しない場合は、単に「画像データ」と呼ぶ。

第１画像データ読み取り部１１０および第２画像データ読み取り部１１１の各々は、ライン周期ごとに、１ライン分の画像データを読み取る読み取り動作を実行する。「ライン周期」とは、第１画像データ読み取り部１１０および第２画像データ読み取り部１１１の各々が、１ライン分の画像データを読み取るのに必要な時間長である。なお、本実施形態では、第１画像データ読み取り部１１０による読み取り動作と、第２画像データ読み取り部１１１による読み取り動作は同時に行われる。第１画像データ読み取り部１１０で読み取られた第１画像データ、および、第２画像データ読み取り部１１１で読み取られた第２画像データの各々は、ライン単位で後段の画像転送部１０２へ供給される。

画像転送部１０２は、第１画像データ読み取り部１１０で読み取られた第１画像データおよび第２画像データ読み取り部１１１で読み取られた第２画像データの各々を、後段のブリッジ部１０４へ転送する手段である。画像転送部１０２は、半導体集積回路で構成される。本実施形態では、画像転送部１０２は、第１画像データ読み取り部１１０で読み取られた第１画像データを転送する場合は、ライン周期に同期してブリッジ部１０４へ転送する一方、第２画像データ読み取り部１１１で読み取られた第２画像データを転送する場合は、ライン周期とは非同期にブリッジ部１０４へ転送する。より具体的には以下のとおりである。

本実施形態では、画像転送部１０２には、第１画像データ読み取り部１１０で読み取られた第１画像データおよび第２画像データ読み取り部１１１で読み取られた第２画像データの各々が、ライン単位で同時に入力される。画像転送部１０２は、ライン周期ごとに、入力された１ライン分の第１画像データをブリッジ部１０４へ転送する一方、入力された１ライン分の第２画像データをページメモリ１０３に書き込む。ページメモリ１０３は、少なくとも１ページ分の画像データを記憶することができる。第１画像データの転送が終了すると、画像転送部１０２は、ページメモリ１０３に記憶された第２画像データをライン単位で順番に読み出して、連続的に（ライン周期とは非同期に）ブリッジ部１０４へ転送する。図３は、画像転送部１０２が、第１画像データおよび第２画像データの各々をブリッジ部１０４へ転送するときのタイミングを示す図である。

図３のＴは、ライン周期の時間長を示す。また、本実施形態では、第１画像データおよび第２画像データの各々のライン数は「ｎ」であり、図３において、「１−ｘ（１≦ｘ≦ｎ）」は、第１画像データの第ｘ番目のラインのデータを示し、「２−ｙ（０≦ｙ≦ｎ）」は、第２画像データの第ｙ番目のラインのデータを示す。例えば図３の「１−ｎ」は、第１画像データの第ｎ番目のラインのデータを示し、図３の「２−１」は、第２画像の第１番目のラインのデータを示す。

再び図２に戻って説明を続ける。ブリッジ部１０４は、画像転送部１０２から転送された画像データを後段の演算処理部１０５へ転送するタイミングを制御するとともに、画像転送部１０２から転送された画像データの画像処理を実行する手段である。ブリッジ部１０４は、半導体集積回路で構成される。ブリッジ部１０４の詳細な内容については後述する。

演算処理部１０５は、ブリッジ部１０４から転送された画像データを、メインメモリ１０６や補助メモリ１０７に書き込む。演算処理部１０５とメインメモリ１０６はバス１０８を介して接続され、演算処理部１０５と補助メモリ１０７はバス１０９を介して接続される。演算処理部１０５は、半導体集積回路で構成される。メインメモリ１０６および補助メモリ１０７の各々は、演算処理部１０５が実行する各種の制御プログラムや画像データを記憶する。演算処理部１０５は、メインメモリ１０６および補助メモリ１０７の各々から読み出した各種のプログラムを実行することにより、スキャナ部１００全体を制御する。

図２に示すように、画像転送部１０２とブリッジ部１０４はインタフェース１１２を介して接続され、ブリッジ部１０４と演算処理部１０５はインタフェース１１３を介して接続される。インタフェース１１２および１１３の各々は、ＩＣチップ間の画像データの転送を行うためのインタフェースであり、例えばＰＣＩ−Ｅｘｐｒｅｓｓで構成される。

図４は、上述のブリッジ部１０４の詳細な構成の一例を示すブロック図である。図４に示すように、ブリッジ部１０４は、入力部２０１と、転送制御部２０２と、画像処理部２０３と、ラインバッファ制御部２０４と、ラインバッファ２０５と、出力部２０６とを有する。入力部２０１には、インタフェース１１２を介して画像転送部１０２から転送された画像データが入力される。

入力部２０１は、入力された画像データを後段の転送制御部２０２へ転送する。入力部２０１は、転送制御部２０２から、アサートされた（有効化された）ｗａｉｔ信号が供給される場合は、画像データの転送を停止する一方、ネゲートされた（無効化された）ｗａｉｔ信号が供給される場合は、入力された画像データをライン単位で転送制御部２０２へ転送する。本実施形態では、入力部２０１は、画像転送部１０２から入力される画像データを一時的に保持するためのレジスタ（不図示）を有している。そして、入力部２０１は、転送制御部２０２から供給されるｗａｉｔ信号がアサート状態からネゲート状態に切り替わったときは、レジスタに保持された画像データをライン単位で順番に読み出して、後段の転送制御部２０２へ転送する。

転送制御部２０２は、入力部２０１の転送タイミングを制御するとともに、入力部２０１から転送された画像データを後段の画像処理部２０３へ転送（供給）する。転送制御部２０２の詳細な内容については後述する。

画像処理部２０３は、転送制御部２０２から供給される画像データに対して、変倍処理やディザ処理などの画像処理を行う。画像処理部２０３は、画像処理後の画像データを、後段のラインバッファ制御部２０４へ供給する。

ラインバッファ制御部２０４は、画像処理部２０３から供給された画像データをライン単位で順番にラインバッファ２０５へ書き込む。また、ラインバッファ制御部２０４は、ラインバッファ２０５に記憶された画像データをライン単位で順番に読み出して後段の出力部２０６へ転送する。さらに、ラインバッファ制御部２０４は、転送制御部２０２に対してｂｕｓｙ信号を供給する。ラインバッファ制御部２０４は、出力部２０６に対して画像データの転送を行うときは、ｂｕｓｙ信号をアサートする。また、ラインバッファ制御部２０４は、１ライン分の画像データの転送が完了するたびに、ｂｕｓｙ信号をネゲートする。ラインバッファ２０５は、少なくとも２ライン分の画像データを記憶することができるように構成される。出力部２０６は、ラインバッファ制御部２０４から転送された画像データを、インタフェース１１３を介して演算処理部１０５へ出力する。

図５は、転送制御部２０２の詳細な構成の一例を示すブロック図である。図５に示すように、転送制御部２０２は、転送監視部３０１と、転送画素数検出部３０２と、ｗａｉｔ信号出力部３０３と、ラインカウンタ部３０４とを有する。転送監視部３０１は、前段の入力部２０１の転送状態を監視する。より具体的には、転送監視部３０１は、入力部２０１から画像データを受信したか否かで、入力部２０１が転送を行っているか否かを判断する。また、転送監視部３０１は、入力部２０１から受信した画像データを後段の画像処理部２０３へ転送する。転送監視部３０１は、入力部２０１から画像データを受信したとき、つまりは、入力部２０１が転送を行っていると判断したときは、転送画素数検出部３０２に対してクロックＣＬＫを供給する。一方、転送監視部３０１は、入力部２０１から画像データを受信しないとき、つまりは、入力部２０１が転送を行っていないと判断したときは、転送画素数検出部３０２に対するクロックＣＬＫの供給を停止する。

転送画素数検出部３０２は、転送監視部３０１から供給されるクロックＣＬＫをカウントし、そのカウント値を用いて、入力部２０１が転送する画素数が１ライン分の画素数に到達したか否かを検出する。より具体的には、転送画素数検出部３０２は、クロックＣＬＫをカウントするたびに、予め不図示のレジスタに保持された１ライン分の画素数に対応する値からダウンカウントしていく。そして、転送画素数検出部３０２は、カウント値が０に到達したときに、入力部２０１が転送する画素数が１ライン分の画素数に到達したことを検出する。

本実施形態では、画像データの転送が開始される前の段階で、転送画素数検出部３０２には、転送される画像データの１画素のビット幅が通知される。そして、転送画素数検出部３０２は、通知されたビット幅に応じて、ダウンカウント値を可変に設定する。例えば、転送画素数検出部３０２は、１画素のビット幅が８ビットの場合はダウンカウント値を「−１」、１画素のビット幅が４ビットの場合はダウンカウント値を「−２」、１画素のビット幅が２ビットの場合はダウンカウント値を「−４」、１画素のビット幅が１ビットの場合はダウンカウント値を「−８」に設定することができる。なお、転送画素数が奇数で１画素のビット幅が４ビット以下の場合、端数が発生するが、カウント値が０以下になった場合でも、カウント値は「０」に設定される。転送画素数検出部３０２は、入力部２０１が転送する画素数が１ライン分の画素数に到達したことを検出したときは、ｗａｉｔ信号出力部３０３に対して、転送完了信号を出力する。

ｗａｉｔ信号出力部３０３は、所定の条件が成立したときに、入力部２０１に対して出力するｗａｉｔ信号をアサートする。より具体的には、ｗａｉｔ信号出力部３０３は、ラインバッファ制御部２０４から、ネゲートされたｂｕｓｙ信号が供給され、かつ、転送画素数検出部３０２から転送完了信号が供給されたとき、ｗａｉｔ信号をアサートする。ｗａｉｔ信号出力部３０３は、ｗａｉｔ信号をアサートしてから所定期間が経過したときに、ｗａｉｔ信号をネゲートする。所定期間の時間長は、ライン周期の時間長よりも短い時間長に設定される。したがって、入力部２０１が、転送制御部２０２に対して画像データを転送する場合、入力部２０１は、１ライン分の画像データを転送してから所定期間が経過するまでの間は、次のラインの画像データを転送することができない。言い換えれば、入力部２０１は、ライン単位の画像データを連続して転送制御部２０２に転送することはできない。

ラインカウンタ部３０４は、入力部２０１が転送したライン数をカウントし、カウント値が所定値に到達した場合は、ページの切り替わりを検知する。より具体的には以下のとおりである。ラインカウンタ部３０４は、ｗａｉｔ信号出力部３０３が出力するｗａｉｔ信号のネゲートを検知したとき、カウント値を「１」だけ増加させる（カウントアップする）。そして、ラインカウンタ部３０４は、カウント値が所定値に到達した場合は、ページの切り替わりを検知し、ページを識別するためのページ信号のレベルを反転させて出力部２０６へ供給する。例えば１ページ目のページ信号は「０」、２ページ目のページ信号は「１」といったように設定することができる。

図６は、スキャナ部１００における転送処理動作の一例を示すフローチャートである。まず、入力部２０１は、画像転送部１０２からの画像データが入力されたか否かを判断する（ステップＳ１）。ステップＳ１の結果が肯定の場合、入力部２０１は、入力された画像データの転送を開始するので、ラインバッファ制御部２０４はｂｕｓｙ信号をアサートし（ステップＳ２）、転送画素数検出部３０２は転送画素数のカウントを開始する（ステップＳ３）。

処理はステップＳ４に移行する。ステップＳ４では、ｗａｉｔ信号出力部３０３は、所定の条件が成立したか否かを判定する。より具体的には、ｗａｉｔ信号出力部３０３は、ラインバッファ制御部２０４からのｂｕｓｙ信号がネゲートされ、かつ、転送画素数検出部３０２から転送完了信号を受信したか否かを判定する。

ｗａｉｔ信号出力部３０３は、所定の条件が成立したと判定した場合は、ｗａｉｔ信号をアサートする（ステップＳ５）。そして、ｗａｉｔ信号出力部３０３は、所定期間が経過したか否かを判定し（ステップＳ６）、所定期間が経過したと判定した場合は、ｗａｉｔ信号をネゲートする（ステップＳ７）。ラインカウンタ部３０４は、ｗａｉｔ信号のネゲートを検知したとき、カウント値を「１」だけカウントアップし、カウント値が所定値に到達したか否かを判定する（ステップＳ８）。ステップＳ８の結果が肯定の場合、ラインカウンタ部３０４は、ページ信号のレベルを反転させて出力部２０６へ供給する（ステップＳ９）。一方、ステップＳ８の結果が否定の場合、処理は上述のステップＳ１に戻される。

次に、ブリッジ部１０４は、画像転送部１０２からの転送要求があるか否かを判断し（ステップＳ１０）、転送要求が無いと判断した場合は、一連の処理を終了する。一方、転送要求があると判断した場合は、処理は上述のステップＳ１に戻される。

以上に説明したように、本実施形態では、転送制御部２０２は、１ライン分の画像データを転送してから、ライン周期の時間長よりも短い所定期間が経過するまでの間は、次のラインの画像データを転送しないように入力部２０１の転送タイミングを制御する。したがって、図３のように、画像転送部１０２から、ライン単位の第２画像データが連続してブリッジ部１０４（入力部２０１）に入力される場合であっても、入力部２０１は、１ライン分の第２画像データを転送してから所定期間が経過するまでの間は、次のラインの第２画像データを転送できない。この場合の入力部２０１の転送タイミングは、図７のようになる。

図７からも理解されるように、あるラインの第２画像データの転送が行われる期間と、次のラインの第２画像データの転送が行われる期間との間に、所定期間ｔが介在するので、第２画像データの転送が行われる際にバス１０８が占有され続けることを防止できる。また、所定期間ｔはライン周期の時間長Ｔよりも短いので、入力部２０１が、ライン周期ごとに、第２画像データを転送する場合に比べて、第２画像データの転送が完了するまでの時間を短縮できる。すなわち、本実施形態によれば、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮できるという有利な効果を奏する。

図８は、本実施形態に係る画像形成装置５００のハードウェア構成例を示すブロック図である。本図に示すように、この画像形成装置５００は、コントローラボード１０とエンジン部（Ｅｎｇｉｎｅ）６０とをＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ）バスで接続した構成となる。コントローラボード１０は、画像形成装置５００全体の制御と描画、通信、図示しない操作部からの入力を制御する手段である。エンジン部６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。

コントローラボード１０は、ＣＰＵ１１と、ノースブリッジ（ＮＢ）１３と、システムメモリ（ＭＥＭ−Ｐ）１２と、サウスブリッジ（ＳＢ）１４と、ローカルメモリ（ＭＥＭ−Ｃ）１７と、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１６と、ハードディスクドライブ（ＨＤＤ）１８とを有し、ノースブリッジ（ＮＢ）１３とＡＳＩＣ１６との間をＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）バス１５で接続した構成となる。また、ＭＥＭ−Ｐ１２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２ａと、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)１２ｂと、をさらに有する。

ＣＰＵ１１は、画像形成装置５００の全体制御をおこなうものであり、ＮＢ１３、ＭＥＭ−Ｐ１２およびＳＢ１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。

ＮＢ１３は、ＣＰＵ１１とＭＥＭ−Ｐ１２、ＳＢ１４、ＡＧＰ１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタおよびＡＧＰターゲットとを有する。

ＭＥＭ−Ｐ１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ１２ａとＲＡＭ１２ｂとからなる。ＲＯＭ１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。

ＳＢ１４は、ＮＢ１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ１４は、ＰＣＩバスを介してＮＢ１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。

ＡＳＩＣ１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、ＡＧＰ１５、ＰＣＩバス、ＨＤＤ１８およびＭＥＭ−Ｃ１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ１６は、ＰＣＩターゲットおよびＡＧＰマスタと、ＡＳＩＣ１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）と、エンジン部６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ１６には、ＰＣＩバスを介してＦＣＵ（Ｆａｃｓｉｍｉｌｅ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）３０、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）４０、ＩＥＥＥ１３９４（ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ １３９４）インタフェース５０が接続される。操作表示部２０はＡＳＩＣ１６に直接接続されている。

ＭＥＭ−Ｃ１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）１８は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。ＡＧＰ１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。

＜変形例＞
以上、本発明に係る実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変形が可能である。例えば上述の実施形態では、ブリッジ部１０４内の入力部２０１は、入力された画像データを転送制御部２０２へ転送しているが、これに限らず、例えば入力部２０１によって転送される画像データの転送先は任意である。例えば入力部２０１は、入力された画像データを画像処理部２０３へ直接転送することもできる。

また、上述の実施形態では、画像転送部１０２は、第１画像データについては、ライン周期ごとに、１ライン分の第１画像データをブリッジ部１０４へ転送する一方、第２画像データについては、ライン周期とは非同期に、ライン単位で連続してブリッジ部１０４へ転送しているが、これに限らず、画像転送部１０２の転送タイミングは任意に変更可能である。例えば画像転送部１０２は、第１画像データについては、ライン周期とは非同期に、ライン単位で連続してブリッジ部１０４へ転送する一方、第２画像データについては、ライン周期ごとに、１ライン分の第１画像データをブリッジ部１０４へ転送することもできる。

１００ スキャナ部
１０１ 画像読み取り部
１０２ 画像転送部
１０３ ページメモリ
１０４ ブリッジ部
１０５ 演算処理部
１０６ メインメモリ
１０７ 補助メモリ
１０８ バス
１０９ バス
１１０ 第１画像読み取り部
１１１ 第２画像読み取り部
１１２ インタフェース
１１３ インタフェース
２００ 画像形成部
２０１ 入力部
２０２ 転送制御部
２０３ 画像処理部
２０４ ラインバッファ制御部
２０５ ラインバッファ
２０６ 出力部
３０１ 転送監視部
３０２ 転送画素数検出部
３０３ ｗａｉｔ信号出力部
３０４ ラインカウンタ部
４００ 画像形成部
５００ 画像形成装置

特開２００５−２３６５７７号公報

Claims (6)

1. ライン周期ごとに、原稿の１ライン分の画像データを読み取る画像読み取り部と、
   前記画像読み取り部で読み取られた前記画像データが入力され、その入力された前記画像データを転送する第１転送部と、
   前記第１転送部による転送を制御する転送制御部と、
   前記第１転送部で転送された前記画像データに基づいて、媒体上に画像を形成する画像形成部と、を備え、
   前記転送制御部は、前記ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の前記画像データを転送するように前記第１転送部を制御し、
   前記画像読み取り部は、
   前記原稿の第１面の画像データである第１画像データを読み取るための第１画像データ読み取り部と、
   前記原稿の第２面の画像データである第２画像データを読み取るための第２画像データ読み取り部と、を有し、
   前記第１画像データ読み取り部で読み取られた前記第１画像データ、および、前記第２画像データ読み取り部で読み取られた前記第２画像データの各々を前記第１転送部へ転送する第２転送部をさらに備え、
   前記第２転送部は、前記第１画像データを転送する場合は、前記ライン周期の時間長が経過するたびに、１ライン分の前記第１画像データを前記第１転送部へ転送する一方、前記第２画像データを転送する場合は、ライン単位の前記第２画像データを連続して前記第１転送部へ転送する、
   ことを特徴とする画像形成装置。
2. ライン周期ごとに、原稿の１ライン分の画像データを読み取る画像読み取り部と、
   前記画像読み取り部で読み取られた前記画像データが入力され、その入力された前記画像データを転送する第１転送部と、
   前記第１転送部による転送を制御する転送制御部と、
   前記第１転送部で転送された前記画像データに基づいて、媒体上に画像を形成する画像形成部と、
   前記第１転送部で転送された前記画像データを記憶する記憶部と、
   前記記憶部に記憶された前記画像データをライン単位で読み出して転送する第３転送部と、
   前記第１転送部が転送する画素数が１ライン分の画素数に到達したか否かを検出するための転送画素数検出部と、を備え、
   前記転送制御部は、前記ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の前記画像データを転送するように前記第１転送部を制御し、前記第１転送部が転送する画素数が１ライン分の画素数に到達し、かつ、前記第３転送部が１ライン分の前記画像データの転送を完了したことを検知した場合は、前記所定期間が経過するまでの間、前記画像データの転送を停止するように前記第１転送部を制御する、
   ことを特徴とする画像形成装置。
3. 前記転送画素数検出部は、クロックの計数値を用いて、前記第１転送部が転送する画素数が１ライン分の画素数に到達したか否かを検出し、
   １回当たりのクロックの計数値は、画素のビット幅に応じて可変に設定される、
   ことを特徴とする請求項２に記載の画像形成装置。
4. 画像形成装置が行う画像形成方法であって、
   ライン周期ごとに、原稿の１ライン分の画像データを読み取る第１ステップと、
   前記ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の前記画像データを転送するように、前記第１ステップで読み取られた前記画像データが入力され、その入力された前記画像データを転送する第１転送部を制御する第２ステップと、
   前記第１転送部で転送された前記画像データに基づいて、媒体上に画像を形成する第３ステップと、を備え、
   前記第１ステップは、
   前記原稿の第１面の画像データである第１画像データを読み取るための第１画像データ読み取りステップと、
   前記原稿の第２面の画像データである第２画像データを読み取るための第２画像データ読み取りステップと、を有し、
   前記第１画像データ読み取りステップで読み取られた前記第１画像データ、および、前記第２画像データ読み取りステップで読み取られた前記第２画像データの各々を前記第１転送部へ転送する第２転送ステップをさらに備え、
   前記第２転送ステップは、前記第１画像データを転送する場合は、前記ライン周期の時間長が経過するたびに、１ライン分の前記第１画像データを前記第１転送部へ転送する一方、前記第２画像データを転送する場合は、ライン単位の前記第２画像データを連続して前記第１転送部へ転送する、
   ことを特徴とする画像形成方法。
5. 画像形成装置が行う画像形成方法であって、
   ライン周期ごとに、原稿の１ライン分の画像データを読み取る第１ステップと、
   前記ライン周期の時間長よりも短い所定期間が経過するたびに、１ライン分の前記画像データを転送するように、前記第１ステップで読み取られた前記画像データが入力され、その入力された前記画像データを転送する第１転送部を制御する第２ステップと、
   前記第１転送部で転送された前記画像データに基づいて、媒体上に画像を形成する第３ステップと、
   前記第１転送部で転送された画像データを記憶する記憶部に記憶された前記画像データをライン単位で読み出して転送する第４ステップと、
   前記第１転送部が転送する画素数が１ライン分の画素数に到達したか否かを検出するための転送画素数検出ステップと、を備え、
   前記第２ステップは、前記第１転送部が転送する画素数が１ライン分の画素数に到達し、かつ、前記第４ステップにおいて１ライン分の前記画像データの転送を完了したことを検知した場合は、前記所定期間が経過するまでの間、前記画像データの転送を停止するように前記第１転送部を制御する、
   ことを特徴とする画像形成方法。
6. 前記転送画素数検出ステップは、クロックの計数値を用いて、前記第１転送部が転送する画素数が１ライン分の画素数に到達したか否かを検出し、
   １回当たりのクロックの計数値は、画素のビット幅に応じて可変に設定される、
   ことを特徴とする請求項５に記載の画像形成方法。

Images