JP5739758B2 - メモリコントローラ及びsimdプロセッサ - Google Patents
メモリコントローラ及びsimdプロセッサ Download PDFInfo
- Publication number
- JP5739758B2 JP5739758B2 JP2011159752A JP2011159752A JP5739758B2 JP 5739758 B2 JP5739758 B2 JP 5739758B2 JP 2011159752 A JP2011159752 A JP 2011159752A JP 2011159752 A JP2011159752 A JP 2011159752A JP 5739758 B2 JP5739758 B2 JP 5739758B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- parameter
- processor
- address
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
Description
なお、本明細書において、画像の「行」方向は、該画像を再生した場合の横方向の意味ではなく、PEの配列方向に割り当てた方向を意味する。例えば、画像を再生した場合の1行の各画素を各PEに夫々割り当てたとき、画像を再生した場合の「行」と本明細書でいう「行」とは一致するが、画像を再生した場合の1列の各画素を各PEに夫々割り当てたとき、画像を再生した場合の「列」が本明細書でいう「行」になる。画像以外の2次元データについても同様である。
M=W/S−1 (1)
但し,W:パラメータ記憶部に記憶された第2のパラメータ
S:単位サイズ
Ai=Ai+S (2)
但し,Ai:i個目のアドレス
S:単位サイズ
Ai=Ai+OSV (3)
但し,Ai:i個目のアドレス
OSV:パラメータ記憶部に記憶された第1のパラメータ
図1は、本発明の第1の実施の形態にかかるSIMDプロセッサ100を示す。SIMDプロセッサ100は、PEアレイ110、制御ユニット120を備える。
M=W/S−1 (6)
但し,W:パラメータ記憶部144に記憶された第2のパラメータ
S:単位サイズ
Ai=Ai+S (7)
但し,Ai:アドレス記憶部142に記憶されたi個目のアドレス
S:単位サイズ
Ai=Ai+OSV (8)
但し,Ai:アドレス記憶部142に記憶されたi個目のアドレス
OSV:パラメータ記憶部144に記憶された第1のパラメータ
但し,Ai:アドレス記憶部142に記憶されたi個目のアドレス
S:単位サイズ
但し,W:パラメータ記憶部144に記憶された第2のパラメータ
S:単位サイズ
但し,Ai:アドレス記憶部142に記憶されたi個目のアドレス
OSV:パラメータ記憶部144に記憶された第1のパラメータ
図5は、本発明の第2の実施の形態にかかるSIMDプロセッサ200を示す。該SIMDプロセッサ200は、PEアレイ110の代わりにPEアレイ210が設けられている点を除き、図1に示すSIMDプロセッサ100と同様の構成を有する。また、PEアレイ210は、各PEのバッファ112の代わりにシフトレジスタ220が設けられた点を除き、SIMDプロセッサ100におけるPEアレイ110と同様の構成を有する。そのため、SIMDプロセッサ200について、SIMDプロセッサ100と異なる点についてのみ詳細に説明する。SIMDプロセッサ200による処理の例についても、SIMDプロセッサ100を説明する際と同様に、図13に示す画像Pの各矩形領域のデータをPEアレイ210の各PEに夫々転送することを用いる。
図8は、本発明の第3の実施の形態にかかるSIMDプロセッサ300を示す。SIMDプロセッサ300は、PEアレイ110と、制御ユニット320を備え、PEアレイ110は、図1に示すSIMDプロセッサ100のPEアレイ110と同一のものであり、制御ユニット320は、CP330とメモリコントローラ340を備える。
M1=[W/(T×S)]−1 (9)
但し,W:パラメータ記憶部344に記憶された第2のパラメータ
S:単位サイズ
T:パラメータ記憶部344に記憶された第4のパラメータ
本実施の形態のSIMDプロセッサ300において、第2の処理は、第5の処理をT回繰り返す処理である。
Ai=Ai+S×T (10)
但し,Ai:i個目のアドレス
S:単位サイズ
T:パラメータ記憶部344に記憶された第4のパラメータ
Ai=Ai+S×T (10)
但し,Ai:i個目のアドレス
S:単位サイズ
T:パラメータ記憶部344に記憶された第4のパラメータ
20 コントロールプロセッサ(CP) 30 PEアレイ
42 バッファ 44 ローカルメモリ
46 MEMCTL 48 演算部
100 SIMDプロセッサ 110 PEアレイ
112 バッファ 114 ローカルメモリ
120 制御ユニット 130 CP
140 メモリコントローラ 142 アドレス記憶部
144 パラメータ記憶部 146 データ転送部
200 SIMDプロセッサ 210 PEアレイ
220 シフトレジスタ 221〜226 1段目〜6段目
300 SIMDプロセッサ 320 制御ユニット
330 コントロールプロセッサ(CP) 340 メモリコントローラ
344 パラメータ記憶部 346 データ転送部
A1〜A6 アドレス BK1〜BK6 矩形領域
P 画像 S 単位サイズ
OSV 第1のパラメータ
W 第2のパラメータ
L 第3のパラメータ
T 第4のパラメータ
Claims (9)
- N個(N:2以上の整数)のプロセッサ要素を有し、各前記プロセッサ要素が、容量が単位サイズSであり、該プロセッサ要素と外部メモリとの間で転送されるデータを一時的に格納するバッファを有するSIMD(Single Instruction Multiple Data)プロセッサに設けられたメモリコントローラであって、
前記外部メモリにおけるN個のアドレスAi(i=1〜N)を設定可能なアドレス記憶部と、
第1のパラメータOSVと、第2のパラメータWと、第3のパラメータLとを設定可能なパラメータ記憶部と、
前記外部メモリと、前記N個のプロセッサ要素のバッファとの間でデータ転送を行うデータ転送部とを有し、
前記データ転送部は、
前記データ転送の指示に応じて、第1の処理を前記パラメータ記憶部に記憶された前記第3のパラメータLに合致する回数分繰り返し、
前記第1の処理は、第2の処理をすると共に第3の処理を行うことを式(1)に示すM回繰り返した後に、前記第2の処理をすると共に第4の処理を行う処理であり、
前記第2の処理は、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、1アドレスが1プロセッサ要素に対応するように、前記アドレス記憶部に記憶されている各アドレスから夫々単位サイズS分のデータを読み出して、対応するプロセッサ要素のバッファに格納する処理であり、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、1アドレスが1プロセッサ要素に対応するように、夫々の前記プロセッサ要素のバッファに格納されたデータを読み出して、前記アドレス記憶部に記憶されているN個のアドレスのうちの、対応するアドレスに書き込む処理であり、
前記第3の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(2)に従って増分させる処理であり、
前記第4の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(3)に従って増分させる処理であることを特徴とするメモリコントローラ。
M=W/S−1 (1)
但し,W:パラメータ記憶部に記憶された第2のパラメータ
S:単位サイズ
Ai=Ai+S (2)
但し,Ai:i個目のアドレス
S:単位サイズ
Ai=Ai+OSV (3)
但し,Ai:i個目のアドレス
OSV:パラメータ記憶部に記憶された第1のパラメータ - N個(N:2以上の整数)のプロセッサ要素を有し、各前記プロセッサ要素が、容量が単位サイズSであり、該プロセッサ要素と外部メモリとの間で転送されるデータを一時的に格納するバッファを有するSIMD(Single Instruction Multiple Data)プロセッサに設けられたメモリコントローラであって、
前記外部メモリにおけるN個のアドレスAi(i=1〜N)を設定可能なアドレス記憶部と、
第1のパラメータOSVと、第2のパラメータWと、第3のパラメータLと、第4のパラメータTを設定可能なパラメータ記憶部と、
前記外部メモリと、前記N個のプロセッサ要素のバッファとの間でデータ転送を行うデータ転送部とを有し、
前記データ転送部は、
前記データ転送の指示に応じて、第1の処理を前記パラメータ記憶部に記憶された前記第3のパラメータLに合致する回数分繰り返し、
前記第1の処理は、第2の処理をすると共に第3の処理を行うことを式(4)に示すM1回繰り返した後に、前記第2の処理をすると共に第4の処理を行う処理であり、
前記第2の処理は、第5の処理をT回繰り返す処理であり、
前記第5の処理は、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、1アドレスが隣接するT個のプロセッサ要素に対応するように、前記アドレス記憶部に記憶されているN個のアドレスのうちの「N/T」個のアドレスであって、かつ、回毎に異なる前記「N/T」個のアドレスから夫々単位サイズSのT倍分のデータを読み出して、対応するT個のプロセッサ要素のバッファに夫々格納する処理であり、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、各前記プロセッサ要素のバッファに格納されたデータを読み出すと共に、1アドレスが隣接するT個のプロセッサ要素に対応するように、隣接するT個のプロセッサ要素からなるグループ毎に、該グループ内のT個のプロセッサ要素のバッファから読み出したデータを、前記アドレス記憶部に記憶されているN個のアドレスのうちの「N/T」個のアドレスであって、かつ、回毎に異なる前記「N/T」個のアドレスのうちの、前記グループに対応する1つに書き込む処理であり、
前記第3の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(5)に従って増分させる処理であり、
前記第4の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(3)に従って増分させる処理であることを特徴とするメモリコントローラ。
M1=[W/(T×S)]−1 (4)
但し,W:パラメータ記憶部に記憶された第2のパラメータ
S:単位サイズ
T:パラメータ記憶部に記憶された第4のパラメータ
Ai=Ai+S×T (5)
但し,Ai:i個目のアドレス
S:単位サイズ
T:パラメータ記憶部に記憶された第4のパラメータ
Ai=Ai+OSV (3)
但し,Ai:i個目のアドレス
OSV:パラメータ記憶部に記憶された第1のパラメータ - 前記データ転送部は、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てがフルになる度に割込みを発生させ、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てが空になる度に割込みを発生させることを特徴とする請求項1または2に記載のメモリコントローラ。 - コントロールプロセッサと、
前記コントロールプロセッサにより制御されるN個(N:2以上の整数)のプロセッサ要素と、
メモリコントローラとを備えるSIMD(Single Instruction Multiple Data)プロセッサであって、
各前記プロセッサ要素は、容量が単位サイズSであり、該プロセッサ要素と外部メモリとの間で転送されるデータを一時的に格納するバッファを有し、
前記メモリコントローラは、
前記コントロールプロセッサにより、前記外部メモリにおけるN個のアドレスAi(i=1〜N)を設定可能なアドレス記憶部と、
前記コントロールプロセッサにより、第1のパラメータOSVと、第2のパラメータWと、第3のパラメータLとを設定可能なパラメータ記憶部と、
前記コントロールプロセッサからのデータ転送の指示に応じて、前記外部メモリと、前記N個のプロセッサ要素のバッファとの間でデータ転送を行うデータ転送部とを有し、
前記データ転送部は、
前記データ転送に際して、第1の処理を前記パラメータ記憶部に記憶された前記第3のパラメータLに合致する回数分繰り返し、
前記第1の処理は、第2の処理をすると共に第3の処理を行うことを式(6)に示すM回繰り返した後に、前記第2の処理をすると共に第4の処理を行う処理であり、
前記第2の処理は、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、1アドレスが1プロセッサ要素に対応するように、前記アドレス記憶部に記憶されている各アドレスから夫々単位サイズS分のデータを読み出して、対応するプロセッサ要素のバッファに格納する処理であり、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、1アドレスが1プロセッサ要素に対応するように、夫々の前記プロセッサ要素のバッファに格納されたデータを読み出して、前記アドレス記憶部に記憶されているN個のアドレスのうちの、対応するアドレスに書き込む処理であり、
前記第3の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(7)に従って増分させる処理であり、
前記第4の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(8)に従って増分させる処理であり、
M=W/S−1 (6)
但し,W:パラメータ記憶部に記憶された第2のパラメータ
S:単位サイズ
Ai=Ai+S (7)
但し,Ai:i個目のアドレス
S:単位サイズ
Ai=Ai+OSV (8)
但し,Ai:i個目のアドレス
OSV:パラメータ記憶部に記憶された第1のパラメータ
前記コントロールプロセッサは、
前記メモリコントローラによる前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てがフルになる度に、各前記プロセッサ要素にライト命令を出し、
前記メモリコントローラによる前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てが空になる度に、各前記プロセッサ要素にリード命令を出すことを特徴とするSIMDプロセッサ。 - 前記コントロールプロセッサは、
前記N個のアドレスAi(i=1〜N)として、複数の単位サイズSのデータが2次元に配列してなる2次元データを記憶した前記外部メモリにおける、前記2次元データに含まれるN個の矩形領域の先頭アドレスを前記アドレス記憶部に設定し、
前記矩形領域の行方向のサイズと、前記矩形領域の行数とを、夫々第2のパラメータWと、第3のパラメータLとして前記パラメータ記憶部に設定することを特徴とする請求項4に記載のSIMDプロセッサ。 - 前記コントロールプロセッサは、
前記N個の矩形領域が異なる行方向のサイズを有するときに、各前記行方向のサイズのうちの最大値を前記第2のパラメータWとして設定し、
前記N個の矩形領域が異なる行数を有するときに、各前記行数のうちの最大値を前記第3のパラメータLとして設定することを特徴とする請求項5に記載のSIMDプロセッサ。 - 前記2次元データは、画像データであり、
前記単位サイズSのデータは、1画素のデータであることを特徴とする請求項5または6に記載のSIMDプロセッサ。 - コントロールプロセッサと、
前記コントロールプロセッサにより制御されるN個(N:2以上の整数)のプロセッサ要素と、
メモリコントローラとを備えるSIMD(Single Instruction Multiple Data)プロセッサであって、
各前記プロセッサ要素は、容量が単位サイズSであり、該プロセッサ要素と外部メモリとの間で転送されるデータを一時的に格納するバッファを有し、
前記メモリコントローラは、
前記コントロールプロセッサにより、前記外部メモリにおけるN個のアドレスAi(i=1〜N)を設定可能なアドレス記憶部と、
前記コントロールプロセッサにより、第1のパラメータOSVと、第2のパラメータWと、第3のパラメータLと、第4のパラメータTを設定可能なパラメータ記憶部と、
前記コントロールプロセッサからのデータ転送の指示に応じて、前記外部メモリと、前記N個のプロセッサ要素のバッファとの間でデータ転送を行うデータ転送部とを有し、
前記コントロールプロセッサは、Nの約数を前記第4のパラメータTとして前記パラメータ記憶部に設定し、
前記メモリコントローラにおける前記データ転送部は、
前記データ転送の指示に応じて、第1の処理を前記パラメータ記憶部に記憶された前記第3のパラメータLに合致する回数分繰り返し、
前記第1の処理は、第2の処理をすると共に第3の処理を行うことを式(9)に示すM1回繰り返した後に、前記第2の処理をすると共に第4の処理を行う処理であり、
前記第2の処理は、第5の処理をT回繰り返す処理であり、
前記第5の処理は、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、1アドレスが隣接するT個のプロセッサ要素に対応するように、前記アドレス記憶部に記憶されているN個のアドレスのうちの「N/T」個のアドレスであって、かつ、回毎に異なる前記「N/T」個のアドレスから夫々単位サイズSのT倍分のデータを読み出して、対応するT個のプロセッサ要素のバッファに夫々格納する処理であり、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、各前記プロセッサ要素のバッファに格納されたデータを読み出すと共に、1アドレスが隣接するT個のプロセッサ要素に対応するように、隣接するT個のプロセッサ要素からなるグループ毎に、該グループ内のT個のプロセッサ要素のバッファから読み出したデータを、前記アドレス記憶部に記憶されているN個のアドレスのうちの「N/T」個のアドレスであって、かつ、回毎に異なる前記「N/T」個のアドレスのうちの、前記グループに対応する1つに書き込む処理であり、
前記第3の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(10)に従って増分させる処理であり、
前記第4の処理は、前記アドレス記憶部に記憶されている各アドレスAiを式(8)に従って増分させる処理であり、
M1=[W/(T×S)]−1 (9)
但し,W:パラメータ記憶部に記憶された第2のパラメータ
S:単位サイズ
T:パラメータ記憶部に記憶された第4のパラメータ
Ai=Ai+S×T (10)
但し,Ai:i個目のアドレス
S:単位サイズ
T:パラメータ記憶部に記憶された第4のパラメータ
Ai=Ai+OSV (8)
但し,Ai:i個目のアドレス
OSV:パラメータ記憶部に記憶された第1のパラメータ
前記コントロールプロセッサは、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際には該データ転送の指示の前に、前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際には該データ転送の指示に応じて前記メモリコントローラが該データ転送を完了した後に、前記N個のプロセッサ要素に対してデータ交換の命令を出し、
前記N個のプロセッサ要素は、前記データ交換の命令に応じて、隣接するプロセッサ要素同士間で、ローカルメモリ上のデータを交換することを特徴とするSIMDプロセッサ。 - 前記メモリコントローラは、
前記外部メモリから前記N個のプロセッサ要素のバッファへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てがフルになる度に割込みを発生させ、
前記N個のプロセッサ要素のバッファから前記外部メモリへのデータ転送の際に、前記N個のプロセッサ要素のバッファの全てが空になる度に割込みを発生させ、
前記コントロールプロセッサは、前記割込みに応じて、前記N個のプロセッサ要素にリード命令またはライト命令を出すことを特徴とする請求項4から8のいずれか1項に記載のSIMDプロセッサ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011159752A JP5739758B2 (ja) | 2011-07-21 | 2011-07-21 | メモリコントローラ及びsimdプロセッサ |
US13/541,476 US9129085B2 (en) | 2011-07-21 | 2012-07-03 | Memory controller and SIMD processor |
TW101125919A TWI548988B (zh) | 2011-07-21 | 2012-07-18 | 記憶體控制器及單一指令多重資料處理器 |
US14/834,282 US20150363357A1 (en) | 2011-07-21 | 2015-08-24 | Memory controller and simd processor |
US15/423,868 US20170147529A1 (en) | 2011-07-21 | 2017-02-03 | Memory controller and simd processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011159752A JP5739758B2 (ja) | 2011-07-21 | 2011-07-21 | メモリコントローラ及びsimdプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013025563A JP2013025563A (ja) | 2013-02-04 |
JP5739758B2 true JP5739758B2 (ja) | 2015-06-24 |
Family
ID=47556647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011159752A Active JP5739758B2 (ja) | 2011-07-21 | 2011-07-21 | メモリコントローラ及びsimdプロセッサ |
Country Status (3)
Country | Link |
---|---|
US (3) | US9129085B2 (ja) |
JP (1) | JP5739758B2 (ja) |
TW (1) | TWI548988B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5829331B2 (ja) | 2011-09-27 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | Simdプロセッサシステムにおいて複数の対象領域(roi)を同時並列的にデータ転送するための装置 |
US9965824B2 (en) * | 2015-04-23 | 2018-05-08 | Google Llc | Architecture for high performance, power efficient, programmable image processing |
KR102591663B1 (ko) * | 2018-11-27 | 2023-10-20 | 한국전자통신연구원 | 영상 처리를 위한 전자 장치 및 영상 처리 방법 |
CN112967172A (zh) * | 2021-02-26 | 2021-06-15 | 成都商汤科技有限公司 | 一种数据处理装置、方法、计算机设备及存储介质 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4860248A (en) * | 1985-04-30 | 1989-08-22 | Ibm Corporation | Pixel slice processor with frame buffers grouped according to pixel bit width |
JP3358142B2 (ja) * | 1992-06-23 | 2002-12-16 | 博文 松尾 | 物体識別システム |
US5587742A (en) * | 1995-08-25 | 1996-12-24 | Panasonic Technologies, Inc. | Flexible parallel processing architecture for video resizing |
US6226738B1 (en) * | 1997-08-01 | 2001-05-01 | Micron Technology, Inc. | Split embedded DRAM processor |
JP3627953B2 (ja) | 1997-08-22 | 2005-03-09 | 日本電信電話株式会社 | Peアレイ装置および連想メモリブロック |
US6173388B1 (en) * | 1998-04-09 | 2001-01-09 | Teranex Inc. | Directly accessing local memories of array processors for improved real-time corner turning processing |
US6148111A (en) * | 1998-04-27 | 2000-11-14 | The United States Of America As Represented By The Secretary Of The Navy | Parallel digital image compression system for exploiting zerotree redundancies in wavelet coefficients |
US6941446B2 (en) * | 2002-01-21 | 2005-09-06 | Analog Devices, Inc. | Single instruction multiple data array cell |
JP4487479B2 (ja) * | 2002-11-12 | 2010-06-23 | 日本電気株式会社 | Simd命令シーケンス生成方法および装置ならびにsimd命令シーケンス生成用プログラム |
US7714870B2 (en) * | 2003-06-23 | 2010-05-11 | Intel Corporation | Apparatus and method for selectable hardware accelerators in a data driven architecture |
US7451293B2 (en) * | 2005-10-21 | 2008-11-11 | Brightscale Inc. | Array of Boolean logic controlled processing elements with concurrent I/O processing and instruction sequencing |
US7783861B2 (en) * | 2006-03-03 | 2010-08-24 | Nec Corporation | Data reallocation among PEs connected in both directions to respective PEs in adjacent blocks by selecting from inter-block and intra block transfers |
JP2008102599A (ja) * | 2006-10-17 | 2008-05-01 | Renesas Technology Corp | プロセッサ |
EP2254057B1 (en) * | 2008-03-04 | 2013-05-15 | NEC Corporation | Simd processor array system and data transfer method thereof |
US20100146241A1 (en) * | 2008-12-09 | 2010-06-10 | Novafora, Inc. | Modified-SIMD Data Processing Architecture |
JP2011141823A (ja) * | 2010-01-08 | 2011-07-21 | Renesas Electronics Corp | データ処理装置および並列演算装置 |
JP5471969B2 (ja) * | 2010-08-23 | 2014-04-16 | 株式会社リコー | Simdプロセッサのためのメモリコントローラ |
-
2011
- 2011-07-21 JP JP2011159752A patent/JP5739758B2/ja active Active
-
2012
- 2012-07-03 US US13/541,476 patent/US9129085B2/en active Active
- 2012-07-18 TW TW101125919A patent/TWI548988B/zh not_active IP Right Cessation
-
2015
- 2015-08-24 US US14/834,282 patent/US20150363357A1/en not_active Abandoned
-
2017
- 2017-02-03 US US15/423,868 patent/US20170147529A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2013025563A (ja) | 2013-02-04 |
US20170147529A1 (en) | 2017-05-25 |
US9129085B2 (en) | 2015-09-08 |
TWI548988B (zh) | 2016-09-11 |
TW201314448A (zh) | 2013-04-01 |
US20130024658A1 (en) | 2013-01-24 |
US20150363357A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4416694B2 (ja) | データ転送調停装置およびデータ転送調停方法 | |
US8305495B2 (en) | Video processing device, video display device, and video processing method | |
JP5739758B2 (ja) | メモリコントローラ及びsimdプロセッサ | |
US9552619B2 (en) | Image processing apparatus and image processing interface circuit | |
JP4836488B2 (ja) | データ転送装置及び半導体集積回路装置 | |
JP6210743B2 (ja) | データ処理装置およびデータ転送制御装置 | |
WO2017179099A1 (ja) | 画像処理装置 | |
JP2017191145A (ja) | 画像処理装置、画像処理方法、およびプログラム | |
JP5993267B2 (ja) | 画像処理装置 | |
JP5327482B2 (ja) | 画像処理装置及び画像処理方法 | |
KR20070082835A (ko) | 직접 메모리 액세스 제어장치 및 방법 | |
JP2010198171A (ja) | Usbホストコントローラ、及びusbホストコントローラの制御方法 | |
JP5739779B2 (ja) | Simdプロセッサ及びコントロールプロセッサ並びにプロセッサ要素 | |
JP5675278B2 (ja) | データ処理装置および画像処理装置 | |
US20100030978A1 (en) | Memory controller, memory control method, and image processing device | |
JP2010118058A (ja) | トリプル・バッファリングを使用するデータを処理する方法 | |
JP2012123465A (ja) | データ処理装置 | |
JP2012155604A (ja) | データ転送制御装置 | |
JP7006063B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2009104521A (ja) | 並列処理装置 | |
US20130286762A1 (en) | Memory control apparatus and method | |
JP5605225B2 (ja) | メモリ制御装置、メモリマッピング方法、及び、プログラム | |
JP5213394B2 (ja) | 画像転送装置 | |
JP4835872B2 (ja) | 画像処理装置 | |
JP6205980B2 (ja) | 画像転送装置及び画像転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5739758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |