JP5733039B2 - 回路基板の製造方法 - Google Patents

Description

本発明は、回路基板の製造方法に関し、より特定的には、チップ部品がワイヤボンディングにより実装される回路基板の製造方法に関する。

従来の回路基板としては、例えば、特許文献１に記載の受動部品内蔵インターポーザに用いられている回路基板が知られている。図１３は、特許文献１に記載の受動部品内蔵インターポーザの断面構造図である。

受動部品内蔵インターポーザは、回路基板５００及び半導体素子５０２により構成されている。回路基板５００の主面上には、複数の接続導体層５０４が設けられている。また、半導体素子５０２は、回路基板５００の主面上に実装されている。回路基板５００上のランド（図示せず）と接続導体層５０４とは、ワイヤ５０６により接続されている。

ところで、前記回路基板５００では、以下に説明するように、接続導体層５０４とワイヤ５０６との接続不良が発生するおそれがある。図１４は、ワイヤ５０６が接続導体層５０４に接続される様子を示した図である。図１５は、ワイヤ５０６が接続される際の接続導体層５０４の拡大図である。

キャピラリ６００は、図１４（ａ）に示すように、ワイヤ６０２の先端を保持しており、半導体素子５０２のランドにワイヤ６０２の先端を熱圧着する。次に、キャピラリ６００は、図１４（ｂ）に示すように、ワイヤ６０２を送り出しながら接続導体層５０４の上面まで移動し、接続導体層５０４にワイヤ６０２の先端を熱圧着する。最後に、キャピラリ６００は、図１４（ｃ）に示すように、ワイヤ６０２の先端を保持して上方に移動させられる。この際、ワイヤ６０２がワイヤ５０６から離脱する。

ここで、接続導体層５０４の上面は、鉛直上方を向くように形成される。ところが、接続導体層５０４の上面は、製造ばらつきにより、わずかに傾く場合がある。そして、図１５に示すように、接続導体層５０４の上面が半導体素子５０２に向くように傾斜すると、ワイヤ５０６を押さえ付ける際に、ワイヤ５０６を押さえ付けているキャピラリ６００の先端と接続導体層５０４の上面との間にわずかに隙間が形成される。その結果、ワイヤ５０６は、十分に接続導体層５０４に圧着されない。すなわち、接続導体層５０４とワイヤ５０６との接続不良が発生するおそれがある。

国際公開第２００８／０６６０２８号パンフレット

そこで、本発明の目的は、ワイヤボンディングにおいて接続不良が発生することを抑制できる回路基板の製造方法を提供することである。

本発明の一形態に係る回路基板の製造方法は、チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、複数の第１の絶縁体層及び所定位置に空洞が形成されている第２の絶縁体層を準備する第１の工程と、前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記第１の絶縁体層に形成する第２の工程と、前記接続導体が前記第２の絶縁体層に覆われるように前記複数の第１の絶縁体層及び前記第２の絶縁体層を積層及び圧着して基板本体を得る第３の工程と、前記第２の絶縁体層を除去する第４の工程と、を備えており、前記接続導体が形成された前記第１の絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、前記接続導体は、前記実装面の法線方向から平面視したときに、第１の領域及び該第１の領域よりも前記実装領域から離れている第２の領域を有しており、前記第３の工程では、前記第１の領域と前記空洞とが重なるように、前記複数の第１の絶縁体層及び前記第２の絶縁体層を積層すること、を特徴とする。

本発明によれば、ワイヤボンディングにおいて接続不良が発生することを抑制できる。

第１の実施形態に係る回路モジュールの断面構造図である。 回路モジュールを平面視した図である。 図１の領域Ｂの拡大図である。 回路基板の製造時の工程断面図である。 回路基板の製造時の工程断面図である。 第２の実施形態に係る回路モジュールの断面構造図である。 図６の領域Ｂの拡大図である。 セラミックグリーンシートの断面構造図である。 セラミックグリーンシートを平面視した図である。 回路基板の製造時の工程断面図である。 第１の変形例にかかるセラミックグリーンシートの断面構造図である。 第２の変形例にかかるセラミックグリーンシートの断面構造図である。 特許文献１に記載の受動部品内蔵インターポーザの断面構造図である。 ワイヤが接続導体層に接続される様子を示した図である。 ワイヤが接続される際の接続導体層の拡大図である。

以下に、本発明の実施形態に係る回路基板の製造方法について説明する。

（第１の実施形態）
（回路基板及び回路モジュールの構成）
以下に、第１の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図１は、第１の実施形態に係る回路モジュール１０の断面構造図である。図２は、回路モジュール１０を平面視した図である。図３は、図１の領域Ｂの拡大図である。

回路モジュール１０は、図１に示すように、回路基板１２、半導体素子（チップ部品）１４及びワイヤＷを備えている。回路モジュール１０では、半導体素子１４がワイヤボンディングにより回路基板１２に実装されている。

回路基板１２は、基板本体１３、ランド電極１６、内部導体層１８，２０及びビアホール導体Ｖを備えている。基板本体１３は、複数の絶縁体層３０（３０ａ〜３０ｅ）が積層されて構成された長方形状の積層体であり、いわゆるＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板である。以下では、基板本体１３の積層方向をｚ軸方向と定義する。また、図２に示すように、基板本体１３をｚ軸方向から平面視したときに、長辺が延在している方向をｘ軸方向と定義し、短辺が延在している方向をｙ軸方向と定義する。

基板本体１３は、図１及び図２に示すように、実装面Ｓ１を有している。実装面Ｓ１は、基板本体１３のｚ軸方向の正方向側の主面であり、実装領域Ａ０を有している。実装領域Ａ０は、図２に示すように、実装面Ｓ１に規定されており、半導体素子１４が実装される長方形状のエリアである。

内部導体層１８，２０は、絶縁体層３０と共に積層されており、基板本体１３内に内蔵されている。内部導体層１８，２０は、基板本体１３内において、配線、コンデンサ導体、グランド導体、インダクタ等として機能している。

ランド電極１６は、実装面Ｓ１上に設けられており、半導体素子１４との接続に用いられるワイヤＷが接続される導体層である。より詳細には、ランド電極１６は、図２に示すように、ｚ軸方向の正方向側から平面視したときに、長方形状をなしており、実装領域Ａ０を囲むように複数設けられている。なお、実装面Ｓ１上には、ランド電極１６以外にもランド電極や配線が設けられているが、図１及び図２ではこれらは省略されている。

ビアホール導体Ｖは、絶縁体層３０ａをｚ軸方向に貫通している層間接続導体である。ビアホール導体Ｖのｚ軸方向の正方向側の端部は、ランド電極１６に接続されている。ビアホール導体Ｖのｚ軸方向の負方向側の端部は、内部導体層２０の内のｚ軸方向の最も正方向側に設けられている内部導体層２０に接続されている。なお、基板本体１３内にはビアホール導体Ｖ以外にもビアホール導体が設けられているが、図１ないし図３では省略されている。

半導体素子１４は、実装面Ｓ１の実装領域Ａ０に実装されており、長方形状の板状をなすチップ部品である。半導体素子１４は、導電性接着剤等により実装領域Ａ０に固定されている。また、半導体素子１４のｚ軸方向の正方向側の主面には、該主面の外縁に沿って並ぶように複数の外部電極１５が設けられている。

ワイヤＷは、回路基板１２と半導体素子１４とを接続する配線である。より詳細には、ワイヤＷの一端は、回路基板１２のランド電極１６に接続されている。ワイヤＷの他端は、半導体素子１４の外部電極１５に接続されている。

ところで、回路モジュール１０は、ワイヤボンディングにおいて接続不良が発生することを低減するための構成を有している。以下に、かかる構成について説明する。

ランド電極１６は、図２及び図３に示すように、領域Ａ１，Ａ２を有している。領域Ａ１は、ランド電極１６の中心（対角線の交点）を通過する直線であって、ランド電極１６と最も近い実装領域Ａ０の辺と平行な直線よりも実装領域Ａ０に近い領域である。領域Ａ２は、ランド電極１６の中心（対角線の交点）を通過する直線であって、ランド電極１６と最も近い実装領域Ａ０の辺と平行な直線よりも実装領域Ａ０に遠い領域である。よって、領域Ａ２は、領域Ａ１よりも実装領域Ａ０から離れている。なお、領域Ａ１と領域Ａ２との境界（ランド電極１６の中心（対角線の交点）を通過する直線であって、ランド電極１６と最も近い実装領域Ａ０の辺と平行な直線）は、一例である。したがって、該境界は、ランド電極１６の中心（対角線の交点）を通過する直線であって、ランド電極１６と最も近い実装領域Ａ０の辺と平行な直線よりも実装領域Ａ０の近くにあってもよいし、実装領域Ａ０の後奥にあってもよい。

また、内部導体層２０は、図１に示すように、ランド電極１６のｚ軸方向の負方向側において、ｚ軸方向に一列に並ぶように配置されている。そして、図１及び図３に示すように、ｚ軸方向から平面視したときに、領域Ａ１が重なっている内部導体層２０の数は、領域Ａ２が重なっている内部導体層２０の数よりも多い。

また、ビアホール導体Ｖは、ランド電極１６に接続され、そのｚ軸方向の正方向側の端部がランド電極１６に覆われるように配置されている。そのため、ビアホール導体Ｖのｚ軸方向の正方向側の端部は、領域Ａ１及び領域Ａ２にまたがっている。よって、図１に示すように、ビアホール導体Ｖの領域Ａ１内に位置している部分が重なっている内部導体層２０の数は、ビアホール導体Ｖの領域Ａ２内に位置している部分が重なっている内部導体層２０の数よりも多い。

以上のように、内部導体層２０が、領域Ａ１が重なっている内部導体層２０の数が領域Ａ２が重なっている内部導体層２０の数よりも多いことによって、図３に示すように、ビアホール導体Ｖ及びランド電極１６が傾く。より詳細には、領域Ａ１における基板本体１３のｚ軸方向の厚みは、領域Ａ２における基板本体１３のｚ軸方向の厚みよりも、内部導体層２０の数の差分の厚みの分だけ大きい。そのため、後述するように、回路基板１２の圧着時に、ビアホール導体Ｖのｚ軸方向の正方向側の上面及びランド電極１６は、領域Ａ１から領域Ａ２に（すなわち、ｘ軸方向の正方向側に）進むにしたがって、ｚ軸方向の負方向側に進むように傾斜する。すなわち、領域Ａ１と領域Ａ２との境界における法線Ｌ２は、図３に示すように、実装面Ｓ１の法線Ｌ１よりも実装領域Ａ０の反対側に傾いている。そして、ワイヤＷは、図３に示すように、領域Ａ１と領域Ａ２との境界近傍に接続されている。

（回路基板の製造方法）
次に、回路基板１２の製造方法について図面を参照しながら説明する。図４及び図５は、回路基板１２の製造時の工程断面図である。なお、図４及び図５では、１つの回路基板１２に着目して図が記載されているが、実際には、大判のセラミックグリーンシートを積層してマザー回路基板を作成し、マザー回路基板を個別の回路基板１２にカットする。

まず、図４（ａ）に示すように、絶縁体層３０ａ〜３０ｅとなるべきセラミックグリーンシート１３０ａ〜１３０ｅを準備する。セラミックグリーンシート１３０ａ〜１３０ｅは、Ｂａ、Ａｌ、Ｓｉを含有する材料である。セラミックグリーンシート１３０ａ〜１３０ｅの焼成温度は、例えば、９５０℃程度である。セラミックグリーンシート１３０ａ〜１３０ｅのｚ軸方向の正方向側の面（以下では、表面と称す）にはフィルム１３４ａ〜１３４ｅが設けられている。また、セラミックグリーンシート１３０ａ〜１３０ｅのｚ軸方向の負方向側の面を裏面と称す。

次に、セラミックグリーンシート１３０にビアホール導体Ｖ、内部導体層１８，２０を形成する。これらの形成工程は、セラミックグリーンシート１３０ａ〜１３０ｅにおいて共通であるので、以下では、セラミックグリーンシート１３０ａにおける形成工程を例にとって説明する。

次に、図４（ｂ）に示すように、フィルム１３４ａ及びセラミックグリーンシート１３０ａにｚ軸方向の正方向側からビームを照射して、ビアホールＨを形成する。ビアホールＨは、ビアホール導体Ｖが形成されるべき位置に形成される。よって、実装領域Ａ０を囲むように複数のビアホールＨを形成する。ここで、ビームはセラミックグリーンシート１３０の表面側から照射されるので、ビアホールＨはｚ軸方向の負方向側にいくにしたがって径が小さくなる円錐台形状をなしている。

次に、図４（ｃ）に示すように、ビアホールＨに対して、Ａｇ、Ｃｕ又はこれらの合金を含有する導電性ペーストを充填し、ビアホール導体Ｖを形成する。これにより、実装領域Ａ０を囲むように複数のビアホール導体Ｖが形成される。

次に、図４（ｄ）に示すように、スクリーン印刷法によって、Ａｇ、Ｃｕ又はこれらの合金を含有する導電性ペーストを塗布して、セラミックグリーンシート１３０ａの裏面上に内部導体層１８,２０を形成する。

次に、図５に示すように、セラミックグリーンシート１３２ａ，１３０ａ〜１３０ｅ，１３２ｂをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着し、マザー基板本体１１３を得る。セラミックグリーンシート１３２ａ，１３２ｂは、拘束層と呼ばれるアルミナのシートである。なお、セラミックグリーンシート１３０ａの拘束層１３２ａと接する面側の下地電極１１６は、積層・圧着において、フィルム転写あるいは拘束層１３２ａを介した転写によって形成される。セラミックグリーンシート１３０ａ〜１３０ｅの焼成温度は、例えば、１２００℃である。

ここで、マザー基板本体１１３の形成の際には、以下の２点の条件を満たすように積層が行われる。１点目の条件は、下地電極１１６が形成されたセラミックグリーンシート１３０ａが複数のセラミックグリーンシート１３０ａ〜１３０ｅにおいてｚ軸方向の正方向側の端に位置するようにセラミックグリーンシート１３０，１３２を積層及び圧着することである。２点目の条件は、領域Ａ１が重なっている内部導体層２０の数が、領域Ａ２が重なっている内部導体層２０の数よりも多くなるように、セラミックグリーンシート１３０ａ〜１３０ｅを積層することである。

以上の２点の条件を満たすように、セラミックグリーンシート１３０，１３２を積層することによって、圧着時に、領域Ａ１におけるマザー基板本体１１３のｚ軸方向の厚みは、領域Ａ２におけるマザー基板本体１１３のｚ軸方向の厚みよりも、内部導体層２０の厚みの分だけ大きくなる。これにより、ビアホール導体Ｖのｚ軸方向の正方向側の上面及びランド電極１６は、ｘ軸方向の正方向側に進むにしたがって、ｚ軸方向の負方向側に進むように傾斜する。すなわち、領域Ａ１と領域Ａ２との境界における法線Ｌ２は、図３に示すように、実装面Ｓ１の法線Ｌ１よりも実装領域Ａ０の反対側に傾く。

次に、未焼成のマザー基板本体１１３を焼成する。例えば、窒素雰囲気中において、９７０℃の焼成温度で１０００分間にわたって焼成を行う。このとき、セラミックグリーンシート１３２ａ，１３２ｂは、焼成されない。そのため、セラミックグリーンシート１３０の焼成時の主面方向への収縮が抑制される。

次に、サンドブラストによって、セラミックグリーンシート１３２が焼成された絶縁体層を除去する。

次に、マザー基板本体１１３をダイサー等によりカットすることにより、複数の回路基板１２を得る。

最後に、下地電極１１６上にＮｉめっき及びＳｎめっきを施すことによって、ランド電極１６を形成する。以上の工程により、図１に示す回路基板１２が完成する。

（効果）
以上のような回路基板１２、回路モジュール１０及び回路基板１２の製造方法によれば、ワイヤボンディングにおいて接続不良が発生することを抑制できる。より詳細には、特許文献１に記載の回路基板５００では、接続導体層５０４の上面は、製造ばらつきにより、わずかに傾く場合がある。そして、図１５に示すように、接続導体層５０４の上面が半導体素子５０２に向くように傾斜すると、ワイヤ５０６を押さえ付ける際に、ワイヤ５０６を押さえ付けているキャピラリ６００の先端と接続導体層５０４の上面との間にわずかに隙間が形成される。その結果、ワイヤ５０６は、十分に接続導体層５０４に圧着されない。すなわち、接続導体層５０４とワイヤ５０６との接続不良が発生するおそれがある。

そこで、回路基板１２、回路モジュール１０及び回路基板１２の製造方法では、ランド電極１６の領域Ａ１が重なっている内部導体層２０の数は、ランド電極１６の領域Ａ２が重なっている内部導体層２０の数よりも多い。これにより、圧着時に、領域Ａ１における基板本体１３のｚ軸方向の厚みは、領域Ａ２における基板本体１３のｚ軸方向の厚みよりも、内部導体層２０の厚みの分だけ大きくなる。これにより、ビアホール導体Ｖのｚ軸方向の正方向側の上面及びランド電極１６は、ｘ軸方向の正方向側に進むにしたがって、ｚ軸方向の負方向側に進むように傾斜する。すなわち、領域Ａ１と領域Ａ２との境界における法線Ｌ２は、図３に示すように、実装面Ｓ１の法線Ｌ１よりも実装領域Ａ０の反対側に傾く。法線Ｌ２が法線Ｌ１よりも実装領域Ａ０の反対側に傾くことにより、ランド電極１６上でワイヤＷを押さえ付ける際に、ワイヤＷを押さえ付けているキャピラリの先端（特に、実装領域Ａ０に近い側のキャピラリの先端）とランド電極１６との間に隙間が形成されることが抑制される。その結果、ワイヤＷは、十分にランド電極１６に圧着される。以上より、回路モジュール１０において、ランド電極１６とワイヤＷとの接続不良が発生することが抑制される。

また、回路基板１２、回路モジュール１０及び回路基板１２の製造方法では、以下の理由によっても、ワイヤボンディングにおいて接続不良が発生することを抑制できる。より詳細には、ビアホール導体Ｖは、領域Ａ１，Ａ２に跨っている。そのため、領域Ａ１では領域Ａ２よりも、ビアホール導体Ｖの長さだけ絶縁体層３０が基板本体１３に占める割合が少なくなる。ここで、ビアホール導体Ｖは、絶縁体層３０に比べて変形しにくい。そのため、回路基板１２及び回路モジュール１０では、領域Ａ１における基板本体１３のｚ軸方向の厚みと領域Ａ２における基板本体１３のｚ軸方向の厚みとの差が、ビアホール導体Ｖが設けられている分だけ、絶縁体層３０により吸収されにくい。これにより、ビアホール導体Ｖのｚ軸方向の正方向側の上面及びランド電極１６は、より傾斜しやすくなる。その結果、ワイヤボンディングにおいて接続不良が発生することが抑制される。

なお、ランド電極１６とワイヤＷとの接続不良の発生が抑制される法線Ｌ１と法線Ｌ２とがなす角度θの範囲は、図３において、時計回りを正とした場合に、角度θが、４°程度が最適であることを実験により見いだした。これにより、製造ばらつきによって、角度θが変動しても、大半の回路基板１２において、法線Ｌ２を法線Ｌ１よりも実装領域Ａ０の反対側に傾けることができる。

（第２の実施形態）
（回路基板及び回路モジュールの構成）
以下に、第２の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図６は、第２の実施形態に係る回路モジュール１０ａの断面構造図である。図７は、図６の領域Ｂの拡大図である。以下では、回路モジュール１０と回路モジュール１０ａとの相違点を中心に説明する。

回路モジュール１０では、ランド電極１６の領域Ａ１が重なっている内部導体層２０の数は、ランド電極１６の領域Ａ２が重なっている内部導体層２０の数よりも多い。一方、回路モジュール１０ａでは、ランド電極１６の領域Ａ１が重なっている内部導体層１８の数は、ランド電極１６の領域Ａ２が重なっている内部導体層１８の数よりも多くても少なくてもよい。ただし、回路モジュール１０ａにおいても、回路モジュール１０と同様に、領域Ａ１と領域Ａ２との境界における法線Ｌ２は、図３に示すように、実装面Ｓ１の法線Ｌ１よりも実装領域Ａ０の反対側に傾いている。そして、ワイヤＷは、図７に示すように、領域Ａ１と領域Ａ２との境界近傍に接続されている。以上のような回路モジュール１０ａは、その製造方法において、回路モジュール１０と相違する。以下に、回路モジュール１０ａの製造方法について説明する。

（回路基板の製造方法）
次に、回路基板１２ａの製造方法について図面を参照しながら説明する。図８は、セラミックグリーンシート１３２ａの断面構造図である。図９は、セラミックグリーンシート１３２ａを平面視した図である。図１０は、回路基板１２ａの製造時の工程断面図である。回路基板１２ａの工程断面図については、図４を援用する。以下では、回路基板１２の製造方法と回路基板１２ａの製造方法との相違点を中心に説明する。

回路基板１２ａにおける図４（ａ）〜図４（ｄ）に示す工程については、回路基板１２におけるこれらの工程と同じであるので説明を省略する。

次に、図８に示すように、フィルム１３６ａ及びセラミックグリーンシート１３２ａにｚ軸方向の正方向側からビームを照射して、複数のホール（空洞）Ｈａを形成する。これにより、図９に示すように、実装領域Ａ０を囲む所定位置に複数のホールＨａが形成されたセラミックグリーンシート１３２ａが準備される。

次に、図１０に示すように、セラミックグリーンシート１３２ｃ，１３２ａ，１３０ａ〜１３０ｅ，１３２ｂをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着し、マザー基板本体１１３を得る。セラミックグリーンシート１３２ａ〜１３２ｃは、拘束層と呼ばれるアルミナのシートである。セラミックグリーンシート１３２ａ〜１３２ｃの焼成温度は、例えば、１２００℃である。

ここで、以下の２点の条件を満たすように積層が行われる。１点目の条件は、下地電極１１６がセラミックグリーンシート１３２ａに覆われるようにセラミックグリーンシート１３０，１３２を積層及び圧着することである。２点目の条件は、図９に示すように、領域Ａ１とホールＨａとが重なるように、セラミックグリーンシート１３０，１３２を積層することである。このとき、ホールＨａの大部分は、領域Ａ１に対して重なっており、領域Ａ２に対して殆ど重なっていない。

以上の２点の条件を満たすように、セラミックグリーンシート１３０，１３２を積層することによって、圧着時に、マザー基板本体１１３の領域Ａ１に加わる圧力は、マザー基板本体１１３の領域Ａ２に加わる圧力よりも小さくなる。よって、ランド電極１６の領域Ａ１がｚ軸方向の正方向側に突出する。これにより、ビアホール導体Ｖのｚ軸方向の正方向側の上面及びランド電極１６は、ｘ軸方向の正方向側に進むにしたがって、ｚ軸方向の負方向側に進むように傾斜する。すなわち、領域Ａ１と領域Ａ２との境界における法線Ｌ２は、図３に示すように、実装面Ｓ１の法線Ｌ１よりも実装領域Ａ０の反対側に傾く。

次に、未焼成のマザー基板本体１１３を焼成する。例えば、窒素雰囲気中において、９７０℃の焼成温度で１０００分間にわたって焼成を行う。

次に、サンドブラストによって、セラミックグリーンシート１３２が焼成された絶縁体層を除去する。

次に、マザー基板本体１１３をダイサー等によりカットすることにより、複数の回路基板１２ａを得る。

最後に、下地電極１１６上にＮｉめっき及びＳｎめっきを施すことによって、ランド電極１６を形成する。以上の工程により、図６に示す回路基板１２ａが完成する。

なお、本実施形態では、ランド電極１６の領域Ａ１，Ａ２と重なる内部導体層１８が存在しなくてもよい。

（効果）
以上のような回路基板１２ａ、回路モジュール１０ａ及び回路基板１２ａの製造方法によれば、回路基板１２、回路モジュール１０及び回路基板１２の製造方法と同様に、ワイヤボンディングにおいて接続不良が発生することを抑制できる。

（変形例）
以下に、変形例にかかるセラミックグリーンシート１３２ａについて図面を参照しながら説明する。図１１は、第１の変形例にかかるセラミックグリーンシート１３２ａの断面構造図である。図１２は、第２の変形例にかかるセラミックグリーンシート１３２ａの断面構造図である。

図１１に示すように、カット刃Ｃにより、ホールＨａを形成してもよいし、図１２に示すように、金型パンチャーＰにより、ホールＨａを形成してもよい。

（その他の実施形態）
本発明にかかる回路基板、回路モジュール及び回路基板の製造方法は、第１の実施形態及び第２の実施形態にかかる回路基板１２，１２ａ、回路モジュール１０，１０ａ及び回路基板１２，１２ａの製造方法に限らずその要旨の範囲内において変更可能である。

回路モジュール１０，１０ａでは、ワイヤＷは、ランド電極１６に接続されているが、ビアホール導体Ｖのｚ軸方向の正方向側の上面にワイヤＷが接続されていてもよい。具体的には、ランド電極１６が設けられておらず、ビアホール導体Ｖのｚ軸方向の正方向側の上面（一端）が実装面から露出している。そして、ワイヤＷの端部が、ビアホール導体Ｖのｚ軸方向の正方向側の上面に直接に接続されている。ただし、ビアホール導体Ｖのｚ軸方向の正方向側の上面にはＮｉめっき及びＳｎめっきが施されていることが好ましい。

以上のように、本発明は、回路基板の製造方法に有用であり、特に、ワイヤボンディングにおいて接続不良が発生することを抑制できる点において優れている。

Ａ０ 実装領域
Ａ１，Ａ２ 領域
Ｈａ ホール
Ｖ ビアホール導体
Ｗ ワイヤ
１０，１０ａ 回路モジュール
１２，１２ａ 回路基板
１３ 基板本体
１４ 半導体素子
１５ 外部電極
１６ ランド電極
１８，２０ 内部導体層
３０ａ〜３０ｅ 絶縁体層
１１３ マザー基板本体
１１６ 下地電極
１３０ａ〜１３０ｅ，１３２ａ〜１３２ｃ セラミックグリーンシート
１３４ａ〜１３４ｅ フィルム

Claims (6)

1. チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、
   複数の第１の絶縁体層及び所定位置に空洞が形成されている第２の絶縁体層を準備する第１の工程と、
   前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記第１の絶縁体層に形成する第２の工程と、
   前記接続導体が前記第２の絶縁体層に覆われるように前記複数の第１の絶縁体層及び前記第２の絶縁体層を積層及び圧着して基板本体を得る第３の工程と、
   前記第２の絶縁体層を除去する第４の工程と、
   を備えており、
   前記接続導体が形成された前記第１の絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、
   前記接続導体は、前記実装面の法線方向から平面視したときに、第１の領域及び該第１の領域よりも前記実装領域から離れている第２の領域を有しており、
   前記第３の工程では、前記第１の領域と前記空洞とが重なるように、前記複数の第１の絶縁体層及び前記第２の絶縁体層を積層すること、
   を特徴とする回路基板の製造方法。
2. 前記第３の工程後において、前記第１の領域と前記第２の領域との境界における法線は、前記実装面の法線よりも前記実装領域の反対側に傾いていること、
   を特徴とする請求項１に記載の回路基板の製造方法。
3. 前記第２の工程では、前記実装領域を囲むように複数の前記接続導体を形成すること、
   を特徴とする請求項１又は請求項２のいずれかに記載の回路基板の製造方法。
4. 前記第２の工程において形成される前記接続導体は、前記実装面上に設けられている導体層であること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の回路基板の製造方法。
5. 前記回路基板の製造方法は、
   前記接続導体に接続されるビアホール導体を、前記接続導体が設けられている前記絶縁体層に形成する第５の工程を、
   更に備えており、
   前記ビアホール導体は、積層方向から平面視したときに、前記第１の領域及び前記第２の領域にまたがっていること、
   を特徴とする請求項４に記載の回路基板の製造方法。
6. 前記第２の工程において形成される前記接続導体は、一端が前記実装面から露出しているビアホール導体であること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の回路基板の製造方法。

Images