JP5732162B2 - Photoelectric conversion element and manufacturing method thereof - Google Patents

Description

本発明は、光電変換素子、およびその製造方法に関するものである。   The present invention relates to a photoelectric conversion element and a manufacturing method thereof.

太陽電池の高効率化における一つの手段として、入射した太陽光をより光電変換に適した形態に変換する方法が考えられる。例えば、ナノ構造体を利用してプラズモン共鳴により増強電場を発生させキャリア励起を増大させる方法がある。プラズモン共鳴とは金属表面に電子の集団的な振動波が生ずる現象であり、これに伴い発生する増強された電磁場がキャリア生成を活性化することが知られている。   As one means for improving the efficiency of the solar cell, a method of converting incident sunlight into a form more suitable for photoelectric conversion can be considered. For example, there is a method of increasing carrier excitation by generating an enhanced electric field by plasmon resonance using a nanostructure. Plasmon resonance is a phenomenon in which collective vibration waves of electrons are generated on a metal surface, and it is known that an enhanced electromagnetic field generated thereby activates carrier generation.

例えば、特許文献１では、感光層の主要構成要素として金属ナノ構造を用いる事で表面プラズモンを利用して光を吸収する太陽電池が提案されている。   For example, Patent Document 1 proposes a solar cell that absorbs light using surface plasmons by using a metal nanostructure as a main component of the photosensitive layer.

ＷＯ２００７／１１８８１５号公報WO2007 / 118815

しかしながら、光電変換素子の光電変換効率を更に高めたいという要求がある。   However, there is a demand for further improving the photoelectric conversion efficiency of the photoelectric conversion element.

本発明の目的は、増強電場によりキャリア励起を増大させる効率が高い光電変換素子を得ることである。   An object of the present invention is to obtain a photoelectric conversion element having high efficiency for increasing carrier excitation by an enhanced electric field.

本発明による光電変換素子は、２つの電極層と、該２つの電極層の間に積層された２以上の半導体層で形成される光電変換層を含む光電変換素子であって、前記半導体層のうちの２つの間に挟まれた金属製の多孔質薄膜を含み、前記多孔質薄膜が前記金属薄膜を貫通する複数の開口を有しており、前記開口１つあたりの面積の平均が８０ｎｍ^２以上０．８μｍ^２以下の範囲であり、前記多孔質薄膜の膜厚が２ｎｍ以上２００ｎｍ以下の範囲であることを特徴とする。 The photoelectric conversion element according to the present invention is a photoelectric conversion element including a photoelectric conversion layer formed of two electrode layers and two or more semiconductor layers stacked between the two electrode layers, A porous thin film made of metal sandwiched between two of the two, wherein the porous thin film has a plurality of openings penetrating the metal thin film, and an average area per opening is 80 nm ² The thickness is in the range of 0.8 μm ² or less, and the thickness of the porous thin film is in the range of 2 nm to 200 nm.

または、本発明による光電変換素子は、二つの電極層と、前記２つの電極層の間に積層された２以上の半導体層で形成される光電変換層を含む光電変換素子であって、前記半導体層のうちの２つの間に挟まれた金属製の微小体を複数個有する層を含み、前記微小体一つあたりの体積の平均が４ｎｍ^３以上０．５２μｍ^３以下の範囲であり、隣り合う２つの前記微小体の間隔の平均が１ｎｍ以上１μｍ以下であることを特徴とする。 Alternatively, the photoelectric conversion element according to the present invention is a photoelectric conversion element including a photoelectric conversion layer formed of two electrode layers and two or more semiconductor layers stacked between the two electrode layers, and the semiconductor Including a layer having a plurality of metal microscopic bodies sandwiched between two of the layers, and the average volume per one microscopic area is in the range of 4 nm ^{3 to} 0.52 μm ³ and adjacent to each other The average distance between the two microscopic objects is 1 nm or more and 1 μm or less.

本発明による光電変換素子の製造方法は、請求項１または２のいずれか１項に記載の光電変換素子の製造方法であって、少なくとも１つの半導体層を形成する工程と、前記半導体層上に金属薄膜層を形成する工程と、開口に対応した微細凹凸パターンを表面に有するスタンパーを準備する工程と、前記金属薄膜層の少なくとも一部に前記スタンパーを利用してレジストパターンを転写する工程と、前記レジストパターンをエッチングマスクとして前記金属薄膜層にパターンを形成する工程と、パターンを形成した前記金属薄膜上に少なくとも１つ以上の半導体層を形成する工程と、を備えたことを特徴とする。   The manufacturing method of the photoelectric conversion element by this invention is a manufacturing method of the photoelectric conversion element of any one of Claim 1 or 2, Comprising: The process of forming an at least 1 semiconductor layer, On the said semiconductor layer A step of forming a metal thin film layer, a step of preparing a stamper having a fine concavo-convex pattern corresponding to the opening on the surface, a step of transferring a resist pattern to the at least part of the metal thin film layer using the stamper, The method includes a step of forming a pattern on the metal thin film layer using the resist pattern as an etching mask, and a step of forming at least one semiconductor layer on the metal thin film on which the pattern is formed.

本発明によれば、増強電場によりキャリア励起を増大させる効率が高い光電変換素子を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the photoelectric conversion element with the high efficiency which increases carrier excitation by an augmented electric field can be provided.

発明の一実施形態である太陽電池の概観図。1 is a schematic view of a solar cell according to an embodiment of the invention. 本発明の一実施形態である太陽電池の動作原理を説明するための概念図。The conceptual diagram for demonstrating the operation | movement principle of the solar cell which is one Embodiment of this invention. 本発明の一実施形態である太陽電池の金属微細構造体の概略図。The schematic of the metal microstructure of the solar cell which is one Embodiment of this invention. 電場増強効果のシミュレーション結果を示す図。The figure which shows the simulation result of the electric field enhancement effect. 電場増強効果のシミュレーション結果を示す図。The figure which shows the simulation result of the electric field enhancement effect. 電場増強効果のシミュレーション結果を示す図。The figure which shows the simulation result of the electric field enhancement effect. 微細構造体の密度を説明する模式図。The schematic diagram explaining the density of a microstructure. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention. 本発明の一実施形態による太陽電池の製造方法を説明するための概念図。The conceptual diagram for demonstrating the manufacturing method of the solar cell by one Embodiment of this invention.

本発明者らは、半導体層に含まれる金属製の微細構造体が微小体であって、一つあたりの微小体の体積が５２０ｎｍ^３以上６．５×１０^−２μｍ^３以下の範囲であり、隣り合う２つの微小体の間隔の平均が１００ｎｍ以上１μｍ以下である微小体であることによって、電場増強効果がおき、光電変換素子の変換効率が向上することを見出した。 The inventors of the present invention are that the metal microstructure included in the semiconductor layer is a minute body, and the volume of each minute body is in a range of 520 nm ³ or more and 6.5 × 10 ⁻² μm ³ or less. It has been found that when the average distance between two adjacent micro objects is 100 nm or more and 1 μm or less, an electric field enhancement effect is obtained and the conversion efficiency of the photoelectric conversion element is improved.

以下、本発明の詳細を図示の実施形態によって説明する。   The details of the present invention will be described below with reference to the illustrated embodiments.

最初に、本発明の原理について、光電変換素子の一つである太陽電池を使って詳細に説明する。ここで、本発明の一実施形態である太陽電池は図１左側に示す断面図のように、光照射面電極１０と、光照射面電極１０と対向する裏面電極２０との間に、光電変換層６０を持つ。光電変換層６０は、半導体層３０と、この半導体層３０に挟まれる金属性の微細構造体５０を有する層（電場増強層）４０を持つ。   First, the principle of the present invention will be described in detail using a solar cell which is one of photoelectric conversion elements. Here, the solar cell according to an embodiment of the present invention is photoelectrically converted between the light irradiation surface electrode 10 and the back surface electrode 20 facing the light irradiation surface electrode 10 as shown in the cross-sectional view on the left side of FIG. It has a layer 60. The photoelectric conversion layer 60 includes a semiconductor layer 30 and a layer (electric field enhancement layer) 40 having a metallic microstructure 50 sandwiched between the semiconductor layers 30.

微細構造体５０として多孔質薄膜を用いた場合でも微小体を用いた場合でも、断面は図１左側のようにして表すことができる。多孔質薄膜を用いた場合には、その開口は半導体層３０で満たされている。微小体を用いた場合には、微小体同士の間は半導体層３０で満たされている。   Whether the porous thin film is used as the fine structure 50 or the fine structure is used, the cross section can be expressed as shown in the left side of FIG. When a porous thin film is used, the opening is filled with the semiconductor layer 30. When the minute bodies are used, the space between the minute bodies is filled with the semiconductor layer 30.

半導体層３０に、光照射面電極１０側の面（受光面）から太陽光Ｌが入射すると、入射した太陽光Ｌは光電変換層６０中で電子７０・正孔７１対を生成し、両面の電極（光照射面電極１０、裏面電極２０）を介して電流が流れる。   When sunlight L enters the semiconductor layer 30 from the light irradiation surface electrode 10 side surface (light receiving surface), the incident sunlight L generates electrons 70 and hole 71 pairs in the photoelectric conversion layer 60, A current flows through the electrodes (light irradiation surface electrode 10 and back surface electrode 20).

図１右側は、図１左側の太陽電池の構造中の対応する位置におけるエネルギーバンド図を示している。エネルギーバンド図では、光の吸収により電子７０・正孔７１対が生成し、キャリアの移動により電流が流れる様子を表している。図１においては電子の流れを矢印７２で示す。   The right side of FIG. 1 shows an energy band diagram at a corresponding position in the structure of the solar cell on the left side of FIG. In the energy band diagram, an electron 70 / hole 71 pair is generated by light absorption, and a current flows by carrier movement. In FIG. 1, the flow of electrons is indicated by arrows 72.

光電変換層６０において、光の吸収により電子７０・正孔７１対を生成し有効にキャリアを回収できる範囲を光活性層３１と称する。光活性層３１は、エネルギーバンド図で示す内蔵電界Ｖ_ｂｉが存在している領域を含む。たとえば、ｐｎ接合における光活性層３１とは、空乏層と空乏層の端から少数キャリア拡散長程度の広がりを含む部分である。あるいは、ｐｉｎ接合における光活性層３１とは、ｉ層である。光電変換層６０の光活性層３１以外の領域をバルク半導体層３２と称する。すなわち、半導体層３０は、光活性層３１およびバルク半導体３２を含む層である。図１の場合、電場増強層４０の少なくとも一部は光活性層３１に含まれる。また、半導体層３０のうち、電場増強層４０に近い一部分は光活性層３１であり、その他の部分はバルク半導体層３２である。 In the photoelectric conversion layer 60, a range in which electrons 70 and hole 71 pairs are generated by light absorption and carriers can be effectively recovered is referred to as a photoactive layer 31. The photoactive layer 31 includes a region where the built-in electric field V _bi shown in the energy band diagram exists. For example, the photoactive layer 31 in the pn junction is a portion including a depletion layer and an extension of a minority carrier diffusion length from the end of the depletion layer. Alternatively, the photoactive layer 31 in the pin junction is an i layer. A region of the photoelectric conversion layer 60 other than the photoactive layer 31 is referred to as a bulk semiconductor layer 32. That is, the semiconductor layer 30 is a layer including the photoactive layer 31 and the bulk semiconductor 32. In the case of FIG. 1, at least a part of the electric field enhancement layer 40 is included in the photoactive layer 31. Further, in the semiconductor layer 30, a part near the electric field enhancement layer 40 is the photoactive layer 31, and the other part is the bulk semiconductor layer 32.

本発明の一実施形態による太陽電池の特徴は、光電変換層６０が、上述した微細構造体５０が設けられた電場増強層４０を有している点である。   A feature of the solar cell according to one embodiment of the present invention is that the photoelectric conversion layer 60 includes the electric field enhancement layer 40 provided with the fine structure 50 described above.

（原理）
上述したように、太陽電池を図１に示すような構造にすることで、半導体層３０に伝播した光の量に応じた電流よりも、多くの電流を発生させることができることを本発明者らは見出した。 (principle)
As described above, the present inventors have made it possible to generate a larger amount of current than the current corresponding to the amount of light propagated to the semiconductor layer 30 by making the solar cell as shown in FIG. Found.

図２に動作原理を説明するための概念図を示す。図２は、図１の微細構造体５０の一部を表す拡大断面図である。上記の現象は、以下のようなメカニズムによるものと考えられる。まず、電場増強層４０に含まれる金属製の微細構造体５０に光Ｌを照射した場合、その微細構造体５０の寸法が入射光の波長程度であると、表面プラズモンの励起が起こることが知られている。すなわち、図２（ａ）のように、電場増強層４０に光Ｌが照射されると、微細構造体５０の自由電子が光Ｌの進行方向と垂直（Ｖ方向）に振動する。この自由電子は、光が照射される側（７０１）ほど振動しやすい。光が照射される側と反対側（７０２）の微細構造体５０の自由電子は、電磁波が入り込めないため振動しにくい。この現象を表皮効果といい、電磁波が金属中に入り込める厚みを表皮厚Ｔという。   FIG. 2 is a conceptual diagram for explaining the operation principle. FIG. 2 is an enlarged cross-sectional view showing a part of the microstructure 50 of FIG. The above phenomenon is considered to be due to the following mechanism. First, it is known that when the metal microstructure 50 included in the electric field enhancement layer 40 is irradiated with light L, surface plasmon excitation occurs when the size of the microstructure 50 is about the wavelength of incident light. It has been. That is, as shown in FIG. 2A, when the electric field enhancement layer 40 is irradiated with the light L, the free electrons of the fine structure 50 vibrate perpendicularly to the traveling direction of the light L (V direction). The free electrons are more likely to vibrate on the side irradiated with light (701). The free electrons of the microstructure 50 on the opposite side (702) to the side irradiated with light are unlikely to vibrate because electromagnetic waves cannot enter. This phenomenon is called the skin effect, and the thickness at which electromagnetic waves can penetrate into the metal is called the skin thickness T.

図２（ｂ）は金属製の微細構造体５０に光が入射し、電子が振動しているある瞬間を模擬的に表した図である。微細構造体５０端部の上面側Ａ（光が照射される側）では自由電子の振動により電子が密な部分７０３と電子が疎な部分７０４が生じる。一方、下面側Ｂ（光が照射される側の反対側）では自由電子が振動しないため電子の疎密が生じない。このため、微細構造体５０端部の上面側Ａ（７０３、７０４）と下面側Ｂ（７０５、７０６）とでは相対的な自由電子の疎密差が生じる（７０３と７０５の疎密差、及び７０４と７０６の疎密差）。   FIG. 2B is a diagram schematically representing a moment when light is incident on the metal microstructure 50 and the electrons are oscillating. On the upper surface side A (the side irradiated with light) of the end portion of the fine structure 50, a portion 703 where electrons are dense and a portion 704 where electrons are sparse are generated due to vibration of free electrons. On the other hand, on the lower surface side B (the side opposite to the side irradiated with light), free electrons do not vibrate, so that the density of electrons does not occur. Therefore, a relative free electron density difference occurs between the upper surface side A (703, 704) and the lower surface side B (705, 706) at the end of the fine structure 50 (the density difference between 703 and 705, and 704). 706 density difference).

その結果、図２（ｃ）のように、微細構造体５０の端部近傍に光Ｌの進行方向と平行（Ｈ方向）に振動する局在交流電場（局在電場）Ｅ１が発生する。このとき生じる局在電場Ｅ１は入射光Ｌにより発生する電場の数百倍にも及び、この増強電場（Ｅ１）は電子７０・正孔７１対の生成を促進させる。ここで、微細構造体５０の端部とは、電場増強層４０内における微細構造体５０と半導体層３０の境界であり、微細構造体５０の自由電子が入射光によって振動する場合の振動の不連続点を指す。また、以下では、局在電場と増強電場は同意で用いる。   As a result, as shown in FIG. 2C, a local alternating electric field (local electric field) E <b> 1 that vibrates parallel to the traveling direction of the light L (H direction) is generated in the vicinity of the end of the fine structure 50. The localized electric field E1 generated at this time is several hundred times as large as the electric field generated by the incident light L, and this enhanced electric field (E1) promotes the generation of the electron 70 / hole 71 pair. Here, the end portion of the fine structure 50 is a boundary between the fine structure 50 and the semiconductor layer 30 in the electric field enhancement layer 40, and vibration is not generated when free electrons of the fine structure 50 are vibrated by incident light. Refers to a continuous point. In the following, the local electric field and the enhanced electric field are used as consent.

しかし、この局在電場Ｅ１は非伝播であり、微細構造体５０の寸法程度にしか広がらない。そのため、局在電場Ｅ１を発生できる微細構造体５０が半導体層３０外部にある場合、この局在電場Ｅ１が発生したとしても半導体層３０表面のキャリア生成にしか寄与できない。本発明では、半導体内部において増強電場によりキャリア励起を増大させるような形状の微細構造体５０を設けることで、局在電場Ｅ１をキャリア生成に有効に利用することができる。   However, this local electric field E1 is non-propagating and spreads only to the dimension of the fine structure 50. Therefore, when the fine structure 50 capable of generating the localized electric field E1 is outside the semiconductor layer 30, even if the localized electric field E1 is generated, it can contribute only to carrier generation on the surface of the semiconductor layer 30. In the present invention, the local electric field E1 can be effectively used for carrier generation by providing the microstructure 50 having a shape that increases carrier excitation by an enhanced electric field inside the semiconductor.

（金属製の微細構造体の定義）
ここで、金属製の微細構造体５０の構造とは、多孔質薄膜５０１、例えば図３（ａ）、（ｂ）、（ｃ）に示すように、連続した金属薄膜に入射光の波長程度の開口を複数設けた多孔質膜構造とする。図３（ａ）は多孔質薄膜５０１の斜視図であり、図３（ｂ）、（ｃ）は上面図である。 (Definition of metal microstructures)
Here, the structure of the metal microstructure 50 is a porous thin film 501, for example, as shown in FIGS. 3 (a), 3 (b) and 3 (c). A porous membrane structure having a plurality of openings is provided. 3A is a perspective view of the porous thin film 501, and FIGS. 3B and 3C are top views.

あるいは、金属製の微細構造体５０の構造とは、微小体５１０、例えば微小球体５０２（図３（ｄ））、あるいは微小柱体５０３（図３（ｅ））、あるいは微小錐体５０４（図３（ｆ））とする。   Alternatively, the structure of the metal microstructure 50 includes the minute body 510, for example, the minute sphere 502 (FIG. 3D), the minute column 503 (FIG. 3E), or the minute cone 504 (FIG. 3 (f)).

図３（ａ）、（ｂ）、（ｃ）に示すような構造を多孔質薄膜５０１と称し、図３（ｄ）、（ｅ）、（ｆ）に示すような構造を微小体５１０と称す。   A structure as shown in FIGS. 3A, 3B, and 3C is referred to as a porous thin film 501, and a structure as shown in FIGS. 3D, 3E, and 3F is referred to as a minute body 510. .

（好ましい金属微細構造体の構造）
ここで、微細構造体５０端部近傍に発生する強い局在電場の様子を示す。一例としてＡｌ多孔質薄膜５０１について述べる。Ｆｉｎｉｔｅ Ｄｉｆｆｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ（ＦＤＴＤ）法によるシミュレーションを行った光学モデルを図４（ａ）に、その結果を図４（ｂ）に示す。 (Preferred metal microstructure structure)
Here, a state of a strong local electric field generated in the vicinity of the end of the fine structure 50 is shown. As an example, an Al porous thin film 501 will be described. FIG. 4 (a) shows an optical model that has been simulated by the Finite Difference Time Domain (FDTD) method, and FIG. 4 (b) shows the result.

シミュレーションで仮定した構造は、Ｓｉ層３０に挟まれたＡｌ多孔質薄膜５０１の構造である。Ａｌ多孔質薄膜５０１の厚みｄは３０ｎｍ、多孔質薄膜５０１の開口は円形で直径ｌが１４０ｎｍ、多孔質薄膜５０１の開口にはさまれた金属部位の幅（開口間金属幅）ｒが６０ｎｍである構造を仮定した。開口は半導体層３０を形成するＳｉで埋められており、電場増強層４０を形成している。図４（ａ）は仮定した構造において、電場増強層４０に垂直な断面（ｘｚ平面）を示している。ここで、多孔質薄膜５０１の開口間金属幅ｒと開口径ｌは入射光Ｌの進行方向に垂直な成分である。多孔質薄膜５０１の厚さｄとは入射光Ｌの進行方向に平行な成分である。   The structure assumed in the simulation is the structure of the Al porous thin film 501 sandwiched between the Si layers 30. The thickness d of the Al porous thin film 501 is 30 nm, the opening of the porous thin film 501 is circular and the diameter l is 140 nm, and the width (metal width between openings) r of the metal part sandwiched between the openings of the porous thin film 501 is 60 nm. A certain structure was assumed. The opening is filled with Si forming the semiconductor layer 30 to form the electric field enhancement layer 40. FIG. 4A shows a cross section (xz plane) perpendicular to the electric field enhancement layer 40 in the assumed structure. Here, the inter-opening metal width r and the opening diameter l of the porous thin film 501 are components perpendicular to the traveling direction of the incident light L. The thickness d of the porous thin film 501 is a component parallel to the traveling direction of the incident light L.

図４（ｂ）は、上記構造に入射光Ｌ（λ＝１０００ｎｍ、進行方向ｚ）を与えた時のｘｚ平面におけるＥｚ電場強度を示したものである。シミュレーションの結果から、Ｅｚ電場がＡｌ多孔質薄膜５０１の開口の端部近傍で増強され、局在電場ＬＥが発生していることがわかる。   FIG. 4B shows the Ez electric field strength in the xz plane when incident light L (λ = 1000 nm, traveling direction z) is given to the above structure. From the simulation results, it can be seen that the Ez electric field is enhanced near the end of the opening of the Al porous thin film 501, and a localized electric field LE is generated.

図５は図４と同様の光学モデル（図５（ａ））を仮定し、Ａｌ多孔質薄膜５０１の開口間金属幅ｒとＡｌ多孔質薄膜５０１の開口径ｌを変化させた場合のＦＤＴＤ計算結果である。図５（ａ）は光学モデルと観測点Ｄを示し、図５（ｂ）は多孔質薄膜５０１の開口間金属幅ｒと観測点Ｄにおける局在電場の強さの関係、図５（ｃ）はＡｌ多孔質薄膜５０１の開口径ｌと観測点Ｄにおける局在電場の強さの関係を示す。図５における局在電場の強さ（電場強度）とは、Ａｌ多孔質薄膜５０１の開口端部近傍に現れるＥｚ電場の強度であり、電場強度の観測点Ｄは、多孔質薄膜５０１の開口の角５３０から１０ｎｍの距離にある。Ｅｚ電場は平面波では存在しない。   FIG. 5 assumes an optical model similar to FIG. 4 (FIG. 5A), and calculates the FDTD when the metal width r between the openings of the Al porous thin film 501 and the opening diameter l of the Al porous thin film 501 are changed. It is a result. FIG. 5A shows the optical model and the observation point D. FIG. 5B shows the relationship between the metal width r between the openings of the porous thin film 501 and the strength of the localized electric field at the observation point D. FIG. Indicates the relationship between the aperture diameter l of the Al porous thin film 501 and the strength of the localized electric field at the observation point D. The local electric field strength (electric field strength) in FIG. 5 is the strength of the Ez electric field that appears in the vicinity of the opening end of the Al porous thin film 501, and the observation point D of the electric field strength is the opening of the porous thin film 501. The distance is between 530 and 10 nm. The Ez electric field does not exist for plane waves.

＜（１）好ましい多孔質薄膜の開口径と間隔（下限）＞
図５（ｂ）の結果から、多孔質薄膜５０１の開口間金属幅ｒが１０ｎｍ以上の場合に局在電場が発生する。また、特にｒが２０ｎｍ以上５００ｎｍ以下の場合に電場増強効果が強い事がわかっている。 <(1) Opening Diameter and Interval of Preferred Porous Thin Film (Lower Limit)>
From the result of FIG. 5B, a localized electric field is generated when the metal width r between the openings of the porous thin film 501 is 10 nm or more. Further, it has been found that the electric field enhancing effect is particularly strong when r is 20 nm to 500 nm.

また、図５（ｃ）に示すように、多孔質薄膜５０１の開口径ｌについても同様に、１０ｎｍ以上すなわち開口１つあたりの面積が８０ｎｍ^２以上の場合に局在電場が発生する。また、特にｌが２０ｎｍ以上５００ｎｍ以下、すなわち開口１つあたりの面積が３００ｎｍ^２以上０．２μｍ^２の場合に電場増強効果がより強い。また、開口が円形でない場合でも、開口１つあたりの面積が８０ｎｍ^２以上の場合に局在電場が発生し、特に開口１つあたりの面積が３００ｎｍ^２以上０．２μｍ^２の場合に電場増強効果がより強い事がわかっている。 Further, as shown in FIG. 5C, a local electric field is also generated when the opening diameter l of the porous thin film 501 is 10 nm or more, that is, the area per opening is 80 nm ² or more. In particular, the electric field enhancement effect is stronger when l is 20 nm or more and 500 nm or less, that is, when the area per opening is 300 nm ² or more and 0.2 μm ² . Even when the opening is not circular, a localized electric field is generated when the area per opening is 80 nm ² or more, and particularly when the area per opening is 300 nm ² or more and 0.2 μm ^2. I know that is stronger.

＜（２）好ましい微小体の径と間隔（下限）＞
微細構造体５０として微小体５１０を用いた場合にも多孔質薄膜５０１の場合と同様のシミュレーションを行ったところ、微小体５１０が球である場合、直径ｒ’が２ｎｍ以上１μｍ以下、すなわち体積が４ｎｍ^３以上０．５２μｍ^３の場合に増強電場が強い事がわかっている。また特に、微小体５１０の径の平均値が１０ｎｍ以上５００ｎｍ以下、すなわち体積が５２０ｎｍ^３以上６．５×１０^−２μｍ^３の範囲である場合に電場増強効果がより強い。また、微小体５１０が球でない場合にも体積が４ｎｍ^３以上０．５２μｍ^３以下であれば増強電場が強く、特に体積が５２０ｎｍ^３以上６．５×１０^−２μｍ^３の範囲である場合に電場増強効果がより強い事がわかっている。 <(2) Preferred Diameter and Interval of Small Objects (Lower Limit)>
When the micro object 510 is used as the fine structure 50, the same simulation as in the case of the porous thin film 501 is performed. When the micro object 510 is a sphere, the diameter r ′ is 2 nm to 1 μm, that is, the volume is It is known that the enhanced electric field is strong when the thickness is 4 nm ³ or more and 0.52 μm ³ . In particular, the electric field enhancement effect is stronger when the average value of the diameters of the micro objects 510 is 10 nm or more and 500 nm or less, that is, when the volume is in the range of 520 nm ³ or more and 6.5 × 10 ⁻² μm ³ . In addition, even when the micro object 510 is not a sphere, if the volume is 4 nm ³ or more and 0.52 μm ³ or less, the enhanced electric field is strong, especially when the volume is in the range of 520 nm ³ or more and 6.5 × 10 ⁻² μm ^3. It is known that the electric field enhancement effect is stronger.

一方、微小体５１０間の距離ｌ’が近く、一つの粒子の局在電場の広がり内にもう一つの微小体５１０が存在する場合は、微小体５１０間で電場エネルギーの移動が起こり、エネルギー損失が発生してしまう場合がある。そのため、増強電場を半導体のキャリア励起に有効に利用するためには、微小体５１０間の距離ｌ’は小さすぎない方が良い。局在電場の広がりは、微小体５１０の寸法によって異なる。図６は、球状の微小体について、微小体の半径と局在電場の広がる範囲を示した図である。微小体の半径は１ｎｍから１０００ｎｍの範囲を示しており、これは上述した体積４ｎｍ^３以上０．５２μｍ^３以下の範囲に相当する。微小体５１０の寸法が小さい場合は局在電場の広がりはその寸法の１／２程度である。具体的には、微小体５１０が半径１ｎｍ（体積４ｎｍ^３）の微小球である場合、局在電場の広がりは１ｎｍ程度（半径程度）である。しかし、微小体５１０の寸法が大きければ局在電場の広がりも大きいというわけではなく、微小体５１０の寸法が一定値以上になると局在電場は１００ｎｍ程度あるいはそれ以下にしか広がらない。具体的には、微小体５１０の半径が１００ｎｍ（体積４×１０^−３μｍ^３）以上の球である場合、局在電場は１００ｎｍ程度あるいはそれ以下である。 On the other hand, when the distance l ′ between the micro objects 510 is short and another micro object 510 exists within the spread of the localized electric field of one particle, the electric field energy moves between the micro objects 510, and energy loss occurs. May occur. For this reason, in order to effectively use the enhanced electric field for semiconductor carrier excitation, the distance l ′ between the minute bodies 510 should not be too small. The spread of the localized electric field varies depending on the size of the micro object 510. FIG. 6 is a diagram showing the radius of the micro object and the range in which the local electric field spreads for the spherical micro object. The radius of the micro object indicates a range of 1 nm to 1000 nm, which corresponds to the above-described range of 4 nm ³ or more and 0.52 μm ³ or less. When the dimension of the micro object 510 is small, the spread of the local electric field is about ½ of the dimension. Specifically, when the micro object 510 is a micro sphere having a radius of 1 nm (volume 4 nm ³ ), the spread of the localized electric field is about 1 nm (about the radius). However, if the size of the micro object 510 is large, the spread of the local electric field is not large, and if the dimension of the micro object 510 exceeds a certain value, the local electric field spreads only to about 100 nm or less. Specifically, when the radius of the micro object 510 is a sphere having a radius of 100 nm (volume 4 × 10 ⁻³ μm ³ ) or more, the local electric field is about 100 nm or less.

微小体５１０が球でない場合も同様に、微小体５１０の体積が４×１０^−３μｍ^３未満の場合には、その微小体を球とみなして、球の半径に相当する長さ（数１）程度に局在電場は広がりを持ち、体積が４×１０^−３μｍ^３以上の場合には、局在電場の広がりは１００ｎｍ程度あるいはそれ以下である。
Similarly, in the case where the micro object 510 is not a sphere, when the volume of the micro object 510 is less than 4 × 10 ⁻³ μm ³ , the micro object is regarded as a sphere, and a length corresponding to the radius of the sphere (Equation 1 ), The local electric field has a spread, and when the volume is 4 × 10 ⁻³ μm ³ or more, the spread of the local electric field is about 100 nm or less.

そのため、微小体５１０の間隔ｌ’は、微小体の体積が４×１０^−３μｍ^３未満である場合には数１の値以上である事が好ましい。微小体の体積が４×１０^−３μｍ^３以上である場合、微小体５１０の間隔ｌ’は１００ｎｍ以上である事が好ましい。 Therefore, it is preferable that the interval l ′ between the minute bodies 510 is not less than the value of Formula 1 when the volume of the minute bodies is less than 4 × 10 ⁻³ μm ³ . When the volume of the micro object is 4 × 10 ⁻³ μm ³ or more, the interval l ′ between the micro objects 510 is preferably 100 nm or more.

＜（３）好ましい微細構造体の密度（幅と間隔の上限）＞
微細構造体５０の構造が上記した範囲である場合、単位面積あたりの電場をより強くするために、端部の密度が高い構造が好ましい。図７は、電場増強層４０の微細構造体５０を入射面側から見た俯瞰図であり、図７を用いて微細構造体の好ましい構造について説明する。 <(3) Preferred density of fine structure (upper limit of width and interval)>
In the case where the structure of the fine structure 50 is in the above-described range, a structure having a high end density is preferable in order to increase the electric field per unit area. FIG. 7 is an overhead view of the fine structure 50 of the electric field enhancement layer 40 as viewed from the incident surface side. A preferred structure of the fine structure will be described with reference to FIG.

具体的に、該微細構造体５０が微小体５１０であり、かつ微小体５１０の形状が球状であり、かつその微小体５１０が電場増強層４０内に周期的に配置されている場合を示す。図７（ａ）に示すように、微小体５１０の間隔ｌ’がある一定値Ｌ’である場合、微小体５１０の径ｒ’が小さい方が単位面積に含まれる微小体５１０の数が多く、微小体５１０端部の総量も大きい。一方、図７（ｂ）に示すように、微小体５１０の径ｒ’がある一定値Ｒ’である場合、微小体５１０の間隔ｌ’が小さい方が微小体５１０端部の総量が大きくなる。   Specifically, a case where the fine structure 50 is the minute object 510, the shape of the minute object 510 is spherical, and the minute object 510 is periodically arranged in the electric field enhancement layer 40 is shown. As shown in FIG. 7A, when the interval l ′ between the minute bodies 510 is a certain value L ′, the smaller the diameter r ′ of the minute bodies 510, the larger the number of the minute bodies 510 included in the unit area. The total amount at the end of the micro object 510 is also large. On the other hand, as shown in FIG. 7B, when the diameter r ′ of the micro object 510 is a certain value R ′, the total amount at the end of the micro object 510 becomes larger when the interval l ′ of the micro object 510 is smaller. .

そのため、密度の観点から、微小体５１０の体積が０．５２μｍ^３（球形の場合１μｍ直径）以下である事が好ましい。また、微小体５１０の間隔ｌ’が１μｍ以下である事が好ましい。 Therefore, from the viewpoint of density, the volume of the micro object 510 is preferably 0.52 μm ³ (1 μm diameter in the case of a sphere) or less. Moreover, it is preferable that the interval l ′ between the micro objects 510 is 1 μm or less.

また、具体的に、該微細構造体５０が多孔質薄膜５０１であり、かつ該多孔質薄膜５０１の開口の形状が円形であり、かつその開口が周期的に配置されている場合について図７（ｃ）に示すように、該開口の径が一定値Ｌである場合には、開口間距離ｒが小さいほうが単位面積当たりの開口の数が多く、開口外縁（端部）の総量も大きい。一方、図７（ｄ）に示すように、開口の間に存在する金属部位の幅が一定値Ｒである場合、開口の径ｌが小さい方が金属端部の総量も大きい。   Specifically, a case where the microstructure 50 is a porous thin film 501, the shape of the opening of the porous thin film 501 is circular, and the openings are periodically arranged is shown in FIG. As shown in c), when the diameter of the opening is a constant value L, the number of openings per unit area is larger when the distance between openings r is smaller, and the total amount of outer edges (ends) of the openings is larger. On the other hand, as shown in FIG. 7D, when the width of the metal portion existing between the openings is a constant value R, the smaller the diameter l of the opening, the larger the total amount of the metal end portions.

そのため、密度の観点から、多孔質薄膜５０１の開口面積が０．８μｍ^２（円形の場合１μｍ径）以下である事が好ましい。また、開口径ｌが１μｍ以下である事が好ましい。 Therefore, from the viewpoint of density, it is preferable that the opening area of the porous thin film 501 is 0.8 μm ² or less (1 μm diameter in the case of a circle). Further, the opening diameter l is preferably 1 μm or less.

よって、電場強度及び密度の観点から、好ましい微細構造体５０の構造は下記の範囲である。微細構造体５０が多孔質薄膜５０１である場合、特に開口を円形とした場合、その開口の直径が１０ｎｍ以上１μｍ以下であるとして、開口１つあたりの面積が８０ｎｍ^２以上０．８μｍ^２以下の範囲であることが望ましい。特に、開口の直径が２０ｎｍ以上５００ｎｍ以下、すなわち開口１つあたりの面積が３００ｎｍ^２以上０．２μｍ^２以下の範囲であることがより好ましい。ただし、開口の形状が円形でない場合も、開口１つあたりの面積が８０ｎｍ^２以上０．８μｍ^２以下の範囲であることが望ましく、３００ｎｍ^２以上０．２μｍ^２以下の範囲であることがより好ましい。 Therefore, from the viewpoint of electric field strength and density, a preferable structure of the fine structure 50 is in the following range. When the microstructure 50 is the porous thin film 501, particularly when the opening is circular, the diameter of the opening is 10 nm or more and 1 μm or less, and the area per opening is 80 nm ² or more and 0.8 μm ² or less. A range is desirable. In particular, it is more preferable that the diameter of the opening is 20 nm or more and 500 nm or less, that is, the area per opening is in the range of 300 nm ² or more and 0.2 μm ² or less. However, even when the shape of the opening is not circular, the area per opening is preferably in the range of 80 nm ^{2 to} 0.8 μm ^{2, and} more preferably in the range of 300 nm ^{2 to} 0.2 μm ^2. .

また、開口径は１０ｎｍ以上１μｍ以下であることが望ましく、２０ｎｍ以上５００ｎｍ以下であることがより好ましい。   The opening diameter is preferably 10 nm or more and 1 μm or less, and more preferably 20 nm or more and 500 nm or less.

また、微細構造体５０が微小体５１０である場合、特に微小体５１０が球形である場合、微小体５１０の径の平均値が２ｎｍ以上１μｍ以下であるとして、微小体５１０の１つあたりの体積の平均が４ｎｍ^３以上０．５２μｍ^３の範囲であることが望ましく、微小体５１０の径の平均値が１０ｎｍ以上５００ｎｍ以下、すなわち微小体５１０の一つあたりの体積の平均が５２０ｎｍ^３以上６．５×１０^−２μｍ^３の範囲であることがより好ましい。 Further, when the microstructure 50 is the minute body 510, particularly when the minute body 510 is spherical, it is assumed that the average value of the diameter of the minute body 510 is 2 nm or more and 1 μm or less, and the volume per one minute body 510 is Is preferably in the range of 4 nm ³ or more and 0.52 μm ³ , and the average value of the diameter of the micro object 510 is 10 nm or more and 500 nm or less, that is, the average volume per micro object 510 is 520 nm ³ or more. A range of 5 × 10 ⁻² μm ³ is more preferable.

また、微小体５１０の間隔の平均値は、微小体５１０の体積が４×１０^−３μｍ^３未満である場合には数１の値以上、微小体５１０の体積が４×１０^−３μｍ^３以上である場合には１００ｎｍ以上で、いずれの体積においても１μｍ以下であることが望ましい。 Further, the average value of the interval between the minute bodies 510 is equal to or more than the value of Formula 1 when the volume of the minute bodies 510 is less than 4 × 10 ⁻³ μm ³ , and the volume of the minute bodies 510 is 4 × 10 ⁻³ μm ^3. In the case of the above, it is preferably 100 nm or more and 1 μm or less in any volume.

＜（４）好ましい微細構造体の厚さ＞
電場増強効果は表皮効果による電子の疎密に起因するため、微細構造体５０の厚さｄは、表皮厚程度である必要がある。表皮厚δ、すなわち振幅が１／ｅに減衰する電磁波の進入長は数２で表される。
<(4) Preferred thickness of microstructure>
Since the electric field enhancement effect is caused by electron density due to the skin effect, the thickness d of the microstructure 50 needs to be about the skin thickness. The skin depth δ, that is, the penetration length of an electromagnetic wave whose amplitude is attenuated to 1 / e is expressed by Equation 2.

ここで、ｃは真空における光速（３．０×１０^８［ｍ／ｓ］）、ωは光の角周波数、εは金属の誘電率であり、ε_１は誘電率の実部、ε_２は誘電率の虚部である（ε＝ε_１＋ｉε_２）。ただし、誘電率εは金属に依存するため、表皮厚も金属の種類によって異なる。例えば、波長λ＝５００ｎｍ（ω＝３．８×１０^１５［ｒａｄ／ｓ］）でのＡｌの誘電率をε_１＝−３７、ε_２＝９．５とすると、表皮厚は約１３ｎｍとなる。波長λ＝３１８ｎｍ（ω＝５．９×１０^１５［ｒａｄ／ｓ］）でのＡｇの誘電率をε_１＝０．６、ε_２＝０．９とすると、表皮厚は約１００ｎｍとなる。ｄ≪δの場合、微細構造体５０の照射側面（上面）と、反対側の面（下面）とで電子の疎密差が小さいため、局所電場が弱い。ｄ≫δの場合、下面側まで光の電場が達する事ができず、下面側の自由電子が振動しないため、局所電場が弱い。以上より、微細構造体５０の厚さｄは、ｄ_ｍｉｎ＝２ｎｍ以上ｄ_ｍａｘ＝２００ｎｍ以下の範囲内であれば、微細構造体５０の照射側面と反対側の面とで電子の疎密差が生じ、強い局所電場が生じる。 Where c is the speed of light in vacuum (3.0 × 10 ⁸ [m / s]), ω is the angular frequency of light, ε is the dielectric constant of the metal, ε ₁ is the real part of the dielectric constant, and ε ₂ is It is the imaginary part of the dielectric constant (ε = ε ₁ + iε ₂ ). However, since the dielectric constant ε depends on the metal, the skin thickness also varies depending on the type of metal. For example, if the dielectric constant of Al at the wavelength λ = 500 nm (ω = 3.8 × 10 ¹⁵ [rad / s]) is ε ₁ = −37 and ε ₂ = 9.5, the skin thickness is about 13 nm. . When the dielectric constant of Ag at the wavelength λ = 318 nm (ω = 5.9 × 10 ¹⁵ [rad / s]) is ε ₁ = 0.6 and ε ₂ = 0.9, the skin thickness is about 100 nm. In the case of d << δ, the local electric field is weak because the electron density difference is small between the irradiation side surface (upper surface) of the microstructure 50 and the opposite surface (lower surface). When d >> δ, the electric field of light cannot reach the lower surface side, and free electrons on the lower surface side do not vibrate, so the local electric field is weak. From the above, if the thickness d of the fine structure 50 is within the range of d _min = 2 nm or more and d _max = 200 nm or less, an electron density difference occurs between the irradiation side surface and the opposite surface of the fine structure 50. A strong local electric field is generated.

＜（５）好ましい金属微細構造体の形状＞
また、例えば微細構造体５０が多孔質薄膜５０１である場合、周期的に形成された開口である必要は必ずしも無く、擬周期開口、ランダムに形成された開口などでも本効果は得られる。故に、本発明は開口の配列を限定するものではない。また、開口の形状も円形に限らない。むしろ、開口面積が同じであっても、円形（図３（ａ））よりも星型（図３（ｂ））やＣ字型（図３（ｃ））などの形状である方が開口の外縁部（端部）の長さが長くなるので、電場増強効果の点からは有利である。一方、開口の形状が円形である場合には、微細構造体５０の製造が容易である。 <(5) Preferred shape of metal microstructure>
Further, for example, when the fine structure 50 is the porous thin film 501, it is not always necessary that the openings are periodically formed, and this effect can be obtained even with pseudo-periodic openings, randomly formed openings, and the like. Therefore, the present invention does not limit the arrangement of the openings. Further, the shape of the opening is not limited to a circle. Rather, even if the opening area is the same, the opening having a shape such as a star shape (FIG. 3B) or a C shape (FIG. 3C) is more preferable than a circular shape (FIG. 3A). Since the length of the outer edge portion (end portion) becomes longer, it is advantageous from the viewpoint of the electric field enhancement effect. On the other hand, when the shape of the opening is circular, the fine structure 50 can be easily manufactured.

また、例えば微細構造体５０が複数の微小体５１０からなる場合も、微小体５１０の形状は任意であり、図３に示すように、微小球５０２（図３（ｄ））、あるいは微小柱体５０３（図３（ｅ））、あるいは微小錐体５０４（図３（ｆ））であっても良い。また、その配列も周期的、擬周期的、ランダムに形成された微小体５１０などでも本効果は得られる。   For example, when the fine structure 50 is composed of a plurality of fine bodies 510, the shape of the fine body 510 is arbitrary, and as shown in FIG. 3, the microsphere 502 (FIG. 3 (d)) or the micro pillar body is used. It may be 503 (FIG. 3E) or a micro cone 504 (FIG. 3F). In addition, this effect can be obtained even if the micro-objects 510 are arranged periodically, pseudo-periodically, or randomly.

＜（６）好ましい微細構造体の配置＞
上述したような微細構造体５０の構造によって、微細構造体５０端部近傍の電場が増強されるが、その電場増強効果が光活性層３１中に及ぶことによって光電変換効率の改良が達成される。このため、電場増強層４０の配置が、半導体層３０中の光活性層３１に上記微細構造体５０の少なくとも一部が含まれる配置である場合に局在電場をキャリア生成に更に有効に利用することができる。 <(6) Arrangement of Preferred Fine Structure>
Although the electric field in the vicinity of the end of the fine structure 50 is enhanced by the structure of the fine structure 50 as described above, the photoelectric conversion efficiency is improved by the electric field enhancement effect reaching the photoactive layer 31. . For this reason, when the arrangement of the electric field enhancement layer 40 is an arrangement in which the photoactive layer 31 in the semiconductor layer 30 includes at least a part of the microstructure 50, the localized electric field is more effectively used for carrier generation. be able to.

＜（７）好ましい金属微細構造体の材料＞
以上、本発明の一実施形態による太陽電池の構造を、形状の観点から説明したが、このような構造を構成する材料は、従来知られている任意のものから選択して用いることができる。 <(7) Preferred metal microstructure material>
As described above, the structure of the solar cell according to the embodiment of the present invention has been described from the viewpoint of the shape, but the material constituting such a structure can be selected and used from any conventionally known materials.

微細構造体５０を形成する金属は、任意に選択される。ここで金属とは、単体で導体であり、金属光沢を有し、延性があり、常温では固体である金属元素からなるもの、およびそれらからなる合金をいう。電場増強効果は微細構造体５０中への電磁波の進入により誘起されるため、一実施形態では、微細構造体５０を形成する素材が金属光沢を有することが好ましい。また、微細構造体５０を形成する素材は、用いようとする光の波長領域において光の吸収が少ないことが望ましい。   The metal forming the fine structure 50 is arbitrarily selected. Here, the metal refers to a metal element that is a single conductor, has a metallic luster, is ductile, and is solid at room temperature, and an alloy made thereof. Since the electric field enhancing effect is induced by the entry of electromagnetic waves into the fine structure 50, in one embodiment, the material forming the fine structure 50 preferably has a metallic luster. Further, it is desirable that the material forming the fine structure 50 has little light absorption in the wavelength region of light to be used.

このような材料として、具体的にはＡｌ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｃｏ、Ｃｒ、Ｃｕ、Ｔｉなどが挙げられ、上述した観点から、このうちＡｌ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｃｏが好ましい。また、Ａｌ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｃｏ、Ｃｒ、Ｃｕ、Ｔｉから選択される少なくとも１種類を有する合金を微細構造体５０の材料とすることも許容する。しかしながら、前記金属光沢を有する金属であれば、これらの限りではない。   Specific examples of such materials include Al, Ag, Au, Pt, Ni, Co, Cr, Cu, Ti, etc. From the viewpoint described above, among these, Al, Ag, Au, Pt, Ni, Co Is preferred. In addition, an alloy having at least one selected from Al, Ag, Au, Pt, Ni, Co, Cr, Cu, and Ti can be used as the material of the microstructure 50. However, these are not limited as long as the metal has a metallic luster.

（太陽電池の半導体材料、接合構造）
太陽電池を構成する半導体層３０の材料は種々のものが知られており、それらから任意のものを選択することができる。例えば材料として、単結晶、あるいは多結晶、あるいは微結晶、あるいはアモルファスＳｉ、ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体やＩＩ−ＶＩ族化合物半導体、カルコパイライト系化合物半導体を用いることができる。また、半導体層の材料として有機物を用いることもでき、具体的にはｐ型有機半導体、ｎ型有機半導体、正孔輸送材料からなる。
ｐ型有機半導体としては、ポリチオフェンおよびその誘導体、ポリピロールおよびその誘導体、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体、オリゴチオフェンおよびその誘導体、ポリビニルカルバゾールおよびその誘導体、ポリシランおよびその誘導体、側鎖または主鎖に芳香族アミンを有するポリシロキサン誘導体、ポリアニリンおよびその誘導体、フタロシアニン誘導体、ポルフィリンおよびその誘導体、ポリフェニレンビニレンおよびその誘導体、ポリチエニレンビニレンおよびその誘導体等が挙げられる。また、上記の共重合体を使用してもよく、例えば、チオフェン−フルオレン共重合体、フェニレンエチニレン−フェニレンビニレン共重合体等が挙げられる。
好ましいｐ型有機半導体としては、π共役を有する導電性高分子であるポリチオフェンおよびその誘導体である。ポリチオフェンおよびその誘導体は、チオフェン骨格を有する化合物であれば特に限定されない。ポリチオフェンおよびその誘導体の具体例としては、ポリ３−メチルチオフェン、ポリ３−ブチルチオフェン、ポリ３−ヘキシルチオフェン、ポリ３−オクチルチオフェン、ポリ３−デシルチオフェン、ポリ３−ドデシルチオフェン等のポリアルキルチオフェン；ポリ３−フェニルチオフェン、ポリ３−（ｐ−アルキルフェニルチオフェン）等のポリアリールチオフェン；ポリ３−ブチルイソチオナフテン、ポリ３−ヘキシルイソチオナフテン、ポリ３−オクチルイソチオナフテン、ポリ３−デシルイソチオナフテン等のポリアルキルイソチオナフテン；ポリエチレンジオキシチオフェン等が挙げられる。また、カルバゾール、ベンゾチアジアゾールおよびチオフェンからなる共重合体であるＰＣＤＴＢＴ（ポリ［Ｎ−９”−ヘプタ−デカニル−２，７−カルバゾール−アルト−５，５−（４’，７’−ジ−２−チエニル−２’，１’，３’−ベンゾチアジアゾール）］）などの誘導体が、優れた光電変換効率を得られる化合物として知られている。
ｎ型有機半導体としては、フラーレンおよびその誘導体が挙げられる。フラーレン誘導体は、フラーレン骨格を有する誘導体であれば特に限定されない。具体的には、Ｃ_６０、Ｃ_７０、Ｃ_７６、Ｃ_７８、Ｃ_８４等を基本骨格として構成される誘導体が挙げられる。フラーレン誘導体は、フラーレン骨格における炭素原子が任意の官能基で修飾されていてもよく、この官能基同士が互いに結合して環を形成していてもよい。フラーレン誘導体には、フラーレン結合ポリマーも含まれる。フラーレン誘導体における官能基としては、例えば、水素原子；水酸基；フッ素原子、塩素原子等のハロゲン原子；メチル基、エチル基等のアルキル基；ビニル基等のアルケニル基；シアノ基；メトキシ基、エトキシ基等のアルコキシ基；フェニル基、ナフチル基等の芳香族炭化水素基、チエニル基、ピリジル基等の芳香族複素環基等が挙げられる。具体的には、Ｃ_６０Ｈ_３６、Ｃ_７０Ｈ_３６等の水素化フラーレン、Ｃ_６０、Ｃ_７０等のオキサイドフラーレン、フラーレン金属錯体等が挙げられる。上述した中でも、フラーレン誘導体として、６０ＰＣＢＭ（［６，６］−フェニルＣ_６１酪酸メチルエステル）または７０ＰＣＢＭ（［６，６］−フェニルＣ_７１酪酸メチルエステル）を使用することが特に好ましい。未修飾のフラーレンを使用する場合、Ｃ_７０を使用することが好ましい。
正孔輸送層の材料としては、ＰＥＤＯＴ／ＰＳＳ（ポリ（３，４−エチレンジオキシチオフェン）−ポリ（スチレンスルホネート））等のポリチオフェン系ポリマー、ポリアニリン、ポリピロール等の有機導電性ポリマーが挙げられる。
また、光電変換のための構造として、ｐｎ接合型、ｐｉｎ型、タンデム構造型などの半導体層を用いることができる。 (Semiconductor materials for solar cells, junction structure)
Various materials are known for the semiconductor layer 30 constituting the solar cell, and an arbitrary material can be selected from them. For example, a single crystal, polycrystal, microcrystal, or III-V compound semiconductor such as amorphous Si or GaAs, a II-VI compound semiconductor, or a chalcopyrite compound semiconductor can be used as the material. Moreover, an organic substance can also be used as the material of the semiconductor layer, and specifically, it is composed of a p- type organic semiconductor, an n-type organic semiconductor, and a hole transport material.
Examples of p-type organic semiconductors include polythiophene and its derivatives, polypyrrole and its derivatives, pyrazoline derivatives, arylamine derivatives, stilbene derivatives, triphenyldiamine derivatives, oligothiophene and its derivatives, polyvinylcarbazole and its derivatives, polysilane and its derivatives, side Examples include polysiloxane derivatives having an aromatic amine in the chain or main chain, polyaniline and derivatives thereof, phthalocyanine derivatives, porphyrin and derivatives thereof, polyphenylene vinylene and derivatives thereof, polythienylene vinylene and derivatives thereof, and the like. Moreover, you may use said copolymer, For example, a thiophene-fluorene copolymer, a phenylene ethynylene-phenylene vinylene copolymer, etc. are mentioned.
Preferable p-type organic semiconductors are polythiophene, which is a conductive polymer having π conjugation, and derivatives thereof. Polythiophene and derivatives thereof are not particularly limited as long as they are compounds having a thiophene skeleton. Specific examples of polythiophene and derivatives thereof include polyalkylthiophenes such as poly-3-methylthiophene, poly-3-butylthiophene, poly-3-hexylthiophene, poly-3-octylthiophene, poly-3-decylthiophene, poly-3-dodecylthiophene, etc. Polyarylthiophene such as poly-3-phenylthiophene and poly-3- (p-alkylphenylthiophene); poly-3-butylisothionaphthene, poly-3-hexylisothionaphthene, poly-3-octylisothionaphthene, poly-3- And polyalkylisothionaphthene such as decylisothionaphthene; polyethylenedioxythiophene and the like. PCDTBT (poly [N-9 "-hepta-decanyl-2,7-carbazole-alt-5,5- (4 ', 7'-di-2), which is a copolymer of carbazole, benzothiadiazole and thiophene, is also used. Derivatives such as -thienyl-2 ′, 1 ′, 3′-benzothiadiazole)]) are known as compounds capable of obtaining excellent photoelectric conversion efficiency.
Examples of the n-type organic semiconductor include fullerene and derivatives thereof. The fullerene derivative is not particularly limited as long as it is a derivative having a fullerene skeleton. Specific examples include derivatives composed of C ₆₀ , C ₇₀ , C ₇₆ , C ₇₈ , C _{84 and the} like as a basic skeleton. In the fullerene derivative, carbon atoms in the fullerene skeleton may be modified with an arbitrary functional group, and these functional groups may be bonded to each other to form a ring. Fullerene derivatives also include fullerene bonded polymers. Examples of the functional group in the fullerene derivative include hydrogen atom; hydroxyl group; halogen atom such as fluorine atom and chlorine atom; alkyl group such as methyl group and ethyl group; alkenyl group such as vinyl group; cyano group; methoxy group and ethoxy group. Alkoxy groups such as phenyl groups, aromatic hydrocarbon groups such as naphthyl groups, and aromatic heterocyclic groups such as thienyl groups and pyridyl groups. Specific examples include hydrogenated fullerenes such as C ₆₀ H ₃₆ and C ₇₀ H ₃₆ , oxide fullerenes such as C ₆₀ and C ₇₀ , fullerene metal complexes, and the like. Among the above, a fullerene derivative, 60PCBM ([6,6] - phenyl _{C 61} butyric acid methyl ester), or 70PCBM - it is particularly preferred to use ([6,6] phenyl _{C 71} butyric acid methyl ester). When using the unmodified fullerene, it is preferred to use a C _70.
Examples of the material for the hole transport layer include polythiophene polymers such as PEDOT / PSS (poly (3,4-ethylenedioxythiophene) -poly (styrenesulfonate)), and organic conductive polymers such as polyaniline and polypyrrole.
As a structure for photoelectric conversion, a semiconductor layer of a pn junction type, a pin type, a tandem structure type, or the like can be used.

（太陽電池の製造方法）
次に、本発明の一実施形態である、太陽電池の製造方法について説明する。 (Method for manufacturing solar cell)
Next, the manufacturing method of the solar cell which is one Embodiment of this invention is demonstrated.

本発明において製造される太陽電池は、光電変換層中６０に、半導体層３０として少なくともｐ型半導体層、及びｎ型半導体層を含み、さらにアモルファスＳｉを用いた太陽電池ではｉ型半導体層を含んでいる。これらの半導体層３０中あるいはこれらの半導体層３０の接合部に金属製の微細構造体５０からなる電場増強層４０を具備していることを特徴としている。 The solar cell manufactured in the present invention includes at least a p-type semiconductor layer and an n-type semiconductor layer as the semiconductor layer 30 in the photoelectric conversion layer 60, and further includes an i-type semiconductor layer in a solar cell using amorphous Si. It is out. An electric field enhancement layer 40 made of a metal microstructure 50 is provided in the semiconductor layer 30 or at the junction between the semiconductor layers 30.

本発明で提案する太陽電池の製造方法において、光電変換層６０を組み立てる順序は特に限定されない。また、半導体層３０は、その種類によって、任意の方法を用いて形成させることができる。例えば、ｐ型あるいはｎ型の半導体基板に、不純物を部分的にドープする、または、ほかの半導体の層を蒸着などにより積層することなどにより半導体層３０を形成させることができる。積層方法は、蒸着、ＰＶＤ、各種ＣＶＤ、スパッタリング、沈殿、スピンコーティング、ドロップコーティング等の既知の技術を用いて行うことができる。また、透明な基板上に電極層を積層し、その上にｐ型、ｎ型またはｉ型の半導体層を積層することで半導体層３０を形成させてもよい。   In the method for manufacturing a solar cell proposed in the present invention, the order of assembling the photoelectric conversion layer 60 is not particularly limited. Moreover, the semiconductor layer 30 can be formed using arbitrary methods according to the kind. For example, the semiconductor layer 30 can be formed by partially doping impurities on a p-type or n-type semiconductor substrate, or by laminating other semiconductor layers by vapor deposition or the like. The lamination method can be performed using known techniques such as vapor deposition, PVD, various CVD, sputtering, precipitation, spin coating, drop coating, and the like. Alternatively, the semiconductor layer 30 may be formed by stacking an electrode layer on a transparent substrate and stacking a p-type, n-type, or i-type semiconductor layer thereon.

本発明の実施形態による太陽電池は、微細構造体５０を含む電場増強層４０が半導体層３０中に存在する点に特徴があるが、ｐ型、ｎ型またはｉ型の半導体層３０を形成するプロセスの途中に金属製の微細構造体を形成する事で本発明で提案する太陽電池の構造を形成することができる。   The solar cell according to the embodiment of the present invention is characterized in that the electric field enhancement layer 40 including the microstructure 50 is present in the semiconductor layer 30, but the p-type, n-type, or i-type semiconductor layer 30 is formed. The structure of the solar cell proposed in the present invention can be formed by forming a metal microstructure in the middle of the process.

（ドーピング法）
たとえば、ｐ型、ｎ型またはｉ型の半導体層の形成過程で微細構造体５０を形成することで、半導体層３０中に微細構造体５０を含む基板を作製し、該基板に不純物を部分的にドープしてもよい。 (Doping method)
For example, by forming the fine structure 50 in the process of forming a p-type, n-type, or i-type semiconductor layer, a substrate including the fine structure 50 in the semiconductor layer 30 is manufactured, and impurities are partially added to the substrate. May be doped.

（積層法）
あるいは、ｐ型、ｎ型またはｉ型の半導体層の積層プロセスの途中に微細構造体５０を形成するプロセスを設けてもよい。 (Lamination method)
Alternatively, a process for forming the microstructure 50 may be provided in the middle of the stacking process of the p-type, n-type, or i-type semiconductor layer.

（表面、裏面電極、他の高効率化法）
光照射面電極１０、裏面電極２０は、接触する半導体層３０とオーミック接触をとることができる材料であれば任意のものを採用することが出来る。具体的にはＡｇ、Ａｌ、Ａｇ／Ｔｉなどが一般に利用されている。あるいは透明電極なども用いる事ができる。また、一般的に、半導体層３０の光照射面に反射防止膜を設ける、または、テクスチャエッチング、ＢＳＦを利用するなど、光電変換層の表面・裏面を改良することによる高効率化が検討されている。本発明の一実施形態による太陽電池には、これらの改良を本発明による効果を損なわない限り、組み合わせることができる。 (Surface, back electrode, other high efficiency methods)
As the light irradiation surface electrode 10 and the back surface electrode 20, any material can be adopted as long as it can be in ohmic contact with the semiconductor layer 30 to be in contact. Specifically, Ag, Al, Ag / Ti, etc. are generally used. Or a transparent electrode etc. can also be used. In general, improvement of the efficiency by examining the front and back surfaces of the photoelectric conversion layer, such as providing an antireflection film on the light-irradiated surface of the semiconductor layer 30 or using texture etching or BSF, has been studied. Yes. These improvements can be combined with the solar cell according to the embodiment of the present invention as long as the effects of the present invention are not impaired.

本発明の一実施形態による太陽電池の特徴である微細構造体５０の製造方法の例を以下に述べる。   An example of a method for manufacturing the microstructure 50 that is a feature of the solar cell according to the embodiment of the present invention will be described below.

＜金属多孔質薄膜の製造方法＞
例えば、微細構造体５０が多孔質薄膜５０１である場合、ｐ型、ｎ型またはｉ型の半導体層の表面に金属薄膜を形成させてから開口を設けてもよいし、あらかじめ開口を有する金属薄膜をｐ型あるいはｎ型あるいはｉ型の半導体層３０に積層するのであってもよい。 <Method for producing metal porous thin film>
For example, when the microstructure 50 is a porous thin film 501, an opening may be provided after forming a metal thin film on the surface of a p-type, n-type or i-type semiconductor layer, or a metal thin film having an opening in advance. May be stacked on the p-type, n-type, or i-type semiconductor layer 30.

また、金属薄膜中に微細な開口を形成する方法も任意の方法を用いることができる。例えば、もっとも一般的に知られている方法は、超微細構造を形成することができる電子ビーム露光装置などを用いてエッチングする方法などがある。このような方法によると、容易に微細な開口を形成させることもできる。   Also, any method can be used as a method for forming a fine opening in the metal thin film. For example, the most generally known method includes a method of etching using an electron beam exposure apparatus that can form an ultrafine structure. According to such a method, a fine opening can be easily formed.

具体的には、以下の方法がある。 Specifically, there are the following methods.

（Ａ．粒子配列法）
多孔質薄膜５０１のもととなる金属薄膜上にレジストを塗布してレジスト層を形成させ、そのレジスト層の表面に微粒子の単粒子層を形成させ、その単粒子層をエッチングマスクとしてドット状のレジストパターンを形成させ、そのレジストパターンに無機物質を充填して、反転パターンマスクを形成させ、その反転パターンマスクを介して金属薄膜をエッチングして微細な開口を形成する方法。 (A. Particle array method)
A resist is applied on the metal thin film that is the basis of the porous thin film 501 to form a resist layer, a single particle layer of fine particles is formed on the surface of the resist layer, and the dot pattern is formed using the single particle layer as an etching mask. A method of forming a fine pattern by forming a resist pattern, filling the resist pattern with an inorganic substance, forming a reverse pattern mask, and etching the metal thin film through the reverse pattern mask.

具体的には、半導体層を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に膜厚が２ｎｍ以上２００ｎｍ以下の金属薄膜層を形成する工程と、前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部にレジストを塗布してレジスト塗布層を形成する工程と、前記レジスト塗布層の表面に微粒子の単粒子層を形成する工程と、前記単粒子層をエッチングマスクとして微細凹凸パターンを有するレジストパターンを形成する工程と、前記レジストパターンあるいは前記レジストパターンを使って得たパターン層を用いて前記金属薄膜層に１つの開口面積の平均が８０ｎｍ^２以上０．８μｍ^２以下である開口を複数有するパターンを形成する工程と、パターンを形成した前記金属薄膜上に第２の半導体層を形成する工程と、を行う。 Specifically, including a step of forming a semiconductor layer, a step of forming a first semiconductor layer, a step of forming a metal thin film layer having a thickness of 2 nm to 200 nm on the first semiconductor layer, Applying a resist to at least a part of the metal thin film layer or at least a part of the semiconductor layer to form a resist coating layer; forming a fine particle single particle layer on the surface of the resist coating layer; The step of forming a resist pattern having a fine concavo-convex pattern using the single particle layer as an etching mask, and an average of one opening area in the metal thin film layer using the resist pattern or a pattern layer obtained by using the resist pattern Forming a pattern having a plurality of openings of 80 nm ² or more and 0.8 μm ² or less, and forming a second pattern on the metal thin film on which the pattern is formed Forming a semiconductor layer.

（Ｂ．ブロックコポリマー法）
多孔質薄膜５０１のもととなる金属薄膜上にブロックコポリマーを含む組成物を塗布して、ブロックコポリマー膜を形成させ、ブロックコポリマーのドット状のミクロドメインを生成させ、生成したドット状のミクロドメインをエッチングして反転パターンマスクを形成させ、その反転パターンマスクを介して金属薄膜をエッチングして微細な開口を形成させる方法。 (B. Block copolymer method)
A composition containing a block copolymer is applied onto a metal thin film that is the basis of the porous thin film 501, a block copolymer film is formed, and dot-like microdomains of the block copolymer are generated. Is used to form a reverse pattern mask, and a metal thin film is etched through the reverse pattern mask to form fine openings.

具体的には、半導体層を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に膜厚が２ｎｍ以上２００ｎｍ以下の金属薄膜層を形成する工程と、前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部の表面に中間層を形成する工程と、前記中間層の表面にブロックコポリマーのミクロドメインを生成させる工程と、前記ブロックコポリマー膜の前記ミクロドメインのパターンを用いて前記金属薄膜層に１つの開口面積の平均が８０ｎｍ^２以上０．８μｍ^２以下である開口を複数有するパターンを形成する工程と、前記パターンを形成した前記金属薄膜上に第２の半導体層を形成する工程と、を行う。 Specifically, including a step of forming a semiconductor layer, a step of forming a first semiconductor layer, a step of forming a metal thin film layer having a thickness of 2 nm to 200 nm on the first semiconductor layer, A step of forming an intermediate layer on the surface of at least a part of the metal thin film layer or at least a part of the semiconductor layer; a step of generating a microdomain of a block copolymer on the surface of the intermediate layer; Forming a pattern having a plurality of openings having an average opening area of 80 nm ² or more and 0.8 μm ² or less in the metal thin film layer using the microdomain pattern; and on the metal thin film on which the pattern is formed And a step of forming a second semiconductor layer.

（Ｃ．ナノインプリント法）
形成させようとする多孔質薄膜５０１の形状に対応した微細凹凸パターンを表面に有するスタンパーを準備し、多孔質薄膜５０１のもととなる金属薄膜上にそのスタンパーを利用してレジストパターンを転写し、そのレジストパターンを介して金属薄膜にパターンを形成させる方法。 (C. Nanoimprint method)
A stamper having a fine concavo-convex pattern corresponding to the shape of the porous thin film 501 to be formed on the surface is prepared, and the resist pattern is transferred onto the metal thin film that is the basis of the porous thin film 501 by using the stamper. A method of forming a pattern on a metal thin film through the resist pattern.

具体的には、半導体層を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に膜厚が２ｎｍ以上２００ｎｍ以下の金属薄膜層を形成する工程と、開口に対応した微細凹凸パターンを表面に有するスタンパーを準備する工程と、前記スタンパーを利用してレジストパターンを形成する工程と、前記レジストパターンを用いて前記金属薄膜層に１つの開口面積の平均が８０ｎｍ^２以上０．８μｍ^２以下である開口を複数有するパターンを形成する工程と、前記パターンを形成した前記金属薄上に第２の半導体層を形成する工程と、を行う。 Specifically, including a step of forming a semiconductor layer, a step of forming a first semiconductor layer, a step of forming a metal thin film layer having a thickness of 2 nm to 200 nm on the first semiconductor layer, A step of preparing a stamper having a fine concavo-convex pattern corresponding to the opening on the surface, a step of forming a resist pattern using the stamper, and an average of one opening area in the metal thin film layer using the resist pattern Forming a pattern having a plurality of openings having a thickness of 80 nm ² or more and 0.8 μm ² or less, and forming a second semiconductor layer on the metal thin film on which the pattern is formed.

（Ｄ．リフトオフ法）
半導体層３０層の上に直接レジストや無機物質によるパターンを形成させ、その隙間に金属を蒸着などにより堆積させて多孔質薄膜５０１とする方法。 (D. Lift-off method)
A method of forming a porous thin film 501 by forming a resist or inorganic material pattern directly on the semiconductor layer 30 and depositing a metal in the gap by vapor deposition or the like.

＜微小体の製造方法＞
また、例えば、微細構造体５０が微小体５１０である場合、ｐ型、ｎ型またはｉ型の半導体層３０の表面に金属薄膜層を形成させてから不連続部分を設けて微小体５１０を形成してもよいし、あらかじめ微小体５１０をｐ型あるいはｎ型あるいはｉ型の半導体層３０に積層するのであってもよい。 <Production method of micro object>
Further, for example, when the microstructure 50 is the minute body 510, the minute body 510 is formed by providing a discontinuous portion after forming a metal thin film layer on the surface of the p-type, n-type, or i-type semiconductor layer 30. Alternatively, the micro object 510 may be previously stacked on the p-type, n-type, or i-type semiconductor layer 30.

また、金属薄膜から微小体５１０を形成する方法も任意の方法を用いることができる。   In addition, an arbitrary method can be used as the method for forming the micro object 510 from the metal thin film.

具体的には、以下の方法がある。 Specifically, there are the following methods.

（Ｅ．粒子配列法）
微小体５１０のもととなる金属薄膜上にレジストを塗布してレジスト層を形成させ、そのレジスト層の表面に微粒子の単粒子層を形成させ、その単粒子層をエッチングマスクとしてレジストパターンを形成させ、そのレジストパターンを介して金属薄膜をエッチングして微小体５１０を形成する方法。 (E. Particle array method)
A resist is applied on the metal thin film that forms the micro-object 510 to form a resist layer, a fine particle single particle layer is formed on the surface of the resist layer, and a resist pattern is formed using the single particle layer as an etching mask. And forming a microscopic object 510 by etching a metal thin film through the resist pattern.

具体的には、半導体層を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に金属薄膜層を形成する工程と、前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部にレジストを塗布してレジスト塗布層を形成する工程と、前記レジスト塗布層の表面に微粒子の単粒子層を形成する工程と、前記単粒子層をエッチングマスクとして微細凹凸パターンを有するレジストパターンを形成する工程と、前記レジストパターンあるいは前記レジストパターンを使って得たパターン層を用いて前記金属薄膜層から体積の平均が４ｎｍ^３以上０．５２μｍ^３以下で、且つ隣り合う２つの間隔の平均が１ｎｍ以上１μｍ以下である複数の微小体を形成する工程と、前記微小体上に第２の半導体層を形成する工程と、を行う。 Specifically, including the step of forming the semiconductor layer, the step of forming the first semiconductor layer, the step of forming the metal thin film layer on the first semiconductor layer, and at least one of the metal thin film layers Forming a resist coating layer by applying a resist to at least part of the semiconductor layer or the semiconductor layer, forming a fine particle single particle layer on the surface of the resist coating layer, and using the single particle layer as an etching mask A step of forming a resist pattern having a fine concavo-convex pattern, and an average volume of 4 nm ^{3 to} 0.52 μm ³ from the metal thin film layer using the resist pattern or a pattern layer obtained by using the resist pattern, and Forming a plurality of microscopic bodies having an average of two adjacent intervals of 1 nm to 1 μm, and forming a second semiconductor layer on the microscopic bodies And the extent, is carried out.

（Ｆ．ブロックコポリマー法）
微小体５１０のもととなる金属薄膜上にブロックコポリマーを含む組成物を塗布して、ブロックコポリマー膜を形成させ、ブロックコポリマーのドット状のミクロドメインを生成させ、生成したミクロドメインのパターンを介して金属薄膜をエッチングして微小体５１０を形成する方法。 (F. Block copolymer method)
A composition containing a block copolymer is applied to a metal thin film that is the basis of the minute body 510 to form a block copolymer film, and dot-like microdomains of the block copolymer are generated. Through the generated microdomain pattern, A method of forming a microscopic object 510 by etching a metal thin film.

具体的には、半導体層を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に金属薄膜層を形成する工程と、前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部の表面に中間層を形成する工程と、前記中間層の表面にブロックコポリマーのミクロドメインを生成させる工程と、前記ブロックコポリマー膜の前記ミクロドメインのパターンを用いて前記金属薄膜層から体積の平均が４ｎｍ^３以上０．５２μｍ^３以下で、且つ隣り合う２つの間隔の平均が１ｎｍ以上１μｍ以下である複数の微小体を形成する工程と、前記微小体上に第２の半導体層を形成する工程と、を行う。 Specifically, including the step of forming the semiconductor layer, the step of forming the first semiconductor layer, the step of forming the metal thin film layer on the first semiconductor layer, and at least one of the metal thin film layers A step of forming an intermediate layer on at least a part of the surface of the semiconductor layer, a step of generating a microdomain of a block copolymer on the surface of the intermediate layer, and a pattern of the microdomain of the block copolymer film. Forming a plurality of minute bodies having an average volume of 4 nm ³ or more and 0.52 μm ³ or less from the metal thin film layer, and an average of two adjacent intervals being 1 nm or more and 1 μm or less; Forming a second semiconductor layer.

（Ｇ．ナノインプリント法）
形成させようとする微小体５１０の形状に対応した微細凹凸パターンを表面に有するスタンパーを準備し、微小体５１０のもととなる金属薄膜上にそのスタンパーを利用してレジストパターンを転写し、そのレジストパターンを介して金属薄膜にパターンを形成する方法。 (G. Nanoimprint method)
A stamper having a surface with a fine concavo-convex pattern corresponding to the shape of the micro object 510 to be formed is prepared, and a resist pattern is transferred onto the metal thin film that forms the micro object 510 by using the stamper. A method of forming a pattern on a metal thin film through a resist pattern.

具体的には、半導体を形成する工程も含めると、第１の半導体層を形成する工程と、前記第１の半導体層上に金属薄膜層を形成する工程と、微細凹凸パターンを表面に有するスタンパーを準備する工程と、前記スタンパーを利用してレジストパターンを形成する工程と、前記レジストパターンを用いて、前記金属薄膜層から体積の平均が４ｎｍ^３以上０．５２μｍ^３以下で、且つ隣り合う２つの間隔の平均が１ｎｍ以上１μｍ以下である微小体を形成する工程と、前記微小体上に第２の半導体層を形成する工程と、を行う。 Specifically, including a step of forming a semiconductor, a step of forming a first semiconductor layer, a step of forming a metal thin film layer on the first semiconductor layer, and a stamper having a fine concavo-convex pattern on the surface 2, forming a resist pattern using the stamper, and using the resist pattern, the average volume of the metal thin film layer is 4 nm ³ or more and 0.52 μm ³ or less, and 2 adjacent to each other. A step of forming a microscopic body having an average of two intervals of 1 nm to 1 μm and a step of forming a second semiconductor layer on the microscopic body are performed.

（Ｈ．リフトオフ法）
半導体層３０の上に直接レジストや無機物質による開口パターンを形成させ、その開口に金属を蒸着などにより堆積させて微小体５１０とする方法。 (H. Lift-off method)
A method of forming an opening pattern of a resist or an inorganic substance directly on the semiconductor layer 30 and depositing a metal in the opening by vapor deposition or the like to form the micro object 510.

（Ｉ．固相析出法）
基板となる半導体層３０中に微小体５１０を析出させる方法。 (I. Solid phase precipitation method)
A method of depositing a micro object 510 in a semiconductor layer 30 to be a substrate.

（Ｊ．開口拡張法）
多孔質薄膜５０１を形成する方法（Ａ）〜（Ｄ）において隣り合う開口同士が連続した構造になるよう開口サイズを大きくすることで微小体５１０を形成する方法。 (J. Aperture expansion method)
A method of forming the minute body 510 by increasing the opening size so that adjacent openings have a continuous structure in the methods (A) to (D) of forming the porous thin film 501.

以下に実施例を挙げて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES The present invention will be specifically described below with reference to examples, but the present invention is not limited to these examples.

〔実施例１〕
本実施例では、微小体５１０からなる電場増強層４０を有する単結晶Ｓｉ型太陽電池の製造方法及びその特性について説明する。 [Example 1]
In this example, a manufacturing method and characteristics of a single crystal Si type solar cell having an electric field enhancement layer 40 made of a minute body 510 will be described.

まず本実施例では、単結晶Ｓｉ基板中にドーピングによりｐｎ接合を形成し、その後ｐｎ接合近辺にＣｕ微小体５１０を析出させた例について図８を使って述べる。   First, in this embodiment, an example in which a pn junction is formed in a single crystal Si substrate by doping, and a Cu micro-particle 510 is deposited in the vicinity of the pn junction will be described with reference to FIG.

（ｐｎ接合Ｓｉ基板）
まず、半導体基板としてｐ型Ｓｉ基板を用意した。ここでは、Ｂドープ６×１０^１５ａｔｏｍ／ｃｍ^３、厚さ３８０μｍのｐ型単結晶Ｓｉ基板３０ｐを用意した（図８（ａ））。この単結晶ｐ型Ｓｉ基板の片側表面に熱拡散法によりｎ＋層３０ｎを形成させ、ｐｎ接合を形成した（図８（ｂ））。熱拡散法の条件は、ＰＯＣｌ_３ガス雰囲気中において、１１００℃、１５分間とした。なお、本実施例においては、半導体基板として多結晶シリコンを用いてもよいし、不純物としてＢ、Ｐ以外の一般的に知られている不純物をドープしてもよい。また、ドーピングの方法として、イオン注入法を用いても良い。 (Pn junction Si substrate)
First, a p-type Si substrate was prepared as a semiconductor substrate. Here, a p-type single crystal Si substrate 30p having a B doping of 6 × 10 ¹⁵ atoms / cm ³ and a thickness of 380 μm was prepared (FIG. 8A). An n + layer 30n was formed on one surface of the single crystal p-type Si substrate by a thermal diffusion method to form a pn junction (FIG. 8B). The conditions of the thermal diffusion method were 1100 ° C. and 15 minutes in a POCl ₃ gas atmosphere. In this embodiment, polycrystalline silicon may be used as the semiconductor substrate, or a generally known impurity other than B and P may be doped as the impurity. Further, an ion implantation method may be used as a doping method.

（Ｓｉ基板にＣｕ析出）
次に、形成したｐｎ接合近傍にＳｉ基板３０中に微小体５１０を形成した（図８（ｃ））。Ｓｉ基板に、加速エネルギー６０ｋｅＶのＣｕイオンビームを照射し、Ｃｕイオンを注入した。この場合の飛程距離は約５０ｎｍと見積もられる。線量率４５μＡ／ｃｍ^２、積算線量３×１０^１６ｉｏｎｓ／ｃｍ^２で照射したところ、断面ＴＥＭの観測により、表面直下に約１０ｎｍ程の微粒子空乏層が存在し、その下に１０〜１５ｎｍ径のＣｕ微粒子（微小体５１０）が二次元的に分布していることが確認された。 (Cu deposition on Si substrate)
Next, a minute body 510 was formed in the Si substrate 30 in the vicinity of the formed pn junction (FIG. 8C). The Si substrate was irradiated with a Cu ion beam having an acceleration energy of 60 keV to implant Cu ions. The range in this case is estimated to be about 50 nm. When irradiated with a dose rate of 45 μA / cm ² and an integrated dose of 3 × 10 ¹⁶ ions / cm ² , a fine particle depletion layer of about 10 nm is present directly under the surface by observation of a cross-sectional TEM, and a diameter of 10 to 15 nm is present thereunder. It was confirmed that the Cu microparticles (micro objects 510) were distributed two-dimensionally.

８００℃でアニールを行い、ＳＩＭＳで分析した結果、不純物のピーク濃度は約５×１０^２０ａｔｏｍ／ｃｍ^３であり、空乏層は表面から１００ｎｍ程度のあたりに形成されていると見積もられた。また、アニールによって粒子深さ分布の拡幅化が起きたため、深さ１２０ｎｍ以内の半導体層３０中に微粒子が分散していた。半導体層３０中の微粒子５１０が分散する部分が電場増強層４０に相当する。 As a result of annealing at 800 ° C. and analysis by SIMS, the peak concentration of the impurity was about 5 × 10 ²⁰ atoms / cm ³ , and it was estimated that the depletion layer was formed around 100 nm from the surface. Further, since the particle depth distribution was widened by annealing, fine particles were dispersed in the semiconductor layer 30 within a depth of 120 nm. A portion in the semiconductor layer 30 where the fine particles 510 are dispersed corresponds to the electric field enhancement layer 40.

ただし、微粒子のサイズは線量率によって、基板中の深さ分布はイオン注入後の熱アニール処理によって制御する事ができ、これらは任意に選択することができる。   However, the size of the fine particles can be controlled by the dose rate, and the depth distribution in the substrate can be controlled by the thermal annealing treatment after the ion implantation, and these can be arbitrarily selected.

（電場増強層の構造）
以上の工程により、単結晶Ｓｉのｐ層とｎ層に挟まれた、複数のＣｕ微小体がランダムに配列した電場増強層を得た。微小体一つあたりの径の平均は１２ｎｍ（体積の平均は９００ｎｍ^３）、微小体の間隔の平均が１０ｎｍであった。 (Structure of electric field enhancement layer)
Through the above-described steps, an electric field enhancement layer in which a plurality of Cu microscopic bodies are randomly arranged sandwiched between the p-layer and n-layer of single crystal Si was obtained. The average diameter per minute body was 12 nm (the average volume was 900 nm ³ ), and the average distance between the minute bodies was 10 nm.

（太陽電池セルの作製）
太陽電池セルにするためにｎ＋型Ｓｉ層３０ｎ表面に光照射面電極１０、ｐ型Ｓｉ層３０ｐ表面に裏面電極２０を作製した。電極の作製は、エポキシ系熱硬化型のＡｇペーストを用いたスクリーン印刷法により行った。電極の形状は、裏面電極２０としては厚さ約４０μｍで一面に、光照射面電極１０としては厚みが約４０μｍ、幅が約２００μｍの細線電極を約２ｍｍのピッチで複数本形成した（図８（ｄ））。 (Production of solar cells)
In order to obtain a solar battery cell, a light irradiation surface electrode 10 was formed on the surface of the n + type Si layer 30n, and a back electrode 20 was formed on the surface of the p type Si layer 30p. The electrodes were produced by a screen printing method using an epoxy thermosetting Ag paste. As for the shape of the electrode, the back electrode 20 was formed with a thickness of about 40 μm on one side, and the light irradiation surface electrode 10 was formed with a plurality of thin wire electrodes with a thickness of about 40 μm and a width of about 200 μm at a pitch of about 2 mm (FIG. 8). (D)).

（太陽電池セルの特性）
上記のようにして作製した実施例１の太陽電池にＡＭ１．５の擬似太陽光を照射し、室温における光電変換効率を評価した。その結果、光電変換効率は１０．１％と良好な値を示した。このことから、電場増強層４０の効果が現れていると言える。また、Ｃｕ以外の金属材料を微小体５１０の材料として用いた場合についても、同様の検討を行った。例えば、Ａｕで１０．５％、Ａｇで１０．６％を示し、本発明の効果が得られることが確認された。 (Characteristics of solar cells)
The solar cell of Example 1 produced as described above was irradiated with artificial sunlight of AM1.5, and the photoelectric conversion efficiency at room temperature was evaluated. As a result, the photoelectric conversion efficiency was as good as 10.1%. From this, it can be said that the effect of the electric field enhancement layer 40 appears. The same investigation was performed when a metal material other than Cu was used as the material of the micro object 510. For example, 10.5% for Au and 10.6% for Ag were shown, and it was confirmed that the effects of the present invention were obtained.

〔参照例１〕
実施例１と同様に単結晶Ｓｉのｐｎ接合形成後、金属微粒子（微小体５１０）を析出せずに太陽電池セルを作製した場合の変換効率は８．９％であった。 [Reference Example 1]
In the same manner as in Example 1, after forming a single crystal Si pn junction, the conversion efficiency in the case of producing a solar battery cell without depositing metal fine particles (microparticles 510) was 8.9%.

〔実施例２−１〕
本実施例では、多孔質薄膜５０１からなる電場増強層４０を有する多結晶Ｓｉ型太陽電池の製造方法及びその特性について説明する。本実施例では、多結晶Ｓｉ基板上にＡｌ薄膜をエッチングしてＡｌ多孔質薄膜５０１を形成し、さらにＣＶＤにより多結晶Ｓｉを堆積することで半導体層３０中に多孔質薄膜５０１を形成した例について図９を使って述べる。 [Example 2-1]
In this example, a method for manufacturing a polycrystalline Si solar cell having an electric field enhancement layer 40 made of a porous thin film 501 and its characteristics will be described. In this embodiment, an Al thin film is etched on a polycrystalline Si substrate to form an Al porous thin film 501, and further, polycrystalline Si is deposited by CVD to form a porous thin film 501 in the semiconductor layer 30. Will be described with reference to FIG.

（ｐ型Ｓｉ基板）
まず、半導体基板としてＢドープ１０^１５ａｔｏｍ／ｃｍ^３、厚さ３００μｍのｐ型多結晶Ｓｉ基板３０ｐを用意した（図９（ａ））。なお、本実施の形態においては、不純物としてＢ以外の一般的に知られている不純物をドープしてもよいし、ｎ型基板を用意し、後にｐ層を形成してもよい。 (P-type Si substrate)
First, a p-type polycrystalline Si substrate 30p having a B doping of 10 ¹⁵ atoms / cm ³ and a thickness of 300 μm was prepared as a semiconductor substrate (FIG. 9A). In the present embodiment, a generally known impurity other than B may be doped as the impurity, or an n-type substrate may be prepared and a p-layer may be formed later.

（Ｓｉ基板にＡｌ多孔質膜）
次にＳｉ基板上に微細構造体５０を形成した。ここではＡｌ多孔質薄膜５０１を作製した。まず、前述のＳｉ基板ｐ層３０ｐの主面上にＡｌを真空蒸着により成膜して、３０ｎｍの厚みを有する薄膜５２０を形成した。 (Al porous film on Si substrate)
Next, the fine structure 50 was formed on the Si substrate. Here, an Al porous thin film 501 was produced. First, a thin film 520 having a thickness of 30 nm was formed by depositing Al on the main surface of the Si substrate p layer 30p by vacuum deposition.

ｉ線用ポジ型熱硬化性レジストを前記Ａｌ薄膜５２０を蒸着した基板上にスピンコートし、窒素雰囲気下２５０℃で１時間アニール、熱硬化反応させて約２４０ｎｍ厚のレジスト層１０２を形成した（図９（ｂ））。 A positive thermosetting resist for i-line was spin-coated on the substrate on which the Al thin film 520 was deposited, annealed at 250 ° C. for 1 hour in a nitrogen atmosphere, and thermoset to form a resist layer 102 having a thickness of about 240 nm ( FIG. 9B).

次に、粒子径が２００ｎｍであるシリカ微粒子１０６ｓを含む分散液（ＰＬ−１３（商品名）、扶桑化学工業株式会社製）を、アクリルモノマーを含む組成物１０６ａにて５ｗｔ％に希釈し、フィルタリングを行って二次粒子を取り除き、塗布用のシリカ微粒子分散液を得た。この溶液を、前記レジスト層１０２を形成させた基板上に２０００ｒｐｍ、６０秒で回転塗布を行ったのち（図９（ｃ））、窒素雰囲気下１５０℃でさらに１時間アニールした。   Next, a dispersion liquid (PL-13 (trade name), manufactured by Fuso Chemical Industry Co., Ltd.) containing silica fine particles 106s having a particle diameter of 200 nm is diluted to 5 wt% with a composition 106a containing an acrylic monomer and filtered. To remove secondary particles to obtain a silica fine particle dispersion for coating. This solution was spin-coated on the substrate on which the resist layer 102 had been formed at 2000 rpm for 60 seconds (FIG. 9C), and then annealed at 150 ° C. for 1 hour in a nitrogen atmosphere.

その後、室温冷却することで、前記親水化処理したレジスト層１０２上にシリカ微粒子１０６ｓの規則配列単粒子層が得られた（図９（ｄ））。ここでは、微粒子１０６ｓとしてシリカ微粒子を用いたが、後述するようなエッチングの速度差を達成できるものであれば、無機または有機の任意の微粒子を用いることができる。また、微粒子１０６ｓの大きさは目的とする多孔質薄膜５０１の開口ピッチに応じて選択されるが、一般的には６０〜７００ｎｍのものが選択される。   Thereafter, by cooling at room temperature, an ordered single particle layer of silica fine particles 106 s was obtained on the hydrophilized resist layer 102 (FIG. 9D). Here, silica fine particles are used as the fine particles 106s. However, any inorganic or organic fine particles can be used as long as they can achieve a difference in etching speed as described later. The size of the fine particles 106 s is selected according to the target opening pitch of the porous thin film 501, but generally a size of 60 to 700 nm is selected.

次に、シリカ微粒子１０６ｓ単粒子膜に対して、反応性リアクティブエッチング（ＲＩＥ）装置（サムコ株式会社製）を用いて、Ｏ_２：３０ｓｃｃｍ、１０ｍＴｏｒｒ、ＲＦパワー１００Ｗで、２０秒エッチングを行い余分なアクリルモノマーを含む組成物１０６ａを除去した（図９（ｅ））。次に、ＣＦ_４：３０ｓｃｃｍ、１０ｍＴｏｒｒ、ＲＦパワー１００Ｗで、２分間エッチングを行い、シリカ粒子のスリミングを行った。電子顕微鏡にて観測したところ、シリカ微粒子１０６ｓの粒子系はおよそ１２０ｎｍ、シリカ微粒子１０６ｓ間の隙間はおよそ８０ｎｍであった（図９（ｆ））。 Next, the silica fine particle 106s single particle film is etched by using a reactive reactive etching (RIE) apparatus (manufactured by Samco Co., Ltd.) at O ₂ : 30 sccm, 10 mTorr, and RF power of 100 W for 20 seconds. The composition 106a containing an acrylic monomer was removed (FIG. 9 (e)). Next, etching was performed for 2 minutes with CF ₄ : 30 sccm, 10 mTorr, and RF power of 100 W, and silica particles were slimmed. When observed with an electron microscope, the particle system of the silica fine particles 106s was about 120 nm, and the gap between the silica fine particles 106s was about 80 nm (FIG. 9F).

次に、残ったシリカ微粒子１０６ｓをエッチングマスクに用いて、下地の熱硬化性レジストをＯ_２：３０ｓｃｃｍ、２ｍＴｏｒｒ、ＲＦパワー１００Ｗの条件で２７０秒間エッチングした。以上の結果、初期にシリカ微粒子１０６ｓがあった部位に、アスペクト比の高い柱状のレジストパターンが得られた（図９（ｇ））。 Next, using the remaining silica fine particles 106s as an etching mask, the underlying thermosetting resist was etched for 270 seconds under the conditions of O ₂ : 30 sccm, 2 mTorr, and RF power of 100 W. As a result, a columnar resist pattern having a high aspect ratio was obtained at the site where the silica fine particles 106 s were initially present (FIG. 9G).

次に、スピンオングラス（以下、ＳＯＧという）（ＳＯＧ−１４０００（商品名）、東京応化工業株式会社製）を前記柱状レジストパターン１０２上にスピンコートし、窒素雰囲気下２５０℃で１時間アニールした。これによりレジストパターン１０２の間の隙間にＳＯＧが充填された（図９（ｈ））。   Next, spin-on-glass (hereinafter referred to as SOG) (SOG-14000 (trade name), manufactured by Tokyo Ohka Kogyo Co., Ltd.) was spin-coated on the columnar resist pattern 102 and annealed at 250 ° C. for 1 hour in a nitrogen atmosphere. Thus, SOG was filled in the gaps between the resist patterns 102 (FIG. 9H).

次に、前記工程によって形成されたＳＯＧ層１０３および前記ＳＯＧ層１０３中に含有される微細化されたシリカ微粒子１０６ｓを、ＣＦ_４：３０ｓｃｃｍ、１０ｍＴｏｒｒ、ＲＦパワー１００Ｗの条件で、１１分間エッチングを行った。この処理によって柱状レジストパターン１０２上のＳＯＧ１０３およびシリカ微粒子１０６ｓが除去され、柱状レジストパターン１０２とその隙間にＳＯＧ１０３が充填された構造が形成された（図９（ｉ））。 Next, the SOG layer 103 formed by the above process and the finely divided silica fine particles 106 s contained in the SOG layer 103 are etched for 11 minutes under the conditions of CF ₄ : 30 sccm, 10 mTorr, and RF power of 100 W. It was. By this treatment, the SOG 103 and the silica fine particles 106 s on the columnar resist pattern 102 were removed, and a structure in which the SOG 103 was filled in the gap between the columnar resist pattern 102 was formed (FIG. 9 (i)).

次に、柱状の熱硬化性レジスト１０２をＯ_２：３０ｓｃｃｍ、１０ｍＴｏｒｒ、ＲＦパワー１００Ｗで、１５０秒間エッチングを行うことによって、前記柱状レジストパターンを反転した構造のＳＯＧマスク１０３（第二のエッチングマスク）をＡｌ薄膜５２０上に作成した（図９（ｊ））。 Next, an SOG mask 103 (second etching mask) having a structure in which the columnar resist pattern is inverted by etching the columnar thermosetting resist 102 at O ₂ : 30 sccm, 10 mTorr, RF power 100 W for 150 seconds. Was prepared on the Al thin film 520 (FIG. 9 (j)).

次に、Ａｌ薄膜５２０を前記ＳＯＧマスク１０３を介して、ＩＣＰ−ＲＩＥ装置（サムコ株式会社製）によりエッチングした。表面に形成された自然酸化膜Ａｌ_２Ｏ_３をＡｒ：２５ｓｃｃｍ、５ｍＴｏｒｒ、ＩＣＰパワー５０Ｗ、Ｂｉａｓパワー１５０Ｗの条件でスパッタエッチング１分間により除去し、次いでＣｌ_２／Ａｒ：２．５／２５ｓｃｃｍ混合ガスを用いて、５ｍＴｏｒｒ、ＩＣＰパワー５０Ｗ、Ｂｉａｓパワー１５０Ｗの条件で５０秒間、Ａｌ薄膜５２０をエッチングした（図９（ｋ））。 Next, the Al thin film 520 was etched with an ICP-RIE apparatus (manufactured by Samco Corporation) through the SOG mask 103. The natural oxide film Al ₂ O ₃ formed on the surface is removed by sputter etching for 1 minute under the conditions of Ar: 25 sccm, 5 mTorr, ICP power 50 W, Bias power 150 W, and then Cl ₂ / Ar: _{2.5 /} 25 sccm mixed gas The Al thin film 520 was etched for 50 seconds under the conditions of 5 mTorr, ICP power 50 W, and Bias power 150 W (FIG. 9K).

その後、ＣＦ_４：３０ｓｃｃｍ、１０ｍＴｏｒｒ、ＲＦパワー１００Ｗの条件で、１５０秒間エッチングを行い、残ったＳＯＧマスク１０３を除去した。 Thereafter, etching was performed for 150 seconds under the conditions of CF ₄ : 30 sccm, 10 mTorr, and RF power of 100 W, and the remaining SOG mask 103 was removed.

（電場増強層の構造）
以上の工程によって、前記ｐ層３０ｐ上に、厚み３０ｎｍ、平均開口面積９．９×１０^３ｎｍ^２（開口径１１２ｎｍ）、平均開口率２８．４％の開口を有するＡｌ多孔質薄膜５０１を形成した（図９（ｌ））。 (Structure of electric field enhancement layer)
Through the above steps, an Al porous thin film 501 having an opening having a thickness of 30 nm, an average opening area of 9.9 × 10 ³ nm ² (opening diameter of 112 nm), and an average opening ratio of 28.4% is formed on the p layer 30p. (FIG. 9 (l)).

（Ａｌ多孔質膜上に多結晶Ｓｉ再成長）
作製したＡｌ多孔質薄膜５０１上に５０ｎｍ厚のｎ＋多結晶Ｓｉ層３０ｎをプラズマＣＶＤ法で形成した。このシリコン薄膜推積層３０ｎの形成条件は、基板温度４００℃、原料ガスとしてＳｉＨ_４、Ｈ_２、及びＰＨ_３を用いた。このとき、Ａｌ多孔質薄膜５０１の開口中にはｎ＋多結晶Ｓｉ３０ｎが充填された（図９（ｍ））。 (Polycrystalline Si regrowth on Al porous film)
A 50 nm thick n + polycrystalline Si layer 30n was formed on the produced Al porous thin film 501 by plasma CVD. The silicon thin film layer stack 30n was formed using a substrate temperature of 400 ° C. and SiH ₄ , H ₂ , and PH ₃ as source gases. At this time, the opening of the Al porous thin film 501 was filled with n + polycrystalline Si 30n (FIG. 9 (m)).

（太陽電池セルの作製）
太陽電池セルにするためにｎ＋型Ｓｉ層３０ｎ表面に光照射面電極１０、ｐ型Ｓｉ層３０ｐ表面に裏面電極２０をスクリーン印刷法により作製した（図９（ｎ））。電極の作製条件と仕様は実施例１と同様とした。 (Production of solar cells)
In order to form a solar battery cell, a light irradiation surface electrode 10 was formed on the surface of the n + type Si layer 30n, and a back electrode 20 was formed on the surface of the p type Si layer 30p by screen printing (FIG. 9 (n)). The electrode fabrication conditions and specifications were the same as in Example 1.

（太陽電池セルの特性）
上記のようにして作製した実施例２−１の太陽電池を実施例１と同様に評価した。その結果、光電変換効率は６．５％と良好な値を示した。このことから電場増強層４０の効果が現れていると言える。本実施例ではｐ層３０ｐを先に形成した場合を述べたが、ｎ層３０ｎを基板として微細構造体５０、ついでｐ層３０ｐを形成しても本実施例の効果は変わらない。また、Ａｌ以外の金属材料を多孔質薄膜５０１の材料として用いた場合についても、同様の検討を行った。例えば、Ａｕで６．７％、Ａｇで６．８％、Ｃｕで６．１％の光電変換効率を示し、本実施例の効果が得られることが確認された。また、ここでの多孔質薄膜５０１の作製方法は上記した手法であればいずれでも可能であり、その手法を限定しない。 (Characteristics of solar cells)
The solar cell of Example 2-1 produced as described above was evaluated in the same manner as in Example 1. As a result, the photoelectric conversion efficiency was a good value of 6.5%. From this, it can be said that the effect of the electric field enhancement layer 40 appears. In this embodiment, the case where the p layer 30p is formed first is described. However, even if the microstructure 50 and then the p layer 30p are formed using the n layer 30n as a substrate, the effect of this embodiment does not change. The same examination was performed when a metal material other than Al was used as the material of the porous thin film 501. For example, the photoelectric conversion efficiencies of 6.7% for Au, 6.8% for Ag, and 6.1% for Cu were confirmed, and it was confirmed that the effect of this example was obtained. In addition, any of the above-described methods can be used for producing the porous thin film 501, and the method is not limited.

〔実施例２−２〕
本実施例では、実施例２−１における金属製の多孔質薄膜５０１の代わりにＡｕ微小体５１０層を形成した例について図１０を使って説明する。 [Example 2-2]
In the present embodiment, an example in which an Au microscopic body 510 layer is formed instead of the metallic porous thin film 501 in the embodiment 2-1 will be described with reference to FIG.

（ｐ型Ｓｉ基板）
実施例２−１同様、半導体基板としてｐ型多結晶Ｓｉ基板３０ｐを用意した。 (P-type Si substrate)
Similar to Example 2-1, a p-type polycrystalline Si substrate 30p was prepared as a semiconductor substrate.

（Ａｕ微粒子）
ここでは、ブロックコポリマーの相分離を用いた方法で作成したＡｕ微小体５１０について述べる。 (Au fine particles)
Here, the Au microparticles 510 produced by a method using phase separation of a block copolymer will be described.

まず、透明基板１００上に光照射面電極として光透過性電極１０、ｐ型多結晶Ｓｉ３０ｐ（図１０（ａ））を堆積したものを基板として、真空蒸着によりＡｕを３０ｎｍ成膜し、Ａｕ薄膜５２０を形成した。その上にレジストをスピンコートして２５０℃で１時間アニールし、約１００ｎｍ厚のレジスト層１０２を形成した。更に、レジスト層１０２上にＳＯＧ溶液をスピンコートして２５０℃で１時間アニールし、約３０ｎｍ厚のＳＯＧ層１０３を形成した。これにより、レジストとＳＯＧからなる中間層を得た。   First, a 30 nm thick Au film is formed by vacuum evaporation using a transparent substrate 100 having a light-transmitting electrode 10 as a light irradiation surface electrode and p-type polycrystalline Si 30p (FIG. 10A) deposited thereon as a substrate. 520 was formed. A resist was spin-coated thereon and annealed at 250 ° C. for 1 hour to form a resist layer 102 having a thickness of about 100 nm. Further, an SOG solution was spin-coated on the resist layer 102 and annealed at 250 ° C. for 1 hour to form an SOG layer 103 having a thickness of about 30 nm. Thus, an intermediate layer made of resist and SOG was obtained.

次に、ポリスチレン（ＰＳ）−ポリメチルメタクリレート（ＰＭＭＡ）のブロックコポリマーに、ＰＭＭＡ（Ｍｗ：１５００）を重量比６：４で混合したポリマーをプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）に３ｗｔ％で溶かした溶液を、前記の基板上にスピンコート法で２０００ｒｐｍ、３０秒で塗布した。その後、１１０℃，９０秒でプリベークして溶媒を気化し１２０ｎｍ厚の膜を得た。   Next, a polymer obtained by mixing PMMA (Mw: 1500) at a weight ratio of 6: 4 with a block copolymer of polystyrene (PS) -polymethyl methacrylate (PMMA) was dissolved in propylene glycol monomethyl ether acetate (PGMEA) at 3 wt%. The solution was applied on the substrate by spin coating at 2000 rpm for 30 seconds. Thereafter, the film was pre-baked at 110 ° C. for 90 seconds to evaporate the solvent and obtain a 120 nm thick film.

次いで、窒素雰囲気中で２１０℃，４時間のアニールを行い、ＰＳとＰＭＭＡの相分離を行いブロックコポリマー層１０４を形成させた。ブロックコポリマーの分子量は、ＰＳ部が７８０００ｇ／ｍｏｌ、ＰＭＭＡ部が１７００００ｇ／ｍｏｌであり、ＰＭＭＡのマトリックスにＰＳのドット状のミクロドメイン１０５が約５０〜９０ｎｍ径で構成されるモルフォロジーが得られた（図１０（ｂ））。   Next, annealing was performed at 210 ° C. for 4 hours in a nitrogen atmosphere, and PS and PMMA were phase-separated to form the block copolymer layer 104. The molecular weight of the block copolymer was 78000 g / mol for the PS part and 170000 g / mol for the PMMA part, and a morphology in which PS dot-like microdomains 105 with a diameter of about 50 to 90 nm were obtained in the PMMA matrix was obtained ( FIG. 10B).

次に、ブロックコポリマー層１０４中のＰＭＭＡマトリックスが選択的に除去されるよう、ブロックコポリマー層１０４に、Ｏ_２：３０ｓｃｃｍ、１００ｍＴｏｒｒ、ＲＦパワー１００Ｗの条件でエッチングを行い、ＰＭＭＡドメイン直下のＳＯＧ層１０３を完全に露出させた（図１０（ｃ））。次に、残ったＰＳ１０５をマスクに用いてＳＯＧ層１０３のエッチングをＣＦ_４−ＲＩＥで行った。このエッチングにより、ＰＳのドット形状１０５がＳＯＧ層１０３に転写されて、ブロックコポリマーの相分離に応じたＳＯＧ層１０３のパターンが形成される。ついで、このＳＯＧ層１０３のパターンをマスクとしてＯ_２−ＲＩＥを行うことで、下地の熱硬化性レジストをエッチングし、ＰＳ１０５がある位置に、アスペクト比の高い柱状のパターンが得られた（図１０（ｄ））。 Next, the block copolymer layer 104 is etched under the conditions of O ₂ : 30 sccm, 100 mTorr, and RF power 100 W so that the PMMA matrix in the block copolymer layer 104 is selectively removed, and the SOG layer 103 immediately below the PMMA domain. Was completely exposed (FIG. 10C). Next, the SOG layer 103 was etched by CF ₄ -RIE using the remaining PS105 as a mask. By this etching, the PS dot shape 105 is transferred to the SOG layer 103, and a pattern of the SOG layer 103 corresponding to the phase separation of the block copolymer is formed. Subsequently, by performing O ₂ -RIE using the pattern of the SOG layer 103 as a mask, the underlying thermosetting resist was etched, and a columnar pattern having a high aspect ratio was obtained at a position where the PS 105 was present (FIG. 10). (D)).

得られたパターンをマスクとして、前記Ａｕ薄膜５２０のエッチングをイオンビームミリング装置により行った。エッチング条件は、Ａｒガス：５ｓｃｃｍ、イオンソース出力：５００Ｖ、４０ｍＡで、エッチング時間を４５ｓとした。   The Au thin film 520 was etched by an ion beam milling apparatus using the obtained pattern as a mask. The etching conditions were Ar gas: 5 sccm, ion source output: 500 V, 40 mA, and the etching time was 45 s.

以上の工程によって、厚み３０ｎｍ、微小体単体での平均体積５．９×１０^４ｎｍ^３、微小体同士の平均中心間距離７６ｎｍのＡｕ微小体５１０配列を得た。電場増強層中のＡｕ占有体積は３９％であった。次いで、超音波洗浄によりＡｕ微小体５１０配列上のマスクを除去した（図１０（ｅ））。 Through the above steps, an Au micro-object 510 array having a thickness of 30 nm, an average volume of the micro-elements of 5.9 × 10 ⁴ nm ³ , and an average center-to-center distance of 76 nm was obtained. The Au occupied volume in the electric field enhancement layer was 39%. Next, the mask on the Au micro-object 510 array was removed by ultrasonic cleaning (FIG. 10E).

その上に、実施例２−１と同様に、プラズマＣＶＤによりｎ＋層３０ｎを形成した（図１０（ｆ））。さらに、実施例１と同様に電極を装着し太陽電池セルを作製した（図１０（ｇ））。   An n + layer 30n was formed thereon by plasma CVD as in Example 2-1 (FIG. 10 (f)). Further, an electrode was mounted in the same manner as in Example 1 to produce a solar battery cell (FIG. 10 (g)).

上記のようにして作製した太陽電池の変換効率を実施例１と同様に評価した。その結果、変換効率は６．４％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで６．４％、Ａｇで６．５％、Ｃｕで６．１％の光電変換効率を示し、本実施例の効果が得られることが確認された。   The conversion efficiency of the solar cell produced as described above was evaluated in the same manner as in Example 1. As a result, the conversion efficiency was a good value of 6.4%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, the photoelectric conversion efficiencies of 6.4% for Al, 6.5% for Ag, and 6.1% for Cu were confirmed, and it was confirmed that the effect of this example was obtained.

〔参照例２〕
実施例２−１、実施例２−２と同様の方法で光照射面電極１０を備えた多結晶Ｓｉのｐ型基板３０ｐを作製した。次いで、微細構造体５０を形成せずに、ｎ＋層３０ｎ、裏面電極２０を順次積層し太陽電池セルを作製した場合、光電変換効率は６．０％であった。 [Reference Example 2]
A polycrystalline Si p-type substrate 30p provided with the light-irradiated surface electrode 10 was produced in the same manner as in Examples 2-1 and 2-2. Next, when the solar cell was produced by sequentially stacking the n + layer 30n and the back electrode 20 without forming the fine structure 50, the photoelectric conversion efficiency was 6.0%.

〔実施例３−１〕
Ｓｉ基板として多結晶ｐ型Ｓｉ薄膜を用いる場合を図１１を使って説明する。基板となるｐ型Ｓｉ薄膜３０ｐは、ＳｉＯ_２表面に裏面電極２０を形成した基板１００上に、ジクロロシラン、Ｈ_２及びＮ_２を用いたプラズマＣＶＤにより形成した。基板温度４００℃で膜厚１μｍの多結晶Ｓｉ薄膜３０ｐが得られた（図１１（ａ））。ついで実施例２−１と同様にＡｌ多孔質薄膜５０１（図１１（ｂ））、ｎ＋層３０ｎの堆積を行い（図１１（ｃ））、その上に光照射面電極１０を装着し、太陽電池を作製した（図１１（ｄ））。上記のようにして作製した実施例３−１の太陽電池を実施例１と同様に評価した。その結果、光電変換効率は４．９％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｕで５．０％、Ａｇで５．０％、Ｃｕで４．７％の光電変換効率を示し、本発明の効果が得られることが確認された。 [Example 3-1]
The case where a polycrystalline p-type Si thin film is used as the Si substrate will be described with reference to FIG. The p-type Si thin film 30p to be the substrate was formed by plasma CVD using dichlorosilane, H ₂ and N ₂ on the substrate 100 having the back electrode 20 formed on the SiO ₂ surface. A polycrystalline Si thin film 30p having a film thickness of 1 μm was obtained at a substrate temperature of 400 ° C. (FIG. 11A). Next, the Al porous thin film 501 (FIG. 11 (b)) and the n + layer 30n are deposited (FIG. 11 (c)) in the same manner as in Example 2-1, and the light irradiation surface electrode 10 is mounted thereon, A battery was produced (FIG. 11 (d)). The solar cell of Example 3-1 produced as described above was evaluated in the same manner as in Example 1. As a result, the photoelectric conversion efficiency was a good value of 4.9%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, it was confirmed that the photoelectric conversion efficiency was 5.0% with Au, 5.0% with Ag, and 4.7% with Cu, and the effects of the present invention were obtained.

多孔質薄膜５０１の電場増強により、薄膜半導体でも十分に光の吸収が起き、高い変換効率を得る事が出来た。   By enhancing the electric field of the porous thin film 501, sufficient absorption of light occurred even in the thin film semiconductor, and high conversion efficiency could be obtained.

〔実施例３−２〕
実施例３−１の多結晶Ｓｉ薄膜太陽電池におけるＡｌ多孔質薄膜５０１をＡｕ微小体５１０に置き換えた太陽電池を作製した。Ａｕ微小体５１０は、実施例２−２と同様の方法でｐ層３０ｐとｎ＋層３０ｎの境界に作製した。実施例１と同様の評価を行ったところ、光電変換効率は４．９％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで４．８％、Ａｇで４．９％、Ｃｕで４．６％の光電変換効率を示し、本発明の効果が得られることが確認された。 [Example 3-2]
A solar cell in which the Al porous thin film 501 in the polycrystalline Si thin film solar cell of Example 3-1 was replaced with the Au micro object 510 was produced. The Au minute body 510 was produced at the boundary between the p layer 30p and the n + layer 30n in the same manner as in Example 2-2. When the same evaluation as in Example 1 was performed, the photoelectric conversion efficiency was a favorable value of 4.9%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, the photoelectric conversion efficiencies of 4.8% for Al, 4.9% for Ag, and 4.6% for Cu were confirmed, and the effects of the present invention were confirmed.

微細構造体５０の電場増強により、薄膜半導体でも十分に光の吸収が起き、高い変換効率を得る事が出来た。   Due to the electric field enhancement of the fine structure 50, even a thin film semiconductor sufficiently absorbs light, and high conversion efficiency can be obtained.

〔参照例３〕
実施例３−１、実施例３−２と同様の方法でＳｉＯ_２基板上に裏面電極２０、多結晶Ｓｉのｐ型薄膜基板３０ｐを作製した。次いで、微細構造体５０を形成せずに、ｎ＋層３０ｎ、光照射面電極１０を順次積層して太陽電池セルを作製した場合、光電変換効率は４．２％であった。 [Reference Example 3]
A back electrode 20 and a polycrystalline Si p-type thin film substrate 30p were fabricated on a SiO ₂ substrate in the same manner as in Examples 3-1 and 3-2. Next, when the solar cell was produced by sequentially laminating the n + layer 30n and the light irradiation surface electrode 10 without forming the fine structure 50, the photoelectric conversion efficiency was 4.2%.

〔実施例４−１〕
本実施例では、アモルファスＳｉのｐｉｎ構造のｐ層３０ｐとｉ層３０ｉの間にＡｕ多孔質薄膜５０１を形成させた。ここでは、ｐ型基板３０ｐ上のＡｕ薄膜をエッチングしてＡｕ多孔質薄膜５０１を形成し、ｉ層３０ｉ、ｎ層３０ｎを積層することで半導体層中に微細構造体５０を形成した例について図１２を使って述べる。 [Example 4-1]
In this embodiment, the Au porous thin film 501 is formed between the p layer 30p and the i layer 30i having an amorphous Si pin structure. Here, an example is shown in which the Au thin film on the p-type substrate 30p is etched to form the Au porous thin film 501, and the fine structure 50 is formed in the semiconductor layer by laminating the i layer 30i and the n layer 30n. Use 12 to describe.

（ｐ型Ｓｉ基板）
最初の工程として、透光性を有するガラス基板１００上に酸化錫（ＳｎＯ_２）を主成分とする膜を膜厚約５００ｎｍ〜８００ｎｍ、熱ＣＶＤ装置にて約５００℃で成膜処理し、光照射面電極１０を形成した。このとき、光照射面電極１０の表面は適当な凹凸のあるテクスチャーが形成される。次いで、プラズマＣＶＤ装置を用いてｐ層３０ｐを成膜した。ｐ層３０ｐは、ＳｉＨ_４ガスとＨ_２ガスとを主原料に、Ｂ_２Ｈ_６をドーピングガスとして混入し、光照射面電極１０の上に２０ｎｍ成膜された（図１２（ａ））
（ｐ型Ｓｉ基板上にＡｕ多孔質膜）
真空チャンバからこの基板を取り出し、３０ｎｍの厚みを有するＡｕからなる金属薄膜５２０を真空蒸着した（図１２（ｂ））。次いで、ｉ線用ポジ型熱硬化性レジストをスピンコートし、膜厚約１５０ｎｍのレジスト層１０２を形成した。このレジスト層１０２に、鋳型であるスタンパーを用いて、設計した開口構造に対応した微細凹凸パターンを転写した。本例では、石英上に電子線リソグラフィーにて、深さ１２０ｎｍ、直径約３００ｎｍのホールが５００ｎｍ周期の最密充填配列で並んだ表面構造を有するスタンパーを準備した。なお、太陽電池の製造方法では、スタンパーの材料及びスタンパーの微細凹凸構造作成手法は限定されない。例えば、スタンパーを前述した微粒子を用いた方法や、ブロックコポリマーを用いた方法により形成することも可能である。離型用処理として、前記スタンパー表面をパーフルオロポリエーテル等のフッ素系離型剤でコーティングし、スタンパーの表面エネルギーを低くすることで離型性を向上させた。前記レジスト層１０２に前記スタンパーを、ヒータープレートプレスを用いて、基板温度１２５℃、押印圧力６．７ｋＮ／ｃｍ^２にて押し付け、１時間かけて室温に戻し、垂直に離型することでレジスト層１０２に鋳型の反転パターンを転写した。これにより、直径３２０ｎｍの柱状突起が周期的に配列した構造を有する周期開口レジストパターン１０２が作成された（図１２（ｃ））。なお、本実施の形態は、熱ナノインプリントに限定されるものではなく、光インプリントやソフトインプリントなど、種々のインプリント技術を用いて同様のパターンを形成しても本実施の形態が提供する太陽電池の機能を損なうものではない。 (P-type Si substrate)
As a first step, a film containing tin oxide (SnO ₂ ) as a main component is formed on a light-transmitting glass substrate 100 at a film thickness of about 500 nm to 800 nm at a temperature of about 500 ° C. using a thermal CVD apparatus. The irradiation surface electrode 10 was formed. At this time, a texture with appropriate irregularities is formed on the surface of the light irradiation surface electrode 10. Next, a p-layer 30p was formed using a plasma CVD apparatus. The p layer 30p was formed on the light irradiation surface electrode 10 by mixing SiH ₄ gas and H ₂ gas as main materials and B ₂ H ₆ as a doping gas (FIG. 12A).
(Au porous film on p-type Si substrate)
The substrate was taken out from the vacuum chamber, and a metal thin film 520 made of Au having a thickness of 30 nm was vacuum deposited (FIG. 12B). Next, a positive thermosetting resist for i-line was spin-coated to form a resist layer 102 having a thickness of about 150 nm. A fine concavo-convex pattern corresponding to the designed opening structure was transferred to the resist layer 102 using a stamper as a mold. In this example, a stamper having a surface structure in which holes having a depth of 120 nm and a diameter of about 300 nm are arranged in a close-packed array with a period of 500 nm was prepared on quartz by electron beam lithography. In the solar cell manufacturing method, the material of the stamper and the method for creating the fine uneven structure of the stamper are not limited. For example, the stamper can be formed by a method using the fine particles described above or a method using a block copolymer. As the release treatment, the surface of the stamper was coated with a fluorine-based release agent such as perfluoropolyether, and the release energy was improved by reducing the surface energy of the stamper. The stamper is pressed onto the resist layer 102 using a heater plate press at a substrate temperature of 125 ° C. and a stamping pressure of 6.7 kN / cm ² , returned to room temperature over 1 hour, and then released vertically. A reversal pattern of the template was transferred to 102. As a result, a periodic opening resist pattern 102 having a structure in which columnar protrusions having a diameter of 320 nm are periodically arranged was created (FIG. 12C). Note that the present embodiment is not limited to thermal nanoimprinting, and the present embodiment provides even when similar patterns are formed using various imprinting techniques such as optical imprinting and soft imprinting. It does not impair the function of the solar cell.

このレジストパターンをエッチングマスクとして、前記Ａｕ薄膜５２０のエッチングをイオンビームミリング装置により行った（図１２（ｄ））。エッチング条件は、Ａｒガス：５ｓｃｃｍ、イオンソース出力：５００Ｖ、４０ｍＡで、エッチング時間を４５ｓとした。次に、Ａｕ薄膜５２０上のレジスト層１０２をＯ_２−ＲＩＥによって除去した。 Using this resist pattern as an etching mask, the Au thin film 520 was etched by an ion beam milling apparatus (FIG. 12D). The etching conditions were Ar gas: 5 sccm, ion source output: 500 V, 40 mA, and the etching time was 45 s. Next, the resist layer 102 on the Au thin film 520 was removed by O ₂ -RIE.

以上の工程によって、厚み３０ｎｍ、平均開口面積８．０×１０^−２μｍ^２（開口径３２０ｎｍ）、平均開口率３７．１％、の開口を有するＡｕ多孔質薄膜５０１が得られた（図１２（ｅ））。 Through the above steps, an Au porous thin film 501 having an opening having a thickness of 30 nm, an average opening area of 8.0 × 10 ⁻² μm ² (opening diameter of 320 nm), and an average opening ratio of 37.1% was obtained (FIG. 12). (E)).

（Ａｕ多孔質膜上にｉ層、ｎ層）
再び基板をチャンバに入れ、Ａｕ多孔質薄膜５０１上にアモルファスＳｉのｉ層３０ｉ、ｎ層３０ｎを形成した。ｐ層３０ｐ同様、プラズマＣＶＤ装置を用い、ＳｉＨ_４ガスによりｉ型Ｓｉ層であるｉ層３０ｉを３００ｎｍ（図１２（ｆ））、ＰＨ_３とＳｉＨ_４混合ガスによりｎ層３０ｎを３０ｎｍ順次堆積し、ｐｉｎ型光電変換層６０を形成させた（図１２（ｇ））。このとき、Ａｕ多孔質薄膜５０１の開口にはｉ型アモルファスＳｉ３０ｉが充填された。次いでｎ層３０ｎ表面に裏面電極２０を装着した（図１２（ｈ））。 (I layer, n layer on Au porous film)
The substrate was again placed in the chamber, and an amorphous Si i layer 30 i and an n layer 30 n were formed on the Au porous thin film 501. Similar p layer 30p, a plasma CVD apparatus, SiH ₄ gas by i-type Si layer in which the i-layer 30i to 300 nm (FIG. 12 (f)), 30nm are sequentially deposited an n layer 30n by PH ₃ and SiH ₄ gas mixture A pin type photoelectric conversion layer 60 was formed (FIG. 12G). At this time, the opening of the Au porous thin film 501 was filled with i-type amorphous Si 30i. Next, the back electrode 20 was mounted on the surface of the n layer 30n (FIG. 12 (h)).

（太陽電池セルの作製・特性）
上記のようにして作製した太陽電池の変換効率を実施例１と同様に裏面電極２０を装着し、光電変換効率の評価を行った。その結果、変換効率は４．８％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の検討を行った。例えば、Ａｌで４．７％、Ａｇで４．９％、Ｃｕで４．７％を示し、本実施の形態の効果が得られることが確認された。 (Production and characteristics of solar cells)
As for the conversion efficiency of the solar cell produced as described above, the back electrode 20 was attached in the same manner as in Example 1, and the photoelectric conversion efficiency was evaluated. As a result, the conversion efficiency was a good value of 4.8%. At the same time, the same study was performed when a metal material other than Au was used as the metal thin film 520. For example, Al was 4.7%, Ag was 4.9%, and Cu was 4.7%, and it was confirmed that the effect of this embodiment can be obtained.

またｐ層膜３０ｐとｉ層膜３０ｉとの間には界面特性の向上のためにバッファー層を設けても良い。 Further, a buffer layer may be provided between the p layer film 30p and the i layer film 30i in order to improve interface characteristics.

（ｉ層、ｎ層の間にもＡｕ多孔質膜）
また、ｐ層とｉ層の間だけでなく、ｉ層とｎ層の間にもＡｕ多孔質薄膜５０１を形成した場合、４．９％と良好な値を示した。同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の検討を行った。例えば、Ａｌで４．８％、Ａｇで４．９％、Ｃｕで４．７％を示し、本発明の効果が得られることが確認された。 (Au porous film between i layer and n layer)
Further, when the Au porous thin film 501 was formed not only between the p layer and the i layer but also between the i layer and the n layer, a good value of 4.9% was shown. At the same time, the same investigation was performed when a metal material other than Au was used as the metal thin film 520. For example, Al was 4.8%, Ag was 4.9%, and Cu was 4.7%, confirming that the effects of the present invention were obtained.

〔実施例４−２〕
本実施例では、実施例４−１のアモルファスＳｉ太陽電池において、Ａｕ多孔質薄膜の代わりにＡｇ微小体を利用した例について図１３を使って述べる。 [Example 4-2]
In this example, an example in which an Ag minute body is used instead of the Au porous thin film in the amorphous Si solar cell of Example 4-1, will be described with reference to FIG.

まず、実施例４−１同様、ガラス基板１００上に光照射電極１０、ｐ型アモルファスＳｉ３０ｐを積層した（図１３（ａ））。 First, similarly to Example 4-1, the light irradiation electrode 10 and the p-type amorphous Si 30p were laminated on the glass substrate 100 (FIG. 13A).

次いでｐ型アモルファスＳｉ３０ｐの表面にＡｇ微小体５１０を形成した。微小体５１０の作製方法は、下記の通りである。まず、ｐ型アモルファスＳｉ３０ｐ上にスピンコート法にてレジスト薄膜１０２を積層した（図１３（ｂ））。 Next, an Ag minute body 510 was formed on the surface of the p-type amorphous Si 30p. The manufacturing method of the micro object 510 is as follows. First, the resist thin film 102 was laminated on the p-type amorphous Si 30p by spin coating (FIG. 13B).

該レジスト薄膜１０２に鋳型であるスタンパーを用いて、設計した微粒子構造に対応した微細凹凸パターンを転写した。本実施例では、石英上に電子線リソグラフィーにて、深さ１２０ｎｍ、直径３２０ｎｍのピラーが５００ｎｍ周期の最密充填配列で並んだ表面構造を有するスタンパーを準備し、実施例４−１と同様の方法で多孔性レジストマスク１０２を形成した（図１３（ｃ））。ついで、多孔性レジストマスク上１０２にＡｇを３０ｎｍ真空蒸着し（図１３（ｄ））、超音波洗浄にてレジストを除去することで、ｐ型アモルファスＳｉ３０ｐ上にＡｇのドットパターン５１０が形成された（図１３（ｅ））。   A fine concavo-convex pattern corresponding to the designed fine particle structure was transferred to the resist thin film 102 using a stamper as a mold. In this example, a stamper having a surface structure in which pillars having a depth of 120 nm and a diameter of 320 nm are arranged in a close-packed arrangement with a period of 500 nm is prepared on quartz by electron beam lithography, and the same as in Example 4-1. A porous resist mask 102 was formed by this method (FIG. 13C). Next, Ag was vacuum-deposited on the porous resist mask 102 by 30 nm (FIG. 13D), and the resist was removed by ultrasonic cleaning, whereby an Ag dot pattern 510 was formed on the p-type amorphous Si 30p. (FIG. 13 (e)).

Ａｇ微粒子５１０を積んだｐ型アモルファスＳｉ３０ｐを基板としてＣＶＤによりｉ層３０ｉ（図１３（ｆ））、ｎ層３０ｎ（図１３（ｇ））を積層した。さらに、実施例４−１と同様に裏面電極２０を装着し太陽電池セルを作製した（図１３（ｈ））。 An i layer 30i (FIG. 13 (f)) and an n layer 30n (FIG. 13 (g)) were stacked by CVD using p-type amorphous Si 30p loaded with Ag fine particles 510 as a substrate. Furthermore, the back electrode 20 was mounted in the same manner as in Example 4-1, and a solar battery cell was produced (FIG. 13 (h)).

以上の手順により作製した太陽電池の光電変換効率を実施例１と同様の方法で評価したところ、４．７％と良好な値を示した。また同時に、金属微小体５１０としてＡｇ以外の金属材料を用いた場合についても、同様の検討を行った。例えば、Ａｌで４．６％、Ａｕで４．６％、Ｃｕで４．５％を示し、本発明の効果が得られることが確認された。 When the photoelectric conversion efficiency of the solar cell produced by the above procedure was evaluated in the same manner as in Example 1, it showed a good value of 4.7%. At the same time, the same study was performed when a metal material other than Ag was used as the metal micro-object 510. For example, Al was 4.6%, Au was 4.6%, and Cu was 4.5%, confirming that the effects of the present invention were obtained.

また、ｐ層とｉ層の間だけでなく、ｉ層とｎ層の間にもＡｇ微小体５１０を形成した場合、４．９％と良好な値を示した。同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の検討を行った。例えば、Ａｌで４．８％、Ａｕで４．８％、Ｃｕで４．６％を示し、本実施の形態の効果が得られることが確認された。 Further, when the Ag minute body 510 was formed not only between the p layer and the i layer but also between the i layer and the n layer, a good value of 4.9% was shown. At the same time, the same investigation was performed when a metal material other than Au was used as the metal thin film 520. For example, Al was 4.8%, Au was 4.8%, and Cu was 4.6%, confirming that the effects of the present embodiment can be obtained.

〔参照例４〕
実施例４−１、４−２と同様の手法を用いて、金属微細構造体５０を含まないアモルファスＳｉ太陽電池を作製したところ、変換効率は４．５％であった。 [Reference Example 4]
Using the same method as in Examples 4-1 and 4-2, an amorphous Si solar cell not including the metal microstructure 50 was produced, and the conversion efficiency was 4.5%.

〔実施例５−１〕
本実施例では、プラズマＣＶＤにより微結晶Ｓｉのｐｉｎ構造を形成し、ｐ層３０ｐとｉ層３０ｉの間にＡｇ多孔質薄膜５１０を形成した場合について説明する。 [Example 5-1]
In the present embodiment, a case where a microcrystalline Si pin structure is formed by plasma CVD and an Ag porous thin film 510 is formed between the p layer 30p and the i layer 30i will be described.

（微結晶Ｓｉ（ｐ、ｉ、ｎ）層の堆積）
最初の工程として、実施例４−１同様、ガラス基板１００上に光照射面電極１０を形成したものにｐ型の微結晶Ｓｉ層３０ｐを堆積した。微結晶Ｓｉ層３０ｐは，プラズマＣＶＤを用いて，２００℃以下の基板温度で形成した。微結晶Ｓｉ層３０ｐの作製には，Ｈ_２で希釈されたＳｉＨ_４を原料ガスとして、ドーピングガスとしてＨ_２で希釈されたＢ_２Ｈ_６を使用した。 (Deposition of microcrystalline Si (p, i, n) layer)
As a first step, as in Example 4-1, a p-type microcrystalline Si layer 30p was deposited on the glass substrate 100 on which the light irradiation surface electrode 10 was formed. The microcrystalline Si layer 30p was formed at a substrate temperature of 200 ° C. or lower using plasma CVD. The preparation of the microcrystalline Si layer 30p, an SiH ₄ diluted with _{H 2} as the material gas, using _B 2 _{H 6} diluted with _{H 2} as the doping gas.

次いで、微結晶Ｓｉ層３０ｐ上にＡｇ多孔質薄膜５０１した。Ａｇ多孔質薄膜５０１を配置する方法としては実施例４−１と同様の手法を用いた。   Next, an Ag porous thin film 501 was formed on the microcrystalline Si layer 30p. The same method as in Example 4-1 was used as a method of disposing the Ag porous thin film 501.

Ａｇ多孔質薄膜５２０上に、プラズマＣＶＤによりｉ層３０ｉ、ｎ層３０ｎを形成した。このとき、Ａｇ多孔質薄膜５０１の開口にはｉ型微結晶Ｓｉ３０ｉが充填された。次いで、ｎ層３０ｎの表面に裏面電極２０を装着してセルを作製した。   An i layer 30i and an n layer 30n were formed on the Ag porous thin film 520 by plasma CVD. At this time, the opening of the Ag porous thin film 501 was filled with i-type microcrystalline Si30i. Next, the back electrode 20 was mounted on the surface of the n layer 30n to produce a cell.

上記のようにして作製した太陽電池の変換効率を実施例１と同様に評価した。その結果、変換効率は４．８％と良好な値を示した。また同時に、金属薄膜５２０としてＡｇ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで４．５％、Ａｕで４．６％、Ｃｕで４．４％を示し、本実施の形態の効果が得られることが確認された。   The conversion efficiency of the solar cell produced as described above was evaluated in the same manner as in Example 1. As a result, the conversion efficiency was a good value of 4.8%. At the same time, the same experiment was performed when a metal material other than Ag was used as the metal thin film 520. For example, Al was 4.5%, Au was 4.6%, and Cu was 4.4%, and it was confirmed that the effect of this embodiment can be obtained.

〔実施例５−２〕
本実施例では、プラズマＣＶＤにより微結晶Ｓｉのｐｉｎ構造を形成し、ｐ層３０ｐとｉ層３０ｉの間にＡｕ微小体５１０を形成した。 [Example 5-2]
In this example, a microcrystalline Si pin structure was formed by plasma CVD, and an Au micro object 510 was formed between the p layer 30p and the i layer 30i.

基板１００、光照射面電極１０、微結晶Ｓｉのｐ層３０ｐは実施例５−１と同様に作製した。次いで、ｐ層３０ｐ上にＡｕ微小体５１０を形成した。Ａｕ微小体５１０の作製方法としては、実施例４−１で説明したインプリント法を用いた。ただし、実施例４−１で用いたスタンパーの反転パターンを有するスタンパーを用いた。その結果、円柱形のＡｕ微小体５１０が三角格子状に配列した層を得た。微小体５１０は、高さ３０ｎｍ、平均径３２０ｎｍ、平均体積２．４×１０^−３μｍ^３、２つの隣り合う円柱の中心間の平均距離は５００ｎｍであった。 The substrate 100, the light irradiation surface electrode 10, and the p-layer 30p of microcrystalline Si were produced in the same manner as in Example 5-1. Next, an Au minute body 510 was formed on the p layer 30p. As a manufacturing method of the Au micro object 510, the imprint method described in Example 4-1 was used. However, a stamper having a reversal pattern of the stamper used in Example 4-1 was used. As a result, a layer in which cylindrical Au micro objects 510 were arranged in a triangular lattice pattern was obtained. The micro body 510 had a height of 30 nm, an average diameter of 320 nm, an average volume of 2.4 × 10 ⁻³ μm ³ , and an average distance between the centers of two adjacent cylinders was 500 nm.

その上に、実施例５−１と同様に、プラズマＣＶＤによりｉ層３０ｉ、ｎ層３０ｎを形成し、裏面電極２０を装着してセルを作製した。   On top of that, similarly to Example 5-1, an i layer 30i and an n layer 30n were formed by plasma CVD, and a back electrode 20 was mounted to fabricate a cell.

上記のようにして作製した太陽電池の変換効率を実施例１と同様に評価した。その結果、変換効率は４．５％と良好な値を示した。また同時に、金属薄膜５２０としてＡｌ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで４．５％、Ａｇで４．５％、Ｃｕで４．４％を示し、本実施の形態の効果が得られることが確認された。   The conversion efficiency of the solar cell produced as described above was evaluated in the same manner as in Example 1. As a result, the conversion efficiency was a good value of 4.5%. At the same time, the same experiment was performed when a metal material other than Al was used as the metal thin film 520. For example, Al is 4.5%, Ag is 4.5%, and Cu is 4.4%, and it was confirmed that the effect of this embodiment can be obtained.

〔参照例５〕
実施例５−１、５−２と同様の手法を用いて、微細構造体５０１を含まない微結晶Ｓｉ太陽電池を作製したところ、変換効率は４．１％であった。 [Reference Example 5]
A microcrystalline Si solar cell not including the fine structure 501 was produced using the same method as in Examples 5-1 and 5-2, and the conversion efficiency was 4.1%.

〔実施例６−１〕
本実施例では、多孔質薄膜５０１からなる電場増強層４０を有するＧａＡｓを用いた化合物半導体型太陽電池の製造方法及びその特性について図１４を使って説明する。ここでは、多孔質薄膜５０１としてＡｌ多孔質薄膜５０１を形成した。 [Example 6-1]
In this embodiment, a method for manufacturing a compound semiconductor solar cell using GaAs having an electric field enhancement layer 40 made of a porous thin film 501 and its characteristics will be described with reference to FIG. Here, an Al porous thin film 501 was formed as the porous thin film 501.

まず、ｐ型ＧａＡｓウェハ３０ｐ上にＡｌ多孔質薄膜５０１を形成した。 First, an Al porous thin film 501 was formed on a p-type GaAs wafer 30p.

多孔質薄膜５０１の作製方法は、下記の通りである。まず、ｐ型ＧａＡｓ基板３０ｐ上に実施例２−２と同様の方法でアスペクト比の高いレジストピラーパターン１０２を形成した（図１４（ａ））。できあがった柱状のパターン１０２にＡｌを膜厚３０ｎｍまで蒸着した（図１４（ｂ））。その後、Ｏ_２プラズマによるアッシング処理をした後、水に浸漬し超音波洗浄を行い、柱状のパターン部位１０２を除去するというリフトオフ処理をした結果、所望の開口を有する多孔質薄膜５０１がｐ型ＧａＡｓ基板３０ｐ上に得られた（図１４（ｃ））。 The production method of the porous thin film 501 is as follows. First, a resist pillar pattern 102 having a high aspect ratio was formed on a p-type GaAs substrate 30p in the same manner as in Example 2-2 (FIG. 14A). Al was vapor-deposited on the finished columnar pattern 102 to a film thickness of 30 nm (FIG. 14B). Then, after performing an ashing process using O ₂ plasma, a lift-off process of removing the columnar pattern portion 102 by immersing in water and performing ultrasonic cleaning, the porous thin film 501 having a desired opening is p-type GaAs. Obtained on the substrate 30p (FIG. 14C).

以上の工程によって、厚み３０ｎｍ、平均開口面積２．０×１０^３ｎｍ^２（開口径５０ｎｍ）、隣り合う開口の中心間距離の平均値７０ｎｍ、平均開口率５２％、の開口を有するＡｌ多孔質薄膜５０１を得た。 Through the above steps, Al porous having openings with a thickness of 30 nm, an average opening area of 2.0 × 10 ³ nm ² (opening diameter of 50 nm), an average distance between centers of adjacent openings of 70 nm, and an average opening ratio of 52%. A thin film 501 was obtained.

Ａｌ多孔質薄膜５０１が堆積したｐ型ＧａＡｓ３０ｐを基板としてＭＯＣＶＤによりｎ＋型ＧａＡｓ３０ｎを堆積させた（図１４（ｄ））。このとき、Ａｌ多孔質薄膜５０１の開口にはｎ＋型ＧａＡｓが充填された。   Using the p-type GaAs 30p on which the Al porous thin film 501 was deposited as a substrate, n + type GaAs 30n was deposited by MOCVD (FIG. 14D). At this time, the opening of the Al porous thin film 501 was filled with n + type GaAs.

電極として、照射面であるｐ型ＧａＡｓ３０ｐ表面にはＡｕ／Ａｕ−Ｚｎ（３％）（光照射面電極１０）、裏面であるｎ＋型ＧａＡｓ３０ｎ表面にはＡｕ−Ｇｅ（０．５％）（裏面電極２０）を用いた。電極（光照射面電極１０、裏面電極２０）の形状は実施例１と同様になるよう蒸着法により作製した（図１４（ｅ））。   As an electrode, Au / Au—Zn (3%) (light irradiation surface electrode 10) is applied to the surface of the p-type GaAs 30p that is the irradiation surface, and Au—Ge (0.5%) is applied to the surface of the n + -type GaAs 30n that is the back surface. Electrode 20) was used. The electrodes (light-irradiated surface electrode 10 and back surface electrode 20) were formed by vapor deposition so as to have the same shape as in Example 1 (FIG. 14E).

以上の手順により作製したＧａＡｓ太陽電池の光電変換効率を実施例１と同様の方法で評価したところ、６．２％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｕで６．５％、Ａｇで６．６％、Ｃｕで６．４％を示し、本実施の形態の効果が得られることが確認された。   When the photoelectric conversion efficiency of the GaAs solar cell produced by the above procedure was evaluated by the same method as in Example 1, it was a good value of 6.2%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, 6.5% for Au, 6.6% for Ag, and 6.4% for Cu, and it was confirmed that the effect of the present embodiment can be obtained.

〔実施例６−２〕
本実施例では、微小体５１０からなる電場増強層４０を有するＧａＡｓを用いた化合物半導体型太陽電池の製造方法及びその特性について図１５を使って説明する。ここでは、微小体５１０としてＡｌ微小体を形成した。 [Example 6-2]
In this example, a method for manufacturing a compound semiconductor solar cell using GaAs having an electric field enhancement layer 40 made of a minute body 510 and its characteristics will be described with reference to FIG. Here, an Al micro body was formed as the micro body 510.

まず、ｐ型ＧａＡｓウェハの表面にＡｌ微小体５１０を形成した。 First, an Al micro body 510 was formed on the surface of a p-type GaAs wafer.

微小体５１０の作製方法は、下記の通りである。   The manufacturing method of the micro object 510 is as follows.

まず、ｐ型ＧａＡｓ基板３０（図１５（ａ））にＡｌを真空蒸着により成膜して、３０ｎｍの厚みを有する薄膜５２０を形成した（図１５（ｂ））。次いで、Ａｌ薄膜５２０上に、実施例２−１と同様にシリカ微粒子を用いて、アスペクト比の高いレジストピラー１０２を形成した（図１５（ｃ））。次に、Ａｌ薄膜５２０を前記レジストパターン１０２をマスクとして、ＩＣＰ−ＲＩＥ装置によりエッチングした（図１５（ｄ））。エッチング条件は実施例２−１と同じ条件を用いた。次に、反応性リアクティブエッチング装置を用いてＯ_２エッチングにより残ったレジストマスク１０２を除去し、Ａｌ微小体５１０を形成した（図１５（ｅ））。その結果、微小体５１０の平均径１１２ｎｍ、微小体の中心間距離の平均が２００ｎｍであった。 First, a thin film 520 having a thickness of 30 nm was formed by depositing Al on the p-type GaAs substrate 30 (FIG. 15A) by vacuum deposition (FIG. 15B). Next, a resist pillar 102 having a high aspect ratio was formed on the Al thin film 520 using silica fine particles in the same manner as in Example 2-1 (FIG. 15C). Next, the Al thin film 520 was etched by an ICP-RIE apparatus using the resist pattern 102 as a mask (FIG. 15D). Etching conditions were the same as those in Example 2-1. Next, the remaining resist mask 102 was removed by O ₂ etching using a reactive reactive etching apparatus, and an Al micro-object 510 was formed (FIG. 15E). As a result, the average diameter of the minute bodies 510 was 112 nm, and the average distance between the centers of the minute bodies was 200 nm.

Ａｌ微小体５１０が堆積したｐ型ＧａＡｓ３０ｐを基板としてＭＯＣＶＤによりｎ＋型ＧａＡｓ３０ｎを堆積させた（図１５（ｆ））。   An n + type GaAs 30n was deposited by MOCVD using the p-type GaAs 30p on which the Al microparticles 510 were deposited as a substrate (FIG. 15 (f)).

電極として、照射面であるｐ型ＧａＡｓ３０ｐ表面にはＡｕ／Ａｕ−Ｚｎ（３％）（光照射面電極１０），裏面であるｎ＋型ＧａＡｓ３０ｎ表面にはＡｕ−Ｇｅ（０．５％）（裏面電極２０）を用いた。電極の形状は実施例１と同様になるよう蒸着法により作製した（図１５（ｇ））。   As an electrode, Au / Au—Zn (3%) (light irradiation surface electrode 10) is applied to the surface of the p-type GaAs 30p that is the irradiation surface, and Au—Ge (0.5%) is applied to the surface of the n + -type GaAs 30n that is the back surface. Electrode 20) was used. The electrode was fabricated by vapor deposition so as to have the same shape as in Example 1 (FIG. 15G).

以上の手順により作製したＧａＡｓ太陽電池の光電変換効率を実施例１と同様の方法で評価したところ、６．４％と良好な値を示した。また同時に、金属薄膜５２０としてＡｌ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｕで６．５％、Ａｇで６．６％、Ｃｕで６．３％を示し、本実施の形態の効果が得られることが確認された。   When the photoelectric conversion efficiency of the GaAs solar cell produced by the above procedure was evaluated in the same manner as in Example 1, it showed a good value of 6.4%. At the same time, the same experiment was performed when a metal material other than Al was used as the metal thin film 520. For example, 6.5% for Au, 6.6% for Ag, and 6.3% for Cu, confirming that the effects of the present embodiment can be obtained.

〔参照例６〕
実施例６−１、６−２と同様の手法を用いて、微細構造体５０を含まないＧａＡｓを用いた化合物半導体型太陽電池を作製したところ、変換効率は５．５％であった。 [Reference Example 6]
Using the same method as in Examples 6-1 and 6-2, a compound semiconductor type solar cell using GaAs not including the fine structure 50 was produced. The conversion efficiency was 5.5%.

〔実施例７−１〕
本実施例では、多孔質薄膜５０１からなる電場増強層４０を有するカルコパイライト（ＣＩＧＳ）系化合物半導体型太陽電池の作製方法について図１６を使って説明する。本実施例では、まず、ソーダライムガラスからなる基板１００に下部電極となるＭｏ電極２０を真空蒸着によって成膜した。下部電極２０には、Ｍｏの他にＴｉやＷ等を使用してもかまわない。次に、Ｃｕ、Ｉｎ、Ｇａをスパッタリングで付着させ、プリカーサと呼ばれる層を形成させる。このプリカーサを炉に投入し、Ｈ_２Ｓｅガスの雰囲気中で約５００℃程度の温度でアニールすることにより、プリカーサがＣＩＧＳ層３０となった（図１６（ａ））。 [Example 7-1]
In this example, a method for manufacturing a chalcopyrite (CIGS) compound semiconductor solar cell having an electric field enhancement layer 40 made of a porous thin film 501 will be described with reference to FIGS. In this example, first, a Mo electrode 20 serving as a lower electrode was formed on a substrate 100 made of soda lime glass by vacuum deposition. For the lower electrode 20, Ti, W or the like may be used in addition to Mo. Next, Cu, In, and Ga are deposited by sputtering to form a layer called a precursor. This precursor was put into a furnace and annealed at a temperature of about 500 ° C. in an atmosphere of H ₂ Se gas, whereby the precursor became the CIGS layer 30 (FIG. 16A).

なお、光電変換層６０を形成する工程には、Ｃｕ、Ｉｎ、Ｇａ、およびＳｅを蒸着して膜を形成させたあとアニールをおこなう方法など、いくつかの技術が開発されており、本実施例は上記の方法に限定されず、任意の方法で光電変換層６０を形成させることができる。   In the process of forming the photoelectric conversion layer 60, several techniques have been developed, such as a method of performing annealing after vapor-depositing Cu, In, Ga, and Se to form a film. Is not limited to the above method, and the photoelectric conversion layer 60 can be formed by any method.

次いで、ＣＩＧＳ層３０上にＡｕ多孔質薄膜５０１を形成した。Ａｕ多孔質薄膜５０１の作製方法は、実施例４−１と同様に、ＣＩＧＳ層３０の上にＡｕ薄膜５２０を３０ｎｍ蒸着し、周期開口レジストパターン１０２を形成した（図１６（ｂ）左側）。図１６（ｂ）右側は、図１６（ｂ）左側をレジストパターン１０２側から見た俯瞰図である。実施例４−１と同様、レジストパターン１０２をマスクとしてＡｕをエッチングし、Ａｕ多孔質薄膜５０１を形成した（図１６（ｃ）左側）。図１６（ｃ）右側は、図１６（ｃ）左側をＡｕ多孔質薄膜５０１側から見た俯瞰図である。   Next, an Au porous thin film 501 was formed on the CIGS layer 30. The Au porous thin film 501 was produced by depositing the Au thin film 520 by 30 nm on the CIGS layer 30 to form the periodic opening resist pattern 102 as in Example 4-1 (left side of FIG. 16B). The right side of FIG. 16B is an overhead view of the left side of FIG. 16B viewed from the resist pattern 102 side. Similarly to Example 4-1, Au was etched using the resist pattern 102 as a mask to form an Au porous thin film 501 (left side of FIG. 16C). The right side of FIG. 16C is an overhead view of the left side of FIG. 16C viewed from the Au porous thin film 501 side.

以上の工程により作製したＡｕ多孔質薄膜５０１は、平均開口径３２０ｎｍ、開口率３７．０％であった。   The Au porous thin film 501 produced by the above steps had an average opening diameter of 320 nm and an opening ratio of 37.0%.

作製したＡｕ多孔質薄膜５０１上にＣｄＳ層３０を形成した（図１６（ｄ））。ＣｄＳ層３０は溶液成長法により７０ｎｍの厚みの層を形成した。このとき、Ａｌ開口にはＣｄＳ３０が充填された。ＣｄＳ層３０の上には透明導電膜１０としてＺｎＯをＭＯＣＶＤにより形成し、太陽電池セルを作製した（図１６（ｅ））。   A CdS layer 30 was formed on the produced Au porous thin film 501 (FIG. 16D). As the CdS layer 30, a layer having a thickness of 70 nm was formed by a solution growth method. At this time, the Al opening was filled with CdS30. On the CdS layer 30, ZnO was formed by MOCVD as the transparent conductive film 10 to produce a solar battery cell (FIG. 16 (e)).

以上の手順により作製したカルコパイライト系化合物半導体型太陽電池の光電変換効率を実施例１と同様に評価した。その結果、変換効率は７．１％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで７．０％、Ａｇで７．３％、Ｃｕで７．１％を示し、本実施の形態の効果が得られることが確認された。   The photoelectric conversion efficiency of the chalcopyrite compound semiconductor solar cell produced by the above procedure was evaluated in the same manner as in Example 1. As a result, the conversion efficiency was a good value of 7.1%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, Al was 7.0%, Ag was 7.3%, and Cu was 7.1%, and it was confirmed that the effect of this embodiment can be obtained.

〔実施例７−２〕
本例では、微小体５１０からなる電場増強層４０を有するカルコパイライト系化合物半導体型太陽電池の作製方法について図１７を使って説明する。ここでは、微小体５１０としてＡｕ微小体５１０を形成した。 [Example 7-2]
In this example, a method for manufacturing a chalcopyrite compound semiconductor solar cell having an electric field enhancement layer 40 made of a minute body 510 will be described with reference to FIGS. Here, the Au minute body 510 is formed as the minute body 510.

まず、実施例７−１同様、ソーダライムガラスからなる基板１００、Ｍｏ電極２０、ＣＩＧＳ層３０を準備した（図１７（ａ））。ＣＩＧＳ層３０の上にＡｕ薄膜５２０を３０ｎｍ蒸着し、実施例４−１と同様の方法で周期開口レジストパターンを形成した（図１７（ｂ）左側）。図１７（ｂ）右側は、図１７（ｂ）左側をレジストパターン１０２側から見た俯瞰図である。次いで、ＲＩＥにてＯ_２：５ｓｃｃｍ、Ａｒ：５０ｓｃｃｍ、０．７Ｐａ、１００ｍＴｏｒｒ、ＲＦパワー１００Ｗの条件で３０ｓエッチングを行うことで、開口形状を拡張させ、三角錐状のレジストパターンを形成した（図１７（ｃ）左側）。図１７（ｃ）右側は、図１７（ｃ）左側をレジストパターン１０２側から見た俯瞰図である。得られたレジストパターン１０２をマスクとしてＡｕをエッチングすることで、三角錐状のＡｕ微小体５１０を形成させた（図１７（ｄ））。図１７（ｄ）右側は、図１７（ｄ）左側をＡｕ微小体５１０側から見た俯瞰図である。 First, as in Example 7-1, a substrate 100 made of soda lime glass, an Mo electrode 20, and a CIGS layer 30 were prepared (FIG. 17A). An Au thin film 520 was deposited on the CIGS layer 30 to a thickness of 30 nm, and a periodic opening resist pattern was formed by the same method as in Example 4-1 (left side of FIG. 17B). The right side of FIG. 17B is an overhead view of the left side of FIG. 17B viewed from the resist pattern 102 side. Next, by performing RIE for 30 s under the conditions of O ₂ : 5 sccm, Ar: 50 sccm, 0.7 Pa, 100 mTorr, and RF power 100 W, the opening shape was expanded and a triangular pyramidal resist pattern was formed (FIG. 17 (c) left side). The right side of FIG. 17C is an overhead view of the left side of FIG. 17C viewed from the resist pattern 102 side. By etching Au using the obtained resist pattern 102 as a mask, a triangular pyramid-shaped Au micro object 510 was formed (FIG. 17D). The right side of FIG. 17D is an overhead view of the left side of FIG.

以上の工程により作製したＡｕ微小体５１０は、平均体積６．２×１０^３ｎｍ^３、平均中心間距離１０２ｎｍであった。 The Au microparticles 510 produced by the above process had an average volume of 6.2 × 10 ³ nm ³ and an average center distance of 102 nm.

作製したＡｕ微小体５１０を堆積したＣＩＧＳ３０上にＣｄＳ層３０を形成した（図１７（ｅ））。ＣｄＳ層３０は溶液成長法により７０ｎｍの厚みの層を形成した。ＣｄＳ層３０の上には透明導電膜１０としてＺｎＯをＭＯＣＶＤにより形成し、太陽電池セルを作製した（図１７（ｆ））。   The CdS layer 30 was formed on the CIGS 30 on which the produced Au micro object 510 was deposited (FIG. 17E). As the CdS layer 30, a layer having a thickness of 70 nm was formed by a solution growth method. On the CdS layer 30, ZnO was formed by MOCVD as the transparent conductive film 10 to produce a solar battery cell (FIG. 17 (f)).

以上の手順により作製したカルコパイライト系化合物半導体型太陽電池の光電変換効率を実施例１と同様に評価した。その結果、変換効率は７．０％と良好な値を示した。また同時に、金属薄膜５２０としてＡｕ以外の金属材料を用いた場合についても、同様の実験を行った。例えば、Ａｌで６．９％、Ａｇで７．１％、Ｃｕで６．８％を示し、本実施の形態の効果が得られることが確認された。   The photoelectric conversion efficiency of the chalcopyrite compound semiconductor solar cell produced by the above procedure was evaluated in the same manner as in Example 1. As a result, the conversion efficiency was a good value of 7.0%. At the same time, the same experiment was performed when a metal material other than Au was used as the metal thin film 520. For example, Al was 6.9%, Ag was 7.1%, and Cu was 6.8%, confirming that the effects of the present embodiment can be obtained.

〔参照例７〕
実施例７−１、７−２と同様の手法を用いて、微細構造体５０を含まないカルコパイライト系化合物半導体型太陽電池を作製したところ、変換効率は６．４％であった。 [Reference Example 7]
Using the same method as in Examples 7-1 and 7-2, chalcopyrite compound semiconductor solar cells not including the fine structure 50 were produced. The conversion efficiency was 6.4%.

なお、本発明は、上記した各実施の形態には限定されず、種々変形して実施できることは言うまでもない。   Needless to say, the present invention is not limited to the above-described embodiments and can be implemented with various modifications.

すなわち、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の形態を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   That is, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various forms can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be omitted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

１０・・・光照射面電極、２０・・・裏面電極、３０・・・半導体層、３１・・・光活性層、３２・・・バルク半導体層、４０・・・電場増強層、５０・・・微細構造体、６０・・・光電変換層、７０・・・電子、７１・・・正孔、７２・・・電子の流れ、Ｖ_ｂｉ・・・内蔵電界、１００・・・基板、１０２・・・レジスト層、１０３・・・ＳＯＧ層、１０４・・・ブロックコポリマー層、１０５・・・ミクロドメイン、１０６ａ・・・アクリルモノマーを含む組成物、１０６ｓ・・・シリカ微粒子、５０１・・・多孔質薄膜、５０２・・・微小球体、５０３・・・微小柱体、５０４・・・微小錐体、５１０・・・微小体、５２０・・・金属薄膜、５３０・・・角、ｐ・・・半導体ｐ層、ｉ・・・半導体ｉ層、ｎ・・・半導体ｎ層、７０１・・・光により振動する電子、７０２・・・振動しない電子、７０３・・・電子が密な部分、７０４・・・電子が疎な部分、７０５、７０６・・・微細構造体の端部の下面側、Ｌ・・・光、Ｔ・・・表皮厚、Ｅ・・・局在電場、Ｄ・・・電場強度の観測点 DESCRIPTION OF SYMBOLS 10 ... Light irradiation surface electrode, 20 ... Back electrode, 30 ... Semiconductor layer, 31 ... Photoactive layer, 32 ... Bulk semiconductor layer, 40 ... Electric field enhancement layer, 50 ... Fine structure, 60 ... photoelectric conversion layer, 70 ... electrons, 71 ... holes, 72 ... electron flow, _Vbi ... built-in electric field, 100 ... substrate, 102 ..Resist layer, 103 ... SOG layer, 104 ... Block copolymer layer, 105 ... Micro domain, 106a ... Composition containing acrylic monomer, 106s ... Silica fine particles, 501 ... Porous Thin film, 502 ... microsphere, 503 ... micropillar, 504 ... micropyramid, 510 ... microbody, 520 ... metal thin film, 530 ... square, p ... Semiconductor p layer, i... Semiconductor i layer, n... Semiconductor n layer, 701. ..Electrons that vibrate by light, 702... Electrons that do not vibrate, 703... Electron dense part, 704... Electron sparse part, 705, 706. Side, L ... light, T ... skin thickness, E ... local electric field, D ... observation point of electric field intensity

Claims (7)

二つの電極層と、前記２つの電極層の間に積層された二つの半導体層とで形成される光電変換層と、
隣接する２つの前記半導体層の間に挟まれた金属製の微小体を複数個有する層とを備え、
前記各微小体の体積の平均が５２０ｎｍ^３以上６．５×１０^−２μｍ^３以下の範囲であり、隣り合う２つの前記微小体の間隔の平均は、１００ｎｍ以上１μｍ以下であることを特徴とする光電変換素子。 A photoelectric conversion layer formed by two electrode layers and two semiconductor layers stacked between the two electrode layers;
A layer having a plurality of metallic microscopic bodies sandwiched between two adjacent semiconductor layers,
The average volume of each micro object is in a range of 520 nm ³ or more and 6.5 × 10 ⁻² μm ³ or less, and the average distance between two adjacent micro objects is 100 nm or more and 1 μm or less. A photoelectric conversion element. 前記半導体層の少なくともひとつが、有機物を含む、請求項１に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein at least one of the semiconductor layers contains an organic substance. 前記有機物が、ポリチオフェンおよびその誘導体、ポリピロールおよびその誘導体、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体、オリゴチオフェンおよびその誘導体、ポリビニルカルバゾールおよびその誘導体、ポリシランおよびその誘導体、側鎖または主鎖に芳香族アミンを有するポリシロキサン誘導体、ポリアニリンおよびその誘導体、フタロシアニン誘導体、ポルフィリンおよびその誘導体、ポリフェニレンビニレンおよびその誘導体、ポリチエニレンビニレンおよびその誘導体、フラーレンおよびその誘導体、ポリ（３，４−エチレンジオキシチオフェン）−ポリ（スチレンスルホネート）からなる群から選択される、請求項１または２に記載の光電変換素子。   The organic substance is polythiophene and derivatives thereof, polypyrrole and derivatives thereof, pyrazoline derivatives, arylamine derivatives, stilbene derivatives, triphenyldiamine derivatives, oligothiophene and derivatives thereof, polyvinylcarbazole and derivatives thereof, polysilane and derivatives thereof, side chain or main chain. Polysiloxane derivatives having an aromatic amine in the chain, polyaniline and derivatives thereof, phthalocyanine derivatives, porphyrin and derivatives thereof, polyphenylene vinylene and derivatives thereof, polythienylene vinylene and derivatives thereof, fullerene and derivatives thereof, poly (3,4-ethylene The photoelectric conversion element according to claim 1, which is selected from the group consisting of dioxythiophene) -poly (styrene sulfonate). 第１の半導体層を形成する工程と、
前記第１の半導体層上に金属薄膜層を形成する工程と、
前記金属薄膜層上に凸凹パターンを有するマスクを形成する工程と、
前記マスクを用いて前記金属薄膜層から体積の平均が５２０ｎｍ^３以上６．５×１０^−２μｍ^３以下で、且つ隣り合う２つの間隔の平均が、１００ｎｍ以上１μｍ以下である微小体を形成する工程と、
前記微小体上に第２の半導体層を形成する工程と、
を備えたことを特徴とする光電変換素子の製造方法。 Forming a first semiconductor layer;
Forming a metal thin film layer on the first semiconductor layer;
Forming a mask having an uneven pattern on the metal thin film layer;
Using the mask, a minute body having an average volume of 520 nm ³ or more and 6.5 × 10 ⁻² μm ³ or less and an average of two adjacent intervals of 100 nm or more and 1 μm or less is formed from the metal thin film layer. Process,
Forming a second semiconductor layer on the micro body;
A process for producing a photoelectric conversion element, comprising: 請求項４記載のマスクを形成する工程は、スタンパーを使って前記金属薄膜層上にレジストパターンを形成する工程を有することを特徴とする請求項４に記載の光電変換素子の製造方法。   5. The method of manufacturing a photoelectric conversion element according to claim 4, wherein the step of forming a mask according to claim 4 includes a step of forming a resist pattern on the metal thin film layer using a stamper. 請求項４記載のマスクを形成する工程は、
前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部上にレジストを塗布してレジスト塗布層を形成する工程と、
前記レジスト塗布層の表面に微粒子の単粒子層を形成する工程と、
前記単粒子層をエッチングマスクとして微細凹凸パターンを有するレジストパターンを形成する工程と、
を有することを特徴とする請求項４に記載の光電変換素子の製造方法。 The step of forming the mask according to claim 4 comprises the steps of:
Applying a resist on at least a part of the metal thin film layer or at least a part of the semiconductor layer to form a resist coating layer;
Forming a single particle layer of fine particles on the surface of the resist coating layer;
Forming a resist pattern having a fine concavo-convex pattern using the single particle layer as an etching mask;
The method for producing a photoelectric conversion element according to claim 4, wherein: 講求項４記載のマスクを形成する工程は、
前記金属薄膜層の少なくとも一部あるいは前記半導体層の少なくとも一部の上に中間層を形成する工程と、
前記中間層の表面にブロックコポリマーのミクロドメインを生成させる工程と、
を有することを特徴とする請求項４に記載の光電変換素子の製造方法。 The step of forming the mask according to the claim item 4,
Forming an intermediate layer on at least a part of the metal thin film layer or at least a part of the semiconductor layer;
Generating a micro-domain of a block copolymer on the surface of the intermediate layer;
The method for producing a photoelectric conversion element according to claim 4, wherein: