JP5729983B2 - 情報処理装置、情報処理方法およびプログラム - Google Patents
情報処理装置、情報処理方法およびプログラム Download PDFInfo
- Publication number
- JP5729983B2 JP5729983B2 JP2010262872A JP2010262872A JP5729983B2 JP 5729983 B2 JP5729983 B2 JP 5729983B2 JP 2010262872 A JP2010262872 A JP 2010262872A JP 2010262872 A JP2010262872 A JP 2010262872A JP 5729983 B2 JP5729983 B2 JP 5729983B2
- Authority
- JP
- Japan
- Prior art keywords
- synthesis
- verification
- description
- information processing
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
ここで、用意した入力データを検証対象に供給して挙動を検証する方法を用いる場合、図2の(A)のようにエミュレータ側に検証対象114の回路を配置する。また、コンピュータ(以降、PCと称す)に検証用モデル113をプログラムとして実装する。そして、PCから入力データ103をエミュレータ側の検証対象114に転送する。
図7は本発明の情報処理装置の概略構成を示す。記憶装置(HDDなど)740やROM730は検証用プログラムやOS、および動作合成や論理合成をするためのプログラムおよびコンパイラを格納し、必要に応じてこれらのプログラムのコードをRAM720に読み出しCPU710が実行する。IO760は入出力部であり、エミュレータやデータを保持している外部機器に接続されることでデータの入出力が可能なインターフェースである。バス750は、ROM730、RAM720、CPU710、HDD740およびIO760間でデータやコマンドを伝達可能に接続する。
Claims (9)
- 検証モデルと検証対象を配置するためのエミュレータと接続されている情報処理装置であって、
検証用プログラムのファイル入力に関する記述に基づいて、コンピュータに配置され前記コンピュータから前記エミュレータへデータを転送する第1のデータ転送手段を作成するコンパイル手段と、
前記第1のデータ転送手段からのデータを受信し、受信したデータを前記検証対象に転送する前記検証モデルである第2のデータ転送手段を前記検証用プログラムから生成した動作合成可能な記述に基づいて動作合成及び論理合成することにより生成する生成手段とを有することを特徴とする情報処理装置。 - 前記情報処理装置は更に、
前記生成手段によって作成した第2のデータ転送手段を前記コンピュータの入出力手段によって前記エミュレータに配置する出力手段を有することを特徴とする請求項1に記載の情報処理装置。 - 前記生成手段は前記検証モデルと前記検証対象とを生成し、前記出力手段は前記生成手段によって生成した検証モデルと検証対象とを前記エミュレータに配置することを特徴とする請求項2に記載の情報処理装置。
- 検証用プログラムの各記述について、動作合成又は論理合成が可能か否かを判定する判定手段と、
前記判定手段により動作合成又は論理合成が可能でないと判定される記述に基づいて第1の論理回路をコンパイルするコンパイル手段と、
前記判定手段により動作合成又は論理合成が可能と判定された記述に基づいて動作合成及び論理合成をして第2の論理回路を生成する生成手段とを有することを特徴とする情報処理装置。 - 検証モデルと検証対象を配置するためのエミュレータと接続されている情報処理装置による情報処理方法であって、
検証用プログラムのファイル入力に関する記述に基づいて、コンピュータに配置され前記コンピュータから前記エミュレータへデータを転送する第1のデータ転送手段を作成するコンパイル工程と、
前記第1のデータ転送手段からのデータを受信し、受信したデータを前記検証対象に転送する前記検証モデルである第2のデータ転送手段を前記検証用プログラムから生成した動作合成可能な記述に基づいて動作合成及び論理合成することにより生成する生成工程と
を有することを特徴とする情報処理方法。 - 検証用プログラムに基づいてエミュレーション環境を生成する情報処理装置による情報処理方法であって、前記検証用プログラムの各記述について、動作合成又は論理合成が可能か否かを判定する判定工程と、
前記判定工程において動作合成又は論理合成が可能でないと判定される記述に基づいて第1の論理回路をコンパイルするコンパイル工程と、
前記判定工程において動作合成又は論理合成が可能と判定された記述に基づいて動作合成及び論理合成をして第2の論理回路を生成する合成工程と
を有することを特徴とする情報処理方法。 - 検証モデルと検証対象を配置するためのエミュレータと接続されている情報処理装置であって、
検証用プログラムのファイル入力に関する記述に基づいて、前記情報処理装置に配置され前記情報処理装置から前記エミュレータへデータを転送する第1のデータ転送手段を作成するコンパイラと、
前記第1のデータ転送手段からのデータを受信し、受信したデータを前記検証対象に転送する前記検証モデルである第2のデータ転送手段を前記検証用プログラムから生成した動作合成可能な記述に基づいて動作合成及び論理合成することにより生成する生成手段と
を有することを特徴とする情報処理装置。 - 検証用プログラムに基づいてエミュレーション環境を生成する情報処理装置であって、前記検証用プログラムの各記述について、動作合成又は論理合成が可能か否かを判定する判定手段と、
前記判定手段によって動作合成又は論理合成が可能でないと判定される記述に基づいて第1の論理回路をコンパイルするコンパイル手段と、
前記判定手段によって動作合成又は論理合成が可能と判定された記述に基づいて動作合成及び論理合成をして第2の論理回路を生成する生成手段と
を有することを特徴とする情報処理装置。 - 検証用プログラムの各記述について、動作合成又は論理合成が可能か否かを判定する判定手段と、
前記検証用プログラムに動作合成不可能な記述が含まれると判定された場合、前記検証プログラムからコンピュータ上に実装可能なデータ転送に関する記述と動作合成可能な記述とを生成する生成手段と、
前記コンピュータ上に実装可能なデータ転送に関する記述に基づいて第1の論理回路をコンパイルするコンパイル手段と、
前記動作合成可能な記述に基づいて動作合成と論理合成とをして第2の論理回路を合成する合成手段と、を有することを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262872A JP5729983B2 (ja) | 2010-11-25 | 2010-11-25 | 情報処理装置、情報処理方法およびプログラム |
US13/298,164 US8880387B2 (en) | 2010-11-25 | 2011-11-16 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262872A JP5729983B2 (ja) | 2010-11-25 | 2010-11-25 | 情報処理装置、情報処理方法およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012113568A JP2012113568A (ja) | 2012-06-14 |
JP2012113568A5 JP2012113568A5 (ja) | 2014-01-16 |
JP5729983B2 true JP5729983B2 (ja) | 2015-06-03 |
Family
ID=46127213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010262872A Expired - Fee Related JP5729983B2 (ja) | 2010-11-25 | 2010-11-25 | 情報処理装置、情報処理方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8880387B2 (ja) |
JP (1) | JP5729983B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991824A (en) * | 1997-02-06 | 1999-11-23 | Silicon Graphics, Inc. | Method and system for simultaneous high bandwidth input output |
US5963736A (en) * | 1997-03-03 | 1999-10-05 | Quickturn Design Systems, Inc. | Software reconfigurable target I/O in a circuit emulation system |
AU2003268373A1 (en) * | 2002-09-04 | 2004-03-29 | Mentor Graphics (Holdings) Ltd. | Polymorphic computational system and method |
WO2005018219A2 (en) * | 2003-08-15 | 2005-02-24 | Dice America, Inc. | Apparatus for communicating over a network images captured by a digital camera |
JP2005078402A (ja) * | 2003-09-01 | 2005-03-24 | Nec Engineering Ltd | 電子回路の動作合成方法 |
JP4567400B2 (ja) * | 2004-08-19 | 2010-10-20 | 富士通株式会社 | 半導体集積回路のエミュレータ |
US8336036B2 (en) * | 2008-11-21 | 2012-12-18 | Korea University Industrial & Academic Collaboration Foundation | System and method for translating high programming level languages code into hardware description language code |
US8572434B2 (en) * | 2010-09-29 | 2013-10-29 | Sepaton, Inc. | System health monitor |
-
2010
- 2010-11-25 JP JP2010262872A patent/JP5729983B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-16 US US13/298,164 patent/US8880387B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012113568A (ja) | 2012-06-14 |
US20120136642A1 (en) | 2012-05-31 |
US8880387B2 (en) | 2014-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210081258A1 (en) | Synthesis Path For Transforming Concurrent Programs Into Hardware Deployable on FPGA-Based Cloud Infrastructures | |
US7418681B2 (en) | Simulation system, simulation method and simulation program for verifying logic behavior of a semiconductor integrated circuit | |
CN109783954B (zh) | 一种ies联合fpga硬件仿真加速*** | |
JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US10586003B1 (en) | Circuit design using high level synthesis and linked hardware description language libraries | |
US10180850B1 (en) | Emulating applications that use hardware acceleration | |
US20180113961A1 (en) | Bandwidth Test In Networking System-On-Chip Verification | |
US9864828B1 (en) | Hardware acceleration device handoff for using programmable integrated circuits as hardware accelerators | |
US10678976B2 (en) | Generic protocol analyzer for circuit design verification | |
US20140100841A1 (en) | Testing a Hardware Emulation Model of a Circuit with Software Checker Routines Designed for an RTL Model of the Circuit | |
JP3852741B2 (ja) | 高位合成方法および高位合成装置 | |
JP5236908B2 (ja) | エミュレーションシステム | |
JP2006285333A (ja) | 動作合成装置及び方法 | |
JP2004054755A (ja) | システムレベル設計方法及びシステムレベル設計装置 | |
US10664637B2 (en) | Testbench restoration based on capture and replay | |
US9824173B1 (en) | Software development-based compilation flow for hardware implementation | |
US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
US20210150110A1 (en) | High Speed, Low Hardware Footprint Waveform | |
US7228513B2 (en) | Circuit operation verification device and method | |
US20020188432A1 (en) | Circuit model generation and circuit model testing | |
US10546081B2 (en) | Full memory logical erase for circuit verification | |
Melnyk | Self-Configurable FPGA-Based Computer Systems: Basics and Proof of Concep | |
JP5297707B2 (ja) | シミュレーションシステムおよびシミュレーション方法、hils装置、ならびにシミュレーション支援装置、方法およびプログラム。 | |
JP6265788B2 (ja) | シミュレーション装置及びインタフェースモジュール生成装置及びプログラム | |
Huggi et al. | Design and verification of memory elements using python |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150407 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5729983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |