JP5726609B2 - 容量素子および半導体装置 - Google Patents
容量素子および半導体装置 Download PDFInfo
- Publication number
- JP5726609B2 JP5726609B2 JP2011090906A JP2011090906A JP5726609B2 JP 5726609 B2 JP5726609 B2 JP 5726609B2 JP 2011090906 A JP2011090906 A JP 2011090906A JP 2011090906 A JP2011090906 A JP 2011090906A JP 5726609 B2 JP5726609 B2 JP 5726609B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitive element
- electrodes
- terminal portion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
L1=1/(1/La+1/Lb) ‥‥(1)
なお、自己インダクタンスLa、Lbは、長さDtの電極ELをDa:Dbに分割しないときの自己インダクタンスL(電極ELの1本分の自己インダクタンスL)を用いて、式(2)、式(3)でそれぞれ表される。
La=L・Da/(Da+Db) ‥‥(2)
Lb=L・Db/(Da+Db) ‥‥(3)
したがって、電極EL10の自己インダクタンスL1は、式(2)、式(3)を式(1)に代入することにより、式(4)で表される。
L1=L・Da・Db/((Da+Db)^2) ‥‥(4)
ここで、式(4)中の^はべき乗演算子である。また、電極EL20の自己インダクタンスL2は、電極EL10の自己インダクタンスL1と同様に、式(5)で表される。
L2=L・Da・Db/((Da+Db)^2) ‥‥(5)
自己インダクタンスの合計(容量素子CAPの自己インダクタンス)をL12としたとき、自己インダクタンスL12は、式(6)で表される。
L12=L1+L2=2・L・Da・Db/((Da+Db)^2) ‥‥(6)
次に、電極EL10、EL20間の相互インダクタンスについて考える。例えば、電極EL10、EL20の電流が逆向きになる部分(長さDbの部分)の相互インダクタンスMaは、長さDtの電極ELをDa:Dbに分割しないときの電極EL10、EL20間の相互インダクタンスMを用いて、式(7)で表される。また、電極EL10、EL20の電流が同じ向きになる部分(長さDcの部分)の相互インダクタンスMbは、相互インダクタンスMを用いて、式(8)で表される。
Ma=M・Db/(Da+Db) ‥‥(7)
Mb=M・Dc/(Da+Db) ‥‥(8)
なお、相互インダクタンスMaは、電極EL10、EL20に流れる電流の向きが互いに逆のため、負に作用する。また、相互インダクタンスMbは、電極EL10、EL20に流れる電流の向きが互いに同じため、正に作用する。したがって、容量素子CAPの寄生インダクタンスLtは、式(9)で表される。さらに、式(9)に、式(6)−式(8)を代入することにより、式(10)が得られる。
Lt=L12+2・(Mb−2・Ma) ‥‥(9)
Lt=2・L・Da・Db/((Da+Db)^2)+2・M・(Dc−2・Db)/(Da+Db) ‥‥(10)
なお、長さDcは、長さDaが長さDb以上のとき、“Da−Db”で表される。したがって、長さDaが長さDb以上のとき、容量素子CAPの寄生インダクタンスLtは、式(11)で表される。
Lt=2・L・Da・Db/((Da+Db)^2)+2・M・(Da−3・Db)/(Da+Db) ‥‥(11)
式(11)より、長さDa、Dbが互いに同じとき(Da=Dbのとき)、容量素子CAPの寄生インダクタンスLtが最小になることが分かる。例えば、端子部TE10、TE20が電極EL10、EL20の中心に配置されたとき(Da=Dbのとき)の容量素子CAPの寄生インダクタンスLt_cは、式(12)で表される。
Lt_c=L/2−2・M ‥‥(12)
この実施形態では、端子部TE10、TE20が電極EL10、EL20の中心に配置されたとき、容量素子CAPの寄生インダクタンスLtが最小になる。なお、例えば、電極EL10、EL20の長さが互いに異なるときには、電極EL10、EL20が互いに対向する部分の長さが、長さDtに対応する。そして、電極EL10、EL20が互いに対向する部分の端部は、各距離Da、Dbの起点となる端部に対応する。
相互インダクタンスMは、電極EL100、EL200に流れる電流の向きが互いに逆のため、負に作用する。これにより、容量素子CAP100では、例えば、端子部TE10、TE20が電極ELの延在方向の一方側の端部および他方側の端部にそれぞれ配置される容量素子に比べて、寄生インダクタンスを削減できる。しかしながら、容量素子CAP100の寄生インダクタンスLt_exは、例えば、図2で説明した式(12)で表される寄生インダクタンスLt_cに比べて、大きい。すなわち、この実施形態では、容量素子CAPの寄生インダクタンスLtを、比較例の容量素子100に比べて、小さくできる。
Claims (6)
- 互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第1端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第2端子部とを備え、
前記第1端子部は、前記一方の電極の一端部から第1距離離れた位置に設けられ、
前記第2端子部は、前記他方の電極の一端部から第2距離離れた位置に設けられ、
前記第1距離および前記第2距離は、前記一方の電極および前記他方の電極に対する前記第1端子部および前記第2端子部の位置と容量素子の特性との関係に基づいて設定され、前記電極の長手方向における前記電極の長さに対して、10分の3以上かつ10分の7以下であり、
前記電極の長手方向における前記第1端子部および前記第2端子部の長さは、前記電極の短手方向における前記電極の長さ以下であること
を特徴とする容量素子。 - 前記一方の電極の一端部は、前記他方の電極の一端部と同じ側の端部であり、
前記第1距離と前記第2距離との和は、前記電極の長手方向における前記電極の長さと同じであること
を特徴とする請求項1記載の容量素子。 - 前記第1端子部は、前記一方の電極の中央に配置され、
前記第2端子部は、前記他方の電極の中央に配置されていること
を特徴とする請求項1記載の容量素子。 - 前記一対の電極を含む複数の容量部を備え、
複数の前記容量部は、互いに間隔を置いて多層に重ねられ、
互いに隣接する層の一方の前記一対の電極は、他方の前記一対の電極に前記第1端子部および前記第2端子部によりそれぞれ接続されていること
を特徴とする請求項1記載の容量素子。 - 前記容量部は、各層に複数配置され、
最上層の前記一対の電極にそれぞれ設けられた前記第1端子部および前記第2端子部は、前記各電極の中心から互いに逆方向に離れた位置に配置されていること
を特徴とする請求項4記載の容量素子。 - 容量素子を含む回路を備え、
前記容量素子は、
互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第1端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第2端子部とを備え、
前記第1端子部は、前記一方の電極の一端部から第1距離離れた位置に設けられ、
前記第2端子部は、前記他方の電極の一端部から第2距離離れた位置に設けられ、
前記第1距離および前記第2距離は、前記一方の電極および前記他方の電極に対する前記第1端子部および前記第2端子部の位置と容量素子の特性との関係に基づいて設定され、前記電極の長手方向における前記電極の長さに対して、10分の3以上かつ10分の7以下であり、
前記電極の長手方向における前記第1端子部および前記第2端子部の長さは、前記電極の短手方向における前記電極の長さ以下であること
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011090906A JP5726609B2 (ja) | 2011-04-15 | 2011-04-15 | 容量素子および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011090906A JP5726609B2 (ja) | 2011-04-15 | 2011-04-15 | 容量素子および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227204A JP2012227204A (ja) | 2012-11-15 |
JP5726609B2 true JP5726609B2 (ja) | 2015-06-03 |
Family
ID=47277071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011090906A Active JP5726609B2 (ja) | 2011-04-15 | 2011-04-15 | 容量素子および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5726609B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014843B2 (en) * | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
US10026685B2 (en) | 2015-09-25 | 2018-07-17 | Qualcomm Incorporated | Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency |
EP3514828B1 (en) * | 2018-01-19 | 2021-08-25 | Socionext Inc. | Semiconductor integrated circuitry |
JP7165612B2 (ja) * | 2019-03-27 | 2022-11-04 | 日産自動車株式会社 | 半導体コンデンサ装置及び半導体コンデンサ装置モジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116981A (ja) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | 電子装置 |
WO2005001926A1 (ja) * | 2003-06-30 | 2005-01-06 | Sanyo Electric Co., Ltd | 集積回路及びその設計方法 |
JP4327109B2 (ja) * | 2005-02-23 | 2009-09-09 | 新日本無線株式会社 | 容量素子 |
CN101803004B (zh) * | 2007-10-03 | 2012-10-10 | 富士通半导体股份有限公司 | 电容元件及半导体器件 |
-
2011
- 2011-04-15 JP JP2011090906A patent/JP5726609B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012227204A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW569253B (en) | Multilayer ceramic electronic device | |
TWI382434B (zh) | Equivalent series resistance adjustment method for laminated capacitors and laminated capacitors | |
US7251115B2 (en) | Multilayer capacitor | |
JP6303123B2 (ja) | コモンモードノイズフィルタ | |
US20090244807A1 (en) | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network | |
US7663862B2 (en) | Multilayer capacitor | |
TW200540889A (en) | Multilayer capacitor | |
JP4378370B2 (ja) | 積層コンデンサ | |
JP5726609B2 (ja) | 容量素子および半導体装置 | |
US11901401B2 (en) | Semiconductor device | |
JP4475338B2 (ja) | 積層コンデンサ | |
WO2015037374A1 (ja) | インダクタおよび帯域除去フィルタ | |
JP5039772B2 (ja) | 積層型チップキャパシタ | |
TW201312613A (zh) | 具有多樣寬度之指的指叉式電容器 | |
JPWO2007063704A1 (ja) | 積層コンデンサおよびその実装構造 | |
JP2008021861A (ja) | 貫通型積層コンデンサ | |
JP3847234B2 (ja) | 積層コンデンサ | |
JP5141715B2 (ja) | 積層コンデンサ | |
JP5522039B2 (ja) | 半導体装置 | |
JP5741416B2 (ja) | 電子部品の実装構造 | |
US20240080968A1 (en) | Circuit element | |
JP2010219143A (ja) | 積層コンデンサ | |
JP2008211238A (ja) | 積層コンデンサ | |
JP2006157035A (ja) | 電子部品の実装構造 | |
JP2018530928A (ja) | 横方向フラックスコンデンサを備える集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150219 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150401 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5726609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |