JP5722499B2 - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP5722499B2
JP5722499B2 JP2014505836A JP2014505836A JP5722499B2 JP 5722499 B2 JP5722499 B2 JP 5722499B2 JP 2014505836 A JP2014505836 A JP 2014505836A JP 2014505836 A JP2014505836 A JP 2014505836A JP 5722499 B2 JP5722499 B2 JP 5722499B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
regulator
voltage
monitor signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014505836A
Other languages
Japanese (ja)
Other versions
JPWO2013140505A1 (en
Inventor
太亮 尾崎
太亮 尾崎
孝徳 山添
孝徳 山添
哲史 河村
哲史 河村
裕紀 若菜
裕紀 若菜
内山　博幸
博幸 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of JP5722499B2 publication Critical patent/JP5722499B2/en
Publication of JPWO2013140505A1 publication Critical patent/JPWO2013140505A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Description

本発明は、電源回路に関し、特に、高周波信号を整流して直流電源を供給する電源生成に有効な技術に関する。   The present invention relates to a power supply circuit, and more particularly to a technique effective for generating a power supply that rectifies a high-frequency signal and supplies a DC power.

アンテナ、および半導体集積回路装置を搭載した非接触電子装置、いわゆるＩＣタグは、無線通信による個体識別を可能とし、識別対象物の生産や管理などに広く利用されている。   An antenna and a non-contact electronic device on which a semiconductor integrated circuit device is mounted, so-called IC tag, enables individual identification by wireless communication and is widely used for production and management of identification objects.

ＩＣタグは、リーダ・ライタ装置との間で情報・電力の授受を行い、ＩＣタグが保持しているデータを送信し、リーダ・ライタ装置から送信されたデータの保持など様々な機能を実現する。   The IC tag exchanges information and power with the reader / writer device, transmits data held by the IC tag, and realizes various functions such as holding data transmitted from the reader / writer device. .

この種のＩＣタグには、受信した電波を論理回路の動作電圧に変換する電源回路が備えられている。ＩＣタグでは、該ＩＣタグとリーダ・ライタ装置との距離によって印加される信号の電圧振幅が大きく変化する。そのため、電源回路は、レギュレータ回路を有しており、ＩＣタグに設けられた論理回路に過大な電圧が印加されないように電源電圧が調整されている。   This type of IC tag is provided with a power supply circuit that converts received radio waves into an operating voltage of a logic circuit. In the IC tag, the voltage amplitude of the applied signal varies greatly depending on the distance between the IC tag and the reader / writer device. For this reason, the power supply circuit has a regulator circuit, and the power supply voltage is adjusted so that an excessive voltage is not applied to the logic circuit provided in the IC tag.

一般的に、レギュレータ回路は、電圧モニタ回路によって電源電圧の状態を判定し、電圧レベルを調整する一種の負帰還回路となっている。電圧モニタ回路は、電源回路が生成する電源電圧と基準電圧との比較を行い、該電源電圧の電圧レベルを判定している。   Generally, the regulator circuit is a kind of negative feedback circuit that determines the state of the power supply voltage by a voltage monitor circuit and adjusts the voltage level. The voltage monitor circuit compares the power supply voltage generated by the power supply circuit with a reference voltage, and determines the voltage level of the power supply voltage.

この種の電源回路の電源調整技術としては、出力電圧とグランド電圧との間に負荷側の負荷と並列に接続される抵抗値を制御し、出力電圧の電圧値を制御するレギュレータを有するもの（例えば、特許文献１参照）、過剰受給時に抵抗をＩＣチップの負荷抵抗に並列接続してＩＣチップ全体のインピーダンスを下げ、アンテナのＱ値を低くするもの（例えば、特許文献２参照）や、動作用直流電圧のクランプ動作を該動作用直流電圧の平均的な値に応じて制御し、駆動磁界が極端に強いエリアでもＡＳＫ（Amplitude Shift Keying）復調を良好に行うようにするもの（例えば、特許文献３参照）などが知られている。   As a power supply adjustment technology for this type of power supply circuit, there is a regulator that controls the resistance value connected in parallel with the load on the load side between the output voltage and the ground voltage, and controls the voltage value of the output voltage ( For example, refer to Patent Document 1), a resistor connected in parallel with the load resistance of the IC chip at the time of excessive reception, lowering the impedance of the entire IC chip, and lowering the Q value of the antenna (for example, refer to Patent Document 2) DC voltage clamping operation is controlled according to the average value of the operating DC voltage so that ASK (Amplitude Shift Keying) demodulation is performed well even in an area where the driving magnetic field is extremely strong (for example, patents) Document 3) is known.

特開２００５−２１６１３４号公報JP 2005-216134 A 特開２００５−２０２７２１号公報JP 2005-202721 A 特開２００３−０８５５０６号公報JP 2003-085506 A

ところが、上記のような電源回路における電源電圧の調整技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventors have found that the power supply voltage adjustment technique in the power supply circuit as described above has the following problems.

前述したように、ＩＣタグは、リーダ・ライタ装置との距離によって印加される信号の電圧振幅が大きく変化してしまうために、レギュレータ回路における負帰還のレスポンス調整が難しいという問題がある。   As described above, the IC tag has a problem that it is difficult to adjust the negative feedback response in the regulator circuit because the voltage amplitude of the applied signal greatly changes depending on the distance from the reader / writer device.

例えば、レギュレータ回路における負帰還のレスポンス速度を上げると、ＩＣタグのアンテナ端子に印加される信号の条件によっては、過剰な負帰還によって電源電圧が発振してしまい、ＩＣタグの論理回路が正常に動作しない恐れが生じる。   For example, if the response speed of the negative feedback in the regulator circuit is increased, the power supply voltage oscillates due to excessive negative feedback depending on the condition of the signal applied to the antenna terminal of the IC tag, and the logic circuit of the IC tag becomes normal. There is a risk of not working.

一方、レギュレータ回路における負帰還のレスポンス速度を下げた場合、ＩＣタグの論理回路に過剰な電圧レベルの電源電圧が印加されてしまい、この場合においても、論理回路が正常に動作しない場合がある。   On the other hand, when the response speed of the negative feedback in the regulator circuit is lowered, an excessive power supply voltage is applied to the logic circuit of the IC tag. Even in this case, the logic circuit may not operate normally.

また、ＩＣタグは、シリコンを用いた、いわゆるＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を主に用いて製造されているが、近年では、該ＭＯＳＦＥＴでは達成困難なＩＣタグやＩＣタグの新規機能を実現する、半導体材料やトランジスタ構造が提案されている。   In addition, IC tags are manufactured mainly using so-called MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) using silicon, but in recent years, IC tags and new functions of IC tags that are difficult to achieve with the MOSFETs have been developed. Realized semiconductor materials and transistor structures have been proposed.

その半導体材料としては、例えば、アモルファスＩｎ（インジウム）−Ｇａ（ガリウム）−Ｚｎ（亜鉛）−Ｏ（酸素）、および亜鉛・スズ・酸化物（ZTO：Zinc Tin Oxide)などの金属酸化物材料を用いたトランジスタや、半導体特性を有する有機物を用いたトランジスタが存在する。   As the semiconductor material, for example, metal oxide materials such as amorphous In (indium) -Ga (gallium) -Zn (zinc) -O (oxygen) and zinc-tin-oxide (ZTO) are used. There are transistors used and transistors using an organic material having semiconductor characteristics.

上記のような金属酸化物、あるいは半導体特性を有する有機物などを用いてトランジスタを形成する場合には、薄膜トランジスタ(TFT:Thin Film Transistor)構造などが利用される。   In the case of forming a transistor using the above metal oxide or an organic material having semiconductor characteristics, a thin film transistor (TFT) structure or the like is used.

特に、金属酸化物を用いてトランジスタを作成する場合、主にＮ型トランジスタとなり、Ｐ型トランジスタも作成されているが、移動度の観点では、Ｎ型トランジスタが優れている。   In particular, when a transistor is formed using a metal oxide, an N-type transistor is mainly formed, and a P-type transistor is also formed. However, an N-type transistor is superior in terms of mobility.

このような新規な材料、あるいはデバイスで構成されたＩＣタグであっても、既存のＩＣタグと同様の通信形態や通信範囲などが求められている。   Even for such an IC tag composed of a new material or a device, a communication form and a communication range similar to those of an existing IC tag are required.

シリコンを基盤とするＩＣチップの場合、前述した電圧モニタ回路が電源電圧と比較する基準電圧は、例えば、バンドギャップ回路を用いて生成している。しかしながら、金属酸化物半導体をベースとしたＴＦＴなどを用いてＩＣチップを構成する場合には、ＰＮ接合を用いた半導体素子の成形が困難である。   In the case of an IC chip based on silicon, the reference voltage that the above-described voltage monitor circuit compares with the power supply voltage is generated using, for example, a band gap circuit. However, when an IC chip is configured using a TFT based on a metal oxide semiconductor, it is difficult to form a semiconductor element using a PN junction.

よって、基準電圧を生成するバンドギャップ回路に用いられるＰＮ接合のダイオードなどを形成することができず、高精度な基準電圧の生成が困難となり、十分な電源電圧の安定化ができないという問題がある。   Therefore, a PN junction diode used for a band gap circuit for generating a reference voltage cannot be formed, and it is difficult to generate a high-accuracy reference voltage, and the power supply voltage cannot be sufficiently stabilized. .

本発明の目的は、金属酸化物半導体、または有機物半導体をベースとしたトランジスタを用いて構成された電源回路であっても、高精度で安定した電源電圧の供給を実現することできる技術を提供することにある。   An object of the present invention is to provide a technique capable of realizing a highly accurate and stable supply of a power supply voltage even in a power supply circuit configured using a transistor based on a metal oxide semiconductor or an organic semiconductor. There is.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

一実施の形態は、リーダ・ライタ装置から受けた電波を電力に変換し、情報をリーダ・ライタ装置に返信するＩＣタグに用いられる半導体集積回路装置である。この半導体集積回路装置は、論理回路に動作電源を供給する電源回路を有し、該電源回路は、変換された電力を直流電力に変換し、第１の電源電圧として出力する整流回路と、第１のモニタ信号に基づいて、第１の電源電圧をレギュレートし、第２の電源電圧を生成する第１のレギュレータとを有する。   One embodiment is a semiconductor integrated circuit device used for an IC tag that converts radio waves received from a reader / writer device into electric power and returns information to the reader / writer device. The semiconductor integrated circuit device has a power supply circuit that supplies operating power to a logic circuit, the power supply circuit converts the converted power into DC power, and outputs it as a first power supply voltage; And a first regulator that regulates the first power supply voltage and generates the second power supply voltage based on the one monitor signal.

また、第２のモニタ信号に基づいて、第１のレギュレータが生成した第２の電源電圧をレギュレートし、論理回路の動作電源として供給する第３の電源電圧を生成する第２のレギュレータと、第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタし、第１、および第２のモニタ信号を出力する電圧モニタ回路とを有する。   A second regulator that regulates the second power supply voltage generated by the first regulator based on the second monitor signal and generates a third power supply voltage to be supplied as an operation power supply for the logic circuit; A voltage monitor circuit that monitors a voltage level of a third power supply voltage generated by the second regulator and outputs first and second monitor signals.

電圧モニタ回路は、第１のモニタ信号、および第２のモニタ信号を異なるタイミングによってそれぞれ出力する。   The voltage monitor circuit outputs the first monitor signal and the second monitor signal at different timings.

また、他の実施の形態は、リーダ・ライタ装置から受けた電波を電力に変換し、情報を前記リーダ・ライタ装置に返信するＩＣタグに用いられる半導体集積回路装置である。この半導体集積回路装置は、電源回路を有する。   Another embodiment is a semiconductor integrated circuit device used for an IC tag that converts radio waves received from a reader / writer device into electric power and returns information to the reader / writer device. This semiconductor integrated circuit device has a power supply circuit.

電源回路は、変換された前記電力を直流電力に変換し、第１の電源電圧として出力する整流回路と、第１のモニタ信号に基づいて前記整流回路が生成した第１の電源電圧をレギュレートし、第２の電源電圧を生成する第１のレギュレータとを有する。   The power supply circuit converts the converted power into DC power and outputs the first power supply voltage as a first power supply voltage, and regulates the first power supply voltage generated by the rectifier circuit based on a first monitor signal And a first regulator for generating a second power supply voltage.

また、第２のモニタ信号に基づいて前記第１のレギュレータが生成した第２の電源電圧をレギュレートし、論理回路の動作電源として供給する第３の電源電圧を生成する第２のレギュレータと、前記第１のレギュレータが生成した第２の電源電圧の電圧レベルをモニタし、前記第１のモニタ信号を出力する第１の電圧モニタ回路と、前記第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタし、前記第２のモニタ信号を出力する第２の電圧モニタ回路とを有する。   A second regulator for regulating a second power supply voltage generated by the first regulator based on a second monitor signal and generating a third power supply voltage to be supplied as an operation power supply for the logic circuit; A first voltage monitor circuit that monitors the voltage level of the second power supply voltage generated by the first regulator and outputs the first monitor signal; and a third power supply voltage generated by the second regulator And a second voltage monitor circuit for outputting the second monitor signal.

そして、第１の電圧モニタ回路は、第１の電圧モニタ回路は、第２の電圧モニタ回路が出力する第２のモニタ信号とは異なるタイミングにおいて第１のモニタ信号を出力し、第２の電圧モニタ回路は、第１の電圧モニタ回路が出力する第１のモニタ信号とは異なるタイミングにおいて第２のモニタ信号を出力する。   The first voltage monitor circuit outputs the first monitor signal at a timing different from the second monitor signal output from the second voltage monitor circuit, and the second voltage monitor circuit The monitor circuit outputs the second monitor signal at a timing different from the first monitor signal output from the first voltage monitor circuit.

さらに、他の実施の形態は、論理回路路と、前記論理回路の動作電源を生成する電源回路とを有する半導体集積回路装置である。電源回路は、第１のモニタ信号に基づいて第１の電源電圧をレギュレートし、第２の電源電圧を生成する第１のレギュレータと、第２のモニタ信号に基づいて前記第１のレギュレータが生成した第２の電源電圧をレギュレートし、前記論理回路の動作電源として供給する第３の電源電圧を生成する第２のレギュレータとを有する。   Furthermore, another embodiment is a semiconductor integrated circuit device having a logic circuit path and a power supply circuit for generating an operating power supply for the logic circuit. The power supply circuit regulates the first power supply voltage based on the first monitor signal and generates a second power supply voltage; and the first regulator based on the second monitor signal And a second regulator that regulates the generated second power supply voltage and generates a third power supply voltage to be supplied as an operation power supply for the logic circuit.

さらに、前記第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタし、前記第１、および前記第２のモニタ信号を出力する電圧モニタ回路とを有し、電圧モニタ回路は、前記第１のモニタ信号、および前記第２のモニタ信号を異なるタイミングによってそれぞれ出力する。   And a voltage monitor circuit that monitors a voltage level of the third power supply voltage generated by the second regulator and outputs the first and second monitor signals. The voltage monitor circuit includes: The first monitor signal and the second monitor signal are output at different timings.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

安定した高精度の動作電源を生成することができる。   A stable and highly accurate operating power supply can be generated.

本実施の形態１によるＩＣタグシステムにおける一例を示す説明図である。It is explanatory drawing which shows an example in the IC tag system by this Embodiment 1. FIG. 図１のＩＣタグに設けられたＩＣチップの構成の一例を示す説明図である。It is explanatory drawing which shows an example of a structure of the IC chip provided in the IC tag of FIG. 図２のＩＣチップに設けられた整流回路の一例を示す説明図である。FIG. 3 is an explanatory diagram illustrating an example of a rectifier circuit provided in the IC chip of FIG. 2. 図２のＩＣチップに設けられた整流回路の他の例を示す説明図である。It is explanatory drawing which shows the other example of the rectifier circuit provided in the IC chip of FIG. 図２のＩＣチップに設けられた電圧モニタ回路の一例を示す説明図である。FIG. 3 is an explanatory diagram illustrating an example of a voltage monitor circuit provided in the IC chip of FIG. 2. 図２のＩＣチップに設けられたレギュレータ回路の一例を示す説明図である。FIG. 3 is an explanatory diagram illustrating an example of a regulator circuit provided in the IC chip of FIG. 2. 図６のレギュレータ回路の他の構成例を示す説明図である。FIG. 7 is an explanatory diagram illustrating another configuration example of the regulator circuit of FIG. 6. 図６のレギュレータ回路のさらに他の構成例を示す説明図である。FIG. 7 is an explanatory diagram showing still another configuration example of the regulator circuit of FIG. 6. 図７のレギュレータ回路に設けられた増幅回路の一例を示す説明図である。It is explanatory drawing which shows an example of the amplifier circuit provided in the regulator circuit of FIG. 図４のＩＣチップに用いられるトランジスタの一例を示す断面図である。FIG. 5 is a cross-sectional view illustrating an example of a transistor used in the IC chip of FIG. 4. 図４のＩＣチップに設けられた電源回路が生成する電源電圧、およびモニタ信号の一例を示す説明図である。FIG. 5 is an explanatory diagram illustrating an example of a power supply voltage generated by a power supply circuit provided in the IC chip of FIG. 4 and a monitor signal. 本実施の形態２によるＩＣチップにおける構成の一例を示す説明図である。It is explanatory drawing which shows an example of a structure in the IC chip by this Embodiment 2. 本実施の形態３によるＩＣチップにおける構成の一例を示す説明図である。It is explanatory drawing which shows an example of a structure in the IC chip by this Embodiment 3. 本実施の形態４によるＩＣチップにおける構成の一例を示す説明図である。It is explanatory drawing which shows an example of a structure in the IC chip by this Embodiment 4.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

（実施の形態１）
〈実施の形態の概要〉
本実施の形態の概要は、リーダ・ライタ装置（リーダ・ライタ装置ＲＷ１）から受けた電波を電力に変換し、情報を該リーダ・ライタ装置に返信するＩＣタグ（ＩＣタグＴＧ１）に用いられる半導体集積回路装置（ＩＣチップ４）である。(Embodiment 1)
<Outline of the embodiment>
The outline of this embodiment is that a semiconductor used in an IC tag (IC tag TG1) that converts radio waves received from a reader / writer device (reader / writer device RW1) into electric power and returns information to the reader / writer device. This is an integrated circuit device (IC chip 4).

この半導体集積回路装置は、電源回路を有する。電源回路は、整流回路（整流回路６）、第１のレギュレータ（レギュレータ回路８）、第２のレギュレータ（レギュレータ回路９）、および電圧モニタ回路（電圧モニタ回路１０）を有する。   This semiconductor integrated circuit device has a power supply circuit. The power supply circuit includes a rectifier circuit (rectifier circuit 6), a first regulator (regulator circuit 8), a second regulator (regulator circuit 9), and a voltage monitor circuit (voltage monitor circuit 10).

整流回路は、変換された電力を直流電力に変換し、第１の電源電圧（電源電圧ＶＤＤ１）として出力する。第１のレギュレータは、第１のモニタ信号（モニタ信号ＭＯＮ１）に基づいて、第１の電源電圧をレギュレートし、第２の電源電圧（電源電圧ＶＤＤ２）を生成する。   The rectifier circuit converts the converted power into DC power and outputs it as a first power supply voltage (power supply voltage VDD1). The first regulator regulates the first power supply voltage based on the first monitor signal (monitor signal MON1) and generates a second power supply voltage (power supply voltage VDD2).

第２のレギュレータは、第２のモニタ信号（モニタ信号ＭＯＮ２）に基づいて、第１のレギュレータが生成した第２の電源電圧をレギュレートし、論理回路（論理回路１１）の動作電源として供給する第３の電源電圧（電源電圧ＶＤＤ３）を生成する。   The second regulator regulates the second power supply voltage generated by the first regulator based on the second monitor signal (monitor signal MON2), and supplies the second power supply voltage as an operation power supply for the logic circuit (logic circuit 11). A third power supply voltage (power supply voltage VDD3) is generated.

電圧モニタ回路は、第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタし、第１、および第２のモニタ信号を出力する。この電圧モニタ回路は、第１のモニタ信号、および第２のモニタ信号を異なるタイミングによってそれぞれ出力する。   The voltage monitor circuit monitors the voltage level of the third power supply voltage generated by the second regulator, and outputs first and second monitor signals. The voltage monitor circuit outputs the first monitor signal and the second monitor signal at different timings.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈ＩＣタグシステムの構成例〉
図１は、ＩＣタグシステム１における一例を示す説明図である。<Configuration example of IC tag system>
FIG. 1 is an explanatory diagram showing an example of the IC tag system 1.

本実施の形態１において、ＩＣタグシステム１は、図示するように、ＩＣタグＴＧ１、およびリーダ・ライタ装置ＲＷ１から構成されている。ＩＣタグＴＧ１は、例えば、携帯電話やＰＤＡなどのモバイル機器、あるいはＩＣカードなどに設けられる。   In the first embodiment, the IC tag system 1 includes an IC tag TG1 and a reader / writer device RW1, as shown in the figure. The IC tag TG1 is provided, for example, on a mobile device such as a mobile phone or a PDA, or an IC card.

ＩＣタグＴＧ１は、コイルアンテナ２、コンデンサ３、およびＩＣチップ４を有している。ＩＣチップ４は、端子ＬＡ、および端子ＬＢをそれぞれ有しており、該端子ＬＡ、および端子ＬＢには、コイルアンテナ２、および共振容量であるコンデンサ３がそれぞれ接続されている。   The IC tag TG1 has a coil antenna 2, a capacitor 3, and an IC chip 4. The IC chip 4 has a terminal LA and a terminal LB, respectively, and a coil antenna 2 and a capacitor 3 that is a resonance capacitor are connected to the terminal LA and the terminal LB, respectively.

リーダ・ライタ装置ＲＷ１は、コイルアンテナ５を有している。リーダ・ライタ装置ＲＷ１は、ＩＣタグＴＧ１のＩＣチップ４における情報の読み出しや書き込みを行う。ＩＣタグＴＧ１は、コイルアンテナ２、およびリーダ・ライタ装置ＲＷ１のコイルアンテナ５を介して、磁界結合により接続されている。   The reader / writer device RW1 has a coil antenna 5. The reader / writer device RW1 reads and writes information in the IC chip 4 of the IC tag TG1. The IC tag TG1 is connected by magnetic field coupling via the coil antenna 2 and the coil antenna 5 of the reader / writer device RW1.

そして、磁界結合により、磁界の変動によって、リーダ・ライタ装置ＲＷ１が発生させた高周波信号が、ＩＣタグＴＧ１に伝達される。なお、磁界結合の他に、電波を用いた通信方式のＩＣタグも存在するが、基本的な動作原理はほぼ同一である。   Then, due to the magnetic field coupling, a high-frequency signal generated by the reader / writer device RW1 due to the fluctuation of the magnetic field is transmitted to the IC tag TG1. In addition to magnetic field coupling, there are communication-type IC tags using radio waves, but the basic operation principle is almost the same.

〈ＩＣチップの構成例、動作説明〉
図２は、図１のＩＣタグＴＧ１に設けられたＩＣチップ４の構成の一例を示す説明図である。<Configuration example of IC chip, description of operation>
FIG. 2 is an explanatory diagram showing an example of the configuration of the IC chip 4 provided in the IC tag TG1 of FIG.

ＩＣチップ４は、図示するように、整流回路６、コンデンサ７、レギュレータ回路８，９、電圧モニタ回路１０、および論理回路１１から構成されている。ＩＣチップ４においては、整流回路６、コンデンサ７、レギュレータ回路８，９、ならびに電圧モニタ回路１０によって電源回路が構成されている。   The IC chip 4 includes a rectifier circuit 6, a capacitor 7, regulator circuits 8 and 9, a voltage monitor circuit 10, and a logic circuit 11 as illustrated. In the IC chip 4, a rectifier circuit 6, a capacitor 7, regulator circuits 8 and 9, and a voltage monitor circuit 10 constitute a power supply circuit.

整流回路６の入力部には、端子ＬＡ，ＬＢを介してコイルアンテナ２が接続されている。整流回路６は、コイルアンテナ２が受信した電力を直流電力に変換し、電源電圧ＶＤＤ１（例えば、３．０Ｖ程度〜１５．０Ｖ程度）を出力する。コンデンサ７は、整流回路６が生成する直流の電源電圧ＶＤＤ１を平滑化する平滑化容量である。   The coil antenna 2 is connected to the input of the rectifier circuit 6 via terminals LA and LB. The rectifier circuit 6 converts the power received by the coil antenna 2 into DC power and outputs a power supply voltage VDD1 (for example, about 3.0V to about 15.0V). The capacitor 7 is a smoothing capacitor that smoothes the DC power supply voltage VDD 1 generated by the rectifier circuit 6.

レギュレータ回路８は、電源電圧ＶＤＤ１をある電圧範囲内に調整し、電源電圧ＶＤＤ２（例えば、電源電圧ＶＤＤ３の電圧以上））として出力する。レギュレータ回路９は、レギュレータ回路８出力された電源電圧ＶＤＤ２をある電圧範囲内に調整し、電源電圧ＶＤＤ３（例えば、３．０Ｖ程度〜７．０Ｖ程度）として出力する。   The regulator circuit 8 adjusts the power supply voltage VDD1 within a certain voltage range and outputs it as a power supply voltage VDD2 (for example, a voltage equal to or higher than the power supply voltage VDD3). The regulator circuit 9 adjusts the power supply voltage VDD2 output from the regulator circuit 8 within a certain voltage range, and outputs it as a power supply voltage VDD3 (for example, about 3.0V to 7.0V).

電圧モニタ回路１０は、レギュレータ回路９から出力される電源電圧ＶＤＤ３の電圧レベルを監視する。電圧モニタ回路１０の監視結果は、モニタ信号ＭＯＮ１，ＭＯＮ２として出力される。   The voltage monitor circuit 10 monitors the voltage level of the power supply voltage VDD3 output from the regulator circuit 9. The monitoring result of the voltage monitor circuit 10 is output as monitor signals MON1 and MON2.

モニタ信号ＭＯＮ１は、レギュレータ回路８に入力されるように接続されており、モニタ信号ＭＯＮ２は、レギュレータ回路９に入力されるように接続されている。レギュレータ回路８は、モニタ信号ＭＯＮ１に基づいて、電源電圧ＶＤＤ２の電圧レベルを調整し、レギュレータ回路９は、モニタ信号ＭＯＮ２に基づいて、電源電圧ＶＤＤ３の電圧レベルを調整する。   The monitor signal MON1 is connected to be input to the regulator circuit 8, and the monitor signal MON2 is connected to be input to the regulator circuit 9. The regulator circuit 8 adjusts the voltage level of the power supply voltage VDD2 based on the monitor signal MON1, and the regulator circuit 9 adjusts the voltage level of the power supply voltage VDD3 based on the monitor signal MON2.

また、モニタ信号ＭＯＮ１，ＭＯＮ２は、時間的または電源電圧の値の上で、同一ではない条件でレギュレータ回路８の動作、およびレギュレータ回路９の動作をそれぞれ制御するように出力される。   The monitor signals MON1 and MON2 are output so as to control the operation of the regulator circuit 8 and the operation of the regulator circuit 9 under conditions that are not the same over time or the value of the power supply voltage.

このようにすることで、電圧モニタ回路１０とレギュレータ回路８，９を電源電圧ＶＤＤ２，ＶＤＤ３に対する負帰還回路と考えた場合に、異なる遅延条件で帰還をすることができるので、発振動作を抑制することができる。   In this way, when the voltage monitor circuit 10 and the regulator circuits 8 and 9 are considered as negative feedback circuits for the power supply voltages VDD2 and VDD3, feedback can be performed under different delay conditions, so that the oscillation operation is suppressed. be able to.

また、モニタ信号ＭＯＮ１、またはモニタ信号ＭＯＮ２がオン状態とオフ状態のみの二値化された信号であっても、２つの信号が異なる条件で動作することにより、基準電圧源などを搭載していなくても電源電圧ＶＤＤ３を安定的に制御することが可能となる。   Further, even if the monitor signal MON1 or the monitor signal MON2 is a binarized signal only in an on state and an off state, a reference voltage source or the like is not mounted because the two signals operate under different conditions. However, the power supply voltage VDD3 can be stably controlled.

論理回路１１は、リーダ・ライタ装置ＲＷ１から出力される高周波信号に重畳された命令の処理や内部に保持するＩＤ情報などに基づく演算を行い、送信信号などを生成する回路である。   The logic circuit 11 is a circuit that generates a transmission signal and the like by performing processing based on processing of an instruction superimposed on a high-frequency signal output from the reader / writer device RW1 and ID information held therein.

論理回路１１の動作速度は、電源電圧ＶＤＤ３の電圧レベルなどに影響されるため、該論理回路１１の正常動作や論理回路１１に過電圧が印加され破損することを防止するため、レギュレータ回路８，９によって電源電圧ＶＤＤ３を適正範囲内に調整する。   Since the operation speed of the logic circuit 11 is affected by the voltage level of the power supply voltage VDD3, etc., the regulator circuits 8 and 9 prevent normal operation of the logic circuit 11 and damage to the logic circuit 11 due to application of overvoltage. To adjust the power supply voltage VDD3 within an appropriate range.

なお、図２では、２つのレギュレータ回路８，９を有する構成としたが、該レギュレータ回路は、これが３つ以上であってもよい。その際、電圧モニタ回路は、３つ以上のモニタ信号を生成してもよいし、２つのモニタ信号によって、各レギュレータ回路が、そのうちのどちらかを利用するよう構成してもよい。   In FIG. 2, the configuration includes two regulator circuits 8 and 9, but the regulator circuit may include three or more regulator circuits. At this time, the voltage monitor circuit may generate three or more monitor signals, and each regulator circuit may be configured to use one of the two monitor signals.

〈整流回路の構成例、動作説明〉
図３は、図２のＩＣチップ４に設けられた整流回路６の一例を示す説明図である。<Configuration example of rectifier circuit, operation explanation>
FIG. 3 is an explanatory diagram showing an example of the rectifier circuit 6 provided in the IC chip 4 of FIG.

整流回路６は、例えば、半波整流回路から構成されており、ＮチャネルＭＯＳ(Metal Oxide Semiconductor)からなるトランジスタＴ１を有している。   The rectifier circuit 6 is composed of, for example, a half-wave rectifier circuit, and includes a transistor T1 made of an N-channel MOS (Metal Oxide Semiconductor).

このトランジスタＴ１は、いわゆるダイオード接続されており、トランジスタＴ１のドレイン、およびゲートには（ダイオードのアノードに相当）、端子ＬＡが接続されている。また、端子ＬＢには、基準電位ＶＳＳが接続されている。   This transistor T1 is so-called diode-connected, and the terminal LA is connected to the drain and gate (corresponding to the anode of the diode) of the transistor T1. Further, the reference potential VSS is connected to the terminal LB.

そして、トランジスタＴ１のソースからは（ダイオードのカソードに相当）、半波整流された電源電圧ＶＤＤ１が出力される。整流回路６を半波整流回路とすることにより、いわゆる全波整流回路よりも使用するトランジスタ数を低減することができる。   Then, from the source of the transistor T1 (corresponding to the cathode of the diode), the half-wave rectified power supply voltage VDD1 is output. By using the rectifier circuit 6 as a half-wave rectifier circuit, the number of transistors used can be reduced as compared with a so-called full-wave rectifier circuit.

〈整流回路の他の構成例、動作説明〉
図４は、図２のＩＣチップ４に設けられた整流回路６の他の例を示す説明図である。<Other configuration examples of rectifier circuit, operation explanation>
FIG. 4 is an explanatory diagram showing another example of the rectifier circuit 6 provided in the IC chip 4 of FIG.

この場合、整流回路６は、全波整流回路からなり、該整流回路６は、ＮチャネルＭＯＳのトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６から構成される。   In this case, the rectifier circuit 6 is a full-wave rectifier circuit, and the rectifier circuit 6 is composed of N-channel MOS transistors T3, T4, T5, and T6.

トランジスタＴ３のドレイン端子には端子ＬＡが接続されており、該トランジスタＴ３のゲート端子には、端子ＬＢが接続されている。トランジスタＴ３のソース端子には、基準電位ＶＳＳが接続されている。   A terminal LA is connected to the drain terminal of the transistor T3, and a terminal LB is connected to the gate terminal of the transistor T3. A reference potential VSS is connected to the source terminal of the transistor T3.

トランジスタＴ４のドレイン端子には、端子ＬＢが接続されており、該トランジスタＴ４のゲート端子には，端子ＬＡが接続されている。このトランジスタＴ４のソース端子には、基準電位ＶＳＳが接続されている。   A terminal LB is connected to the drain terminal of the transistor T4, and a terminal LA is connected to the gate terminal of the transistor T4. A reference potential VSS is connected to the source terminal of the transistor T4.

トランジスタＴ５のドレイン端子、およびゲート端子には、端子ＬＡが接続されており、該トランジスタＴ５のソース端子には、トランジスタＴ６のソース端子が接続されている。   The terminal LA is connected to the drain terminal and the gate terminal of the transistor T5, and the source terminal of the transistor T6 is connected to the source terminal of the transistor T5.

また、トランジスタＴ６のドレイン端子、およびゲート端子には、端子ＬＢがそれぞれ接続されており、トランジスタＴ５のソース端子とトランジスタＴ６のソース端子との接続部から、全波整流された電源電圧ＶＤＤ１が出力される。   Further, the terminal LB is connected to the drain terminal and the gate terminal of the transistor T6, respectively, and the full-wave rectified power supply voltage VDD1 is output from the connection portion between the source terminal of the transistor T5 and the source terminal of the transistor T6. Is done.

図４の整流回路６の場合、端子ＬＡが端子ＬＢよりも高い電圧のときにトランジスタＴ３，Ｔ６がそれぞれオフ状態であり、トランジスタＴ４，Ｔ５がそれぞれオン状態である。したがって、ダイオード接続されたトランジスタＴ５によって整流された電源電圧ＶＤＤ１が出力され、端子ＬＢが基準電圧ＶＳＳとなる。   In the case of the rectifier circuit 6 of FIG. 4, when the terminal LA is at a higher voltage than the terminal LB, the transistors T3 and T6 are in the off state, and the transistors T4 and T5 are in the on state, respectively. Therefore, the power supply voltage VDD1 rectified by the diode-connected transistor T5 is output, and the terminal LB becomes the reference voltage VSS.

また、端子ＬＢが端子ＬＡより高い電圧のとき、トランジスタＴ３，Ｔ６はそれぞれオン状態であり、トランジスタＴ４，Ｔ５はそれぞれオフ状態である。このときは、ダイオード接続されたトランジスタＴ６によって整流された電源電圧ＶＤＤ１が出力され、端子ＬＡが基準電圧ＶＳＳとなる。このようにして、整流動作が実現する。   Further, when the terminal LB has a higher voltage than the terminal LA, the transistors T3 and T6 are in an on state, and the transistors T4 and T5 are in an off state, respectively. At this time, the power supply voltage VDD1 rectified by the diode-connected transistor T6 is output, and the terminal LA becomes the reference voltage VSS. In this way, a rectifying operation is realized.

全波整流回路を用いた場合には、図３に示した半波整流回路の場合よりも使用するトランジスタ数が増大するが、より高い電力変換効率を実現することができる。   When the full wave rectifier circuit is used, the number of transistors used is increased as compared with the case of the half wave rectifier circuit shown in FIG. 3, but higher power conversion efficiency can be realized.

〈電圧モニタ回路の構成例、動作説明〉
図５は、図２のＩＣチップ４に設けられた電圧モニタ回路１０の一例を示す説明図である。<Example of configuration and operation of voltage monitor circuit>
FIG. 5 is an explanatory diagram showing an example of the voltage monitor circuit 10 provided in the IC chip 4 of FIG.

電圧モニタ回路１０は、図示するように、ＮチャネルＭＯＳのトランジスタＴ７，Ｔ８，Ｔ９，Ｔ１０から構成されている。これらトランジスタＴ７，Ｔ８，Ｔ９，Ｔ１０は、電源電圧ＶＤＤ３と基準電位ＶＳＳとの間に直列接続されている。   The voltage monitor circuit 10 is composed of N-channel MOS transistors T7, T8, T9, and T10 as shown in the figure. These transistors T7, T8, T9, and T10 are connected in series between the power supply voltage VDD3 and the reference potential VSS.

トランジスタＴ７，Ｔ８，Ｔ９は、トランジスタのゲートとドレインを接続する、いわゆるダイオード接続された構成からなり、トランジスタＴ１０は、ゲートをソースに接続した構成となっている。   The transistors T7, T8, and T9 have a so-called diode-connected configuration in which the gate and drain of the transistor are connected, and the transistor T10 has a configuration in which the gate is connected to the source.

トランジスタＴ７のドレイン端子には、電源電圧ＶＤＤ３が接続され、該トランジスタＴ７のソース端子にはトランジスタＴ８のドレイン端子が接続されている。トランジスタＴ８のソース端子には、トランジスタＴ９のドレイン端子が接続され、該トランジスタＴ９のソース端子には、トランジスタＴ１０のドレインが接続されている。このトランジスタＴ１０のソースには、基準電圧ＶＳＳが接続されている。   The power supply voltage VDD3 is connected to the drain terminal of the transistor T7, and the drain terminal of the transistor T8 is connected to the source terminal of the transistor T7. The drain terminal of the transistor T9 is connected to the source terminal of the transistor T8, and the drain terminal of the transistor T10 is connected to the source terminal of the transistor T9. A reference voltage VSS is connected to the source of the transistor T10.

トランジスタＴ８のソース端子とトランジスタＴ９のドレイン端子との接続部からは、モニタ信号ＭＯＮ１が出力され、トランジスタＴ９のソース端子とトランジスタＴ１０のドレイン端子との接続部からは、モニタ信号ＭＯＮ２が出力される。   A monitor signal MON1 is output from a connection portion between the source terminal of the transistor T8 and a drain terminal of the transistor T9, and a monitor signal MON2 is output from a connection portion between the source terminal of the transistor T9 and the drain terminal of the transistor T10. .

電圧モニタ回路１０において、ダイオード接続されたトランジスタは、ドレイン端子−ソース端子間にトランジスタのしきい値電圧以上の電圧が印加された際に、ドレイン端子−ソース端子間に大きな電流が発生し、ドレイン端子−ソース端子間電圧がしきい値電圧よりも小さい電圧の場合は微小な電流がドレイン及びソース間に発生する、いわゆるダイオードと同様な動作特性を示す。   In the voltage monitor circuit 10, a diode-connected transistor generates a large current between the drain terminal and the source terminal when a voltage higher than the threshold voltage of the transistor is applied between the drain terminal and the source terminal. When the voltage between the terminal and the source terminal is smaller than the threshold voltage, an operation characteristic similar to that of a so-called diode is generated in which a minute current is generated between the drain and the source.

電圧モニタ回路１０は、トランジスタＴ７、およびトランジスタＴ８のしきい値電圧の和より電源電圧ＶＤＤ３が大きい場合にモニタ信号ＭＯＮ１を出力し、該電源電圧ＶＤＤ３が、トランジスタＴ７〜Ｔ９のしきい値電圧の和よりも大きくなると、モニタ信号ＭＯＮ２を出力する。   The voltage monitor circuit 10 outputs a monitor signal MON1 when the power supply voltage VDD3 is larger than the sum of the threshold voltages of the transistors T7 and T8, and the power supply voltage VDD3 is the threshold voltage of the transistors T7 to T9. When it becomes larger than the sum, the monitor signal MON2 is output.

このようにすることで、電源電圧ＶＤＤ３がトランジスタＴ７，Ｔ８のしきい値電圧の和より大きい場合にモニタ信号ＭＯＮ１が出力され、電源電圧ＶＤＤ３がトランジスタＴ〜Ｔ９のしきい値電圧の和より大きい場合にモニタ信号ＭＯＮ２が出力される回路を実現することができる。   Thus, the monitor signal MON1 is output when the power supply voltage VDD3 is greater than the sum of the threshold voltages of the transistors T7 and T8, and the power supply voltage VDD3 is greater than the sum of the threshold voltages of the transistors T to T9. In this case, a circuit that outputs the monitor signal MON2 can be realized.

なお、図５において、トランジスタＴ１０は、ゲートとソースを接続しているが、ゲートとドレインを接続する、前述したダイオード接続であっても、同様の効果を得ることができる。   In FIG. 5, the transistor T10 has a gate and a source connected to each other, but the same effect can be obtained even with the above-described diode connection in which the gate and the drain are connected.

また、図５では、トランジスタＴ７〜Ｔ９が、トランジスタが直列３段接続される構成となっているが、このトランジスタの直列接続構成は、３段以上であってもよい。さらに、図５において、トランジスタＴ７〜Ｔ９は、ダイオード接続となっているが、ショットキーバリアダイオードなどのダイオードで代替してもよい。   In FIG. 5, the transistors T7 to T9 are configured such that the transistors are connected in three stages in series, but the series connection structure of the transistors may be three or more. Further, in FIG. 5, the transistors T7 to T9 are diode-connected, but may be replaced by a diode such as a Schottky barrier diode.

〈レギュレータ回路の構成例、動作説明〉
図６は、図２のＩＣチップ４に設けられたレギュレータ回路８の一例を示す説明図である。<Regulator circuit configuration example, operation explanation>
FIG. 6 is an explanatory diagram showing an example of the regulator circuit 8 provided in the IC chip 4 of FIG.

レギュレータ回路８は、いわゆるシャントレギュレータであり、図示するように、インピーダンス素子Ｚ１、およびＮチャネルＭＯＳのトランジスタＴ２から構成されている。インピーダンス素子Ｚ１は、例えば、ダイオード接続されたトランジスタ、あるいは抵抗などからなる。   The regulator circuit 8 is a so-called shunt regulator and includes an impedance element Z1 and an N-channel MOS transistor T2 as shown in the figure. The impedance element Z1 is composed of, for example, a diode-connected transistor or a resistor.

インピーダンス素子Ｚ１の一方の接続部には、レギュレータ回路８の入力端子ＶＩＮ、および出力端子ＶＯＵＴがそれぞれ接続されている。入力端子ＶＩＮには、電源電圧ＶＤＤ１が入力され、出力端子ＶＯＵＴからは、電源電圧ＶＤＤ２が出力される。   The input terminal VIN and the output terminal VOUT of the regulator circuit 8 are respectively connected to one connection portion of the impedance element Z1. The power supply voltage VDD1 is input to the input terminal VIN, and the power supply voltage VDD2 is output from the output terminal VOUT.

インピーダンス素子Ｚ１の他方の接続部には、トランジスタＴ２のドレイン端子が接続されている。このトランジスタＴ２のソース端子には、基準電位ＶＳＳが接続されており、該トランジスタＴ２のゲート端子には、電圧モニタ回路１０から出力されるモニタ信号ＭＯＮ１が入力されるように接続されている。   A drain terminal of the transistor T2 is connected to the other connection portion of the impedance element Z1. The reference potential VSS is connected to the source terminal of the transistor T2, and the monitor signal MON1 output from the voltage monitor circuit 10 is connected to the gate terminal of the transistor T2.

トランジスタＴ２のゲート端子に、トランジスタＴ２のしきい値電圧以上のモニタ信号ＭＯＮ１が入力されてトランジスタＴ２がオン状態となると、入力端子ＶＩＮ、または出力端子ＶＯＵＴからインピーダンス素子Ｚ１を介して基準電位ＶＳＳに電流が流れてＩＣチップ４全体の消費電力が増大するため、入力端子ＶＩＮ、または出力端子ＶＯＵＴの電圧が低下する。   When the monitor signal MON1 that is equal to or higher than the threshold voltage of the transistor T2 is input to the gate terminal of the transistor T2 and the transistor T2 is turned on, the input terminal VIN or the output terminal VOUT is set to the reference potential VSS via the impedance element Z1. Since current flows and power consumption of the entire IC chip 4 increases, the voltage at the input terminal VIN or the output terminal VOUT decreases.

モニタ信号ＭＯＮ１がトランジスタＴ２のしきい値電圧未満の電圧となると、トランジスタＴ２がオフ状態となり、入力端子ＶＩＮ、または出力端子ＶＯＵＴの電圧は、シャントレギュレータによって電圧変動などの影響をほとんど受けない。   When the monitor signal MON1 becomes a voltage lower than the threshold voltage of the transistor T2, the transistor T2 is turned off, and the voltage at the input terminal VIN or the output terminal VOUT is hardly affected by voltage fluctuation or the like by the shunt regulator.

このように、出力端子ＶＯＵＴから出力される電源電圧ＶＤＤ２を、モニタ信号ＭＯＮ１に基づいて調整することができる。   Thus, the power supply voltage VDD2 output from the output terminal VOUT can be adjusted based on the monitor signal MON1.

なお、図６は、レギュレータ回路８における構成について示したが、レギュレータ回路９の構成も図６と同様である。レギュレータ回路９がレギュレータ回路８と異なる点は、入力端子ＶＩＮに、レギュレータ回路８から出力される電源電圧ＶＤＤ２が入力され、出力端子ＶＯＵＴからは、電源電圧ＶＤＤ３が出力され、さらには、トランジスタＴ２のゲート端子に電圧モニタ回路１０から出力されるモニタ信号ＭＯＮ２が入力されるところである。   6 shows the configuration of the regulator circuit 8, the configuration of the regulator circuit 9 is the same as that of FIG. The regulator circuit 9 is different from the regulator circuit 8 in that the power supply voltage VDD2 output from the regulator circuit 8 is input to the input terminal VIN, the power supply voltage VDD3 is output from the output terminal VOUT, and further, the transistor T2 This is where the monitor signal MON2 output from the voltage monitor circuit 10 is input to the gate terminal.

〈レギュレータ回路８の他の構成例、動作説明〉
図７は、図６のレギュレータ回路８の他の構成例を示す説明図である。<Other configuration examples of regulator circuit 8, description of operation>
FIG. 7 is an explanatory diagram showing another configuration example of the regulator circuit 8 of FIG.

レギュレータ回路８は、図６に示すレギュレータ回路８と同様にシャントレギュレータであり、図６のレギュレータ回路８に、モニタ信号増幅用の増幅回路ＡＭＰ１が新たに追加された構成からなる。   The regulator circuit 8 is a shunt regulator like the regulator circuit 8 shown in FIG. 6, and has a configuration in which an amplifier circuit AMP1 for amplifying a monitor signal is newly added to the regulator circuit 8 of FIG.

トランジスタＴ２のゲート端子には、増幅回路ＡＭＰ１の出力部が接続されており、該増幅回路ＡＭＰ１の入力部には、モニタ信号ＭＯＮ１が入力されるように接続されている。また、増幅回路ＡＭＰ１には、動作電圧として電源電圧ＶＤＤ２が供給されている。その他の接続構成は、図６のレギュレータ回路８と同様であるので、説明は省略する。   The output terminal of the amplifier circuit AMP1 is connected to the gate terminal of the transistor T2, and the monitor signal MON1 is connected to the input part of the amplifier circuit AMP1. The amplifier circuit AMP1 is supplied with a power supply voltage VDD2 as an operating voltage. The other connection configuration is the same as that of the regulator circuit 8 of FIG.

モニタ信号ＭＯＮ１が電圧モニタ回路１０から出力されると、該モニタ信号ＭＯＮ１は、増幅回路ＡＭＰ１にて増幅された後、トランジスタＴ２のゲート端子に入力される。これにより、トランジスタＴ２がオン状態となり、入力端子ＶＩＮまたは出力端子ＶＯＵＴからインピーダンス素子Ｚ１を介して、基準電位ＶＳＳまで電流が流れ、ＩＣチップ４全体の消費電力が増大するため、電源電圧ＶＤＤ２の電圧が低下する。   When the monitor signal MON1 is output from the voltage monitor circuit 10, the monitor signal MON1 is amplified by the amplifier circuit AMP1 and then input to the gate terminal of the transistor T2. As a result, the transistor T2 is turned on, a current flows from the input terminal VIN or the output terminal VOUT to the reference potential VSS via the impedance element Z1, and the power consumption of the entire IC chip 4 increases, so that the voltage of the power supply voltage VDD2 Decreases.

一方、モニタ信号ＭＯＮ１がＬｏ信号の場合、トランジスタＴ２のゲート端子に印加される電圧は、トランジスタＴ２のしきい値電圧未満の電圧であるので、トランジスタＴ２がオフ状態となり、出力端子ＶＯＵＴから出力される電源電圧ＶＤＤ２は、シャントレギュレータによって電圧変動等の影響をほとんど受けない。この場合も、図６のレギュレータ回路８と同様に、電源電圧ＶＤＤ２を、モニタ信号ＭＯＮ１に基づいて調整することができる。   On the other hand, when the monitor signal MON1 is a Lo signal, the voltage applied to the gate terminal of the transistor T2 is lower than the threshold voltage of the transistor T2, so that the transistor T2 is turned off and output from the output terminal VOUT. The power supply voltage VDD2 is hardly affected by voltage fluctuation or the like by the shunt regulator. Also in this case, similarly to the regulator circuit 8 of FIG. 6, the power supply voltage VDD2 can be adjusted based on the monitor signal MON1.

図７のレギュレータ回路８の構成では、増幅回路ＡＭＰ１によってモニタ信号ＭＯＮ１が増幅されるので、図６に示したレギュレータ回路８と比較して、より微弱なモニタ信号ＭＯＮ１であってもトランジスタＴ２を強くオンすることができる。そのため、大きな電圧降下が見込まれ、電源電圧ＶＤＤ２の調整範囲を拡大することができる。   In the configuration of the regulator circuit 8 in FIG. 7, the monitor signal MON1 is amplified by the amplifier circuit AMP1, so that the transistor T2 is made stronger even if the monitor signal MON1 is weaker than the regulator circuit 8 shown in FIG. Can be turned on. Therefore, a large voltage drop is expected, and the adjustment range of the power supply voltage VDD2 can be expanded.

また、増幅回路ＡＭＰ１を介してモニタ信号ＭＯＮ１をトランジスタＴ２のゲート端子に入力するによって、トランジスタＴ２にゲート容量の大きなトランジスタを使用した場合であっても、ゲート容量を速やかに充電することができ、レギュレータ回路８の動作速度を向上させることができる。   In addition, by inputting the monitor signal MON1 to the gate terminal of the transistor T2 via the amplifier circuit AMP1, even when a transistor having a large gate capacitance is used as the transistor T2, the gate capacitance can be quickly charged. The operating speed of the regulator circuit 8 can be improved.

この図７においても、レギュレータ回路８における構成について示したが、レギュレータ回路９の構成も図７と同様となる。レギュレータ回路９がレギュレータ回路８と異なる点は、入力端子ＶＩＮに、レギュレータ回路８から出力される電源電圧ＶＤＤ２が入力され、出力端子ＶＯＵＴからは、電源電圧ＶＤＤ３が出力され、増幅回路ＡＭＰ１の入力部に電圧モニタ回路１０から出力されるモニタ信号ＭＯＮ２が入力されるところである。   7 also shows the configuration of the regulator circuit 8, the configuration of the regulator circuit 9 is the same as that of FIG. The regulator circuit 9 is different from the regulator circuit 8 in that the power supply voltage VDD2 output from the regulator circuit 8 is input to the input terminal VIN, the power supply voltage VDD3 is output from the output terminal VOUT, and the input portion of the amplifier circuit AMP1. This is where the monitor signal MON2 output from the voltage monitor circuit 10 is input.

〈レギュレータ回路８のさらに他の構成例、動作説明〉
図８は、図６のレギュレータ回路８のさらに他の構成例を示す説明図である。<Still another configuration example and operation of regulator circuit 8>
FIG. 8 is an explanatory diagram showing still another configuration example of the regulator circuit 8 of FIG.

このレギュレータ回路８は、いわゆるシリーズレギュレータであり、ＮチャネルＭＯＳのトランジスタＴ１０，Ｔ１１，Ｔ１２から構成されている。トランジスタＴ１１は、ゲートとドレインとが接続されたダイオード接続となっており、該トランジスタＴ１１のドレイン端子、およびゲート端子には、入力端子ＶＩＮが接続されている。   The regulator circuit 8 is a so-called series regulator, and includes N-channel MOS transistors T10, T11, and T12. The transistor T11 has a diode connection in which a gate and a drain are connected, and an input terminal VIN is connected to a drain terminal and a gate terminal of the transistor T11.

トランジスタＴ１１のソース端子には、トランジスタＴ１０のドレイン端子が接続されており、該トランジスタＴ１０のソース端子には、基準電圧ＶＳＳが接続されている。トランジスタＴ１０のゲート端子には、モニタ信号ＭＯＮ１が入力されるように接続されている。   The drain terminal of the transistor T10 is connected to the source terminal of the transistor T11, and the reference voltage VSS is connected to the source terminal of the transistor T10. A monitor signal MON1 is connected to the gate terminal of the transistor T10.

また、トランジスタＴ１２のドレイン端子には、入力端子ＶＩＮ端子が接続され、該トランジスタＴ１２のゲート端子には、トランジスタＴ１１のソース端子、ならびにトランジスタＴ１０のドレイン端子がそれぞれ接続されている。このトランジスタＴ１２のソース端子には、出力端子ＶＯＵＴが接続されている。   The input terminal VIN terminal is connected to the drain terminal of the transistor T12, and the source terminal of the transistor T11 and the drain terminal of the transistor T10 are connected to the gate terminal of the transistor T12. The output terminal VOUT is connected to the source terminal of the transistor T12.

トランジスタＴ１０のゲート端子に印加されるモニタ信号ＭＯＮ１が、しきい値電圧以上の電圧の場合、トランジスタＴ１０はオン状態となり、トランジスタＴ１２のゲート端子の電圧が降下する。   When the monitor signal MON1 applied to the gate terminal of the transistor T10 is equal to or higher than the threshold voltage, the transistor T10 is turned on and the voltage at the gate terminal of the transistor T12 drops.

それによって、入力端子ＶＩＮ−出力端子ＶＯＵＴ間の抵抗が増大して、トランジスタＴ１０のしきい値電圧以上のモニタ信号ＭＯＮ１が印加される前の状態より、出力端子ＶＯＵＴが入力端子ＶＩＮに対して電圧が降下する。   As a result, the resistance between the input terminal VIN and the output terminal VOUT increases, and the output terminal VOUT has a voltage higher than the input terminal VIN from the state before the monitor signal MON1 higher than the threshold voltage of the transistor T10 is applied. Falls.

また、トランジスタＴ１０のゲート端子に印加されるモニタ信号ＭＯＮ１が、トランジスタＴ１０のしきい値電圧未満の場合には、トランジスタＴ１０がオフ状態となり、トランジスタＴ１２のゲートの電圧が上昇する。   On the other hand, when the monitor signal MON1 applied to the gate terminal of the transistor T10 is lower than the threshold voltage of the transistor T10, the transistor T10 is turned off and the gate voltage of the transistor T12 increases.

それにより、入力端子ＶＩＮ−出力端子ＶＯＵＴ間の抵抗が減少するため、トランジスタＴ２のゲート端子にしきい値電圧未満のモニタ信号ＭＯＮ１が印加される前の状態より、出力端子ＶＯＵＴが入力端子ＶＩＮに対して電圧が上昇する。このように、出力端子ＶＯＵＴに接続された電源電圧ＶＤＤ２を、モニタ信号ＭＯＮ１に基づいて調整することができる。   As a result, the resistance between the input terminal VIN and the output terminal VOUT decreases, so that the output terminal VOUT is connected to the input terminal VIN from the state before the monitor signal MON1 less than the threshold voltage is applied to the gate terminal of the transistor T2. Voltage increases. Thus, the power supply voltage VDD2 connected to the output terminal VOUT can be adjusted based on the monitor signal MON1.

シリーズレギュレータでは、一般的に、トランジスタＴ１２のゲート電圧を、例えば、図６のトランジスタＴ２のゲート電圧よりも、より精密に制御する必要性があるが、動作速度が早く、広い電源電圧制御範囲が実現することができる。   In general, the series regulator needs to control the gate voltage of the transistor T12 more precisely than the gate voltage of the transistor T2 in FIG. 6, for example. However, the operation speed is high and a wide power supply voltage control range is required. Can be realized.

また、図８においても、レギュレータ回路８について示したが、レギュレータ回路９の構成も図８と同様の構成としてもよい。この場合、レギュレータ回路９がレギュレータ回路８と異なる点は、入力端子ＶＩＮに、レギュレータ回路８から出力される電源電圧ＶＤＤ２が入力され、出力端子ＶＯＵＴからは、電源電圧ＶＤＤ３が出力され、トランジスタＴ１０に電圧モニタ回路１０から出力されるモニタ信号ＭＯＮ２が入力されるところである。   Also, in FIG. 8, the regulator circuit 8 is shown, but the configuration of the regulator circuit 9 may be the same as that of FIG. In this case, the regulator circuit 9 is different from the regulator circuit 8 in that the power supply voltage VDD2 output from the regulator circuit 8 is input to the input terminal VIN, and the power supply voltage VDD3 is output from the output terminal VOUT to the transistor T10. This is where the monitor signal MON2 output from the voltage monitor circuit 10 is input.

さらに、図８におけるレギュレータ回路８では、トランジスタＴ１０にモニタ信号ＭＯＮ１が入力される構成としたが、例えば、図７に示したように、モニタ信号ＭＯＮ１を増幅回路を介してトランジスタＴ１０のゲート端子に入力するようにしてもよい。   Further, in the regulator circuit 8 in FIG. 8, the monitor signal MON1 is input to the transistor T10. For example, as shown in FIG. 7, the monitor signal MON1 is supplied to the gate terminal of the transistor T10 via the amplifier circuit. You may make it input.

〈レギュレータ回路の組み合わせ例〉
以上、図６〜図８により、様々な構成のレギュレータ回路８，９について説明したが、図２のＩＣチップ４においては、例えば、シャントレギュレータとシリーズレギュレータとを組み合わせる構成としてもよい。<Examples of regulator circuit combinations>
As described above, the regulator circuits 8 and 9 having various configurations have been described with reference to FIGS. 6 to 8. However, the IC chip 4 in FIG. 2 may be configured to combine, for example, a shunt regulator and a series regulator.

この場合、図２のＩＣチップ４において、レギュレータ回路８には、図６、または図７に示したシャントレギュレータの構成を適用し、レギュレータ回路９には、図８に示したシリーズレギュレータの構成を適用するように組み合わせる。   In this case, in the IC chip 4 of FIG. 2, the configuration of the shunt regulator shown in FIG. 6 or 7 is applied to the regulator circuit 8, and the configuration of the series regulator shown in FIG. Combine to apply.

また、電圧モニタ回路１０は、電源電圧ＶＤＤ３の電圧レベルが、第１の電圧レベル以上となるとモニタ信号ＭＯＮ１を出力し、該第１の電圧レベルよりも高い電圧レベルである第２の電圧レベル以上となった場合にモニタ信号ＭＯＮ２を出力するように設定する。   Further, the voltage monitor circuit 10 outputs the monitor signal MON1 when the voltage level of the power supply voltage VDD3 is equal to or higher than the first voltage level, and is equal to or higher than the second voltage level that is higher than the first voltage level. In such a case, the monitor signal MON2 is set to be output.

このように、制御制が良好なシャントレギュレータをレギュレータ回路８に用い、シャントレギュレータよりもレギュレーション動作が速く、強いレギュレーションを掛けることのできるシリーズレギュレータをレギュレータ回路９用いることにより、始めにレギュレーションが弱いシャントレギュレータにて大きな電圧変動を抑制した後、レギュレーションが強いシリーズレギュレータによって高精度に電圧レベルを制御することによって、電源電圧ＶＤＤ３を精密に安定して制御することができる。   Thus, by using a shunt regulator with good control system for the regulator circuit 8 and using a regulator circuit 9 with a series regulator capable of applying strong regulation faster than the shunt regulator, a shunt with weak regulation at the beginning is used. After suppressing large voltage fluctuations with the regulator, the power supply voltage VDD3 can be accurately and stably controlled by controlling the voltage level with high accuracy by a series regulator having strong regulation.

〈増幅回路の構成例、動作説明〉
図９は、図７のレギュレータ回路８に設けられた増幅回路ＡＭＰ１の一例を示す説明図である。<Configuration example and operation of amplifier circuit>
FIG. 9 is an explanatory diagram showing an example of the amplifier circuit AMP1 provided in the regulator circuit 8 of FIG.

増幅回路ＡＭＰ１は、図示するように、ＮチャネルＭＯＳのトランジスタＴ１３，Ｔ１４，Ｔ１５，Ｔ１６から構成されている。トランジスタＴ１３，Ｔ１５のドレイン端子、およびゲート端子には、電源電圧ＶＤＤ２がそれぞれ入力されるように接続されている。   As shown in the figure, the amplifier circuit AMP1 includes N-channel MOS transistors T13, T14, T15, and T16. The drain terminals and the gate terminals of the transistors T13 and T15 are connected so that the power supply voltage VDD2 is input thereto.

トランジスタＴ１３のソース端子には、トランジスタＴ１４のドレイン端子、およびトランジスタＴ１６のゲート端子がそれぞれ接続されている。また、トランジスタＴ１４，Ｔ１６のソース端子には、基準電圧ＶＳＳがそれぞれ接続されている。   The source terminal of the transistor T13 is connected to the drain terminal of the transistor T14 and the gate terminal of the transistor T16. The reference voltage VSS is connected to the source terminals of the transistors T14 and T16.

トランジスタＴ１５のソース端子には、トランジスタＴ１６のドレイン端子が接続されており、トランジスタＴ１５のソース端子とトランジスタＴ１６のドレイン端子との接続が増幅回路ＡＭＰ１の出力部となる。トランジスタＴ１４のゲート端子は、増幅回路ＡＭＰ１の入力部であり、該入力部には、モニタ信号ＭＯＮ１が入力されるよう接続されている。   The drain terminal of the transistor T16 is connected to the source terminal of the transistor T15, and the connection between the source terminal of the transistor T15 and the drain terminal of the transistor T16 is an output section of the amplifier circuit AMP1. The gate terminal of the transistor T14 is an input part of the amplifier circuit AMP1, and the input part is connected to receive the monitor signal MON1.

モニタ信号ＭＯＮ１が低電位、すなわち、基準電位ＶＳＳに近い電位であった場合には、トランジスタＴ１４はオフ状態であるのに対し、トランジスタＴ１３はゲート端子が直流電源電圧ＶＤＤに接続されているためにオン状態である。   When the monitor signal MON1 is at a low potential, that is, a potential close to the reference potential VSS, the transistor T14 is in an OFF state, whereas the gate terminal of the transistor T13 is connected to the DC power supply voltage VDD. It is on.

したがって、トランジスタＴ１３のドレイン−ソース間はトランジスタＴ１４のドレイン−ソース間よりも電流が流れやすく、トランジスタＴ１６のゲートには直流電源電圧ＶＤＤ２に近い電圧が印加される。   Therefore, a current flows more easily between the drain and source of the transistor T13 than between the drain and source of the transistor T14, and a voltage close to the DC power supply voltage VDD2 is applied to the gate of the transistor T16.

一方、モニタ信号ＭＯＮ１が高電位、すなわち、トランジスタＴ１４のしきい値電圧と同等かそれよりも大きな電位であった場合には、トランジスタＴ１４がオン状態となり、該トランジスタＴ１４のドレイン−ソース間はトランジスタＴ１３のドレイン−ソース間よりも電流が流れやすく、トランジスタＴ１６のゲートには基準電圧ＶＳＳに近い電圧が印加される。このように、トランジスタＴ１６のゲート電圧には、モニタ信号ＭＯＮ１の反転信号が印加される。   On the other hand, when the monitor signal MON1 is at a high potential, that is, a potential equal to or larger than the threshold voltage of the transistor T14, the transistor T14 is turned on, and the transistor T14 has a drain-source connection between the transistor Current flows more easily than between the drain and source of T13, and a voltage close to the reference voltage VSS is applied to the gate of the transistor T16. Thus, the inverted signal of the monitor signal MON1 is applied to the gate voltage of the transistor T16.

モニタ信号ＭＯＮ１にトランジスタＴ１４のしきい値電圧以上の振幅を持つ信号が入力された場合、反転増幅された信号となってトランジスタＴ１６に入力され、再度反転増幅されて出力信号ＶＯＵＴとして出力される。このように２度反転するため、入力されたモニタ信号ＭＯＮ１、および増幅回路ＡＭＰ１の出力部から出力される信号は同相となっている。   When a signal having an amplitude greater than or equal to the threshold voltage of the transistor T14 is input to the monitor signal MON1, it becomes an inverted and amplified signal, is input to the transistor T16, is inverted and amplified again, and is output as the output signal VOUT. Since the signal is inverted twice in this way, the input monitor signal MON1 and the signal output from the output section of the amplifier circuit AMP1 are in phase.

〈ＩＣチップに形成されるトランジスタの一例〉
図１０は、図４のＩＣチップ４に用いられるトランジスタＴの一例を示す断面図である。電源回路に用いられるトランジスタにおいても、この図１０に示すような構成のトランジスタを用いて構成されている。<Example of transistor formed on IC chip>
FIG. 10 is a sectional view showing an example of the transistor T used in the IC chip 4 of FIG. The transistor used in the power supply circuit is also configured using a transistor having a configuration as shown in FIG.

トランジスタＴは、例えば、薄膜トランジスタ(TFT:Thin Film Transistor)からなり、例えば、石英などからなる基板層ＳＬ１に中央部に金属層ＭＬ２が形成されている。この金属層ＭＬ２は金属層であり、トランジスタＴにおけるゲート電極を構成する。金属層ＭＬ２は、後述する金属層ＭＬ１と同様に、例えば、モリブデンなどから構成されている。   The transistor T is made of, for example, a thin film transistor (TFT), and a metal layer ML2 is formed at a central portion of a substrate layer SL1 made of, for example, quartz. The metal layer ML2 is a metal layer and constitutes a gate electrode in the transistor T. The metal layer ML2 is made of, for example, molybdenum or the like, like the metal layer ML1 described later.

基板層ＳＬ１、および金属層ＭＬ２の表面には、例えば、シリカ（ＳｉＯ２)などからなる絶縁体層ＩＬ１が形成されており、該絶縁体層ＩＬ１を介して、チャネル層ＣＬ１が形成されている。   An insulating layer IL1 made of, for example, silica (SiO 2) is formed on the surface of the substrate layer SL1 and the metal layer ML2, and the channel layer CL1 is formed via the insulating layer IL1.

チャネル層ＣＬ１の中央部を除く全面には、例えば、モリブデンなどからなる金属層ＭＬ１がそれぞれ形成されている。この金属層ＭＬ１は、トランジスタＴのドレイン電極、ならびにソース電極をそれぞれ構成する。   A metal layer ML1 made of, for example, molybdenum is formed on the entire surface excluding the central portion of the channel layer CL1. The metal layer ML1 constitutes the drain electrode and the source electrode of the transistor T, respectively.

チャネル層ＣＬ１は、例えば、酸化物半導体、または有機物半導体からなる半導体層である。酸化物半導体の具体例としては、例えば、アモルファスインジウムガリウム砒素酸化物（ａ−ＩＧＺＯ）、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）の他、酸化亜鉛（Ｚｎ−Ｏ）、酸化亜鉛すず（Ｚｎ−Ｓｎ−Ｏ）、酸化インジウム（Ｉｎ−Ｏ）、酸化ガリウム（Ｇａ−Ｏ）、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）、酸化すず（Ｓｎ−Ｏ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化ガリウム亜鉛（Ｇａ−Ｚｎ−Ｏ）、酸化インジウムガリウム（Ｉｎ−Ｇａ−Ｏ）、酸化アルミニウム亜鉛（Ａｌ−Ｚｎ−Ｏ）などのＩｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）、Ｓｎ（すず）、Ａｌ（アルミニウム）のいずれか、または複数を含有する酸化物、およびそれらと他の金属の複合酸化物などである。   The channel layer CL1 is a semiconductor layer made of, for example, an oxide semiconductor or an organic semiconductor. Specific examples of the oxide semiconductor include, for example, amorphous indium gallium arsenide oxide (a-IGZO), indium gallium zinc oxide (In—Ga—Zn—O), zinc oxide (Zn—O), and zinc oxide tin. (Zn—Sn—O), indium oxide (In—O), gallium oxide (Ga—O), ITO (In—Sn—O), tin oxide (Sn—O), indium zinc oxide (In—Zn—O) ), Gallium zinc oxide (Ga—Zn—O), indium gallium oxide (In—Ga—O), aluminum zinc oxide (Al—Zn—O), etc. In (indium), Ga (gallium), Zn (zinc) , Oxides containing one or more of Sn (tin), Al (aluminum), and composite oxides of these and other metals.

また、有機半導体の具体例としては、たとえば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ（Ｐ−フェニレンビニレン）類、またはカーボンナノチューブなどである。   Specific examples of organic semiconductors include, for example, polypyrroles, polythiophenes, polyanilines, polyallylamines, fluorenes, polycarbazoles, polyindoles, poly (P-phenylene vinylenes), or carbon nanotubes. is there.

続いて、簡単に図１０におけるトランジスタＴの動作について説明する。   Next, the operation of the transistor T in FIG. 10 will be briefly described.

ゲート電極（金属層ＭＬ２）−ソース電極（一方の金属層ＭＬ１）間に電圧が印加されると、ゲート−ソース間の容量によりチャネル層ＣＬ１にキャリアが蓄積する。ドレイン電極（他方の金属層ＭＬ１）−ソース電極間に電圧が印加されると、キャリア蓄積の増大によってドレイン−ソース間の導電率が増大する。このようにして、トランジスタＴの動作が実現される。   When a voltage is applied between the gate electrode (metal layer ML2) and the source electrode (one metal layer ML1), carriers accumulate in the channel layer CL1 due to the capacitance between the gate and source. When a voltage is applied between the drain electrode (the other metal layer ML1) and the source electrode, the conductivity between the drain and the source increases due to an increase in carrier accumulation. In this way, the operation of the transistor T is realized.

通常のトランジスタでは、所謂、反転層を形成することでドレイン−ソース間の導電率を増大させる。一方、図１０に示すような薄膜トランジスタでは、蓄積層を利用するため、ゲート−ソース間及びゲート−ドレイン間容量は、通常のトランジスタでは数フェムト以下なのに対し、数十〜数百フェムトファラッド程度となる。   In a normal transistor, a so-called inversion layer is formed to increase the drain-source conductivity. On the other hand, in the thin film transistor as shown in FIG. 10, since the storage layer is used, the gate-source and gate-drain capacitances are about several tens to several hundreds of femtofarads compared to a few femto or less in a normal transistor. .

〈電源回路の動作例〉
図１１は、電源回路（整流回路６、コンデンサ７、レギュレータ回路８，９、および電圧モニタ回路１０）が生成する電源電圧、およびモニタ信号ＭＯＮ１，ＭＯＮ２の一例を示す説明図である。<Operation example of power supply circuit>
FIG. 11 is an explanatory diagram showing an example of the power supply voltage generated by the power supply circuit (the rectifier circuit 6, the capacitor 7, the regulator circuits 8 and 9, and the voltage monitor circuit 10) and the monitor signals MON1 and MON2.

図１１（ａ）は、電源回路が生成する電源電圧ＶＤＤ１（図中点線にて示す）、電源電圧ＶＤＤ２，ＶＤＤ３（図中実線にて示す）の一例を示しており、図１１（ｂ）は、電源回路のレギュレータ回路８に入力されるモニタ信号ＭＯＮ１（図中実線にて示す）、およびレギュレータ回路９に入力されるモニタ信号ＭＯＮ２（図中点線にて示す）をそれぞれ示している。   FIG. 11A shows an example of the power supply voltage VDD1 (indicated by the dotted line in the figure) and the power supply voltages VDD2 and VDD3 (indicated by the solid line in the figure) generated by the power supply circuit, and FIG. The monitor signal MON1 (shown by a solid line in the figure) input to the regulator circuit 8 of the power supply circuit and the monitor signal MON2 (shown by a dotted line in the figure) input to the regulator circuit 9 are shown.

まず、アンテナが受信した電力が整流回路６において直流電力に変換され、該整流回路６から電源電圧ＶＤＤ１が出力される。電源電圧ＶＤＤ１の電圧レベルが上がると、それに伴い、レギュレータ回路８，９から出力される電源電圧ＶＤＤ２，ＶＤＤ３の電圧レベルも上昇する。   First, the power received by the antenna is converted into DC power by the rectifier circuit 6, and the power supply voltage VDD 1 is output from the rectifier circuit 6. As the voltage level of the power supply voltage VDD1 increases, the voltage levels of the power supply voltages VDD2 and VDD3 output from the regulator circuits 8 and 9 also increase accordingly.

そして、電源電圧ＶＤＤ３の電圧が、電圧モニタ回路１０（図５）のトランジスタＴ７、およびトランジスタＴ８のしきい値電圧の和よりも大きくなると、アクティブとなるモニタ信号ＭＯＮ１（例えば、３．０Ｖ程度アクティブ）をレギュレータ回路８に出力する。レギュレータ回路８は、モニタ信号ＭＯＮ１を受けて、レギュレート動作を開始する。   When the voltage of the power supply voltage VDD3 becomes larger than the sum of the threshold voltages of the transistors T7 and T8 of the voltage monitor circuit 10 (FIG. 5), the monitor signal MON1 that becomes active (for example, about 3.0V active) ) To the regulator circuit 8. The regulator circuit 8 receives the monitor signal MON1 and starts a regulating operation.

その後、さらに、電源電圧ＶＤＤ３の電圧レベルが上昇し、該電源電圧ＶＤＤ３の電圧レベルが電圧モニタ回路１０（図５）におけるトランジスタＴ７〜Ｔ９のしきい値電圧の和よりも大きくなると、電圧モニタ回路１０からは、アクティブのモニタ信号ＭＯＮ２（例えば、５．０Ｖ程度アクティブ）が出力される。   Thereafter, when the voltage level of the power supply voltage VDD3 further increases and the voltage level of the power supply voltage VDD3 becomes larger than the sum of the threshold voltages of the transistors T7 to T9 in the voltage monitor circuit 10 (FIG. 5), the voltage monitor circuit 10 outputs an active monitor signal MON2 (for example, active at about 5.0 V).

電圧モニタ回路１０から出力されたモニタ信号ＭＯＮ２は、レギュレータ回路９に入力され、該レギュレータ回路９は、モニタ信号ＭＯＮ２を受けて、レギュレート動作を開始する。これによって、論理回路１１に供給する電源電圧ＶＤＤ３を高精度に安定化させることができる。   The monitor signal MON2 output from the voltage monitor circuit 10 is input to the regulator circuit 9, and the regulator circuit 9 receives the monitor signal MON2 and starts a regulating operation. As a result, the power supply voltage VDD3 supplied to the logic circuit 11 can be stabilized with high accuracy.

それにより、本実施の形態１によれば、金属酸化物半導体をベースとした薄膜トランジスタなどを用いたＩＣチップに搭載される電源回路であっても、高精度な電源電圧ＶＤＤ３を安定して供給することができる。   Thus, according to the first embodiment, even a power supply circuit mounted on an IC chip using a thin film transistor or the like based on a metal oxide semiconductor stably supplies a highly accurate power supply voltage VDD3. be able to.

また、安定した電源電圧ＶＤＤ３が論理回路１１に供給されるので、ＩＣタグＴＧ１の信頼性を向上させることができる。   In addition, since the stable power supply voltage VDD3 is supplied to the logic circuit 11, the reliability of the IC tag TG1 can be improved.

（実施の形態２）
〈実施の形態の概要〉
本実施の形態の概要は、リーダ・ライタ装置から受けた電波を電力に変換し、情報をリーダ・ライタ装置に返信するＩＣタグに用いられる半導体集積回路装置（ＩＣチップ４）である。この半導体集積回路装置は、電源回路を有する。(Embodiment 2)
<Outline of the embodiment>
The outline of this embodiment is a semiconductor integrated circuit device (IC chip 4) used for an IC tag that converts radio waves received from a reader / writer device into electric power and returns information to the reader / writer device. This semiconductor integrated circuit device has a power supply circuit.

電源回路は、整流回路（整流回路６）、第１のレギュレータ（レギュレータ回路８）、第２のレギュレータ、第１の電圧モニタ回路（電圧モニタ回路１０）、ならびに第２の電圧モニタ回路（電圧モニタ回路１０ａ）を有する。   The power supply circuit includes a rectifier circuit (rectifier circuit 6), a first regulator (regulator circuit 8), a second regulator, a first voltage monitor circuit (voltage monitor circuit 10), and a second voltage monitor circuit (voltage monitor). Circuit 10a).

整流回路は、変換された電力を直流電力に変換し、第１の電源電圧（電源電圧ＶＤＤ１）として出力し、第１のレギュレータは、第１のモニタ信号（モニタ信号ＭＯＮ１）に基づいて整流回路が生成した第１の電源電圧（電源電圧ＶＤＤ１）をレギュレートし、第２の電源電圧を生成する。   The rectifier circuit converts the converted power into DC power and outputs it as a first power supply voltage (power supply voltage VDD1). The first regulator is based on the first monitor signal (monitor signal MON1). The first power supply voltage (power supply voltage VDD1) generated by is regulated to generate a second power supply voltage.

第２のレギュレータは、第２のモニタ信号（モニタ信号ＭＯＮ２）に基づいて第１のレギュレータが生成した第２の電源電圧をレギュレートし、論理回路の動作電源として供給する第３の電源電圧（電源電圧ＶＤＤ３）を生成する。   The second regulator regulates the second power supply voltage generated by the first regulator based on the second monitor signal (monitor signal MON2) and supplies a third power supply voltage (operating power supply for the logic circuit). A power supply voltage VDD3) is generated.

第１の電圧モニタ回路は、第１のレギュレータが生成した第２の電源電圧の電圧レベルをモニタし、第１のモニタ信号を出力し、第２の電圧モニタ回路は、第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタし、第２のモニタ信号を出力する。   The first voltage monitor circuit monitors the voltage level of the second power supply voltage generated by the first regulator and outputs a first monitor signal. The second voltage monitor circuit is generated by the second regulator. The voltage level of the third power supply voltage is monitored and a second monitor signal is output.

また、第１の電圧モニタ回路は、第１の電圧モニタ回路は、第２の電圧モニタ回路が出力する第２のモニタ信号とは異なるタイミングにおいて第１のモニタ信号を出力し、第２の電圧モニタ回路は、第１の電圧モニタ回路が出力する第１のモニタ信号とは異なるタイミングにおいて第２のモニタ信号を出力する。   The first voltage monitor circuit outputs the first monitor signal at a timing different from the second monitor signal output from the second voltage monitor circuit, and the second voltage monitor circuit The monitor circuit outputs the second monitor signal at a timing different from the first monitor signal output from the first voltage monitor circuit.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈ＩＣチップの構成例〉
図１２は、本実施の形態２によるＩＣチップ４における構成の一例を示す説明図である。<Configuration example of IC chip>
FIG. 12 is an explanatory diagram showing an example of the configuration of the IC chip 4 according to the second embodiment.

この場合、ＩＣチップ４は、電源回路、および論理回路１１から構成されている。電源回路は、整流回路６、コンデンサ７、レギュレータ回路８，９、ならびに電圧モニタ回路１０，１０ａからなる。この電源回路において、前記実施の形態１の図２に示すＩＣチップ４と異なるところは、２つの電圧モニタ回路１０，１０ａを有する点である。   In this case, the IC chip 4 includes a power supply circuit and a logic circuit 11. The power supply circuit includes a rectifier circuit 6, a capacitor 7, regulator circuits 8 and 9, and voltage monitor circuits 10 and 10a. This power supply circuit is different from the IC chip 4 shown in FIG. 2 of the first embodiment in that it has two voltage monitor circuits 10 and 10a.

電圧モニタ回路１０は、レギュレータ回路８から出力される電源電圧ＶＤＤ２が入力されるように接続されている。また、電圧モニタ回路１０ａは、レギュレータ回路９から出力される電源電圧ＶＤＤ３が入力されるように接続されている。   The voltage monitor circuit 10 is connected so that the power supply voltage VDD2 output from the regulator circuit 8 is input. The voltage monitor circuit 10a is connected so that the power supply voltage VDD3 output from the regulator circuit 9 is input.

電圧モニタ回路１０は、モニタ信号ＭＯＮ１を出力し、該モニタ信号ＭＯＮ１は、レギュレータ回路８に入力される。電圧モニタ回路１０ａは、モニタ信号ＭＯＮ２を出力し、該モニタ信号ＭＯＮ２は、レギュレータ回路９に入力される。その他の接続構成については、図２のＩＣチップ４と同様であるので説明は省略する。   The voltage monitor circuit 10 outputs a monitor signal MON1, and the monitor signal MON1 is input to the regulator circuit 8. The voltage monitor circuit 10a outputs a monitor signal MON2, and the monitor signal MON2 is input to the regulator circuit 9. Since other connection configurations are the same as those of the IC chip 4 of FIG.

なお、図１２では、２つのレギュレータ回路を設けた構成としたが、レギュレータ回路は、３つ以上であってもよく、その場合には、各レギュレータ回路に対応するように電圧モニタ回路が設けられる構成となる。また、図１２のＩＣチップ４においても、電源回路は、前記実施の形態１の図１０に示したトランジスタ構成を用いることができる。   In FIG. 12, although two regulator circuits are provided, the number of regulator circuits may be three or more. In that case, a voltage monitor circuit is provided to correspond to each regulator circuit. It becomes composition. Also in the IC chip 4 of FIG. 12, the power supply circuit can use the transistor configuration shown in FIG. 10 of the first embodiment.

電圧モニタ回路１０は、電源電圧ＶＤＤ２がある電圧レベル以上となると、レギュレータ回路８が動作するようにモニタ信号ＭＯＮ１を出力する。電圧モニタ回路１０ａは、電源電圧ＶＤＤ３がある電圧レベル以上となると、レギュレータ回路９が動作するようにモニタ信号ＭＯＮ１を出力する。   The voltage monitor circuit 10 outputs a monitor signal MON1 so that the regulator circuit 8 operates when the power supply voltage VDD2 becomes a certain voltage level or higher. When the power supply voltage VDD3 becomes equal to or higher than a certain voltage level, the voltage monitor circuit 10a outputs a monitor signal MON1 so that the regulator circuit 9 operates.

このような構成とすることによって、レギュレータ回路８の動作状況にあわせてレギュレータ回路９を動作させることができ、レギュレータ回路８の動作は、レギュレータ回路９の動作に影響されない。   With this configuration, the regulator circuit 9 can be operated in accordance with the operation status of the regulator circuit 8, and the operation of the regulator circuit 8 is not affected by the operation of the regulator circuit 9.

それにより、本実施の形態２においても、金属酸化物半導体をベースとした薄膜トランジスタなどを用いて構成された電源回路であっても、高精度な電源電圧ＶＤＤ３を安定して供給することができる。   Accordingly, also in the second embodiment, even a power supply circuit configured using a thin film transistor based on a metal oxide semiconductor or the like can stably supply a highly accurate power supply voltage VDD3.

（実施の形態３）
〈ＩＣチップの構成例〉
図１３は、本実施の形態３によるＩＣチップ４における構成の一例を示す説明図である。(Embodiment 3)
<Configuration example of IC chip>
FIG. 13 is an explanatory diagram showing an example of the configuration of the IC chip 4 according to the third embodiment.

ＩＣチップ４は、図１３に示すように、電源回路、および論理回路１１から構成されている。また、電源回路は、整流回路６，６ａ、コンデンサ７，７ａ、レギュレータ回路８，９、電圧モニタ回路１０、および論理回路１１を有している。前記実施の形態１の図２に示す電源回路と異なるところは、２つの整流回路６，６ａ、ならびに２つのコンデンサ７，７ａをそれぞれ有する点である。   As shown in FIG. 13, the IC chip 4 includes a power supply circuit and a logic circuit 11. The power supply circuit includes rectifier circuits 6 and 6 a, capacitors 7 and 7 a, regulator circuits 8 and 9, a voltage monitor circuit 10, and a logic circuit 11. The difference from the power supply circuit shown in FIG. 2 of the first embodiment is that it has two rectifier circuits 6 and 6a and two capacitors 7 and 7a.

整流回路６，６ａの整流回路６の入力部には、端子ＬＡ，ＬＢを介してコイルアンテナ２がそれぞれ接続されている。整流回路６は、コイルアンテナ２が受信した電力を直流電力に変換し、電源電圧ＶＤＤ１を出力する。整流回路６は、コイルアンテナ２が受信した電力を直流電力に変換し、電源電圧ＶＤＤ２を出力する。   The coil antenna 2 is connected to the input part of the rectifier circuit 6 of the rectifier circuits 6 and 6a via terminals LA and LB, respectively. The rectifier circuit 6 converts the power received by the coil antenna 2 into DC power and outputs a power supply voltage VDD1. The rectifier circuit 6 converts the power received by the coil antenna 2 into DC power and outputs a power supply voltage VDD2.

コンデンサ７は、整流回路６が生成する電源電圧ＶＤＤ１を平滑化する平滑化容量であり、コンデンサ７ａは、整流回路６ａが生成する電源電圧ＶＤＤ２を平滑化する平滑化容量である。   The capacitor 7 is a smoothing capacitor that smoothes the power supply voltage VDD1 generated by the rectifier circuit 6, and the capacitor 7a is a smoothing capacitor that smoothes the power supply voltage VDD2 generated by the rectifier circuit 6a.

整流回路６から出力される電源電圧ＶＤＤ１は、レギュレータ回路８に入力されるように接続されており、整流回路６ａから出力される電源電圧ＶＤＤ２は、レギュレータ回路９に入力されるように接続されている。   The power supply voltage VDD1 output from the rectifier circuit 6 is connected to be input to the regulator circuit 8, and the power supply voltage VDD2 output from the rectifier circuit 6a is connected to be input to the regulator circuit 9. Yes.

レギュレータ回路８の出力部とレギュレータ回路９の出力部とは共通接続されており、これらレギュレータ回路８，９から出力される電圧が、電源電圧ＶＤＤ３として論理回路１１に供給される。その他の接続構成については、前記実施の形態１の図２と同様であるので説明は省略する。   The output part of the regulator circuit 8 and the output part of the regulator circuit 9 are connected in common, and the voltage output from these regulator circuits 8 and 9 is supplied to the logic circuit 11 as the power supply voltage VDD3. Since other connection configurations are the same as those in FIG. 2 of the first embodiment, description thereof is omitted.

このような構成とすることによって、レギュレータ回路毎に整流回路を設計することができ、電圧モニタ回路１０のモニタ信号ＭＯＮ１，ＭＯＮ２が、例えば２値化された信号であっても、より安定的に電源電圧ＶＤＤ３を制御することができる。   With such a configuration, a rectifier circuit can be designed for each regulator circuit, and even if the monitor signals MON1 and MON2 of the voltage monitor circuit 10 are binarized signals, for example, more stably. The power supply voltage VDD3 can be controlled.

なお、図１３では、レギュレータ回路、および整流回路をそれぞれ２つ有する構成としたが、これらレギュレータ回路、ならびに整流回路は、３つ以上であってもよい。その際、電圧モニタ回路は３つ以上のモニタ信号を生成してもよいし、２つのモニタ信号によって、各レギュレータ回路が、そのうちのどちらかを利用するよう構成してもよい。   In FIG. 13, two regulator circuits and two rectifier circuits are provided, but there may be three or more regulator circuits and rectifier circuits. At this time, the voltage monitor circuit may generate three or more monitor signals, and each regulator circuit may be configured to use one of the two monitor signals.

また、図１３のＩＣチップ４においても、電源回路は、前記実施の形態１の図１０に示したトランジスタ構成を用いることができる。   Also in the IC chip 4 of FIG. 13, the power supply circuit can use the transistor configuration shown in FIG. 10 of the first embodiment.

それにより、本実施の形態３によっても、金属酸化物半導体をベースとした薄膜トランジスタなどを用いて構成された電源回路であっても、高精度な電源電圧ＶＤＤ３を安定して供給することが可能となる。   As a result, even according to the third embodiment, it is possible to stably supply the highly accurate power supply voltage VDD3 even in a power supply circuit configured using a thin film transistor based on a metal oxide semiconductor. Become.

（実施の形態４）
〈実施の形態の概要〉
本実施の形態の概要は、論理回路路（不揮発性メモリ１３）と、該論理回路の動作電源を生成する電源回路とを有する半導体集積回路装置（ＩＣチップ４）である。(Embodiment 4)
<Outline of the embodiment>
The outline of the present embodiment is a semiconductor integrated circuit device (IC chip 4) having a logic circuit path (nonvolatile memory 13) and a power supply circuit for generating an operating power supply for the logic circuit.

電源回路は、第１のモニタ信号（モニタ信号ＭＯＮ１）に基づいて第４の電源電圧（電源電圧ＶＰＰ）をレギュレートし、第５の電源電圧（電源電圧ＶＤＤ４）を生成する第１のレギュレータ（レギュレータ回路８）と、第２のモニタ信号（モニタ信号ＭＯＮ２）に基づいて第１のレギュレータが生成した第５の電源電圧をレギュレートし、論理回路の動作電源として供給する第６の電源電圧（電源電圧ＶＤＤ５）を生成する第２のレギュレータとを有する。   The power supply circuit regulates the fourth power supply voltage (power supply voltage VPP) based on the first monitor signal (monitor signal MON1), and generates a fifth power supply voltage (power supply voltage VDD4) (first regulator (power supply voltage VDD4)). Regulator circuit 8) and a sixth power supply voltage (5th power supply voltage generated by the first regulator based on the second monitor signal (monitor signal MON2) and supplied as an operating power supply for the logic circuit And a second regulator that generates a power supply voltage VDD5).

さらには、第２のレギュレータが生成した第６の電源電圧の電圧レベルをモニタし、第１、および第２のモニタ信号を出力する電圧モニタ回路（電圧モニタ回路１０）を有する。そして、電圧モニタ回路は、第１のモニタ信号、および第２のモニタ信号を異なるタイミングによってそれぞれ出力する。   Furthermore, it has a voltage monitor circuit (voltage monitor circuit 10) that monitors the voltage level of the sixth power supply voltage generated by the second regulator and outputs the first and second monitor signals. The voltage monitor circuit outputs the first monitor signal and the second monitor signal at different timings.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈ＩＣチップの構成例〉
前記実施の形態１〜３では、電源回路をＩＣタグＴＧ１が有するＩＣチップ４（図１）に設けられた構成としたが、本実施の形態４では、電源回路を他の用途に用いた場合について説明する。<Configuration example of IC chip>
In the first to third embodiments, the power supply circuit is provided in the IC chip 4 (FIG. 1) of the IC tag TG1, but in the fourth embodiment, the power supply circuit is used for other purposes. Will be described.

図１４は、本実施の形態４によるＩＣチップ４における構成の一例を示す説明図である。   FIG. 14 is an explanatory diagram showing an example of the configuration of the IC chip 4 according to the fourth embodiment.

この場合、ＩＣチップ４は、電源回路、およびフラッシュメモリなどに例示される不揮発性メモリ１３を有している。電源回路は、昇圧回路１２、コンデンサ７、レギュレータ回路８，９、および電圧モニタ回路１０から構成されている。   In this case, the IC chip 4 includes a power supply circuit and a nonvolatile memory 13 exemplified by a flash memory. The power supply circuit includes a booster circuit 12, a capacitor 7, regulator circuits 8 and 9, and a voltage monitor circuit 10.

昇圧回路１２の入力部には、電源電圧ＶＤＤが入力されるように接続されている。昇圧回路１２は、例えば、チャージポンプ回路などからなり、電源電圧ＶＤＤを昇圧して電源電圧ＶＰＰを生成する。   The input part of the booster circuit 12 is connected so that the power supply voltage VDD is inputted. The booster circuit 12 includes, for example, a charge pump circuit and the like, and boosts the power supply voltage VDD to generate the power supply voltage VPP.

レギュレータ回路８は、電源電圧ＶＰＰをある電圧範囲内に調整し、電源電圧ＶＤＤ４として出力する。また、レギュレータ回路９から出力される電源電圧ＶＤＤ５が不揮発性メモリの動作電圧として供給される。その他の接続構成については、前記実施の形態１の図２と同様であるので説明は省略する。   The regulator circuit 8 adjusts the power supply voltage VPP within a certain voltage range and outputs it as the power supply voltage VDD4. Further, the power supply voltage VDD5 output from the regulator circuit 9 is supplied as the operating voltage of the nonvolatile memory. Since other connection configurations are the same as those in FIG. 2 of the first embodiment, description thereof is omitted.

ここでも、レギュレータ回路８をシャントレギュレータによって構成し、レギュレータ回路９をシリーズレギュレータの構成とすることにより、不揮発性メモリに供給する電源電圧ＶＤＤ５を高精度に安定して制御することができる。さらに、図１４に示す電源回路においても、前記実施の形態１の図１０に示したトランジスタ構成を用いることができる。   Also here, the regulator circuit 8 is constituted by a shunt regulator and the regulator circuit 9 is constituted by a series regulator, whereby the power supply voltage VDD5 supplied to the nonvolatile memory can be stably controlled with high accuracy. Further, in the power supply circuit shown in FIG. 14, the transistor configuration shown in FIG. 10 of the first embodiment can be used.

ＩＣチップ４の回路構成は、前記実施の形態１の論理回路１１（図２）を設けた構成であってもよい。その場合には、論理回路１１に電源電圧ＶＤＤ３を生成する電源回路、および不揮発性メモリ１３に電源電圧ＶＤＤ５を供給する電源回路をそれぞれ有する構成となる。   The circuit configuration of the IC chip 4 may be a configuration in which the logic circuit 11 (FIG. 2) of the first embodiment is provided. In that case, the logic circuit 11 includes a power supply circuit that generates the power supply voltage VDD3, and a power supply circuit that supplies the power supply voltage VDD5 to the nonvolatile memory 13.

それにより、本実施の形態４によれば、金属酸化物半導体をベースとした薄膜トランジスタなどを用いて構成された電源回路において、高精度な電源電圧ＶＤＤ５を安定して供給することができる。   Thus, according to the fourth embodiment, a highly accurate power supply voltage VDD5 can be stably supplied in a power supply circuit configured using a thin film transistor based on a metal oxide semiconductor.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、ＩＣタグにおける動作電源の生成技術に適している。   The present invention is suitable for a technique for generating an operating power supply in an IC tag.

１ ＩＣタグシステム
２ コイルアンテナ
３ コンデンサ
４ ＩＣチップ
５ コイルアンテナ
６ 整流回路
６ａ 整流回路
７ コンデンサ
７ａ コンデンサ
８ レギュレータ回路
９ レギュレータ回路
１０ 電圧モニタ回路
１０ａ 電圧モニタ回路
１１ 論理回路
１２ 昇圧回路
１３ 不揮発性メモリ
ＴＧ１ ＩＣタグ
ＲＷ１ リーダ・ライタ装置
ＬＡ 端子
ＬＢ 端子
Ｔ トランジスタ
Ｔ１〜Ｔ１６ トランジスタ
Ｚ１ インピーダンス素子
ＡＭＰ１ 増幅回路
ＳＬ１ 基板層
ＭＬ１ 金属層
ＭＬ２ 金属層
ＩＬ１ 絶縁体層
ＣＬ１ チャネル層DESCRIPTION OF SYMBOLS 1 IC tag system 2 Coil antenna 3 Capacitor 4 IC chip 5 Coil antenna 6 Rectifier circuit 6a Rectifier circuit 7 Capacitor 7a Capacitor 8 Regulator circuit 9 Regulator circuit 10 Voltage monitor circuit 10a Voltage monitor circuit 11 Logic circuit 12 Booster circuit 13 Non-volatile memory TG1 IC tag RW1 reader / writer device LA terminal LB terminal T transistor T1 to T16 transistor Z1 impedance element AMP1 amplifier circuit SL1 substrate layer ML1 metal layer ML2 metal layer IL1 insulator layer CL1 channel layer

Claims (12)

リーダ・ライタ装置から受けた電波を電力に変換し、情報を前記リーダ・ライタ装置に返信するＩＣタグに用いられる半導体集積回路装置であって、
変換された前記電力を直流電力に変換し、第１の電源電圧として出力する整流回路と、
第１のモニタ信号に基づいて、前記第１の電源電圧をレギュレートし、第２の電源電圧を生成する第１のレギュレータと、
第２のモニタ信号に基づいて、前記第１のレギュレータが生成した第２の電源電圧をレギュレートし、論理回路の動作電源として供給する第３の電源電圧を生成する第２のレギュレータと、
前記第２のレギュレータが生成した第３の電源電圧の電圧レベルをモニタして、前記第３の電源電圧が第１の電圧レベルに到達した際に、前記第１のモニタ信号を出力し、前記第３の電源電圧が前記第１の電圧レベルよりも高い第２の電圧レベルに到達した際に前記第２のモニタ信号を出力する電圧モニタ回路とを有する電源回路を備え、
前記電圧モニタ回路は、
前記第１のモニタ信号、および前記第２のモニタ信号を異なるタイミングによってそれぞれ出力することを特徴とする半導体集積回路装置。 A semiconductor integrated circuit device used for an IC tag that converts radio waves received from a reader / writer device into electric power and returns information to the reader / writer device,
A rectifier circuit that converts the converted power into DC power and outputs the first power supply voltage;
A first regulator that regulates the first power supply voltage and generates a second power supply voltage based on a first monitor signal;
A second regulator that regulates a second power supply voltage generated by the first regulator based on a second monitor signal and generates a third power supply voltage to be supplied as an operating power supply for the logic circuit;
Monitoring the voltage level of the third power supply voltage generated by the second regulator , and outputting the first monitor signal when the third power supply voltage reaches the first voltage level ; A power supply circuit having a voltage monitor circuit that outputs the second monitor signal when a third power supply voltage reaches a second voltage level higher than the first voltage level ;
The voltage monitor circuit includes:
A semiconductor integrated circuit device, wherein the first monitor signal and the second monitor signal are output at different timings, respectively. 請求項１記載の半導体集積回路装置において、
前記電圧モニタ回路は、
ダイオード接続した複数のＭＯＳトランジスタを直列接続し、さらに負荷回路を接続した直列回路を有し、前記直列回路の両端に前記第３の電源電圧を接続し、前記複数のＭＯＳトランジスタのうちの途中のＭＯＳトランジスタのソースから前記第１のモニタ信号を取り出し、前記複数のＭＯＳトランジスタの最終のＭＯＳトランジスタのソースから前記第２のモニタ信号を取り出すことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The voltage monitor circuit includes:
A plurality of diode-connected MOS transistors are connected in series, and a load circuit is further connected to the series circuit. The third power supply voltage is connected to both ends of the series circuit. A semiconductor integrated circuit device, wherein the first monitor signal is extracted from a source of a MOS transistor, and the second monitor signal is extracted from a source of a final MOS transistor of the plurality of MOS transistors . 請求項１記載の半導体集積回路装置において、
前記第１のレギュレータは、
シャントレギュレータから構成され、
前記第２のレギュレータは、
シリーズレギュレータから構成されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The first regulator includes:
It consists of a shunt regulator,
The second regulator includes:
A semiconductor integrated circuit device comprising a series regulator. 請求項３記載の半導体集積回路装置において、
前記第１のモニタ信号を増幅し、前記第１のレギュレータに入力する第１の増幅回路と、
前記第２のモニタ信号を増幅し、前記第２のレギュレータに入力する第２の増幅回路とを有することを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 3.
A first amplifier circuit that amplifies the first monitor signal and inputs the first monitor signal to the first regulator;
A semiconductor integrated circuit device comprising: a second amplifier circuit that amplifies the second monitor signal and inputs the second monitor signal to the second regulator. 請求項１記載の半導体集積回路装置において、
前記電源回路に用いられるトランジスタの半導体層は、
金属酸化物半導体を主体とすることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The semiconductor layer of the transistor used in the power supply circuit is
A semiconductor integrated circuit device comprising a metal oxide semiconductor as a main component. 請求項１記載の半導体集積回路装置において、
前記電源回路に用いられるトランジスタは、
有機物半導体を主体とすることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
Transistors used in the power supply circuit are
A semiconductor integrated circuit device comprising an organic semiconductor as a main component. 論理回路と、前記論理回路の動作電源を生成する電源回路とを有する半導体集積回路装置であって、
前記電源回路は、
第１のモニタ信号に基づいて第４の電源電圧をレギュレートし、第５の電源電圧を生成する第１のレギュレータと、
第２のモニタ信号に基づいて前記第１のレギュレータが生成した第５の電源電圧をレギュレートし、前記論理回路の動作電源として供給する第６の電源電圧を生成する第２のレギュレータと、
前記第２のレギュレータが生成した第６の電源電圧の電圧レベルをモニタして前記第６の電源電圧が第１の電圧レベルに到達した際に、前記第１のモニタ信号を出力し、前記第６の電源電圧の電圧レベルをモニタして前記第６の電源電圧が前記第１の電圧レベルよりも高い第２の電圧レベルに到達した際に前記第２のモニタ信号を出力する電圧モニタ回路とを有し、
前記電圧モニタ回路は、
前記第１のモニタ信号、および前記第２のモニタ信号を異なるタイミングによってそれぞれ出力することを特徴とする半導体集積回路装置。 A semiconductor integrated circuit device having a logic circuitry, and a power supply circuit for generating the operating power supply of the logic circuit,
The power supply circuit is
A first regulator that regulates a fourth power supply voltage based on the first monitor signal and generates a fifth power supply voltage;
A second regulator that regulates a fifth power supply voltage generated by the first regulator based on a second monitor signal and generates a sixth power supply voltage to be supplied as an operation power supply of the logic circuit;
When the sixth power supply voltage reaches the first voltage level by monitoring the voltage level of the sixth power supply voltage generated by the second regulator, the first monitor signal is output, and the first A voltage monitor circuit that monitors the voltage level of the power supply voltage 6 and outputs the second monitor signal when the sixth power supply voltage reaches a second voltage level higher than the first voltage level ; Have
The voltage monitor circuit includes:
A semiconductor integrated circuit device, wherein the first monitor signal and the second monitor signal are output at different timings, respectively. 請求項７記載の半導体集積回路装置において、
前記電圧モニタ回路は、
ダイオード接続した複数のＭＯＳトランジスタを直列接続し、さらに負荷回路を接続した直列回路を有し、前記直列回路の両端に前記第６の電源電圧を接続し、前記複数のＭＯＳトランジスタのうちの途中のＭＯＳトランジスタのソースから前記第１のモニタ信号を取り出し、前記複数のＭＯＳトランジスタの最終のＭＯＳトランジスタのソースから前記第２のモニタ信号を取り出すことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 7 ,
The voltage monitor circuit includes:
A series circuit in which a plurality of diode-connected MOS transistors are connected in series and a load circuit is further connected. The sixth power supply voltage is connected to both ends of the series circuit. A semiconductor integrated circuit device, wherein the first monitor signal is extracted from a source of a MOS transistor, and the second monitor signal is extracted from a source of a final MOS transistor of the plurality of MOS transistors . 請求項７記載の半導体集積回路装置において、
前記第１のレギュレータは、
シャントレギュレータから構成され、
前記第２のレギュレータは、
シリーズレギュレータから構成されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 7 ,
The first regulator includes:
It consists of a shunt regulator,
The second regulator includes:
A semiconductor integrated circuit device comprising a series regulator. 請求項９記載の半導体集積回路装置において、
前記第１のモニタ信号を増幅し、前記第１のレギュレータに入力する第１の増幅回路と、
前記第２のモニタ信号を増幅し、前記第２のレギュレータに入力する第２の増幅回路とを有することを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 9 .
A first amplifier circuit that amplifies the first monitor signal and inputs the first monitor signal to the first regulator;
A semiconductor integrated circuit device comprising: a second amplifier circuit that amplifies the second monitor signal and inputs the second monitor signal to the second regulator. 請求項７記載の半導体集積回路装置において、
前記電源回路に用いられるトランジスタの半導体層は、
金属酸化物半導体、または有機物半導体のいずれかを主体とすることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 7 ,
The semiconductor layer of the transistor used in the power supply circuit is
A semiconductor integrated circuit device comprising mainly a metal oxide semiconductor or an organic semiconductor. 請求項７記載の半導体集積回路装置において、
前記論理回路は、
不揮発性メモリであることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 7 ,
The logic circuit is:
A semiconductor integrated circuit device, which is a nonvolatile memory.
JP2014505836A 2012-03-19 2012-03-19 Semiconductor integrated circuit device Expired - Fee Related JP5722499B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/057038 WO2013140505A1 (en) 2012-03-19 2012-03-19 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JP5722499B2 true JP5722499B2 (en) 2015-05-20
JPWO2013140505A1 JPWO2013140505A1 (en) 2015-08-03

Family

ID=49221999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014505836A Expired - Fee Related JP5722499B2 (en) 2012-03-19 2012-03-19 Semiconductor integrated circuit device

Country Status (2)

Country Link
JP (1) JP5722499B2 (en)
WO (1) WO2013140505A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7201509B2 (en) 2019-03-29 2023-01-10 ラピスセミコンダクタ株式会社 Passive RFID tags and RFID systems
US11469619B2 (en) * 2020-06-24 2022-10-11 Samsung Electronics Co., Ltd. Signal power management circuits and smart cards including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005072065A2 (en) * 2004-01-30 2005-08-11 Renesas Tech Corp Semiconductor integrated circuit device and noncontact type ic card using it, and portable information terminal
JP2010140068A (en) * 2008-12-09 2010-06-24 Renesas Technology Corp Semiconductor integrated circuit device, noncontact/contact electronic device using the same, and mobile information terminal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005072065A2 (en) * 2004-01-30 2005-08-11 Renesas Tech Corp Semiconductor integrated circuit device and noncontact type ic card using it, and portable information terminal
JP2010140068A (en) * 2008-12-09 2010-06-24 Renesas Technology Corp Semiconductor integrated circuit device, noncontact/contact electronic device using the same, and mobile information terminal

Also Published As

Publication number Publication date
JPWO2013140505A1 (en) 2015-08-03
WO2013140505A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
Papotto et al. A 90-nm CMOS threshold-compensated RF energy harvester
Hameed et al. A 3.2 V–15 dBm adaptive threshold-voltage compensated RF energy harvester in 130 nm CMOS
US7732945B2 (en) Rectifier circuit
US10312743B2 (en) RF-to-DC power converters for wireless powering
JP4839440B2 (en) Rectifier circuit
US9898631B2 (en) Intelligent energy management system and energy management method for passive radio frequency tag
US10157341B2 (en) Radio-frequency front-end circuit combining rectification and load modulation and passive radio-frequency tag
US9195924B2 (en) Band-gap reference self-starting circuit and a passive radio frequency identification tag
US20120049937A1 (en) High efficiency charge pump
US20080259665A1 (en) Rectifier Circuit, Circuit Arrangement and Method for Manufactiring a Rectifier Circuit
Bakhtiar et al. A high-efficiency CMOS rectifier for low-power RFID tags
JP2001274339A (en) Semiconductor integrated circuit device and noncontact type electronic device
Shokrani et al. An RF energy harvester system using UHF micropower CMOS rectifier based on a diode connected CMOS transistor
US20160314389A1 (en) Limiter circuit capable of continuously adjusting amplitude of rectified signal and passive radio frequency tag
Myny et al. 16.3 Flexible thin-film NFC tags powered by commercial USB reader device at 13.56 MHz
CN1722595A (en) Rectifier circuit and radio communication device
JP5722499B2 (en) Semiconductor integrated circuit device
Hameed et al. Fully-integrated passive threshold-compensated PMOS rectifier for RF energy harvesting
Shen et al. A passive UHF RFID tag with a dynamic-Vth-cancellation rectifier
US9881246B2 (en) Semiconductor device including a rectification circuit
US20060066382A1 (en) Rectifier circuit
JP5786194B2 (en) Non-contact electronic device
Liu et al. A low input power charge pump for passive UHF RFID applications
US11886216B2 (en) Voltage regulator circuit and method for regulating a voltage
Mohan et al. On-chip threshold compensated voltage doubler for RF energy harvesting

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5722499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees