JP5713450B2

JP5713450B2 - Data processing apparatus, data processing system, and watt-hour meter

Info

Publication number: JP5713450B2
Application number: JP2011181260A
Authority: JP
Inventors: 佳実磯; 岡村　雅一; 雅一岡村; 翔木村
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-08-23
Filing date: 2011-08-23
Publication date: 2015-05-07
Anticipated expiration: 2031-08-23
Also published as: JP2013046129A

Description

本発明は、ＡＤ（Analog to Digital）変換機能を有するデータ処理装置に関し、特にＡＤ変換レンジに対する小信号の変換ビット精度（分解能）を高くするためにＡＤ変換の前段でアナログ信号を増幅するＡＤ変換技術の改良に関し、例えば電力量計に適用して有効な技術に関する。 The present invention relates to a data processing apparatus having an AD (Analog to Digital) conversion function, and in particular, AD conversion for amplifying an analog signal before AD conversion in order to increase the conversion bit accuracy (resolution) of a small signal with respect to the AD conversion range. For example, the present invention relates to a technique that is effective when applied to a watt hour meter.

ＡＤ変換の被測定電圧が小レベルのときに増幅回路を使って入力信号を増幅してからＡＤ変換を行ってビット拡張することにより高い変換精度を得ようとすることができる。例えば本出願人による先行出願である特許文献１では、増幅回路の目的ゲインに対して実際のゲインに誤差があると、増幅回路で増幅してＡＤ変換したときと増幅回路を用いずにダイレクトにＡＤ変換したときとの間で変換結果にデータの連続性を確保することができないので、これを解消するために、増幅回路のゲインを実測し、増幅回路で増幅した被計測アナログ信号のＡＤ変換結果に対してその実測ゲインを用いて目的ゲインとの誤差を相殺する技術を開示する。即ち、校正信号を増幅回路で増幅してＡＤ変換したデータと増幅しないでＡＤ変換したデータとに基づいて増幅回路のゲインを実測し、実際の被計測アナログ信号を前記増幅回路で増幅してＡＤ変換回路で変換した結果にたいして、オフセットがあるときはこれを減算した後に、前記実測したゲインに対する前記目的ゲインの比率を乗算してゲインの誤差を相殺し、必要なビット拡張を行った変換データを取得するものである。 When the voltage to be measured for AD conversion is at a low level, it is possible to obtain high conversion accuracy by amplifying an input signal using an amplifier circuit and then performing AD conversion to extend the bit. For example, in Patent Document 1, which is a prior application filed by the present applicant, if there is an error in the actual gain with respect to the target gain of the amplifier circuit, it is directly amplified without using the amplifier circuit when the amplifier circuit performs amplification and AD conversion. Since the continuity of data cannot be ensured in the conversion result with the time of AD conversion, in order to solve this, the gain of the amplifier circuit is measured, and the AD conversion of the analog signal to be measured amplified by the amplifier circuit A technique for canceling an error from the target gain using the actually measured gain with respect to the result is disclosed. That is, the gain of the amplifier circuit is actually measured based on the data obtained by amplifying the calibration signal by the amplifier circuit and AD-converted and the data not AD-converted by AD, and the actual analog signal to be measured is amplified by the amplifier circuit. If there is an offset to the result of conversion by the conversion circuit, this is subtracted, and then the gain error is canceled by multiplying the ratio of the target gain to the measured gain, and the converted bit data with the necessary bit expansion is obtained. To get.

特開２０１０−２５９０３５号公報JP 2010-259035 A

本発明者は、増幅回路で増幅した被計測アナログ信号のＡＤ変換結果に対してその実測ゲインを用いて目的ゲインとの誤差を相殺する技術において、増幅回路のゲインを実測するときの測定精度について更に検討した。例えば電力量計が必要とするＡＤ変換回路のダイナミックレンジについて着目する。一例として、０．２％精度の電力量計として、電流測定範囲が２Ａから２００Ａのように広く(１００倍：７ビット相当）、かつ全ての測定レンジで０．２％即ち９ビットの実質精度を必要とするものとすると、実質１６ビット精度のダイナミックレンジが必要となる。一般には２乃至３ビットのマージンを採るので１８乃至１９ビットのＡＤ変換回路が要求とされる。このようなＡＤ変換回路は、特許文献１の技術を適用することにより、例えばゲイン３２倍の増幅回路（５ビット相当）と１４ビット精度のＡＤ変換回路を用いることによって実現する事ができる。 The present inventor is concerned with the measurement accuracy when actually measuring the gain of the amplifier circuit in the technique of canceling an error from the target gain using the actually measured gain for the AD conversion result of the analog signal to be measured amplified by the amplifier circuit. Further investigation was made. For example, attention is paid to the dynamic range of the AD conversion circuit required by the watt-hour meter. As an example, as a watt-hour meter with 0.2% accuracy, the current measurement range is as wide as 2A to 200A (100 times: equivalent to 7 bits), and 0.2%, that is, 9 bits of actual accuracy in all measurement ranges As a result, a dynamic range with an accuracy of 16 bits is required. In general, since a margin of 2 to 3 bits is taken, an 18 to 19 bit AD conversion circuit is required. Such an AD conversion circuit can be realized by using the technique of Patent Document 1, for example, by using an amplification circuit (corresponding to 5 bits) having a gain of 32 times and an AD conversion circuit having a 14-bit precision.

しかしながら、増幅回路の目的ゲインが大きいと、校正信号のＡＤ変換におけるダイナミックレンジが低下して、実際のゲインを正確に取得できないことが明らかになった。すなわち、ＡＤ変換による分解能（ビット精度）をより大きくしようとすると増幅回路のゲインをより大きくする必要がある。このため、増幅回路のゲインを校正するとき増幅回路を通さずにＡＤ変換回路に入力される校正信号の振幅がＡＤ変換回路のダイナミックレンジに対して極めて小さくなり、その測定精度を低下させてしまう。結果としてゲインの校正精度を劣化させてしまうという問題を生ずる。 However, it has been clarified that when the target gain of the amplifier circuit is large, the dynamic range in the AD conversion of the calibration signal is lowered and the actual gain cannot be obtained accurately. That is, in order to increase the resolution (bit accuracy) by AD conversion, it is necessary to increase the gain of the amplifier circuit. For this reason, when the gain of the amplifier circuit is calibrated, the amplitude of the calibration signal input to the AD converter circuit without passing through the amplifier circuit becomes extremely small with respect to the dynamic range of the AD converter circuit, and the measurement accuracy is lowered. . As a result, there arises a problem that the calibration accuracy of the gain is deteriorated.

本発明の目的は、増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させることにある。 An object of the present invention is to improve the calibration accuracy with respect to the gain of an amplifier circuit in an AD conversion technique that expands the resolution of AD conversion using the amplifier circuit.

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief description of an outline of typical inventions disclosed in the present application.

すなわち、目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理を行い、アナログ信号を増幅回路で増幅してからＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理では、デジタル的に既知の校正データに応ずる校正信号を目的ゲイン２^ｎ倍した信号のＡＤ変換結果に対して、上記校正データをＮ倍した信号を増幅せずにＡＤ変換して当該変換結果の１／Ｎの値を用いて、前記実測ゲインを求める。 That is, gain calibration processing is performed to measure the actual gain of the amplifier circuit as a measured gain for the target gain 2 ⁿ (n is a positive integer), and the analog signal is amplified by the amplifier circuit and then converted by the AD converter circuit. In the extended AD conversion process for acquiring the bit-extended conversion data, the data obtained by the amplification by the amplification circuit and then the conversion by the AD conversion circuit corresponds to the ratio of the target gain 2 ^{n to} the actual gain The error caused by the gain is canceled by performing the operation. In the gain calibration process, the AD conversion result of a signal obtained by multiplying a calibration signal corresponding to digitally known calibration data by a target gain of ²ⁿ is AD-converted without amplifying a signal obtained by multiplying the calibration data by N times. Thus, the actual gain is obtained using a value of 1 / N of the conversion result.

これによれば、実測ゲインを求めるとき、増幅回路を用いず校正信号をＡＤ変換する場合にもＡＤ変換回路のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。 According to this, even when the calibration signal is AD-converted without using the amplifier circuit when obtaining the actually measured gain, the input does not become extremely small with respect to the dynamic range of the AD-converter circuit, and the conversion accuracy does not decrease.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させることができる。 That is, it is possible to improve the calibration accuracy with respect to the gain of the amplifier circuit in the AD conversion technique in which the resolution of AD conversion is increased using the amplifier circuit.

図１は本発明に係るデータ処理装置の一実施の形態であるマイクロコンピュータを例示するブロック図である。FIG. 1 is a block diagram illustrating a microcomputer, which is an embodiment of a data processing apparatus according to the present invention. 図２は電力量計に代表されるようにダイナミックレンジの広いＡＤ変換に適用される場合に要求されるＡＤ変換のダイナミックレンジについて示した説明図である。FIG. 2 is an explanatory diagram showing the dynamic range of AD conversion required when applied to AD conversion with a wide dynamic range as represented by a watt-hour meter. 図３はゲインキャリブレーション処理におけるアナログ信号波形を例示する波形図である。FIG. 3 is a waveform diagram illustrating an analog signal waveform in the gain calibration process. 図４はゲインキャリブレーション処理において第１のデータを取得するときの信号波形を例示する波形図である。FIG. 4 is a waveform diagram illustrating a signal waveform when the first data is acquired in the gain calibration process. 図５はゲインキャリブレーション処理の詳細な一例を示すフローチャートである。FIG. 5 is a flowchart showing a detailed example of the gain calibration process. 図６は本発明に係るデータ処理装置を適用した電力量計の一例を示すブロック図である。FIG. 6 is a block diagram showing an example of a watt-hour meter to which the data processing apparatus according to the present invention is applied.

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。 1. First, an outline of a typical embodiment of the invention disclosed in the present application will be described. Reference numerals in the drawings referred to in parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.

〔１〕＜アンプを用いたビット拡張ＡＤ変換の高精度ゲインキャリブレーション＞
本発明の代表的な実施の形態に係るデータ処理装置（１，１Ａ）は、ＤＡ変換回路（４）、増幅回路（５，５Ａ，５Ｂ）、ＡＤ変換回路（３，３Ａ，３Ｂ）及び制御回路（２，９）を有する。前記制御回路は目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御する。前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータ（オフセットの減算が必要な場合にはオフセットが減算されたデータ）に前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２^ｎ倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。 [1] <High-precision gain calibration for bit-extended AD conversion using an amplifier>
A data processing apparatus (1, 1A) according to a typical embodiment of the present invention includes a DA converter circuit (4), an amplifier circuit (5, 5A, 5B), an AD converter circuit (3, 3A, 3B), and a control. It has a circuit (2, 9). The control circuit performs gain calibration processing for measuring an actual gain of the amplifier circuit as a measured gain with respect to a target gain 2 ⁿ (n is a positive integer), and amplifies an analog signal by the amplifier circuit, and then the AD converter circuit. And an extended AD conversion process for acquiring conversion data that has been bit-extended by conversion. In the extended AD conversion process, the object for the actually measured gain is obtained by data (a data obtained by subtracting an offset when offset subtraction is required) obtained by performing amplification by the amplification circuit and then converting by the AD conversion circuit. By performing an operation according to the ratio of the gain ²ⁿ , an error caused by the gain is canceled. In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first data obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are amplified by the amplification circuit by the target gain of ²ⁿ times. Then, an actual gain of the amplifier circuit is obtained based on the ratio of the second data converted by the AD converter circuit.

これによれば、実測ゲインを求めるとき、デジタル的に既知の校正データをＮ倍したデータに応ずる校正信号に対してＡＤ変換を行うから、ＡＤＣ３のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。そのようにしてＡＤ変換されたデータを１／Ｎにすれば、精度よく前記校正データに対するＡＤ変換値を得ることができる。したがって、増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させることができる。 According to this, when the actual gain is obtained, AD conversion is performed on a calibration signal corresponding to data obtained by multiplying digitally known calibration data by N, so that the input becomes extremely small with respect to the dynamic range of the ADC 3. Conversion accuracy is not reduced. If the AD-converted data is set to 1 / N, an AD conversion value for the calibration data can be obtained with high accuracy. Therefore, it is possible to improve the calibration accuracy with respect to the gain of the amplifier circuit in the AD conversion technique in which the resolution of AD conversion is increased using the amplifier circuit.

〔２〕＜Ｎ＝２^ｎ＞
項１のデータ処理装置において、前記Ｎは２^ｎに等しい値である。 [2] <N = 2 ⁿ >
In the data processing device according to item 1, the N is a value equal to 2 ⁿ .

これによれば、増幅回路で増幅しない校正信号（第１校正信号）に対して、増幅回路で増幅した校正信号（第２校正信号）をＡＤ変換する場合と同じＡＤ変換精度で変換結果を得ることができ、増幅回路の目的ゲインが極端に大きくなっても高い校正精度を維持することができる。 According to this, with respect to a calibration signal (first calibration signal) that is not amplified by the amplifier circuit, a conversion result is obtained with the same AD conversion accuracy as in the case of AD conversion of the calibration signal (second calibration signal) amplified by the amplifier circuit. Therefore, even if the target gain of the amplifier circuit becomes extremely large, high calibration accuracy can be maintained.

〔３〕＜前記実測ゲインに対する前記目的ゲイン２^ｎの比を用いた操作＞
項１又は２のデータ処理装置において、前記操作は、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに対する、前記目的ゲイン２^ｎ倍の乗算と、前記実測ゲインによる除算とである。 [3] <Operation using the ratio of the target gain 2 ^{n to} the measured gain>
In the data processing device according to item 1 or 2, the operation includes multiplying the data obtained by amplifying by the amplifier circuit and then converting by the AD converter circuit by multiplying the target gain by 2 ⁿ times and dividing by the actually measured gain. It is.

これにより、ゲインに起因するＡＤ変換の誤差を確実に相殺することができる。 Thereby, the error of AD conversion resulting from a gain can be canceled reliably.

〔４〕＜シフト演算による乗算＞
項３のデータ処理装置において、前記２^ｎ倍の乗算は下位側にｎビット分のゼロ拡張を行うシフト演算である。 [4] <Multiplication by shift operation>
In the data processing device according to item 3, the 2 ⁿ times multiplication is a shift operation that performs zero extension of n bits on the lower side.

これによれば、シフト演算によって容易に乗算結果を得ることができる。 According to this, the multiplication result can be easily obtained by the shift operation.

〔５〕＜シフト演算後に除算を行う＞
項４のデータ処置装置において、前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う。 [5] <Division after shift operation>
In the data processing device according to item 4, the control circuit divides the result of the shift operation by the actually measured gain.

これによれば、演算順序が逆の場合に比べて誤差の相殺が良好になる。 According to this, error cancellation is better than when the calculation order is reversed.

〔６〕＜増幅回路：プログラマブルゲインアンプ＞
項１乃至５のいずれかのデータ処理装置において、前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである。 [6] <Amplifier circuit: Programmable gain amplifier>
In the data processing device according to any one of Items 1 to 5, the amplifier circuit is a programmable gain amplifier whose gain is variably set by the control circuit.

これによれば、ゲインの設定に応じてＡＤ変換のビット精度を可変にすることができる。 According to this, the bit precision of AD conversion can be made variable according to the gain setting.

〔７〕＜制御回路：ＣＰＵとプログラムメモリ＞
項１乃至５のいずれかのデータ処理装置において、前記制御回路はＣＰＵと前記ＣＰＵが実行するプログラムを格納したメモリとを有する。 [7] <Control circuit: CPU and program memory>
In the data processing device according to any one of Items 1 to 5, the control circuit includes a CPU and a memory storing a program executed by the CPU.

これによれば、ＡＤ変換回路の分解能に比べてビット精度を拡張したＡＤ変換機能をプログラム制御を用いて容易に実現できる。 According to this, it is possible to easily realize an AD conversion function in which the bit accuracy is expanded as compared with the resolution of the AD conversion circuit using program control.

〔８〕＜1チップマイクロコンピュータ＞
項７のデータ処理装置は、１個の半導体基板上に形成された1チップマイクロコンピュータである。 [8] <One-chip microcomputer>
The data processing apparatus according to item 7 is a one-chip microcomputer formed on one semiconductor substrate.

プログラム制御機能とＡＤ変換機能を備えたマイクロコンピュータにおけるＡＤ変換機能のビット精度の拡張が容易であることからマイクロコンピュータにオンチップされたＡＤ変換機能の用途が広がる。 Since it is easy to extend the bit precision of the AD conversion function in a microcomputer having a program control function and an AD conversion function, the use of the AD conversion function on-chip in the microcomputer is expanded.

〔９〕＜高精度ゲインキャリブレーションを適用したデータ処理システム＞
本発明の別の実施の形態に係るデータ処理システムは、マイクロコンピュータ（１，１Ａ）と、前記マイクロコンピュータにアナログ信号を出力するアナログ回路（３０，３１）と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路（３２）とを有する。前記マイクロコンピュータは、DＡ変換回路、増幅回路、ＡＤ変換回路及び制御回路を有する。前記制御回路は目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御する。前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２^ｎ倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。 [9] <Data processing system applying high-precision gain calibration>
A data processing system according to another embodiment of the present invention is based on a microcomputer (1, 1A), an analog circuit (30, 31) for outputting an analog signal to the microcomputer, and an output of the microcomputer. And a digital circuit (32) to be controlled. The microcomputer includes a DA conversion circuit, an amplification circuit, an AD conversion circuit, and a control circuit. The control circuit performs gain calibration processing for measuring an actual gain of the amplifier circuit as a measured gain with respect to a target gain 2 ⁿ (n is a positive integer), and amplifies an analog signal by the amplifier circuit, and then the AD converter circuit. And an extended AD conversion process for acquiring conversion data that has been bit-extended by conversion. In the extended AD conversion process, the data obtained by the amplification by the amplification circuit and then the conversion by the AD conversion circuit is caused by the gain by performing an operation according to the ratio of the target gain 2 ^{n to} the actual gain. Offset the error. In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first data obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are amplified by the amplification circuit by the target gain of ²ⁿ times. Then, an actual gain of the amplifier circuit is obtained based on the ratio of the second data converted by the AD converter circuit.

これによれば、データ処理システムに含まれるマイクロコンピュータにおけるＡＤ変換の分解能を拡大するＡＤ変換技術について項１と同様の作用効果を奏する。したがって、アナログ回路の出力に基づいてデジタル回路を制御するマイクロコンピュータのＡＤ変換機能を用途に応じて容易に拡張可能になる。 According to this, the same effect as the item 1 can be achieved with respect to the AD conversion technique for expanding the resolution of AD conversion in the microcomputer included in the data processing system. Therefore, the AD conversion function of the microcomputer that controls the digital circuit based on the output of the analog circuit can be easily expanded according to the application.

〔１０〕＜Ｎ＝２^ｎ＞
項９のデータ処理システムにおいて、前記Ｎは２^ｎに等しい値である。 [10] <N = 2 ⁿ >
In the data processing system according to item 9, the N is a value equal to 2 ⁿ .

〔１１〕＜前記実測ゲインに対する前記目的ゲイン２^ｎの比を用いた操作＞
項９又は１０のデータ処理システムにおいて、前記操作は、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに対する、前記目的ゲイン２^ｎ倍の乗算と、前記実測ゲインによる除算とである。 [11] <Operation using the ratio of the target gain 2 ^{n to} the measured gain>
In the data processing system according to Item 9 or 10, the operation includes multiplying the data obtained by amplification by the amplification circuit and then conversion by the AD conversion circuit by multiplying the target gain by 2 ⁿ times and dividing by the actual gain. It is.

〔１２〕＜シフト演算による乗算＞
項１１のデータ処理システムにおいて、前記２^ｎ倍の乗算は下位側にｎビット分のゼロ拡張を行うシフト演算である。 [12] <Multiplication by shift operation>
In the data processing system according to item 11, the 2 ⁿ times multiplication is a shift operation that performs zero extension of n bits on the lower side.

〔１３〕＜シフト演算後に除算を行う＞
項１２のデータ処理システムにおいて、前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う。 [13] <Division after shift operation>
In the data processing system according to item 12, the control circuit divides the result of the shift operation by the actually measured gain.

〔１４〕＜増幅回路：プログラマブルゲインアンプ＞
項９乃至１３のいずれかのデータ処理システムにおいて、前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである。 [14] <Amplification circuit: Programmable gain amplifier>
Item 14. The data processing system according to any one of Items 9 to 13, wherein the amplifier circuit is a programmable gain amplifier whose gain is variably set by the control circuit.

〔１５〕＜制御回路：ＣＰＵとプログラムメモリ＞
項１４のデータ処理システムにおいて、前記制御回路はＣＰＵと前記ＣＰＵが実行するプログラムを格納したメモリとを有する。
ＡＤ変換回路の分解能に比べてビット精度を拡張したＡＤ変換機能をプログラム制御を用いて容易に実現できる。 [15] <Control circuit: CPU and program memory>
In the data processing system according to item 14, the control circuit includes a CPU and a memory storing a program executed by the CPU.
It is possible to easily realize an AD conversion function in which the bit precision is expanded as compared with the resolution of the AD conversion circuit by using program control.

〔１６〕＜電力量計、アンプを用いたビット拡張ＡＤ変換の高精度ゲインキャリブレーション＞
本発明の更に別の実施の形態に係る電力量計は、負荷電圧を入力して低い電圧に変換する電圧変換部（３０）と、負荷電流を入力して小さな電流に変換する電流変換部（３１）と、前記電圧変換部の出力電圧と前記電流変換部の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部（１Ａ）と、前記電力演算制御部で演算された電力量を表示する表示部（３２）とを有する。前記電力演算制御部は、ＤＡ変換回路、増幅回路、前記電流変換部の出力電流に応ずるアナログ信号を入力するＡＤ変換回路及び制御回路を有する。前記制御回路は目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御する。前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２^ｎ倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。 [16] <High-accuracy gain calibration of bit extension AD conversion using watt-hour meter and amplifier>
A watt-hour meter according to still another embodiment of the present invention includes a voltage conversion unit (30) that inputs a load voltage and converts the load voltage into a low voltage, and a current conversion unit (inputs a load current that is converted into a small current) ( 31), a power calculation control unit (1A) that performs calculation control of the power amount of the load based on the output voltage of the voltage conversion unit and the output current of the current conversion unit, and the power calculation control unit And a display unit (32) for displaying the amount of electric power. The power calculation control unit includes a DA conversion circuit, an amplifier circuit, an AD conversion circuit that inputs an analog signal corresponding to the output current of the current conversion unit, and a control circuit. The control circuit performs gain calibration processing for measuring an actual gain of the amplifier circuit as a measured gain with respect to a target gain 2 ⁿ (n is a positive integer), and amplifies an analog signal by the amplifier circuit, and then the AD converter circuit. And an extended AD conversion process for acquiring conversion data that has been bit-extended by conversion. In the extended AD conversion process, the data obtained by the amplification by the amplification circuit and then the conversion by the AD conversion circuit is caused by the gain by performing an operation according to the ratio of the target gain 2 ^{n to} the actual gain. Offset the error. In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first data obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are amplified by the amplification circuit by the target gain of ²ⁿ times. Then, an actual gain of the amplifier circuit is obtained based on the ratio of the second data converted by the AD converter circuit.

これによれば、データ処理システムに含まれるマイクロコンピュータにおけるＡＤ変換の分解能を拡大するＡＤ変換技術について項１と同様の作用効果を奏する。したがって、計測のダイナミックレンジが広く且つ各レンジで高い計測精度が要求される電力量計用途の高分解能のＡＤ変換機能を低コストで実現することができる。 According to this, the same effect as the item 1 can be achieved with respect to the AD conversion technique for expanding the resolution of AD conversion in the microcomputer included in the data processing system. Therefore, a high-resolution AD conversion function for a watt-hour meter that requires a wide measurement dynamic range and high measurement accuracy in each range can be realized at low cost.

２．実施の形態の詳細
実施の形態について更に詳述する。 2. Details of Embodiments Embodiments will be further described in detail.

図１には本発明のデータ処理装置の一実施の形態であるマイクロコンピュータが示される。同図に示されるマイクロコンピュータ（ＭＣＵ）１はＡＤ変換機能を搭載する。マイクロコンピュータ１は、特に制限されないが、相補型ＭＯＳ集積回路製造技術などにより単結晶シリコンなどの１個の半導体基板に形成される。このマイクロコンピュータ１は、プログラムを実行する中央処理装置（ＣＰＵ）２、電気的に書き換え可能にプログラムやデータを格納するフラッシュメモリなどの不揮発性メモリ（ＦＬＡＳＨ）９、ＣＰＵ２のワーク領域などに利用されるＲＡＭ８、アナログ信号をデジタル信号に変換するＡＤ変換回路（ＡＤＣ）３、デジタル信号をアナログ信号に変換するＤＡ変換回路（ＤＡＣ）４、デジタル入出力ポート１２、アナログ入力ポート１１、及びタイマカウンタやシリアルインタフェースなどの他の周辺回路モジュール(ＰＲＰＨ)１０を備える。このマイクロコンピュータ１は更に、被測定電圧を増幅してＡＤ変換することにより変換ビット精度を可変可能にするために、増幅回路として、特に制限されないが、ゲイン設定が可変可能なプログラマブルゲインアンプ（ＰＧＡ）５を備える。更に、セレクタ（ＳＷ１）６及びセレクタ（ＳＷＳ２）７を備え、ＡＤ変換に際してそれらと共に前記ＡＤＣ３及びＤＡＣ４を用いてＣＰＵ２が変換動作をプログラム制御するようになっている。以下、変換ビット精度を可変可能とするＡＤ変換機能について詳述する。 FIG. 1 shows a microcomputer as an embodiment of a data processing apparatus of the present invention. A microcomputer (MCU) 1 shown in the figure has an AD conversion function. The microcomputer 1 is not particularly limited, but is formed on one semiconductor substrate such as single crystal silicon by a complementary MOS integrated circuit manufacturing technique or the like. The microcomputer 1 is used for a central processing unit (CPU) 2 that executes programs, a non-volatile memory (FLASH) 9 such as a flash memory that stores programs and data in an electrically rewritable manner, a work area of the CPU 2, and the like. RAM 8, AD conversion circuit (ADC) 3 that converts analog signals into digital signals, DA conversion circuit (DAC) 4 that converts digital signals into analog signals, digital input / output port 12, analog input port 11, timer counter, Another peripheral circuit module (PRPH) 10 such as a serial interface is provided. The microcomputer 1 further amplifies the voltage to be measured and AD-converts it so that the conversion bit accuracy can be varied. However, the microcomputer 1 is not particularly limited as an amplification circuit, but a programmable gain amplifier (PGA) with variable gain setting. ) 5 is provided. Furthermore, a selector (SW1) 6 and a selector (SWS2) 7 are provided, and during AD conversion, the CPU 2 performs program control of the conversion operation using the ADC 3 and the DAC 4 together with them. Hereinafter, the AD conversion function that makes the conversion bit precision variable will be described in detail.

セレクタ６はアナログ入力ポート１１から入力される被計測アナログ信号ＡＬＧ１又はＤＡＣ４から出力されるアナログ信号ＡＬＧ２をＣＰＵ２の制御によって選択する。ＰＧＡ５はセレクタ６の出力を増幅して出力し、そのゲインはＣＰＵ２によって制御される。セレクタ７はセレクタ６の出力又はＰＧＡ５の出力をＣＰＵ２の制御によって選択する。ＡＤＣ３はセレクタ７の出力を入力してＡＤ変換する。ＡＤＣ２によるＡＤ変換結果に対する演算とＡＤ変換制御、及びＤＡＣ４によるＤＡ変換用のデータ生成とＤＡ変換制御はＣＰＵ２のプログラム制御によって行われる。 The selector 6 selects the analog signal ALG1 to be measured input from the analog input port 11 or the analog signal ALG2 output from the DAC 4 under the control of the CPU 2. The PGA 5 amplifies and outputs the output of the selector 6, and the gain is controlled by the CPU 2. The selector 7 selects the output of the selector 6 or the output of the PGA 5 under control of the CPU 2. The ADC 3 inputs the output of the selector 7 and performs AD conversion. The calculation and AD conversion control for the AD conversion result by the ADC 2 and the DA conversion data generation and DA conversion control by the DAC 4 are performed by program control of the CPU 2.

ＣＰＵ２はＡＤ変換のための制御として、ＰＧＡ５のゲインキャリブレーション処理の制御と拡張ＡＤ変換処理の制御を行う。ゲインキャリブレーション処理は、目的ゲイン２^ｎ（ｎは正の整数）、この例ではＣＰＵ２がＰＧＡ５に設定するゲインの期待値としての目的ゲイン、に対する前記ＰＧＡ５の実際のゲインを実測ゲインとして計測する処理である。拡張ＡＤ変換処理は、アナログ信号を前記ＰＧＡ２で増幅してから前記ＡＤＣ３で変換してビット拡張された変換データを取得する処理である。この拡張ＡＤ変換処理には例えば前記特許文献１などに記載の技術を適用することができ、このときＰＧＡ５のゲインを校正するゲインキャリブレーション処理に新規な特徴がある。 The CPU 2 controls the gain calibration processing of the PGA 5 and the extended AD conversion processing as control for AD conversion. The gain calibration process is a process of measuring the actual gain of the PGA 5 with respect to the target gain 2 ⁿ (n is a positive integer), in this example, the target gain as an expected gain set by the CPU 2 to the PGA 5 as an actual gain. It is. The extended AD conversion process is a process in which an analog signal is amplified by the PGA 2 and then converted by the ADC 3 to obtain bit-extended conversion data. For example, the technique described in Patent Document 1 can be applied to the extended AD conversion process. At this time, the gain calibration process for calibrating the gain of the PGA 5 has a novel feature.

先ず、拡張ＡＤ変換処理について簡単に説明する。ここでは、電力量計に代表されるようにダイナミックレンジの広いＡＤ変換に適用される場合を一例とする。例えば、図２に例示されるように、０．２％精度の電力量計として、電流測定範囲が２Ａから２００Ａのように広く(１００倍：７ビット相当）、かつ全ての測定レンジで０．２％即ち９ビットの実質精度を必要とするものとすると、実質１６ビット精度のダイナミックレンジが必要となる。３ビットのマージンを採れば１９ビットのＡＤ変換回路が要求とされる。このような用途において、１４ビット精度のＡＤＣ３を用いても、ＰＧＡ５のゲインを３２倍（２^５倍、５ビット相当）とすることによって、分解能１９ビット相当のＡＤ変換機能を実現することができる。具体的には、ＣＰＵ２によってＰＧＡ５に目的ゲインとして３２倍を設定し、アナログポート１１から入力される被計測アナログ信号ＡＬＧ１に対してＰＧＡ５で増幅した信号をＡＤＣ３でＡＤ変換する。このときスイッチ６が端子ｂ側が選択さて、スイッチ7は端子ｃ側が選択される。ＣＰＵ２はそのＡＤ変換結果からＰＧＡ５のオフセットを減算し、減算結果を目的ゲイン倍し、目的ゲイン倍した値を実測ゲインで除算して、ＰＧＡ５のオフセットとゲインの誤差を相殺したＡＤ変換結果を取得する。上記目的ゲイン倍（２^ｎ倍）の演算処理は例えば被乗数の下位側にｎビット分のゼロ拡張を行うシフト演算によって簡単に実現することができる。このように、ＡＤＣ３のＡＤ変換によって得られたデータに対して”目的ゲイン／実測ゲイン”の比を乗算することによって、最終的に得られるＡＤ変換結果においてＰＧＡ５における目的ゲインと実際のゲインとの誤差の影響を小さくすることができる。 First, the extended AD conversion process will be briefly described. Here, as an example, a case where the present invention is applied to AD conversion with a wide dynamic range as typified by a watt-hour meter. For example, as illustrated in FIG. 2, as a 0.2% accuracy watt-hour meter, the current measurement range is as wide as 2A to 200A (100 times: equivalent to 7 bits), and 0. 0 in all measurement ranges. Assuming that 2% or 9 bits of actual accuracy is required, a dynamic range of substantially 16 bits of accuracy is required. If a 3-bit margin is taken, a 19-bit AD converter circuit is required. In such an application, even if the ADC 3 with 14-bit precision is used, an AD conversion function corresponding to a resolution of 19 bits can be realized by increasing the gain of the PGA ⁵ by 32 times ( ²⁵ times, corresponding to 5 bits). . Specifically, the CPU 2 sets a target gain of 32 times in the PGA 5 and AD-converts the signal amplified by the PGA 5 with respect to the measured analog signal ALG 1 input from the analog port 11 by the ADC 3. At this time, the switch 6 is selected on the terminal b side, and the switch 7 is selected on the terminal c side. The CPU 2 subtracts the offset of the PGA 5 from the AD conversion result, multiplies the subtraction result by the target gain, and divides the value obtained by multiplying the target gain by the actually measured gain to obtain the AD conversion result that offsets the PGA 5 offset and the gain error. To do. The calculation processing of the target gain multiplication ( ²ⁿ times) can be easily realized by, for example, a shift operation that performs zero extension of n bits on the lower side of the multiplicand. Thus, by multiplying the data obtained by the AD conversion of the ADC 3 by the ratio of “target gain / actual gain”, the target gain in the PGA 5 and the actual gain in the finally obtained AD conversion result are obtained. The influence of error can be reduced.

前記オフセットは例えば以下の処理によって求めることができる。例えば、ＰＧＡ５に目的ゲインを設定し、所定のデジタル値（校正データ）を前記ＤＡＣ４でアナログ信号ＡＬＧ２に変換し、これをＰＧＡ５で増幅して、その出力を前記ＡＤＣ３で変換し、変換されたデジタル値と最初の校正データとの差によって求める事ができる。例えばＡＤ変換の分解能に対してＬＳＢ幾つ分の誤差があるかを求めることができる。 The offset can be obtained by the following process, for example. For example, a target gain is set in the PGA 5, a predetermined digital value (calibration data) is converted into the analog signal ALG 2 by the DAC 4, this is amplified by the PGA 5, the output is converted by the ADC 3, and the converted digital It can be obtained by the difference between the value and the first calibration data. For example, it is possible to determine the number of LSB errors with respect to the AD conversion resolution.

前記実測ゲインはゲインキャリブレーション処理によって求める。例えば、ＣＰＵ２が校正データをＮ倍して前記ＤＡＣ４に与えて第１の校正信号を生成し、この第１の構成信号をＰＧＡ５で増幅せずにＡＤＣ３で変換し、その変換データをＣＰＵ２が１／Ｎ倍にした第１のデータを取得する。さらに前記校正データを前記ＤＡＣ４に与えて第２の校正信号を生成し、今度はこの第２の構成信号をＰＧＡ５で目的ゲイン２^ｎ倍で増幅してから前記ＡＤＣ３で変換した第２のデータを取得する。取得した第１のデータと第２のデータとの比に基づいて、目的ゲインを設定したＰＧＡ５の実際のゲインである実測ゲインを求める。 The actual gain is obtained by gain calibration processing. For example, the CPU 2 multiplies the calibration data by N and supplies it to the DAC 4 to generate a first calibration signal. The first configuration signal is converted by the ADC 3 without being amplified by the PGA 5. First data obtained by multiplying / N times is acquired. Further, the calibration data is supplied to the DAC 4 to generate a second calibration signal. This second configuration signal is amplified by the target gain 2 ⁿ times by the PGA 5 and then converted by the ADC 3 to obtain the second data. get. Based on the ratio between the acquired first data and second data, an actual gain that is an actual gain of the PGA 5 for which the target gain is set is obtained.

図３には上記ゲインキャリブレーション処理におけるアナログ信号波形が例示される。第２のデータを取得するときにスイッチ６の端子ａには信号Ａが与えられ、スイッチ７の端子ｃには信号ＡをＰＧＡ５でＧ倍（目的ゲイン倍）した信号が与えられる。第１のデータを取得するときはスイッチ６の端子ａにはデジタル的にＮ倍された信号Ａ×Ｎが与えられ、スイッチ７の端子ｄにはその信号Ａ×Ｎがそのまま出力される。 FIG. 3 illustrates an analog signal waveform in the gain calibration process. When the second data is acquired, the signal A is given to the terminal a of the switch 6, and the signal A obtained by multiplying the signal A by GGA (target gain multiplication) by the PGA 5 is given to the terminal c of the switch 7. When acquiring the first data, the signal A × N digitally multiplied by N is given to the terminal a of the switch 6, and the signal A × N is outputted to the terminal d of the switch 7 as it is.

図４には上記ゲインキャリブレーション処理において第１のデータを取得するときの信号波形が例示される。ここではグランドＧＮＤと電源電圧ＶＣＣとの間のパルス信号の信号振幅を一例として考える。”ＶＣＣ／２）±ＲＥＦＶｐｐ”に相当する小振幅の校正データをデジタル的にＮ倍した、”（ＶＣＣ／２）±Ｎ×ＲＥＦＶｐｐ”に相当するデータを生成してＤＡＣ４でＤＡ変換する。ＤＡ変換された校正信号はＡＤＣ３でＡＤ変換され、ＡＤ変換されたデータは１／Ｎ倍される。１／Ｎ倍された検出データと校正データとの比に基づいて目的ゲインに対する実ゲインをもとめることができる。 FIG. 4 illustrates a signal waveform when the first data is acquired in the gain calibration process. Here, the signal amplitude of the pulse signal between the ground GND and the power supply voltage VCC is considered as an example. Calibration data with a small amplitude corresponding to “VCC / 2) ± REFVpp” is digitally multiplied by N, and data corresponding to “(VCC / 2) ± N × REFVpp” is generated and DA-converted by the DAC 4. The DA-converted calibration signal is AD-converted by the ADC 3, and the AD-converted data is multiplied by 1 / N. Based on the ratio between the detection data multiplied by 1 / N and the calibration data, the actual gain with respect to the target gain can be obtained.

ここで、ＰＧＡ５に対するゲイン校正値の許容誤差について説明する。理論的には拡張ＡＤ変換処理によるＡＤ変換結果がＡＤ変換回路の量子化誤差以内であればよい。これは下記式
Ｖｐｐ×（１−Ｇ／Ｇｉ）≦Ｖｅｒｒ…（１）
を満足すればよい。式（１）において左辺はゲイン誤差を含む拡張ＡＤ変換処理結果、右辺はＡＤＣの量子化誤差、ＧはＰＧＡ５の実際のゲイン（実測ゲイン）、ＧｉはＰＧＡ５の目的ゲイン（２^ｎ）、ＶｐｐはＰＧＡ５の入力電圧範囲、ＶｅｒｒはＡＤＣ３の量子化誤差の電圧（ＬＳＢ／２）である。 Here, the allowable error of the gain calibration value for the PGA 5 will be described. Theoretically, it suffices if the AD conversion result by the extended AD conversion processing is within the quantization error of the AD conversion circuit. This is the following formula Vpp × (1−G / Gi) ≦ Verr (1)
Should be satisfied. In Expression (1), the left side is the result of the extended AD conversion process including the gain error, the right side is the quantization error of the ADC, G is the actual gain (measured gain) of PGA5, Gi is the target gain (2 ⁿ ) of PGA5, and Vpp is An input voltage range of PGA 5, Verr is a voltage (LSB / 2) of quantization error of ADC 3.

式（１）において、
Ｇｅｒｒ＝（１−Ｇ／Ｇｉ）、
Ｖｐｐ＝Ｖｒｅｆ／Ｇｉ、
Ｖｅｒｒ＝（１／２）×（Ｖｒｅｆ／ＡＤＦＳ）、
とすると、式（１）から下記式
Ｇｅｒｒ≦（１／２）×（Ｇｉ／ＡＤＦＳ）…（２）
を導くことができる。ＶｒｅｆはＡＤＣ３の入力電圧範囲、ＡＤＦＳはＡＤＣ３のフルスケール値である。 In equation (1),
Gerr = (1−G / Gi),
Vpp = Vref / Gi,
Verr = (1/2) × (Vref / ADFS),
Then, from the equation (1), the following equation Gerr ≦ (1/2) × (Gi / ADFS) (2)
Can guide you. Vref is the input voltage range of ADC3, and ADFS is the full-scale value of ADC3.

式（２）によれば、最終的に許容されるゲインエラーＧｅｒｒはＰＧＡ５の目的ゲインＧｉとＡＤＣ３のフルスケール値で決まることになる。例えばＡＤＣ３を１６ビット、ＰＧＡ５の目的ゲインを３２倍（２^５）にして５ビット拡張を行う場合、式（２）より、
Ｇｅｒｒ＝（１／２）×（３２／６５５３６）＝０．０２４４％
とされる。したがって、ＰＧＡ５の目的ゲインが３２倍のとき、実測ゲインが３１．９９２２〜３２．００７８ならば、ＡＤ変換結果をＡＤＣ３の量子化誤差範囲内に抑えることができる。要するに、ＡＤ変換結果をＡＤＣ３の量子化誤差範囲内に抑えるには（さらにはＰＧＡ５を用いた拡張ＡＤ変換による変換結果とＰＧＡ５を用いないＡＤ変換結果との間の変換値の連続性を保証するには）ＰＧＡ５の実測ゲインの測定に高精度が必用になる。 According to Equation (2), the finally allowed gain error Gerr is determined by the target gain Gi of PGA5 and the full scale value of ADC3. For example, when the 5-bit extension is performed by setting the ADC3 to 16 bits and the target gain of the PGA5 to 32 times (2 ⁵ ), the equation (2):
Gerr = (1/2) × (32/65536) = 0.0244%
It is said. Therefore, when the target gain of PGA 5 is 32 times, if the measured gain is 31.9922 to 32.0078, the AD conversion result can be suppressed within the quantization error range of ADC 3. In short, in order to keep the AD conversion result within the quantization error range of ADC 3 (and to guarantee the continuity of the conversion value between the conversion result by the extended AD conversion using PGA 5 and the AD conversion result not using PGA 5. Therefore, high accuracy is required for the measurement of the actual gain of PGA5.

以上の説明から明らかなように、実測ゲインを求めるとき、デジタル的に既知の校正データをＮ倍したデータに応ずる校正信号に対してＡＤ変換を行うから、ＡＤＣ３のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。そのようにしてＡＤ変換されたデータを１／Ｎにすれば、精度よく前記校正データに対するＡＤ変換値を得ることができる。したがって、増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させることができる。 As is apparent from the above description, when the actual gain is obtained, AD conversion is performed on the calibration signal corresponding to the data obtained by multiplying the digitally known calibration data by N, so that the input is extremely large with respect to the dynamic range of the ADC 3. However, the conversion accuracy is not lowered. If the AD-converted data is set to 1 / N, an AD conversion value for the calibration data can be obtained with high accuracy. Therefore, it is possible to improve the calibration accuracy with respect to the gain of the amplifier circuit in the AD conversion technique in which the resolution of AD conversion is increased using the amplifier circuit.

特に、図４に例示されるように、前記Ｎの値をＰＧＡ５の目的ゲイン（２^ｎ）に等しい値にすれば、ＰＧＡ５で増幅しない校正信号（第１校正信号）に対して、ＰＧＡ５で増幅した校正信号（第２校正信号）をＡＤ変換する場合と同じＡＤ変換精度で変換結果を得ることができ、ＰＧＡ５の目的ゲインが極端に大きくいなっても高い校正精度を維持することができる。 In particular, as illustrated in FIG. 4, if the value of N is equal to the target gain (2 ⁿ ) of PGA 5, a calibration signal that is not amplified by PGA 5 (first calibration signal) is amplified by PGA 5. The conversion result can be obtained with the same AD conversion accuracy as when AD conversion is performed on the calibration signal (second calibration signal), and high calibration accuracy can be maintained even if the target gain of the PGA 5 becomes extremely large.

図５にはゲインキャリブレーション処理の詳細なフローチャーチが例示される。ゲインキャリブレーション処理が指示されると、ＣＰＵ２はスイッチ６に端子ａを選択し、スイッチ７に端子ｄを選択する（Ｓ１）。ＣＰＵ２は”（ＶＣＣ／２）±ＲＥＦＶｐｐ”に相当する校正データをＮ倍した、”（ＶＣＣ／２）±Ｎ×ＲＥＦＶｐｐ”に相当するデータをＤＡＶＣ４に与えてアナログ信号に変換する（Ｓ２）。ＤＡＣ４から出力されるアナログ信号はＡＤＣ３でデジタル信号に変換され（Ｓ３）、変換結果は増幅無しの振幅データＮＶＰＰ＿１としてＲＡＭ８に保管され（Ｓ４）。ＣＰＵ２は保管されたデータＮＶＰＰ＿１をＮで除算し、除算されたデータＶＰＰ＿１をＲＡＭ８に保持する（Ｓ５）。データＶＰＰ＿１はゲイン１倍としたときの校正信号の振幅に相当する。 FIG. 5 illustrates a detailed flow church of the gain calibration process. When the gain calibration process is instructed, the CPU 2 selects the terminal a for the switch 6 and selects the terminal d for the switch 7 (S1). The CPU 2 multiplies the calibration data corresponding to “(VCC / 2) ± REFVpp” by N, and supplies the data corresponding to “(VCC / 2) ± N × REFVpp” to the DAVC 4 to convert it into an analog signal (S2). The analog signal output from the DAC 4 is converted into a digital signal by the ADC 3 (S3), and the conversion result is stored in the RAM 8 as amplitude data NVPP_1 without amplification (S4). The CPU 2 divides the stored data NVPP_1 by N, and holds the divided data VPP_1 in the RAM 8 (S5). The data VPP_1 corresponds to the amplitude of the calibration signal when the gain is 1.

次に、ＣＰＵ２はスイッチ６に端子ａを選択し、スイッチ７に端子ｃを選択する（Ｓ６）。ＣＰＵ２は”（ＶＣＣ／２）±ＲＥＦＶｐｐ”に相当する校正データをＤＡＶＣ４に与えてアナログ信号に変換する（Ｓ７）。ＤＡＣ４から出力されるアナログ信号をＰＧＡ５で目的ゲインＧ倍に増幅する（Ｓ８）。増幅されたアナログ信号は、”（ＶＣＣ／２）±Ｇ×ＲＥＦＶｐｐ”に相当し、ＡＤＣ３でデジタル信号に変換される（Ｓ９）。変換結果は増幅有りの振幅データＶＰＰ＿ＧとしてＲＡＭ８に保管され（Ｓ１０）。データＶＰＰ＿ＧはゲインＧ倍としたときの校正信号の振幅に相当する。ＣＰＵ２は保管されたデータＶＰＰ＿Ｇと前記データＶＰＰ＿１との比に基づいて目的ゲインＧに対する実測ゲインＧｃを算出し（Ｓ１１）、算出した実測ゲインＧｃをフラッシュメモリ９の所定にエリアに記憶する（Ｓ１２）。 Next, the CPU 2 selects the terminal a for the switch 6 and selects the terminal c for the switch 7 (S6). The CPU 2 applies calibration data corresponding to “(VCC / 2) ± REFVpp” to the DAVC 4 and converts it into an analog signal (S7). The analog signal output from the DAC 4 is amplified by the target gain G times by the PGA 5 (S8). The amplified analog signal corresponds to “(VCC / 2) ± G × REFVpp” and is converted into a digital signal by the ADC 3 (S9). The conversion result is stored in the RAM 8 as amplitude data VPP_G with amplification (S10). Data VPP_G corresponds to the amplitude of the calibration signal when the gain is G times. The CPU 2 calculates the actual gain Gc for the target gain G based on the ratio between the stored data VPP_G and the data VPP_1 (S11), and stores the calculated actual gain Gc in a predetermined area of the flash memory 9 (S12). .

図６にはマイクロコンピュータ１を適用した電力量計の一例が示される。電力量計は、負荷電圧を入力して低い電圧に変換する電圧変換部３０と、負荷電流を入力して小さな電流に変換する電流変換部３１と、前記電圧変換部３０の出力電圧と前記電流変換部３１の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部１Ａと、前記電力演算制御部で演算された電力量を表示する表示部３２とを有する。表示部３２は例えば液晶ディスプレイパネルによって構成される。前記電力演算制御部は例えばマイクロコンピュータ１Ａによって構成され、ＤＡＣ４、ＰＧＡ５Ａ，５Ｂ、ＡＤＣ３Ａ，３Ｂ、ＣＰＵ２、ＲＡＭ８を有し、更に、ＲＯＭ２０、ＢＧＲ（バンドギャップリファレンス回路）２１、ディジタル入出力ポート（ＤＩＯＰ）２２、アナログＩＯポート（ＡＩＯＰ）２３を備える。ＰＧＡ５Ａ，５Ｂのそれぞれは前記ＰＧＡ５に相当する回路で構成され、ＡＤＣ３Ａ、３Ｂのそれぞれは前記ＡＤＣ３に相当する回路で構成される。ＢＧＲ２１は例えばＡＤＣ，３Ａ，３Ｂが逐次比較型で構成される場合の比較基準電圧を生成する。ＤＩＯＰはデジタル入出力ポートの機能を備える。アナログ入出力ポート２３はアナログ入力ポート１１及びスイッチ６，７などの機能を備える。ＰＧＡ５ＡはＤＡＣ４の出力又は電圧変換部３０の出力を受けて増幅動作を行う。ＰＧＡ５ＢはＤＡＣ４の出力又は電流変換部３１の出力を受けて増幅動作を行う。ＡＤＣ３ＡはＤＡＣ４又はＰＧＡ５Ａの出力を受けて増幅動作を行う。ＡＤＣ３ＢはＤＡＣ４又はＰＧＡ５Ａの出力を受けて増幅動作を行う。 FIG. 6 shows an example of a watt-hour meter to which the microcomputer 1 is applied. The watt-hour meter includes a voltage converter 30 that inputs a load voltage and converts it to a low voltage, a current converter 31 that inputs a load current and converts it to a small current, an output voltage of the voltage converter 30 and the current 1 A of power calculation control parts which perform calculation control of the electric energy of load based on the output current of the conversion part 31, and the display part 32 which displays the electric energy calculated by the said electric power calculation control part. The display unit 32 is configured by a liquid crystal display panel, for example. The power calculation control unit is composed of, for example, a microcomputer 1A, and includes a DAC 4, PGA 5A, 5B, ADC 3A, 3B, CPU 2, RAM 8, ROM 20, BGR (band gap reference circuit) 21, digital input / output port (DIOP) ) 22 and an analog IO port (AIOP) 23. Each of the PGAs 5A and 5B includes a circuit corresponding to the PGA 5, and each of the ADCs 3A and 3B includes a circuit corresponding to the ADC 3. For example, the BGR 21 generates a comparison reference voltage when the ADCs 3A and 3B are configured in a successive approximation type. DIOP has a digital input / output port function. The analog input / output port 23 has functions such as the analog input port 11 and switches 6 and 7. The PGA 5A performs an amplification operation in response to the output of the DAC 4 or the output of the voltage conversion unit 30. The PGA 5B receives the output of the DAC 4 or the output of the current converter 31 and performs an amplification operation. The ADC 3A receives the output of the DAC 4 or PGA 5A and performs an amplification operation. The ADC 3B receives the output of the DAC 4 or PGA 5A and performs an amplification operation.

マイクロコンピュータ１Ａは、電流変換部３１から出力される電流信号に対してＰＧＡ５Ｂの増幅動作を用いてビット精度を拡張した拡張ＡＤ変換処理を行い、また、ＰＧＡ５Ｂのゲインに関する誤差を低減するためのゲインキャリブレーション処理を行う。電圧変換部３０から出力される電圧信号に対してＰＧＡ５Ａの増幅動作を用いた拡張ＡＤ変換処理、ＰＧＡ５Ａのゲインに関するゲインキャリブレーション処理を行ってもよい。 The microcomputer 1A performs an extended AD conversion process with the bit precision extended on the current signal output from the current conversion unit 31 by using the amplification operation of the PGA 5B, and a gain for reducing an error related to the gain of the PGA 5B. Perform calibration processing. An extended AD conversion process using the amplification operation of the PGA 5A and a gain calibration process related to the gain of the PGA 5A may be performed on the voltage signal output from the voltage conversion unit 30.

電力量計に前記拡張ＡＤ変換処理と前記ゲインキャリブレーション処理をサポートするマイクロコンピュータ１Ａを作用することにより、マイクロコンピュータ１Ａが備えるＡＤ変換の分解能を拡大するＡＤ変換技術についてマイクロコンピュータ１を用いた場合と同様の作用効果を奏する。したがって、計測のダイナミックレンジが広く且つ各レンジで高い計測精度が要求される電力量計用途の高分解能のＡＤ変換機能を低コストで実現することができる。 When the microcomputer 1 is used for an AD conversion technique for expanding the resolution of AD conversion included in the microcomputer 1A by operating the microcomputer 1A supporting the extended AD conversion process and the gain calibration process on the watt-hour meter Has the same effect as. Therefore, a high-resolution AD conversion function for a watt-hour meter that requires a wide measurement dynamic range and high measurement accuracy in each range can be realized at low cost.

特に図示はしないが、高精度ゲインキャリブレーションを制御可能なマイクロコンピュータ１，１Ａは電力量計以外のデータ処理システムに広く適用することができる。例えばそのようなデータ処理システムは、１又は１Ａで参照されるようなマイクロコンピュータと、前記マイクロコンピュータにアナログ信号を出力するアナログ回路と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路とを備えて構成することができる。そのようなマイクロコンピュータ１，１Ａを用いることによって、アナログ回路の出力に基づいてデジタル回路を制御するマイクロコンピュータのＡＤ変換機能を用途に応じて容易に拡張可能になる。 Although not shown in particular, the microcomputers 1 and 1A capable of controlling high-accuracy gain calibration can be widely applied to data processing systems other than watt-hour meters. For example, such a data processing system includes a microcomputer referred to as 1 or 1A, an analog circuit that outputs an analog signal to the microcomputer, and a digital circuit that is controlled based on the output of the microcomputer. It can be prepared. By using such microcomputers 1 and 1A, the AD conversion function of the microcomputer that controls the digital circuit based on the output of the analog circuit can be easily expanded according to the application.

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.

例えば、ＡＤＣのオフセットは増幅回路それ自体が備える回路構成を用いてキャンセルしてもよい。この場合にはステップＳ３５に示される“（測定値−Ｏst）×Ｇexp／Ｇin”の演算を、“（測定値）×Ｇexp／Ｇin”とすればよい。また、増幅回路はＰＧＡに限定されず、ゲイン固定のアンプであってもよい。 For example, the ADC offset may be canceled by using a circuit configuration included in the amplifier circuit itself. In this case, the calculation of “(measured value−Ost) × Gexp / Gin” shown in step S35 may be “(measured value) × Gexp / Gin”. Further, the amplifier circuit is not limited to PGA, and may be a gain-fixed amplifier.

また、ゲインキャリブレーションで行う演算処理は、予め必要なルックアップテーブルを用意し、必要に応じてそのルックアップテーブルを参照する処理によって実現してもよい。 In addition, the calculation processing performed by gain calibration may be realized by preparing a necessary lookup table in advance and referring to the lookup table as necessary.

減衰器を用いる場合にも当然マルチサンプリングを行うことは可能である。マルチサンプリングはデュアルサンプリングに限定されず、２個以上の増幅回路や減衰器を用いる場合にも適用可能である。 Even when an attenuator is used, it is naturally possible to perform multi-sampling. Multi-sampling is not limited to dual sampling, and can be applied when two or more amplifier circuits and attenuators are used.

また、ゲインキャリブレーション処理で取得した実測ゲインの値などを不揮発性メモリ９に保管することによってゲインキャリブレーション処理をパワーオン毎に行わなくても済むようになる。キャリブレーション処理をマイクロコンピュータのパワーオンリセット処理に際して行ってもよく、更に、その後、定期的にキャリブレーション処理を行ってオフセット及び測定されたゲインの値を更新することにより、温度変化などに追従した最適化された実測ゲインを用いることが可能になる。 Further, by storing the actual gain value acquired by the gain calibration process in the nonvolatile memory 9, it is not necessary to perform the gain calibration process every power-on. The calibration process may be performed during the power-on reset process of the microcomputer. Further, the calibration process is periodically performed to update the offset and the measured gain value, thereby following the temperature change and the like. It is possible to use an optimized actual gain.

１マイクロコンピュータ（ＭＣＵ）
２中央処理装置（ＣＰＵ）
３ＡＤ変換回路（ＡＤＣ）
４ＤＡ変換回路（ＤＡＣ）
５プログラマブルゲインアンプ（ＰＧＡ）
６，７セレクタ（ＳＷ１，ＳＷＳ２）
８ＲＡＭ
９不揮発性メモリ（ＦＬＡＳＨ）
１１アナログ入力ポート
１２デジタル入出力ポート
３０電圧変換部
３１電流変換部
１Ａマイクロコンピュータ（電力演算制御部）
３２表示部 1 Microcomputer (MCU)
2 Central processing unit (CPU)
3 AD conversion circuit (ADC)
4 DA conversion circuit (DAC)
5 Programmable gain amplifier (PGA)
6,7 Selector (SW1, SWS2)
8 RAM
9 Nonvolatile memory (FLASH)
DESCRIPTION OF SYMBOLS 11 Analog input port 12 Digital input / output port 30 Voltage conversion part 31 Current conversion part 1A Microcomputer (power calculation control part)
32 Display section

Claims

ＤＡ変換回路、増幅回路、ＡＤ変換回路及び制御回路を有し、
前記制御回路は目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御し、
前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺し、
前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２^ｎ倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求め、
前記Ｎは２ ^ｎに等しい値である、データ処理装置。 It has a DA converter circuit, an amplifier circuit, an AD converter circuit, and a control circuit,
The control circuit performs gain calibration processing for measuring an actual gain of the amplifier circuit as a measured gain with respect to a target gain 2 ⁿ (n is a positive integer), and amplifies an analog signal by the amplifier circuit, and then the AD converter circuit. And an extended AD conversion process for obtaining conversion data that has been bit-extended by conversion with
In the extended AD conversion process, the data obtained by the amplification by the amplification circuit and then the conversion by the AD conversion circuit is caused by the gain by performing an operation according to the ratio of the target gain 2 ^{n to} the actual gain. Offset the error,
In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first data obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are amplified by the amplification circuit by the target gain of ²ⁿ times. obtains the measured gain of the amplifier circuit based on the second data and the ratio of converted by the AD converter from,
The data processing apparatus , wherein N is a value equal to 2 ⁿ .

前記操作は、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに対する、前記目的ゲイン２ ^ｎ倍の乗算と、前記実測ゲインによる除算とである、請求項１記載のデータ処理装置。 2. The data according to claim 1, wherein the operation is multiplication of the target gain by 2 ⁿ times and division by the actually measured gain on data obtained by amplification by the amplification circuit and then conversion by the AD conversion circuit. Processing equipment.

前記２ ^ｎ倍の乗算は下位側にｎビット分のゼロ拡張を行うシフト演算である、請求項２記載のデータ処理装置。 The data processing apparatus according to claim 2, wherein the 2 ⁿ times multiplication is a shift operation that performs n-bit zero extension on the lower side .

前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う、請求項３記載のデータ処理装置。 The data processing apparatus according to claim 3, wherein the control circuit divides the result of the shift calculation by the actually measured gain .

前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである、請求項１記載のデータ処理装置。 The data processing apparatus according to claim 1, wherein the amplification circuit is a programmable gain amplifier whose gain is variably set by the control circuit .

前記制御回路はＣＰＵと前記ＣＰＵが実行するプログラムを格納したメモリとを有する、請求項１記載のデータ処理装置。 The data processing apparatus according to claim 1, wherein the control circuit includes a CPU and a memory storing a program executed by the CPU .

１個の半導体基板上に形成された１チップマイクロコンピュータである、請求項６記載のデータ処理装置。 7. The data processing apparatus according to claim 6, wherein the data processing apparatus is a one-chip microcomputer formed on one semiconductor substrate .

マイクロコンピュータと、前記マイクロコンピュータにアナログ信号を出力するアナログ回路と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路とを有するデータ処理システムであって、  A data processing system comprising a microcomputer, an analog circuit for outputting an analog signal to the microcomputer, and a digital circuit controlled based on the output of the microcomputer,
前記マイクロコンピュータは、ＤＡ変換回路、増幅回路、ＡＤ変換回路及び制御回路を有し、  The microcomputer has a DA conversion circuit, an amplification circuit, an AD conversion circuit, and a control circuit,
前記制御回路は目的ゲイン２  The control circuit has a target gain of 2 ^ｎn （ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御し、A gain calibration process for measuring the actual gain of the amplifier circuit as a measured gain with respect to (n is a positive integer), and the analog signal is amplified by the amplifier circuit and then converted by the AD converter circuit to be bit-extended. Controls the extended AD conversion processing for acquiring conversion data,
前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２  In the extended AD conversion processing, the target gain 2 with respect to the actually measured gain is converted into data obtained by performing amplification with the amplifier circuit and then converting with the AD converter circuit. ^ｎn の比に応じた操作を施すことによってゲインに起因する誤差を相殺し、The error due to the gain is canceled by performing the operation according to the ratio of
前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２  In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first gain obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are converted to the target gain 2 by the amplifier circuit. ^ｎn 倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求め、The measured gain of the amplifier circuit is obtained based on the ratio of the second data amplified by the second time and then converted by the AD converter circuit,
前記Ｎは２  N is 2 ^ｎn に等しい値である、データ処理システム。A data processing system that is equal to

前記操作は、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに対する、前記目的ゲイン２ ^ｎ倍の乗算と、前記実測ゲインによる除算とである、請求項８記載のデータ処理システム。 9. The data according to claim 8, wherein the operation is multiplication of the target gain 2 ⁿ times and division by the actually measured gain with respect to data obtained by amplification by the amplification circuit and then conversion by the AD conversion circuit. Processing system.

前記２ ^ｎ倍の乗算は下位側にｎビット分のゼロ拡張を行うシフト演算である、請求項９記載のデータ処理システム。 The data processing system according to claim 9, wherein the 2 ⁿ times multiplication is a shift operation for performing zero extension of n bits on the lower side .

前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う、請求項１０記載のデータ処理システム。 The data processing system according to claim 10, wherein the control circuit divides the result of the shift operation by the actually measured gain .

前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである、請求項８記載のデータ処理システム。 The data processing system according to claim 8, wherein the amplification circuit is a programmable gain amplifier whose gain is variably set by the control circuit .

前記制御回路はＣＰＵと前記ＣＰＵが実行するプログラムを格納したメモリとを有する、請求項１２記載のデータ処理システム。 The data processing system according to claim 12, wherein the control circuit includes a CPU and a memory storing a program executed by the CPU .

負荷電圧を入力して低い電圧に変換する電圧変換部と、負荷電流を入力して小さな電流に変換する電流変換部と、前記電圧変換部の出力電圧と前記電流変換部の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部と、前記電力演算制御部で演算された電力量を表示する表示部とを有する電力量計であって、  Based on a voltage converter that inputs a load voltage and converts it to a low voltage, a current converter that inputs a load current and converts it to a small current, an output voltage of the voltage converter, and an output current of the current converter A power meter having a power calculation control unit that performs calculation control of the power amount of the load and a display unit that displays the power amount calculated by the power calculation control unit,
前記電力演算制御部は、ＤＡ変換回路、増幅回路、前記電流変換部の出力電流に応ずるアナログ信号を入力するＡＤ変換回路及び制御回路を有し、  The power calculation control unit includes a DA conversion circuit, an amplifier circuit, an AD conversion circuit that inputs an analog signal corresponding to the output current of the current conversion unit, and a control circuit.
前記制御回路は目的ゲイン２  The control circuit has a target gain of 2 ^ｎn （ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記ＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理とを制御し、A gain calibration process for measuring the actual gain of the amplifier circuit as a measured gain with respect to (n is a positive integer), and the analog signal is amplified by the amplifier circuit and then converted by the AD converter circuit to be bit-extended. Controls the extended AD conversion processing for acquiring conversion data,
前記拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２  In the extended AD conversion processing, the target gain 2 with respect to the actually measured gain is converted into data obtained by performing amplification with the amplifier circuit and then converting with the AD converter circuit. ^ｎn の比に応じた操作を施すことによってゲインに起因する誤差を相殺し、The error due to the gain is canceled by performing the operation according to the ratio of
前記ゲインキャリブレーション処理において、前記制御回路が校正データをＮ（Ｎは正の整数）倍して前記ＤＡ変換回路で変換した第１の校正信号を前記増幅回路で増幅せずに前記ＡＤ変換回路で変換し、その変換データを１／Ｎ倍にした第１のデータと、前記校正データを前記ＤＡ変換回路で変換した第２の校正信号を前記増幅回路により前記目的ゲイン２  In the gain calibration process, the control circuit multiplies the calibration data by N (N is a positive integer) and converts the first calibration signal converted by the DA converter circuit without amplifying the first calibration signal by the amplifier circuit. The first gain obtained by converting the converted data by 1 / N times and the second calibration signal obtained by converting the calibration data by the DA converter circuit are converted to the target gain 2 by the amplifier circuit. ^ｎn 倍で増幅してから前記ＡＤ変換回路で変換した第２のデータと、の比に基づいて前記増幅回路の実測ゲインを求め、The measured gain of the amplifier circuit is obtained based on the ratio of the second data amplified by the second time and then converted by the AD converter circuit,
前記Ｎは２  N is 2 ^ｎn に等しい値である、電力量計。A watt hour meter that is equal to.