JP5708240B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP5708240B2 JP5708240B2 JP2011115548A JP2011115548A JP5708240B2 JP 5708240 B2 JP5708240 B2 JP 5708240B2 JP 2011115548 A JP2011115548 A JP 2011115548A JP 2011115548 A JP2011115548 A JP 2011115548A JP 5708240 B2 JP5708240 B2 JP 5708240B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switching
- voltage
- power supply
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
<第1実施形態>
図1は、この発明の第1実施形態であるスイッチング電源回路10の構成を示す回路図である。このスイッチング電源回路10は、入力電源線及び基準電源線(図示の例では接地線)間に印加される入力電源電圧VDDに基づいて電源電圧VOUTを発生して負荷90に供給する回路である。このスイッチング電源回路10における入力電源線と基準電源線との間には、スイッチング手段としての役割を果たすPチャネル電界効果トランジスタ(以下、単にPチャネルトランジスタという)PPS及びNチャネル電界効果トランジスタ(以下、単にNチャネルトランジスタという)NPSが直列に介挿されている。これらのトランジスタPPS及びNPSの共通接続点と基準電源線との間には、インダクタ23及びキャパシタ24が直列に介挿されている。そして、インダクタ23及びキャパシタ24の共通接続点は電源電圧VOUTを出力するための電圧出力端子30となっている。この電圧出力端子30にはオーディオ信号を処理する装置(例えば、音源装置)が負荷90として接続される。
図3は、本発明の第2実施形態であるスイッチング電源回路10Aの回路構成を示す回路図である。このスイッチング電源回路10Aでは、上記第1実施形態における電圧リミタ27が電圧リミタ27aに置き換えられており、この電圧リミタ27aとキャパシタ24とがスイッチを間に挟まずに直接接続されている。ここで、電圧リミタ27aは、上記第1実施形態と同様なコンパレータ29およびNチャネルトランジスタNPLの他、ANDゲート60を有している。このANDゲート60は、コンパレータ29の出力端子とNチャネルトランジスタNPLのゲートとの間に介挿されている。制御信号発生回路47が出力する接続指令信号SLが非アクティブレベル(Lレベル)である場合、ANDゲート60は、NチャネルトランジスタNPLにLレベルのゲート電圧を与え、NチャネルトランジスタNPLをOFFにする。これに対し、接続指令信号SLがアクティブレベル(Hレベル)である場合、ANDゲート60は、コンパレータ29の出力信号を通過させ、NチャネルトランジスタNPLのゲートに与える。
(1)上記第1及び第2実施形態では、PチャネルトランジスタPPSとNチャネルトランジスタNPSの共通接続点と基準電源線との間にインダクタ23及びキャパシタ24が直列に介挿された構成のスイッチング電源回路に本発明を適用した。しかし、本発明の適用対象であるスイッチング電源回路はこのような構成の回路に限定されるものではなく、本発明は、スイッチング手段を介してキャパシタの充電を行う構成の全てのスイッチング電源回路に適用可能である。
(2)上記第1及び第2実施形態では、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを段階的に低下させた。しかし、スイッチング周波数fを無段階的(連続的)に低下させる構成としてもよい。
(3)上記第1及び第2実施形態では、キャパシタ24の充電電圧VOUTの上昇に応じてPチャネルトランジスタPPS及びNチャネルトランジスタNPSのスイッチング周波数fを低下させるようにした。しかし、キャパシタ24から負荷90に供給される負荷電流の低下に応じてスイッチング周波数fを低下させる構成としてもよい。
Claims (3)
- 充電電圧を負荷に供給するキャパシタと、
スイッチング動作することにより前記キャパシタを充電するスイッチング手段と、
前記キャパシタの充電電圧が所定の上限電圧を越えている場合に前記充電電圧を放電させて前記上限電圧以内に制限する電圧制限動作を行うための電圧リミタと、
可聴周波数帯域よりも高い所定の下限周波数を限度として、前記キャパシタの充電電圧の上昇または前記キャパシタから前記負荷に供給される負荷電流の低下に応じて前記スイッチング手段のスイッチング周波数を低下させる第1の制御、及び前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記電圧リミタに前記電圧制限動作を行わせる第2の制御を行う制御手段と
を具備することを特徴とするスイッチング電源回路。 - 接続指令信号に応じて前記電圧リミタを前記キャパシタに接続する接続手段を具備し、
前記制御手段は、前記第2の制御において、前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記接続指令信号を出力することを特徴とする請求項1に記載のスイッチング電源回路。 - 前記電圧リミタは、前記キャパシタの充電電圧が前記所定の上限電圧を越えている場合に出力信号をアクティブレベルとするコンパレータと、前記接続指令信号が出力される期間のみ前記コンパレータの出力信号を通過させるゲートと、前記ゲートを介して供給される前記コンパレータの出力信号がアクティブレベルである期間、前記キャパシタの充電電圧を放電させるスイッチング素子とを有し、
前記制御手段は、前記第2の制御において、前記スイッチング周波数が前記下限周波数になったときに限り、前記スイッチング手段のスイッチングタイミングを避けて、前記接続指令信号を出力することを特徴とする請求項1に記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011115548A JP5708240B2 (ja) | 2011-05-24 | 2011-05-24 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011115548A JP5708240B2 (ja) | 2011-05-24 | 2011-05-24 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012244867A JP2012244867A (ja) | 2012-12-10 |
JP5708240B2 true JP5708240B2 (ja) | 2015-04-30 |
Family
ID=47465970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011115548A Expired - Fee Related JP5708240B2 (ja) | 2011-05-24 | 2011-05-24 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5708240B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4039362B2 (ja) * | 2003-11-28 | 2008-01-30 | サンケン電気株式会社 | 直流変換装置 |
JP2006050760A (ja) * | 2004-08-04 | 2006-02-16 | New Japan Radio Co Ltd | スイッチング電源回路およびその制御方法 |
JP4748026B2 (ja) * | 2006-10-18 | 2011-08-17 | パナソニック電工株式会社 | 位相制御可能な直流定電流電源装置 |
JP5407548B2 (ja) * | 2009-05-21 | 2014-02-05 | ミツミ電機株式会社 | スイッチング電源装置 |
-
2011
- 2011-05-24 JP JP2011115548A patent/JP5708240B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012244867A (ja) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7839197B2 (en) | Level shift circuit | |
JP6031303B2 (ja) | スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器 | |
JP5802638B2 (ja) | 昇降圧型電源回路 | |
TWI652564B (zh) | 用以穩定一供應電壓之裝置及方法 | |
JP5695392B2 (ja) | 基準電圧回路 | |
JP5883603B2 (ja) | Dcdcコンバータの制御回路、及びdcdcコンバータ | |
US9653990B1 (en) | Negative charge pump with soft start | |
JP2016171676A (ja) | 電源回路とその制御方法 | |
JP2004228713A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
JP2009021841A (ja) | チャージポンプ駆動回路、及びそれを用いた半導体装置 | |
JP2013247694A (ja) | スイッチング電源装置 | |
JP5505000B2 (ja) | 半導体回路装置 | |
US20140266088A1 (en) | Voltage regulator circuit with controlled voltage variation | |
JP5708240B2 (ja) | スイッチング電源回路 | |
JP2014175816A (ja) | パルス生成回路 | |
US7218538B2 (en) | Power source device | |
US20160028309A1 (en) | Power source circuit | |
JP5271126B2 (ja) | チャージポンプ回路 | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2007236079A (ja) | チャージポンプ回路、移動通信端末、通信装置 | |
JP2010171790A (ja) | バイアス電位発生回路 | |
JP5481211B2 (ja) | 半導体集積回路装置 | |
JP2011211830A (ja) | 昇圧回路、昇圧装置及び半導体集積回路 | |
JP2006108778A (ja) | 出力回路 | |
JP2009225083A (ja) | 差動制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5708240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |