JP5707357B2 - スイッチ回路、質量分析装置及びスイッチ回路の制御方法 - Google Patents
スイッチ回路、質量分析装置及びスイッチ回路の制御方法 Download PDFInfo
- Publication number
- JP5707357B2 JP5707357B2 JP2012085770A JP2012085770A JP5707357B2 JP 5707357 B2 JP5707357 B2 JP 5707357B2 JP 2012085770 A JP2012085770 A JP 2012085770A JP 2012085770 A JP2012085770 A JP 2012085770A JP 5707357 B2 JP5707357 B2 JP 5707357B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistor element
- source
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J49/00—Particle spectrometers or separator tubes
- H01J49/02—Details
- H01J49/022—Circuit arrangements, e.g. for generating deviation currents or voltages ; Components associated with high voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electronic Switches (AREA)
Description
本実施形態では、高電圧のスイッチングを行うスイッチ回路の例を説明する。図1は、本実施形態に係るスイッチ回路10の構成を示す図である。図1に示すように、本実施形態に係るスイッチ回路10はドレイン−ソース間のノードのオン・オフ制御を行うMOS(Metal Oxide Semiconductor)スイッチ101〜103、MOSスイッチ102のゲート−ソース間の電圧を分離する抵抗104、MOSスイッチ101のゲート端子111、MOSスイッチ103のゲート端子113、MOSスイッチ102のゲート印加電圧端子112、フローティング高電圧端子11及びグランド端子12を含む。
本実施形態においては、図1に示すような2段のトランジスタ接続より多くのMOSを用いたスイッチ回路について説明する。図5は、3段のトランジスタ構成を用いた場合のスイッチ回路を示す図である。本実施形態に係るスイッチ回路は、図5に示すように図1において説明したスイッチ回路10に加えて、MOSスイッチ102のドレイン側に配置されたMOSスイッチ206、抵抗205を含み、更に、スイッチ回路10と同様の構成を有する2段目のスイッチ回路20が、MOSスイッチ206のゲートに接続されている。
本実施形態においては、図5、図6において説明したような多段構成の回路を簡略化する例について説明する。図10は、図5において説明した3段構成のスイッチ回路を簡略化した本実施形態に係るスイッチ回路を示す図である。
本実施形態においては、上述したスイッチ回路が用いられる質量分析装置について説明する。図12は、本実施形態に係る質量分析装置70の構成を示すブロック図である。図12に示すように、本実施形態に係る質量分析装置70は、電源装置710、710、試料導入部701、質量分析部702、イオン検出部703、制御部704及び表示部705を含む。このような構成により、本実施形態に係る質量分析装置70は、試料をイオン化して飛行させ、質量による飛行時間差を元に、イオン検出時刻から質量を求めるものである。
51 n−1団構成回路
52 2段構成回路
53 1段構成回路
70 質量分析装置
80 高電圧源
81、82 通過スイッチ
83 出力端子
91、92 放電電極
101、102、103、201、202、203、206、301、302、303、304、501、502、503、504、505、601、602、603、606、607、609 MOSスイッチ
104、204、205、604、605、608 抵抗
11 高電圧端子
12 グランド端子
111、113、211、213、519、529、539、610、611、612 ゲート端子
112、212、214、510、520、530、613、614 ゲート印加電圧端子
311、312、313 スイッチ回路
701 試料導入部
702 質量分析部
703 イオン検出部
704 制御部
705 表示部
710 電源装置
711 電源創意
Claims (12)
- 高電圧とシステムグランドとの間においてソースに他の素子のドレインを接続することにより直列に接続された複数のトランジスタ素子を含み、前記高電圧とシステムグランドとの接続状態を切り替えるスイッチ回路であって、
前記複数のトランジスタ素子のうち、ソースがシステムグランドに接続された第1のトランジスタ素子と、
前記複数のトランジスタ素子のうち、ソースが前記第1のトランジスタ素子のドレインと共通に接続され、ドレインが高電圧側に接続された第2のトランジスタ素子と、
ドレインが前記第2のトランジスタ素子のゲートと共通に接続された第3のトランジスタ素子と、
前記第2のトランジスタ素子のゲートソース間に並列に接続された抵抗素子とを含み、
前記第3のトランジスタ素子のソースには、前記第2のトランジスタ素子のソースがシステムグランドである場合に前記第2のトランジスタ素子をオンさせることが可能な電圧が印加され、
前記第1のトランジスタ素子及び前記第3のトランジスタ素子をオフ状態とすることにより前記第2のトランジスタ素子をオフ状態として前記高電圧とシステムグランドとを非接続状態とし、前記第1のトランジスタ素子及び前記第3のトランジスタ素子をオン状態とすることにより前記第2のトランジスタ素子をオン状態として前記高電圧とシステムグランドとを接続状態とすることを特徴とするスイッチ回路。 - 前記複数のトランジスタ素子夫々のドレインソース間に並列に接続された分圧抵抗素子を含むことを特徴とする請求項1に記載のスイッチ回路。
- 前記複数のトランジスタ素子のうち、ソースが前記第2のトランジスタ素子のドレインと共通に接続され、ドレインが高電位側に接続された第4のトランジスタ素子と、
前記第2のトランジスタ素子のゲートソース間に並列に接続された第2の抵抗素子と、
前記第1のトランジスタ素子、前記第2のトランジスタ素子、前記第3のトランジスタ素子及び前記抵抗素子によって構成される回路と同一の接続関係を有する回路であって前記第2のトランジスタ素子に対応する第5のトランジスタ素子のドレインが前記第4のトランジスタ素子のゲートと共通に接続されたゲート信号制御回路とを含み、
前記第2のトランジスタ素子をオフ状態とすると共に、前記第5のトランジスタ素子をオフ状態とすることにより前記高電圧とシステムグランドとを非接続状態とし、前記第2のトランジスタ素子をオン状態とすると共に、前記第5のトランジスタ素子をオン状態とすることにより前記高電圧とシステムグランドとを非接続状態とすることを特徴とする請求項1または2に記載のスイッチ回路。 - 前記複数のトランジスタ素子夫々のゲートには、そのトランジスタ素子よりもシステムグランド側に直列に接続されている前記複数のトランジスタ素子の数と同数のトランジスタ素子が直列に接続された回路において最も高電位側に接続されているトランジスタ素子のドレインが接続されており、
回路内に含まれる全てのトランジスタ素子のゲートには、そのトランジスタ素子よりも低電圧側に直列に接続されている前記複数のトランジスタ素子の数と同数のトランジスタ素子が直列に接続された回路において最も高電圧側に接続されているトランジスタ素子のドレインが接続されていることを特徴とする請求項3に記載のスイッチ回路。 - 前記高電圧とシステムグラントの接続状態を切り替える際に、前記第1のトランジスタ素子のゲート制御タイミングを前記第3のトランジスタ素子のゲート制御タイミングよりも遅らせることを特徴とする請求項1乃至4いずれか1項に記載のスイッチ回路。
- 前記高電圧とシステムグラントの接続状態を切り替える際に、前記複数のトランジスタ素子のうちシステムグランド側に接続されているトランジスタ素子のオンオフ制御に寄与するゲート制御タイミングを、前記複数のトランジスタ素子のうち高電圧側に接続されているトランジスタ素子のオンオフ制御に寄与するゲート制御タイミングよりも遅らせることを特徴とする請求項4に記載のスイッチ回路。
- 入力された信号を遅延させて出力することにより前記複数のトランジスタ素子のオンオフ制御に寄与するゲート制御タイミングを遅延させる遅延回路を含むことを特徴とする請求項5または6に記載のスイッチ回路。
- 前記複数のトランジスタ素子がn個直列に接続された回路であって、前記第1のトランジスタ素子以外のトランジスタ素子のゲートソース間に夫々抵抗素子が接続されたn段構成回路と、
n−1個のトランジスタ素子が直列に接続された回路であって、ソースに他のトランジスタ素子が接続されていないトランジスタ素子以外のトランジスタ素子のゲートソース間に夫々抵抗素子が接続されたn−1段構成回路とを含み、
前記第1のトランジスタ素子以外のトランジスタ素子は前記第2のトランジスタ素子を含み、
前記ソースに他のトランジスタ素子が接続されていないトランジスタ素子は前記第3のトランジスタ素子であり、
前記n段構成回路に含まれる夫々のトランジスタ素子のゲートが、前記n−1段構成回路において直列に接続されているn−1個のトランジスタ素子夫々の接続点と共通に接続されていることを特徴とする請求項1に記載のスイッチ回路。 - 直列に接続された前記複数のトランジスタ素子は、同種のトランジスタ素子であることを特徴とする請求項1乃至8いずれか1項に記載のスイッチ回路。
- 前記複数のトランジスタ素子は基板上において等間隔に配置され、一のトランジスタ素子のソースと、そのソースに接続されている他のトランジスタ素子のドレインとの沿面距離が、夫々のトランジスタ素子間において同一となるように配置されていることを特徴とする請求項1乃至9いずれか1項に記載のスイッチ回路。
- イオン化した試料を電圧をかけた減圧下または真空中の空間で飛行させ、その飛行態様を検出することにより前記試料の質量分析を行う質量分析装置であって、
前記空間に電圧をかける電源装置が、
接地電位と絶縁された電位差を発生させる電位差発生部と、
前記電位差発生部の低電位側及び高電位側と電源出力との接続状態を切り替える電源出力切り替え部と、
請求項1乃至10いずれか1項に記載のスイッチ回路とを含み、
前記電位差発生部の低電位側及び高電位側のいずれか一方を前記スイッチ回路によって接地することにより、前記空間にかける電圧の方向を切り替えることを特徴とする質量分析装置。 - 高電圧とシステムグランドとの間においてソースに他の素子のドレインを接続することにより直列に接続された複数のトランジスタ素子を含み、前記高電圧とシステムグランドとの接続状態を切り替えるスイッチ回路の制御方法であって、
前記スイッチ回路は、
前記複数のトランジスタ素子のうち、ソースがシステムグランドに接続された第1のトランジスタ素子と、
前記複数のトランジスタ素子のうち、ソースが前記第1のトランジスタ素子のドレインと共通に接続され、ドレインが高電圧側に接続された第2のトランジスタ素子と、
ドレインが前記第2のトランジスタ素子のゲートと共通に接続された第3のトランジスタ素子と、
前記第2のトランジスタ素子のゲートソース間に並列に接続された抵抗素子とを含み、
前記第3のトランジスタ素子のソースに、前記第2のトランジスタ素子のソースがシステムグランドである場合に前記第2のトランジスタ素子をオンさせることが可能な電圧を印加し、
前記第1のトランジスタ素子及び前記第3のトランジスタ素子をオフ状態とすることにより前記第2のトランジスタ素子をオフ状態として前記高電圧とシステムグランドとを非接続状態とし、
前記第1のトランジスタ素子及び前記第3のトランジスタ素子をオン状態とすることにより前記第2のトランジスタ素子をオン状態として前記高電圧とシステムグランドとを接続状態とすることを特徴とするスイッチ回路の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012085770A JP5707357B2 (ja) | 2012-04-04 | 2012-04-04 | スイッチ回路、質量分析装置及びスイッチ回路の制御方法 |
PCT/JP2013/059943 WO2013151011A1 (ja) | 2012-04-04 | 2013-04-01 | スイッチ回路、質量分析装置及びスイッチ回路の制御方法 |
US14/390,096 US9337822B2 (en) | 2012-04-04 | 2013-04-01 | Switch circuit, mass spectrometer, and control method for switch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012085770A JP5707357B2 (ja) | 2012-04-04 | 2012-04-04 | スイッチ回路、質量分析装置及びスイッチ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013219428A JP2013219428A (ja) | 2013-10-24 |
JP5707357B2 true JP5707357B2 (ja) | 2015-04-30 |
Family
ID=49300494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012085770A Active JP5707357B2 (ja) | 2012-04-04 | 2012-04-04 | スイッチ回路、質量分析装置及びスイッチ回路の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9337822B2 (ja) |
JP (1) | JP5707357B2 (ja) |
WO (1) | WO2013151011A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10270438B2 (en) * | 2014-12-12 | 2019-04-23 | Fairchild Semiconductor Corporation | Switch device with switch circuits that provide high voltage surge protection |
KR20210047142A (ko) * | 2019-10-21 | 2021-04-29 | 주식회사 엘지화학 | 프리차지 회로 및 이를 포함하는 배터리 시스템 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54111743A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Switch circuit |
JPS6093820A (ja) * | 1983-10-28 | 1985-05-25 | Hitachi Ltd | スイツチ回路 |
JPS63156417A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | Fetスイツチング回路 |
JPH10276076A (ja) * | 1997-03-31 | 1998-10-13 | Oki Electric Ind Co Ltd | 半導体回路 |
US6414533B1 (en) * | 1999-11-23 | 2002-07-02 | Texas Instruments Incorporated | Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch |
FR2803456B1 (fr) * | 1999-12-31 | 2003-01-17 | St Microelectronics Sa | Commutateur de haute tension du type a translation de niveau en technologie mos |
JP4706381B2 (ja) | 2004-10-22 | 2011-06-22 | 株式会社デンソー | 半導体装置 |
JP4687716B2 (ja) * | 2005-09-08 | 2011-05-25 | 株式会社島津製作所 | 高電圧電源装置及び該電源装置を用いた質量分析装置 |
US7859234B2 (en) * | 2006-04-07 | 2010-12-28 | System General Corp. | Switch circuit to control on/off of a high voltage source |
US7764098B2 (en) * | 2006-06-08 | 2010-07-27 | System General Corp. | Start up circuit of power converter |
JP5499915B2 (ja) * | 2009-06-10 | 2014-05-21 | 富士電機株式会社 | 高耐圧半導体装置 |
US8289066B2 (en) * | 2009-12-30 | 2012-10-16 | Stmicroelectronics Asia Pacific Pte Ltd. | Gate control circuit for high bandwidth switch design |
-
2012
- 2012-04-04 JP JP2012085770A patent/JP5707357B2/ja active Active
-
2013
- 2013-04-01 US US14/390,096 patent/US9337822B2/en active Active
- 2013-04-01 WO PCT/JP2013/059943 patent/WO2013151011A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US9337822B2 (en) | 2016-05-10 |
WO2013151011A1 (ja) | 2013-10-10 |
JP2013219428A (ja) | 2013-10-24 |
US20150108340A1 (en) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431226B2 (en) | High-voltage power unit and mass spectrometer using the power unit | |
CN102971827B (zh) | 用于递送质谱仪的超快脉冲发生器极性切换的三开关拓扑结构 | |
US8212604B2 (en) | T switch with high off state isolation | |
US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
WO2005083742A3 (en) | A tandem ion-trap time-of-flight mass spectrometer | |
US8912840B2 (en) | Switching device with a JFET series arrangement | |
JP6200757B2 (ja) | 信号伝送回路を備える駆動回路及び動作方法 | |
CN108885965B (zh) | 电压施加方法、电压施加装置以及飞行时间质谱分析装置 | |
JP5707357B2 (ja) | スイッチ回路、質量分析装置及びスイッチ回路の制御方法 | |
CN216437083U (zh) | 一种高压脉冲电路和离子选择电路 | |
TWI492205B (zh) | 一種源極驅動器的輸出緩衝電路 | |
JP2007088550A (ja) | 半導体リレー装置 | |
CN114172137B (zh) | 用于静电放电保护的电路和方法 | |
US11349476B2 (en) | High-voltage amplifier, high-voltage power supply, and mass spectrometer | |
US9350235B2 (en) | Switched capacitor voltage converting device and switched capacitor voltage converting method | |
EP3068050B1 (en) | Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes | |
KR101670172B1 (ko) | 정류 장치 | |
JP4869034B2 (ja) | 除電装置 | |
EP4297280A1 (en) | Digital-to-analog converter | |
US20130314145A1 (en) | Device for Switching at least one Energy Storage Means | |
CN111373660B (zh) | 高压快速开关装置 | |
US20240137018A1 (en) | Power Transmission Gate Using Charge Pump | |
JP2007305956A (ja) | 半導体集積回路 | |
KR20240113618A (ko) | 고전압 고속 스위칭 장치 | |
US20160308522A1 (en) | Signal multiplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5707357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |