JP5704806B2 - 電磁干渉の測定および制御のための方法および電子システム - Google Patents

電磁干渉の測定および制御のための方法および電子システム Download PDF

Info

Publication number
JP5704806B2
JP5704806B2 JP2009246535A JP2009246535A JP5704806B2 JP 5704806 B2 JP5704806 B2 JP 5704806B2 JP 2009246535 A JP2009246535 A JP 2009246535A JP 2009246535 A JP2009246535 A JP 2009246535A JP 5704806 B2 JP5704806 B2 JP 5704806B2
Authority
JP
Japan
Prior art keywords
electromagnetic noise
electronic
impedance
emr
electronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009246535A
Other languages
English (en)
Other versions
JP2010139499A (ja
Inventor
エドワード・ジェームス・ボデッテ
マイケル・ハーリー・クロウダー
ルドルフ・ユージーン・リクアテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010139499A publication Critical patent/JP2010139499A/ja
Application granted granted Critical
Publication of JP5704806B2 publication Critical patent/JP5704806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/304Contactless testing of printed or hybrid circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Details Of Aerials (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

本発明は、電子デバイスによって生じる電磁干渉の測定および制御に関する。
電磁干渉(EMI(electromagnetic interference))は、電子回路が、他の電子回路の動作を妨げる可能性のある望ましくない電磁放射(EMR(electromagnetic radiation))すなわち電磁ノイズを放射する問題である。多くの場合、電子システム内の金属部分構造(substructure)が、EMRのための効率的な放射または反射アンテナとして作用する。かかる金属部分構造の例は、限定ではないが、プロセッサ・ヒートシンク、印刷回路基板(PCB(printed circuit board))の基準面、および相互接続ブラケットが含まれる。EMRを制御するための既存の手法には、金属部分構造全体の周囲にファラデー・シールド(Faraday shield)を追加すること、または金属エンクロージャにおける開口のサイズを縮小し周波数を高くしてシールドを改良することを含む。また、スペクトル拡散クロックも選択肢であるが、これは、結果として生じるクロック・スキューに耐えられない多くの回路に適合しない。プロセッサ・クロック周波数が高くなると、EMIの軽減は特に困難である。なぜなら、これに対応して小さくなったEMR波長を含むことは、従来のシールド方法では難しいからである。
本発明は、電気的にアクティブな被変調終端(modulated termination)を用いて共振金属部分構造が放射する電磁ノイズを制御するための方法およびシステムを提供する。
一実施形態が提供する方法は、電磁ノイズを放射する第1および第2の部分構造間に電子経路を提供する複数の当該電子経路電気インピーダンスを連続的に且つ同時に変動させて、当該電磁ノイズの特定周波数における電磁ノイズの振幅を連続的に変動させるステップを含む。
別の実施形態は、電子信号を発生させるための信号発生器を有する電子システムを提供する。当該信号発生器に電気的に結合された第1の部分構造および第2の部分構造は、当該信号発生器からの電磁ノイズを放射する。インピーダンス・コントローラは、上記第1および第2の部分構造間に電子経路を提供する複数の当該電子経路電気インピーダンスを連続的に且つ同時に変動させて当該電磁ノイズの特定周波数における電磁ノイズの振幅を連続的に変動させるように構成されている。
本発明の一実施形態に従った電子デバイスの概略ブロック図である。 試験中のデバイスが放射するEMRを測定することができるEMC試験状況の概略図である。 図1のデバイスによって特定の遠隔位置で発生した例示的な経時変化するEMR成分の典型的なグラフである。 2つの金属構造間のインピーダンスを変調させることによって変調させた経時変化するEMR成分の典型的なグラフである。 図1のデバイスの実施の1例を示す概略ブロック図であり、PINダイオードを流れる電流を制御することによって、2つの金属部分構造間の終端位置におけるインピーダンスを変動させている。 図1のデバイスの別の実施例を示す概略ブロック図であり、離間したPINダイオードを流れる電流を制御することによって、多数の終端位置におけるインピーダンスを変動させている。 アダプタ・ブラケットに接続された電子ハードウェア・カードを含むシステムにおいて実施される本発明の一実施形態の側面図である。 ヒートシンクが取り付けられたPCマザーボードを含むシステムにおいて実施される本発明の一実施形態の側面図である。 4つのねじによって金属エンクロージャに取り付けられた回路カードを含むシステムにおいて実施される本発明の別の実施形態の斜視図であり、ねじが回路カードの接地面をエンクロージャに電気的に接続する。
本発明の実施形態は、電気的にアクティブな被変調終端を用いて共振金属部分構造が放射する電磁ノイズを制御するための方法およびシステムを含む。電気的にアクティブな被変調終端は、選択された金属部分構造間の終端位置におけるインピーダンスを連続的に変動させるためのインピーダンス・コントローラを用いて、電子システム内で実施することができる。インピーダンス・コントローラは、金属部分構造間でインピーダンスを連続的に変動させる(例えば周期的に変動させる)ことによって、電磁ノイズ放射(EMR)の各周波数における振幅を連続的に変動させる。これに対応して、金属部分構造では、アンテナの共振周波数、アンテナ利得、および特定周波数における電磁放射パターンを含むアンテナ特性が、連続的に変化する。これらのアンテナ特性の連続的な変化によって、アンテナは、高効率の放射器と低効率の放射器との間で連続的に変動する。この結果、各特定周波数におけるEMRの振幅は、いずれかの特定方向から測定された場合、連続的に変動する。各周波数におけるEMR信号成分の振幅を連続的に変動させても、必ずしも全放射エネルギまたはピーク放射は(EMR周波数の全範囲にわたって)低減しないが、試験受信器によってEMRを測定する時間間隔よりも各サイクル期間の方が短い場合、平均測定EMRが低減する。これは、電磁適合性(EMC(electromagnetic compatibility)の規制制限を満たすために有効な方法となることができ、この場合、許容可能な平均放射レベルは、ピーク放射についてよりも低い。また、これは、平均放射を低減させた結果として、他のシステムとの干渉を抑える可能性がある。
図1は、本発明の一実施形態に従った電子デバイス10の概略ブロック図である。電子デバイス10はシャーシ11を含み、これは、信号発生器16に電気的に結合された第1の金属部分構造12および第2の金属部分構造14を支持する。信号発生器16は、副産物としてEMRを有する電子信号を発生する電子デバイス10内のいずれかの回路または回路群を含むことができる。例えば、信号発生器16は、コンピュータ・システムのプロセッサ等の集積回路を含むことができ、これは特定の周波数またはある範囲の周波数で動作し、更に、動作周波数とは無関係である場合がある1つ以上の周波数でEMRの形態の電磁ノイズを生成する。
多くの場合、集積回路はEMIの源であるが、それらは一般に「アンテナ」ではない。むしろ、かかる回路は、そのエネルギを、ヒートシンク、回路基板面、およびケーブル等のもっと大きい金属部分構造に結合して、他の電子回路と干渉を生じさせるのに充分なEMRを放射する。図1の実施形態において、金属部分構造12、14は、EMRを放射するアンテナとして協同で機能する。放射されたEMRは、電子デバイス10内の他の電子回路またはシャーシ11の外部の他の電子デバイスの回路と干渉を起こす可能性がある。電子デバイス10によって発生したEMRは、多数のEMR成分を含み、それらの各々が異なる周波数にあり、異なる金属部分構造によって異なる方向に放射される場合がある。EMRノイズ波長は極めて複雑であり得るが、一連のサイン波成分として時間領域において近似することができる。その成分の各々は、異なる振幅Aiおよび周波数fiを有する。すなわち、A1sin(2*pi*f1*t)+A2sin(2*pi*f2*t)+・・・+Aisin(2*pi*fi*t)である。これらの成分の各々の周波数(f1からfi)は、通常は変化しない。なぜなら、それらはデバイス自体内の動作周波数によって決定するからである。一例として、第1および第2の例示的なEMR成分25A、25Bを図示する。ある第1の周波数の第1のEMR成分25Aは、電子デバイス10に対して第1の遠隔位置において放射され、別の比較的高い第2の周波数の第2の例示的なEMR成分25Bは、電子デバイス10に対して別の遠隔位置において放射される。
電子デバイスにおいて発生したEMRの各成分は通常、発生の時点で(EMR発生回路自体において)、一定の周波数および振幅を有する。成分の周波数(f1からfi)は、通常は変化しない。なぜなら、それらはデバイス10自体内の動作周波数によって決定するからである。しかしながら、電子デバイス10によって含まれるインピーダンス・コントローラ18は、2つの金属部分構造12、14間の終端位置23におけるインピーダンスを連続的に変動させることによって、各EMR成分の特定周波数における振幅(A1からAi)を電子的に制御する。インピーダンスの連続的な変動は、あるインピーダンス範囲でインピーダンスを連続的に循環させることによって実施可能である。終端位置23において、金属部分構造12、14間に、複数の離間可変抵抗器22(「R1」から「Rn」と標示)が結合されている。終端位置23は、2つの金属部分構造12、14間の電子経路を提供する。インピーダンス・コントローラ18は、クロック20によって管理されて、各可変抵抗器22における抵抗値を循環的に変動させる。経時変化する抵抗値は周期関数とすることができ、限定ではないが概ね正弦波の関数を含む。インピーダンスを変動させると、2つの金属部分構造12、14によって構成されるアンテナの共振周波数および放射パターンが変化する。これによってアンテナは高効率の放射器と低効率の放射器との間で循環し、この結果、所与の周波数においてEMRの振幅(すなわち振幅変調)が連続的に変化する。この振幅の連続的な変化によって、インピーダンスの変調なしで測定されるものに比べ、各周波数における平均値が低くなる。
図2は、EMC試験受信器および電子デバイスの概略図であり、電子デバイス10(「試験中の装置」)によって放射されるEMR44がどのように試験受信器40によって測定可能であるかを示す。EMRの初期走査中、受信器40上のアンテナ42が、電子デバイス10から放射されるEMR44を検出する。受信器40は、この信号を増幅し、広い周波数範囲中で掃引し、一方でその入力においてピーク電力を測定する。アンテナ・ファクタ、ケーブル損失、および増幅について補正した後、測定したEMRの電界値を算出し、規則で定められた閾値と比較する。アンテナ42および試験受信器40は固定されているので、電子デバイス10自体をターンテーブル46上でゆっくり360度回転させて、電子デバイス10から異なる方向に発するEMRを累積的に受信すれば良い。EMRの最高周波数を記録した後、受信器を再構成して、もはや掃引せずに特定周波数で「静止」するようにする一方で、EMRのピーク値および平均値の双方を記録する。ターンテーブルを回転させ、アンテナを上下に動かして、これらの周波数の1つについて最大のEMRの方向を探し出す。いったんこの位置が見つかったら、データ(EMRの平均値およびピーク値)を捕捉し、再び規制制限と比較して、規則との最終的な適合性を判定する。初期走査において識別された周波数の各々について、この手順を繰り返す。
図3は、金属部分構造間のインピーダンスを変調しない場合の、単一の周波数すなわちA1sin(2*pi*f1*t)における例示的なEMR成分の典型的なグラフである。この波長は、図1の2つの金属相互接続構造12、14間でインピーダンスを変動させない場合に、特定位置におけるEMR振幅のピーク値がどのように比較的一定のままであるかを表す。縦軸は正規化振幅を表し、横軸は時間を表す。正弦波のグラフは、周期「T」、周波数f=1/T、および波長λ=c/fを有し、ここでcは光速である。周波数fは、例えば2GHzとすることができる。
図4は、図1の2つの金属部分構造間でインピーダンスを周期的に変動させることによって変動させたEMR成分A1sin(2*pi*f1*t)の典型的なグラフである。必須ではないが、経時変化するEMR周波数は、この例では概ね正弦波の振幅挙動を示す。変調の周波数f=1/Tであり、ここでTは変調周期である。単に例示の目的のためであるが、変調周期Tに対する図4におけるEMRの周期(f=1/T)は、EMC測定において通常見られるものに比べて、図4では誇張されている。
異なる試験受信器は、それらの平均測定値を導出するために異なる方法を用いるが、機能上、実質的に全ての試験受信器は、指定された時間間隔内で入力電力を平均する。1GHzを超えるEMR測定値では、Ts「サンプリング間隔」は通常約100msであり、受信器自体の解像度帯域幅は1MHzとすることができる。図3および図4に示すように、平均機能は、測定している特定周波数における波のピークを追う「包絡線」を描くことによって、概念的に示すことができる。ピーク値は最高のサイン波ピークを示し、平均値は、サンプリング時間間隔Tsにわたって経時変化する包絡線の振幅を平均化することによって導出することができる。図4は、金属部分構造間でインピーダンスを変動させることの結果として得られるEMRの包絡線波長を示し、図3の直線は、変調していないEMRの包絡線を表す。サンプリング間隔TS内の少なくとも1つのサイクルでEMR包絡線波長が完了するようにEMRの振幅を変動させた結果、EMRの平均値は図3におけるものよりも著しく低い。変調周波数(f=1/T)が充分に低く、サンプリング間隔Ts内の少なくとも1つのサイクルでEMR包絡線波長が完了しない場合、平均値は一定でなく、最大値と最小値との間でゆっくり変動する。かかる環境においては、規制上の要求によって、最大値を記録することが求められるので、低い変調周波数においては放射の軽減は実現されない。このため、サンプリング間隔Tsが変調周期Tよりも大きいことが望ましい。
一例によって示すと、試験中のデバイスが2GHzでEMRを放射している場合、受信器の平均検出器はその入力において1.9995GHzと2.0005GHzとの間で電力測定値を与え、100msのサンプリング間隔にわたって平均することができる。この100msサンプリング間隔によって、測定された放射の軽減を実現するためには、インピーダンスの変調周波数はサンプリング間隔Tsの逆数よりも高速でなければならず、これはこの例では10Hzとなる。変調速度がこれよりも遅いと、所与の測定周波数についての平均EMR測定値はピーク測定値と等しく、EMR軽減が全く得られない場合がある。このため、例示的なEMR測定は、選択された帯域幅B内でEMRの一部を受信し、選択されたサンプリング間隔TsにわたってEMRの受信部分の強度を平均し、サンプリング間隔Ts未満の周期T(すなわち1/f)で2つのEMR放射金属構造間の電気インピーダンスを周期的に変動させることを含むことができる。
電子デバイスからのEMRの測定中、特定周波数におけるEMRの平均強度を、規制制限等の閾値と比較することができる。平均強度が閾値よりも大きい場合は、これに応じて、平均測定強度が閾値未満になるまで、周期的に変動させるインピータンスの周期を短くすることができる。このように、電子デバイス10を「調整」して、平均EMR制限を定める規制上の要求に適合させることができる。これは、例えば、比較器回路を用いて実施することができる。比較器回路は、電子デバイス10または試験受信器によって含ませることができる。比較器は、平均強度を閾値(例えば規制制限)と比較して、例えば電子デバイス10がある規制上の要求と適合するか否かの指示のような比較の指示を出力することができる。
図1の電子デバイス10の実施形態は、様々な方法で実施することができる。図4は、図1の電子デバイスの1例の実施を示す概略ブロック図である。ここでは、PINダイオード32を通る電流を変動させることによって、2つの金属部分構造12、14間の終端位置におけるインピータンスを変動させる。頭辞語「PIN」は、当技術分野において既知の、P型、真性、およびN型の材料の半導体積層物を示す。RF周波数におけるインピーダンスは、インピーダンス・コントローラ18によって含まれる制御回路24が与える低周波数電流バイアスによって制御することができる。低い交流(「AC」)周波数、または低い直流(「DC」)では、PINダイオード32は、入力信号を整流することによって従来の「PN」ダイオードと同様にふるまうことができる。しかしながら、高いAC周波数(DC負荷がある場合もない場合もある)では、PINダイオード32は、受動抵抗器のようにふるまう。指定された高電流レベル範囲内では、抵抗は、飽和に達するまで順方向電流と共に変動する。このため、PINダイオード32は可変抵抗器の挙動を示し、抵抗値は、PINダイオード32を通る電流を制御することで制御することができる。PINダイオード32を通る順方向電流を制御された速度で変動させることによって、制御回路24は、PINダイオード32の有効RF抵抗を変動させ、終端デバイスとして用いるのに極めて適したものとすることができる。
図6は、図1の電子デバイス10の別の例示的な実施を示す概略ブロック図である。ここでは、多数の終端位置23に設けられた複数の離間PINダイオード32(「d1」から「dn」)を通る電流を制御することによって、終端位置23におけるインピーダンスを変動させる。インダクタンスL1を有するフェライト・ビードまたはインダクタ28が、第1の金属部分構造12を接地に結合する。フェライト・ビード28は、ダイオード変調速度において低いインピーダンスを有し、ダイオード制御電流に経路を与えるが、EMR周波数において高いインピーダンスを有し、これらの高い周波数で金属構造を誤って接地に接続することを防ぐ。各PINダイオード32を用いて、各終端位置23において金属部分構造12、14間のインピーダンスを個別に制御することができる。PINダイオード32の方向は、図5の単一のダイオード32の方位に対して反転させている。分離キャパシタ34(「C1」から「Cn」)およびフェライト・ビード28によって、各PINダイオード32を通る電流を個別に制御することが可能となる。また、阻止キャパシタ34によって、2つの金属部分構造12、14が同一のDC電圧電位にとどまることが可能となる。この実施において、制御回路24は個々の電流源から成ることができ、これらを変動させて、各終端位置23において各PINダイオード32が与えるインピーダンス値を個々に調節する。
また、多数のPINダイオード32を用いることは、電子デバイス10が放射するEMRを均一に制御することに役立つ。例えば、部分構造12、14が、経時変化する測定EMRの波長に比べて大きい場合、終端位置23の1つのみでインピーダンスを変動させても、その終端位置23から約1EMR波長を超える距離だけ離れた位置から発したEMRにはほとんど影響を及ぼさない場合がある。多数の終端位置23にダイオード32を設け、経時変化するEMRの波長のほぼ最大値未満の距離にダイオード32を離間することで、いっそう効果的な制御を行い、平均測定放射を低減する。他の例では、極めて高い周波数では波長が比較的小さいので、ダイオードを、1波長を超える距離だけ離間させれば良い。例えば、10Ghzにおける波長はわずか3cmである。しかしながら、1波長を超える距離だけ離間させた多くの終端位置においてインピーダンスを変動させることによって、平均測定EMRを低減させることができる。このため、別の実施形態によれば、ダイオード間の最大離間距離をEMR波長の約2倍未満に限定することができる。
本発明は、金属部分構造が放射する電磁ノイズを制御するために、様々な特定の用途において具現化することができる。用途の例は、アダプタ・ブラケットとカード接地との間の接続(図7を参照)、カード接地ねじとシート金属シャーシとの間の終端(図8を参照)、およびヒートシンクと接地面との間に追加された終端(図9を参照)を含む。
図7は本発明の一実施形態の側面図である。これは、アダプタ・ブラケット60に接続された電子ハードウェア・カード50を含むシステムにおいて実施される。ハードウェア・カード50は多層印刷回路基板(PCB)52を含み、これは金属製接地層54を含む。接地層54は導電性金属層であり、これに対してPCB52の他層上の様々な回路を電気的に接地することができる。接地層54に直接接地することができる回路の一例は、プロセッサ・チップ16Aである。ハードウェア・カード50は、終端位置23においてアダプタ・ブラケット60に電気的に結合されている。ハードウェア・カード50の接地層54およびブラケット60は、プロセッサ・チップ16Aおよび他の回路(図示せず)が発生する電磁ノイズを放射可能である2つの金属部分構造である。接地層54およびブラケット60は、比較的大きい表面積のために、アンテナとして作用する。接地面54とブラケット60との間のインピーダンスをインピーダンス・コントローラ18によって連続的に変動させて、接地面54およびブラケット60が放射する平均EMRを低減させることができる。
図8は本発明の一実施形態の側面図である。これは、ヒートシンク80が取り付けられたコンピュータ・マザーボード70を含むシステムにおいて実施される。マザーボード70は、1つ以上の金属製接地層または他の金属層を有し、これに対して別のプロセッサ・チップ16Bを接続することができる。ヒートシンク80は、このヒートシンク80をマザーボード70に固定するヒートシンク・クリップ82によって、2つ以上の終端位置23において金属層(複数の層)に電気的に接続されている。この実施形態において、マザーボード70の金属層およびヒートシンク80は、マザーボード70上のプロセッサ・チップ16Bまたは他の回路が発生するノイズを放射するアンテナとして作用する2つの金属部分構造である。接地面とヒートシンク80との間のインピーダンスを、この例ではプロセッサ・チップ16Bのサブ回路とすることができるインピーダンス・コントローラによって連続的に変動させて、平均放射EMRを低減させることができる。
図9は本発明の別の実施形態の斜視図である。これは、4つのねじ82によって金属エンクロージャ80に取り付けた回路カード90を含むシステムにおいて実施される。ねじ82は、回路カード90の接地面94をエンクロージャ80に電気的に接続する。回路カード90が発生するEMRは、アンテナとして作用するエンクロージャ80および接地面94によって放射される。ねじ82は、終端位置23においてエンクロージャ80を回路カード90に電気的に結合する。インピーダンス・コントローラ18を用いて、終端位置23におけるエンクロージャ80と回路カード90との間のインピーダンスを周期的に変動させて、平均放射を軽減させる。
本発明において用いた用語は、特定の実施形態を記載する目的のためだけのものであり、本発明を限定することは意図していない。本発明において用いたように、単数の形態「a(1つの)」、「an(1つの)」、および「the(その)」は、文脈によって明確に示さない限り、複数の形態も含むことを意図している。更に、本明細書において用いられる場合、「〜を含む」または「〜を含んでいる」あるいはその両方は、明示した機構、整数、ステップ、動作、要素、構成要素またはグループあるいはそれら全ての存在を指定するが、その1つ以上の他の機構、整数、ステップ、動作、要素、構成要素またはグループあるいはそれら全ての存在または追加を除外しないことは理解されよう。「好ましくは」、「好適な」、「〜を優先する」、「任意に」、「〜することができる」という言葉および同様の言葉は、言及される項目、条件、またはステップが、本発明の任意の(必須ではない)機構であることを示すために用いられる。
特許請求の範囲における、全てのミーンズ・プラス・ファンクションまたはステップ・プラス・ファンクション要素の対応する構造、材料、行為、および均等物は、具体的に特許請求した他の要素と組み合わせて機能を実行するためのいずれかの構造、材料、または行為を含むものと意図される。本発明の記載は、例示および記述の目的のために提示されるが、網羅的であったり、本発明を開示した形態に限定したりすることは意図していない。本発明の範囲および精神から逸脱することなく、当業者には多くの変更および変形が明らかであろう。実施形態は、本発明の原理および実際の用途を最良に説明するため、更に、当業者が、考えられる特定の用途に適した様々な変更と共に様々な実施形態のために本発明を理解することができるように、選択され記載されたものである。
12、14 金属部分構造
18 インピーダンス・コントローラ
20 クロック
24 制御回路
32 PINダイオード

Claims (14)

  1. 電磁ノイズを放射する第1および第2の部分構造を備えている電子デバイスにおいて電磁ノイズを制御する方法であって、
    前記第1および第2の部分構造間に電子経路を提供する複数の当該電子経路電気インピーダンスを連続的に且つ同時に変動させて、前記電磁ノイズの特定周波数における電磁ノイズの振幅を連続的に変動させるステップであって、隣合う前記電子経路の端と端との距離が、前記電磁ノイズ成分の波長の約最大値未満の距離だけ離れている、前記変動させるステップ
    を含む、前記方法。
  2. 前記電気インピーダンスを連続的に且つ同時に変動させる前記ステップが、
    前記第1および第2の部分構造を結合する1つ以上の離間PINダイオードに電流を流し、この電流を変化させて前記PINダイオードの抵抗を変動させるステップ
    を含む、請求項1に記載の方法。
  3. 選択された帯域幅内で前記電磁ノイズの一部を受信するステップと、
    選択されたサンプリング間隔にわたって前記電磁ノイズの前記受信部分の強度を平均するステップと、
    前記サンプリング間隔未満の周期で前記電気インピーダンスを周期的に変動させるステップと
    を更に含む、請求項1又は2に記載の方法。
  4. 前記平均強度を閾値と比較するステップと、
    前記平均強度が前記閾値を超えていることに応答して、前記電気インピーダンスを変動させる前記周期を短くするステップと
    を更に含む、請求項3に記載の方法。
  5. 前記連続的に変動させることが、周期的に変動させることを含む、請求項1〜4のいずれか一項に記載の方法。
  6. 前記第1および第2の部分構造が信号発生器に電気的に結合されている、請求項1〜5のいずれか一項に記載の方法。
  7. 前記第1の部分構造が多層回路基板の接地面を含み、
    前記第2の部分構造が前記回路基板を搭載するためのブラケット、前記回路基板に搭載されたヒートシンク、又は前記回路基板を搭載するエンクロージャを含む、請求項1〜6のいずれか一項に記載の方法。
  8. 電子システムであって、
    電子信号を発生させるための信号発生器と、
    前記信号発生器に電気的に結合され、当該信号発生器からの電磁ノイズを放射する第1および第2の部分構造と、
    前記第1および第2の部分構造間に電子経路を提供する複数の当該電子経路電気インピーダンスを連続的に且つ同時に変動させて、前記電磁ノイズの特定周波数における電磁ノイズの振幅を連続的に変動させるためのインピーダンス・コントローラであって、隣合う前記電子経路の端と端との距離が、前記電磁ノイズ成分の波長の約最大値未満の距離だけ離れている、前記インピーダンス・コントローラと
    を含む、前記電子システム。
  9. 前記インピーダンス・コントローラが、
    前記電子経路の々に設けられたPINダイオードと、
    前記PINダイオードを通る連続的に変動する電流を供給するための制御回路を有する可変電流源と
    を更に含む、請求項8に記載の電子システム。
  10. 前記インピーダンス・コントローラが、
    前記第1の部分構造を接地に結合するフェライト・ビードと、
    各PINダイオードと前記第2の部分構造との間の直列のキャパシタと
    を更に含む、請求項9に記載の電子システム。
  11. 選択された帯域幅内で前記電磁ノイズの一部を受信し、選択されたサンプリング間隔にわたって前記受信した電磁ノイズの強度を平均するためのEMI受信器を更に含み、
    前記インピーダンス・コントローラが、前記平均するサンプリング間隔未満の周期で前記電気インピーダンスを周期的に変動させるように構成されている、請求項8〜10のいずれか一項に記載の電子システム。
  12. 前記平均強度を閾値と比較し、当該電子デバイスが或る規制上の要求と適合するか否かの比較の指示を出力するための比較器を更に含む、請求項11に記載の電子システム。
  13. 前記連続的に変動させることが、周期的に変動させることを含む、請求項8〜12のいずれか一項に記載の電子システム。
  14. 前記第1の部分構造が多層回路基板の接地面を含み、前記第2の部分構造が前記回路基板を搭載するためのブラケット、前記回路基板に搭載されたヒートシンク、又は前記回路基板を搭載するエンクロージャを含む、請求項8〜12のいずれか一項に記載の電子システム。
JP2009246535A 2008-12-12 2009-10-27 電磁干渉の測定および制御のための方法および電子システム Active JP5704806B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/334050 2008-12-12
US12/334,050 US8502618B2 (en) 2008-12-12 2008-12-12 Measurement and control of electromagnetic interference

Publications (2)

Publication Number Publication Date
JP2010139499A JP2010139499A (ja) 2010-06-24
JP5704806B2 true JP5704806B2 (ja) 2015-04-22

Family

ID=42239773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009246535A Active JP5704806B2 (ja) 2008-12-12 2009-10-27 電磁干渉の測定および制御のための方法および電子システム

Country Status (3)

Country Link
US (1) US8502618B2 (ja)
JP (1) JP5704806B2 (ja)
KR (1) KR20100068181A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878794B2 (en) * 2011-09-27 2014-11-04 Z124 State of screen info: easel
CN103543296B (zh) * 2012-07-17 2017-08-04 鸿富锦精密工业(深圳)有限公司 测试转台
DE102016110202B4 (de) * 2016-06-02 2020-02-13 Borgward Trademark Holdings Gmbh Entstörvorrichtung für eine Leiterplatte
JP2018088029A (ja) * 2016-11-28 2018-06-07 富士通株式会社 電磁ノイズ対策検証プログラム、情報処理装置、および電磁ノイズ対策検証方法
US20240088858A1 (en) * 2022-09-13 2024-03-14 Microsoft Technology Licensing, Llc Electromagnetic radiofrequency trap

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327316A (en) 1990-10-09 1994-07-05 The United States Of America As Represented By The Secretary Of The Navy Power terminal protection device
US5376888A (en) 1993-06-09 1994-12-27 Hook; William R. Timing markers in time domain reflectometry systems
JPH07113659A (ja) 1993-10-13 1995-05-02 Mitsutoyo Corp 電流−電圧変換回路及びこれを用いた光電式エンコーダ
JP3571410B2 (ja) * 1995-04-27 2004-09-29 本田技研工業株式会社 自動車用多重通信システムの配線構造
US6016084A (en) 1996-12-27 2000-01-18 Canon Kabushiki Kaisha Method for connecting printed circuit board with housing, and electronic instrument having connection structure according to the connecting method
US7110235B2 (en) 1997-04-08 2006-09-19 Xzy Altenuators, Llc Arrangement for energy conditioning
US6274951B1 (en) 1999-05-05 2001-08-14 Hitachi America, Ltd. EMI energy absorber
US6492942B1 (en) 1999-11-09 2002-12-10 Com Dev International, Inc. Content-based adaptive parasitic array antenna system
JP3654136B2 (ja) * 2000-05-17 2005-06-02 日本電気株式会社 擬似大地化の方法及び装置
US6597321B2 (en) 2001-11-08 2003-07-22 Skycross, Inc. Adaptive variable impedance transmission line loaded antenna
JP2004336191A (ja) 2003-05-01 2004-11-25 Fujitsu Ltd 半導体集積回路
US20050245204A1 (en) 2004-05-03 2005-11-03 Vance Scott L Impedance matching circuit for a mobile communication device
US8000737B2 (en) 2004-10-15 2011-08-16 Sky Cross, Inc. Methods and apparatuses for adaptively controlling antenna parameters to enhance efficiency and maintain antenna size compactness
US20060173285A1 (en) 2004-12-20 2006-08-03 General Electric Company Methods and systems for reducing RF-induced heating in magnetic resonance imaging
JP4633455B2 (ja) * 2004-12-24 2011-02-16 富士通セミコンダクター株式会社 半導体装置
KR100620812B1 (ko) 2005-08-08 2006-09-07 삼성전자주식회사 웨이퍼 레벨 재배선으로 형성된 터미네이션 회로선을 갖는반도체 소자
DE102005050147B8 (de) 2005-10-19 2008-01-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Verringerung elektromagnetischer Beeinflussung

Also Published As

Publication number Publication date
US20100148883A1 (en) 2010-06-17
KR20100068181A (ko) 2010-06-22
US8502618B2 (en) 2013-08-06
JP2010139499A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5704806B2 (ja) 電磁干渉の測定および制御のための方法および電子システム
US20050276027A1 (en) Electronic device for shielding EMI
EP3120673B1 (en) Common mode noise suppression of switch-mode power converters by capacitive shield with damping network
JP2008060435A (ja) 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器
JP2008182784A (ja) 電源回路
US7656682B1 (en) Electromagnetic noise reduction device
US20200267875A1 (en) Electronic apparatus having noise suppression mechanism
Majid et al. Analysis of radiated EMI for power converters switching in MHz frequency range
JP4958189B2 (ja) 集積回路の搭載構造
US6657291B1 (en) Combined resistor-capacitor elements for decoupling in electronic packages
Rohde et al. Electromagnetic interference and start-up dynamics in high frequency crystal oscillator circuits
JP2011035222A (ja) 電子機器とそのプリント配線板
Lun Designing for board level electromagnetic compatibility
Lee et al. Electromagnetic interference mitigation by using a spread-spectrum approach
EP1122993A2 (en) Noise cancellation by addition of phase shifted signal
JPWO2008035540A1 (ja) 電子装置搭載機器とその共振抑制方法
Ho et al. Optimal decoupling strategy to suppress radio frequency interference (RFI) from double data-rate (DDR) memory power-plane radiation
US20030112084A1 (en) Low electromagnetic interference clock oscillator module
KR100628509B1 (ko) 광원을 이용한 전원공급장치
Nath Power converters electromagnetic emissions with methods to measure, compare and reduce noise fields
Rajamanickam et al. Study of EMI reduction techniques in the automotive DC-DC converter
Bait-Suwailam et al. Electromagnetics interference (EMI) radiation from airflow openings in personal computers shielded enclosures: An experimental study
JP5560080B2 (ja) 半導体装置
JP2011160262A (ja) リミッタ回路
Arpana et al. EMC Considerations in Designing RF Modules for E/F Band Exciter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130524

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140704

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150224

R150 Certificate of patent or registration of utility model

Ref document number: 5704806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250