JP5702624B2 - Current-voltage conversion circuit, oscillation circuit - Google Patents
Current-voltage conversion circuit, oscillation circuit Download PDFInfo
- Publication number
- JP5702624B2 JP5702624B2 JP2011032280A JP2011032280A JP5702624B2 JP 5702624 B2 JP5702624 B2 JP 5702624B2 JP 2011032280 A JP2011032280 A JP 2011032280A JP 2011032280 A JP2011032280 A JP 2011032280A JP 5702624 B2 JP5702624 B2 JP 5702624B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output terminal
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 54
- 238000006243 chemical reaction Methods 0.000 title claims description 45
- 239000000872 buffer Substances 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
本発明は、電流を電圧に変換する電流電圧変換回路、それを備えた発振回路に関する。 The present invention relates to a current-voltage conversion circuit that converts a current into a voltage, and an oscillation circuit including the current-voltage conversion circuit.
電流電圧変換回路を備えた、従来の発振回路として、特許文献１に記載されているものがある。この従来の発振回路について、図４を参照して説明する。
図４において、発振回路は、発振信号を供給する発振部１０、発振信号の振幅を参照電圧Ｖｒｅｆに制限するバイアス電圧発生部２０、振幅制限によって生じる電流を電源電圧ＶＣから接地電圧ＧＮＤまで変換して差動出力し、フルスイング動作を行う差動出力部４０から構成される。差動出力部４０は、電流電圧変換回路４１および４２により構成されている。なお、本例の差動出力部４０の差動出力の一方にはインバータ回路４３等が接続されることで、最終的にバッファされている。
この発振回路は、比較的簡易な回路構成を用いることにより、低消費電力でフルスイング動作をすることができるものである。
As a conventional oscillation circuit including a current-voltage conversion circuit, there is one described in
In FIG. 4, the oscillation circuit includes an oscillation unit 10 that supplies an oscillation signal, a bias voltage generation unit 20 that limits the amplitude of the oscillation signal to the reference voltage Vref, and converts a current generated by the amplitude limitation from the power supply voltage VC to the ground voltage GND. The differential output unit 40 performs differential output and performs a full swing operation. The differential output unit 40 includes current-voltage conversion circuits 41 and 42. In addition, the
This oscillation circuit can perform a full swing operation with low power consumption by using a relatively simple circuit configuration.
さらに、図４の発振回路の構成を詳細に説明する。
この発振回路には、電源ラインを介して電源電圧ＶＣが供給され、接地ラインを介して接地電圧ＧＮＤが供給される。
発振部１０は、ＰＭＯＳトランジスタＭ１、Ｍ２を備えている。トランジスタＭ１のソース端子は、定電流源ＣＳ１を介して電源ラインに接続されており、ドレイン端子は、定電流源ＣＳ２を介して接地ラインに接続されている。トランジスタＭ２のソース端子は、定電流源ＣＳ３を介して電源ラインに接続されており、ドレイン端子は、定電流源ＣＳ４を介して接地ラインに接続されている。
Further, the configuration of the oscillation circuit of FIG. 4 will be described in detail.
The oscillation circuit is supplied with a power supply voltage VC through a power supply line and supplied with a ground voltage GND through a ground line.
The oscillating unit 10 includes PMOS transistors M1 and M2. The source terminal of the transistor M1 is connected to the power supply line via the constant current source CS1, and the drain terminal is connected to the ground line via the constant current source CS2. The source terminal of the transistor M2 is connected to the power supply line via the constant current source CS3, and the drain terminal is connected to the ground line via the constant current source CS4.
また、トランジスタＭ１のゲート端子は、トランジスタＭ２のドレイン端子に接続されており、トランジスタＭ２のゲート端子は、トランジスタＭ１のドレイン端子に接続されている。さらに、トランジスタＭ１、Ｍ２のソース端子間には、容量Ｃが設けられている。
また、トランジスタＭ１、Ｍ２のドレイン端子は、それぞれ差動出力部４０に接続されている。そして、トランジスタＭ１、Ｍ２は発振信号を出力する。
The gate terminal of the transistor M1 is connected to the drain terminal of the transistor M2, and the gate terminal of the transistor M2 is connected to the drain terminal of the transistor M1. Further, a capacitor C is provided between the source terminals of the transistors M1 and M2.
The drain terminals of the transistors M1 and M2 are connected to the differential output unit 40, respectively. The transistors M1 and M2 output an oscillation signal.
バイアス電圧発生部２０は、ＰＭＯＳトランジスタＭ３と、ＮＭＯＳトランジスタＭ４とを備えている。さらに、バイアス電圧発生部２０は、参照電圧Ｖｒｅｆを生成する参照電圧発生回路３０を備えている。
トランジスタＭ３のドレイン端子は定電流源ＣＳ５を介して電源ラインに接続されており、トランジスタＭ３のドレイン端子とゲート端子とは接続されている。トランジスタＭ３のソース端子は、トランジスタＭ４のソース端子に接続されている。トランジスタＭ４のドレイン端子は、ゲート端子に接続されると共に接地されている。トランジスタＭ３、Ｍ４により、トランジスタＭ３のゲート端子において、接地電圧ＧＮＤに対して所定のバイアス電圧が生成される。
The bias voltage generation unit 20 includes a PMOS transistor M3 and an NMOS transistor M4. Further, the bias voltage generation unit 20 includes a reference voltage generation circuit 30 that generates a reference voltage Vref.
The drain terminal of the transistor M3 is connected to the power supply line via the constant current source CS5, and the drain terminal and the gate terminal of the transistor M3 are connected. The source terminal of the transistor M3 is connected to the source terminal of the transistor M4. The drain terminal of the transistor M4 is connected to the gate terminal and grounded. The transistors M3 and M4 generate a predetermined bias voltage with respect to the ground voltage GND at the gate terminal of the transistor M3.
差動出力部４０は、ＰＭＯＳトランジスタＭ５、Ｍ７、Ｍ９、Ｍ１１と、ＮＭＯＳトランジスタＭ４、Ｍ６、Ｍ８、Ｍ１２を備えている。そして、差動出力部４０は、トランジスタＭ５、Ｍ６、Ｍ９、Ｍ１０、定電流源ＣＳ６、ＣＳ７、及び、インバータ回路４３を有する電流電圧変換回路４１と、トランジスタＭ７、Ｍ８、Ｍ１１、Ｍ１２、定電流源ＣＳ８、ＣＳ９を有する電流電圧変換回路４２と、から構成されている。
The differential output unit 40 includes PMOS transistors M5, M7, M9, and M11, and NMOS transistors M4, M6, M8, and M12. The differential output section 40 includes transistors M5, M6, M9, M10, constant current sources CS6, CS7, and a current-voltage conversion circuit 41 having an
トランジスタＭ５、Ｍ７のゲート端子は、トランジスタＭ３のゲート端子に接続されている。トランジスタＭ５、Ｍ７のソース端子は、それぞれトランジスタＭ６、Ｍ８のソース端子に接続されている。このトランジスタＭ５とトランジスタＭ６との間の接続ノードには、発振部１０のトランジスタＭ２のドレイン端子が接続されている。一方、トランジスタＭ７とトランジスタＭ８との間の接続ノードには、発振部１０のトランジスタＭ１のドレイン端子が接続されている。 The gate terminals of the transistors M5 and M7 are connected to the gate terminal of the transistor M3. The source terminals of the transistors M5 and M7 are connected to the source terminals of the transistors M6 and M8, respectively. A connection node between the transistor M5 and the transistor M6 is connected to the drain terminal of the transistor M2 of the oscillation unit 10. On the other hand, the drain node of the transistor M1 of the oscillation unit 10 is connected to a connection node between the transistor M7 and the transistor M8.
トランジスタＭ６、Ｍ８のゲート端子には、参照電圧Ｖｒｅｆが入力される。参照電圧Ｖｒｅｆにより、発振信号の振幅を決めることができる。
更に、トランジスタＭ９、Ｍ１１のソース端子は定電流源ＣＳ６、ＣＳ８を介して電源ラインに接続されており、電源電圧ＶＣが供給される。更に、トランジスタＭ９、Ｍ１１のソース端子は、それぞれトランジスタＭ５、Ｍ７のドレイン端子に接続されている。トランジスタＭ９、Ｍ１１のゲート端子には電圧ＶＰが入力される。この電圧ＶＰとして、定電流源ＣＳ６、ＣＳ８が動作可能な範囲で、電源電圧ＶＣよりトランジスタの閾値電圧以上に低い電圧を設定してもよく、または、トランジスタＭ３のゲート端子からの電圧を入力して設定してもよい。
A reference voltage Vref is input to the gate terminals of the transistors M6 and M8. The amplitude of the oscillation signal can be determined by the reference voltage Vref.
Further, the source terminals of the transistors M9 and M11 are connected to the power supply line via the constant current sources CS6 and CS8, and the power supply voltage VC is supplied. Further, the source terminals of the transistors M9 and M11 are connected to the drain terminals of the transistors M5 and M7, respectively. The voltage VP is input to the gate terminals of the transistors M9 and M11. As this voltage VP, a voltage lower than the threshold voltage of the transistor than the power supply voltage VC may be set as long as the constant current sources CS6 and CS8 are operable, or a voltage from the gate terminal of the transistor M3 is input. May be set.
トランジスタＭ９、Ｍ１１のドレイン端子は、トランジスタＭ１０、Ｍ１２のドレイン端子にそれぞれ接続されている。トランジスタＭ１０、Ｍ１２のゲート端子には電圧ＶＮが入力される。この電圧ＶＮとしては、定電流源ＣＳ７、ＣＳ９が動作可能な範囲で、接地電圧ＧＮＤよりトランジスタ閾値電圧以上に高い電圧を設定してもよく、または、参照電圧Ｖｒｅｆを入力して設定してもよい。トランジスタＭ１０、Ｍ１２のソース端子は、定電流源ＣＳ７、ＣＳ９を介して接地される。更に、トランジスタＭ１０、Ｍ１２のソース端子は、それぞれトランジスタＭ６、Ｍ８のドレイン端子に接続されている。 The drain terminals of the transistors M9 and M11 are connected to the drain terminals of the transistors M10 and M12, respectively. The voltage VN is input to the gate terminals of the transistors M10 and M12. As the voltage VN, a voltage higher than the transistor threshold voltage than the ground voltage GND may be set within a range in which the constant current sources CS7 and CS9 can operate, or may be set by inputting the reference voltage Vref. Good. The source terminals of the transistors M10 and M12 are grounded through constant current sources CS7 and CS9. Furthermore, the source terminals of the transistors M10 and M12 are connected to the drain terminals of the transistors M6 and M8, respectively.
そして、トランジスタＭ９とトランジスタＭ１０との間の接続ノード、トランジスタＭ１１とトランジスタＭ１２との間の接続ノードが、それぞれ出力端子Ｎ１、出力端子Ｎ２となる。
さらに、本例の出力端子Ｎ１はインバータ回路４３に接続されている。インバータ回路４３は出力端子Ｎ１の信号をバッファし、インバータ回路４３の出力が出力端子ＯＵＴから出力される。
A connection node between the transistor M9 and the transistor M10 and a connection node between the transistor M11 and the transistor M12 serve as an output terminal N1 and an output terminal N2, respectively.
Further, the output terminal N1 of this example is connected to the
この例では、トランジスタＭ１１、Ｍ１２を用いることにより、相補的な２つの信号を出力し、１個のインバータ回路４３を用いることで出力端子ＯＵＴから最終的に単一の発振信号を出力している。なお、出力端子Ｎ２に別のインバータ回路を接続し、その出力および上記インバータ回路４３の出力により、最終的に相補的な２つの信号が出力されるようにしてもよい。
In this example, two complementary signals are output by using the transistors M11 and M12, and a single oscillation signal is finally output from the output terminal OUT by using one
次に、図４の発振回路の動作について説明する。
ここで、定電流源ＣＳ１〜ＣＳ９は、それぞれ電流Ｉ１〜Ｉ９を供給するものとして、その電流値はすべて一定（Ｉｒｅｆ）とする。
発振部１０のトランジスタＭ１がオンして、トランジスタＭ２がオフした場合、トランジスタＭ１のドレイン端子には定電流源ＣＳ１及び定電流源ＣＳ３からの電流Ｉ１＋Ｉ３が流れ込む。この電流の一部は定電流源ＣＳ２を介して引き抜かれるため、差動出力部４０には電流Ｉ１＋Ｉ３−Ｉ２が供給される。この電流Ｉ１＋Ｉ３−Ｉ２はトランジスタＭ８に供給され、トランジスタＭ８がオンする。
Next, the operation of the oscillation circuit of FIG. 4 will be described.
Here, it is assumed that the constant current sources CS1 to CS9 supply currents I1 to I9, respectively, and their current values are all constant (Iref).
When the transistor M1 of the oscillation unit 10 is turned on and the transistor M2 is turned off, the currents I1 + I3 from the constant current source CS1 and the constant current source CS3 flow into the drain terminal of the transistor M1. Since a part of this current is drawn through the constant current source CS2, the current I1 + I3-I2 is supplied to the differential output unit 40. This current I1 + I3-I2 is supplied to the transistor M8, and the transistor M8 is turned on.
一方、トランジスタＭ２はオフしているため、トランジスタＭ５がオンして定電流源ＣＳ４には電流Ｉ４が供給される。これにより、容量ＣのトランジスタＭ１側の電圧Ｖｃ１は以下のようになる。
Ｖｃ１＝Ｖｄ２＋Ｖｔ１＝Ｖｔ４＋Ｖｔ３−Ｖｔ５＋Ｖｔ１
ここで、電圧Ｖｄ２は、トランジスタＭ２のドレイン端子と定電流源ＣＳ４との間の接続ノードの電圧である。なお、電圧Ｖｔｉ（ｉは自然数）は、それぞれのトランジスタＭｉ（ｉは自然数）がオンしている場合のゲート・ソース間の電圧を示す。以下の説明でも同様である。
On the other hand, since the transistor M2 is turned off, the transistor M5 is turned on and the current I4 is supplied to the constant current source CS4. As a result, the voltage Vc1 on the transistor M1 side of the capacitor C is as follows.
Vc1 = Vd2 + Vt1 = Vt4 + Vt3-Vt5 + Vt1
Here, the voltage Vd2 is a voltage at a connection node between the drain terminal of the transistor M2 and the constant current source CS4. The voltage Vti (i is a natural number) indicates a voltage between the gate and the source when each transistor Mi (i is a natural number) is on. The same applies to the following description.
また、容量ＣのトランジスタＭ２側の電圧Ｖｃ２は、電圧Ｖｃ２が電圧Ｖｔ２＋Ｖｒｅｆ＋Ｖｔ８になるまでの時間をｔとして以下のように表わされる。
Ｖｃ２＝Ｖｃ１＋Ｉ３／Ｃ×ｔ
一方、発振部のトランジスタＭ２がオンして、トランジスタＭ１がオフした場合、トランジスタＭ２のドレイン端子には定電流源ＣＳ１及び定電流源ＣＳ３からの電流Ｉ１＋Ｉ３が流れ込む。この電流の一部は定電流源ＣＳ４を介して引き抜かれるため、差動出力部４０には電流Ｉ１＋Ｉ３−Ｉ４が供給される。この電流Ｉ１＋Ｉ３−Ｉ４はトランジスタＭ６に供給され、トランジスタＭ６がオンする。
The voltage Vc2 on the transistor M2 side of the capacitor C is expressed as follows, where t is the time until the voltage Vc2 becomes the voltage Vt2 + Vref + Vt8.
Vc2 = Vc1 + I3 / C × t
On the other hand, when the transistor M2 of the oscillation unit is turned on and the transistor M1 is turned off, currents I1 + I3 from the constant current source CS1 and the constant current source CS3 flow into the drain terminal of the transistor M2. Since a part of this current is drawn through the constant current source CS4, the current I1 + I3-I4 is supplied to the differential output unit 40. This current I1 + I3-I4 is supplied to the transistor M6, which turns on the transistor M6.
一方、トランジスタＭ１はオフしているため、トランジスタＭ７がオンして定電流源ＣＳ２には電流Ｉ２が供給される。これにより、容量ＣのトランジスタＭ２側の電圧Ｖｃ２は以下のようになる。
Ｖｃ２＝Ｖｄ１＋Ｖｔ２＝Ｖｔ４＋Ｖｔ３−Ｖｔ７＋Ｖｔ２
ここで、電圧Ｖｄ１は、それぞれトランジスタＭ１のドレイン端子と定電流源ＣＳ２との間の接続ノードの電圧である。
On the other hand, since the transistor M1 is off, the transistor M7 is turned on and the current I2 is supplied to the constant current source CS2. Accordingly, the voltage Vc2 on the transistor M2 side of the capacitor C is as follows.
Vc2 = Vd1 + Vt2 = Vt4 + Vt3-Vt7 + Vt2
Here, the voltage Vd1 is a voltage at a connection node between the drain terminal of the transistor M1 and the constant current source CS2, respectively.
また、容量ＣのトランジスタＭ１側の電圧Ｖｃ１は、電圧Ｖｃ１がＶｔ１＋Ｖｒｅｆ＋Ｖｔ６になるまでの時間をｔとして以下のように表わされる。
Ｖｃ１＝Ｖｃ２＋Ｉ１／Ｃ×ｔ
ここで、各トランジスタＭ１〜Ｍ８におけるゲート・ソース間の電圧Ｖｔ＝Ｖｔ１＝…＝Ｖｔ８、電流Ｉｒｅｆ ＝Ｉ１＝…＝Ｉ８とした場合、電圧Ｖｃ１と電圧Ｖｃ２とは、相互に電圧〔２×Ｖｔ＋Ｖｒｅｆ〕〜〔２×Ｖｔ−Ｖｒｅｆ〕間でスイングし、その発振振幅は参照電圧Ｖｒｅｆと同じ電圧となる。すなわち、発振部１０のスイングの大小にかかわらず、参照電圧Ｖｒｅｆの振幅で発振することができる。
The voltage Vc1 on the transistor M1 side of the capacitor C is expressed as follows, where t is the time until the voltage Vc1 becomes Vt1 + Vref + Vt6.
Vc1 = Vc2 + I1 / C × t
Here, when the gate-source voltage Vt = Vt1 =... = Vt8 and the current Iref = I1 =... = I8 in each of the transistors M1 to M8, the voltage Vc1 and the voltage Vc2 are mutually equal to the voltage [2 × Vt + Vref. ] To [2 × Vt−Vref], and the oscillation amplitude becomes the same voltage as the reference voltage Vref. That is, it is possible to oscillate with the amplitude of the reference voltage Vref regardless of the swing of the oscillation unit 10.
ここで、各電圧Ｖｃ１、Ｖｃ２の立ち上がりの傾きはＩｒｅｆ／Ｃとなる。そして、発振の周期Ｔ、周波数Ｆは、それぞれ以下のように表わされる。
Ｉｒｅｆ×Ｔ／２＝Ｃ×Ｖｒｅｆ×２
Ｔ＝４Ｃ×Ｖｒｅｆ／Ｉｒｅｆ
Ｆ＝１／Ｔ＝Ｉｒｅｆ／（４Ｃ×Ｖｒｅｆ）
そして、トランジスタＭ２のドレイン端子と定電流源ＣＳ４との間の接続ノード（電圧Ｖｄ２）から電流Ｉｒｅｆが供給され、トランジスタＭ１のドレイン端子と定電流源ＣＳ２との間の接続ノード（電圧Ｖｄ１）に電流Ｉｒｅｆが供給される場合、トランジスタＭ５はオフするとともに、トランジスタＭ６には電流Ｉｒｅｆが流れる。また、この場合、トランジスタＭ８はオフするとともに、トランジスタＭ７には電流Ｉｒｅｆが流れる。
Here, the rising slopes of the voltages Vc1 and Vc2 are Iref / C. The oscillation period T and frequency F are expressed as follows.
Iref × T / 2 = C × Vref × 2
T = 4C × Vref / Iref
F = 1 / T = Iref / (4C × Vref)
The current Iref is supplied from the connection node (voltage Vd2) between the drain terminal of the transistor M2 and the constant current source CS4, and the connection node (voltage Vd1) between the drain terminal of the transistor M1 and the constant current source CS2 is supplied. When the current Iref is supplied, the transistor M5 is turned off and the current Iref flows through the transistor M6. In this case, the transistor M8 is turned off, and the current Iref flows through the transistor M7.
従って、トランジスタＭ９には電流Ｉ６が流れ込み、トランジスタＭ１０には電流Ｉ７−Ｉｒｅｆが流れる。もし、電流Ｉ６と電流Ｉ７とが同じ値であれば、トランジスタＭ９に流れる電流はトランジスタＭ１０に流れる電流より大きくなり、この差分電流（具体的には、電流Ｉｒｅｆ）が出力端子Ｎ１に供給される。この電流により、出力端子Ｎ１の電圧は電源電圧ＶＣまで上昇する。
一方、電流Ｉ８と電流Ｉ９とが同じ値であれば、トランジスタＭ１２に流れる電流はトランジスタＭ１１に流れる電流より大きくなり、この差分電流が出力端子Ｎ２から引き抜かれる。この電流により、出力端子Ｎ２の電圧は接地電圧ＧＮＤまで下降する。
Accordingly, the current I6 flows into the transistor M9, and the current I7-Iref flows through the transistor M10. If the current I6 and the current I7 are the same value, the current flowing through the transistor M9 is larger than the current flowing through the transistor M10, and this differential current (specifically, the current Iref) is supplied to the output terminal N1. . With this current, the voltage at the output terminal N1 rises to the power supply voltage VC.
On the other hand, if the current I8 and the current I9 are the same value, the current flowing through the transistor M12 is larger than the current flowing through the transistor M11, and this differential current is drawn from the output terminal N2. With this current, the voltage at the output terminal N2 drops to the ground voltage GND.
一旦、出力端子Ｎ１の電圧が電源電圧ＶＣＣまで上昇すると、出力端子Ｎ１には電流が流れなくなるので、トランジスタＭ９に流れる電流と、トランジスタＭ１０に流れる電流とは同じ値になり、電流Ｉ７−Ｉｒｅｆとなる。出力端子Ｎ２の電圧が接地電圧ＧＮＤに達すると同様に、トランジスタＭ１２に流れる電流と、トランジスタＭ１１に流れる電流とは同じ値になり、電流Ｉ８−Ｉｒｅｆとなる。もし、電流Ｉ６〜電流Ｉ９が電流Ｉｒｅｆに一致する場合、この差動出力部４０における電流消費はなくなる。
また、発振信号が反転した場合には、出力端子Ｎ１の電圧が接地電圧ＧＮＤまで下降し、出力端子Ｎ２の電圧が電源電圧ＶＣまで上昇する。これにより、フルスイング動作を行うことができる。
Once the voltage at the output terminal N1 rises to the power supply voltage VCC, no current flows through the output terminal N1, so the current flowing through the transistor M9 and the current flowing through the transistor M10 have the same value, and the currents I7-Iref and Become. When the voltage at the output terminal N2 reaches the ground voltage GND, the current flowing through the transistor M12 and the current flowing through the transistor M11 have the same value and become the current I8-Iref. If the currents I6 to I9 coincide with the current Iref, current consumption in the differential output unit 40 is eliminated.
When the oscillation signal is inverted, the voltage at the output terminal N1 drops to the ground voltage GND, and the voltage at the output terminal N2 rises to the power supply voltage VC. Thereby, a full swing operation can be performed.
上述したように、電流電圧変換回路４１におけるトランジスタＭ９のドレイン端子とトランジスタＭ１０のドレイン端子との間の接続ノード（出力端子Ｎ１）、及び、電流電圧変換回路４２におけるトランジスタＭ１１のドレイン端子とトランジスタＭ１２のドレイン端子との間の接続ノード（出力端子Ｎ２）は、電流の押し引きでそれらの電圧がＨｉｇｈまたはＬｏｗに決まることから、ハイ・インピーダンス（以下、Ｈｉ−Ｚと呼ぶ）なノードということができる。 As described above, the connection node (output terminal N1) between the drain terminal of the transistor M9 and the drain terminal of the transistor M10 in the current-voltage conversion circuit 41, and the drain terminal of the transistor M11 and the transistor M12 in the current-voltage conversion circuit 42 The connection node (output terminal N2) to the drain terminal of the transistor is a high-impedance (hereinafter referred to as Hi-Z) node because their voltage is determined as High or Low by pushing and pulling current. it can.
つまり、電流電圧変換回路４１は、出力端子Ｎ１のＨｉ−Ｚなノードを上下にある定電流源ＣＳ６、ＣＳ７によって、電流の押し引きすることで発振部の電流振幅を電圧振幅に変換している。
このＨｉ−Ｚなノードは、電流の押し引きのみでその自身の電位が決まっているので、上下の電流のバランスが崩れるような状態、例えばトランジスタのリーク電流や配線間の寄生容量の影響によりトランジスタＭ９のドレイン端子とトランジスタＭ１０のドレイン端子との間を流れる電流が減るなどした時、出力端子Ｎ１の振幅は電源電圧ＶＣまたは接地電圧ＧＮＤに偏って安定する場合がある。
That is, the current-voltage conversion circuit 41 converts the current amplitude of the oscillating unit into a voltage amplitude by pushing and pulling the current at the Hi-Z node of the output terminal N1 by the upper and lower constant current sources CS6 and CS7. .
Since this Hi-Z node has its own potential determined by only pushing and pulling the current, the transistor may be affected by the influence of the leakage current of the transistor or the parasitic capacitance between the wirings in a state where the upper and lower currents are unbalanced. When the current flowing between the drain terminal of M9 and the drain terminal of the transistor M10 decreases, the amplitude of the output terminal N1 may be biased toward the power supply voltage VC or the ground voltage GND and stabilized.
そして、その出力端子Ｎ１の振幅が後段のインバータ回路の入力動作電圧の範囲外までずれると動作不良となる。
本発明は、電流電圧変換回路においてプロセス起因やレイアウト起因により電流がアンバランス状態となり動作しないという課題を解決するものであり、その目的は電流がアンバランス状態でも正常に動作するような電流電圧変換回路、それを備えた発振回路を提供することである。
If the amplitude of the output terminal N1 deviates outside the range of the input operating voltage of the inverter circuit at the subsequent stage, an operation failure occurs.
The present invention solves the problem that current does not operate due to process or layout causes in a current-voltage conversion circuit, and its purpose is to perform current-voltage conversion so that the current operates normally even when the current is unbalanced. A circuit and an oscillation circuit including the circuit are provided.
上述した課題を解決するため、本発明による電流電圧変換回路は、第１及び第２の電源電圧間に設けられた第１及び第２の電流発生部と、前記第１及び第２の電流発生部に流れる電流の差分の電流を電圧に変換し、その電圧を出力端子より出力する電流電圧変換部と、前記出力端子からの出力信号を反転した信号を出力するバッファ部と、前記出力端子に直流バイアスを与えるように、前記バッファ部からの出力信号を前記電流電圧変換部の前記出力端子にフィードバックするフィードバック部と、を備えることを特徴とする。電流電圧変換部のＨｉ−Ｚなノードに、フィードバックによるＤＣバイアスを与えることにより、電流がアンバランス状態でも正常な動作を実現できる。 In order to solve the above-described problem, a current-voltage conversion circuit according to the present invention includes first and second current generators provided between first and second power supply voltages, and the first and second current generators. A current-voltage conversion unit that converts a difference current between the currents flowing in the unit into a voltage and outputs the voltage from the output terminal, a buffer unit that outputs a signal obtained by inverting the output signal from the output terminal, and the output terminal A feedback unit that feeds back an output signal from the buffer unit to the output terminal of the current-voltage conversion unit so as to provide a DC bias. By applying a DC bias by feedback to the Hi-Z node of the current-voltage converter, normal operation can be realized even when the current is in an unbalanced state.
前記フィードバック部は、Ｂ級プッシュプル増幅器、高出力インピーダンスの増幅器、または、抵抗器によって構成できる。このように構成されたフィードバック部を用いれば、Ｈｉ−Ｚなノードに、フィードバックによるＤＣバイアスを与える、電流がアンバランス状態でも正常な動作を実現ができる。 The feedback unit can be configured by a class B push-pull amplifier, a high output impedance amplifier, or a resistor. By using the feedback unit configured as described above, a normal operation can be realized even when the current is unbalanced, in which a DC bias is applied to the Hi-Z node by feedback.
上述した課題を解決するため、本発明による発振回路は、発振信号を供給する発振部と、前記発信信号に従って生じる電流を電圧に変換する電流電圧変換回路を含み、その電圧を出力端子から出力する出力部と、を備え、
前記電流電圧変換回路は、第１及び第２の電源電圧間に第１及び第２の電流発生部を有し、前記発振信号に従って前記第１及び第２の電流発生部にそれぞれ流れる前記電流の差分の電流を前記電圧に変換し、その電圧を前記出力端子より出力する電流電圧変換部と、前記出力端子からの出力信号を反転した信号を出力するバッファ部と、前記出力端子にＤＣバイアスを与えるように、前記バッファ部からの出力信号を前記電流電圧変換部の前記出力端子にフィードバックするフィードバック部と、を備えることを特徴とする。電流電圧変換部のＨｉ−Ｚなノードに、フィードバックによるＤＣバイアスを与えることにより、電流がアンバランス状態でも正常な動作を実現できる。
In order to solve the above-described problems, an oscillation circuit according to the present invention includes an oscillation unit that supplies an oscillation signal and a current-voltage conversion circuit that converts a current generated according to the transmission signal into a voltage, and outputs the voltage from an output terminal. An output unit,
The current-voltage conversion circuit includes first and second current generation units between first and second power supply voltages, and each of the currents flowing in the first and second current generation units according to the oscillation signal. A current-voltage converter that converts the difference current into the voltage and outputs the voltage from the output terminal, a buffer that outputs a signal obtained by inverting the output signal from the output terminal, and a DC bias applied to the output terminal And a feedback unit that feeds back an output signal from the buffer unit to the output terminal of the current-voltage conversion unit. By applying a DC bias by feedback to the Hi-Z node of the current-voltage converter, normal operation can be realized even when the current is in an unbalanced state.
本発明によれば、電流電圧変換部のＨｉ−Ｚなノードに、フィードバックによるＤＣバイアスを与えることにより、電流がアンバランス状態でも正常な動作を実現することができる。 According to the present invention, a normal operation can be realized even when the current is unbalanced by applying a DC bias by feedback to the Hi-Z node of the current-voltage converter.
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されており、同等部分に関する説明を適宜省略する。
（回路構成例）
図１は、本発明の実施形態による電流電圧変換回路を備えた発振回路を示す図である。
発振回路は、発振信号を供給する発振部、発振信号の振幅を参照電圧Ｖｒｅｆに制限するバイアス電圧発生部、振幅制限によって生じる電流を電源電圧ＶＣから接地電圧ＧＮＤまで変換して差動出力し、フルスイング動作を行う差動出力部から構成される。差動出力部は、電流電圧変換回路により構成されるとともに、差動出力にはインバータ回路等が接続されることで、最終的にバッファされている。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings referred to in the following description, the same parts as those in the other figures are denoted by the same reference numerals, and the description of the equivalent parts will be omitted as appropriate.
(Circuit configuration example)
FIG. 1 is a diagram illustrating an oscillation circuit including a current-voltage conversion circuit according to an embodiment of the present invention.
The oscillation circuit includes an oscillation unit that supplies an oscillation signal, a bias voltage generation unit that limits the amplitude of the oscillation signal to the reference voltage Vref, a current generated by the amplitude limitation is converted from the power supply voltage VC to the ground voltage GND, and is differentially output. It consists of a differential output unit that performs a full swing operation. The differential output unit is configured by a current-voltage conversion circuit, and is finally buffered by connecting an inverter circuit or the like to the differential output.
そして、特に、電流電圧変換回路４１は、インバータ回路４３のほかに、さらにフィードバック回路４４を備えている。フィードバック回路４４は、インバータ回路４３の出力信号にオフセットを持たせて出力端子Ｎ１にフィードバックすることで、出力端子Ｎ１に直流バイアス（以下、ＤＣバイアス）を与えるものである。
In particular, the current-voltage conversion circuit 41 further includes a
図１を用いて、本発明の電流電圧変換回路を備えた発振回路の構成を詳細に説明する。
なお、発振部１０、バイアス電圧発生部２０は、前述した図４の構成と同じであるのでその説明を省略し、差動増幅部の一部も、前述した図４の構成と同じ構成の部分は、その説明を省略する。
差動出力部は、ＰＭＯＳトランジスタＭ５、Ｍ７、Ｍ９、Ｍ１１と、ＮＭＯＳトランジスタＭ４、Ｍ６、Ｍ８、Ｍ１２を備えている。そして、差動出力部は、トランジスタＭ５、Ｍ６、Ｍ９、Ｍ１０、定電流源ＣＳ６、ＣＳ７、インバータ回路４３、及びフィードバック回路を有する電流電圧変換回路４１と、トランジスタＭ７、Ｍ８、Ｍ１１、Ｍ１２、定電流源ＣＳ８、ＣＳ９を有する電流電圧変換回路４２と、から構成されている。
The configuration of an oscillation circuit provided with the current-voltage conversion circuit of the present invention will be described in detail with reference to FIG.
Since the oscillation unit 10 and the bias voltage generation unit 20 are the same as those in FIG. 4 described above, the description thereof is omitted, and a part of the differential amplification unit is also the same as the configuration in FIG. 4 described above. The description is omitted.
The differential output unit includes PMOS transistors M5, M7, M9, and M11 and NMOS transistors M4, M6, M8, and M12. The differential output section includes transistors M5, M6, M9, and M10, constant current sources CS6 and CS7, an
電流電圧変換回路４１において、トランジスタＭ９のソース端子は定電流源ＣＳ６を介して電源ラインに接続されており、電源電圧ＶＣが供給される。更に、トランジスタＭ９のソース端子は、トランジスタＭ５のドレイン端子に接続されている。トランジスタＭ９のゲート端子には電圧ＶＰが入力される。トランジスタＭ９のドレイン端子は、トランジスタＭ１０のドレイン端子にそれぞれ接続されている。トランジスタＭ１０のゲート端子には電圧ＶＮが入力される。トランジスタＭ１０のソース端子は、定電流源ＣＳ７を介して接地される。更に、トランジスタＭ１０のソース端子は、それぞれトランジスタＭ６のドレイン端子に接続されている。そして、トランジスタＭ９とトランジスタＭ１０との間の接続ノードが、出力端子Ｎ１となる。 In the current-voltage conversion circuit 41, the source terminal of the transistor M9 is connected to the power supply line via the constant current source CS6, and the power supply voltage VC is supplied. Further, the source terminal of the transistor M9 is connected to the drain terminal of the transistor M5. The voltage VP is input to the gate terminal of the transistor M9. The drain terminal of the transistor M9 is connected to the drain terminal of the transistor M10. The voltage VN is input to the gate terminal of the transistor M10. The source terminal of the transistor M10 is grounded via the constant current source CS7. Further, the source terminal of the transistor M10 is connected to the drain terminal of the transistor M6. A connection node between the transistor M9 and the transistor M10 becomes the output terminal N1.
出力端子Ｎ１はインバータ回路４３に接続され、インバータ回路４３は出力端子Ｎ１の信号をバッファして出力端子ＯＵＴから出力する。
フィードバック回路４４は、ＮＭＯＳトランジスタＭ１３と、ＰＭＯＳトランジスタＭ１４とを含むＢ級プッシュプル増幅器を備えている。
フィードバック回路４４において、トランジスタＭ１３のドレイン端子は電源ラインに接続されており、電源電圧ＶＣが供給される。トランジスタＭ１３のソース端子は、トランジスタＭ１４のソース端子に接続されている。トランジスタＭ１３、Ｍ１４のゲート端子は互いに接続されるとともに、出力端子Ｎ１に接続されている。トランジスタＭ１３、Ｍ１４のソース端子は互いに接続されるとともに、トランジスタＭ９、Ｍ１０のドレイン端子に接続されている。トランジスタＭ１４のドレイン端子は、接地される。
The output terminal N1 is connected to the
The
In the
次に、電流電圧変換回路の動作を説明する。
なお、発振部１０等を含む発振回路の動作は、前述した図４の動作と同じであるのでその説明を省略する。
電圧電流変換回路４１において、インバータ回路４３の出力がフィードバック回路４４のＢ級プッシュプル増幅器でバッファされ、その出力が出力端子Ｎ１に接続されている。このようにフィードバック回路４４でフィードバックするのは、出力端子Ｎ１にＤＣバイアスを与えるためである。
Next, the operation of the current-voltage conversion circuit will be described.
The operation of the oscillation circuit including the oscillation unit 10 and the like is the same as the operation of FIG.
In the voltage-current conversion circuit 41, the output of the
はじめに、発振部１０が反転すると、出力端子Ｎ１の電圧は、接地電圧ＧＮＤ側に電流が引かれることで、Ｈｉｇｈの状態からＬｏｗの状態となる。そして、インバータ回路４３の入力信号が反転すると、Ｂ級プッシュプル増幅器により出力端子Ｎ１の電位を引き上げる作用が働く。この時、インバータ回路４３の出力端子ＯＵＴからＢ級プッシュプル増幅器のＮＭＯＳトランジスタＭ１３のＶｔを引いた電圧がＮ１にフィードバックされる。出力端子Ｎ１の電位が、インバータ回路４３が反転した電位を上回るとインバータ回路４３はドライブを止め、出力端子ＯＵＴの端子は上昇が止まる。
First, when the oscillation unit 10 is inverted, the voltage of the output terminal N1 is changed from a high state to a low state by drawing a current to the ground voltage GND side. When the input signal of the
しかし、出力端子Ｎ１は、接地電圧ＧＮＤ側の定電流源ＣＳ７により、引き続きＧＮＤ側に引かれ続けているので、出力端子Ｎ１の電位はインバータ回路４３が反転した電位近辺でつり合う。
次に、発振部１０がさらに反転すると、電源電圧ＶＣ側に出力端子Ｎ１が引き上げられると同時に、インバータ回路４３が反転し、Ｂ級プッシュプル増幅器により出力端子Ｎ１の電位を引き下げる作用が働く。この時、インバータ回路４３の出力端子ＯＵＴからＢ級プッシュプルのＰＭＯＳトランジスタＭ１４のＶｔを加えた電圧がＮ１にフィードバックされる。出力端子Ｎ１の電位が、インバータ回路４３が反転した電位を下回ると、インバータ回路４３はドライブを止め、出力端子ＯＵＴの端子は下降が止まる。
However, since the output terminal N1 is continuously pulled to the GND side by the constant current source CS7 on the ground voltage GND side, the potential of the output terminal N1 balances around the potential inverted by the
Next, when the oscillating unit 10 is further inverted, the output terminal N1 is pulled up to the power supply voltage VC side, and at the same time, the
そして、同様に、出力端子Ｎ１の電位はインバータ回路４３が反転した電位近辺でつり合うことになり、以後、発振器の反転によりこの一連の動作が繰り返される。ここで、Ｈｉ−Ｚなノードである出力端子Ｎ１は、インバータ回路４３の入力電圧のセンター付近で動作するので、インバータ回路４３の不感帯に移動することはない。
Similarly, the potential of the output terminal N1 is balanced in the vicinity of the potential inverted by the
このように、プロセス起因やレイアウト起因により電流がアンバランス状態となっても、Ｂ級プッシュプル増幅器等を含むフィードバック回路４４により、電流電圧変換回路の出力端子Ｎ１にＤＣバイアスを与えることで、インバータ回路の入力動作電圧の範囲内で出力端子Ｎ１が振幅することができ、動作不良を解消することができる。
上述した実施形態では、フィードバック回路４４はＢ級プッシュプル増幅器で構成した。Ｂ級プッシュプル増幅器は、寄生容量も小さく発振周波数に与える影響を抑えてバイアスを与えることができる。
In this way, even if the current is in an unbalanced state due to the process or layout, the
In the embodiment described above, the
（変形例）
ここで、フィードバック回路は、インバータ回路の出力信号を抵抗性で出力端子Ｎ１にフィードバックすることで、出力端子Ｎ１にＤＣバイアスを与えるものであればよい。このため、フィードバック回路の他の実施形態として、Ｂ級プッシュプル増幅器のほかに、出力インピーダンスの高い増幅器や、抵抗器、が挙げることができる。例えば、図２のように、Ｈｉ−Ｚなノードである出力端子Ｎ１とインバータ回路の出力とを、例えば２ＭＥＧΩ以上の抵抗器Ｒで接続する。こうすることにより、Ｈｉ−Ｚなノードである出力端子Ｎ１にＤＣバイアスをかけることができる。
(Modification)
Here, the feedback circuit only needs to provide a DC bias to the output terminal N1 by feeding back the output signal of the inverter circuit to the output terminal N1 with resistance. For this reason, as another embodiment of the feedback circuit, in addition to the class B push-pull amplifier, an amplifier with a high output impedance and a resistor can be cited. For example, as shown in FIG. 2, the output terminal N1 which is a Hi-Z node and the output of the inverter circuit are connected by a resistor R of 2 MEGΩ or more, for example. By doing so, it is possible to apply a DC bias to the output terminal N1, which is a Hi-Z node.
また、図３のように、Ｈｉ−Ｚなノードである出力端子Ｎ１とインバータ回路の出力との間に、バッファ回路４５を設けてもよい。バッファ回路４５は、ソース端子が定電流源ＣＳ１０を介して電源ラインに接続され、かつ、ドレイン端子が抵抗器Ｒ１を介して接地電圧ＧＮＤに接続されたＰＭＯＳトランジスタＭ１５と、ゲート端子がＰＭＯＳトランジスタＭ１５のソース端子に接続され、かつ、ドレイン端子が抵抗器Ｒ２を介して電源ラインに接続され、さらに、ソース端子が定電流源ＣＳ１１を介して接地電圧ＧＮＤに接続されたＮＭＯＳトランジスタＭ１６とから構成されている。抵抗器Ｒ１およびＲ２は、例えば２ＭＥＧΩなどの高抵抗とする。このようなソースフォロワ構成によるバッファ回路４５をフィードバック回路として用いることにより、Ｈｉ−Ｚなノードである出力端子Ｎ１にＤＣバイアスをかけることができる。
As shown in FIG. 3, a
上述した実施形態では、バッファリングする回路としてインバータ回路を用いているが、これに限定されることはなく、出力信号をバッファリングすることができればバッファ回路を用いてもよい。
また、上述した実施形態では、電流電圧変換回路４１のみが、インバータ回路とフィードバック回路を備えているが、逆相側の電流電圧変換回路４２にも同様に、別のインバータ回路とフィードバック回路を備えていてもよい。
In the above-described embodiment, an inverter circuit is used as a circuit for buffering. However, the present invention is not limited to this, and a buffer circuit may be used as long as an output signal can be buffered.
In the above-described embodiment, only the current-voltage conversion circuit 41 includes the inverter circuit and the feedback circuit, but the current-voltage conversion circuit 42 on the opposite phase side similarly includes another inverter circuit and a feedback circuit. It may be.
（シミュレーション結果）
発明者は、以下のように、図１の発振回路および図４の発振回路についてシミュレーションを行った。
まず、図４の発振回路について、出力端子Ｎ１から接地電圧ＧＮＤへ向けて２００ｎＡの電流がリークしているモデルを用い、温度を変化させた。設定した温度は、２５℃、５０℃、７５℃、１００℃、１２５℃、１５０℃である。
その結果、２５℃の常温では辛うじて発振動作したが、５０℃やそれ以上の高温時には発振動作しなかった。この電流リークモデルの出力端子Ｎ１の電圧変化の振幅が高温時に小さくなり、接地電圧ＧＮＤ側へ寄っていくことでインバータ回路の入力動作範囲外になり動作不良に陥る結果を得た。
(simulation result)
The inventor performed a simulation on the oscillation circuit of FIG. 1 and the oscillation circuit of FIG. 4 as follows.
First, for the oscillation circuit of FIG. 4, the temperature was changed using a model in which a current of 200 nA leaked from the output terminal N1 to the ground voltage GND. The set temperatures are 25 ° C., 50 ° C., 75 ° C., 100 ° C., 125 ° C., and 150 ° C.
As a result, it oscillated barely at a room temperature of 25 ° C., but did not oscillate at a high temperature of 50 ° C. or higher. The amplitude of the voltage change at the output terminal N1 of this current leak model is reduced at high temperatures, and the result is that it is outside the input operation range of the inverter circuit due to the approach to the ground voltage GND side, resulting in malfunction.
この理由は、以下の通りである。すなわち、発振動作時に電流電圧変換回路４１のＨｉ−Ｚなノードである出力端子Ｎ１において、図４中の上下に位置している電流源ＣＳ６およびＣＳ７により電流の押し引きすることで発振部１０の電流振幅を電圧振幅に変換している。この出力端子Ｎ１のノードは、電流の押し引きのみで電位が決まっているので、その上下に位置している電流源ＣＳ６およびＣＳ７の電流がアンバランスになるような状態、例えば上述したリーク電流の影響や配線の寄生容量が大きく出力端子Ｎ１のノードを流れる電流が減るなどの状態では、出力端子Ｎ１の電位は電源電圧ＶＣまたは接地電圧ＧＮＤ側に寄っていく。このような理由から、高温時に動作不良に陥ると考えられる。 The reason for this is as follows. That is, at the output terminal N1 which is a Hi-Z node of the current-voltage conversion circuit 41 during the oscillation operation, the current source CS6 and CS7 positioned above and below in FIG. Current amplitude is converted to voltage amplitude. Since the potential of the node of the output terminal N1 is determined only by pushing and pulling the current, the current sources CS6 and CS7 positioned above and below the node are in an unbalanced state, for example, the leakage current described above. In a state where the influence and the parasitic capacitance of the wiring are large and the current flowing through the node of the output terminal N1 is reduced, the potential of the output terminal N1 approaches the power supply voltage VC or the ground voltage GND side. For this reason, it is considered that the operation will be poor at high temperatures.
一方、Ｂ級プッシュプル増幅器によるフィードバック回路を設けてＤＣバイアスを与える図１の発振回路について、上記と同様に、出力端子Ｎ１から接地電圧ＧＮＤへ向けて２００ｎＡの電流がリークしているモデルを用い、温度を変化させた。設定した温度は、上記と同様に、２５℃、５０℃、７５℃、１００℃、１２５℃、１５０℃である。その結果、図４の発振回路の場合とは異なり、温度に関わらず正常動作することを確認できた。すなわち、フィードバック回路の作用により、Ｈｉ−Ｚなノードである出力端子Ｎ１の電圧変化は、インバータ回路の入力電圧のセンター付近で動作するのでインバータ回路の入力動作範囲外に移動することはない。このような理由から、温度に関わらず正常な動作を実現できる。 On the other hand, for the oscillation circuit of FIG. 1 that provides a DC bias by providing a feedback circuit using a class B push-pull amplifier, a model in which a current of 200 nA leaks from the output terminal N1 to the ground voltage GND is used, as described above. The temperature was changed. The set temperatures are 25 ° C., 50 ° C., 75 ° C., 100 ° C., 125 ° C., and 150 ° C. as described above. As a result, unlike the case of the oscillation circuit of FIG. 4, it was confirmed that normal operation was performed regardless of the temperature. That is, due to the action of the feedback circuit, the voltage change of the output terminal N1 which is a Hi-Z node operates near the center of the input voltage of the inverter circuit, and therefore does not move outside the input operation range of the inverter circuit. For this reason, normal operation can be realized regardless of the temperature.
（まとめ）
本実施形態の電流電圧変換回路では、出力端子Ｎ１のノードにバイアスを与える目的でインバータ回路の出力をＢ級プッシュプル増幅器でバッファし、この出力が出力端子Ｎ１のノードに接続されている。動作は発振部が反転し出力端子Ｎ１のノードがＨｉｇｈの状態から接地電圧ＧＮＤ側に電流が引かれてＬｏｗとなりインバータ回路の入力が反転するとＢ級プッシュプル増幅器により出力端子Ｎ１のノードを引き上げる作用が働く。
(Summary)
In the current-voltage conversion circuit of this embodiment, the output of the inverter circuit is buffered by a class B push-pull amplifier for the purpose of biasing the node of the output terminal N1, and this output is connected to the node of the output terminal N1. The operation is such that when the oscillation unit is inverted and the node of the output terminal N1 is pulled from the High state to the ground voltage GND side and becomes Low and the input of the inverter circuit is inverted, the node of the output terminal N1 is pulled up by the class B push-pull amplifier. Work.
しかし、出力端子Ｎ１のノードは接地電圧ＧＮＤ側の電流源により引き続き接地電圧ＧＮＤ側に引かれ続けているので、出力端子Ｎ１のノードの電位はインバータが反転した電位でつり合う。次に発振部１０が反転すると電源側に出力端子Ｎ１のノードの電位が引き上げられ、同時にインバータ回路の入力が反転し、Ｂ級プッシュプル増幅器により出力端子Ｎ１のノードの電位を引き下げる作用が働く。したがって、インバータ回路の入力が反転した電位で出力端子Ｎ１のノードの電位はつり合うことになり、この動作が繰り返される。これによりインバータ回路の入力動作電圧範囲内で出力端子Ｎ１のノードが振幅するので動作不良は解消される。 However, since the node of the output terminal N1 continues to be pulled to the ground voltage GND side by the current source on the ground voltage GND side, the potential of the node of the output terminal N1 balances with the potential inverted by the inverter. Next, when the oscillating unit 10 is inverted, the potential of the node of the output terminal N1 is raised to the power supply side, and at the same time, the input of the inverter circuit is inverted. Therefore, the potential of the node of the output terminal N1 is balanced by the potential obtained by inverting the input of the inverter circuit, and this operation is repeated. As a result, the node of the output terminal N1 swings within the input operating voltage range of the inverter circuit, so that the malfunction is eliminated.
２０ バイアス電圧発生部
３０ 参照電圧発生回路
４０ 差動出力部
４１、４２ 電流電圧変換回路
４３ インバータ回路
４４ フィードバック回路
４５ バッファ回路
Ｃ 容量
ＣＳ１−ＣＳ１１ 定電流源
ＧＮＤ 接地電圧
Ｍ１−Ｍ１４ トランジスタ
Ｎ１、Ｎ２、ＯＵＴ 出力端子
Ｒ、Ｒ１、Ｒ２ 抵抗器
20 Bias voltage generating unit 30 Reference voltage generating circuit 40 Differential output unit 41, 42 Current
Claims (5)
前記第１及び第２の電流発生部に流れる電流の差分の電流を電圧に変換し、その電圧を出力端子より出力する電流電圧変換部と、
前記出力端子からの出力信号を反転した信号を出力するバッファ部と、
前記出力端子に直流バイアスを与えるように、前記バッファ部からの出力信号を前記電流電圧変換部の前記出力端子にフィードバックするフィードバック部と、
を備えることを特徴とする電流電圧変換回路。 First and second current generators provided between the first and second power supply voltages;
A current-voltage conversion unit that converts a difference current between the first and second current generation units into a voltage and outputs the voltage from an output terminal;
A buffer unit that outputs a signal obtained by inverting the output signal from the output terminal;
A feedback unit that feeds back an output signal from the buffer unit to the output terminal of the current-voltage conversion unit so as to apply a DC bias to the output terminal;
A current-voltage conversion circuit comprising:
前記発信信号に従って生じる電流を電圧に変換する電流電圧変換回路を含み、その電圧を出力端子から出力する出力部と、
を備え、
前記電流電圧変換回路は、
第１及び第２の電源電圧間に第１及び第２の電流発生部を有し、前記発振信号に従って前記第１及び第２の電流発生部にそれぞれ流れる前記電流の差分の電流を前記電圧に変換し、その電圧を前記出力端子より出力する電流電圧変換部と、
前記出力端子からの出力信号を反転した信号を出力するバッファ部と、
前記出力端子にＤＣバイアスを与えるように、前記バッファ部からの出力信号を前記電流電圧変換部の前記出力端子にフィードバックするフィードバック部と、
を備えることを特徴とする発振回路。 An oscillation unit for supplying an oscillation signal;
Including a current-voltage conversion circuit for converting a current generated according to the transmission signal into a voltage, and outputting the voltage from an output terminal;
With
The current-voltage conversion circuit is
A first and a second current generating unit between the first and second power supply voltages, and a current of a difference between the currents flowing in the first and second current generating units according to the oscillation signal; A current-voltage converter that converts and outputs the voltage from the output terminal;
A buffer unit that outputs a signal obtained by inverting the output signal from the output terminal;
A feedback unit that feeds back an output signal from the buffer unit to the output terminal of the current-voltage conversion unit so as to apply a DC bias to the output terminal;
An oscillation circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011032280A JP5702624B2 (en) | 2011-02-17 | 2011-02-17 | Current-voltage conversion circuit, oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011032280A JP5702624B2 (en) | 2011-02-17 | 2011-02-17 | Current-voltage conversion circuit, oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012175168A JP2012175168A (en) | 2012-09-10 |
| JP5702624B2 true JP5702624B2 (en) | 2015-04-15 |
Family
ID=46977694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011032280A Expired - Fee Related JP5702624B2 (en) | 2011-02-17 | 2011-02-17 | Current-voltage conversion circuit, oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5702624B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112636725B (en) * | 2020-12-11 | 2022-06-10 | 海光信息技术股份有限公司 | Resistance-capacitance RC oscillator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246878A (en) * | 1996-03-04 | 1997-09-19 | Oki Electric Ind Co Ltd | Current voltage conversion amplifier circuit |
| JP2003115729A (en) * | 2001-10-02 | 2003-04-18 | Seiko Epson Corp | Class ab amplifier |
| JP4833755B2 (en) * | 2006-07-10 | 2011-12-07 | フリースケール セミコンダクター インコーポレイテッド | Oscillator circuit |
| JP5095184B2 (en) * | 2006-11-22 | 2012-12-12 | フリースケール セミコンダクター インコーポレイテッド | Level shifter circuit |
| JP4800371B2 (en) * | 2008-07-30 | 2011-10-26 | 富士男 小澤 | Range switching circuit |
-
2011
- 2011-02-17 JP JP2011032280A patent/JP5702624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012175168A (en) | 2012-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786324B1 (en) | Mixed voltage driving circuit | |
| JP4326215B2 (en) | Display device | |
| JP4614234B2 (en) | Power supply device and electronic device including the same | |
| US8558581B2 (en) | Analog rail-to-rail comparator with hysteresis | |
| JP2012124570A (en) | Oscillation circuit | |
| JP5702624B2 (en) | Current-voltage conversion circuit, oscillation circuit | |
| TWI810010B (en) | Low power oscillator circuit with temperature compensation and electronic apparatus | |
| JP2006203762A (en) | Flip-flop circuit and semiconductor device | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| JP2002033653A (en) | Signal level conversion circuit and semiconductor device provided with the same | |
| JP2009246793A (en) | Cr oscillation circuit | |
| JP2016518732A (en) | Current mode buffer with output amplitude detector for high frequency clock interconnect | |
| JP2006211514A (en) | Semiconductor integrated circuit provided with output circuit | |
| JP2003283307A (en) | Cr oscillation circuit | |
| TWI535198B (en) | Differential signaling driver | |
| JP2018019223A (en) | Single differential conversion circuit | |
| JP3996070B2 (en) | Level shifter circuit | |
| TWI418137B (en) | Voltage control oscillator | |
| JP2021082861A (en) | comparator | |
| JP5035017B2 (en) | Oscillator circuit | |
| JP2000151408A (en) | Current cell and d/a converter employing it | |
| US20160164459A1 (en) | Oscillator and semiconductor device including the same | |
| JP4833755B2 (en) | Oscillator circuit | |
| KR20010026709A (en) | Reference voltage generation circuit | |
| KR100406544B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5702624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |