JP5694292B2 - 埋め込まれたクロックの回復 - Google Patents
埋め込まれたクロックの回復 Download PDFInfo
- Publication number
- JP5694292B2 JP5694292B2 JP2012505247A JP2012505247A JP5694292B2 JP 5694292 B2 JP5694292 B2 JP 5694292B2 JP 2012505247 A JP2012505247 A JP 2012505247A JP 2012505247 A JP2012505247 A JP 2012505247A JP 5694292 B2 JP5694292 B2 JP 5694292B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- data
- rate
- logical channel
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims description 40
- 230000005540 biological transmission Effects 0.000 claims description 35
- 108091006146 Channels Proteins 0.000 description 70
- 239000000872 buffer Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 230000002085 persistent effect Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000009795 derivation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Television Systems (AREA)
- Multimedia (AREA)
Description
Claims (20)
- ソースデータストリームをソースデバイスからシンクデバイスへ伝送するための方法であって、
(i)前記ソースデータストリーム及び(ii)前記ソースデータストリームのデータ速度を論理チャネルのデータ速度に関係付ける2つ以上の速度パラメータを搬送するように構成される前記論理チャネルを、物理リンクを介して前記ソースデバイスから前記シンクデバイスへ形成することを備えた方法。 - 前記形成することは、フィルデータを除外したデータ速度に基いて前記論理チャネルの前記データ速度を決定することを備えている請求項1の方法。
- 前記形成することは、
前記論理チャネルの前記データ速度に関係する論理チャネルクロックの予め定められたサイクル数に対応する第1の速度パラメータを決定することと、
前記第1の速度パラメータ及び前記論理チャネルクロックに基いて決定される第1のインターバル内におけるソースストリームクロックのサイクル数に対応する第2の速度パラメータを決定することとを備えており、
前記ソースストリームクロックは前記ソースデータストリームの前記データ速度に関係し、前記2つ以上の速度パラメータは前記第1の速度パラメータ及び前記第2の速度パラメータを含む請求項1の方法。 - 前記第1のパラメータ及び前記第2のパラメータを前記論理チャネルに埋め込むことを更に備えた請求項3の方法。
- 前記ソースデータストリームを前記ソースデバイスで受信することと、
前記受信されたソースデータストリームに基いて前記ソースデータストリームの前記データ速度を決定することとを更に備えた請求項1の方法。 - 前記ソースデータストリームを前記ソースデバイスで生成することと、
前記生成されたソースデータストリームに基いて前記ソースデータストリームの前記データ速度を決定することとを更に備えた請求項1の方法。 - 前記論理チャネルを前記シンクデバイスへ1つ以上の分岐デバイスを介して伝送することを更に備えた請求項1の方法。
- ソースデータストリームのデータ速度をシンクデバイスが回復するための方法であって、
ソースデバイスから前記シンクデバイスへ物理リンクを介して前記ソースデータストリームを搬送する論理チャネルを、受信したデータストリームにおいて検出することと、
前記受信したデータストリームから2つ以上の速度パラメータを回復することと、
前記論理チャネルのデータ速度を決定することと、
前記論理チャネルの前記データ速度及び前記2つ以上の速度パラメータに基き前記ソースデータストリームの前記データ速度を決定することとを備えた方法。 - 前記ソースデータストリームの前記データ速度を決定することは、リンク速度に基いている請求項8の方法。
- 前記2つ以上の速度パラメータを回復することは、
第1の速度パラメータを受信することと、
第2の速度パラメータを受信することとを備えており、
前記第1の速度パラメータ及び前記第2の速度パラメータは、前記ソースデータストリームの前記データ速度を前記論理チャネルの前記データ速度に関係付ける請求項8の方法。 - 前記論理チャネルのデータ速度を決定することは、
フィルデータを除外したデータ速度に基き前記論理チャネルの前記データ速度を決定することを備えている請求項8の方法。 - 前記ソースデータストリームの前記データ速度を決定することは、
前記論理チャネルの前記データ速度に前記第2の速度パラメータと前記第1の速度パラメータの比を乗ずることを備えている請求項8の方法。 - ソースデバイスと、前記ソースデバイスに直接的に又は間接的に結合されるシンクデバイスとを備えたデータ伝送システムであって、
前記ソースデバイスは、
(i)ソースデータストリーム及び(ii)前記ソースデータストリームのデータ速度を論理チャネルのデータ速度に関係付ける2つ以上の速度パラメータを搬送するように構成される前記論理チャネルを、物理リンクを介して前記ソースデバイスから前記シンクデバイスへ形成し、
前記物理リンクを介して前記論理チャネルを送信するように構成され、
前記シンクデバイスは、
受信したデータストリームにおいて前記論理チャネルを検出し、
前記受信したデータストリームから前記2つ以上の速度パラメータを回復し、
前記論理チャネルの前記データ速度を決定し、
前記論理チャネルの前記データ速度及び前記2つ以上の速度パラメータに基き前記ソースデータストリームの前記データ速度を決定するように構成されるデータ伝送システム。 - 前記ソースデバイス及び前記シンクデバイスに直接的に又は間接的に結合される分岐デバイスを更に備え、前記分岐デバイスは、
前記論理チャネルを受信し、
前記受信した論理チャネルを前記論理チャネルの前記データ速度で送信するように構成される請求項13のデータ伝送システム。 - 前記ソースデバイスは、
前記論理チャネルの前記データ速度に関係する論理チャネルクロックの予め定められたサイクル数に対応する第1の速度パラメータを決定し、
前記第1の速度パラメータ及び前記論理チャネルクロックに基いて決定される第1のインターバル内におけるソースストリームクロックのサイクル数に対応する第2の速度パラメータを決定し、
前記第1の速度パラメータ及び前記第2の速度パラメータを前記シンクデバイスへ送信するように更に構成され、
前記ソースストリームクロックは前記ソースデータストリームの前記データ速度に関係する請求項13のデータ伝送システム。 - 出て行く物理リンク及び前記シンクデバイスに入ってくる物理リンクはディスプレイポート標準に適合する請求項13のデータ伝送システム。
- 1つ以上のプロセッサによって実行される1つ以上の命令であって、ソースデータストリームをシンクデバイスに送信するための動作を前記1つ以上のプロセッサに実行させる1つ以上の命令の1つ以上のシーケンスを搬送するコンピュータ可読記憶媒体であって、
前記1つ以上の命令は、
(i)ソースデータストリーム及び(ii)前記ソースデータストリームのデータ速度を論理チャネルのデータ速度に関係付ける2つ以上の速度パラメータを搬送するように構成される前記論理チャネルを、物理リンクを介してソースデバイスから前記シンクデバイスへ形成することを含む、コンピュータ可読記憶媒体。 - 前記1つ以上の命令は、
前記論理チャネルの前記データ速度に関係する論理チャネルクロックの予め定められたサイクル数に対応する第1の速度パラメータを決定することと、
前記第1の速度パラメータ及び前記論理チャネルクロックに基いて決定される第1のインターバル内におけるソースストリームクロックのサイクル数に対応する第2の速度パラメータを決定することと、
前記第1の速度パラメータ及び前記第2の速度パラメータを前記シンクデバイスへ送信することとを含み、
前記ソースストリームクロックは前記ソースデータストリームの前記データ速度に関係する請求項17のコンピュータ可読記憶媒体。 - 1つ以上のプロセッサによって実行される1つ以上の命令であって、ソースデータストリームのデータ速度を回復するための動作を前記1つ以上のプロセッサに実行させる1つ以上の命令の1つ以上のシーケンスを搬送するコンピュータ可読記憶媒体であって、
前記1つ以上の命令は、
ソースデバイスから物理リンクを介して前記ソースデータストリームを搬送する論理チャネルを、受信したデータストリームにおいて検出することと、
前記受信したデータストリームから2つ以上の速度パラメータを回復することと、
前記論理チャネルのデータ速度を決定することと、
前記論理チャネルの前記データ速度及び前記2つ以上の速度パラメータに基き前記ソースデータストリームのデータ速度を決定することとを含む、コンピュータ可読記憶媒体。 - 前記1つ以上の命令は、
前記ソースデータストリームの前記データ速度がリンク速度に基いていることを決定することを含む請求項19のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16913309P | 2009-04-14 | 2009-04-14 | |
US61/169,133 | 2009-04-14 | ||
PCT/IB2010/000811 WO2010119326A1 (en) | 2009-04-14 | 2010-04-12 | Embedded clock recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012523784A JP2012523784A (ja) | 2012-10-04 |
JP5694292B2 true JP5694292B2 (ja) | 2015-04-01 |
Family
ID=42934396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012505247A Active JP5694292B2 (ja) | 2009-04-14 | 2010-04-12 | 埋め込まれたクロックの回復 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8161204B2 (ja) |
EP (2) | EP2420013B1 (ja) |
JP (1) | JP5694292B2 (ja) |
KR (2) | KR101627779B1 (ja) |
CN (2) | CN107257264B (ja) |
WO (1) | WO2010119326A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
US8611486B2 (en) * | 2011-04-08 | 2013-12-17 | Silicon Image, Inc. | Adjustment of clock signals regenerated from a data stream |
US9165537B2 (en) * | 2011-07-18 | 2015-10-20 | Nvidia Corporation | Method and apparatus for performing burst refresh of a self-refreshing display device |
US9712573B2 (en) * | 2011-09-13 | 2017-07-18 | Qualcomm Incorporated | Synchronized wireless display devices |
US8730328B2 (en) | 2011-10-06 | 2014-05-20 | Qualcomm Incorporated | Frame buffer format detection |
WO2013089793A1 (en) * | 2011-12-17 | 2013-06-20 | Intel Corporation | Audio/video streaming in a topology of devices with native wigig sink |
KR102176504B1 (ko) * | 2014-02-25 | 2020-11-10 | 삼성디스플레이 주식회사 | 표시장치와 그 구동방법 |
JP6500890B2 (ja) * | 2014-03-03 | 2019-04-17 | ソニー株式会社 | 送信装置、送信方法、受信装置および受信方法 |
US9794979B2 (en) * | 2015-04-13 | 2017-10-17 | Qualcomm Incorporated | Method for arbitration and adaptive power-cycling in a multi-channel network |
US10148582B2 (en) * | 2016-05-24 | 2018-12-04 | Samsung Electronics Co., Ltd. | Managing buffers for rate pacing |
KR20180024616A (ko) * | 2016-08-30 | 2018-03-08 | 삼성전자주식회사 | 디스플레이 장치 및 디스플레이 장치의 캘리브레이션 수행 방법 |
JP6945198B2 (ja) * | 2017-06-29 | 2021-10-06 | ヌヴォトンテクノロジージャパン株式会社 | クロックリカバリシステム |
JP6617388B1 (ja) * | 2018-06-21 | 2019-12-11 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、映像表示装置、および映像表示システム |
CN116580680B (zh) * | 2023-07-11 | 2024-02-20 | 苏州华星光电技术有限公司 | 显示面板的驱动方法、亮度补偿装置及显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763319A (en) * | 1986-05-19 | 1988-08-09 | Bell Communications Research, Inc. | Multi-rate synchronous virtual circuit network for voice and data communications |
US5544324A (en) * | 1992-11-02 | 1996-08-06 | National Semiconductor Corporation | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate |
JPH08340350A (ja) * | 1995-06-12 | 1996-12-24 | Sony Corp | データ伝送システム |
JP3317140B2 (ja) * | 1996-05-07 | 2002-08-26 | ヤマハ株式会社 | データ伝送方式 |
EP1102171A3 (en) | 1999-11-22 | 2004-09-08 | Texas Instruments Incorporated | Universal serial bus network peripheral device |
JP4575643B2 (ja) * | 2000-07-26 | 2010-11-04 | トムソン ライセンシング | 非同期デジタルホームネットワークにおけるマルチメディアジッタの除去 |
US7123673B2 (en) * | 2001-07-19 | 2006-10-17 | Visteon Global Technologies, Inc. | System and method for transmission of digital information of varying sample rates over a synchronous network |
US7088398B1 (en) * | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
US7158596B2 (en) * | 2002-08-14 | 2007-01-02 | Standard Microsystems Corp. | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop |
JP2004153437A (ja) * | 2002-10-29 | 2004-05-27 | Murata Mfg Co Ltd | 通信装置および通信状態最適化システム |
US6992987B2 (en) * | 2003-05-01 | 2006-01-31 | Genesis Microchip Inc. | Enumeration method for the link clock rate and the pixel/audio clock rate |
US7800623B2 (en) * | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
FR2898452A1 (fr) * | 2006-03-13 | 2007-09-14 | Thomson Licensing Sas | Procede de generation d'un double descripteur temporel pour la transmission d'un signal genlock sur un reseau ip |
US8766955B2 (en) * | 2007-07-25 | 2014-07-01 | Stmicroelectronics, Inc. | Methods and apparatus for latency control in display devices |
-
2010
- 2010-04-12 WO PCT/IB2010/000811 patent/WO2010119326A1/en active Application Filing
- 2010-04-12 CN CN201710525256.8A patent/CN107257264B/zh active Active
- 2010-04-12 CN CN2010800226135A patent/CN102439926A/zh active Pending
- 2010-04-12 EP EP10764156.5A patent/EP2420013B1/en active Active
- 2010-04-12 JP JP2012505247A patent/JP5694292B2/ja active Active
- 2010-04-12 KR KR1020157010642A patent/KR101627779B1/ko active IP Right Grant
- 2010-04-12 KR KR1020117026070A patent/KR101615296B1/ko active IP Right Grant
- 2010-04-12 US US12/758,234 patent/US8161204B2/en active Active
- 2010-04-12 EP EP19208032.3A patent/EP3664323B1/en active Active
-
2012
- 2012-03-23 US US13/428,842 patent/US8626966B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2010119326A1 (en) | 2010-10-21 |
US20120236755A1 (en) | 2012-09-20 |
EP2420013B1 (en) | 2019-11-13 |
EP2420013A1 (en) | 2012-02-22 |
US20100260296A1 (en) | 2010-10-14 |
KR101627779B1 (ko) | 2016-06-08 |
CN102439926A (zh) | 2012-05-02 |
CN107257264B (zh) | 2019-10-11 |
EP3664323A1 (en) | 2020-06-10 |
KR101615296B1 (ko) | 2016-04-25 |
US8626966B2 (en) | 2014-01-07 |
EP3664323B1 (en) | 2021-07-07 |
KR20150048253A (ko) | 2015-05-06 |
EP2420013A4 (en) | 2015-04-15 |
US8161204B2 (en) | 2012-04-17 |
JP2012523784A (ja) | 2012-10-04 |
CN107257264A (zh) | 2017-10-17 |
KR20120004503A (ko) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5694292B2 (ja) | 埋め込まれたクロックの回復 | |
KR101514413B1 (ko) | 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법 | |
US8397272B2 (en) | Multi-stream digital display interface | |
US9015357B2 (en) | Method and device for providing high speed data transmission with video data | |
JP5628925B2 (ja) | 無線ネットワークでのオーディオ通信のための無線通信方法及びシステム | |
JP2007020166A (ja) | Hdmi伝送システム | |
KR101787424B1 (ko) | 패킷화된 통신 네트워크를 통해 통신되는 스트리밍 콘텐츠를 위한 클럭 복원 메커니즘 | |
EP3281317B1 (en) | Multi-layer timing synchronization framework | |
KR20070008069A (ko) | 음성/영상신호의 동기화 장치 및 방법 | |
US9559882B2 (en) | Apparatus and methods for flexible provision of control data in large data structures | |
WO2023282959A1 (en) | System and method to synchronize rendering of multi-channel audio to video presentation | |
JP2011160181A (ja) | 信号伝送システム、ソース装置及びシンク装置 | |
JP5456538B2 (ja) | インタフェース回路およびそれを用いた電子機器 | |
JP2004040265A (ja) | 画像伝送装置 | |
JP2010533388A (ja) | モバイル・ディスプレイ・ディジタル・インターフェース用パケット構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5694292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |