JP5690063B2 - In-Ga-Zn-based oxide sintered sputtering target and thin film transistor - Google Patents
In-Ga-Zn-based oxide sintered sputtering target and thin film transistor Download PDFInfo
- Publication number
- JP5690063B2 JP5690063B2 JP2009262799A JP2009262799A JP5690063B2 JP 5690063 B2 JP5690063 B2 JP 5690063B2 JP 2009262799 A JP2009262799 A JP 2009262799A JP 2009262799 A JP2009262799 A JP 2009262799A JP 5690063 B2 JP5690063 B2 JP 5690063B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- thin film
- sintered body
- oxide sintered
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体、それからなるスパッタリングターゲット、Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体の製造方法、酸化物薄膜、薄膜トランジスタの製造方法、薄膜トランジスタパネル、及び液晶ディスクプレイ用パネルに関する。 The present invention relates to an In—Ga—Zn-based oxide sintered body, a sputtering target comprising the same, a method for producing an In—Ga—Zn-based oxide sintered body, an oxide thin film, a method for producing a thin film transistor, a thin film transistor panel, and a liquid crystal. It relates to a panel for disk play.
酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物膜は、可視光透過性を有しかつ導電体、半導体から絶縁体まで広い電気特性を有するため、透明導電膜や（薄膜トランジスタ等に用いる）半導体膜として着目されている。
前記酸化物膜の成膜方法としては、スパッタリング、パルスレーザーデポジション（ＰＬＤ）、蒸着等の物理的な成膜や、ゾルゲル法等の化学的な成膜があるが、比較的低温で大面積に均一に成膜できる方法としてスパッタリング法等の物理的成膜が中心に検討されている。
スパッタリング等の物理的成膜で酸化物薄膜を成膜する際は、均一に、安定して、効率よく（高い成膜速度で）成膜するために、酸化物焼結体からなるターゲットを用いることが一般的である。
An oxide film made of indium oxide, zinc oxide, and gallium oxide has visible light transmittance and wide electrical characteristics from a conductor and a semiconductor to an insulator. Therefore, a transparent conductive film or a semiconductor film (used for a thin film transistor or the like) It is attracting attention as.
As a method for forming the oxide film, there are physical film formation such as sputtering, pulse laser deposition (PLD), vapor deposition, and chemical film formation such as a sol-gel method. As a method that enables uniform film formation, physical film formation such as sputtering has been mainly studied.
When an oxide thin film is formed by physical film formation such as sputtering, a target made of an oxide sintered body is used in order to form a film uniformly, stably and efficiently (at a high film formation rate). It is common.
酸化インイジウム、酸化ガリウム及び酸化亜鉛からなる酸化物半導体膜を薄膜トランジスタとして駆動させる方法が検討されている。しかし、酸化インジウム、酸化ガリウム、酸化亜鉛からなる酸化物半導体膜を薄膜トランジスタとして用いた場合、無機酸系ウェットエッチング液（例えばリン酸／硝酸／酢酸の混酸ウェットエッチング液）でウェットエッチングしてバックチャンネルエッチ型のフラットパネルディスプレイを製造した際に、大面積で閾値電圧等の薄膜トランジスタ特性の均一性が悪く、実用上の課題となっていた。そのため、アルカリ系のエッチング液（ＮＨ４ＯＨ／Ｈ２Ｏ２系エッチング液等）を用いる、ドライエッチングを用いる等の検討が行われている。しかし、アルカリ系エッチング液は寿命が短く、ドライエッチングはエッチングレートが遅く時間が掛かる等の問題点があった（非特許文献１）。 A method of driving an oxide semiconductor film made of indium oxide, gallium oxide, and zinc oxide as a thin film transistor has been studied. However, when an oxide semiconductor film made of indium oxide, gallium oxide, and zinc oxide is used as a thin film transistor, the back channel is formed by wet etching with an inorganic acid wet etching solution (for example, a mixed acid wet etching solution of phosphoric acid / nitric acid / acetic acid). When an etch-type flat panel display is manufactured, the uniformity of thin film transistor characteristics such as a threshold voltage is large, resulting in a practical problem. Therefore, studies have been made such as using an alkaline etching solution (such as NH 4 OH / H 2 O 2 etching solution) or using dry etching. However, the alkaline etching solution has a short life, and dry etching has problems such as a slow etching rate and a long time (Non-Patent Document 1).
また、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物膜を作製するためのスパッタリングターゲットとしては、ＩｎＧａＺｎＯ４、Ｉｎ２Ｇａ２ＺｎＯ７等の公知の結晶型の組成又はそれと近い組成のものが中心に検討されている。例えば、特許文献１には、ＩｎＧａＺｎＯ４やＩｎ２Ｇａ２ＺｎＯ７の六方晶層状化合物の結晶構造（ホモロガス結晶構造）を示すターゲットが開示されている。 Moreover, as a sputtering target for producing an oxide film made of indium oxide, zinc oxide, and gallium oxide, a known crystal type composition such as InGaZnO 4 , In 2 Ga 2 ZnO 7, or a composition close to it is mainly used. Has been considered. For example, Patent Document 1 discloses a target showing a crystal structure (homologus crystal structure) of a hexagonal layered compound of InGaZnO 4 or In 2 Ga 2 ZnO 7 .
また、特許文献１及び２には、酸化インジウム、酸化亜鉛及び酸化ガリウムに、全金属元素に対して錫を１原子％以下加えたターゲットが開示されている。特許文献３には、錫を１０原子％以上含み、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６等の酸化物結晶を含むターゲットが開示されている。しかし、ターゲット中の錫の含有量や、そのターゲットを用いてスパッタリングによって成膜した酸化物薄膜を用いて作製された薄膜トランジスタ（ＴＦＴ）を用いたＴＦＴパネルの特性（面内均一性）への影響は検討されていない。特に、特許文献２に示されているように、錫の含有量が１原子％（１００００ｐｐｍ）を超えると、薄膜特性の安定性等に問題が発生すると思われていたため、１原子％以上加えた場合の効果は調べられていなかった。従って、錫を１原子％超１０原子％未満の量で含むターゲットの製造に関する検討もなされていなかった。また、薄膜トランジスタ作製用ターゲットとしての検討もなされていなかった。
特許文献４、５及び６には、酸化インジウム、酸化亜鉛、酸化ガリウムに酸化錫を加えた酸化物を活性層にする薄膜トランジスタが開示されている。しかし、錫の含有量の調整によるＴＦＴパネルの特性（面内均一性）への影響は検討されていない。
一方、酸化インイジウム、酸化ガリウム及び酸化亜鉛からなる酸化物半導体膜の検討は、主にＩｎ，Ｇａ，Ｚｎが原子比で４０：４０：２０、あるいは１：１：１のスパッタリングターゲットを用いて行われてきた（非特許文献１、２）。しかし、前記のターゲットを用いて薄膜トランジスタを作製すると、移動度が８ｃｍ２／Ｖｓ程度と不十分であり、またＭｏ等の金属とのウェットエッチングの選択比が小さく、作製した半導体膜上で金属電極のウェットエッチングによる加工が困難であるという課題があった（非特許文献１）。
On the other hand, examination of an oxide semiconductor film made of indium oxide, gallium oxide, and zinc oxide is mainly performed using a sputtering target in which In, Ga, and Zn have an atomic ratio of 40:40:20 or 1: 1: 1. (Non-Patent Documents 1 and 2). However, when a thin film transistor is manufactured using the above-described target, the mobility is insufficient at about 8 cm 2 / Vs, and the selectivity of wet etching with a metal such as Mo is small, and a metal electrode is formed on the manufactured semiconductor film. There is a problem that it is difficult to process by wet etching (Non-Patent Document 1).
本発明の目的は、大面積で均一な薄膜トランジスタパネルの製造が可能なＩｎ−Ｇｎ−Ｚｎ系酸化物焼結体からなるスパッタリングターゲット（以下、単にターゲットということがある）を提供することである。 An object of the present invention is to provide a sputtering target (hereinafter sometimes simply referred to as a target) made of an In—Gn—Zn-based oxide sintered body capable of producing a large-area and uniform thin film transistor panel.
上記目的を達成するため、本発明者らは鋭意研究を行い、Ｉｎ（インジウム）、Ｚｎ（亜鉛）及びＧａ（ガリウム）に、所定範囲の原子比となるようにＳｎ（錫）を含ませた酸化物焼結体からなるスパッタリングターゲットを用いたスパッタリングにより得られた酸化物薄膜を用いると、作製されたバックチャンネルエッチ型の薄膜トランジスタパネルの面内均一性が良好になることを見出した。さらに、バックチャンネルエッチ型の薄膜トランジスタの製造が容易となることを見出し、本発明を完成させた。 In order to achieve the above-mentioned object, the present inventors conducted intensive research and included Sn (tin) in In (indium), Zn (zinc) and Ga (gallium) so as to have an atomic ratio within a predetermined range. It has been found that when an oxide thin film obtained by sputtering using a sputtering target made of an oxide sintered body is used, the in-plane uniformity of the manufactured back channel etch type thin film transistor panel is improved. Furthermore, the inventors have found that it is easy to manufacture a back channel etch type thin film transistor, and have completed the present invention.
これは、Ｓｎ（錫）が適量含まれることにより、ソース電極・ドレイン電極をウェットエッチングする際に用いる無機酸系ウェットエッチング液（例えばリン酸／硝酸／酢酸の混酸ウェットエッチング液）に対して耐性が高まるため、半導体層が侵食されて特性が劣化することが抑制されたためと推察される。また、Ｓｎ（錫）が適量含まれることにより、非晶質酸化物をウェットエッチングする際に用いる有機酸系エッチング液（例えば蓚酸エッチング液）で従来通りウェットエッチングが可能なため、バックチャンネルエッチ型の薄膜トランジスタの製造が容易となる。 This is resistant to an inorganic acid-based wet etching solution (for example, a mixed acid wet etching solution of phosphoric acid / nitric acid / acetic acid) used for wet etching of the source electrode and the drain electrode by containing an appropriate amount of Sn (tin). Therefore, it is presumed that the deterioration of characteristics due to erosion of the semiconductor layer was suppressed. In addition, since an appropriate amount of Sn (tin) is included, an organic acid etching solution (for example, oxalic acid etching solution) used for wet etching of an amorphous oxide can be wet-etched as usual. This makes it easy to manufacture the thin film transistor.
さらに、Ｓｎ（錫）が適量含まれることにより、Ｓｎ（錫）が多量に含まれることによる錫の低級酸化物の生成や錫系化合物の生成によるターゲット性状の変化が少なく、新たな製造方法を検討しなくとも従来のＩｎ−Ｇａ−Ｚｎ−Ｏ系とほぼ同様に製造することができる利点がある。 Furthermore, by including an appropriate amount of Sn (tin), there is little change in target properties due to the formation of a lower oxide of tin due to the presence of a large amount of Sn (tin) and the formation of tin-based compounds, and a new manufacturing method is provided. There is an advantage that it can be manufactured in substantially the same manner as the conventional In—Ga—Zn—O system without examination.
さらに、Ｉｎ，Ｇａ，Ｚｎ及びＳｎの組成比が特定の範囲にあるターゲットを用いると、既存のＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、Ｍｏとのウェットエッチングの選択比が十分高い半導体膜が得られ、かつＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、移動度が高くＳ値が小さいＴＦＴが作製できることを見出した。 Furthermore, when a target having a composition ratio of In, Ga, Zn and Sn in a specific range is used, the existing In, Ga and Zn are in an atomic ratio of 40:40:20 or 1: 1: 1. Thus, a semiconductor film having a sufficiently high wet etching selectivity with Mo is obtained, and the mobility is higher than that of In, Ga and Zn at an atomic ratio of 40:40:20 or 1: 1: 1. It has been found that a TFT having a small value can be produced.
本発明によれば、以下の酸化物焼結体、スパッタリングターゲット、酸化物焼結体の製造方法、酸化物薄膜、薄膜トランジスタの製造方法、薄膜トランジスタパネル及び液晶ディスク用パネルが提供される。
１．Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｇａ（ガリウム）及びＳｎ（錫）を含有し、
Ｓｎ（錫）の原子比が下記式を満たす酸化物焼結体。
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
２．前記Ｉｎ（インジウム）、Ｚｎ（亜鉛）及びＧａ（ガリウム）の原子比が下記式を満たす、上記１に記載の酸化物焼結体。
０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
３．前記Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）及びＳｎ（錫）の原子比が下記式を満たす、上記１に記載の酸化物焼結体。
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
０．０５≦Ｓｎ／Ｚｎ
４．前記Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）及びＳｎ（錫）の原子比が下記式を満たす、上記１に記載の酸化物焼結体。
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５０
０．３０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０８
０．１０≦Ｓｎ／Ｚｎ
５．Ｉｎ２Ｇａ２ＺｎＯ７で表されるホモロガス構造化合物又はＩｎＧａＺｎＯ４で表されるホモロガス構造化合物を含む、上記１〜４のいずれかに記載の酸化物焼結体。
６．Ｉｎ２Ｏ３で表されるビックスバイト構造化合物を含む、上記１〜５のいずれかに記載の酸化物焼結体。
７．ＺｎＧａ２Ｏ４で表されるスピネル構造化合物とＩｎ２Ｏ３で表されるビックスバイト構造化合物とを含む、上記３又は４に記載の酸化物焼結体。
８．電子プローブマイクロアナライザ（ＥＰＭＡ）にて観測したＳｎ（錫）原子の凝集体の平均径が５μｍ以下である、上記１〜７のいずれかに記載の酸化物焼結体。
９．上記１〜８のいずれかに記載の酸化物焼結体からなるスパッタリングターゲット。
１０．１１００〜１６００℃で焼結する工程を含む、上記１〜８のいずれかに記載の酸化物焼結体の製造方法。
１１．１３５０〜１５４０℃で２〜４８時間焼結する工程を含む、上記５に記載の酸化物焼結体の製造方法。
１２．１１６０〜１３５０℃で４〜９６時間焼結する工程を含む、上記７に記載の酸化物焼結体の製造方法。
１３．Ｓｎ（錫）を固溶した酸化インジウム粉体を原料の一部とした成形体を成形する工程を含む上記１〜８のいずれかに記載の酸化物焼結体の製造方法。
１４．Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｇａ（ガリウム）及びＳｎ（錫）の原子比が下記式を満たす酸化物薄膜。
０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
１５．上記９に記載のスパッタリングターゲットを用いてスパッタリングにより酸化物薄膜を成膜する工程、
前記酸化物薄膜を酸系エッチング液でウェットエッチングする工程、
前記ウェットエッチングされた酸化物薄膜上に金属薄膜を成膜する工程、
前記金属薄膜をウェットエッチングによりパターニングする工程、
とを含む薄膜トランジスタの製造方法。
１６．上記１５に記載の方法により製造された薄膜トランジスタを有する薄膜トランジスタパネル。
１７．上記１５に記載の方法により製造された薄膜トランジスタを有する液晶ディスプレイ用パネル。
According to the present invention, the following oxide sintered body, sputtering target, oxide sintered body manufacturing method, oxide thin film, thin film transistor manufacturing method, thin film transistor panel, and liquid crystal disk panel are provided.
1. In (indium), Zn (zinc), Ga (gallium) and Sn (tin),
An oxide sintered body in which the atomic ratio of Sn (tin) satisfies the following formula.
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
2. 2. The oxide sintered body according to 1 above, wherein an atomic ratio of In (indium), Zn (zinc), and Ga (gallium) satisfies the following formula.
0.10 ≦ In / (In + Ga + Zn) ≦ 0.85
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
3. 2. The oxide sintered body according to 1 above, wherein an atomic ratio of In (indium), Ga (gallium), Zn (zinc), and Sn (tin) satisfies the following formula.
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.60
0.20 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
0.10 ≦ Zn / (In + Ga + Zn + Sn)
Sn / (In + Ga + Zn + Sn) <0.10
0.05 ≦ Sn / Zn
4). 2. The oxide sintered body according to 1 above, wherein an atomic ratio of In (indium), Ga (gallium), Zn (zinc), and Sn (tin) satisfies the following formula.
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.50
0.30 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
0.15 ≦ Zn / (In + Ga + Zn + Sn)
Sn / (In + Ga + Zn + Sn) ≦ 0.08
0.10 ≦ Sn / Zn
5. 5. The oxide sintered body according to any one of the above 1 to 4, comprising a homologous structural compound represented by In 2 Ga 2 ZnO 7 or a homologous structural compound represented by InGaZnO 4 .
6). The oxide sintered body according to any one of 1 to 5 above, comprising a bixbite structure compound represented by In 2 O 3 .
7). 5. The oxide sintered body according to 3 or 4 above, comprising a spinel structure compound represented by ZnGa 2 O 4 and a bixbite structure compound represented by In 2 O 3 .
8). 8. The oxide sintered body according to any one of 1 to 7 above, wherein an average diameter of an aggregate of Sn (tin) atoms observed with an electron probe microanalyzer (EPMA) is 5 μm or less.
9. A sputtering target comprising the oxide sintered body according to any one of 1 to 8 above.
The manufacturing method of the oxide sintered compact in any one of said 1-8 including the process sintered at 10.1100-1600 degreeC.
11. The method for producing an oxide sintered body according to 5 above, comprising a step of sintering at 350 to 1540 ° C. for 2 to 48 hours.
12. The method for producing an oxide sintered body according to 7 above, comprising a step of sintering at 160 to 1350 ° C. for 4 to 96 hours.
13. The manufacturing method of the oxide sintered compact in any one of said 1-8 including the process of shape | molding the molded object which used indium oxide powder which dissolved Sn (tin) as a part of raw material.
14 An oxide thin film in which an atomic ratio of In (indium), Zn (zinc), Ga (gallium), and Sn (tin) satisfies the following formula.
0.10 ≦ In / (In + Ga + Zn) ≦ 0.85
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
15. A step of forming an oxide thin film by sputtering using the sputtering target according to 9 above,
Wet etching the oxide thin film with an acid-based etchant;
Forming a metal thin film on the wet-etched oxide thin film;
Patterning the metal thin film by wet etching;
The manufacturing method of the thin-film transistor containing these.
16. 16. A thin film transistor panel having a thin film transistor manufactured by the method according to 15 above.
17. 16. A liquid crystal display panel having a thin film transistor produced by the method described in 15 above.
本発明によれば、バックチャンネルエッチ型であっても、大面積で均一なトランジスタ特性を示す薄膜トランジスタの作製が可能な酸化物焼結体スパッタリングターゲット、及び大面積で均一なトランジスタ特性を示す薄膜トランジスタ及び薄膜トランジスタパネルを提供できる。 According to the present invention, a sintered oxide sputtering target capable of manufacturing a thin film transistor exhibiting uniform transistor characteristics in a large area even if it is a back channel etch type, and a thin film transistor exhibiting uniform transistor characteristics in a large area and A thin film transistor panel can be provided.
本発明の酸化物焼結体は、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｇａ（ガリウム）及びＳｎ（錫）を含有し、Ｓｎ（錫）の原子比が下記式を満たすことを特徴とする。
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
The oxide sintered body of the present invention contains In (indium), Zn (zinc), Ga (gallium), and Sn (tin), and the atomic ratio of Sn (tin) satisfies the following formula: .
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
Ｓｎの原子比は、より好ましくは、下記式を満たす。
０．０１５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０８０
より好ましくは、下記式を満たす。
０．０１７≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０６０
さらに好ましくは、下記式を満たす。
０．０２０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０５０
特に好ましくは、下記式を満たす。
０．０２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０４５
The atomic ratio of Sn more preferably satisfies the following formula.
0.015 ≦ Sn / (In + Ga + Zn + Sn) ≦ 0.080
More preferably, the following formula is satisfied.
0.017 ≦ Sn / (In + Ga + Zn + Sn) ≦ 0.060
More preferably, the following formula is satisfied.
0.020 ≦ Sn / (In + Ga + Zn + Sn) ≦ 0.050
Particularly preferably, the following formula is satisfied.
0.025 ≦ Sn / (In + Ga + Zn + Sn) ≦ 0.045
Ｓｎの原子比が０．０１超であると、無機酸系ウェットエッチング液を用いたウェットエッチングでソース電極及びドレイン電極を形成しバックチャンネルエッチ型の薄膜トランジスタを作成した際に、面内均一性が良好となる。また、焼結温度が低く（例えば１４５０℃以下）ても、焼結体の相対密度を上げることが容易になる。
Ｓｎの原子比が０．１０未満であると、薄膜トランジスタを作製する際に有機酸系エッチング液によるウェットエッチングの速度が早く、タクトタイムを短くできる。また、有機酸系エッチング液によるウェットエッチングを行った際に残渣が残るおそれが少ない。即ち、Ｓｎの原子比が０．１以上であると、蓚酸等の有機酸系エッチング液によるウェットエッチングが遅くなったり、困難となったりするおそれがある。また、０．１０未満であると、低級酸化物の生成によりターゲットの抵抗が高くなったり、ノジュールが発生したりするおそれが少ない。
When the atomic ratio of Sn is more than 0.01, in-plane uniformity is obtained when a source electrode and a drain electrode are formed by wet etching using an inorganic acid-based wet etching solution to form a back channel etch type thin film transistor. It becomes good. Even if the sintering temperature is low (for example, 1450 ° C. or lower), it becomes easy to increase the relative density of the sintered body.
When the atomic ratio of Sn is less than 0.10, the rate of wet etching with an organic acid-based etchant is high when a thin film transistor is manufactured, and the tact time can be shortened. In addition, there is little risk of residue remaining when wet etching with an organic acid-based etchant is performed. That is, when the atomic ratio of Sn is 0.1 or more, wet etching with an organic acid-based etching solution such as oxalic acid may be slow or difficult. Moreover, when it is less than 0.10, there is little possibility that the resistance of the target becomes high or nodules are generated due to the generation of the lower oxide.
また、下記式を満たすとＩｎ２Ｇａ２ＺｎＯ７以外の結晶型を含まない（Ｉｎ２Ｇａ２ＺｎＯ７以外の金属酸化物のＸＲＤピークが観測されない）酸化物焼結体の製造が容易となる。
０．０１０＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０４５
Ｉｎ２Ｇａ２ＺｎＯ７以外の結晶型を含まないと、ターゲット製造時の管理が容易となる（ＸＲＤによる不純物の有無の判定が容易）、ＤＣスパッタが安定しやすいという利点がある。
Further, when the following formula is satisfied, it becomes easy to manufacture an oxide sintered body that does not include a crystal type other than In 2 Ga 2 ZnO 7 (no XRD peak of a metal oxide other than In 2 Ga 2 ZnO 7 is observed). .
0.010 <Sn / (In + Ga + Zn + Sn) ≦ 0.045
If a crystal type other than In 2 Ga 2 ZnO 7 is not included, there is an advantage that management at the time of target manufacture becomes easy (determination of the presence or absence of impurities by XRD is easy) and DC sputtering is easily stabilized.
本発明の酸化物焼結体は、Ｉｎ（インジウム）、Ｚｎ（亜鉛）及びＧａ（ガリウム）の原子比が、下記式を満たすことが好ましい。
０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
In the oxide sintered body of the present invention, the atomic ratio of In (indium), Zn (zinc), and Ga (gallium) preferably satisfies the following formula.
0.10 ≦ In / (In + Ga + Zn) ≦ 0.85
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
より好ましくは下記式を満たす。
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．７５
０．１１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．４５
０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．７０
特に好ましくは下記式を満たす。
０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．６０
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．４０
０．２０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
More preferably, the following formula is satisfied.
0.20 ≦ In / (In + Ga + Zn) ≦ 0.75
0.11 ≦ Ga / (In + Ga + Zn) ≦ 0.45
0.15 ≦ Zn / (In + Ga + Zn) ≦ 0.70
Particularly preferably, the following formula is satisfied.
0.30 ≦ In / (In + Ga + Zn) ≦ 0.60
0.20 ≦ Ga / (In + Ga + Zn) ≦ 0.40
0.20 ≦ Zn / (In + Ga + Zn) ≦ 0.50
Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．１０以上であると、酸化物焼結体の密度を上げやすく、抵抗を下げやすい。また、ターゲットとして使用して薄膜トランジスタを作製した際に移動度が向上する。
Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．８５以下であると、ターゲットの密度を上げやすく、抵抗を下げやすい。
When In / (In + Ga + Zn) is 0.10 or more, the density of the oxide sintered body can be easily increased and the resistance can be easily decreased. In addition, mobility is improved when a thin film transistor is manufactured using the target.
When In / (In + Ga + Zn) is 0.85 or less, it is easy to increase the density of the target and to decrease the resistance.
Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．０５以上であると、薄膜トランジスタとした際に耐湿性や保存安定性が向上する。
Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．５０以下であると、ターゲットの密度を上げやすく、抵抗を下げやすい。また、成膜時の酸素分圧依存性を低減し、成膜の再現性を高めることができる。
When Ga / (In + Ga + Zn) is 0.05 or more, moisture resistance and storage stability are improved when a thin film transistor is formed.
When Ga / (In + Ga + Zn) is 0.50 or less, it is easy to increase the density of the target and to decrease the resistance. Further, the dependency on oxygen partial pressure during film formation can be reduced, and the reproducibility of film formation can be improved.
Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．１０以上であると、安定して非晶質膜が得られる。また、有機酸系エッチング液によるウェットエッチングが容易になる。また、ウェットエッチングした際に残渣の発生が抑制できる。
Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）が０．８５以下であると、耐薬品性や耐湿性が向上する。また、Ｍｏとの選択比が向上する。
When Zn / (In + Ga + Zn) is 0.10 or more, an amorphous film can be stably obtained. In addition, wet etching with an organic acid etching solution is facilitated. Moreover, generation | occurrence | production of a residue can be suppressed when performing wet etching.
When Zn / (In + Ga + Zn) is 0.85 or less, chemical resistance and moisture resistance are improved. Moreover, the selectivity with Mo improves.
Ｍｏとのウェットエッチングの選択比（以下、「Ｍｏとの選択比」という）とは、リン酸を含むウェットエッチング液でエッチングした際のＭｏとのエッチング速度の比をいい、下記式から求められる。
Ｍｏとの選択比＝Ｍｏのエッチング速度÷酸化物膜のエッチング速度
Ｍｏとの選択比は、１０．０以上が好ましく、１５．０以上がより好ましく、２０．０以上がさらに好ましく、３０．０以上が特に好ましい。１０．０以上であると酸化物膜（酸化物半導体膜）上でのＭｏの加工が容易に精度よく行える。Ｍｏとの選択比に上限はないが、通常１０００以下であり、好ましくは５００以下である。
The wet etching selectivity with Mo (hereinafter referred to as “selectivity with Mo”) refers to the ratio of the etching rate with Mo when etching with a wet etching solution containing phosphoric acid, and is obtained from the following equation. .
Selectivity ratio with Mo = Mo etching rate ÷ oxide film etching rate The selectivity ratio with Mo is preferably 10.0 or higher, more preferably 15.0 or higher, still more preferably 20.0 or higher, 30.0 The above is particularly preferable. When it is 10.0 or more, Mo can be easily processed on the oxide film (oxide semiconductor film) with high accuracy. Although there is no upper limit to the selectivity with Mo, it is usually 1000 or less, preferably 500 or less.
また、酸化物膜（酸化物半導体膜）上でのＭｏのウェットエッチングを行う前に酸化物膜（酸化物半導体膜）を熱処理することが好ましい。熱処理を行うと選択比が向上する。熱処理の条件としては、通常１５０〜４５０℃、５分〜１０時間である。好ましくは、２００〜３５０℃、２０分〜３時間である。４５０℃以上であると酸化物膜の比抵抗が高くなりすぎるおそれがある。１５０℃以下であると、Ｍｏとの選択比が十分向上しないおそれがある。１０時間以上であると酸化物膜の比抵抗が高くなりすぎるおそれがある。５分以下であると、Ｍｏとの選択比が十分向上しないおそれがある。 In addition, the oxide film (oxide semiconductor film) is preferably heat-treated before wet etching of Mo on the oxide film (oxide semiconductor film). When heat treatment is performed, the selection ratio is improved. The heat treatment conditions are usually 150 to 450 ° C. and 5 minutes to 10 hours. Preferably, they are 200-350 degreeC and 20 minutes-3 hours. There exists a possibility that the specific resistance of an oxide film may become high too much that it is 450 degreeC or more. There exists a possibility that the selection ratio with Mo may not fully improve that it is 150 degrees C or less. If it is 10 hours or longer, the specific resistance of the oxide film may be too high. If it is 5 minutes or less, the selectivity with Mo may not be sufficiently improved.
エッチング選択比及びエッチング液
本発明の酸化物焼結体からなるターゲットを用いて作製した酸化物膜上で金属薄膜をウェットエッチングする際のエッチング液組成物は、通常りん酸を含み、好ましくはりん酸及び硝酸を含み、さらに好ましくはりん酸、硝酸、酢酸を含有してなる。尚、硝酸の代わりに硝酸塩（アンモニウム塩、アミン塩、アルカリ金属塩等）、酢酸の代わりに他の有機酸（蟻酸、プロピオン酸、酪酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フマル酸、安息香酸、フタル酸、トリメリット酸、ヒドロキシ酢酸、乳酸、リンゴ酸、酒石酸、クエン酸等）あるいはスルホン酸化合物（硫酸、硫酸アンモニウム等）を用いてもよい。
Etching selectivity and etching solution The etching solution composition used when wet etching a metal thin film on an oxide film prepared using a target comprising the oxide sintered body of the present invention usually contains phosphoric acid, preferably phosphoric acid. It contains acid and nitric acid, and more preferably contains phosphoric acid, nitric acid and acetic acid. In addition, nitrates (ammonium salts, amine salts, alkali metal salts, etc.) instead of nitric acid, other organic acids (formic acid, propionic acid, butyric acid, oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid instead of acetic acid Pimelic acid, maleic acid, fumaric acid, benzoic acid, phthalic acid, trimellitic acid, hydroxyacetic acid, lactic acid, malic acid, tartaric acid, citric acid, etc.) or sulfonic acid compounds (sulfuric acid, ammonium sulfate, etc.) may be used.
金属薄膜は、特にモリブデンあるいはモリブデン合金とアルミニウムあるいはアルミニウム合金の積層膜、モリブデン、モリブデン合金、アルミニウム（Ａｌ）、アルミニウム合金、銀（Ａｇ）、銀合金を含有する膜に用いるのが好適であり、モリブデン合金としては、モリブデン（Ｍｏ）−ネオジム（Ｎｄ）が、アルミニウム合金としては、アルミニウム（Ａｌ）−ネオジム（Ｎｄ）、アルミニウム（Ａｌ）−チタン（Ｔｉ）が、銀合金としては、銀（Ａｇ）−パラジウム（Ｐｄ）−銅（Ｃｕ）、銀（Ａｇ）−パラジウム（Ｐｄ）、銀（Ａｇ）−銅（Ｃｕ）−金（Ａｕ）、銀（Ａｇ）−ルテニウム（Ｒｕ）−銅（Ｃｕ）、銀（Ａｇ）−ルテニウム（Ｒｕ）−金（Ａｕ）合金が好ましい。尚、これらの金属薄膜は、Ｍｏ−Ｎｄ／Ａｌ−Ｎｄ／Ｍｏ−Ｎｄ積層膜やＭｏ／Ａｌ積層膜のように適宜積層膜として用いてもよい。 The metal thin film is preferably used for a film containing molybdenum or a molybdenum alloy and aluminum or an aluminum alloy, molybdenum, molybdenum alloy, aluminum (Al), aluminum alloy, silver (Ag), or a film containing a silver alloy, Molybdenum alloy is molybdenum (Mo) -neodymium (Nd), aluminum alloy is aluminum (Al) -neodymium (Nd), aluminum (Al) -titanium (Ti), and silver alloy is silver (Ag). ) -Palladium (Pd) -copper (Cu), silver (Ag) -palladium (Pd), silver (Ag) -copper (Cu) -gold (Au), silver (Ag) -ruthenium (Ru) -copper (Cu) ), Silver (Ag) -ruthenium (Ru) -gold (Au) alloy is preferred. Note that these metal thin films may be appropriately used as a laminated film such as a Mo—Nd / Al—Nd / Mo—Nd laminated film or a Mo / Al laminated film.
Ｍｏとの選択比を求めるために使用するエッチング液組成物のりん酸、硝酸及び酢酸の組成比は、りん酸の濃度が、好ましくは５０．０〜９５．０重量％、さらに好ましくは５０．０〜８５．０重量％、硝酸の濃度が、好ましくは１．０〜４．０重量％、さらに好ましくは２．０〜３．０重量％、酢酸の濃度が、好ましくは３．０〜３５．０重量％、さらに好ましくは５．０〜３３．０重量％である。尚、りん酸、硝酸及び酢酸の他に水や添加剤（界面活性剤等）を含んでいてもよい。 The composition ratio of phosphoric acid, nitric acid and acetic acid in the etching solution composition used for determining the selectivity with Mo is preferably 50.0 to 95.0% by weight, more preferably 50. 0-85.0 wt%, nitric acid concentration, preferably 1.0-4.0 wt%, more preferably 2.0-3.0 wt%, acetic acid concentration, preferably 3.0-35 0.0% by weight, more preferably 5.0 to 33.0% by weight. In addition to phosphoric acid, nitric acid and acetic acid, water and additives (such as a surfactant) may be included.
りん酸、硝酸、酢酸の濃度が、上記範囲内であれば、サイドエッチングが抑制され、かつエッチング残渣、エッチングむらが生ずることがなく、好ましい。上述のりん酸、硝酸、酢酸の組成は、積層膜に応じて適宜変更し、最適化を行っても構わない。 If the concentration of phosphoric acid, nitric acid, and acetic acid is within the above range, side etching is suppressed and etching residues and etching unevenness do not occur, which is preferable. The composition of the above phosphoric acid, nitric acid, and acetic acid may be appropriately changed and optimized according to the laminated film.
また、Ｍｏとの選択比を求めるために使用するエッチング液組成物には、エッチングを行なう薄膜表面に対するぬれ性を改善するため、さらに界面活性剤を含んでもよい。界面活性剤は、アニオン系又はノニオン系が好ましく、さらに好ましくはアニオン系界面活性剤である。 Moreover, in order to improve the wettability with respect to the thin film surface which etches, the etching liquid composition used in order to obtain | require the selection ratio with Mo may further contain surfactant. The surfactant is preferably an anionic or nonionic surfactant, and more preferably an anionic surfactant.
アニオン系界面活性剤としては、フッ素系界面活性剤としてフタージェント１１０（株式会社ネオス）、ＥＦ−１０４（三菱マテリアル株式会社）、非フッ素系界面活性剤としてパーソフトＳＦ−Ｔ（日本油脂株式会社）、等が挙げられる。また、ノニオン系界面活性剤としては、フッ素系界面活性剤としてＥＦ−１２２Ａ（三菱マテリアル株式会社）、非フッ素系界面活性剤としてフタージェント２５０（株式会社ネオス）、等が挙げられる。
エッチング条件としての温度範囲は３５〜４５℃が好ましい。
As anionic surfactants, Fluorosurfactant as Footent 110 (Neos Co., Ltd.), EF-104 (Mitsubishi Materials Co., Ltd.), Non-Fluorosurfactant as Persoft SF-T (Nippon Yushi Co., Ltd.) ), And the like. Examples of the nonionic surfactant include EF-122A (Mitsubishi Materials Co., Ltd.) as a fluorosurfactant, and Footent 250 (Neos Co., Ltd.) as a non-fluorine surfactant.
The temperature range as etching conditions is preferably 35 to 45 ° C.
エッチング液組成物に使用する薬品は、りん酸、硝酸、及び酢酸であり、一般に半導体用薬品として広く用いられており、高純度な製品が安価で容易に入手できるものである。そのため、薬液中の不純物によるデバイスの汚染の心配もなく、なおかつ、低コストというメリットがある。 Chemicals used in the etching solution composition are phosphoric acid, nitric acid, and acetic acid, and are generally widely used as semiconductor chemicals, and high-purity products can be easily obtained at low cost. For this reason, there is no concern about contamination of the device due to impurities in the chemical solution, and there is a merit of low cost.
尚、短波長の透過率を向上させたり、光電流を減らしたい場合は、Ｇａの原子比を下記式の範囲とすることが好ましい。
０．３６≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）
また、移動度を向上させたり、成膜時の酸素分圧による変動を減少させたい場合には、Ｇａの原子比を下記式の範囲とすることが好ましい。
０．３６＞Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）
In order to improve the short wavelength transmittance or reduce the photocurrent, it is preferable to set the atomic ratio of Ga within the range of the following formula.
0.36 ≦ Ga / (In + Ga + Zn)
In addition, when it is desired to improve mobility or reduce fluctuation due to oxygen partial pressure during film formation, it is preferable to set the atomic ratio of Ga within the range of the following formula.
0.36> Ga / (In + Ga + Zn)
スパッタリングターゲットを構成する酸化物焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。 The atomic ratio of each element contained in the oxide sintered body constituting the sputtering target can be determined by quantitatively analyzing the contained elements with an inductively coupled plasma emission spectrometer (ICP-AES).
具体的には、ＩＣＰ−ＡＥＳを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。 Specifically, in the analysis using ICP-AES, when a solution sample is atomized with a nebulizer and introduced into an argon plasma (about 6000 to 8000 ° C.), the elements in the sample are excited by absorbing thermal energy. , Orbital electrons move from the ground state to high energy level orbitals. These orbital electrons move to a lower energy level orbit in about 10 −7 to 10 −8 seconds. At this time, the energy difference is emitted as light to emit light. Since this light shows a wavelength (spectral line) unique to the element, the presence of the element can be confirmed by the presence or absence of the spectral line (qualitative analysis).
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の原子数に比例するため、既知濃度の標準液と比較することで試料中における元素の濃度を求めることができる（定量分析）。 In addition, since the magnitude (luminescence intensity) of each spectral line is proportional to the number of atoms in the sample, the concentration of the element in the sample can be obtained by comparing with a standard solution having a known concentration (quantitative analysis).
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。 After identifying the elements contained in the qualitative analysis, the content is obtained by quantitative analysis, and the atomic ratio of each element is obtained from the result.
別の態様として、本発明の酸化物焼結体は、前記Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）及びＳｎ（錫）の原子比が下記式を満たすことが好ましい。
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
０．０５≦Ｓｎ／Ｚｎ
As another aspect, the oxide sintered body of the present invention preferably has an atomic ratio of In (indium), Ga (gallium), Zn (zinc) and Sn (tin) satisfying the following formula.
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.60
0.20 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
0.10 ≦ Zn / (In + Ga + Zn + Sn)
Sn / (In + Ga + Zn + Sn) <0.10
0.05 ≦ Sn / Zn
各元素の原子比が上記式を満たす場合、既存のＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、Ｍｏとのウェットエッチングの選択比が高い半導体膜が得られ、かつＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、移動度が比較的高くＳ値が小さいＴＦＴが作製できる効果が得られる。
また、４０：４０：２０、あるいは１：１：１のものに比べ、移動度が比較的高くＳ値が小さいＴＦＴを作製するためには、ターゲットの組成（原子比）が下記式を満たすことがさらに好ましく、
Ｉｎ／（Ｉｎ＋Ｇａ）＞０．５０
下記式を満たすことが特に好ましい。
Ｉｎ／（Ｉｎ＋Ｇａ）＞０．５５
When the atomic ratio of each element satisfies the above formula, the ratio of wet etching with Mo is higher than that of existing In, Ga, and Zn with an atomic ratio of 40:40:20 or 1: 1: 1. As a result, a semiconductor film can be obtained, and a TFT having a relatively high mobility and a small S value can be obtained as compared with those having an In, Ga, and Zn atomic ratio of 40:40:20 or 1: 1: 1. It is done.
Further, in order to fabricate a TFT having a relatively high mobility and a small S value as compared with those of 40:40:20 or 1: 1: 1, the target composition (atomic ratio) satisfies the following formula. Is more preferred,
In / (In + Ga)> 0.50
It is particularly preferable that the following formula is satisfied.
In / (In + Ga)> 0.55
また、さらに別の態様として、本発明の酸化物焼結体は、前記Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）及びＳｎ（錫）の原子比が下記式を満たすことが好ましい。
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５０
０．３０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０８
０．１０≦Ｓｎ／Ｚｎ
As another aspect, the oxide sintered body of the present invention preferably has an atomic ratio of In (indium), Ga (gallium), Zn (zinc), and Sn (tin) satisfying the following formula.
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.50
0.30 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
0.15 ≦ Zn / (In + Ga + Zn + Sn)
Sn / (In + Ga + Zn + Sn) ≦ 0.08
0.10 ≦ Sn / Zn
各元素の原子比が上記式を満たす場合、既存のＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、熱処理を行わなくともＭｏとのウェットエッチングの選択比が十分高い半導体膜が得られ、かつＩｎ，Ｇａ及びＺｎが原子比で４０：４０：２０、あるいは１：１：１のものに比べ、移動度が高いＴＦＴが作製できる効果が得られる。 When the atomic ratio of each element satisfies the above formula, wet etching with Mo is performed without heat treatment as compared with the existing In, Ga and Zn atomic ratio of 40:40:20 or 1: 1: 1. As a result, a semiconductor film having a sufficiently high selectivity can be obtained, and a TFT having a high mobility can be manufactured as compared with In: Ga: Zn having an atomic ratio of 40:40:20 or 1: 1: 1. It is done.
本発明のスパッタリングターゲットを構成する酸化物焼結体には、本発明の効果を損なわない範囲で、Ｉｎ、Ｇａ、Ｚｎ及びＳｎ以外の他の金属元素、例えば、Ａｌ、Ｚｒ、Ｈｆ、Ｔｉ、Ｃｕ等を含有していてもよい。
また、本発明のスパッタリングターゲットを構成する酸化物焼結体に含有される金属元素は、実質的にＩｎ、Ｇａ、Ｚｎ及びＳｎのみであってもよい。尚、「実質的に」とは、原料や製造工程等により不可避的に含まれる不純物等以外の元素を含まないことを意味する。
尚、不可避的に含まれる不純物等以外の元素を含まないとターゲット製造の品質管理において管理が容易になるという利点がある。
In the oxide sintered body constituting the sputtering target of the present invention, other metal elements other than In, Ga, Zn and Sn, for example, Al, Zr, Hf, Ti, and the like, as long as the effects of the present invention are not impaired. Cu etc. may be contained.
The metal element contained in the oxide sintered body constituting the sputtering target of the present invention may be substantially only In, Ga, Zn, and Sn. Note that “substantially” means that it contains no elements other than impurities, which are inevitably included due to raw materials, manufacturing processes, and the like.
If elements other than impurities inevitably contained are not included, there is an advantage that management is easy in quality control of target production.
本発明の酸化物焼結体は、Ｉｎ２Ｇａ２ＺｎＯ７で表されるホモロガス構造化合物又はＩｎＧａＺｎＯ４で表されるホモロガス構造化合物を含むことが好ましい。
Ｉｎ２Ｇａ２ＺｎＯ７で表されるホモロガス構造化合物又はＩｎＧａＺｎＯ４で表されるホモロガス構造化合物を含んでいることにより、還元雰囲気での熱処理で比抵抗が下げられるという効果が得られる。
The oxide sintered body of the present invention preferably contains a homologous structural compound represented by In 2 Ga 2 ZnO 7 or a homologous structural compound represented by InGaZnO 4 .
By including the homologous structure compound represented by In 2 Ga 2 ZnO 7 or the homologous structure compound represented by InGaZnO 4 , the effect of reducing the specific resistance by heat treatment in a reducing atmosphere is obtained.
Ｉｎ２Ｇａ２ＺｎＯ７又はＩｎＧａＺｎＯ４で表される結晶構造は、「六方晶層状化合物」又は「ホモロガス相の結晶構造」と呼ばれ、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造から成る。結晶周期又は各薄膜層の厚さが、ナノメーター程度である場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質又は各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性が得られる。そして、ホモロガス相の結晶構造は、例えばターゲットを粉砕したパウダー又は切削した片から測定したＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。具体的には、ＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｆ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄｓ）カードから得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。 The crystal structure represented by In 2 Ga 2 ZnO 7 or InGaZnO 4 is called “hexagonal layered compound” or “crystal structure of homologous phase”, and has a long period in which several crystal layers of different substances are stacked. It consists of a “natural superlattice” structure. When the crystal cycle or thickness of each thin film layer is on the order of nanometers, what is the property of a mixed crystal that uniformly mixes a single substance or each layer, depending on the combination of the chemical composition and layer thickness of each layer? Different unique properties are obtained. The crystal structure of the homologous phase can be confirmed, for example, from the fact that the X-ray diffraction pattern measured from the powder obtained by pulverizing the target or a cut piece matches the crystal structure X-ray diffraction pattern of the homologous phase assumed from the composition ratio. . Specifically, it can be confirmed from the coincidence with the crystal structure X-ray diffraction pattern of the homologous phase obtained from a JCPDS (Joint Committee of Powder Diffraction Standards) card.
Ｘ線回折の測定条件は、例えば以下の通りである。
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
The measurement conditions of X-ray diffraction are as follows, for example.
Device: Rigaku Ultima-III
X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
2θ-θ reflection method, continuous scan (1.0 ° / min)
Sampling interval: 0.02 °
Slit DS, SS: 2/3 °, RS: 0.6 mm
結晶構造Ｘ線回折パターンで構造が判断されれば、酸素が過剰であっても不足（酸素欠損）であっても構わない（化学量論比通りでもよいし、ずれていてもよい）が、酸素欠損を持っていることが好ましい。酸素が過剰であるとターゲットとした時抵抗が高くなりすぎるおそれがある。 If the structure is determined by the crystal structure X-ray diffraction pattern, oxygen may be excessive or insufficient (oxygen deficiency) (stoichiometric ratio or may be shifted), It is preferable to have an oxygen deficiency. If oxygen is excessive, the resistance may be too high when targeted.
本発明の酸化物焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
具体的に、ＩＣＰ−ＡＥＳを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
The atomic ratio of each element contained in the oxide sintered body of the present invention can be determined by quantitatively analyzing the contained elements using an inductively coupled plasma emission spectrometer (ICP-AES).
Specifically, in the analysis using ICP-AES, when a solution sample is atomized with a nebulizer and introduced into an argon plasma (about 6000 to 8000 ° C.), the elements in the sample are excited by absorbing thermal energy, Orbital electrons move from the ground state to high energy level orbitals. These orbital electrons move to a lower energy level orbit in about 10 −7 to 10 −8 seconds. At this time, the energy difference is emitted as light to emit light. Since this light shows a wavelength (spectral line) unique to the element, the presence of the element can be confirmed by the presence or absence of the spectral line (qualitative analysis).
また、別の様態として、本発明の酸化物焼結体は、Ｉｎ２Ｏ３で表されるビックスバイト構造化合物を含んでいることが好ましい。
Ｉｎ２Ｏ３で表されるビックスバイト構造化合物を含んでいることにより、不活性雰囲気下での熱処理等の還元処理を行わなくとも比抵抗の低いターゲットの製造が期待できる。また、Ｓｎを含有した際の比抵抗の低下が効率的に行えることが期待できる。
As another aspect, the oxide sintered body of the present invention preferably contains a bixbite structure compound represented by In 2 O 3 .
By including a bixbite structure compound represented by In 2 O 3 , production of a target having a low specific resistance can be expected without performing reduction treatment such as heat treatment in an inert atmosphere. Moreover, it can be expected that the specific resistance can be efficiently reduced when Sn is contained.
さらに、別の態様として、本発明の酸化物焼結体は、ＺｎＧａ２Ｏ４で表されるスピネル構造化合物とＩｎ２Ｏ３で表されるビックスバイト構造化合物とを含むことが好ましい。
Ｉｎ２Ｏ３で表されるビックスバイト構造化合物を含んでいることにより、還元雰囲気での熱処理を行わなくとも比抵抗が下げられるという効果が得られる。また、Ｓｎを含有させた際の比抵抗を効率的に低下させられることが期待できる。また、ＺｎＧａ２Ｏ４で表されるスピネル構造化合物を含んでいることで比較的低い温度で焼結して作製しても相対密度を上げやすいという利点や高抵抗の化合物であるＧａ２Ｏ３の生成を抑制するという利点がある。
Furthermore, as another aspect, the oxide sintered body of the present invention preferably includes a spinel structure compound represented by ZnGa 2 O 4 and a bixbite structure compound represented by In 2 O 3 .
By including the bixbite structure compound represented by In 2 O 3 , the effect of reducing the specific resistance can be obtained without performing heat treatment in a reducing atmosphere. Moreover, it can be expected that the specific resistance when Sn is contained can be efficiently reduced. In addition, since it contains a spinel structure compound represented by ZnGa 2 O 4 , it is easy to increase the relative density even if it is produced by sintering at a relatively low temperature, and Ga 2 O 3 which is a high resistance compound. There is an advantage of suppressing the generation of.
本発明の酸化物焼結体の相対密度は、通常９０％以上であり、好ましくは９４％以上、より好ましくは９６％以上、特に好ましくは９８％以上である。酸化物焼結体の相対密度が向上すると、異常放電が減少する、成膜速度が向上する等の効果が期待できる。 The relative density of the oxide sintered body of the present invention is usually 90% or more, preferably 94% or more, more preferably 96% or more, and particularly preferably 98% or more. When the relative density of the oxide sintered body is improved, effects such as reduction of abnormal discharge and improvement of the film formation rate can be expected.
本発明の酸化物焼結体の抵抗は、通常２０ｍΩｃｍ以下であり、好ましくは１０ｍΩｃｍ以下、より好ましくは５ｍΩｃｍ以下、特に好ましくは４ｍΩ以下である。抵抗が２０ｍΩｃｍ以下であると、ターゲットが割れる危険性が少ない。 The resistance of the oxide sintered body of the present invention is usually 20 mΩcm or less, preferably 10 mΩcm or less, more preferably 5 mΩcm or less, and particularly preferably 4 mΩcm or less. When the resistance is 20 mΩcm or less, there is little risk of the target breaking.
本発明の酸化物結晶の粒径は、それぞれ通常２００μｍ以下であり、２０μｍ以下が好ましく、１０μｍ以下がさらに好ましく、５μｍ以下が特に好ましい。酸化物結晶の粒径は電子プローブマイクロアナライザ（ＥＰＭＡ）で測定した平均粒径である。粒径に下限はないが、通常０．１μｍ以上である。粒径は、例えば、原料である各酸化物の粉体の配合比や原料粉体の粒径、純度、昇温時間、焼結温度、焼結時間、焼結雰囲気、降温時間を調整することにより制御できる。粒径が２００μｍより大きいとスパッタ時にノジュールが発生するおそれがある。また、ターゲット表面に凹凸が発生し、成膜時の異常放電の原因となりやすい。 The particle size of the oxide crystal of the present invention is usually 200 μm or less, preferably 20 μm or less, more preferably 10 μm or less, and particularly preferably 5 μm or less. The particle diameter of the oxide crystal is an average particle diameter measured with an electron probe microanalyzer (EPMA). Although there is no lower limit to the particle size, it is usually 0.1 μm or more. For the particle size, for example, the mixing ratio of each oxide powder as the raw material, the particle size of the raw material powder, purity, heating time, sintering temperature, sintering time, sintering atmosphere, and cooling time should be adjusted. Can be controlled. If the particle size is larger than 200 μm, nodules may be generated during sputtering. Further, irregularities are generated on the target surface, which is likely to cause abnormal discharge during film formation.
本発明の酸化物焼結体においては、電子プローブマイクロアナライザ（ＥＰＭＡ）にて観測したＳｎ（錫）原子の凝集体の平均径が５μｍ以下であることが好ましい。
Ｓｎ（錫）原子の凝集体の平均径が５μｍ以下であることにより、異常放電の発生頻度を抑制する効果が得られる。
In the oxide sintered body of the present invention, the average diameter of the aggregate of Sn (tin) atoms observed with an electron probe microanalyzer (EPMA) is preferably 5 μm or less.
When the average diameter of the aggregate of Sn (tin) atoms is 5 μm or less, an effect of suppressing the occurrence frequency of abnormal discharge can be obtained.
本発明のスパッタリングターゲット（以下、本発明のターゲットという）は、前記本発明の酸化物焼結体からなることを特徴とする。 The sputtering target of the present invention (hereinafter referred to as the target of the present invention) is characterized by comprising the oxide sintered body of the present invention.
本発明のターゲットは、薄膜トランジスタ以外の半導体素子の作製や透明導電膜等の酸化膜の作製に用いることができる。
本発明のターゲットによれば、長期に渡る成膜を行った際も、安定した特性を有する酸化物薄膜が得られる。
The target of the present invention can be used for manufacturing a semiconductor element other than a thin film transistor and an oxide film such as a transparent conductive film.
According to the target of the present invention, an oxide thin film having stable characteristics can be obtained even when film formation is performed over a long period of time.
本発明の酸化物焼結体の製造方法は、１１００〜１６００℃で焼結する工程を含むことを特徴とする。 The method for producing an oxide sintered body according to the present invention includes a step of sintering at 1100 to 1600 ° C.
また、別の態様として、本発明の酸化物焼結体の製造方法は、１３５０〜１５４０℃で２〜４８時間焼結する工程を含むことを特徴とする。
上記条件で焼結を行うことにより、前記Ｉｎ２Ｇａ２ＺｎＯ７又はＩｎＧａＺｎＯ４で表される結晶構造を含む酸化物焼結体を得ることができる。
As another aspect, the method for producing an oxide sintered body according to the present invention includes a step of sintering at 1350 to 1540 ° C. for 2 to 48 hours.
By performing sintering under the above-described conditions, an oxide sintered body including a crystal structure represented by In 2 Ga 2 ZnO 7 or InGaZnO 4 can be obtained.
さらに別の態様として、本発明の酸化物焼結体の製造方法は、１１６０〜１３５０℃で４〜９６時間焼結する工程を含むことを特徴とする。
上記条件で焼結を行うことにより、前記ＺｎＧａ２Ｏ４で表されるスピネル構造化合物とＩｎ２Ｏ３で表されるビックスバイト構造化合物とを含む酸化物焼結体を得ることができる。
As yet another aspect, the method for producing an oxide sintered body according to the present invention includes a step of sintering at 1160 to 1350 ° C. for 4 to 96 hours.
By sintering under the above conditions, an oxide sintered body containing the spinel structure compound represented by ZnGa 2 O 4 and the bixbite structure compound represented by In 2 O 3 can be obtained.
さらに別の態様として、本発明の酸化物焼結体の製造方法は、Ｓｎ（錫）を固溶した酸化インジウム粉体を原料の一部とした成形体を成形する工程を含むことを特徴とする。
ここで、Ｓｎ（錫）を固溶した酸化インジウム粉体としては、酸化インジウム粉と酸化錫粉を混合し仮焼・粉砕したものやＩＴＯから回収・リサイクルした酸化インジウム粉等が挙げられる。Ｓｎ（錫）を固溶した酸化インジウム粉体を含むことはＸＲＤで酸化インジウムの格子定数が変化していることから確認できる。
As yet another aspect, the method for producing an oxide sintered body according to the present invention includes a step of forming a molded body using indium oxide powder in which Sn (tin) is dissolved as a part of a raw material. To do.
Here, examples of the indium oxide powder in which Sn (tin) is dissolved include indium oxide powder and tin oxide powder mixed, calcined and pulverized, and indium oxide powder recovered and recycled from ITO. Indium oxide powder containing Sn (tin) as a solid solution can be confirmed from the fact that the lattice constant of indium oxide is changed by XRD.
Ｓｎ（錫）の添加量が少ない場合は、いったん酸化錫と酸化インジウムの仮焼粉末又は化合物粉末を作り原料としたり、ＩＴＯターゲットからの回収等により錫を含有した酸化インジウム粉末等を原料とすると、錫の分散が容易になり好ましい。 When the amount of Sn (tin) added is small, once the tin oxide and indium oxide calcined powder or compound powder is made and used as the raw material, or the indium oxide powder containing tin is recovered from the ITO target, etc. It is preferable because tin can be easily dispersed.
以下、本発明の酸化物焼結体の製造方法を工程毎に説明する。
（１）配合工程
配合工程は、酸化物焼結体の原料である金属酸化物を混合する工程である。
原料としては、インジウム化合物の粉末、ガリウム化合物の粉末、亜鉛化合物の粉末、錫酸化物の粉末等の粉末を用いる。
Hereafter, the manufacturing method of the oxide sintered compact of this invention is demonstrated for every process.
(1) Compounding step The compounding step is a step of mixing a metal oxide that is a raw material of an oxide sintered body.
As the raw material, powders such as indium compound powder, gallium compound powder, zinc compound powder, and tin oxide powder are used.
インジウムの化合物としては、例えば、酸化インジウム、水酸化インジウム等が挙げられる。ガリウムの化合物としては、例えば、酸化ガリウム、水酸化ガリウム等が挙げられる。亜鉛の化合物としては、例えば、酸化亜鉛、水酸化亜鉛等が挙げられる。錫の化合物としては、例えば、酸化錫、水酸化錫等が挙げられる。各々の化合物として、焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。 Examples of the indium compound include indium oxide and indium hydroxide. Examples of the gallium compound include gallium oxide and gallium hydroxide. Examples of the zinc compound include zinc oxide and zinc hydroxide. Examples of the tin compound include tin oxide and tin hydroxide. As each compound, an oxide is preferable because it is easy to sinter and it is difficult to leave a by-product.
また、原料の純度は、通常２Ｎ（９９質量％）以上、好ましくは３Ｎ（９９．９質量％）以上、特に好ましくは４Ｎ（９９．９９質量％）以上である。純度が２Ｎより低いと耐久性が低下する、液晶側に不純物が入り、焼き付けが起こるおそれがある。 The purity of the raw material is usually 2N (99% by mass) or more, preferably 3N (99.9% by mass) or more, particularly preferably 4N (99.99% by mass) or more. If the purity is lower than 2N, the durability is lowered, and impurities may enter the liquid crystal side, which may cause baking.
原料の一部として金属亜鉛（亜鉛末）を用いることが好ましい。原料の一部に亜鉛末を用いるとホワイトスポットの生成を低減することができる。
尚、一旦、複合酸化物を合成して原料としてもよい。また、ＩＴＯ（酸化インジウム−酸化錫）ターゲットのリサイクル原料を原料すると、錫の分散がよくなり好ましい。
It is preferable to use metallic zinc (zinc powder) as a part of the raw material. When zinc powder is used as a part of the raw material, the generation of white spots can be reduced.
The composite oxide may be once synthesized as a raw material. In addition, it is preferable to use a raw material for recycling an ITO (indium oxide-tin oxide) target since tin dispersion is improved.
また、複合酸化物を合成し原料とする例として、ＺｎＧａ２Ｏ４で表されるスピネル構造化合物とＩｎ２Ｏ３で表されるビックスバイト構造化合物とを含む酸化物焼結体を得たい場合は、別途合成したＺｎＧａ２Ｏ４で表されるスピネル構造化合物と、別途合成したＳｎを含有するＩｎ２Ｏ３で表されるビックスバイト構造化合物とを原料とすると所望の結晶構造が均一に得られて好ましい。 In addition, as an example of synthesizing a composite oxide as a raw material, an oxide sintered body including a spinel structure compound represented by ZnGa 2 O 4 and a bixbite structure compound represented by In 2 O 3 is obtained. Can be obtained uniformly using a spinel structure compound represented by ZnGa 2 O 4 synthesized separately and a bixbite structure compound represented by In 2 O 3 containing Sn synthesized separately. It is preferable.
金属酸化物等の酸化物焼結体の製造に用いる原料を混合し、通常の混合粉砕機、例えば、湿式ボールミルやビーズミル又は超音波装置を用いて、均一に混合・粉砕することが好ましい。 It is preferable to mix the raw materials used for the production of an oxide sintered body such as a metal oxide and uniformly mix and pulverize them using an ordinary mixing and pulverizing machine such as a wet ball mill, a bead mill or an ultrasonic device.
（２）仮焼工程
仮焼工程は、酸化物焼結体の原料である化合物の混合物を得た後、この混合物を仮焼する、必要に応じて設けられる工程である。
仮焼を行うと、密度を上げることが容易になり好ましいが、コストアップになるおそれがある。そのため、仮焼を行わずに密度を上げられることがより好ましい。
(2) Calcination process The calcination process is a process provided as necessary, after obtaining a mixture of compounds that are raw materials for the oxide sintered body, and then calcining the mixture.
When calcination is performed, it is easy to increase the density, which is preferable, but there is a risk of increasing the cost. Therefore, it is more preferable that the density can be increased without performing calcination.
仮焼工程においては、５００〜１２００℃で、１〜１００時間の条件で金属酸化物の混合物を熱処理することが好ましい。５００℃未満又は１時間未満の熱処理条件では、インジウム化合物や亜鉛化合物、錫化合物の熱分解が不十分となる場合がある。一方、熱処理条件が、１２００℃を超えた場合又は１００時間を超えた場合には、粒子の粗大化が起こるおそれがあるためである。
従って、特に好ましいのは、８００〜１２００℃の温度範囲で、２〜５０時間の条件で、熱処理（仮焼）することである。
尚、ここで得られた仮焼物は、下記の成形工程の前に粉砕するのが好ましい。
また、仮焼を前述の複合酸化物の合成方法として利用することもできる。
In the calcination step, the metal oxide mixture is preferably heat-treated at 500 to 1200 ° C. for 1 to 100 hours. Under heat treatment conditions of less than 500 ° C. or less than 1 hour, thermal decomposition of the indium compound, zinc compound, and tin compound may be insufficient. On the other hand, when the heat treatment condition exceeds 1200 ° C. or exceeds 100 hours, the particles may be coarsened.
Therefore, it is particularly preferable to perform heat treatment (calcination) in the temperature range of 800 to 1200 ° C. for 2 to 50 hours.
The calcined product obtained here is preferably pulverized before the following molding step.
Moreover, calcination can also be utilized as a method for synthesizing the above-mentioned composite oxide.
（３）成形工程
成形工程は、金属酸化物の混合物（上記仮焼工程を設けた場合には仮焼物）を加圧成形して成形体とする工程である。この工程により、ターゲットとして好適な形状に成形する。仮焼工程を設けた場合には得られた仮焼物の微粉末を造粒した後、プレス成形により所望の形状に成形することができる。
本工程で用いることができる成形方法としては、例えば、金型成形、鋳込み成形、射出成形等が挙げられるが、焼結密度の高い焼結体（ターゲット）を得るためには、冷間静水圧（ＣＩＰ）、熱間静水圧（ＨＩＰ）等が好ましい。
(3) Molding step The molding step is a step of pressure-molding a mixture of metal oxides (or calcined product when the calcining step is provided) to form a compact. By this process, it is formed into a shape suitable as a target. When the calcination step is provided, the obtained calcined fine powder can be granulated and then formed into a desired shape by press molding.
Examples of the molding method that can be used in this step include mold molding, cast molding, injection molding, and the like. In order to obtain a sintered body (target) having a high sintering density, cold isostatic pressure is used. (CIP), hot isostatic pressure (HIP) and the like are preferable.
また、プレス成形（一軸プレス）後に、冷間静水圧（ＣＩＰ）、熱間静水圧（ＨＩＰ）等を行い２段階以上の成形工程を設けてもよい。
ＣＩＰ（冷間静水圧、あるいは静水圧加圧装置）を用いる場合、面圧８００〜３０００ｋｇｆ／ｃｍ２で０．５〜２０分保持することが好ましい。また、面圧が８００ｋｇｆ／ｃｍ２以下であると、焼結後の密度が上がらないあるいは抵抗が高くなるおそれがある。面圧３０００ｋｇｆ／ｃｍ２以上であると装置が大きくなりすぎ不経済となるおそれがある。保持時間が０．５分以下であると焼結後の密度が上がらないあるいは抵抗が高くなるおそれがある。２０分以上であると時間が掛かりすぎ不経済となるおそれがある。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
Moreover, after press molding (uniaxial pressing), cold isostatic pressure (CIP), hot isostatic pressure (HIP), etc. may be performed to provide two or more molding processes.
When using CIP (cold hydrostatic pressure or hydrostatic pressure press), it is preferable to hold at a surface pressure of 800 to 3000 kgf / cm 2 for 0.5 to 20 minutes. Further, if the surface pressure is 800 kgf / cm 2 or less, the density after sintering may not increase or the resistance may increase. If the surface pressure is 3000 kgf / cm 2 or more, the apparatus may become too large and uneconomical. If the holding time is 0.5 minutes or less, the density after sintering may not increase or the resistance may increase. If it is longer than 20 minutes, it may take too much time and be uneconomical.
In the molding process, molding aids such as polyvinyl alcohol, methylcellulose, polywax, and oleic acid may be used.
（４）焼結工程
焼結工程は、上記成形工程で得られた成形体を焼結する工程である。
焼結は、熱間静水圧（ＨＩＰ）焼結等によって行うことができる。
この場合の焼結条件としては、通常は酸素ガス雰囲気又は酸素ガス加圧下に、通常１１００〜１６００℃、好ましくは１２００〜１４５０℃において、通常３０分〜３６０時間、好ましくは８〜１８０時間、より好ましくは１２〜９６時間焼結する。焼結温度が１１００℃未満であると、ターゲットの密度が上がり難くなったり、焼結に時間がかかり過ぎるおそれがあり、１６００℃を超えると成分の気化により、組成がずれたり、炉を傷めたりするおそれがある。本発明では、１４５０℃以下の低温でも高温で焼結したものと同等以上のターゲットが得られるため、組成ずれや炉を傷める危険性がより少ない。
(4) Sintering process A sintering process is a process of sintering the molded object obtained at the said formation process.
Sintering can be performed by hot isostatic pressing (HIP) sintering or the like.
As sintering conditions in this case, it is usually 1100 to 1600 ° C., preferably 1200 to 1450 ° C. under an oxygen gas atmosphere or oxygen gas pressure, and usually 30 minutes to 360 hours, preferably 8 to 180 hours, Sintering is preferably performed for 12 to 96 hours. If the sintering temperature is less than 1100 ° C, the density of the target may be difficult to increase, and it may take too much time for sintering. If the sintering temperature exceeds 1600 ° C, the composition may shift due to vaporization of components, or the furnace may be damaged. There is a risk. In the present invention, since a target equivalent to or higher than that sintered at a high temperature can be obtained even at a low temperature of 1450 ° C. or lower, there is less risk of compositional shift and damage to the furnace.
また、Ｉｎ：Ｇａ：Ｚｎ＝０．４：０．４：０．２付近の組成において、焼結温度によって結晶型を作り分けることができる。
ＺｎＧａ２Ｏ４で表されるスピネル構造化合物とＩｎ２Ｏ３で表されるビックスバイト構造化合物とを含む酸化物焼結体を得たい場合は、１１６０〜１３５０℃で焼結することが好ましく、１２００〜１３４０℃で焼結することがより好ましい。
Ｉｎ２Ｇａ２ＺｎＯ７又はＩｎＧａＺｎＯ４で表される結晶構造を含む酸化物焼結体を得たい場合は、１３５０〜１５４０℃で焼結することが好ましく、１４００〜１５２０℃で焼結することがより好ましい。
Further, in the composition in the vicinity of In: Ga: Zn = 0.4: 0.4: 0.2, the crystal type can be made differently depending on the sintering temperature.
When it is desired to obtain an oxide sintered body containing a spinel structure compound represented by ZnGa 2 O 4 and a bixbite structure compound represented by In 2 O 3 , sintering at 1160 to 1350 ° C. is preferable, It is more preferable to sinter at 1200-1340 degreeC.
In order to obtain an oxide sintered body including a crystal structure represented by In 2 Ga 2 ZnO 7 or InGaZnO 4 , it is preferable to sinter at 1350 to 1540 ° C., and to sinter at 1400 to 1520 ° C. More preferred.
また、焼結時間が３０分未満であると、ターゲットの密度が上がり難く、３６０時間より長いと、製造時間がかかり過ぎコストが高くなるため、実用上採用できない。 Further, if the sintering time is less than 30 minutes, the target density is difficult to increase, and if it is longer than 360 hours, it takes too much production time and the cost becomes high, so that it cannot be used practically.
一方、粉末混合物からなる成形体を、酸素ガスを含有しない雰囲気で焼結したり、１６００℃を超える温度において焼結したりすると、得られるターゲットの密度を十分に向上させることができず、スパッタリング時の異常放電の発生を十分に抑制できなくなる場合がある。 On the other hand, when a compact made of a powder mixture is sintered in an atmosphere not containing oxygen gas or sintered at a temperature exceeding 1600 ° C., the density of the obtained target cannot be sufficiently improved, and sputtering is performed. Occasional abnormal discharge may not be sufficiently suppressed.
また、焼結時の昇温速度は、通常８℃／分以下、好ましくは４℃／分以下、より好ましくは２℃／分以下、さらに好ましくは１℃／分以下、特に好ましくは０．７℃／分以下である。また、通常０．３℃／分以上である。８℃／分以下であると、本発明において好ましい結晶型が得られやすい。また、昇温時にクラックが発生しにくい。通常０．３℃／分未満であると、焼結時間が掛かりすぎる。 The temperature rising rate during sintering is usually 8 ° C./min or less, preferably 4 ° C./min or less, more preferably 2 ° C./min or less, further preferably 1 ° C./min or less, and particularly preferably 0.7 ° C./min. C / min or less. Moreover, it is 0.3 degree-C / min or more normally. When it is 8 ° C./min or less, a preferable crystal form is easily obtained in the present invention. In addition, cracks are unlikely to occur when the temperature rises. Usually, if it is less than 0.3 ° C./minute, it takes too much sintering time.
また、焼結時の降温速度は、通常４℃／分以下、好ましくは２℃／分以下、より好ましくは１℃／分以下、さらに好ましくは０．８℃／分以下、特に好ましくは０．５℃／分以下である。また、通常０．２℃／分以上である。４℃／分以下であると、本発明において好ましい結晶型が得られやすい。また、降温時にクラックが発生しにくい。通常０．２℃／分未満であると、焼結時間が掛かりすぎる。 The temperature decreasing rate during sintering is usually 4 ° C./min or less, preferably 2 ° C./min or less, more preferably 1 ° C./min or less, still more preferably 0.8 ° C./min or less, particularly preferably 0.8. 5 ° C./min or less. Moreover, it is 0.2 degree-C / min or more normally. When it is 4 ° C./min or less, a preferable crystal form is easily obtained in the present invention. In addition, cracks are unlikely to occur when the temperature drops. Usually, if it is less than 0.2 ° C./min, it takes too much sintering time.
（５）還元工程
還元工程は、上記焼結工程で得られた焼結体のバルク抵抗を、ターゲット全体として均一化するために還元処理を行う、必要に応じて設けられる工程である。
本工程で適用することができる還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。
還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素や、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガス中での焼成による還元処理の場合、窒素、アルゴンや、これらのガスと酸素との混合ガス等を用いることができる。
尚、還元処理時の温度は、通常１００〜８００℃、好ましくは２００〜８００℃である。また、還元処理の時間は、通常０．０１〜１０時間、好ましくは０．０５〜５時間である。
ただし、還元処理を行うと手間が係り、かつターゲットが割れる等のトラブルが発生するおそれがあり、還元処理を行わず低抵抗化できる方が好ましい。
(5) Reduction process A reduction process is a process provided as needed which performs a reduction process in order to equalize the bulk resistance of the sintered compact obtained at the above-mentioned sintering process as the whole target.
Examples of the reduction method that can be applied in this step include a method using a reducing gas, vacuum firing, or reduction using an inert gas.
In the case of reduction treatment with a reducing gas, hydrogen, methane, carbon monoxide, a mixed gas of these gases and oxygen, or the like can be used.
In the case of reduction treatment by firing in an inert gas, nitrogen, argon, a mixed gas of these gases and oxygen, or the like can be used.
In addition, the temperature at the time of a reduction process is 100-800 degreeC normally, Preferably it is 200-800 degreeC. The reduction treatment time is usually 0.01 to 10 hours, preferably 0.05 to 5 hours.
However, if the reduction process is performed, there is a possibility of troubles such as troubles such as cracking of the target, and it is preferable to reduce the resistance without performing the reduction process.
（６）加工工程
加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。
酸化物焼結体をターゲット素材とするには、該焼結体を、例えば、平面研削盤で研削して表面粗さＲａが５μｍ以下の素材とする。ここで、さらにターゲット素材のスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
(6) Processing step The processing step is to cut the sintered body obtained by sintering as described above into a shape suitable for mounting on a sputtering apparatus, and to mount a jig such as a backing plate. It is the process provided as needed for attaching.
In order to use an oxide sintered body as a target material, the sintered body is ground with, for example, a surface grinder to obtain a material having a surface roughness Ra of 5 μm or less. Here, the sputter surface of the target material may be further mirror-finished so that the average surface roughness Ra may be 1000 angstroms or less. For this mirror finishing (polishing), a known polishing technique such as mechanical polishing, chemical polishing, and mechanochemical polishing (a combination of mechanical polishing and chemical polishing) can be used. For example, polishing to # 2000 or more with a fixed abrasive polisher (polishing liquid: water) or lapping with loose abrasive lapping (abrasive: SiC paste, etc.), and then lapping by changing the abrasive to diamond paste Can be obtained by: Such a polishing method is not particularly limited.
ターゲット素材の表面は２００〜１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００〜５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番より小さい、又は１０，０００番より大きいダイヤモンド砥石を使用するとターゲット素材が割れやすくなるおそれがある。 The surface of the target material is preferably finished with a diamond grindstone of No. 200 to 10,000, and particularly preferably finished with a diamond grindstone of No. 400 to 5,000. If a diamond grindstone smaller than 200 or larger than 10,000 is used, the target material may be easily broken.
ターゲット素材の表面粗さＲａが０．５μｍ以下であり、方向性のない研削面を備えていることが好ましい。Ｒａが０．５μｍより大きかったり、研磨面に方向性があると、異常放電が起きたり、パーティクルが発生するおそれがある。 It is preferable that the target material has a surface roughness Ra of 0.5 μm or less and has a non-directional ground surface. If Ra is larger than 0.5 μm or the polished surface has directivity, abnormal discharge may occur or particles may be generated.
次に、得られたターゲット素材を清浄処理する。清浄処理にはエアーブロー又は流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数２５〜３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのが良い。 Next, the obtained target material is cleaned. Air blow or running water washing can be used for the cleaning treatment. When removing foreign matter by air blow, it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle. In addition, since the above air blow and running water cleaning have a limit, ultrasonic cleaning etc. can also be performed. This ultrasonic cleaning is effective by performing multiple oscillations at a frequency of 25 to 300 KHz. For example, it is preferable to perform ultrasonic cleaning by multiplying twelve types of frequencies at 25 KHz intervals between frequencies of 25 to 300 KHz.
ターゲット素材の厚みは通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜６ｍｍである。 The thickness of the target material is usually 2 to 20 mm, preferably 3 to 12 mm, particularly preferably 4 to 6 mm.
上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって本発明の酸化物焼結体からなるスパッタリングターゲットを得ることができる。また、複数のターゲット素材を一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。 A sputtering target made of the oxide sintered body of the present invention can be obtained by bonding the target material obtained as described above to a backing plate. Further, a plurality of target materials may be attached to one backing plate to substantially form one target.
本発明の酸化物薄膜は、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｇａ（ガリウム）及びＳｎ（錫）の原子比が下記式を満たすことを特徴とする。
０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
The oxide thin film of the present invention is characterized in that the atomic ratio of In (indium), Zn (zinc), Ga (gallium), and Sn (tin) satisfies the following formula.
0.10 ≦ In / (In + Ga + Zn) ≦ 0.85
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
スパッタリングに用いるターゲットを構成する酸化物焼結体の元素の原子比と得られる酸化物薄膜を構成する元素の原子比はほぼ一致するため、上記原子比を有する酸化物薄膜は、上記本発明のスパッタリングターゲットを用いたスパッタリングによって得ることができる。 Since the atomic ratio of the elements of the oxide sintered body constituting the target used for sputtering and the atomic ratio of the elements constituting the resulting oxide thin film are substantially the same, the oxide thin film having the above atomic ratio is It can be obtained by sputtering using a sputtering target.
本発明の酸化物薄膜は、薄膜トランジスタのチャンネル層（半導体層）として有用である。
特に、本発明の酸化物薄膜を用いて作製されたバックチャンネルエッチ型の薄膜トランジスタパネルの面内均一性が良好になる。本発明の酸化物薄膜は、ウェットエッチングの際、ＭｏやＡｌ等の金属を含む金属薄膜との選択比が高いためである。Ｓｎが適量含まれていることにより、ソース電極・ドレイン電極をウェットエッチングする際に用いるウェットエッチング液（例えば、リン酸系ウェットエッチング液）に対しては耐性が高く、本発明の酸化物薄膜からなる半導体層が侵食され特性が劣化することが抑制されると同時に、別の酸系エッチング液（例えば、蓚酸）でのウェットエッチングが可能なためである。
The oxide thin film of the present invention is useful as a channel layer (semiconductor layer) of a thin film transistor.
In particular, the in-plane uniformity of a back channel etch type thin film transistor panel manufactured using the oxide thin film of the present invention is improved. This is because the oxide thin film of the present invention has a high selectivity with a metal thin film containing a metal such as Mo or Al during wet etching. When Sn is contained in an appropriate amount, it has high resistance to a wet etching solution (for example, phosphoric acid-based wet etching solution) used when wet etching the source electrode and the drain electrode. This is because the semiconductor layer is prevented from being eroded and its characteristics are deteriorated, and at the same time, wet etching with another acid-based etchant (for example, oxalic acid) is possible.
本発明の薄膜トランジスタの製造方法は、
上記本発明のスパッタリングターゲットを用いてスパッタリングにより酸化物薄膜を成膜する工程、
前記酸化物薄膜を酸系エッチング液でウェットエッチングする工程、
前記ウェットエッチングされた酸化物薄膜上に金属薄膜を成膜する工程、
前記金属薄膜をウェットエッチングによりパターニングする工程、
とを含むことを特徴とする。
The method for producing the thin film transistor of the present invention comprises:
A step of forming an oxide thin film by sputtering using the sputtering target of the present invention;
Wet etching the oxide thin film with an acid-based etchant;
Forming a metal thin film on the wet-etched oxide thin film;
Patterning the metal thin film by wet etching;
It is characterized by including.
酸化物薄膜を酸系エッチング液でウェットエッチング際の酸系ウェットエッチング液は、蓚酸系のものが好ましい。例えば、ＩＴＯ−０６Ｎ（関東化学（株）製）やＩＴＯ−０７Ｎ（関東化学（株）製）等を用いることができる。 An oxalic acid-based one is preferable as the acid-based wet etching solution when the oxide thin film is wet-etched with the acid-based etching solution. For example, ITO-06N (manufactured by Kanto Chemical Co., Inc.) or ITO-07N (manufactured by Kanto Chemical Co., Ltd.) can be used.
金属薄膜をウェットエッチングするエッチング液は、経時変化の少ない酸系のものが好ましい。酸系のエッチング液としては、オキソ酸を含むものがより好ましい。オキソ酸としてはリン酸が好ましい。リン酸を含むエッチング液としては、例えばリン酸が２０〜９５ｗｔ％、硝酸０．５〜５ｗｔ％、酢酸３〜５０ｗｔ％の範囲にあるものが用いられる。
また、エッチング液には界面活性剤を含んでいることが好ましい。界面活性剤はアニオン系又はノニオン系が好ましい。界面活性剤を含んでいると、エッチング残渣を低減できる場合がある。
The etching solution for wet etching the metal thin film is preferably an acid-based one that hardly changes over time. As the acid-based etching solution, one containing oxo acid is more preferable. As the oxo acid, phosphoric acid is preferable. As the etching solution containing phosphoric acid, for example, an etching solution containing phosphoric acid in the range of 20 to 95 wt%, nitric acid 0.5 to 5 wt%, and
Moreover, it is preferable that the etching solution contains a surfactant. The surfactant is preferably anionic or nonionic. If a surfactant is included, etching residues may be reduced.
また、エッチングを行う際のエッチング液の温度は５〜８０℃が好ましく、２０〜５０℃がより好ましく、３０〜４５℃がより好ましい。
５℃以下であると、装置周りに結露が発生するおそれがあり、またエッチング速度が遅くなるおそれがある。８０℃以上であると、水分の揮発により濃度変化が起きる可能性があり、またＴＦＴの均一性が悪くなる（ばらつきが大きくなる）おそれがある。
Moreover, 5-80 degreeC is preferable, as for the temperature of the etching liquid at the time of etching, 20-50 degreeC is more preferable, and 30-45 degreeC is more preferable.
If it is 5 ° C. or lower, condensation may occur around the apparatus, and the etching rate may be slow. If it is 80 ° C. or higher, the concentration may change due to the volatilization of moisture, and the uniformity of the TFT may be deteriorated (variation will increase).
以下、薄膜トランジスタの構成及び薄膜トランジスタの製造方法について説明する。
１．基板
特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
Hereinafter, a structure of the thin film transistor and a method for manufacturing the thin film transistor will be described.
1. Substrate There is no particular limitation, and those known in this technical field can be used. For example, glass substrates such as alkali silicate glass, non-alkali glass and quartz glass, silicon substrates, resin substrates such as acrylic, polycarbonate and polyethylene naphthalate (PEN), polymer film bases such as polyethylene terephthalate (PET) and polyamide Materials can be used.
２．半導体層
上述したように、本発明のスパッタリングターゲットを用いてスパッタリングすることによって得られる酸化物薄膜を使用する。半導体層は非晶質膜であることが好ましい。非晶質膜であることにより、絶縁膜や保護層との密着性が改善でき、大面積でも均一なトランジスタ特性が容易に得られることとなる。ここで、半導体層が非晶質膜であるか否かは、Ｘ線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。
2. Semiconductor layer As described above, an oxide thin film obtained by sputtering using the sputtering target of the present invention is used. The semiconductor layer is preferably an amorphous film. By being an amorphous film, adhesion with an insulating film and a protective layer can be improved, and uniform transistor characteristics can be easily obtained even in a large area. Here, whether or not the semiconductor layer is an amorphous film can be confirmed by X-ray crystal structure analysis. The case where no clear peak is observed is amorphous.
３．保護層
保護層を形成する材料には特に制限はない。本発明の効果が損なわれない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＯ２，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいてもよい。
保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
3. Protective layer There is no restriction | limiting in particular in the material which forms a protective layer. What is generally used can be arbitrarily selected as long as the effects of the present invention are not impaired. For example, SiO 2, SiN x, Al 2
The protective film may have a structure in which two or more different insulating films are stacked.
４．ゲート絶縁膜
ゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいてもよい。
4). Gate insulating film There is no restriction | limiting in particular also in the material which forms a gate insulating film, What is generally used can be selected arbitrarily. For example, SiO 2, SiN x, Al 2
ゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であるのが好ましい。
また、ゲート絶縁膜としては、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の２層以上の積層構造を有してもよい。
The gate insulating film may have a structure in which two or more different insulating films are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that is easy to manufacture industrially.
As the gate insulating film, an organic insulating film such as poly (4-vinylphenol) (PVP) or parylene may be used. Further, the gate insulating film may have a stacked structure of two or more layers of an inorganic insulating film and an organic insulating film.
ゲート絶縁層の成膜はスパッタ法でもよいが、ＴＥＯＳ−ＣＶＤ法やＰＥＣＶＤ法等のＣＶＤ法で形成することが好ましい。スパッタ法ではオフ電流が高くなるおそれがある。 The gate insulating layer may be formed by sputtering, but is preferably formed by CVD such as TEOS-CVD or PECVD. In the sputtering method, off current may be increased.
５．電極
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料には特に制限はなく、一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極、又はこれらの積層膜による電極を用いることができる。
5. Electrode There are no particular limitations on the material for forming each of the gate electrode, the source electrode, and the drain electrode, and any commonly used material can be selected.
For example, transparent electrodes such as indium tin oxide (ITO), indium zinc oxide, ZnO, SnO 2 , metal electrodes such as Al, Ag, Cr, Ni, Mo, Au, Ti, Ta, Cu, or these It is possible to use a metal electrode of an alloy containing the electrode, or an electrode formed of a laminated film of these.
本発明の半導体膜を用いバックチャンネルエッチ型の薄膜トランジスタを作製する際は、ＭｏあるいはＭｏ合金、ＡｌあるいはＡｌ合金、ＣｕあるいはＣｕ合金、インジウム亜鉛酸化物、インジウム錫酸化物（ＩＴＯ）がより好ましく、ＭｏあるいはＭｏ合金、ＡｌあるいはＡｌ合金、インジウム亜鉛酸化物が特に好ましい。 When producing a back channel etch type thin film transistor using the semiconductor film of the present invention, Mo or Mo alloy, Al or Al alloy, Cu or Cu alloy, indium zinc oxide, indium tin oxide (ITO) is more preferable, Mo or Mo alloy, Al or Al alloy, and indium zinc oxide are particularly preferable.
薄膜トランジスタ（電界効果型トランジスタ）及び薄膜トランジスタパネルの製造において、薄膜トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーデポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易く、膜質向上が容易であることから、物理的成膜方法を用いることが好ましい。より好ましくは生産性が高いことからスパッタ法を用いる。
形成した膜は、各種エッチング法によりパターニングできる。
In manufacturing a thin film transistor (field effect transistor) and a thin film transistor panel, each constituent member (layer) of the thin film transistor can be formed by a method known in this technical field.
Specifically, as a film formation method, a chemical film formation method such as a spray method, a dip method, or a CVD method, or a physical film formation method such as a sputtering method, a vacuum evaporation method, an ion plating method, a pulse laser deposition method, or the like. The method can be used. Since the carrier density can be easily controlled and the film quality can be easily improved, it is preferable to use a physical film forming method. More preferably, sputtering is used because of high productivity.
The formed film can be patterned by various etching methods.
本発明の薄膜トランジスタでは、半導体層を、本発明の酸化物焼結体からなるターゲットを用い、ＤＣ又はＡＣスパッタリングにより成膜することが好ましい。ＤＣ又はＡＣスパッタリングを用いることにより、ＲＦスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、移動度の向上等の効果が期待できる。 In the thin film transistor of the present invention, the semiconductor layer is preferably formed by DC or AC sputtering using the target made of the oxide sintered body of the present invention. By using DC or AC sputtering, damage during film formation can be reduced as compared with RF sputtering. For this reason, effects such as improvement in mobility can be expected in the field effect transistor.
また、本発明の薄膜トランジスタでは、半導体層と半導体の保護層を形成した後に、７０〜３５０℃で熱処理することが好ましい。７０℃より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、３５０℃より高いと耐熱性のない基板が使用できなかったり、熱処理用の設備費用がかかるおそれがある。
熱処理は、不活性ガス中で酸素分圧が１０−３Ｐａ以下の環境下で行うか、又は半導体層を保護層で覆った後に行うことが好ましい。上記条件下であると再現性が向上する。
In the thin film transistor of the present invention, it is preferable to perform heat treatment at 70 to 350 ° C. after forming the semiconductor layer and the semiconductor protective layer. If it is lower than 70 ° C., the thermal stability and heat resistance of the obtained transistor may be lowered, the mobility may be lowered, the S value may be increased, or the threshold voltage may be increased. On the other hand, when the temperature is higher than 350 ° C., there is a possibility that a substrate having no heat resistance cannot be used or the cost of heat treatment equipment is increased.
The heat treatment is preferably performed in an inert gas in an environment having an oxygen partial pressure of 10 −3 Pa or less, or after the semiconductor layer is covered with a protective layer. The reproducibility is improved under the above conditions.
本発明の薄膜トランジスタは、移動度が通常６ｃｍ２／Ｖｓ以上、９ｃｍ２／Ｖｓ以上であることが好ましく、１０ｃｍ２／Ｖｓ以上がより好ましく、１２ｃｍ２／Ｖｓ以上が特に好ましい。３ｃｍ２／Ｖｓより小さいと、スイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。また、１０ｃｍ２／Ｖｓ以上であると、ドライバ回路等の周辺回路への適用が容易となる。 The thin film transistor of the present invention, the mobility usually 6 cm 2 / Vs or more, preferably 9cm 2 / Vs or more, more preferably at least 10 cm 2 / Vs, particularly preferably at least 12cm 2 / Vs. If it is smaller than 3 cm 2 / Vs, the switching speed becomes slow and there is a possibility that it cannot be used for a large-screen high-definition display. Moreover, application to peripheral circuits, such as a driver circuit, becomes easy as it is 10 cm < 2 > / Vs or more.
Ｓ値は、通常０．５Ｖ／ｄｅｃ以下、０．４Ｖ／ｄｅｃ以下が好ましく、０．３Ｖ／ｄｅｃ以下がより好ましい。０．５Ｖ／ｄｅｃ以下であると消費電力が低減できる。尚、Ｓ値に下限は無いが、０．０６Ｖ／ｄｅｃが理論限界と言われており、通常０．０６Ｖ／ｄｅｃ以上である。 The S value is usually preferably 0.5 V / dec or less and 0.4 V / dec or less, and more preferably 0.3 V / dec or less. Power consumption can be reduced when it is 0.5 V / dec or less. Although there is no lower limit to the S value, 0.06 V / dec is said to be the theoretical limit, and is usually 0.06 V / dec or higher.
オンオフ比は、１０６以上が好ましく、１０７以上がより好ましく、１０８以上が特に好ましい。 The on / off ratio is preferably 10 6 or more, more preferably 10 7 or more, and particularly preferably 10 8 or more.
本発明の薄膜トランジスタパネルは、上記本発明の薄膜トランジスタの製造方法により製造された薄膜トランジスタを有することを特徴とする。
本発明の薄膜トランジスタパネルは、バックチャンネルエッチ型であっても、大面積で均一なトランジスタ特性を示す薄膜トランジスタを有している。
The thin film transistor panel of the present invention has a thin film transistor manufactured by the method of manufacturing a thin film transistor of the present invention.
The thin film transistor panel of the present invention includes a thin film transistor that exhibits uniform transistor characteristics in a large area even if it is a back channel etch type.
本発明の液晶ディスクパネルは、上記本発明の薄膜トランジスタの製造方法により製造された薄膜トランジスタを有することを特徴とする。 The liquid crystal disk panel of the present invention has a thin film transistor manufactured by the method of manufacturing a thin film transistor of the present invention.
大面積に移動度の高いＴＦＴを工程数の少ないバックチャンネルエッチ型で作製することができる。 A TFT having a large area and high mobility can be manufactured by a back channel etch type with a small number of steps.
実施例１
（１）酸化物焼結体の作製
（ａ）原料
Ｉｎ２Ｏ３、純度４Ｎ（アジア物性材料（株））
Ｇａ２Ｏ３、純度４Ｎ（高純度化学（株））
ＺｎＯ、純度４Ｎ（高純度化学（株））
ＳｎＯ２、純度４Ｎ（高純度化学（株））
（ｂ）混合：上記原料をボールミルで２４時間混合後、自然乾燥した。
（ｃ）成形：
ＣＩＰ（静水圧加圧装置）を用い、面圧１８００ｋｇｆ／ｃｍ２にて１分保持した。
（ｄ）焼結：上記成形体を、電気炉を用い下記条件で焼結した。
昇温速度 ２．５℃／分
焼結温度 １４００℃
焼結時間 ２０時間
焼結雰囲気 大気下
降温時間（冷却速度） 自然冷却
（ｅ）後処理：還元条件下での熱処理は行わなかった。
（ｆ）加工：上記で得られた厚さ６ｍｍの焼結体を、厚さ５ｍｍ、直径２インチに研削・研磨した。
Example 1
(1) Production of oxide sinter (a) Raw material In 2 O 3 , purity 4N (Asian Physical Materials Co., Ltd.)
Ga 2 O 3 , purity 4N (High Purity Chemical Co., Ltd.)
ZnO, purity 4N (High Purity Chemical Co., Ltd.)
SnO 2 , purity 4N (High Purity Chemical Co., Ltd.)
(B) Mixing: The raw materials were mixed in a ball mill for 24 hours and then air dried.
(C) Molding:
Using a CIP (hydrostatic pressure device), the surface pressure was maintained at 1800 kgf / cm 2 for 1 minute.
(D) Sintering: The molded body was sintered using an electric furnace under the following conditions.
Temperature rising rate 2.5 ° C / min Sintering temperature 1400 ° C
(F) Processing: The sintered body having a thickness of 6 mm obtained above was ground and polished to a thickness of 5 mm and a diameter of 2 inches.
（２）酸化物焼結体の評価
評価は下記の方法で行った。結果を表１−１に示す。
（ａ）相対密度
原料粉の密度から計算した理論密度とアルキメデス法で測定した焼結体の密度から下記式によって算出した。
相対密度（％）＝（アルキメデス法で測定した密度）÷（理論密度）×１００
(2) Evaluation of oxide sintered body Evaluation was performed by the following method. The results are shown in Table 1-1.
(A) Relative density It calculated by the following formula from the theoretical density calculated from the density of the raw material powder and the density of the sintered compact measured by the Archimedes method.
Relative density (%) = (density measured by Archimedes method) ÷ (theoretical density) × 100
（ｂ）抵抗率
抵抗率計（三菱化学(株)製、ロレスタ）を使用し四探針法（ＪＩＳ Ｒ １６３７）に基づき抵抗率を測定し、１０箇所の平均値を抵抗率値とした。
(B) Resistivity A resistivity meter (manufactured by Mitsubishi Chemical Co., Ltd., Loresta) was used to measure the resistivity based on the four-probe method (JIS R 1637), and the average value at 10 locations was defined as the resistivity value.
（ｃ）元素組成比（原子比）
誘導プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により測定した。
(C) Elemental composition ratio (atomic ratio)
It measured with the induction plasma emission analyzer (ICP-AES).
（ｄ）焼結体中の化合物の結晶系
上記のようにして得られた焼結体からターゲット用焼結体を切り出した。ターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さＲａが５μｍ以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数２５〜３００ｋＨｚの間で２５ｋＨｚ刻みに１２種類の周波数を多重発振させて３分間超音波洗浄を行なった。直径４インチ、厚み５ｍｍの円形の焼結体（ターゲット素材）を得た。
この焼結体（ターゲット素材）の表面を下記のＸ線回折測定（ＸＲＤ）で測定し、焼結体中の化合物の結晶系を確認した。
(D) Crystal system of compound in sintered body A sintered body for a target was cut out from the sintered body obtained as described above. The side of the sintered body for the target was cut with a diamond cutter, and the surface was ground with a surface grinder to obtain a target material having a surface roughness Ra of 5 μm or less. Next, the surface was blown with air, and 12 types of frequencies were oscillated in 25 kHz increments between frequencies 25 to 300 kHz, and ultrasonic cleaning was performed for 3 minutes. A circular sintered body (target material) having a diameter of 4 inches and a thickness of 5 mm was obtained.
The surface of the sintered body (target material) was measured by the following X-ray diffraction measurement (XRD), and the crystal system of the compound in the sintered body was confirmed.
化合物の結晶系は、Ｘ線回折測定とＪＣＰＤＳカードにより求めた。結晶系とＪＣＰＤＳカードの対応は、以下の通りである。
Ｉｎ２Ｏ３：ＪＣＰＤＳカードＮｏ．０６−０４１６
ＺｎＧａ２Ｏ４：ＪＣＰＤＳカードＮｏ．３８−１２４０
ＩｎＧａＺｎＯ４：ＪＣＰＤＳカードＮｏ．３８−１１０４
Ｉｎ２Ｇａ２ＺｎＯ７：ＪＣＰＤＳカードＮｏ．３８−１０９７
尚、表１−１の化合物結晶系において、「その他」とは、帰属が特定できないピークが存在することを意味する。
また、表１−１中、「１」は含有量が一番多い成分、「２」は二番目に多い成分、「３」は三番目に多い成分を意味する。含有量は最大ピークのピーク高さで判断する。
The crystal system of the compound was determined by X-ray diffraction measurement and JCPDS card. The correspondence between the crystal system and the JCPDS card is as follows.
In 2 O 3 : JCPDS card No. 06-0416
ZnGa 2 O 4 : JCPDS card No. 38-1240
InGaZnO 4 : JCPDS card No. 38-1104
In 2 Ga 2 ZnO 7 : JCPDS card no. 38-1097
In addition, in the compound crystal system of Table 1-1, “others” means that there is a peak whose assignment cannot be specified.
In Table 1-1, “1” means the component with the highest content, “2” means the second most component, and “3” means the third most component. The content is judged by the peak height of the maximum peak.
Ｘ線回折測定（ＸＲＤ）
・装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
・Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ−θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
X-ray diffraction measurement (XRD)
・ Device: ULTIMA-III manufactured by Rigaku Corporation
-X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
・ 2θ-θ reflection method, continuous scan (1.0 ° / min)
・ Sampling interval: 0.02 °
・ Slit DS, SS: 2/3 °, RS: 0.6 mm
（ｅ）Ｓｎ（錫）原子の凝集体の平均径（μｍ）
電子プローブマイクロアナライザ（ＥＰＭＡ）を用いたＳｎの分散ＭＡＰにより、平均径が５μｍ以下であることを確認した。ＥＰＭＡの測定条件は下記の通りである。
装置名：日本電子株式会社
ＪＸＡ−８２００
測定条件
加速電圧：１５ｋＶ
照射電流：５０ｎＡ
照射時間（１点当りの）：５０ｍＳ
(E) Average diameter (μm) of aggregates of Sn (tin) atoms
It was confirmed by Sn dispersion MAP using an electron probe microanalyzer (EPMA) that the average diameter was 5 μm or less. The measurement conditions of EPMA are as follows.
Device name: JEOL Ltd. JXA-8200
Measurement conditions Acceleration voltage: 15 kV
Irradiation current: 50 nA
Irradiation time (per point): 50mS
（３）ターゲットの作製
上記のようにして得られたターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてターゲットとした。ターゲットの表面粗さＲａは０．５μｍ以下であり、方向性のない研削面を備えていた。
(3) Production of target The target material obtained as described above was bonded to a backing plate made of oxygen-free copper with indium solder to obtain a target. The surface roughness Ra of the target was 0.5 μm or less and had a ground surface with no directionality.
（４）薄膜トランジスタの作製
図１に示すバックチャンネルエッチ型薄膜トランジスタ（逆スタガ型薄膜トランジスタ）１を作製した。
基板１０として、３００×４００ｍｍ２のガラス基板（Ｃｏｒｎｉｎｇ １７３７）を用いた。まず、基板１０上にスパッタリング法によりＭｏ（モリブデン）を成膜し、フォトリソグラフィー法を用いて、ゲート電極１２を形成した。
ゲート電極１２及び基板１０上に、厚さ４５０ｎｍのＳｉＮＸ膜をＰＥＣＶＤ法により成膜し、ゲート絶縁層１４を形成した。
(4) Production of Thin Film Transistor A back channel etch type thin film transistor (reverse stagger type thin film transistor) 1 shown in FIG. 1 was produced.
A 300 × 400 mm 2 glass substrate (Corning 1737) was used as the
A SiN X film having a thickness of 450 nm was formed on the gate electrode 12 and the
続いて、ＲＦスパッタ法により、上記で作製したターゲットを使用してスパッタリング成膜後、フォトリソグラフィー法（蓚酸系のウェットエッチング液（ＩＴＯ−０６Ｎ（関東化学（株）を用いた）により厚さ７０ｎｍの半導体膜（チャネル層）１６を形成した。大気中２５０℃で熱処理を行った後、半導体膜（チャネル層）１６とゲート絶縁膜１４上にスパッタリング法によりＭｏ（モリブデン）を成膜し、約４０℃のリン酸系エッチング液（リン酸７３質量％、硝酸３質量％、酢酸７質量％、水１７％）を用いたウェットエッチングにより、ソース電極１８ａ及びドレイン電極１８ｂを形成した。ＰＥＣＶＤによりＳｉＯ２保護膜２０を成膜後、コンタクトホール２２を形成し外部電極２４ａ，２４ｂとのコンタクトをとった。
その後、大気中２５０℃で熱処理し、チャネル長が２０μｍで、チャネル幅が２０μｍのトランジスタ１を得た。
Subsequently, after sputtering film formation using the target prepared above by RF sputtering, a photolithography method (oxalic acid-based wet etching solution (ITO-06N (using Kanto Chemical Co., Ltd.)) was used to obtain a thickness of 70 nm. The semiconductor film (channel layer) 16 was formed, heat treated at 250 ° C. in the atmosphere, and then Mo (molybdenum) was formed on the semiconductor film (channel layer) 16 and the gate insulating film 14 by sputtering. The source electrode 18a and the drain electrode 18b were formed by wet etching using a phosphoric acid-based etching solution (73% by mass of phosphoric acid, 3% by mass of nitric acid, 7% by mass of acetic acid, and 17% of water) at 40 ° C. SiO2 was formed by PECVD. 2 After forming the
After that, heat treatment was performed at 250 ° C. in the atmosphere to obtain a transistor 1 having a channel length of 20 μm and a channel width of 20 μm.
（５）薄膜トランジスタの評価
薄膜トランジスタの評価は、以下のように実施した。結果を表１−１に示す。
(5) Evaluation of thin film transistor The evaluation of the thin film transistor was performed as follows. The results are shown in Table 1-1.
（ａ）移動度（電界効果移動度（μ））、Ｓ値及びオンオフ比
半導体パラメーターアナライザー（ケースレー社製、ケースレー４２００）を用い、室温、遮光環境下で測定した。
(A) Mobility (field effect mobility (μ)), S value, and on / off ratio Measurement was performed using a semiconductor parameter analyzer (Keithley, Keithley 4200) at room temperature in a light-shielded environment.
（ｂ）ＴＦＴ特性の均一性（ばらつき）
ガラス基板上の５箇所（図２に図示）のＶｏｎ値の最大値と最小値の差をＴＦＴ特性の均一性（ばらつき）として評価した。
(B) TFT characteristic uniformity (variation)
The difference between the maximum value and the minimum value of Von values at five locations (shown in FIG. 2) on the glass substrate was evaluated as uniformity (variation) in TFT characteristics.
（ｃ）ＴＦＴ特性の再現性
連続５バッチ分における第１バッチと第５バッチの平均電界効果移動度の比（第１バッチ／第５バッチ）を測定した。平均電界効果移動度の比を以下の基準で分類し、評価した。
Ａ：１．００以内
Ｂ：１．００を超え１．２０以内
Ｃ：１．２０を超え１．５０以内
Ｄ：１．５０超
(C) Reproducibility of TFT characteristics The ratio (first batch / fifth batch) of the average field effect mobility of the first batch and the fifth batch in five continuous batches was measured. The ratio of average field effect mobility was classified and evaluated according to the following criteria.
A: Within 1.00 B: Over 1.00 and within 1.20 C: Over 1.20 and within 1.50 D: Over 1.50
（６）薄膜の加工性
上記ターゲットを用いたスパッタリングによって得られた酸化物薄膜の加工性を次のように評価した。
修酸系エッチング液ＩＴＯ−０６Ｎ（関東化学(株)）を用い、３５℃でのエッチング速度を測定した。５０ｎｍ／分以上のものを「可」、２０ｎｍ／分以上５０ｎｍ／分未満のものを「困難」、２０ｎｍ／分未満のものを「不可」とした。結果を表１−１に示す。
尚、Ｘ線回折による解析で、得られた膜は非晶質であった。
(6) Workability of thin film The workability of the oxide thin film obtained by sputtering using the above target was evaluated as follows.
The etching rate at 35 ° C. was measured using an oxalic acid-based etching solution ITO-06N (Kanto Chemical Co., Inc.). Those with 50 nm / min or more were judged as “possible”, those with 20 nm / min or more but less than 50 nm / min were judged as “difficult”, and those with less than 20 nm / min were judged as “impossible”. The results are shown in Table 1-1.
The obtained film was amorphous by analysis by X-ray diffraction.
実施例２〜１６、及び比較例１〜８
表１−１及び１−２に示す条件で作製した酸化物焼結体からなるターゲットを用いた以外は実施例１と同様にして薄膜トランジスタを作製し、実施例１と同様の評価を行った。結果を表１−１及び１−２に示す。
Examples 2 to 16 and Comparative Examples 1 to 8
A thin film transistor was produced in the same manner as in Example 1 except that a target made of an oxide sintered body produced under the conditions shown in Tables 1-1 and 1-2 was used, and the same evaluation as in Example 1 was performed. The results are shown in Tables 1-1 and 1-2.
実施例１７〜２６
表２に示す条件で作製した酸化物焼結体からなるターゲットを用いた以外は実施例１と同様にして薄膜トランジスタを作製し、実施例１と同様の評価を行った。結果を表２に示す。
尚、ターゲットの焼結は、１０００℃で一旦保持時間を設ける２段階焼結で行った。
Examples 17-26
A thin film transistor was produced in the same manner as in Example 1 except that a target made of an oxide sintered body produced under the conditions shown in Table 2 was used, and the same evaluation as in Example 1 was performed. The results are shown in Table 2.
The target was sintered by two-stage sintering that once provided a holding time at 1000 ° C.
表２中、Ｍｏとの選択比は、スパッタリングで２００ｎｍ成膜した膜を混酸（リン酸７３質量％、硝酸３質量％、酢酸７質量％、水１７％）でエッチングし、エッチング前後の膜厚の変化を測定し、下記式で求めた。
Ｍｏとの選択比＝Ｍｏのエッチング速度÷酸化物膜のエッチング速度
尚、熱処理温度は２８０℃、熱処理時間は１時間とした。
In Table 2, the selectivity to Mo is the film thickness before and after etching after etching a film formed to 200 nm by sputtering with mixed acid (73% by mass phosphoric acid, 3% by mass nitric acid, 7% by mass acetic acid, 17% water). Was measured and calculated by the following formula.
Selection ratio with Mo = Mo etching rate / oxide film etching rate The heat treatment temperature was 280 ° C. and the heat treatment time was 1 hour.
表１−１及び１−２の結果から、錫を適正量含んだターゲットを用いて作製した半導体膜を有するバックチャンネルエッチ型薄膜トランジスタは、ＴＦＴ特性のばらつきが小さくなっていることがわかる。これは、適正量の錫の添加により酸系エッチング液による浸食による半導体膜の劣化が抑えられたため、又は膜厚のばらつきが押さえられたためと推定される。 From the results of Tables 1-1 and 1-2, it can be seen that the back channel etch type thin film transistor having a semiconductor film manufactured using a target containing an appropriate amount of tin has a small variation in TFT characteristics. This is presumably because the addition of an appropriate amount of tin suppressed the deterioration of the semiconductor film due to erosion by the acid-based etching solution, or the variation in film thickness was suppressed.
表２の結果から、本発明の酸化物薄膜は、Ｍｏとの選択比が高く、酸化物薄膜上でのＭｏの加工が容易に精度よく行えることがわかる。また、従来のＩｎ：Ｇａ：Ｚｎ比が４０：４０：２０や１：１：１のもの（比較例１や比較例５）に比べ移動度が高くＳ値が小さいことがわかる。 From the results in Table 2, it can be seen that the oxide thin film of the present invention has a high selectivity to Mo, and that Mo can be easily and accurately processed on the oxide thin film. Further, it can be seen that the mobility is high and the S value is small compared to conventional In: Ga: Zn ratios of 40:40:20 and 1: 1: 1 (Comparative Example 1 and Comparative Example 5).
本発明の酸化物焼結体からなるスパッタリングターゲットによれば、バックチャンネルエッチ型であっても、大面積で均一なトランジスタ特性を示す薄膜トランジスタの作製が可能となる。大面積に移動度の高いＴＦＴを工程数の少ないバックチャンネルエッチ型で作製することができるため、産業経済上有用である。
本発明によれば、大面積で均一なトランジスタ特性を示す薄膜トランジスタパネルを提供できる。
According to the sputtering target comprising the oxide sintered body of the present invention, a thin film transistor having a large area and uniform transistor characteristics can be produced even in the back channel etch type. A TFT having a large area and high mobility can be manufactured by a back channel etch type with a small number of processes, which is useful in terms of industrial economy.
According to the present invention, a thin film transistor panel having a large area and uniform transistor characteristics can be provided.
１ バックチャンネルエッチ型薄膜トランジスタ
１０ 基板
１２ ゲート電極
１４ ゲート絶縁膜
１６ 半導体膜（チャンネル層）
１８ａ ソース電極
１８ｂ ドレイン電極
２０ 保護膜
２２ コンタクトホール
２４ａ，２４ｂ 外部電極
DESCRIPTION OF SYMBOLS 1 Back channel etch type thin-
18a Source electrode
Claims (17)
Ｓｎ（錫）、Ｉｎ（インジウム）、Ｇａ（ガリウム）及びＺｎ（亜鉛）の原子比が下記式を満たし、相対密度が９０％以上であり、抵抗が２０ｍΩｃｍ以下である酸化物焼結体。
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ） In (indium), Zn (zinc), Ga (gallium) and Sn (tin),
Sn (tin), In (indium), the atomic ratio of Ga (gallium) and Zn (zinc) will satisfy the following expression, and a relative density of 90% or more, the oxide sintered body resistance is less 20Emuomegacm.
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.60
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn + Sn)
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５ The oxide sintered body according to claim 1, wherein an atomic ratio of In (indium), Zn (zinc), and Ga (gallium) satisfies the following formula .
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
０．０５≦Ｓｎ／Ｚｎ The oxide sintered body according to claim 1, wherein an atomic ratio of the In (indium), Ga (gallium), Zn (zinc), and Sn (tin) satisfies the following formula.
0.20 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
Sn / (In + Ga + Zn + Sn) <0.10
0.05 ≦ Sn / Zn
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５０
０．３０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）
Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０８
０．１０≦Ｓｎ／Ｚｎ The oxide sintered body according to claim 1, wherein an atomic ratio of the In (indium), Ga (gallium), Zn (zinc), and Sn (tin) satisfies the following formula.
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.50
0.30 ≦ Ga / (In + Ga + Zn + Sn) ≦ 0.40
0.15 ≦ Zn / (In + Ga + Zn + Sn)
Sn / (In + Ga + Zn + Sn) ≦ 0.08
0.10 ≦ Sn / Zn
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．５０
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．８５
０．０１＜Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）＜０．１０
０．４０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０ The oxide thin film manufactured from the sputtering target of Claim 9 with which atomic ratio of In (indium), Zn (zinc), Ga (gallium), and Sn (tin) satisfy | fills a following formula.
0.05 ≦ Ga / (In + Ga + Zn) ≦ 0.50
0.10 ≦ Zn / (In + Ga + Zn) ≦ 0.85
0.01 <Sn / (In + Ga + Zn + Sn) <0.10
0.40 ≦ In / (In + Ga + Zn + Sn) ≦ 0.60
前記酸化物薄膜を酸系エッチング液でウェットエッチングする工程、
前記ウェットエッチングされた酸化物薄膜上に金属薄膜を成膜する工程、
前記金属薄膜をウェットエッチングによりパターニングする工程、
とを含む薄膜トランジスタの製造方法。 A step of forming an oxide thin film by sputtering using the sputtering target according to claim 9;
Wet etching the oxide thin film with an acid-based etchant;
Forming a metal thin film on the wet-etched oxide thin film;
Patterning the metal thin film by wet etching;
The manufacturing method of the thin-film transistor containing these.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009262799A JP5690063B2 (en) | 2009-11-18 | 2009-11-18 | In-Ga-Zn-based oxide sintered sputtering target and thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009262799A JP5690063B2 (en) | 2009-11-18 | 2009-11-18 | In-Ga-Zn-based oxide sintered sputtering target and thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011108873A JP2011108873A (en) | 2011-06-02 |
| JP5690063B2 true JP5690063B2 (en) | 2015-03-25 |
Family
ID=44232034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009262799A Active JP5690063B2 (en) | 2009-11-18 | 2009-11-18 | In-Ga-Zn-based oxide sintered sputtering target and thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5690063B2 (en) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5052693B1 (en) * | 2011-08-12 | 2012-10-17 | 富士フイルム株式会社 | Thin film transistor and manufacturing method thereof, display device, image sensor, X-ray sensor, and X-ray digital imaging device |
| KR20140086954A (en) * | 2011-10-28 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR101423907B1 (en) | 2011-11-22 | 2014-07-29 | 엘지디스플레이 주식회사 | Oxide thin film transistor and method of manufacturing the same |
| US9076871B2 (en) | 2011-11-30 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101893992B1 (en) * | 2011-12-15 | 2018-08-31 | 삼성코닝어드밴스드글라스 유한회사 | Thin film transistor having active layer consisting of five component material and display device having the same |
| JP6068232B2 (en) * | 2012-05-30 | 2017-01-25 | 株式会社神戸製鋼所 | Thin film transistor oxide for semiconductor layer, thin film transistor, display device and sputtering target |
| US9202926B2 (en) * | 2012-06-06 | 2015-12-01 | Kobe Steel, Ltd. | Thin film transistor |
| KR20130137851A (en) * | 2012-06-08 | 2013-12-18 | 삼성디스플레이 주식회사 | Precursor composition for oxide semiconductor, thin film transistor array panel including oxide semiconductor, and manufacturing method of thin film transistor array panel including oxide semiconductor |
| JP5965338B2 (en) * | 2012-07-17 | 2016-08-03 | 出光興産株式会社 | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof |
| JP6134230B2 (en) * | 2012-08-31 | 2017-05-24 | 株式会社神戸製鋼所 | Thin film transistor and display device |
| JP2014225626A (en) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | Thin film transistor and display |
| JP6284710B2 (en) * | 2012-10-18 | 2018-02-28 | 出光興産株式会社 | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof |
| TWI632123B (en) * | 2013-01-16 | 2018-08-11 | Idemitsu Kosan Co., Ltd. | Sputtering target, oxide semiconductor thin film, and thin film transistor provided with the oxide semiconductor thin film |
| JP6025595B2 (en) * | 2013-02-15 | 2016-11-16 | 三菱電機株式会社 | Thin film transistor manufacturing method |
| JP2014175504A (en) * | 2013-03-08 | 2014-09-22 | Kobe Steel Ltd | Oxide for semiconductor layer of thin film transistor, thin film transistor, and display apparatus |
| CN105308208A (en) * | 2013-03-29 | 2016-02-03 | 吉坤日矿日石金属株式会社 | Igzo sputtering target and igzo film |
| JP6106024B2 (en) * | 2013-05-21 | 2017-03-29 | 株式会社ジャパンディスプレイ | Thin film transistor manufacturing method and thin film transistor |
| JP6409324B2 (en) * | 2014-05-08 | 2018-10-24 | 住友電気工業株式会社 | Oxide sintered body and manufacturing method of semiconductor device |
| JP2016054171A (en) * | 2014-09-02 | 2016-04-14 | 株式会社神戸製鋼所 | Oxide semiconductor thin film of thin film transistor, thin film transistor and sputtering target |
| JP6875088B2 (en) | 2016-02-26 | 2021-05-19 | 株式会社神戸製鋼所 | Thin film transistor including oxide semiconductor layer |
| JP6364562B1 (en) * | 2017-05-19 | 2018-07-25 | 株式会社コベルコ科研 | Oxide sintered body and sputtering target |
| CN108987482B (en) | 2017-05-31 | 2022-05-17 | 乐金显示有限公司 | Thin film transistor, gate driver including the same, and display device including the gate driver |
| CN109148592B (en) | 2017-06-27 | 2022-03-11 | 乐金显示有限公司 | Thin film transistor including oxide semiconductor layer, method of manufacturing the same, and display device including the same |
| JP6637948B2 (en) * | 2017-11-27 | 2020-01-29 | Ｊｘ金属株式会社 | IZO target and method for manufacturing the same |
| JP7462438B2 (en) | 2019-06-11 | 2024-04-05 | 株式会社神戸製鋼所 | Oxide semiconductor thin film, thin film transistor using the same, and sputtering target for forming them |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460807B2 (en) * | 1999-09-17 | 2003-10-27 | 日本電気株式会社 | Thermoelectric conversion material, element using the same, and method of manufacturing thermoelectric conversion material |
| KR100753328B1 (en) * | 2003-03-04 | 2007-08-29 | 닛코킨조쿠 가부시키가이샤 | Sputtering target, thin film for optical information recording medium and process for producing the same |
| JP5006598B2 (en) * | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | Field effect transistor |
-
2009
- 2009-11-18 JP JP2009262799A patent/JP5690063B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011108873A (en) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5690063B2 (en) | In-Ga-Zn-based oxide sintered sputtering target and thin film transistor | |
| JP6314198B2 (en) | Composite oxide sintered body and sputtering target comprising the same | |
| CN105924137B (en) | In-Ga-Sn oxide sintered body, target, oxide semiconductor film, and semiconductor element | |
| JP5894015B2 (en) | Composite oxide sintered body and sputtering target comprising the same | |
| JP5596963B2 (en) | Sputtering target and thin film transistor using the same | |
| JP6389545B2 (en) | In-Ga-Sn oxide sintered body | |
| JP5767015B2 (en) | Thin film transistor | |
| WO2011040028A1 (en) | SINTERED In-Ga-Zn-O-TYPE OXIDE | |
| WO2014073210A1 (en) | Sputtering target, oxide semiconductor thin film, and methods for producing these products | |
| JP5990167B2 (en) | Sputtering target and manufacturing method thereof, and oxide thin film, thin film transistor and display device manufacturing method using the target | |
| TW201410903A (en) | Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film | |
| JP5762204B2 (en) | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof | |
| WO2014112369A1 (en) | Sputtering target, oxide semiconductor thin film and process for manufacturing same | |
| JP6141332B2 (en) | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof | |
| JP6141381B2 (en) | Manufacturing method of sputtering target | |
| JP6389541B2 (en) | In-Ga-Sn-based oxide sintered body, target, oxide semiconductor film, and semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5690063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |