JP5683765B2 - 集積回路チップ及びその形成方法 - Google Patents
集積回路チップ及びその形成方法 Download PDFInfo
- Publication number
- JP5683765B2 JP5683765B2 JP2001267522A JP2001267522A JP5683765B2 JP 5683765 B2 JP5683765 B2 JP 5683765B2 JP 2001267522 A JP2001267522 A JP 2001267522A JP 2001267522 A JP2001267522 A JP 2001267522A JP 5683765 B2 JP5683765 B2 JP 5683765B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- solder
- conductive structure
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
米国特許第5,686,764号(Fulcher)は、電源とI/Oトレースとを隔離することによってRC遅延を少なくするようなフリップチップ基板を示している。
米国特許第5,372,967号(Sundaramら)は、螺旋状インダクターを開示している。
本発明の他の目的は、Q値の高いインダクターを作製する方法を提供することにある。
本発明のさらに他の目的は、シリコン基板の表面上に作製するインダクターの周波数範囲を広げることにある。
本一部継続出願では、ポストパッシベーション法のシーケンスにおいて、誘電体の厚い層をパッシベーション層の上に、そして幅広で厚い金属線を誘電体の厚い層の上に加える。本発明は、高品質の電気素子(例えばインダクター、コンデンサ、または抵抗器)をパッシベーション層上または厚い誘電体層の表面上にさらに作製することによって、本一部継続出願をより広い範囲に広げている。本発明の方法はさらに、ディスクリートの受動電気素子を、下側のシリコン表面から実質的に離れた距離にて実装する方法を提供する。
−10はシリコン基板であり、
−12は、基板の表面上に付着させた誘電体層であり、
−14は、相互接続線、バイア、および接点を含んだ相互接続層であり、
−16は、相互接続層14の表面上の接点であり、
−18は、接点16にアクセスできる開口が作製されているパッシベーション層であり、
−20は厚いポリマー層であり、そして
−21は、ポリイミド層20を通して設けられている導電プラグである。
−42は、コンデンサの下側プレートを形成する導電層であり、
−44は、コンデンサの上側プレートを形成する導電層であり、
−46は、コンデンサの上側プレート44を下側プレート42から隔離する誘電体層である。
−パッシベーション層18の厚さは約0.1〜0.3μmであり、
−導電性物質層42の厚さは約0.5〜20μmであり、
−誘電体層44の厚さは約500〜10,000オングストロームであり、そして
一導電性物質層46の厚さは約0.5〜20μmである。
−コンデンサと下側のシリコン基板との間の寄生キャパシタンスを減少させ、
−導電性物質の厚い層の使用を可能にし(これによりコンデンサの抵抗が減少する;このことはワイヤレス用途において特に重要である)、そして
−コンデンサの上側プレートと下側プレートとの間の誘電体として高誘電性物質(例えばTiO2やTa2O5)の使用を可能にした(この結果、コンデンサの容量値がより高くなる)。
−23、すなわちインダクターの金属の上側レベルと下側レベルの相互接続のために図5の厚いポリマー層20において作製されているバイア、
−25、すなわちインダクターの底部金属、および
−27、すなわちインダクターのための上側金属
である。
−50、厚いポリマー層20を通して形成されている接点プラグ、
−52、選択的ハンダ付着法(プラグ50の表面上に電気メッキまたはボール・マウンティングを施し、付着させたハンダ上へフラックスを施し、そしてハンダをフローさせて接点ボール52を形成させる)という従来法を使用して接点プラグ50の表面上に形成されている接点ボール、および
−54、ディスクリートの電気素子(例えば、インダクターやディスクリートのコンデンサまたは抵抗器)の断面
である。
−受動素子54が基板10の表面から相当程度の距離離れていること、および
−プリント回路基板(PCB)の表面上にディスクリートの受動素子54を実装する代わりに、本発明においては半導体装置により近くに受動素子54を実装できる
ということを示している。
−シリコン基板から受動素子をさらに離し、これにより、基板が受ける電磁損失のために基板によって引き起こされる悪影響が減少する、
−本発明のポストパッシベーション法はディスクリート素子の設計パラメーターの選択を可能にし、この結果、ディスクリートのコンデンサとディスクリートのインダクターの抵抗が減少する。このことは、従来技術の方法と本発明の方法との下記比較からより一層明確になる。
Claims (27)
- 半導体基板と;
前記半導体基板の中または表面上の多数の半導体装置であって、前記多数の半導体装置は
トランジスタを含む、多数の半導体装置と;
前記半導体基板上の金属化構造物であって、前記金属化構造物は前記多数の半導体装置に
接続し、前記金属化構造物は第1の金属層及び前記第1の金属層上の第2の金属層を含む
、金属化構造物と;
前記第1及び第2の金属層の間の誘電体層と;
前記金属化構造物上の及び前記誘電体層上のパッシベーション層であって、前記パッシベ
ーション層は窒化物層を含む、パッシベーション層と;
前記パッシベーション層上のポリマー層であって、前記ポリマー層は、前記パッシベーシ
ョン層の厚さを超え且つ前記誘電体層の厚さを超える、2〜150マイクロメートルの厚
さを有し、前記ポリマー層中の及び前記パッシベーション層中の第1の開口は、前記金属
化構造物の第1のパッドの上にあり、前記第1のパッドを露出し、前記ポリマー層中の及
び前記パッシベーション層中の第2の開口は、前記金属化構造物の第2のパッドの上にあ
り、前記第2のパッドを露出し、前記第1及び第2のパッドは、絶縁材料によって互いに
分離される、ポリマー層と;
前記第1の開口を通って前記第1のパッドに接続する第1の導電性構造物と;
前記第2の開口を通って前記第2のパッドに接続する第2の導電性構造物と;
前記第1の導電性構造物表面の第1のはんだ接合と;
前記第2の導電性構造物表面の第2のはんだ接合と;
前記ポリマー層上の及び前記第1及び第2のはんだ接合表面の受動素子であって、前記受
動素子は、前記第1のはんだ接合と直接接続することによって前記第1の導電性構造物を
介して前記第1のパッドに接続し、前記受動素子は、前記第2のはんだ接合と直接接続す
ることによって前記第2の導電性構造物を介して前記第2のパッドに接続する、受動素子
と;
を含む、集積回路チップ。
- 請求項1に記載の集積回路チップにおいて、前記ポリマー層はポリイミドを含む、集積回
路チップ。
- 請求項1に記載の集積回路チップにおいて、前記ポリマー層はベンゾシクロブテン(BC
B)を含む、集積回路チップ。
- 請求項1に記載の集積回路チップにおいて、前記受動素子はコンデンサーを含む、集積回
路チップ。
- 請求項1に記載の集積回路チップにおいて、前記受動素子はインダクターを含む、集積回
路チップ。
- 請求項1に記載の集積回路チップにおいて、前記受動素子は抵抗器を含む、集積回路チッ
プ。
- 請求項1に記載の集積回路チップにおいて、前記窒化物層は0.5〜2マイクロメートル
の厚さを有する、集積回路チップ。
- 請求項1に記載の集積回路チップにおいて、前記パッシベーション層は、前記窒化物層の
下の酸化物層を含む、集積回路チップ。
- 半導体基板と;
前記半導体基板の中または表面上の多数の半導体装置であって、前記多数の半導体装置は
トランジスタを含む、多数の半導体装置と;
前記半導体基板上の金属化構造物であって、前記金属化構造物は前記多数の半導体装置に
接続し、前記金属化構造物は、第1の金属層及び前記第1の金属層上の第2の金属層を含
む、金属化構造物と;
前記第1及び第2の金属層の間の誘電体層と;
前記金属化構造物上の及び前記誘電体層上のパッシベーション層であって、前記パッシベ
ーション層は窒化物層を含み、前記パッシベーション層中の第1の開口は、前記金属化構
造物の第1のパッド上にあり、前記第1のパッドを露出し、前記パッシベーション層中の
第2の開口は、前記金属化構造物の第2のパッドの上にあり、前記第2のパッドを露出し
、前記第1及び第2のパッドは、絶縁材料によって互いに分離される、パッシベーション
層と;
前記第1の開口を通って前記第1のパッドに接続する第1の導電性構造物と;
前記第2の開口を通って前記第2のパッドに接続する第2の導電性構造物と;
前記第1の導電性構造物表面の第1のはんだ接合と;
前記第2の導電性構造物表面の第2のはんだ接合と;
前記パッシベーション層上の及び前記第1及び第2のはんだ接合表面の受動素子であって
、前記受動素子は、前記第1のはんだ接合と直接接続することによって前記第1の導電性
構造物を介して前記第1のパッドに接続し、前記受動素子は、前記第2のはんだ接合と直
接接続することによって前記第2の導電性構造物を介して前記第2のパッドに接続する、
受動素子と;
を含む、集積回路チップ。
- 請求項9に記載の集積回路チップにおいて、前記受動素子はコンデンサーを含む、集積回
路チップ。
- 請求項9に記載の集積回路チップにおいて、前記受動素子はインダクターを含む、集積回
路チップ。
- 請求項9に記載の集積回路チップにおいて、前記受動素子は抵抗器を含む、集積回路チッ
プ。
- 請求項9に記載の集積回路チップにおいて、前記窒化物層は、0.5〜2マイクロメート
ルの厚さを有する、集積回路チップ。
- 請求項9に記載の集積回路チップにおいて、前記パッシベーション層は、前記窒化物層の
下の酸化物層を含む、集積回路チップ。
- 集積回路チップの形成方法であって、前記方法は、
ウェーハを提供するステップであって、前記ウェーハは、半導体基板、前記半導体基板の
中または表面上の多数の半導体装置を含み、前記多数の半導体装置のうちの1つはトラン
ジスタ、前記半導体基板上の金属化構造物を含み、前記金属化構造物は前記多数の半導体
装置に接続し、前記金属化構造物は、第1の金属層及び前記第1の金属層上の第2の金属
層、前記第1及び第2の金属層の間の誘電体層、並びに前記金属化構造物上の及び前記誘
電体層上のパッシベーション層を含み、前記パッシベーション層中の第1の開口は、前記
金属化構造物の第1のパッドの上にあり、前記第1のパッドを露出し、前記パッシベーシ
ョン層中の第2の開口は、前記金属化構造物の第2のパッドの上にあり、前記第2のパッ
ドを露出し、前記第1及び第2のパッドは、絶縁材料によって互いに分離され、前記パッ
シベーション層は窒化物層を含む、ステップと;
前記第1のパッド上の第1の導電性構造物及び前記第2のパッド上の第2の導電性構造物
を形成するステップであって、前記第1の導電性構造物は、前記第1の開口を通って前記
第1のパッドに接続し、前記第2の導電性構造物は、前記第2の開口を通って前記第2の
パッドに接続する、ステップと;
前記第1及び第2の導電性構造物上のはんだ層を形成するステップと;
前記パッシベーション層上に及び前記はんだ層上に受動素子を置くステップであって、前
記受動素子の第1の接点は、前記第1の導電性構造物上の前記はんだ層上にあり、前記受
動素子の第2の接点は、前記第2の導電性構造物上の前記はんだ層上にある、ステップと
;
前記はんだ層を流し、前記第1の接点と前記第1の導電性構造物との間の第1のはんだ相
互接続物及び前記第2の接点と前記第2の導電性構造物との間の第2のはんだ相互接続物
を生成するステップであって、前記第1の接点は、前記第1のはんだ相互接続物と直接接
続することによって前記第1の導電性構造物を介して前記第1のパッドに接続し、前記第
2の接点は、前記第2のはんだ相互接続物と直接接続することによって前記第2の導電性
構造物を介して前記第2のパッドに接続する、ステップと;
を含む、方法。
- 請求項15に記載の方法において、前記受動素子を置くステップは、前記パッシベーショ
ン層上に及び前記はんだ層上にコンデンサーを置くステップを含む、方法。
- 請求項15に記載の方法において、前記受動素子を置くステップは、前記パッシベーショ
ン層上に及び前記はんだ層上にインダクターを置くステップを含む、方法。
- 請求項15に記載の方法において、前記受動素子を置くステップは、前記パッシベーショ
ン層上に及び前記はんだ層上に抵抗器を置くステップを含む、方法。
- 請求項15に記載の方法において、前記金属化構造物はアルミニウムを含む、方法。
- 集積回路チップの形成方法であって、前記方法は、
ウェーハを提供するステップであって、前記ウェーハは、半導体基板、前記半導体基板の
中または表面上の多数の半導体装置を含み、前記多数の半導体装置のうちの1つはトラン
ジスタ、前記半導体基板上の金属化構造物を含み、前記金属化構造物は前記多数の半導体
装置に接続し、前記金属化構造物は、第1の金属層及び前記第1の金属層上の第2の金属
層、前記第1及び第2の金属層の間の誘電体層、前記金属化構造物上の及び前記誘電体層
上のパッシベーション層において、前記パッシベーション層は窒化物層を含む、パッシベ
ーション層、並びに前記パッシベーション層表面のポリマー層を含み、前記ポリマー層を
通り、前記パッシベーション層を通る第1の開口は、前記金属化構造物の第1のパッドの
上にあり、前記第1のパッドを露出し、前記ポリマー層を通り、前記パッシベーション層
を通る第2の開口は、前記金属化構造物の第2のパッドの上にあり、前記第2のパッドを
露出し、前記第1及び第2のパッドは、絶縁材料によって互いに分離され、前記ポリマー
層は2〜150マイクロメートルの厚さを有する、ステップと;
前記第1のパッド上の第1の導電性構造物及び前記第2のパッド上の第2の導電性構造物
を形成するステップであって、前記第1の導電性構造物は、前記第1の開口を通って前記
第1のパッドに接続し、前記第2の導電性構造物は、前記第2の開口を通って前記第2の
パッドに接続する、ステップと;
前記第1及び第2の導電性構造物上のはんだ層を形成するステップと;
前記ポリマー層上に及び前記はんだ層上に受動素子を置くステップであって、前記受動素
子の第1の接点は、前記第1の導電性構造物上の前記はんだ層上にあり、前記受動素子の
第2の接点は、前記第2の導電性構造物上の前記はんだ層上にある、ステップと;
前記はんだ層を流し、前記第1の接点と前記第1の導電性構造物との間の第1のはんだ相
互接続物及び前記第2の接点と前記第2の導電性構造物との間の第2のはんだ相互接続物
を生成するステップであって、前記第1の接点は、前記第1のはんだ相互接続物と直接接
続することによって前記第1の導電性構造物を介して前記第1のパッドに接続し、前記第
2の接点は、前記第2のはんだ相互接続物と直接接続することによって前記第2の導電性
構造物を介して前記第2のパッドに接続する、ステップと;
を含む、方法。
- 請求項20に記載の方法において、前記金属化構造物はアルミニウムを含む、方法。
- 請求項20に記載の方法において、前記受動素子を置くステップは、前記ポリマー層上に
及び前記はんだ層上にコンデンサーを置くステップを含む、方法。
- 請求項20に記載の方法において、前記受動素子を置くステップは、前記ポリマー層上に
及び前記はんだ層上にインダクターを置くステップを含む、方法。
- 請求項20に記載の方法において、前記受動素子を置くステップは、前記ポリマー層上に
及び前記はんだ層上に抵抗器を置くステップを含む、方法。
- 請求項20に記載の方法において、前記ポリマー層はベンゾシクロブテン(BCB)を含
む、方法。
- 請求項20に記載の方法において、前記ポリマー層は、コーティングプロセス及び硬化プ
ロセスを含むプロセスによって形成される、方法。
- 請求項20に記載の方法において、前記ポリマー層はポリイミドを含む、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001267522A JP5683765B2 (ja) | 2001-09-04 | 2001-09-04 | 集積回路チップ及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001267522A JP5683765B2 (ja) | 2001-09-04 | 2001-09-04 | 集積回路チップ及びその形成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013214264A Division JP2014042050A (ja) | 2013-10-11 | 2013-10-11 | ポストパッシベーション法を使用した高性能システムオンチップ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003086690A JP2003086690A (ja) | 2003-03-20 |
JP2003086690A5 JP2003086690A5 (ja) | 2008-10-16 |
JP5683765B2 true JP5683765B2 (ja) | 2015-03-11 |
Family
ID=19093642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001267522A Expired - Fee Related JP5683765B2 (ja) | 2001-09-04 | 2001-09-04 | 集積回路チップ及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5683765B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG119329A1 (en) | 2004-07-29 | 2006-02-28 | Fujikura Ltd | Semiconductor device and method for manufacturing the same |
JP2007049115A (ja) * | 2005-07-13 | 2007-02-22 | Seiko Epson Corp | 半導体装置 |
JP5282405B2 (ja) * | 2008-01-25 | 2013-09-04 | セイコーエプソン株式会社 | コイル及び半導体装置 |
JP2010109269A (ja) * | 2008-10-31 | 2010-05-13 | Panasonic Corp | 半導体装置 |
US8068003B2 (en) * | 2010-03-10 | 2011-11-29 | Altera Corporation | Integrated circuits with series-connected inductors |
JP2014179637A (ja) * | 2014-05-01 | 2014-09-25 | Lapis Semiconductor Co Ltd | 薄膜抵抗素子 |
WO2016076121A1 (ja) | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
JP2023034656A (ja) * | 2021-08-31 | 2023-03-13 | Tdk株式会社 | Lc複合電子部品 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61236131A (ja) * | 1985-04-12 | 1986-10-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH0262069A (ja) * | 1988-08-26 | 1990-03-01 | Nec Corp | 半導体装置 |
GB9503954D0 (en) * | 1995-02-28 | 1995-04-19 | Plessey Semiconductors Ltd | Filter and resonator structures |
JPH1117103A (ja) * | 1997-06-20 | 1999-01-22 | Tokai Rika Co Ltd | バンプを備える基材同士の接合方法 |
JPH11269693A (ja) * | 1998-03-24 | 1999-10-05 | Japan Energy Corp | 銅の成膜方法及び銅めっき液 |
JPH11288938A (ja) * | 1998-04-03 | 1999-10-19 | Kobe Steel Ltd | 半導体基板の製造方法 |
JP3836252B2 (ja) * | 1998-04-30 | 2006-10-25 | 株式会社荏原製作所 | 基板のめっき方法 |
JP3439144B2 (ja) * | 1998-12-22 | 2003-08-25 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-09-04 JP JP2001267522A patent/JP5683765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003086690A (ja) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7422941B2 (en) | High performance system-on-chip using post passivation process | |
US6489656B1 (en) | Resistor for high performance system-on-chip using post passivation process | |
US7531417B2 (en) | High performance system-on-chip passive device using post passivation process | |
US6869870B2 (en) | High performance system-on-chip discrete components using post passivation process | |
US8178435B2 (en) | High performance system-on-chip inductor using post passivation process | |
US20130193553A9 (en) | High performance system-on-chip inductor using post passivation process | |
US8384189B2 (en) | High performance system-on-chip using post passivation process | |
JP5683765B2 (ja) | 集積回路チップ及びその形成方法 | |
JP5005856B2 (ja) | 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法 | |
JP2014042050A (ja) | ポストパッシベーション法を使用した高性能システムオンチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110915 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131018 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131102 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140310 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5683765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |