JP5672685B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5672685B2 JP5672685B2 JP2009225616A JP2009225616A JP5672685B2 JP 5672685 B2 JP5672685 B2 JP 5672685B2 JP 2009225616 A JP2009225616 A JP 2009225616A JP 2009225616 A JP2009225616 A JP 2009225616A JP 5672685 B2 JP5672685 B2 JP 5672685B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- plane
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来、シリコン（Ｓｉ）等の半導体基板に、アルミニウム（Ａｌ）電極を形成する場合、スパッタリングによってＡｌ膜を形成する方法が提案されている。また、Ｓｉ基板とＡｌ膜とのコンタクト抵抗をできるだけ小さくするため、Ａｌ膜を成膜する前にフッ化水素（ＨＦ）処理を行い、Ｓｉ基板の表面を洗浄する方法が提案されている。 Conventionally, when an aluminum (Al) electrode is formed on a semiconductor substrate such as silicon (Si), a method of forming an Al film by sputtering has been proposed. In order to reduce the contact resistance between the Si substrate and the Al film as much as possible, a method has been proposed in which the surface of the Si substrate is cleaned by performing hydrogen fluoride (HF) treatment before forming the Al film.
さらに、デバイスを製造する際にＳｉ基板が反らないように、Ｓｉ基板のおもて面の表面に、Ａｌ電極と、ニッケル（Ｎｉ）めっき層と、金（Ａｕ）めっき層とをこの順に積層し、裏面の表面に、おもて面側のＮｉめっき層の膜応力の３倍以上となるようにＮｉ膜を形成する方法が提案されている（例えば、下記特許文献１参照。）。
Furthermore, an Al electrode, a nickel (Ni) plating layer, and a gold (Au) plating layer are arranged in this order on the front surface of the Si substrate so that the Si substrate does not warp when manufacturing a device. There has been proposed a method of laminating and forming a Ni film on the surface of the back surface so as to be 3 times or more the film stress of the Ni plating layer on the front surface side (see, for example,
しかしながら、従来の技術においては、Ｓｉ基板の表面に、多くのダングリングボンドが存在する。ダングリングボンドは、原子の未結合手であり、ダングリングボンド上では電子が不安定なため、化学的に活性となる。したがって、スパッタリングによってＳｉ基板の表面に、Ａｌ粒子をスパッタした際に、このＳｉ基板の表面のダングリングボンドと、スパッタされたＡｌ粒子のダングリングボンドとが結合する。このとき、軌道のひずみ等、Ｓｉ原子の格子定数とＡｌ原子の格子定数との相違によって界面エネルギーが生じ、Ｓｉ基板の界面に蓄積される。さらに、この系において、例えば基板温度が高い等、結晶再配列に必要なエネルギーを有している場合、Ｓｉ基板の界面に蓄積された界面エネルギーが開放されるため、スパッタ中にＡｌ原子の再配列が起きる。このため、面方位が（１００）面のＳｉ基板に、例えば面積が数ｍｍ2以上の大面積で、例えば厚さが３μｍ以上の厚いＡｌ膜を、スパッタリングによって成膜した際には、Ｓｉ基板の表面に、例えば数ｍｍ〜数ｃｍの間隔で、（１１１）面、（１０１）面、（００１）面等の異なる面方位の結晶面がモザイク状に共存するＡｌ膜が形成される。 However, in the prior art, many dangling bonds exist on the surface of the Si substrate. A dangling bond is a dangling bond of an atom, and an electron is unstable on the dangling bond. Therefore, when Al particles are sputtered onto the surface of the Si substrate by sputtering, the dangling bonds on the surface of the Si substrate and the dangling bonds of the sputtered Al particles are combined. At this time, interfacial energy is generated due to the difference between the lattice constant of Si atoms and the lattice constant of Al atoms, such as orbital distortion, and is accumulated at the interface of the Si substrate. Further, in this system, when the energy necessary for crystal rearrangement is obtained, for example, when the substrate temperature is high, the interfacial energy accumulated at the interface of the Si substrate is released. Array occurs. For this reason, when a thick Al film having an area of, for example, several mm 2 or more, for example, a thickness of 3 μm or more is formed on a Si substrate having a (100) plane orientation by sputtering, the Si substrate An Al film in which crystal planes with different plane orientations such as the (111) plane, the (101) plane, and the (001) plane coexist in a mosaic pattern is formed on the surface of, for example, at intervals of several mm to several cm.
図３は、従来の製造方法によってＳｉ基板の表面に形成されたＡｌ膜の面方位を示す平面図である。また、図４は、図３の一部を拡大した拡大図である。なお、図４においては、図３の一部を５０倍に拡大している。図３においては、最も色の薄い領域が（１１１）面であり、つぎに色の薄い領域が（００１）面であり、最も色の濃い領域が（１０１）面である。図３および図４に示すように、従来の方法によれば、Ｓｉ基板１の表面に形成されたＡｌ膜２には、（１１１）面と、（００１）面と、（１０１）面と、が混在している。
FIG. 3 is a plan view showing the plane orientation of the Al film formed on the surface of the Si substrate by the conventional manufacturing method. FIG. 4 is an enlarged view of a part of FIG. In FIG. 4, a part of FIG. 3 is enlarged 50 times. In FIG. 3, the lightest color area is the (111) plane, the lightest color area is the (001) plane, and the darkest area is the (101) plane. As shown in FIGS. 3 and 4, according to the conventional method, the
また、図５は、従来の製造方法によってＡｌ膜の表面に形成されたＮｉめっき層の構造を示す拡大図である。図５においては、図３に示すＳｉ基板にＡｌ膜とＮｉめっき層とをこの順に形成した後に、その一部を５０倍に拡大している。図５においては、最も色の濃い領域が（１１１）面であり、つぎに色の濃い領域が（００１）面であり、最も色の薄い領域が（１０１）面である。ここで、Ｎｉめっき層の密度は、（１１１）面が最も大きく、ついで（１０１）面、（００１）面の順に小さくなる。 FIG. 5 is an enlarged view showing the structure of the Ni plating layer formed on the surface of the Al film by the conventional manufacturing method. In FIG. 5, after an Al film and a Ni plating layer are formed in this order on the Si substrate shown in FIG. 3, a part thereof is enlarged 50 times. In FIG. 5, the darkest area is the (111) plane, the darkest area is the (001) plane, and the lightest area is the (101) plane. Here, the density of the Ni plating layer is the largest in the (111) plane, and then decreases in the order of the (101) plane and the (001) plane.
このように、従来の方法によって形成されたＡｌ膜の表面に、例えば無電解めっき処理によってＮｉめっき層を成長させた場合、Ｎｉめっき層の厚さや密度が不均質になる。その理由は、以下の通りである。すなわち、Ａｌ膜の表面にＮｉめっき層を成長させる場合、一般的に薬液処理によってＡｌ原子を亜鉛（Ｚｎ）原子で置換した析出核をＡｌ膜の表面に形成して、この析出核をスターターとしてＮｉを成長させる。このとき、Ｚｎ原子の析出核の密度が、Ａｌ膜の面方位に依存するため、例えばＡｌ膜の面方位が（１１１）面の領域において、Ｎｉの成長率が最も大きくなり、形成されるＮｉめっき層の密度が最も大きくなる。しかしながら、Ａｌ膜に複数の面方位が混在する場合、異なる面方位の領域でＮｉの成長率が異なるため、形成されるＮｉめっき層の厚さや密度が不均質になるからである。そして、Ｎｉめっき層の厚さや密度が異なると、デバイスの特性が変動するという問題がある。 Thus, when a Ni plating layer is grown on the surface of an Al film formed by a conventional method, for example, by electroless plating, the thickness and density of the Ni plating layer become inhomogeneous. The reason is as follows. That is, when a Ni plating layer is grown on the surface of an Al film, a precipitation nucleus in which Al atoms are substituted with zinc (Zn) atoms is generally formed on the surface of the Al film by chemical treatment, and this precipitation nucleus is used as a starter. Ni is grown. At this time, since the density of precipitation nuclei of Zn atoms depends on the plane orientation of the Al film, for example, in the region where the plane orientation of the Al film is the (111) plane, the growth rate of Ni becomes the largest and Ni formed The density of the plating layer is maximized. However, when a plurality of plane orientations coexist in the Al film, the growth rate of Ni is different in regions having different plane orientations, so that the thickness and density of the formed Ni plating layer are not uniform. And when the thickness and density of the Ni plating layer are different, there is a problem that the characteristics of the device fluctuate.
このような問題を解消するため、基板の温度やスパッタリングのレート等を調整して、スパッタされるＡｌ粒子のエネルギーを低くする方法が提案されている。しかしながら、Ａｌ粒子のエネルギーは、Ａｌのスパッタターゲットに蓄積された熱等の影響を受けるため、安定した条件でＡｌ膜を成膜することが困難であった。 In order to solve such a problem, a method has been proposed in which the temperature of the substrate, the sputtering rate, and the like are adjusted to lower the energy of the Al particles to be sputtered. However, since the energy of Al particles is affected by heat accumulated in the Al sputtering target, it is difficult to form an Al film under stable conditions.
さらに、Ａｌ膜をスパッタした後に、Ｓｉとのシンタリングや応力緩和等のために、例えば４００℃程度の温度で熱処理を行うことが一般的である。しかしながら、熱処理の際に、Ａｌ膜の中に空洞（ボイド）が生じるという問題がある。 Further, after sputtering the Al film, heat treatment is generally performed at a temperature of about 400 ° C. for sintering with Si, stress relaxation, and the like. However, there is a problem that voids are generated in the Al film during the heat treatment.
ここで、ボイドは、Ａｌが酸化するときに生じるＡｌの結晶欠陥が、熱ストレスによる推進力によって、系のエネルギーを最小化するように移動し、集積し、成長するために生じると考えられている。通常、Ａｌ膜上に吸着された酸素は、表面拡散長が短いため、相対的に、小さく、密集した島として存在する。しかしながら、高温下でＡｌ膜上に吸着された酸素分子は熱エネルギーを有しているため、Ａｌ膜の表面で長い拡散長を持ち、相対的に、大きく、分散した島となって存在することとなる。このような酸素による島の大きさが臨界点を超えると熱処理の間にボイドとして成長すると考えられる。このボイドは、酸素濃度が高く、熱処理温度が高いほど大きくなる。 Here, it is considered that voids are generated because Al crystal defects generated when Al is oxidized move, accumulate, and grow so as to minimize the energy of the system by the driving force due to thermal stress. Yes. Usually, oxygen adsorbed on the Al film is relatively small and exists as a dense island due to its short surface diffusion length. However, oxygen molecules adsorbed on the Al film at high temperatures have thermal energy, so they have a long diffusion length on the surface of the Al film and exist as relatively large and dispersed islands. It becomes. It is considered that when the size of such an oxygen island exceeds a critical point, it grows as a void during the heat treatment. This void becomes larger as the oxygen concentration is higher and the heat treatment temperature is higher.
図６は、ボイドについて示す断面図である。図６に示すように、従来の方法によれば、Ｓｉ基板１の表面に形成されたＡｌ膜２の中に、ボイド４が形成される。このようなボイド４は、Ｎｉの無電解めっき処理を行う際に、エッチングされることで欠陥となる。また、このとき、ボイド４にＮｉが進入して、局部ストレスの発生源になる。これによって、製品の品質に悪影響を及ぼすという問題がある。また、ボイド４がＳｉ基板１に接すると、ボイド４の中にＮｉが入った際に、デバイスの特性が変動してしまうという問題がある。
FIG. 6 is a cross-sectional view showing the void. As shown in FIG. 6, according to the conventional method, the void 4 is formed in the
この発明は、上述した従来技術による問題点を解消するため、素子の特性の変動を抑えることのできる半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that can suppress fluctuations in element characteristics in order to eliminate the above-described problems caused by the prior art.
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、シリコン基板の表面に１ｎｍ以下の厚さの酸化膜を形成して前記酸化膜の酸素原子と前記シリコン基板の表面のシリコン原子とを結合し、前記シリコン基板の表面のシリコン原子のダングリングボンドを終端する酸化膜形成工程と、前記酸化膜の表面に、アルミニウム電極を形成する電極形成工程と、を含むことを特徴とする。 To solve the above problems and achieve an object, a method of manufacturing a semiconductor device according to this invention, the oxygen atoms of the oxide film to form an oxide film of a thickness of less than 1nm to the surface of the silicon substrate An oxide film forming step of bonding silicon atoms on the surface of the silicon substrate and terminating dangling bonds of silicon atoms on the surface of the silicon substrate ; an electrode forming step of forming an aluminum electrode on the surface of the oxide film; It is characterized by including.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電極形成工程の後に、前記アルミニウム電極の表面に、ニッケル膜を形成するニッケル膜形成工程を含むことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, after the electrode forming step, the surface of the aluminum electrode, characterized in that it comprises a nickel film forming step of forming a nickel film.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ニッケル膜形成工程においては、前記ニッケル膜を、無電解めっき処理により形成することを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the nickel film forming step, the nickel film, and forming by the electroless plating process.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電極形成工程においては、前記アルミニウム電極を、スパッタリングによってアルミニウム膜を成膜することで形成することを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the electrode forming step, the aluminum electrode, and forming by an aluminum film by sputtering.
この発明によれば、シリコン基板の表面に、全面が同一の（１１１）面方位のアルミニウム膜を形成することができる。このため、アルミニウム膜の表面に形成するニッケルめっき層の密度および厚さを均一にすることができる。 According to this invention, the surface of the silicon substrate, the entire surface can form an aluminum film of the same (111) plane orientation. For this reason, the density and thickness of the nickel plating layer formed on the surface of the aluminum film can be made uniform.
本発明にかかる半導体装置の製造方法によれば、素子の特性の変動を抑えることができるという効果を奏する。 According to the method for manufacturing a semiconductor device according to the present invention, it is possible to suppress fluctuations in element characteristics.
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 Exemplary embodiments of a method for manufacturing a semiconductor device according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that, in the following description of the embodiments and all the attached drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
（実施の形態）
図１または図２は、本実施の形態にかかる半導体装置の製造方法について順に示す断面図である。本実施の形態においては、大きさが例えば６インチで、面方位が（１００）面のＳｉ基板を用いている。まず、図１に示すように、このＳｉ基板１に、例えば５ｖｏｌ％の過酸化水素によって、例えば２５℃の温度で、３０分間の浸漬処理を行い、Ｓｉ基板１の表面に、例えば０．７ｎｍの厚さの酸化膜１０を成長させる。この酸化膜１０が、Ｓｉ基板１のダングリングボンドと結合し、ダングリングボンドを終端する。上記過酸化水素水溶液にアンモニアを含ませてもよい。
(Embodiment)
FIG. 1 or FIG. 2 is a cross-sectional view sequentially illustrating a method for manufacturing a semiconductor device according to this embodiment. In the present embodiment, a Si substrate having a size of, for example, 6 inches and a (100) plane is used. First, as shown in FIG. 1, the
ここで、酸化膜１０の厚さは、１ｎｍ以下であればよい。その理由は、Ｓｉ基板１の表面に酸化膜１０を形成することでコンタクト抵抗が上がるが、酸化膜１０の厚さを１ｎｍ以下とすると、後にＳｉ基板１の表面にＡｌ膜を形成した際に、Ａｌ膜とＳｉ基板１との界面のコンタクト抵抗が、酸化膜１０が形成されていない場合の１．４倍以内となるからである。このコンタクト抵抗の変化は、素子の特性にほとんど影響を与えない程度である。また、酸化膜１０の厚さが１ｎｍ以下であると、Ｓｉ基板１の表面に形成された酸化膜１０が、後の熱処理においてＡｌ膜に溶けてしまうからである。
Here, the thickness of the
ついで、図２に示すように、酸化膜１０の表面に、ＡｌＳｉ電極等のＡｌ電極となるＡｌ膜２を、例えば１μｍ／毎分の成膜レート、２００℃の基板温度で、スパッタリングにより成膜する。あるいは、酸化膜１０の表面に、ＡｌＳｉ電極等のＡｌ電極となるＡｌ膜２を、例えば蒸着法によって成膜する。
Next, as shown in FIG. 2, an
このように本実施の形態によれば、Ｎｉめっき層３の密度および厚さが全面で均一となるため、素子の特性の変動を抑えることができる。
As described above, according to the present embodiment, since the density and thickness of the
以上のように、本発明にかかる半導体装置の製造方法は、半導体基板に電極を形成するのに有用であり、特に、表面積の大きい電極を形成するのに適している。 As described above, the method for manufacturing a semiconductor device according to the present invention is useful for forming an electrode on a semiconductor substrate, and is particularly suitable for forming an electrode having a large surface area.
１ シリコン基板
２ アルミニウム膜
１０ 酸化膜
1
Claims (2)
前記酸化膜の表面に、スパッタリングでアルミニウム電極を形成する電極形成工程と、
前記電極形成工程の後に、前記アルミニウム電極の表面に、無電解めっき処理によりニッケル膜を形成するニッケル膜形成工程と、
を含み、
前記シリコン基板の面方位は（１００）面であり、
前記アルミニウム電極の面方位は全面が（１１１）面であることを特徴とする半導体装置の製造方法。 An oxide film having a thickness of 1 nm or less is formed on the surface of the silicon substrate to bond oxygen atoms of the oxide film and silicon atoms on the surface of the silicon substrate, and form dangling bonds of silicon atoms on the surface of the silicon substrate. Terminating oxide film forming step;
An electrode forming step of forming an aluminum electrode by sputtering on the surface of the oxide film;
A nickel film forming step of forming a nickel film on the surface of the aluminum electrode by electroless plating after the electrode forming step;
Only including,
The plane orientation of the silicon substrate is a (100) plane,
2. A method of manufacturing a semiconductor device, wherein the plane orientation of the aluminum electrode is a (111) plane .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009225616A JP5672685B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009225616A JP5672685B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077201A JP2011077201A (en) | 2011-04-14 |
| JP5672685B2 true JP5672685B2 (en) | 2015-02-18 |
Family
ID=44020899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009225616A Expired - Fee Related JP5672685B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5672685B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7027066B2 (en) * | 2017-08-24 | 2022-03-01 | ルネサスエレクトロニクス株式会社 | Semiconductor devices and their manufacturing methods |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629427B2 (en) * | 1990-09-25 | 1997-07-09 | 日産自動車株式会社 | Method of forming aluminum film |
| JPH0786220A (en) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | Method of cleaning semiconductor wafer |
| JPH09320983A (en) * | 1996-06-01 | 1997-12-12 | Nissan Motor Co Ltd | Manufacture of semiconductor device |
| JP3444787B2 (en) * | 1998-06-19 | 2003-09-08 | 三井金属鉱業株式会社 | Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components |
| KR100343144B1 (en) * | 1999-10-06 | 2002-07-05 | 윤종용 | Thin film formation method using atomic layer deposition |
| JP3621321B2 (en) * | 2000-01-17 | 2005-02-16 | Ｎｅｃエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP2004068086A (en) * | 2002-08-07 | 2004-03-04 | Meltex Inc | Aluminum alloy and electronic device |
| JP3767585B2 (en) * | 2003-07-11 | 2006-04-19 | 株式会社デンソー | Semiconductor device |
| JP5098295B2 (en) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
-
2009
- 2009-09-29 JP JP2009225616A patent/JP5672685B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011077201A (en) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5199057B2 (en) | Semiconductor device manufacturing method, stacked structure manufacturing method, semiconductor wafer, and stacked structure. | |
| CN108028183B (en) | SiC composite substrate and method for producing same | |
| JP3416163B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP6602976B2 (en) | Semiconductor substrate body and method for separating functional layer thereon | |
| US9773940B2 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
| TW201724179A (en) | Production of SiC composite substrate | |
| JP2012197213A (en) | Method of manufacturing semiconductor wafer, composite base and composite substrate | |
| US10332853B2 (en) | Bonding structure and method for producing bonding structure | |
| JP5620724B2 (en) | Semiconductor device manufacturing method, stacked structure manufacturing method, semiconductor wafer, and stacked structure. | |
| JP2006237235A (en) | Manufacturing method of semiconductor wafer | |
| JP4370862B2 (en) | Laminated substrate cleaning method and substrate laminating method | |
| JP5672685B2 (en) | Manufacturing method of semiconductor device | |
| JP6146042B2 (en) | Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same | |
| JP2007142291A (en) | Semiconductor structure and its growing method | |
| JP5575444B2 (en) | Manufacturing method of semiconductor device | |
| JP2019197873A (en) | Nitride semiconductor template and device manufactured using the same | |
| JP5598321B2 (en) | Manufacturing method of semiconductor device | |
| JP2007214199A (en) | Semiconductor substrate and its manufacturing method | |
| TWI221001B (en) | A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate | |
| JPH10229218A (en) | Manufacture of nitride semiconductor substrate and nitride semiconductor substrate | |
| WO2023079824A1 (en) | Semiconductor device, and manufacturing method for same | |
| WO2024058180A1 (en) | Substrate for forming semiconductor device, semiconductor laminated structure, semiconductor device, method for manufacturing substrate for forming semiconductor device, method for manufacturing semiconductor laminated structure, and method for manufacturing semiconductor device | |
| TWI221009B (en) | A method for growing Ge epitaxial layers on Si substrate | |
| TW202316494A (en) | Provisionally bonded wafer and method for producing same | |
| JP2007208189A (en) | Semiconductor substrate and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5672685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |