JP5670153B2 - データ取込みシステム及びその校正方法 - Google Patents
データ取込みシステム及びその校正方法 Download PDFInfo
- Publication number
- JP5670153B2 JP5670153B2 JP2010240108A JP2010240108A JP5670153B2 JP 5670153 B2 JP5670153 B2 JP 5670153B2 JP 2010240108 A JP2010240108 A JP 2010240108A JP 2010240108 A JP2010240108 A JP 2010240108A JP 5670153 B2 JP5670153 B2 JP 5670153B2
- Authority
- JP
- Japan
- Prior art keywords
- dac
- daq
- resolution
- daq system
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000005259 measurement Methods 0.000 claims description 43
- 238000012545 processing Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001915 proofreading effect Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000011088 calibration curve Methods 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
- G01D18/008—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00 with calibration coefficients stored in memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/12—Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
(2)上記DAQシステムを最初に校正するには;複数の電気信号の第1セットを上記基準ソースから上記DAQに送り、上記DAQシステムからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に第1ソフトウェア校正を適用し;さらに、上記DACを最初に校正するには;複数のデジタル符号ワードを上記DACに送って得た複数のデータ・ポイントの第2セットを発生して、上記DAQシステムから複数の出力電気信号の第2セットを発生し、上記DAQシステムからの複数の出力電気信号の第2セットを測定し、上記第1ソフトウェア補正を適用し、上記DAQシステムを校正するための上記ソースとしての上記DACを用いるために上記複数のデータ・ポイントの第2セットを蓄積する概念1のデータ取込みシステム。
(3)第1組の校正係数を発生することは、上記複数のデータ・ポイントの第1セットに曲線をフィットさせ、上記曲線の傾斜及びオフセットを求める概念2のデータ取込みシステム。
(4)上記複数のデータ・ポイントの第1セットに曲線をフィットさせることに、最小二乗適合アルゴリズムを用いる概念3のデータ取込みシステム。
(5)上記DAQシステムを校正するソースとして上記DACを用いることは、上記複数のデータ・ポイントの第2セットにおける各デジタル符号ワードを発生して、それを上記DACに供給し、上記DACの出力が上記DAQシステムの入力に結合し;上記DAQシステムからの対応する測定出力に各々を記録し;上記デジタル符号ワード及び対応する測定出力信号から複数の校正係数の第2セットを決定し;上記複数の校正係数の第2セットに基づいて、上記DAQシステムの複数の測定値に対する上記第1ソフトウェア補正に対して、第2ソフトウェア補正を適用する概念2のデータ取込みシステム。
(6)上記DAQシステムが多チャネルであり、各チャネルが複数のデータ・ポイントの第1セット、第1ソフトウェア補正、複数の校正係数の第1セット及び複数のデータ・ポイントの第2セットを有する概念2のデータ取込みシステム。
(7)1つ以上の上記多チャネルが利得を与える概念6のデータ取込みシステム。
(8)上記DACが低温度係数を有する概念1のデータ取込みシステム。
(9)第1分解能を有し、該第1分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み(DAQ)システムであって、
入力電気信号を受けるように構成された信号チェーンと、
該信号チェーンの入力に結合されたデジタル・アナログ変換器(DAC)であって、該DACが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記DACが上記第1分解能よりも低い第2分解能を有する上記DACと、
上記信号チェーンの出力に結合されたアナログ・デジタル変換器(ADC)と、
上記第1分解能よりも高い分解能の基準ソースによる上記DAQシステムの校正に基づいた上記DAQシステムの複数の測定値に対する第1ソフトウェア補正と、複数のデジタル符号ワードの1セットを上記DACに送り、上記DACから複数の電気信号の1セットを発生して上記信号チェーンへと送り、上記ADCからの複数の出力電気信号の1セットを測定することにより得たデータの1セットとを蓄積するように構成されたメモリと、
少なくとも上記データの1セットに基づいて上記DACを制御し、上記DAQシステムを校正するように構成されたプロセッサとを具え、
上記DAQシステムの校正処理が、
上記データの1セット中の上記デジタル符号ワードのそれぞれを発生して上記DACに供給する処理と、
上記DAQシステムからの対応する測定出力のそれぞれを記録する処理と、
上記DACに供給された上記デジタル符号ワード及び上記測定出力から複数の校正係数の1セットを決定する処理と、
上記複数の校正係数の1セットに基づいて第2ソフトウェア補正を適用し、上記DAQシステムを校正する処理とを具え、
上記第1ソフトウェア補正を生成するための上記第1分解能よりも高い第3分解能を有する基準ソースにより上記DAQシステムを最初に校正するデータ取込みシステム。
(10)最小二乗適合アルゴリズムを用いて、上記デジタル符号ワード及び測定出力から上記校正係数を決定する概念11のシステム。
(11)上記DACは低温度係数である概念11のシステム。
(12)上記信号チェーンが多チャネルを具え、1組の校正係数を各チャネル毎に蓄積する概念11のシステム。
(13)上記信号チェーン内の1つ以上のチャネルが利得を有する概念12のシステム。
(14)上記第1分解能よりも高い第3分解能の上記基準ソースによる校正は、複数の電気信号の第1セットを上記基準ソースから上記信号チェーンに送ると共に上記ADCからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に上記第1ソフトウェア補正を適用する概念9のシステム。
(15)データ取込み(DAQ)システムよりも低い分解能の基準ソースを用いて上記DAQシステムを校正する方法であって、
上記DAQシステムよりも高い分解能の高精度基準ソースにより上記DAQシステムを予め校正し、上記DAQシステムよりも低い分解能を有するデジタル・アナログ変換器(DAC)に複数のデジタル符号ワードのそれぞれを送って、上記DAQシステムに入力する複数の電気信号の第1セットを上記DACから生成することによって、複数のデジタル符号ワード及び対応する複数の測定DAQシステム出力信号から成るデータの第1セットを得た上で、該データの第1セットを参照する処理と、
上記DAQシステムからの複数の出力電気信号の第1セットを測定する処理と、
上記デジタル符号ワードのそれぞれを上記DACに送り、上記DAQシステムへ入力される複数の電気信号の第2セットを上記DACから発生する処理と、
上記DAQシステムからの上記第2セットの上記複数の電気信号のそれぞれを測定する処理と、
データの第2セットとして、上記データの第1セットから生成され測定された複数の出力電気信号のそれぞれ及び測定された上記第2セットの上記複数の電気信号のそれぞれとを記録する処理と、
上記データの第2セットを曲線に適合させる処理と、
上記曲線から校正係数を決定する処理と、
少なくとも上記決定した校正係数に基づいて上記DAQシステムにソフトウェア補正を適用する方法。
(16)DAQシステムが多チャネルを具え、各チャネルが独立に校正される概念15の方法。
(17)上記チャネルの1つ以上が利得を提供する概念16の方法。
(18)上記DAQシステムの予めの校正は;上記高精度基準ソースから複数の電気信号の基準セットを上記DAQシステムに送ると共に上記DAQシステムからの複数の出力電気信号の基準セットを測定して得た複数のデータ・ポイントの基本セットを発生し;上記複数のデータ・ポイントの基本セットから上記DAQシステム用の複数の校正係数の基準セットを発生し;上記複数の校正係数の基準セットに基づいて上記DAQシステムの複数の測定値に基準ソフトウェア補正を適用する概念15の方法。
(19)上記DACが低温度係数を有する概念15の方法。
(20)最小二乗適合アルゴリズムを用いて、上記データを上記曲線に適合させる概念15の方法。
112 デジタル・アナログ変換器
114 信号チェーン
116 アナログ・デジタル変換器
118 メモリ
119 プロセッサ
120 正確なソース
Claims (3)
- デジタル・アナログ変換器(DAC)を具え、第1分解能を有するデータ取込み(DAQ)システムであって、
上記DACが、上記第1分解能よりも低い分解能を有し、上記第1分解能よりも高い分解能を有する基準ソースを用いて上記DAQシステム及び上記DACを最初に校正した後において、上記DAQシステムを再校正するソースとして利用されるよう構成され、
前記DAQシステムの最初の校正が、
複数の電気信号の第1セットを上記基準ソースから上記DAQに送り、上記DAQシステムからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生することと、
上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生することと、
上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に第1ソフトウェア校正を適用することからなり、更に、
上記DACの最初の校正が、
複数のデジタル符号ワードを上記DACに送って得た複数のデータ・ポイントの第2セットを発生して、上記DACから上記DAQシステムへの複数の電気信号の第2セットを発生し、上記DAQシステムからの複数の出力電気信号の第2セットを測定することと、
上記DAQシステムを校正するための上記ソースとしての上記DACを用いるために上記複数のデータ・ポイントの第2セットを蓄積することからなり、次いで、
上記DAQシステムを校正するための上記ソースとして上記DACを用いることが、
上記複数のデータ・ポイントの第2セットを得るための用いられる各デジタル符号ワードを発生して、該デジタル符号ワードを上記DACに供給し、上記DACの出力が上記DAQシステムの入力に結合することと、
上記DAQシステムからの対応する測定出力の各々を記録することと、
上記デジタル符号ワード及び対応する測定出力信号から複数の校正係数の第2セットを決定することと、
上記複数の校正係数の第2セットに基づいて、上記DAQシステムの複数の測定値に対する上記第1ソフトウェア補正に対して、第2ソフトウェア補正を適用することからなることを特徴とするデータ取込みシステム。 - 第1分解能を有し、該第1分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み(DAQ)システムであって、
入力電気信号を受けるように構成された信号チェーンと、
該信号チェーンの入力に結合されたデジタル・アナログ変換器(DAC)であって、該DACが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記DACが上記第1分解能よりも低い第2分解能を有する上記DACと、
上記信号チェーンの出力に結合されたアナログ・デジタル変換器(ADC)と、
上記第1分解能よりも高い分解能の基準ソースによる上記DAQシステムの校正に基づいた上記DAQシステムの複数の測定値に対する第1ソフトウェア補正と、複数のデジタル符号ワードの1セットを上記DACに送り、上記DACから複数の電気信号の1セットを発生して上記信号チェーンへと送り、上記ADCからの複数の出力電気信号の1セットを測定することにより得たデータの1セットとを蓄積するように構成されたメモリと、
少なくとも上記データの1セットに基づいて上記DACを制御し、上記DAQシステムを校正するように構成されたプロセッサとを具え、
上記DAQシステムの校正処理が、
上記データの1セット中の上記デジタル符号ワードのそれぞれを発生して上記DACに供給する処理と、
上記DAQシステムからの対応する測定出力のそれぞれを記録する処理と、
上記DACに供給された上記デジタル符号ワード及び上記測定出力から複数の校正係数の1セットを決定する処理と、
上記複数の校正係数の1セットに基づいて第2ソフトウェア補正を適用し、上記DAQシステムを校正する処理とを具え、
上記第1ソフトウェア補正を生成するための上記第1分解能よりも高い第3分解能を有する基準ソースにより上記DAQシステムを最初に校正するデータ取込みシステム。 - データ取込み(DAQ)システムよりも低い分解能の基準ソースを用いて上記DAQシステムを校正する方法であって、
上記DAQシステムよりも高い分解能の高精度基準ソースにより上記DAQシステムを予め校正し、上記DAQシステムよりも低い分解能を有するデジタル・アナログ変換器(DAC)に複数のデジタル符号ワードのそれぞれを送って、上記DAQシステムに入力する複数の電気信号の第1セットを上記DACから生成し、上記DAQシステムからの複数の出力電気信号の第1セットを測定することによって、複数のデジタル符号ワード及び対応する複数の測定DAQシステム出力信号から成るデータの第1セットを得た上で、該データの第1セットを参照する処理と、
上記デジタル符号ワードのそれぞれを上記DACに送り、上記DAQシステムへ入力される複数の電気信号の第2セットを上記DACから発生する処理と、
上記DAQシステムからの上記第2セットの上記複数の電気信号のそれぞれを測定する処理と、
データの第2セットとして、上記データの第1セットから生成され測定された複数の出力電気信号のそれぞれ及び測定された上記第2セットの上記複数の電気信号のそれぞれとを記録する処理と、
上記データの第2セットを曲線に適合させる処理と、
上記曲線から校正係数を決定する処理と、
少なくとも上記決定した校正係数に基づいて上記DAQシステムにソフトウェア補正を適用する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN2592/CHE/2009 | 2009-10-26 | ||
IN2592CH2009 | 2009-10-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011109653A JP2011109653A (ja) | 2011-06-02 |
JP2011109653A5 JP2011109653A5 (ja) | 2014-06-19 |
JP5670153B2 true JP5670153B2 (ja) | 2015-02-18 |
Family
ID=43734119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010240108A Active JP5670153B2 (ja) | 2009-10-26 | 2010-10-26 | データ取込みシステム及びその校正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9671485B2 (ja) |
EP (1) | EP2333569B1 (ja) |
JP (1) | JP5670153B2 (ja) |
CN (1) | CN102062618B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102998611A (zh) * | 2011-09-09 | 2013-03-27 | 中国航天科工集团第三研究院第八三五八研究所 | 一种对包含adc和dac的电路的快速检测方法 |
DE102013223021A1 (de) * | 2013-11-12 | 2015-05-13 | Msa Europe Gmbh | Vorrichtung zur Fehlerdetektion und / oder Identifizierung mindestens einer Sensorvorrichtung |
CN104729556B (zh) * | 2013-12-24 | 2017-04-19 | 杭州士兰微电子股份有限公司 | 传感器校准装置和方法 |
CN104678896B (zh) * | 2015-02-11 | 2018-06-08 | 北京配天技术有限公司 | 数模转换器的校正装置、方法以及数控*** |
CN105116359B (zh) * | 2015-09-15 | 2018-04-17 | 国网冀北电力有限公司电力科学研究院 | 用电信息采集终端检测装置及*** |
TWI580194B (zh) * | 2015-09-24 | 2017-04-21 | 瑞昱半導體股份有限公司 | 具有自我校正機制的晶片與其校正方法 |
CN105607574A (zh) * | 2016-02-04 | 2016-05-25 | 天津市英贝特航天科技有限公司 | 自适应模拟量校准装置 |
US9729163B1 (en) * | 2016-08-30 | 2017-08-08 | Qualcomm Incorporated | Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter |
CN107846222B (zh) * | 2017-11-16 | 2021-02-12 | 上海华虹集成电路有限责任公司 | 一种数字模拟转换器增益自校准电路 |
CN108508385A (zh) * | 2018-03-06 | 2018-09-07 | 东南大学 | 一种低成本高精度自动校正方法 |
CN112217517A (zh) * | 2020-10-09 | 2021-01-12 | 珠海零边界集成电路有限公司 | 一种调节数字模拟转换器的方法及相关设备 |
CN112362955A (zh) * | 2020-10-22 | 2021-02-12 | 深圳力维智联技术有限公司 | 基于自校准的adc采集方法、装置、设备及存储介质 |
US11658670B2 (en) * | 2021-01-28 | 2023-05-23 | Avago Technologies International Sales Pte. Limited | System and method of digital to analog conversion adaptive error cancelling |
CN113125940B (zh) * | 2021-04-16 | 2022-08-23 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
CN113884931B (zh) * | 2021-10-28 | 2023-06-23 | 傲普(上海)新能源有限公司 | 一种bms***的时间漂移补偿方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51138376A (en) * | 1975-05-27 | 1976-11-29 | Fujitsu Ltd | A-d converter checking system |
JPS6158323A (ja) | 1984-08-30 | 1986-03-25 | Nec Corp | デ−タ変換器の試験方法 |
US4612533A (en) * | 1985-06-12 | 1986-09-16 | The United States Of America As Represented By The Secretary Of The Air Force | Harmonic distortion reduction technique for data acquistion |
JPH0346822A (ja) * | 1989-07-14 | 1991-02-28 | Matsushita Electric Ind Co Ltd | アナログ・デジタル信号変換器の測定装置 |
JPH03216022A (ja) | 1990-01-20 | 1991-09-24 | Fujitsu Ltd | 音声符号化/復号化装置 |
US5488368A (en) * | 1993-05-28 | 1996-01-30 | Technoview Inc. | A/D converter system and method with temperature compensation |
JPH0793178A (ja) | 1993-09-20 | 1995-04-07 | Mitsubishi Electric Corp | マイクロコンピュータ診断装置 |
JP2878602B2 (ja) | 1994-07-07 | 1999-04-05 | 三菱電機株式会社 | アナログ出力装置 |
JPH10145231A (ja) | 1996-11-06 | 1998-05-29 | Mitsubishi Electric Corp | A/d変換装置及びd/a変換装置におけるデータ補正方法 |
JP3389815B2 (ja) | 1997-04-28 | 2003-03-24 | 安藤電気株式会社 | アナログ測定ユニットのデジタルキャリブレーション方法 |
US6127955A (en) * | 1998-11-20 | 2000-10-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for calibrating analog-to-digital conversion |
JP2001077691A (ja) | 1999-09-03 | 2001-03-23 | Seiko Epson Corp | 半導体集積回路のテスト方法及び情報記憶媒体 |
JP2002111494A (ja) | 2000-09-26 | 2002-04-12 | Sony Corp | 半導体装置及びその方法 |
JP3626702B2 (ja) | 2001-06-11 | 2005-03-09 | 三菱電機株式会社 | Ad変換装置 |
US7064547B1 (en) * | 2004-06-21 | 2006-06-20 | General Electric Company | Method and apparatus of M/r imaging with coil calibration data acquisition |
JP2006086681A (ja) * | 2004-09-15 | 2006-03-30 | Yaskawa Electric Corp | A/d変換装置のデータ補正装置およびデータ補正方法 |
US7511468B2 (en) * | 2006-11-20 | 2009-03-31 | Mceachern Alexander | Harmonics measurement instrument with in-situ calibration |
-
2010
- 2010-10-25 US US12/911,475 patent/US9671485B2/en active Active
- 2010-10-26 JP JP2010240108A patent/JP5670153B2/ja active Active
- 2010-10-26 CN CN201010533839.3A patent/CN102062618B/zh active Active
- 2010-10-26 EP EP10188959.0A patent/EP2333569B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110098956A1 (en) | 2011-04-28 |
EP2333569B1 (en) | 2016-04-13 |
US9671485B2 (en) | 2017-06-06 |
CN102062618B (zh) | 2015-04-29 |
CN102062618A (zh) | 2011-05-18 |
JP2011109653A (ja) | 2011-06-02 |
EP2333569A1 (en) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670153B2 (ja) | データ取込みシステム及びその校正方法 | |
JP2011109653A5 (ja) | ||
US7146283B2 (en) | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities | |
US7710303B2 (en) | Analog-to-digital converter offset and gain calibration using internal voltage references | |
TWI580194B (zh) | 具有自我校正機制的晶片與其校正方法 | |
US6975950B2 (en) | Variable resolution digital calibration | |
US8723711B1 (en) | Stair-step voltage ramp module including programmable gain amplifier | |
US10574247B1 (en) | Digital-to-analog converter transfer function modification | |
JP4745809B2 (ja) | 電流電圧印加・測定装置及び半導体検査装置 | |
KR100909660B1 (ko) | 센서측정회로의 오차보정장치 및 그 방법 | |
US9182245B2 (en) | Calibration and compensation method and apparatus for resistive sensor measurement bridge | |
US6989663B2 (en) | Flatness correction | |
KR20090085283A (ko) | 아날로그 디지털 변환기의 오차 보정 장치 및 방법 | |
CN102594276A (zh) | 仪表放大器的增益校准***及增益校准方法 | |
US6704673B2 (en) | System and method for improving linearity and reducing digitization artifacts in a data analysis system | |
CN117572321B (zh) | 电压比率超量程自校准方法、计算机设备和存储介质 | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
Hariharan et al. | A method for ADC error testing and its Compensation in Ratiometric Measurements | |
CN116338324B (zh) | 一种电阻测量电路、方法、万用表及存储介质 | |
KR101750699B1 (ko) | Dac 회로를 이용한 adc 회로 상태 모니터링 방법 | |
Vargha et al. | Nonlinear model based calibration of A/D converters | |
JP4322660B2 (ja) | Daコンバータ | |
KR20140144511A (ko) | 오프셋 보정 방법 및 장치 | |
Možek et al. | Adaptive Calibration and Quality Control of Smart Sensors | |
JP2008304426A (ja) | 任意波形発生器および半導体テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140305 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140402 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140407 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141010 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5670153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |