JP5661262B2 - 成膜方法および成膜装置 - Google Patents

成膜方法および成膜装置 Download PDF

Info

Publication number
JP5661262B2
JP5661262B2 JP2009177382A JP2009177382A JP5661262B2 JP 5661262 B2 JP5661262 B2 JP 5661262B2 JP 2009177382 A JP2009177382 A JP 2009177382A JP 2009177382 A JP2009177382 A JP 2009177382A JP 5661262 B2 JP5661262 B2 JP 5661262B2
Authority
JP
Japan
Prior art keywords
gas
film
zirconia
source gas
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009177382A
Other languages
English (en)
Other versions
JP2010067958A (ja
Inventor
義弘 石田
義弘 石田
原田　豪繁
豪繁 原田
卓也 菅原
卓也 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009177382A priority Critical patent/JP5661262B2/ja
Publication of JP2010067958A publication Critical patent/JP2010067958A/ja
Application granted granted Critical
Publication of JP5661262B2 publication Critical patent/JP5661262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体ウエハ等の被処理基板上にジルコニア系膜を成膜する成膜方法および成膜装置に関する。
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されている。それにともなって、ＤＲＡＭ等に用いるキャパシタの容量の上昇が求められており、誘電体膜の高誘電率化が求められている。このような誘電体膜は、より高い誘電率を得るために、結晶化させることが必要であり、さらにはより結晶性の高い膜が求められている。また、デバイスによっては、サーマルバジェットの制約があり、成膜や結晶化が低温で行える膜が望まれる。
これらの用途に適用可能な高誘電率材料として、酸化ジルコニウム（ＺｒＯ２）膜が検討されている（例えば特許文献１）。
酸化ジルコニウム膜を低温で成膜する手法として、原料ガス（プリカーサ）として例えばテトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）を用い、酸化剤として例えばＯ３ガスを用いて、これらを交互的に供給するＡＬＤプロセスが知られている（例えば特許文献２）。また、酸化ジルコニウムは結晶化しやすく、このような手法により低温で成膜したまま、あるいはその後４５０℃以下の低温でアニールすることにより、デバイスに悪影響を与えることなく結晶化することができる。
特開２００１−１５２３３９号公報 特開２００６−３１０７５４号公報
ところで、このような誘電体膜には誘電率が高いのみならず、リーク電流が低いことも求められているが、上述したように誘電体膜を結晶化すると、結晶粒界からリークする結晶粒界リークによりリーク電流が増大するという問題がある。
本発明はかかる事情に鑑みてなされたものであって、結晶化しており、かつリーク電流も小さいジルコニア系膜を成膜することができる成膜方法および成膜装置を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、真空保持可能な処理容器内に被処理体を挿入し、前記処理容器内を真空に保持した状態とし、前記処理容器内にジルコニウム原料ガスと酸化剤ガスとを交互的に複数回供給して基板上にＺｒＯ２膜を成膜する工程と、前記処理容器内にシリコン原料ガスと酸化剤ガスとを交互的に１回または複数回供給して基板上にＳｉＯ２膜を成膜する工程とを、膜中のＳｉ濃度が１〜４ａｔｍ％になるように供給回数を調整して行い、前記ＺｒＯ２膜成膜の繰り返し回数をｘ回（ｘは複数）とし、前記ＳｉＯ２膜成膜の繰り返し回数をｙ回（ｙは１以上）として、前記ｘ回のＺｒＯ２膜成膜と前記ｙ回のＳｉＯ２膜成膜とを１サイクルとし、このサイクルをｚ回（ｚは１以上）行い所定膜厚のジルコニア系膜を成膜するとともに、前記ｘと前記ｙとを合計した回数に対する前記ｙの比率ｙ／（ｘ＋ｙ）×１００％とジルコニア系膜の膜中のＳｉ濃度との関係を予め把握しておき、ジルコニア系膜の膜中のＳｉ濃度が１〜４ａｔｍ％になるように前記ｘおよび前記ｙを調整し、前記ジルコニウム原料および前記シリコン原料を、それぞれ有機金属化合物ガスとし、前記ジルコニア系膜を成膜する際のプロセス温度を、２００〜３００℃の範囲とし、前記成膜されたジルコニア系膜を、４５０℃以下の温度でアニールし、比誘電率がＳｉを含まないジルコニア系膜よりも高い、ジルコニア結晶を有したジルコニア系膜を形成することを特徴とする成膜方法を提供する。
上記第１の観点において、前記ジルコニア系膜の膜中のＳｉ濃度が２〜４ａｔｍ％になるように前記ｘおよび前記ｙを調整することが好ましい。また、前記ジルコニア系膜は、電圧１Ｖをかけた際のリーク電流が１０ −９ Ａ／ｃｍ２ オーダー以下とすることができる。
また、前記ジルコニウム原料ガスの供給と前記酸化剤ガスの供給との間、および前記シリコン原料ガスの供給と前記酸化剤ガスの供給との間で、前記処理容器内のガスを排出することが好ましい。
さらに、前記酸化剤ガスとしては、Ｏ３ガス、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｏ２ガスとＨ２ガスのラジカルから選択された少なくとも１種を用いることができる。
本発明の第２の観点では、被処理体に対して金属酸化膜を成膜する成膜装置であって、真空保持可能な縦型で筒体状をなす処理容器と、前記被処理体を複数段に保持した状態で前記処理容器内に保持する保持部材と、前記処理容器内を排気する排気機構と、前記処理容器の外周に設けられた加熱装置と、ジルコニウム原料ガスを前記処理容器内に供給するジルコニウム原料ガス供給機構と、シリコン原料ガスを前記処理容器内に供給するシリコン原料ガス供給機構と、前記処理容器内へ酸化剤ガスを供給する酸化剤ガス供給機構と、前記排気機構、前記加熱装置、前記ジルコニウム原料ガス供給機構、前記シリコン原料ガス供給機構および前記酸化剤ガス供給機構を制御する制御機構とを具備し、前記制御機構は、上記第１の観点に係る成膜方法が行なわれるように前記排気機構、前記加熱装置、前記ジルコニウム原料ガス供給機構、前記シリコン原料ガス供給機構および前記酸化剤ガス供給機構を制御することを特徴とする成膜装置を提供する。
本発明によれば、ＡＬＤ的手法によりジルコニアに１〜４ａｔｍ％のシリコンが添加されたジルコニア系膜を成膜することにより、ジルコニア結晶を維持したまま、粒界リークを抑制することができ、高誘電率と低リーク電流を両立させたジルコニア系膜を成膜することができる。
本発明の成膜方法を実施するための成膜装置の一例を示す縦断面図。 本発明の成膜方法を実施するための成膜装置の一例を示す横断面図。 本発明の成膜方法におけるガスの供給のタイミングを示すタイミングチャート。 ＳｉＯ２膜成膜シーケンスの回数の割合とＳｉ濃度との関係を示す図。 膜中のＳｉ濃度と、比誘電率およびリーク電流値との関係を示す図。 サンプル６（Ｓｉ＝０ａｔｍ％）、サンプル１（Ｓｉ＝３．１ａｔｍ％）、サンプル２（Ｓｉ＝５．５ａｔｍ％）の透過型電子顕微鏡（ＴＥＭ）写真。 サンプル６（Ｓｉ＝０ａｔｍ％）とサンプル１（Ｓｉ＝３．１ａｔｍ％）について、電子線回折により結晶構造を確認した結果を示す図。 Ｓｉソースとして３ＤＭＡＳと４ＤＭＡＳを用いた場合のＳｉＯ２膜成膜シーケンスの回数の割合とＳｉ濃度との関係を示す図。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。
図１は本発明の成膜方法を実施するための成膜装置の一例を示す縦断面図、図２は図１の成膜装置を示す横断面図、図３は本発明の成膜方法の一例におけるガスの供給のタイミングを示すタイミングチャートである。なお、図２においては、加熱装置を省略している。
成膜装置１００は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の天井には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハ（以下単にウエハと記す）Ｗを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図２参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
成膜装置１００は、処理容器１内へガス状の酸化剤、例えばＯ３ガスを供給する酸化剤供給機構１４と、処理容器１内へＺｒソースガス（ジルコニウム原料）を供給するＺｒソースガス供給機構１５と、処理容器１内へＳｉソースガス（シリコン原料）を供給するＳｉソースガス供給機構１６とを有している。また、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構２８を有している。
酸化剤供給機構１４は、酸化剤供給源１７と、酸化剤供給源１７から酸化剤を導く酸化剤配管１８と、この酸化剤配管１８に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸化剤分散ノズル１９とを有している。この酸化剤分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向に処理容器１に向けて略均一に酸化剤、例えばＯ３ガスを吐出することができるようになっている。酸化剤としては、Ｏ３ガスの他に、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス等を用いることができる。プラズマ生成機構を設けて酸化剤をプラズマ化して反応性を高めるようにしてもよい。またＯ２ガスとＨ２ガスを用いたラジカル酸化であってもよい。Ｏ３ガスを用いる場合には酸化剤供給源１７としてはＯ３ガスを発生するオゾナイザーを備えたものとする。
Ｚｒソースガス供給機構１５は、液体状のＺｒソース、例えばテトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）が貯留されたＺｒソース貯留容器２０と、このＺｒソース貯留容器２０から液体のＺｒソースを導くＺｒソース配管２１と、Ｚｒソース配管２１に接続され、Ｚｒソースを気化させる気化器２２と、気化器２２で生成されたＺｒソースガスを導くＺｒソースガス配管２３と、このＺｒソースガス配管２３に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＺｒソースガス分散ノズル２４とを有している。気化器２２にはキャリアガスとしてのＮ２ガスを供給するキャリアガス配管２２ａが接続されている。Ｚｒソースガス分散ノズル２４には、その長さ方向に沿って複数のガス吐出孔２４ａが所定の間隔を隔てて形成されており、各ガス吐出孔２４ａから水平方向に処理容器１内に略均一にＺｒソースガスを吐出することができるようになっている。
Ｓｉソースガス供給機構１６は、液体状のＳｉソース、例えばトリ−ジメチルアミノシラン（３ＤＭＡＳ）が貯留されたＳｉソース貯留容器２５と、Ｓｉソース貯留容器２５の周囲に設けられた液体状のＳｉソースを気化するためのヒーター２５ａと、Ｓｉソース貯留容器２５内で気化されたＳｉソースガスを導くＳｉソースガス配管２６と、このＳｉソースガス配管２６に接続され、マニホールド３の側壁を貫通して設けられたＳｉソースガス分散ノズル２７とを有している。Ｓｉソースガス分散ノズル２７には、その長さ方向に沿って複数のガス吐出孔２７ａが所定の間隔を隔てて形成されており、各ガス吐出孔２７ａから水平方向に処理容器１内に略均一にＳｉソースガスを吐出することができるようになっている。
さらに、パージガス供給機構２８は、パージガス供給源２９と、パージガス供給源２９からパージガスを導くパージガス配管３０と、このパージガス配管３０に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル３１とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
酸化剤配管１８には、開閉弁１８ａおよびマスフローコントローラのような流量制御器１８ｂが設けられており、ガス状の酸化剤を流量制御しつつ供給することができるようになっている。また、Ｓｉソースガス配管２６にも、開閉弁２６ａおよびマスフローコントローラのような流量制御器２６ｂが設けられており、Ｓｉソースガスを流量制御しつつ供給することができるようになっている。さらに、パージガス配管３０にも開閉弁３０ａおよびマスフローコントローラのような流量制御器３０ｂが設けられており、パージガスを流量制御しつつ供給することができるようになっている。
上記Ｚｒソース貯留部２０には、Ｚｒソース圧送配管２０ａが挿入されており、Ｚｒソース圧送配管２０ａからＨｅガス等の圧送ガスを供給することにより、Ｚｒソース配管２１へ液体のＺｒソースが送給される。上記Ｚｒソース配管２１には液体マスフローコントローラのような流量制御器２１ａが設けられており、上記Ｚｒソースガス配管２３にはバルブ２３ａが設けられている。
Ｚｒソースは特に限定されるものではなく、ＺｒＯ２膜を成膜可能な種々のものを用いることができるが、上述したＴＥＭＡＺに代表される常温で液体である有機金属化合物であるものを好適に用いることができる。また、常温で液体である有機金属化合物としては、他にテトラキスジエチルアミノジルコニウム（ＴＤＥＡＺ）を用いることもできる。もちろん常温で固体のものを用いることもできるが、この場合には原料を蒸発させる機構および配管等を加熱する機構等が必要となる。
Ｓｉソースも特に限定されるものではなく、ＳｉＯ２膜を成膜可能な種々のものを用いることができるが、上述した３ＤＭＡＳのような有機金属化合物を好適に用いることができる。また、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ビスターシャリブチルアミノシラン（ＢＴＢＡＳ）等の他の有機金属化合物を用いることもできる。
酸化剤を分散吐出するための酸化剤分散ノズル１９は、処理容器１の凹部１ａ内に設けられており、Ｚｒソースガス分散ノズル２４と、Ｓｉソースガス分散ノズル２７は、これらで酸化剤分散ノズル１９を挟むように設けられている。
処理容器１の酸化剤分散ノズル１９およびＺｒソースガス分散ノズル２４と反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面コ字状に成形された排気口カバー部材３８が溶接により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。
成膜装置１００の各構成部の制御、例えばバルブ１８ａ、２３ａ、２６ａ、３０ａの開閉による各ガスの供給・停止、流量制御器１８ｂ、２１ａ、２６ｂ、３０ｂによるガスや液体ソースの流量の制御、処理容器１に導入するガスの切り替え、加熱装置４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置１００で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられたものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置１００での所望の処理が行われる。すなわち、記憶部５２の記憶媒体には、以下に説明する成膜方法を実行するプログラム（すなわち処理レシピ）が記憶されており、そのプログラムがコントローラ５０に以下に説明する成膜方法を実行するように成膜装置１００を制御させる。
次に、以上のように構成された成膜装置を用いて行なわれる本実施形態に係る成膜方法について図３を参照して説明する。
まず、常温において、例えば５０〜１００枚のウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。ウエハＷとしては、直径３００ｍｍのものが例示される。
そして処理容器１内を真空引きして所定のプロセス圧力に維持するとともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。プロセス温度は２００〜３００℃が好ましく、例えば２１０℃で行われる。
この際の成膜処理は、図３に示すように、まず、処理容器１にＺｒソースガスを供給してウエハＷに吸着させる工程Ｓ１と、処理容器内をパージガスでパージする工程Ｓ２と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＺｒソースガスを酸化させる工程Ｓ３と、処理容器内をパージガスでパージする工程Ｓ４とを１回のＺｒＯ２成膜操作とし、これをｘ回（ｘは複数）繰り返し、ＺｒＯ２膜を成膜する。
次に、処理容器１にＳｉソースガスを供給してウエハＷに吸着させる工程Ｓ５と、処理容器内をパージガスでパージする工程Ｓ６と、ガス状の酸化剤として例えばＯ３ガスを処理容器１に供給してＳｉソースガスを酸化させる工程Ｓ７と、処理容器内をパージガスでパージする工程Ｓ８とを１回のＳｉＯ２成膜操作とし、これをｙ回（ｙは１以上）繰り返し、ＳｉＯ２膜を成膜する。
これらｘ回のＺｒＯ２成膜操作とｙ回のＳｉＯ２成膜操作を１サイクルとし、これをｚサイクル繰り返すことにより所定膜厚とする。ｚは得ようとするジルコニア系膜の膜厚に応じて１以上の適宜の値に設定される。なお、ＺｒＯ２膜の成膜とＳｉＯ２膜の成膜の順序は逆でもよい。
次いで、必要に応じてアニールすることにより、結晶化したジルコニア系膜を形成する。この場合のアニール温度は４５０℃以下であることが好ましい。４５０℃を超えるとデバイスに悪影響を及ぼすおそれがある。
ここでｘとｙは、ジルコニア系膜の膜中のＳｉ濃度が１〜４ａｔｍ％になるようにその回数が調整される。Ｓｉ濃度が１ａｔｍ％未満であると効果が十分ではなく、４ａｔｍ％を超えると形成される膜がアモルファスとなってしまい誘電率が低下する。より好ましい範囲は２〜４ａｔｍ％である。
膜中のＳｉ濃度は、Ｓｉソース供給の回数ｙの比率、すなわちｙ／（ｘ＋ｙ）の値にほぼ比例する。例えば、ＺｒソースとしてＴＥＭＡＺを用い、Ｓｉソースとして３ＤＭＡＳを用い、１Ｔｏｒｒ（１３３．３Ｐａ）、２１０℃の条件で上記手法で成膜処理を行い、その後４５０℃でアニールを行った場合、ｙ／（ｘ＋ｙ）×１００［％］と膜中のＳｉ濃度［ａｔｍ％］との関係は図４に示すようになる。図４の詳細については後述する。この図４から、例えばＳｉ濃度３ａｔｍ％の膜を得るためには、ｙの割合（％）（ｙ／（ｘ＋ｙ）×１００）が８．３％程度、すなわちＺｒＯ２膜成膜操作の回数ｘが１１回に対しＳｉＯ２膜成膜操作の回数ｙが１回とすればよいことがわかる。このような図を予め作成しておけば、所望のＳｉ濃度になるように、ｘおよびｙを設定して成膜することができる。
上記工程Ｓ１においては、Ｚｒソースガス供給機構１５のＺｒソース貯留容器２０からＺｒソースとして例えばＴＥＭＡＺを供給し、気化器２２で気化させて発生したＺｒソースガスをＺｒソースガス配管２３およびＺｒソースガス分散ノズル２４を介してガス吐出孔２４ａから処理容器１内にＴ１の期間供給する。これにより、ウエハ上にＺｒソースを吸着させる。このときの期間Ｔ１は１〜１２０ｓｅｃが例示される。また、Ｚｒソースの流量は０．２〜０．５ｍｌ／ｍｉｎ（ｃｃｍ）が例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。
上記工程Ｓ３の酸化剤を供給する工程においては、酸化剤供給機構１４の酸化剤供給源１７から酸化剤として例えばＯ３ガスが酸化剤配管１８および酸化剤分散ノズル１９を経て吐出される。これにより、ウエハＷに吸着されたＺｒソースが酸化されてＺｒＯ２が形成される。
この工程Ｓ３の期間Ｔ３は１０〜１８０ｓｅｃの範囲が好ましい。酸化剤の流量はウエハＷの搭載枚数や酸化剤の種類によっても異なるが、酸化剤としてＯ３ガスを用い、ウエハＷの搭載枚数が５０〜１００枚程度のときには、１００〜２００ｇ／Ｎｍ３が例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。
上記工程Ｓ２、Ｓ４は、工程Ｓ１の後または工程Ｓ３の後に処理容器１内に残留するガスを除去して次の工程において所望の反応を生じさせる工程であり、パージガス供給機構２８のパージガス供給源２９からパージガス配管３０およびパージガスノズル３１を経て処理容器１内にパージガス、例えばＮ２を供給して処理容器１内をパージする。この場合に、真空引きとパージガスの供給とを複数回繰り返すことにより、残留するガスの除去効率を上げることができる。この工程Ｓ２，Ｓ４の期間Ｔ２、Ｔ４としては、２０〜１２０ｓｅｃが例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。このとき、Ｚｒソースガスを供給する工程Ｓ１の後の工程Ｓ２と、酸化剤を供給する工程Ｓ３の後の工程Ｓ４とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、工程Ｓ１後のほうがガスの排出に時間がかかることから、工程Ｓ１後に行う工程Ｓ２のほうの時間を長くすることが好ましい。
上記工程Ｓ５においては、Ｓｉソースガス供給機構１６のＳｉソースガス貯留容器２５内に貯留されたＳｉソース、例えば３ＤＭＡＳをヒーター２５ａにより気化させ、Ｓｉソースガス配管２６およびＳｉソースガス分散ノズル２７を介してガス吐出孔２７ａから処理容器１内にＴ５の期間供給する。これにより、ウエハＷ上にＳｉソースを吸着させる。このときの期間Ｔ５は１０〜６０ｓｅｃが例示される。また、Ｓｉソースガスの流量は５０〜３００ｍｌ／ｍｉｎ（ｓｃｃｍ）が例示される。また、この際の処理容器１内の圧力は１０〜１００Ｐａが例示される。
上記工程Ｓ７の酸化剤を供給する工程は、上記工程Ｓ３と同様に実施される。また、上記工程Ｓ６、Ｓ８のパージガスを供給して処理容器１内をパージする工程は、上記工程Ｓ２、Ｓ４と同様に実施される。Ｓｉソースガスを供給する工程Ｓ５の後の工程Ｓ６と、酸化剤を供給する工程Ｓ７の後の工程Ｓ８とは、両者のガスの排出性の相違から、真空引き時間、パージガス供給時間を変えてもよい。具体的には、工程Ｓ５後のほうがガスの排出に時間がかかることから、工程Ｓ５後に行う工程Ｓ６のほうの時間を長くすることが好ましい。
このようにして、Ｚｒソースガスの供給と酸化剤の供給とを交互的に複数回行うことによるベースとなるＺｒＯ２膜の成膜と、Ｓｉソースガスの供給と酸化剤の供給とを交互的に１回または複数回行うことによるＳｉＯ２膜の成膜とからなるサイクルを１回以上行い、その後必要に応じてアニール処理を行うことにより、１〜４ａｔｍ％のＳｉがドープされたジルコニア系膜を成膜することにより、ジルコニア結晶を維持して高い誘電率を保ったまま、リーク電流を著しく低下させることができる。これは、このような微量のＳｉがジルコニア結晶の粒界に存在するためジルコニア結晶を損なわず、しかもこのようなＳｉが粒界を覆い、粒界リークを抑制するためと推測される。また、３ａｔｍ％程度のＳｉが含有されることにより、ジルコニア結晶粒が増大する傾向にあり、それにともなって粒界自体が減少するから、これによっても粒界リークが抑制される。しかもジルコニア結晶粒の増大は誘電率の上昇にも寄与する。このため、Ｓｉが３ａｔｍ％程度含有されたジルコニア系膜は、Ｓｉを含有しないジルコニア膜よりも誘電率が高く、しかもリーク電流が２桁近く低いという極めて良好な特性を示す。
次に、本発明の根拠となった実験について説明する。
ここでは、まず、ＺｒソースとしてＴＥＭＡＺを用い、Ｓｉソースとして３ＤＭＡＳを酸化剤としてＯ３を用いて、図３のタイミングチャートで図１の成膜装置によりウエハ上に成膜を行った。
ＺｒＯ２膜成膜シーケンスの繰り返し回数であるｘと、ＳｉＯ２膜成膜シーケンスの繰り返し回数であるｙ回を変化させることで、膜中のＳｉ濃度を変化させ、トータル膜厚が所定の膜厚となるように全体のサイクル数ｚを調整してジルコニア系膜を成膜した。そして、得られた膜について、処理容器中で、Ｎ２雰囲気、１Ｔｏｒｒ（１３３．３Ｐａ）とし、４５０℃で３０ｍｉｎのアニール処理を施した。
サンプル１では、ｘ＝１１，ｙ＝１，ｚ＝８とし、トータル膜厚を１３．７６ｎｍとした。サンプル２では、ｘ＝５，ｙ＝１，ｚ＝１６とし、トータル膜厚を１３．８０ｎｍとした。サンプル３では、ｘ＝３，ｙ＝１，ｚ＝２５とし、トータル膜厚を１３．００ｎｍとした。これらサンプル１〜３について、ラザフォード後方散乱分析（ＲＢＳ）によりＳｉ濃度を分析した結果、サンプル１では３．１ａｔｍ％、サンプル２では５．５ａｔｍ％、サンプル３では８．５ａｔｍ％となった。この結果に基づいて、ｙの割合（％）（ｙ／（ｘ＋ｙ）×１００）とＳｉ濃度との関係を示したのが上述した図４である。
これらサンプル１〜３の他、ｘ＝９，ｙ＝１，ｚ＝９としてＳｉ濃度を４ａｔｍ％、膜厚１２．８０ｎｍとしたサンプル４、ｘ＝１８，ｙ＝１，ｚ＝５としてＳｉ濃度を２ａｔｍ％、膜厚１３．８０ｎｍとしたサンプル５、およびＺｒＯ２膜成膜シーケンスのみを８６回繰り返してＳｉ濃度０ａｔｍ％、膜厚１２．９０ｎｍとしたサンプル６を作成し、これらサンプル１〜６について、比誘電率の測定と、リーク電流の測定を行った。リーク電流は電圧１Ｖをかけた際のリーク電流を求めた。これらの結果を図５にまとめて示す。図５は、横軸に膜中のＳｉ濃度をとり、縦軸に比誘電率およびリーク電流をとって、これらの関係を示す図である。この図に示すように、Ｓｉ濃度が０から上昇するに従って比誘電率が上昇し、リーク電流が低下する傾向にある。Ｓｉ濃度が３．１ａｔｍ％で比誘電率が約２５のピークを示し、それ以上Ｓｉ濃度が増加するにつれて比誘電率が低下し、Ｓｉ濃度４ａｔｍ％でほぼＳｉを含まないサンプル６と同程度となり、４ａｔｍ％を超えるとＳｉを含まないサンプル６よりも比誘電率が低下する。一方、リーク電流は、Ｓｉ濃度が２ａｔｍ％程度まで急激に低下し、２ａｔｍ％以上においてもさらに低下しており、Ｓｉを含まないサンプル６のリーク電流値が１×１０−７Ａ／ｃｍ２程度であったのに対し、Ｓｉ濃度が２ａｔｍ％以上では１０−９Ａ／ｃｍ２オーダー以下となり、リーク電流が２桁程度向上することが確認された。Ｓｉ濃度１ａｔｍ％にはプロットが存在しないが、この図からＳｉ濃度が１ａｔｍ％でも十分効果があることが確認される。
次に、サンプル６（Ｓｉ＝０ａｔｍ％）、サンプル１（Ｓｉ＝３．１ａｔｍ％）、サンプル２（Ｓｉ＝５．５ａｔｍ％）について、透過型電子顕微鏡（ＴＥＭ）により膜の組織観察を行った。その結果を図６に示す。図６は、これらサンプルの断面および平面のＴＥＭ写真を示すものであり、Ｓｉを含まないサンプル６とＳｉが３．１ａｔｍ％のサンプル１では、明確に結晶が観察されるのに対し、Ｓｉが５．５ａｔｍ％のサンプル２では、結晶が観察されず、アモルファスとなっていることが確認された。また、結晶サイズはサンプル６よりもサンプル１のほうが大きくなっていることが確認された。
次に、結晶が観察されたサンプル６（Ｓｉ＝０ａｔｍ％）とサンプル１（Ｓｉ＝３．１ａｔｍ％）について、電子線回折により結晶構造を確認した。ここでは、電子線回折から得られたピークの回折強度とｄ値とから、結晶の割合を求めた。その結果を図７に示す。この図から、膜の結晶構造はＣｕｂｉｃとＴｅｔｒａｇｏｎａｌであることが確認された。
これらの結果から、Ｓｉを微量添加しても、ジルコニア結晶には大きな影響を与えず、結晶構造を維持しているが、Ｓｉが増加すると、ジルコニア結晶が維持されずにアモルファスとなることが確認された。
次に、Ｓｉソースの違いによるＳｉ濃度の違いについて説明する。ここでは、上記３ＤＭＡＳを用いた場合と、３ＤＭＡＳの代わりに４ＤＭＡＳを用いた場合とで、ｙ／（ｘ＋ｙ）×１００とＳｉ濃度との関係の違いを把握した。その結果を図８に示す。この図に示すように、同様の条件で成膜した場合には、３ＤＭＡＳよりも４ＤＭＡＳのほうがＳｉ濃度が低くなることが把握された。
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では本発明を複数のウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
また、上記実施形態では、Ｚｒソース、Ｓｉソースとして有機金属化合物を用いたが、これに限るものではなく無機化合物であってもよい。ただし、ガスが多量に発生する有機金属化合物を金属ソースとして用いる場合により有効である。
さらにまた、被処理体としては、半導体ウエハに限定されず、ＬＣＤガラス基板等の他の基板にも本発明を適用することができる。
１；処理容器
５；ウエハボート（供給手段）
１４；酸化剤供給機構
１５；Ｚｒソースガス供給機構
１６；Ｓｉソースガス供給機構
１９；酸化剤分散ノズル
２４；Ｚｒソースガス分散ノズル
２７；Ｓｉソースガス分散ノズル
４０；加熱機構
１００；成膜装置
Ｗ；半導体ウエハ（被処理体）

Claims (6)

  1. 真空保持可能な処理容器内に被処理体を挿入し、前記処理容器内を真空に保持した状態とし、
    前記処理容器内にジルコニウム原料ガスと酸化剤ガスとを交互的に複数回供給して基板上にＺｒＯ２膜を成膜する工程と、前記処理容器内にシリコン原料ガスと酸化剤ガスとを交互的に１回または複数回供給して基板上にＳｉＯ２膜を成膜する工程とを、膜中のＳｉ濃度が１〜４ａｔｍ％になるように供給回数を調整して行い、
    前記ＺｒＯ２膜成膜の繰り返し回数をｘ回（ｘは複数）とし、前記ＳｉＯ２膜成膜の繰り返し回数をｙ回（ｙは１以上）として、前記ｘ回のＺｒＯ２膜成膜と前記ｙ回のＳｉＯ２膜成膜とを１サイクルとし、このサイクルをｚ回（ｚは１以上）行い所定膜厚のジルコニア系膜を成膜するとともに、
    前記ｘと前記ｙとを合計した回数に対する前記ｙの比率ｙ／（ｘ＋ｙ）×１００％とジルコニア系膜の膜中のＳｉ濃度との関係を予め把握しておき、ジルコニア系膜の膜中のＳｉ濃度が１〜４ａｔｍ％になるように前記ｘおよび前記ｙを調整し、
    前記ジルコニウム原料ガスおよび前記シリコン原料ガスを、それぞれ有機金属化合物ガスとし、
    前記ジルコニア系膜を成膜する際のプロセス温度を、２００〜３００℃の範囲とし、
    前記成膜されたジルコニア系膜を、４５０℃以下の温度でアニールし、
    比誘電率がＳｉを含まないジルコニア系膜よりも高い、ジルコニア結晶を有したジルコニア系膜を形成することを特徴とする成膜方法。
  2. 前記ジルコニア系膜の膜中のＳｉ濃度が２〜４ａｔｍ％になるように前記ｘおよび前記ｙを調整することを特徴とする請求項１に記載の成膜方法。
  3. 前記ジルコニア系膜は、電圧１Ｖをかけた際のリーク電流が１０ −９ Ａ／ｃｍ２ オーダー以下となることを特徴とする請求項２に記載の成膜方法。
  4. 前記ジルコニウム原料ガスの供給と前記酸化剤ガスの供給との間、および前記シリコン原料ガスの供給と前記酸化剤ガスの供給との間で、前記処理容器内のガスを排出することを特徴とする請求項１から請求項３のいずれか一項に記載の成膜方法。
  5. 前記酸化剤ガスは、Ｏ３ガス、Ｈ２Ｏガス、Ｏ２ガス、ＮＯ２ガス、ＮＯガス、Ｎ２Ｏガス、Ｏ２ガスとＨ２ガスのラジカルから選択された少なくとも１種であることを特徴とする請求項１から請求項４のいずれか１項に記載の成膜方法。
  6. 被処理体に対して金属酸化膜を成膜する成膜装置であって、
    真空保持可能な縦型で筒体状をなす処理容器と、
    前記被処理体を複数段に保持した状態で前記処理容器内に保持する保持部材と、
    前記処理容器内を排気する排気機構と、
    前記処理容器の外周に設けられた加熱装置と、
    ジルコニウム原料ガスを前記処理容器内に供給するジルコニウム原料ガス供給機構と、
    シリコン原料ガスを前記処理容器内に供給するシリコン原料ガス供給機構と、
    前記処理容器内へ酸化剤ガスを供給する酸化剤ガス供給機構と、
    前記排気機構、前記加熱装置、前記ジルコニウム原料ガス供給機構、前記シリコン原料ガス供給機構および前記酸化剤ガス供給機構を制御する制御機構と
    を具備し、
    前記制御機構は、請求項１から請求項５のいずれか１項に記載の成膜方法が行なわれるように前記排気機構、前記加熱装置、前記ジルコニウム原料ガス供給機構、前記シリコン原料ガス供給機構および前記酸化剤ガス供給機構を制御することを特徴とする成膜装置。
JP2009177382A 2008-08-11 2009-07-30 成膜方法および成膜装置 Active JP5661262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009177382A JP5661262B2 (ja) 2008-08-11 2009-07-30 成膜方法および成膜装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008206976 2008-08-11
JP2008206976 2008-08-11
JP2009177382A JP5661262B2 (ja) 2008-08-11 2009-07-30 成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
JP2010067958A JP2010067958A (ja) 2010-03-25
JP5661262B2 true JP5661262B2 (ja) 2015-01-28

Family

ID=41653341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177382A Active JP5661262B2 (ja) 2008-08-11 2009-07-30 成膜方法および成膜装置

Country Status (5)

Country Link
US (2) US7968472B2 (ja)
JP (1) JP5661262B2 (ja)
KR (1) KR101451716B1 (ja)
CN (1) CN101651100B (ja)
TW (1) TWI449108B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5693348B2 (ja) * 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
TWI505986B (zh) * 2013-01-10 2015-11-01 Nat Tsing Hua Unioversity 石墨烯製備系統及方法
JP2015149461A (ja) * 2014-02-10 2015-08-20 東京エレクトロン株式会社 金属酸化物膜の成膜方法および成膜装置
JP2015193878A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
JP6496510B2 (ja) 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
JP6068539B2 (ja) * 2015-03-25 2017-01-25 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP7055075B2 (ja) * 2018-07-20 2022-04-15 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP7249930B2 (ja) 2019-11-20 2023-03-31 東京エレクトロン株式会社 成膜方法および成膜装置
CN117940603A (zh) 2021-07-16 2024-04-26 Up化学株式会社 硅前体化合物、包含其的含硅膜形成组合物以及使用含硅膜形成组合物来形成膜的方法
WO2023287192A1 (ko) 2021-07-16 2023-01-19 주식회사 유피케미칼 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물, 및 실리콘-함유 막 형성용 조성물을 이용한 막 형성 방법
CN117026220B (zh) * 2023-10-09 2023-12-15 上海陛通半导体能源科技股份有限公司 压力调节装置及包含其的沉积设备、***及压力控制方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
GB9827962D0 (en) * 1998-12-19 1999-02-10 Applied Vision Ltd Improvements to material deposition
DE10049257B4 (de) 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
KR100467366B1 (ko) * 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
JP3618320B2 (ja) * 2002-01-30 2005-02-09 株式会社東芝 半導体装置および半導体装置の製造方法
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
JP2004311782A (ja) * 2003-04-08 2004-11-04 Tokyo Electron Ltd 成膜方法及び成膜装置
US20050056219A1 (en) * 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法
JP4689324B2 (ja) * 2005-04-04 2011-05-25 東京エレクトロン株式会社 成膜装置、成膜方法および記録媒体
KR100716652B1 (ko) 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
JP4177857B2 (ja) * 2006-04-28 2008-11-05 株式会社東芝 半導体装置およびその製造方法
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP4916257B2 (ja) * 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP5095230B2 (ja) * 2007-01-24 2012-12-12 東京エレクトロン株式会社 ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP4845782B2 (ja) * 2007-03-16 2011-12-28 東京エレクトロン株式会社 成膜原料
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2010073823A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 成膜装置、成膜方法、及びコンピュータ可読記憶媒体
JP2010073822A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 成膜装置、成膜方法、プログラム及びコンピュータ可読記憶媒体
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5693348B2 (ja) * 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5675458B2 (ja) * 2011-03-25 2015-02-25 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体

Also Published As

Publication number Publication date
TWI449108B (zh) 2014-08-11
KR101451716B1 (ko) 2014-10-16
CN101651100B (zh) 2013-07-31
US7968472B2 (en) 2011-06-28
US8336487B2 (en) 2012-12-25
US20110197813A1 (en) 2011-08-18
JP2010067958A (ja) 2010-03-25
TW201013783A (en) 2010-04-01
CN101651100A (zh) 2010-02-17
US20100035439A1 (en) 2010-02-11
KR20100019952A (ko) 2010-02-19

Similar Documents

Publication Publication Date Title
JP5661262B2 (ja) 成膜方法および成膜装置
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US20150221529A1 (en) Gas supply method and thermal treatment method
JP5693348B2 (ja) 成膜方法および成膜装置
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5250600B2 (ja) 成膜方法および成膜装置
US8741063B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP5258229B2 (ja) 成膜方法および成膜装置
US8658247B2 (en) Film deposition method
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
JP2009246340A (ja) 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP2011243620A (ja) 成膜方法および成膜装置
JP5675458B2 (ja) 成膜方法、成膜装置および記憶媒体
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131008

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141203

R150 Certificate of patent or registration of utility model

Ref document number: 5661262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250