JP5660450B2 - Circuit board and communication device using the same - Google Patents

Circuit board and communication device using the same Download PDF

Info

Publication number
JP5660450B2
JP5660450B2 JP2010292504A JP2010292504A JP5660450B2 JP 5660450 B2 JP5660450 B2 JP 5660450B2 JP 2010292504 A JP2010292504 A JP 2010292504A JP 2010292504 A JP2010292504 A JP 2010292504A JP 5660450 B2 JP5660450 B2 JP 5660450B2
Authority
JP
Japan
Prior art keywords
communication system
terminal
reception
path
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010292504A
Other languages
Japanese (ja)
Other versions
JP2012142695A (en
Inventor
釼持　茂
茂 釼持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2010292504A priority Critical patent/JP5660450B2/en
Publication of JP2012142695A publication Critical patent/JP2012142695A/en
Application granted granted Critical
Publication of JP5660450B2 publication Critical patent/JP5660450B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transceivers (AREA)
  • Radio Transmission System (AREA)

Description

本発明は、無線通信装置に用いられる、複数の通信システムの送受信の切り換えを行う高周波回路を有する回路基板およびそれを用いた通信装置に関する。   The present invention relates to a circuit board having a high-frequency circuit for switching transmission / reception of a plurality of communication systems used in a wireless communication apparatus, and a communication apparatus using the circuit board.

世界の携帯電話には種々のアクセス方式があり、またそれぞれの地域において複数のアクセス方式が混在している。たとえば、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ、時分割多元接続）方式を採用している主な通信方式として、現在広く普及しているＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ） 系の方式（システム）があり、日本および韓国を除く世界の多くの地域で使用されている。その他に米国や日本等で普及しているアクセス方式にＣＤＭＡ （Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ、符号分割多元接続）方式がある。代表的な規格として米国を中心としたＩＳ−９５ （Ｉｎｔｅｒｉｍ Ｓｔａｎｄａｒｄ−９５） がある。また高速データ伝送を実現し得る第３世代通信方式のＩＭＴ―２０００準拠の通信方式のＷ−ＣＤＭＡ （Ｗｉｄｅｂａｎｄ ＣＤＭＡ）も実用化されている（欧州ではＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）と呼ばれている）。中国では、アクセス方式としてはＣＤＭＡを用いるが、送信と受信の時間的にずらした、ＴＤ−ＳＣＤＭＡも使用されている。 There are various access methods for mobile phones in the world, and a plurality of access methods are mixed in each region. For example, as a main communication method adopting a TDMA (Time Division Multiple Access) method, a GSM (registered trademark) (Global System for Mobile Communications) system (system) that is currently widely used. And is used in many parts of the world except Japan and Korea. In addition, there is a CDMA (Code Division Multiple Access) method as a popular access method in the United States and Japan. A typical standard is IS-95 (Interim Standard-95) centered on the United States. In addition, W-CDMA (Wideband CDMA), which is a 3rd generation communication system compliant with IMT-2000 that can realize high-speed data transmission, is also in practical use (in Europe, it is called UMTS (Universal Mobile Telecommunications System) ). In China, CDMA is used as an access method, but TD-SCDMA in which transmission and reception are shifted in time is also used.

上記のような様々な通信方式に対応するための複合部品の一例として、特許文献１には異なる複数の送受信系を選択して取り扱うアンテナスイッチ積層モジュールが開示されている。その図１２には、ＥＧＳＭ９００、ＧＳＭ１８００およびＷ−ＣＤＭＡの三つの経路を取り扱う回路ブロック図が示されている。該ブロック図では、アンテナからの入力部に分波回路が接続され、該分波回路の出力にスイッチ回路ＡＳ１およびＡＳ２が接続されている。スイッチ回路ＡＳ１はＥＧＳＭ９００の送受信の切り換えを行い、スイッチ回路ＡＳ２はＰＣＳ（ＩＳ−９５）とＷ−ＣＤＭＡとの切り換えを行い、ＰＣＳ（ＩＳ−９５）とＷ−ＣＤＭＡの経路は、それぞれアンテナ共用器ＤＵＰによって送信経路と受信経路とが分離される。   As an example of a composite part for supporting various communication methods as described above, Patent Document 1 discloses an antenna switch stacked module that selects and handles a plurality of different transmission / reception systems. FIG. 12 shows a circuit block diagram for handling three routes of EGSM900, GSM1800 and W-CDMA. In the block diagram, a branching circuit is connected to the input section from the antenna, and switch circuits AS1 and AS2 are connected to the output of the branching circuit. The switch circuit AS1 switches between transmission and reception of the EGSM900, the switch circuit AS2 switches between PCS (IS-95) and W-CDMA, and the paths of the PCS (IS-95) and W-CDMA are respectively antenna duplexers. The transmission path and the reception path are separated by DUP.

今後、携帯電話においては、さらに超高速大容量通信の実現が期待される第４世代通信システムが控えており、第３世代通信システムと第４世代通信システムとの間の通信システムとして、第３．９世代通信方式と称されるＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）もサービスが開始されつつある。   In the future, the fourth generation communication system, which is expected to realize ultrahigh-speed and large-capacity communication, is refraining from being used in mobile phones. As a communication system between the third generation communication system and the fourth generation communication system, The service of LTE (Long Term Evolution), which is called a 9th generation communication system, is also being started.

特開２００２−２０８８７３号公報JP 2002-208873 A

上記第３世代のＷ−ＣＤＭＡ、ＵＭＴＳ等は送信と受信を異なる周波数帯で行い同時送受信を行う周波数分割複信を採用している。一方、ＬＴＥのうち、ＴＤ−ＬＴＥは全二重化のモードとしてＴＤＤ（時分割複信）を採用している。この場合は、多重化技術だけでなく、全二重化モードも異なる通信システムが混在することとなる。携帯端末はその性格上、小型であることが常に求められる。そのような中で、上記のように多種多様な通信システムが混在する場合、送受信の切り換えを行う回路の小型化は、よりいっそう重要かつ困難な課題となっていた。しかしながら、特許文献１に示すアンテナスイッチモジュールは、周波数帯域や多重化技術の異なる通信システムを対象としており、全二重化モードが異なる通信システムまでもが混在する場合について明示されているものではない。すなわち特許文献１に代表される従来技術では、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えに対して、それを実現する具体的な手段を提供するには至っていなかった。   The third generation W-CDMA, UMTS, etc. employ frequency division duplexing in which transmission and reception are performed in different frequency bands and simultaneous transmission / reception is performed. On the other hand, among LTE, TD-LTE employs TDD (Time Division Duplex) as a full duplex mode. In this case, not only the multiplexing technique but also communication systems having different full duplex modes are mixed. A portable terminal is always required to be small in size. Under such circumstances, when various communication systems are mixed as described above, downsizing of a circuit for switching between transmission and reception has become an even more important and difficult problem. However, the antenna switch module shown in Patent Document 1 is intended for communication systems with different frequency bands and multiplexing techniques, and is not clearly shown when communication systems with different full-duplex modes coexist. That is, in the prior art represented by Patent Document 1, specific means for realizing transmission / reception switching of a plurality of communication systems in which a frequency division duplex communication system and a time division duplex communication system are mixed. Did not lead to offer.

そこで、本発明では、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能な高周波回路を有する回路基板およびこれを用いた通信装置を提供することを目的とする。   Therefore, in the present invention, a circuit board having a high-frequency circuit capable of switching between transmission and reception of a plurality of communication systems in which a frequency division duplex communication system and a time division duplex communication system are mixed while suppressing an increase in the size of the entire circuit. It is another object of the present invention to provide a communication apparatus using the same.

本発明の回路基板は、使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板であって、前記複数の通信システムには、時分割複信の第１の通信システムおよび周波数分割複信の第２および第３の通信システムが少なくとも含まれ、前記第１〜第３の通信システムの無線通信をするための第１のアンテナ端子及び第２のアンテナ端子と、共通端子と二つの分岐端子を有する第１のダイプレクサと、共通端子と二つの分岐端子を有する第２のダイプレクサとを有し、前記第１のダイプレクサの共通端子が前記第１のアンテナ端子に接続されるとともに、前記第１のダイプレクサの一方の分岐端子に接続された前記第１の通信システムの第１の送受信経路は第１のＦＥＴスイッチを用いて第１の送信経路または第１の受信経路に切り換えられ、前記第１のダイプレクサの他方の分岐端子に接続された信号経路は、第２のＦＥＴスイッチを介して前記第２の通信システムの送受信経路または第３の通信システムの送受信経路に切り換えられ、前記第２の通信システムの送受信経路は第１のデュプレクサを用いて第１の送信経路と第１の受信経路とに分岐され、前記第３の通信システムの送受信経路は、第２のデュプレクサを用いて第１の送信経路と第１の受信経路とに分岐され、前記第２のダイプレクサの共通端子が前記第２のアンテナ端子に接続されるとともに、前記第２のダイプレクサの一方の分岐端子には前記第１の通信システムの第２の受信経路が接続され、前記第２のダイプレクサの他方の分岐端子に接続された信号経路は、第３のＦＥＴスイッチを介して前記第２の通信システムの第２の受信経路または前記第３の通信システムの第２の受信経路に切り換えられ、前記第１のダイプレクサの一方の分岐端子に接続された、前記第１のＦＥＴスイッチを含む第１の通信システムの回路と、前記第２のダイプレクサの一方の分岐端子に接続された第１の通信システムの第２の受信経路の回路とが、第１のモジュールで構成されて、前記第１のダイプレクサの他方の分岐端子に接続された、第２のＦＥＴスイッチを含む第２の通信システムおよび第３の通信システムの回路は第２のモジュールで構成されて、前記第２のダイプレクサの他方の分岐端子に接続された、前記第３のＦＥＴスイッチを含む第２の通信システムおよび第３の通信システムの回路は、第３のモジュールに構成されて前記回路基板に実装されていることを特徴とする。かかる構成によれば、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能である。 The circuit board of the present invention is a circuit board configured with a high-frequency circuit for switching between transmission and reception of a plurality of communication systems having different use frequency bands, and the plurality of communication systems include a first time-division duplex first. And a first antenna terminal and a second antenna terminal for performing wireless communication of the first to third communication systems, including at least a second communication system and a second and third communication system of frequency division duplex. A first diplexer having a common terminal and two branch terminals, and a second diplexer having a common terminal and two branch terminals, wherein the common terminal of the first diplexer is connected to the first antenna terminal. The first transmission / reception path of the first communication system connected to one branch terminal of the first diplexer is connected to the first diplexer by using a first FET switch. The signal path switched to the transmission path or the first reception path and connected to the other branch terminal of the first diplexer is connected to the transmission / reception path or the third path of the second communication system via the second FET switch. The transmission / reception path of the second communication system is branched into a first transmission path and a first reception path using a first duplexer, and the transmission / reception path of the second communication system is branched . receive path includes a first transmission path with the second duplexer and is branched into a first receiving path, with the common terminal of said second diplexer is connected to the second antenna terminal, said first A second receiving path of the first communication system is connected to one branch terminal of the second diplexer, and a signal path connected to the other branch terminal of the second diplexer is It is switched to the second reception path of the second communication system or the second reception path of the third communication system through a third FET switch, and is connected to one branch terminal of the first diplexer. Further, a circuit of the first communication system including the first FET switch, and a circuit of the second reception path of the first communication system connected to one branch terminal of the second diplexer, The circuits of the second communication system and the third communication system including the second FET switch, which are configured by one module and connected to the other branch terminal of the first diplexer , are configured by the second module. Then, the second communication system including the third FET switch connected to the other branch terminal of the second diplexer and the circuit of the third communication system include a third module. And is mounted on the circuit board. According to this configuration, it is possible to switch between transmission and reception of a plurality of communication systems in which a frequency division duplex communication system and a time division duplex communication system are mixed while suppressing an increase in the size of the entire circuit.

また、前記回路基板において、前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第４の通信システムが含まれ、前記第２のＦＥＴスイッチは前記信号経路と前記第４の通信システムの送信経路または受信経路との接続の切り換えも行うことが好ましい。前記回路基板の構成を採用することで、回路基板全体の大型化を抑制しつつ、送信と受信を異なるタイミングで行う通信システムの回路を追加する拡張が容易である。   In the circuit board, the plurality of communication systems further includes a fourth communication system that performs transmission and reception at different timings, and the second FET switch includes the signal path and the fourth communication system. It is also preferable to switch the connection with the transmission path or the reception path. By adopting the configuration of the circuit board, it is easy to expand to add a circuit of a communication system that performs transmission and reception at different timings while suppressing an increase in size of the entire circuit board.

さらに、前記回路基板において、前記第１〜第３の通信システムの無線通信をするための第２のアンテナ端子と、共通端子と二つの分岐端子を有する第２のダイプレクサとをさらに有し、前記第２のダイプレクサの共通端子が前記第２のアンテナ端子に接続されるとともに、前記第２のダイプレクサの一方の分岐端子には前記第１の通信システムの第２の受信経路が接続され、前記第２のダイプレクサの他方の分岐端子に接続された信号経路は、第３のＦＥＴスイッチを介して前記第２の通信システムの第２の受信経路または前記第３の通信システムの第２の受信経路に切り換えられて、かかる構成によって、第１の通信システムにおいて、異なるアンテナからの同時受信が可能となる。 The circuit board further includes a second antenna terminal for wireless communication of the first to third communication systems, a second diplexer having a common terminal and two branch terminals, A common terminal of the second diplexer is connected to the second antenna terminal, and a second receiving path of the first communication system is connected to one branch terminal of the second diplexer, The signal path connected to the other branch terminal of the second diplexer is connected to the second reception path of the second communication system or the second reception path of the third communication system via a third FET switch. It switched to, depending on the configuration, the first communication system, it is possible to simultaneously receive from different antennas.

さらに、前記回路基板において、第４のＦＥＴスイッチおよび第５のＦＥＴスイッチを有し、前記第２のダイプレクサの一方の分岐端子に接続された信号経路は前記第４のＦＥＴスイッチを用いて前記第１の通信システムの第２の送信経路または第２の受信経路に切り換えられ、前記第１の通信システムの送信端子は、前記第５のＦＥＴスイッチを介して、前記第１の通信システムの第１の送信経路または第２の送信経路を選択して接続され、前記第２のダイプレクサの一方の分岐端子に接続された、前記第４のＦＥＴスイッチを含む回路と前記第５のＦＥＴスイッチとを含む回路とは、前記第１のＦＥＴスイッチを含む回路が構成されたモジュールに構成されていることが好ましい。かかる構成によって、第１の通信システムにおいて、ダイバーシティ送信が可能となる。   The circuit board further includes a fourth FET switch and a fifth FET switch, and a signal path connected to one branch terminal of the second diplexer uses the fourth FET switch. The first communication system is switched to the second transmission path or the second reception path, and the transmission terminal of the first communication system is connected to the first communication system of the first communication system via the fifth FET switch. Including a circuit including the fourth FET switch and a fifth FET switch connected to one branch terminal of the second diplexer, which are connected by selecting the transmission path or the second transmission path. The circuit is preferably configured as a module including a circuit including the first FET switch. With this configuration, diversity transmission is possible in the first communication system.

さらに、前記回路基板において、前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第５の通信システムが含まれ、前記第２の通信システムの第１の受信経路および第３の通信システムの第１の受信経路のうちの一方が、前記第５の通信システムの受信経路を兼ねることが好ましい。かかる構成によって、回路基板全体の大型化を抑制しつつ、より多くの通信システムの通信にも対応可能である。   Further, in the circuit board, the plurality of communication systems further includes a fifth communication system that performs transmission and reception at different timings, and the first reception path and the third communication of the second communication system. It is preferable that one of the first reception paths of the system also serves as the reception path of the fifth communication system. With such a configuration, it is possible to cope with communication of more communication systems while suppressing an increase in size of the entire circuit board.

本発明の通信装置は、前記回路基板を用いたことを特徴とする。   The communication device of the present invention is characterized by using the circuit board.

本発明によれば、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能な高周波回路を有する回路基板およびこれを用いた通信装置を提供することが可能となる。   According to the present invention, a circuit board having a high-frequency circuit capable of switching between transmission and reception of a plurality of communication systems in which a frequency division duplex communication system and a time division duplex communication system are mixed while suppressing an increase in size of the entire circuit. And a communication apparatus using the same can be provided.

本発明に係る回路基板の一実施形態の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of one Embodiment of the circuit board based on this invention. 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of other embodiment of the circuit board based on this invention. 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of other embodiment of the circuit board based on this invention. 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of other embodiment of the circuit board based on this invention. 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of other embodiment of the circuit board based on this invention. 本発明に係る回路基板の一実施形態を示す斜視図である。It is a perspective view showing one embodiment of a circuit board concerning the present invention. 本発明に係る回路基板の一実施形態の構成を示す平面図である。It is a top view which shows the structure of one Embodiment of the circuit board based on this invention. 本発明に係る回路基板の他の実施形態の構成を示す平面図である。It is a top view which shows the structure of other embodiment of the circuit board based on this invention.

本発明は、使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板に係る。以下、図面を参照しつつ、本発明の回路基板の実施形態について説明するが、本発明がこれに限定されるものではない。   The present invention relates to a circuit board that constitutes a high-frequency circuit for switching between transmission and reception of a plurality of communication systems that use different frequency bands. Hereinafter, embodiments of a circuit board of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.

（第１の実施形態） 図１は本発明に係る回路基板の第１のアンテナ端子と接続する回路の構成を示す回路ブロック図である。前記複数の通信システムには、時分割複信の第１の通信システムおよび周波数分割複信の第２および第３の通信システムが少なくとも含まれる。以下の実施形態では、第１の通信システムの周波数帯域よりも第２および第３の通信システムの通信システムの周波数帯域の方が低くなっている。具体的には、時分割複信の第１の通信システムの例として２５７０〜２６２０ＭＨｚ帯を使用するＴＤ−ＬＴＥを想定している。また、周波数分割複信の第２の通信システムの例として送信１９２０〜１９８０ＭＨｚ帯／受信２１１０〜２１７０ＭＨｚ帯を使用するＵＭＴＳを、周波数分割複信の第３の通信システムの例として送信８８０〜９１５ＭＨｚ帯／受信９２５〜９６０ＭＨｚ帯を使用するＵＭＴＳを想定している。 First Embodiment FIG. 1 is a circuit block diagram showing a configuration of a circuit connected to a first antenna terminal of a circuit board according to the present invention. The plurality of communication systems include at least a first communication system with time division duplex and second and third communication systems with frequency division duplex. In the following embodiments, the frequency bands of the communication systems of the second and third communication systems are lower than the frequency band of the first communication system. Specifically, TD-LTE using the 2570 to 2620 MHz band is assumed as an example of the first time division duplex communication system. Also, UMTS using the transmission 1920-1980 MHz band / reception 2110-2170 MHz band as an example of the second communication system of frequency division duplex, and transmission 880-915 MHz band as an example of the third communication system of frequency division duplex. Suppose UMTS using the reception 925-960 MHz band.

図１に示す実施形態は、第１〜第３の通信システムの無線通信をするための第１のアンテナに接続される第１のアンテナ端子ＡＮＴ１と、共通端子と二つの分岐端子を有する第１のダイプレクサＤｉｐ１とを有する。第１のダイプレクサＤｉｐ１の共通端子は第１のアンテナ端子ＡＮＴ１に接続され、高周波側の分岐端子はＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型の第１のＦＥＴスイッチＳＷ１の共通端子に、低周波側の分岐端子はＳＰＤＴ型の第２のＦＥＴスイッチＳＷ２の共通端子に接続されている。第１のＦＥＴスイッチＳＷ１の二つの切り換え端子には、それぞれ第１の通信システムの送信端子ＴＤＴｘと第１の受信端子ＴＤＲｘ１が接続されている。かかる構成により、第１のダイプレクサＤｉｐ１の一方の分岐端子に接続された第１の通信システムの第１の送受信経路は第１のＦＥＴスイッチＳＷ１を用いて第１の送信経路または第１の受信経路に切り換えられる。一方、第１のダイプレクサＤｉｐ１の他方の分岐端子に接続された信号経路は、第２のＦＥＴスイッチＳＷ２を介して第２の通信システムの送受信経路または第３の通信システムの送受信経路に切り換えられる。第２および第３の通信システムの送受信経路は、それぞれデュプレクサＤｕｐ１、Ｄｕｐ２を用いて送信経路と第１の受信経路とに分岐される。第２の通信システム用のデュプレクサＤｕｐ１の送信側分岐端子および受信側分岐端子には、それぞれ第２の通信システムの第１の送信端子ＵＴｘ１および第１の受信端子ＵＲｘ１−１が接続されている。同様に、第３の通信システム用のデュプレクサＤｕｐ２の送信側分岐端子および受信側分岐端子には、それぞれ第３の通信システムの第１の送信端子ＵＴｘ８および第１の受信端子ＵＲｘ８−１が接続されている。図１に示す、かかる構成によって、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能となっている。第２の通信システムの第１の受信経路および第３の通信システムの第１の受信経路はデュプレクサＤｕｐ１、Ｄｕｐ２によって不平衡−平衡変換されており、第２の通信システムの第１の受信端子ＵＲｘ１−１および第３の通信システムの第１の受信端子ＵＲｘ８−１は平衡端子である。   The embodiment shown in FIG. 1 includes a first antenna terminal ANT1 connected to a first antenna for wireless communication of the first to third communication systems, a first terminal having a common terminal and two branch terminals. Diplexer Dip1. The common terminal of the first diplexer Dip1 is connected to the first antenna terminal ANT1, and the branch terminal on the high frequency side is connected to the common terminal of the SPDT (Single Pole Double Throw) type first FET switch SW1, and is branched to the low frequency side. The terminal is connected to the common terminal of the SPDT type second FET switch SW2. The transmission terminal TDTx and the first reception terminal TDRx1 of the first communication system are connected to the two switching terminals of the first FET switch SW1, respectively. With this configuration, the first transmission / reception path of the first communication system connected to one branch terminal of the first diplexer Dip1 uses the first FET switch SW1 as the first transmission path or the first reception path. Can be switched to. On the other hand, the signal path connected to the other branch terminal of the first diplexer Dip1 is switched to the transmission / reception path of the second communication system or the transmission / reception path of the third communication system via the second FET switch SW2. The transmission / reception paths of the second and third communication systems are branched into a transmission path and a first reception path using duplexers Dup1 and Dup2, respectively. The transmission side branch terminal and the reception side branch terminal of the duplexer Dup1 for the second communication system are connected to the first transmission terminal UTx1 and the first reception terminal URx1-1 of the second communication system, respectively. Similarly, the transmission side branch terminal and the reception side branch terminal of the duplexer Dup2 for the third communication system are connected to the first transmission terminal UTx8 and the first reception terminal URx8-1 of the third communication system, respectively. ing. With such a configuration shown in FIG. 1, it is possible to switch between transmission and reception of a plurality of communication systems in which a frequency division duplex communication system and a time division duplex communication system are mixed. The first reception path of the second communication system and the first reception path of the third communication system are unbalance-balance converted by the duplexers Dup1 and Dup2, and the first reception terminal URx1 of the second communication system. -1 and the first receiving terminal URx8-1 of the third communication system are balanced terminals.

第１のダイプレクサＤｉｐ１の高周波側の分岐端子に接続された回路についてさらに詳述する。第１の通信システムの第１の送信経路には、第１のＦＥＴスイッチＳＷ１側から順にローパスフィルタＬＰＦ、高周波増幅器ＨＰＡ、バンドパスフィルタＢＰＦおよびバランＢＡＬが配置されている。平衡端子である第１の通信システムの送信端子ＴＤＴｘはバランＢＡＬを介して高周波増幅器ＨＰＡへと接続されている。第１の通信システムの送信端子ＴＤＴｘから入力する送信信号は高周波増幅器ＨＰＡによって増幅される。高周波増幅器ＨＰＡの入力側に設けられたＢＰＦは高周波増幅器ＨＰＡに不要な信号が入力することを防ぎ、高周波増幅器ＨＰＡの出力側に設けられたＬＰＦは高周波増幅器ＨＰＡで発生する高調波を減衰させる。また、高周波増幅器ＨＰＡの出力側には高周波信号の出力電力を検出するためのカプラが設けられ、該カプラからの出力を検波端子ＤＥＴで検出する。一方、第１の通信システムの第１の受信経路には、第１のＦＥＴスイッチＳＷ１側から順にバンドパスフィルタＢＰＦ、低雑音増幅器ＬＮＡ、バンドパスフィルタＢＰＦおよびバランＢＡＬが配置されている。低雑音増幅器ＬＮＡで増幅された受信信号は、バランＢＡＬを介して平衡端子である第１の受信端子ＴＤＲｘ１に出力される。低雑音増幅器ＬＮＡの入力側および出力側に設けられたバンドパスフィルタＢＰＦは、それぞれ低雑音増幅器ＬＮＡに不要な信号が入力すること、不要な信号が第１の受信端子ＴＤＲｘ１から出力されることを抑制する。上記の各フィルタ、カプラ、バランは、用途や必要とされる特性等に応じて、省略したり、配置を変更したりすることができる。   The circuit connected to the branch terminal on the high frequency side of the first diplexer Dip1 will be further described in detail. In the first transmission path of the first communication system, a low-pass filter LPF, a high-frequency amplifier HPA, a band-pass filter BPF, and a balun BAL are arranged in order from the first FET switch SW1 side. The transmission terminal TDTx of the first communication system, which is a balanced terminal, is connected to the high-frequency amplifier HPA via the balun BAL. The transmission signal input from the transmission terminal TDTx of the first communication system is amplified by the high frequency amplifier HPA. The BPF provided on the input side of the high-frequency amplifier HPA prevents unnecessary signals from being input to the high-frequency amplifier HPA, and the LPF provided on the output side of the high-frequency amplifier HPA attenuates harmonics generated by the high-frequency amplifier HPA. Further, a coupler for detecting the output power of the high-frequency signal is provided on the output side of the high-frequency amplifier HPA, and the output from the coupler is detected by the detection terminal DET. On the other hand, a band-pass filter BPF, a low-noise amplifier LNA, a band-pass filter BPF, and a balun BAL are arranged in order from the first FET switch SW1 side in the first reception path of the first communication system. The reception signal amplified by the low noise amplifier LNA is output to the first reception terminal TDRx1, which is a balanced terminal, via the balun BAL. The bandpass filters BPF provided on the input side and the output side of the low noise amplifier LNA indicate that an unnecessary signal is input to the low noise amplifier LNA and that an unnecessary signal is output from the first reception terminal TDRx1. Suppress. The above filters, couplers, and baluns can be omitted or the arrangement can be changed according to the application, required characteristics, and the like.

上述のように第１の通信システムの周波数帯域と第２および第３の通信システムの周波数帯域とは４００ＭＨｚ以上の差があるため、これらの通信システムの送受信経路は第１のダイプレクサＤｉｐ１を用いて分岐する。さらに、第１の通信システムは時分割複信であるため、その送受信経路はＦＥＴスイッチＳＷ１を用いて送信経路と受信経路とに切り換える。一方、第２の通信システムの周波数帯域よりも第３の通信システムの周波数帯域の方が低く、その差は１０００ＭＨｚ以上である。該周波数帯域差は第１のダイプレクサＤｉｐ１で分岐する通信システム間の帯域差よりも大きいが、第２の通信システムの送受信経路と第３の通信システムの送受信経路の分岐はＦＥＴスイッチＳＷ２を用いて行う。これは、周波数分割複信の複数の通信システムを取り扱う高周波回路において、低損失化や小型化を図るためである。特に、ＦＥＴスイッチを用いることには、さらに別の通信システムにも対応可能な回路を構成する場合にも、拡張しやすく、回路の大型化を抑制できるという利点がある。   Since the frequency band of the first communication system and the frequency band of the second and third communication systems have a difference of 400 MHz or more as described above, the transmission / reception path of these communication systems uses the first diplexer Dip1. Branch. Furthermore, since the first communication system is time division duplex, the transmission / reception path is switched between the transmission path and the reception path using the FET switch SW1. On the other hand, the frequency band of the third communication system is lower than the frequency band of the second communication system, and the difference is 1000 MHz or more. The frequency band difference is larger than the band difference between the communication systems branched by the first diplexer Dip1, but branching between the transmission / reception path of the second communication system and the transmission / reception path of the third communication system is performed using the FET switch SW2. Do. This is to reduce the loss and the size of the high-frequency circuit that handles a plurality of frequency division duplex communication systems. In particular, the use of the FET switch has an advantage that it can be easily expanded even when a circuit that can be used for another communication system is configured, and the increase in size of the circuit can be suppressed.

図１に示す実施形態ではＦＥＴスイッチＳＷ１、ＳＷ２はＳＰＤＴ型のスイッチを用いているが、ＳＰＤＴの機能に加えてさらに切り換え端子等を備えたｍＰｎＴ（ｍ，ｎは２以上の自然数）スイッチを用いてもよい。本発明に係る回路基板においては、スイッチ回路はＧａＡｓ等の電界効果トランジスタで構成されたＦＥＴスイッチを用いる。回路基板に構成される高周波回路自体は、ＦＥＴスイッチ以外のスイッチ（例えばダイオードスイッチ）を用いて構成することも可能であるが、回路基板全体の小型化を図るためにＦＥＴスイッチを用いている。かかる回路基板の構成について以下説明する。   In the embodiment shown in FIG. 1, the FET switches SW1 and SW2 use SPDT type switches, but in addition to the SPDT function, an mPnT (m, n is a natural number of 2 or more) switch having a switching terminal and the like is used. May be. In the circuit board according to the present invention, the switch circuit uses an FET switch composed of a field effect transistor such as GaAs. Although the high-frequency circuit itself configured on the circuit board can be configured using a switch (for example, a diode switch) other than the FET switch, an FET switch is used to reduce the size of the entire circuit board. The configuration of such a circuit board will be described below.

図１に示す実施形態では、第１のダイプレクサＤｉｐ１の一方の分岐端子に接続された、第１のＦＥＴスイッチＳＷ１を含む回路と、第１のダイプレクサＤｉｐ１の他方の分岐端子に接続された、第２のＦＥＴスイッチＳＷ２を含む回路とは、それぞれ別々のモジュールで構成されている。モジュール１に構成されているのは、第１のＦＥＴスイッチＳＷ１の共通端子から、第１の通信システムの送信端子ＴＤＴｘおよび第１の受信端子ＴＤＲｘ１までの破線で囲まれた回路部分である。一方、モジュール２に構成されているのは、第２のＦＥＴスイッチＳＷ２の共通端子から、第２の通信システムの送信端子ＵＴｘ１および第１の受信端子ＵＲｘ１−１並びに第３の通信システムの送信端子ＵＴｘ８および第１の受信端子ＵＲｘ８−１までの一点鎖線で囲まれた回路部分である。   In the embodiment shown in FIG. 1, a circuit including the first FET switch SW1 connected to one branch terminal of the first diplexer Dip1, and a second branch terminal connected to the other branch terminal of the first diplexer Dip1, Each of the circuits including the two FET switches SW2 is composed of separate modules. The module 1 includes a circuit portion surrounded by a broken line from the common terminal of the first FET switch SW1 to the transmission terminal TDTx and the first reception terminal TDRx1 of the first communication system. On the other hand, the module 2 includes a common terminal of the second FET switch SW2, a transmission terminal UTx1 and a first reception terminal URx1-1 of the second communication system, and a transmission terminal of the third communication system. This is a circuit portion surrounded by a one-dot chain line from UTx8 to the first receiving terminal URx8-1.

各モジュールはセラミックス、樹脂等の誘電体または絶縁体で構成された基板部品である。かかる基板部品は、ＬＴＣＣ（低温同時焼成セラミックス）の製法等、従来から知られている基板部品の製法によって製造することができる。図１に示す実施形態の各モジュールは、複数の誘電体層を用いて構成された積層基板であるが、各モジュールの構成はこれに限定されるものではない。モジュール１において、バンドパスフィルタＢＰＦ、ローパスフィルタＬＰＦおよびバランＢＡＬは、誘電体層に形成された電極パターンを用いて積層基板の中に構成され、高周波増幅器ＨＰＡ、低雑音増幅器ＬＮＡおよびＦＥＴスイッチＳＷ１はチップ部品として前記積層基板の表面に実装されている。インダクタンス素子、キャパスタンス素子、抵抗素子等の回路素子のうち、積層体に構成されないものは積層基板上にチップ部品として実装される。なお、チップ部品が実装されたモジュール表面は樹脂封止等が施される場合が多いが、かかる樹脂封止等した場合であっても、チップ部品の実装面をもって表面と称することとする。積層基板の裏面には、第１のＦＥＴスイッチＳＷ１の共通端子、第１の通信システムの送信端子ＴＤＴｘおよび第１の受信端子ＴＤＲｘ１等、他の回路に接続するための端子が、裏面の周縁に沿って形成されている。一方、モジュール２においては、ＦＥＴスイッチＳＷ２並びに第１および第２のデュプレクサＤｕｐ１、Ｄｕｐ２はチップ部品として積層基板の表面に実装されている。モジュール１と同様に、積層基板の裏面には、第２のＦＥＴスイッチＳＷ２の共通端子、第２の通信システムの送信端子ＵＴｘ１および第１の受信端子ＵＲｘ１−１並びに第３の通信システムの送信端子ＵＴｘ８および第１の受信端子ＵＲｘ８−１等、他の回路に接続するための端子が形成されている。なお、第１のダイプレクサＤｉｐ１はモジュール１またはモジュール２に組み込むことも可能であるが、ここではＤｉｐ１はモジュール１およびモジュール２とは別に構成している。モジュール１等が回路基板に実装されて、図１に示す高周波回路を有する回路基板が構成される。   Each module is a substrate component made of a dielectric such as ceramics or resin or an insulator. Such a board component can be manufactured by a conventionally known board component manufacturing method such as a manufacturing method of LTCC (low temperature co-fired ceramics). Each module of the embodiment shown in FIG. 1 is a laminated substrate configured using a plurality of dielectric layers, but the configuration of each module is not limited to this. In the module 1, the band pass filter BPF, the low pass filter LPF, and the balun BAL are configured in a laminated substrate using electrode patterns formed in the dielectric layer, and the high frequency amplifier HPA, the low noise amplifier LNA, and the FET switch SW1 are The chip component is mounted on the surface of the multilayer substrate. Among circuit elements such as an inductance element, a capacitance element, and a resistance element, those that are not configured in a multilayer body are mounted on a multilayer substrate as chip components. The surface of the module on which the chip component is mounted is often sealed with resin or the like. Even in such a case of resin sealing or the like, the mounting surface of the chip component is referred to as the surface. On the back surface of the multilayer substrate, terminals for connecting to other circuits such as the common terminal of the first FET switch SW1, the transmission terminal TDTx and the first reception terminal TDRx1 of the first communication system are provided on the periphery of the back surface. Are formed along. On the other hand, in the module 2, the FET switch SW2 and the first and second duplexers Dup1 and Dup2 are mounted on the surface of the multilayer substrate as chip components. Similar to the module 1, on the back surface of the multilayer substrate, the common terminal of the second FET switch SW2, the transmission terminal UTx1 and the first reception terminal URx1-1 of the second communication system, and the transmission terminal of the third communication system Terminals for connecting to other circuits such as the UTx8 and the first receiving terminal URx8-1 are formed. The first diplexer Dip1 can be incorporated into the module 1 or the module 2, but here the Dip1 is configured separately from the module 1 and the module 2. The module 1 and the like are mounted on the circuit board, and the circuit board having the high-frequency circuit shown in FIG. 1 is configured.

第１、第２のＦＥＴスイッチＳＷ１、ＳＷ２はＩＣチップとして大きな実装面積を占める。しかも図１に示す実施形態が有する高周波回路では、回路規模が大きい第１、第２のデュプレクサＤｕｐ１、Ｄｕｐ２をチップ素子として備えており、これらを一つのモジュールに構成しようとすると、実装素子の増大によってモジュールが大型化してしまうとともに、各信号経路間のアイソレーションも取りづらくなってしまう。そこで図１に示す実施形態のように、複数のＦＥＴスイッチを互いに別のモジュールに実装することで、回路基板全体としての小型化等を図っている。図１に示す実施形態は、ＩＣチップとしてさらに高周波増幅器ＨＰＡ、低雑音増幅器ＬＮＡも備えているが、これらの増幅器と、前記デュプレクサも互いに別々のモジュールに搭載されるように構成されているので、かかる点においてもモジュールの大型化が抑制されている。また、各モジュールに配置されたＦＥＴスイッチは、各モジュールに構成された回路の末端に位置しており、モジュールの表面においても端に寄せて配置しやすい。より好ましくは、他のチップ素子を介さずにモジュール表面の周縁に寄せて配置するとよい。モジュール表面で大きな占有面積を占めるＦＥＴスイッチを端に寄せることで、高周波増幅器、低雑音増幅器、デュプレクサ、表面弾性波フィルタ等、他の大きなチップ素子も同時に搭載する際に、配置面積のロスを少なくすることができる。また、ＦＥＴスイッチを表面の周縁に寄せて配置することによって、裏面の周縁に沿って形成された共通端子との接続距離を短くし、低損失化にも寄与する。   The first and second FET switches SW1 and SW2 occupy a large mounting area as an IC chip. In addition, the high-frequency circuit of the embodiment shown in FIG. 1 includes the first and second duplexers Dup1 and Dup2 having a large circuit scale as chip elements. If these are configured as one module, the number of mounting elements increases. This increases the size of the module and makes it difficult to isolate the signal paths. Therefore, as in the embodiment shown in FIG. 1, a plurality of FET switches are mounted on different modules to reduce the size of the circuit board as a whole. The embodiment shown in FIG. 1 further includes a high frequency amplifier HPA and a low noise amplifier LNA as IC chips, but these amplifiers and the duplexer are also configured to be mounted on separate modules. Also in this respect, the increase in size of the module is suppressed. In addition, the FET switch arranged in each module is located at the end of the circuit configured in each module, and is easy to arrange near the end on the surface of the module. More preferably, it may be arranged close to the periphery of the module surface without interposing other chip elements. By bringing FET switches that occupy a large area on the module surface to the end, the loss of the layout area is reduced when other large chip elements such as high-frequency amplifiers, low-noise amplifiers, duplexers, and surface acoustic wave filters are simultaneously mounted. can do. Further, by disposing the FET switch close to the peripheral edge of the front surface, the connection distance with the common terminal formed along the peripheral edge of the back surface is shortened, which contributes to low loss.

なお、以下の他の実施形態においては、上記第１の実施形態と、構成、機能、作用効果が同様のものはその説明を適宜省略している。   In the following other embodiments, descriptions of components, functions, and effects similar to those of the first embodiment are omitted as appropriate.

（第２の実施形態） 次に図２を参照しつつ第２の実施形態について説明する。図２もまた第１のアンテナ端子と接続する回路の構成を示す回路ブロック図である。かかる第２の実施形態では、複数の通信システムに、さらに送信と受信を異なるタイミングで行う第４の通信システムを含む。第４の通信システムとして想定しているのは、例えば送信８２４〜８４９ＭＨｚ帯／受信８６９〜８９４ＭＨｚ帯を使用するＧＳＭ８５０である。第２の実施形態では、第２のＦＥＴスイッチに係る構成が、第１の実施形態のそれと異なる。他の部分は図１に示す第１の実施形態と同様であるので説明を省略する。第２の実施形態では第２のＦＥＴスイッチＳＷ２’として、図１のＳＰＤＴ型の第２のＦＥＴスイッチＳＷ２にさらに切り換え端子が二つ追加されたＳＰ４Ｔ型のＦＥＴスイッチを用いている。かかる切り換え端子を利用して、第２のＦＥＴスイッチＳＷ２’は、第１のダイプレクサＤｉｐ１の他方の分岐端子に接続された信号経路と第４の通信システムの送信経路または受信経路との接続の切り換えも行う。該第４の通信システムの受信経路には不平衡−平衡型の表面弾性波フィルタＳＡＷが配置され、第４の通信システムの受信信号は平衡端子である受信端子Ｒｘ１から出力される。一方、第４の通信システムの送信経路にはローパスフィルタＬＰＦが配置され、送信端子Ｔｘ１から入力される送信信号の高調波等が抑制される。 Second Embodiment Next, a second embodiment will be described with reference to FIG. FIG. 2 is also a circuit block diagram showing a configuration of a circuit connected to the first antenna terminal . In the second embodiment, a plurality of communication systems further includes a fourth communication system that performs transmission and reception at different timings. The fourth communication system is assumed to be GSM850 using, for example, transmission 824-849 MHz band / reception 869-894 MHz band. In the second embodiment, the configuration related to the second FET switch is different from that of the first embodiment. Other parts are the same as those of the first embodiment shown in FIG. In the second embodiment, an SP4T type FET switch in which two switching terminals are added to the SPDT type second FET switch SW2 of FIG. 1 is used as the second FET switch SW2 ′. Using such a switching terminal, the second FET switch SW2 ′ switches the connection between the signal path connected to the other branch terminal of the first diplexer Dip1 and the transmission path or the reception path of the fourth communication system. Also do. An unbalanced-balanced surface acoustic wave filter SAW is arranged in the reception path of the fourth communication system, and a reception signal of the fourth communication system is output from a reception terminal Rx1 which is a balanced terminal. On the other hand, a low-pass filter LPF is arranged in the transmission path of the fourth communication system, and harmonics of the transmission signal input from the transmission terminal Tx1 are suppressed.

図２に示すように、モジュール２に構成されているのは、第２のＦＥＴスイッチＳＷ２’の共通端子から、第２の通信システムの送信端子ＵＴｘ１および第１の受信端子ＵＲｘ１−１、第３の通信システムの送信端子ＵＴｘ８および第１の受信端子ＵＲｘ８−１、並びに第４の通信システムの送信端子Ｔｘ１および受信端子Ｒｘ１までの一点鎖線で囲まれた回路部分である。第４の通信システムの受信経路に配置された表面弾性波フィルタＳＡＷはモジュール２の表面に実装され、第４の通信システムの送信経路に配置されたローパスフィルタＬＰＦは、誘電体層に形成された電極パターンを用いてモジュール２の内部に構成されている。第２のＦＥＴスイッチＳＷ２’が第４の通信システムの送信・受信の切り換えも兼ねているので、回路基板が大型化するのを抑えつつ、さらに多くの通信システムの送受信に対応可能な回路基板が提供される。また、図２に示すように、表面弾性波フィルタＳＡＷは、高周波増幅器ＨＰＡが搭載されていないモジュールにおいて用い、高周波増幅器ＨＰＡが搭載されているモジュールでは用いない構成がより好ましい。これによって高周波増幅器ＨＰＡの発熱による特性変動が抑制される。   As shown in FIG. 2, the module 2 includes a common terminal of the second FET switch SW2 ′, a transmission terminal UTx1 and a first reception terminal URx1-1 of the second communication system, a third This is a circuit part surrounded by a one-dot chain line from the transmission terminal UTx8 and the first reception terminal URx8-1 of the communication system of FIG. 4 to the transmission terminal Tx1 and the reception terminal Rx1 of the fourth communication system. The surface acoustic wave filter SAW arranged in the reception path of the fourth communication system is mounted on the surface of the module 2, and the low-pass filter LPF arranged in the transmission path of the fourth communication system is formed in the dielectric layer. It is comprised in the module 2 using the electrode pattern. Since the second FET switch SW2 ′ also serves as switching between transmission and reception of the fourth communication system, a circuit board that can handle transmission and reception of more communication systems while suppressing an increase in size of the circuit board. Provided. Further, as shown in FIG. 2, the surface acoustic wave filter SAW is preferably used in a module not equipped with the high frequency amplifier HPA and is not used in a module equipped with the high frequency amplifier HPA. As a result, fluctuations in characteristics due to heat generation of the high-frequency amplifier HPA are suppressed.

（第３の実施形態）
次に、図３を参照しつつ第３の実施形態について説明する。図３は第３の実施形態の回路基板の構成を示す回路ブロック図である。かかる第３の実施形態では、上記第２の実施形態に対して、第１〜第３の通信システムの無線通信をするための第２のアンテナ端子ＡＮＴ２と、共通端子と二つの分岐端子を有する第２のダイプレクサＤｉｐ２とをさらに有する。なお、第１のアンテナ端子ＡＮＴ１に接続されている回路部分は図２に示す第２の実施形態と同様であるので、説明を省略する。第２のダイプレクサＤｉｐ２の共通端子は第２のアンテナ端子ＡＮＴ２に接続されるとともに、第２のダイプレクサＤｉｐ２の一方の分岐端子には第１の通信システムの第２の受信経路が接続されている。第１の通信システムの第２の受信経路には、第２のダイプレクサＤｉｐ２側から順にバンドパスフィルタＢＰＦ、低雑音増幅器ＬＮＡ、バンドパスフィルタＢＰＦおよびバランＢＡＬが配置されている。低雑音増幅器ＬＮＡで増幅された受信信号は、バランＢＡＬを介して平衡端子である第２の受信端子ＴＤＲｘ２に出力される。 (Third embodiment)
Next, a third embodiment will be described with reference to FIG. FIG. 3 is a circuit block diagram showing the configuration of the circuit board according to the third embodiment. The third embodiment has a second antenna terminal ANT2 for performing wireless communication of the first to third communication systems, a common terminal, and two branch terminals as compared to the second embodiment. It further has a second diplexer Dip2. The circuit portion connected to the first antenna terminal ANT1 is the same as that of the second embodiment shown in FIG. The common terminal of the second diplexer Dip2 is connected to the second antenna terminal ANT2, and the second receiving path of the first communication system is connected to one branch terminal of the second diplexer Dip2. A band-pass filter BPF, a low-noise amplifier LNA, a band-pass filter BPF, and a balun BAL are arranged in order from the second diplexer Dip2 side in the second reception path of the first communication system. The reception signal amplified by the low noise amplifier LNA is output to the second reception terminal TDRx2, which is a balanced terminal, via the balun BAL.

また、第２のダイプレクサＤｉｐ２の他方の分岐端子に接続された信号経路は、第３のＦＥＴスイッチＳＷ３を介して第２の通信システムの第２の受信経路または第３の通信システムの第２の受信経路に切り換えられる。第２の通信システムの第２の受信経路および第３の通信システムの第２の受信経路には不平衡−平衡型の表面弾性波フィルタＳＡＷが配置され、第２通信システムの受信信号は平衡端子である第２の通信システムの第２の受信端子ＵＲｘ１−２から、第３通信システムの受信信号は平衡端子である第３の通信システムの第２の受信端子ＵＲｘ８−２から出力される。図３に示す実施形態では、第１の通信システムの第２の受信経路は、第１の受信経路が接続された第１のアンテナ端子とは別の、第２のアンテナ端子に接続されており、それぞれ異なるアンテナ端子に接続された二つの受信端子に同時に受信信号を出力することが可能になっている。すなわち、第１の通信システムに対して１Ｔ２Ｒ型のＭＩＭＯ（なお、ここでは、送信は一つであるが、受信が二以上のものも便宜的にＭＩＭＯと称することとする。以下同じ。）の送受信が可能な回路が実現されている。第２の通信システムまたは第３の通信システムにおいても、それぞれ異なるアンテナ端子に接続された二つの受信端子に同時に受信信号を出力することが可能になっている。すなわち、第２の通信システムまたは第３の通信システムに対しても１Ｔ２Ｒ型の送受信が可能な回路が実現されている。   The signal path connected to the other branch terminal of the second diplexer Dip2 is connected to the second reception path of the second communication system or the second communication path of the third communication system via the third FET switch SW3. Switch to receive path. An unbalanced-balanced surface acoustic wave filter SAW is arranged on the second reception path of the second communication system and the second reception path of the third communication system, and the reception signal of the second communication system is a balanced terminal. From the second reception terminal URx1-2 of the second communication system, the reception signal of the third communication system is output from the second reception terminal URx8-2 of the third communication system which is a balanced terminal. In the embodiment shown in FIG. 3, the second reception path of the first communication system is connected to a second antenna terminal different from the first antenna terminal to which the first reception path is connected. The reception signal can be output simultaneously to two reception terminals connected to different antenna terminals. That is, 1T2R type MIMO for the first communication system (here, one transmission is used, but two or more receptions are also referred to as MIMO for the sake of convenience. The same applies hereinafter). A circuit capable of transmitting and receiving is realized. Also in the second communication system or the third communication system, it is possible to simultaneously output reception signals to two reception terminals connected to different antenna terminals. That is, a circuit capable of 1T2R transmission / reception is realized for the second communication system or the third communication system.

第２のダイプレクサＤｉｐ２の高周波側の分岐端子に接続された第１の通信システムの第２の受信経路はモジュール１に構成されている。モジュール１に構成されている、バンドパスフィルタＢＰＦから第２の受信端子ＴＤＲｘ２までの回路のうち、低雑音増幅器ＬＮＡはモジュール１を構成する積層基板の表面に実装され、二つのバンドパスフィルタおよびバランＢＡＬは誘電体層に形成された電極パターンを用いてモジュール１を構成する積層基板の内部に設けられている。一方、第２のダイプレクサＤｉｐ２の低周波側の分岐端子に接続された、第２の通信システムおよび第３の通信システムの第２の受信経路はモジュール３に構成されている。モジュール３に構成されているのは、第３のＦＥＴスイッチＳＷ３の共通端子から、第２の通信システムの第２の受信端子ＵＲｘ１−２および第３の通信システムの第２の受信端子ＵＲｘ８−２までの二点鎖線で囲まれた回路部分である。第２の通信システムの第２の受信経路および第３の通信システムの第２の受信経路に配置された表面弾性波フィルタＳＡＷはモジュール３の表面に実装されている。第２のダイプレクサＤｉｐ２の他方の分岐端子に接続された、第３のＦＥＴスイッチＳＷ３を含む回路は、第１および第２のＦＥＴスイッチＳＷ１、ＳＷ２’を含む回路が構成されたモジュール１、２とは別のモジュール３に構成されて回路基板に実装されている。すなわち第３のＦＥＴスイッチを含む第３の実施形態においても、複数のＦＥＴスイッチを互いに別のモジュールに実装することで、回路基板全体としての小型化等を図っている。   The second reception path of the first communication system connected to the branch terminal on the high frequency side of the second diplexer Dip2 is configured in the module 1. Among the circuits from the bandpass filter BPF to the second reception terminal TDRx2 that are configured in the module 1, the low noise amplifier LNA is mounted on the surface of the multilayer substrate that configures the module 1, and includes two bandpass filters and a balun. The BAL is provided inside the laminated substrate constituting the module 1 using the electrode pattern formed on the dielectric layer. On the other hand, the second reception path of the second communication system and the third communication system connected to the low-frequency branch terminal of the second diplexer Dip2 is configured in the module 3. The module 3 includes a common terminal of the third FET switch SW3, a second reception terminal URx1-2 of the second communication system, and a second reception terminal URx8-2 of the third communication system. This is a circuit part surrounded by a two-dot chain line. The surface acoustic wave filter SAW disposed in the second reception path of the second communication system and the second reception path of the third communication system is mounted on the surface of the module 3. The circuit including the third FET switch SW3 connected to the other branch terminal of the second diplexer Dip2 includes modules 1 and 2 in which a circuit including the first and second FET switches SW1 and SW2 ′ is configured. Is configured in another module 3 and mounted on a circuit board. That is, also in the third embodiment including the third FET switch, a plurality of FET switches are mounted on different modules, thereby reducing the size of the circuit board as a whole.

（第４の実施形態）
次に、図４を参照しつつ第４の実施形態について説明する。図４に示す第４の実施形態は、図３に示した第３の実施形態とは、第１の通信システムの送信経路に係る部分が異なる。すなわち、第４の実施形態は、第４のＦＥＴスイッチＳＷ４および第５のＦＥＴスイッチＳＷ５を有し、第２のダイプレクサＤｉｐ２の一方の分岐端子に接続された信号経路は第４のＦＥＴスイッチＳＷ４を用いて第１の通信システムの第２の送信経路または第２の受信経路に切り換えられ、第１の通信システムの送信端子ＴＤＴｘは、第５のＦＥＴスイッチＳＷ５を介して、第１の通信システムの第１の送信経路または第２の送信経路を選択して接続される。かかる構成によって、第１の通信システムの送信に関しては、第１のアンテナ端子ＡＮＴ１と第２のアンテナ端子ＡＮＴ２とを選択して接続する、ダイバーシティ送信が可能である。第２のダイプレクサＤｉｐ２の一方の分岐端子に接続された、第４のＦＥＴスイッチＳＷ４を含む回路と第５のＦＥＴスイッチＳＷ５とを含む回路とは、第１のＦＥＴスイッチＳＷ１を含む回路が構成されたモジュール１に構成されている。 (Fourth embodiment)
Next, a fourth embodiment will be described with reference to FIG. The fourth embodiment shown in FIG. 4 is different from the third embodiment shown in FIG. 3 in the part related to the transmission path of the first communication system. That is, the fourth embodiment includes the fourth FET switch SW4 and the fifth FET switch SW5, and the signal path connected to one branch terminal of the second diplexer Dip2 includes the fourth FET switch SW4. To the second transmission path or the second reception path of the first communication system, and the transmission terminal TDTx of the first communication system is connected to the first communication system via the fifth FET switch SW5. The first transmission path or the second transmission path is selected and connected. With this configuration, for transmission in the first communication system, diversity transmission in which the first antenna terminal ANT1 and the second antenna terminal ANT2 are selected and connected is possible. The circuit including the fourth FET switch SW4 and the circuit including the fifth FET switch SW5 connected to one branch terminal of the second diplexer Dip2 constitutes a circuit including the first FET switch SW1. Module 1 is configured.

（第５の実施形態）
次に、図５を参照しつつ第５の実施形態について説明する。図５に示す第５の実施形態は、図４に示した第４の実施形態とは、第２のＦＥＴスイッチＳＷ２’を含む回路が構成されたモジュール２の使用形態が異なる。すなわち、第５の実施形態は、複数の通信システムに、さらに送信と受信を異なるタイミングで行う第５の通信システムが含まれ、第２の通信システムの第１の受信経路および第３の通信システムの第１の受信経路のうちの一方が、第５の通信システムの受信経路を兼ねている。第２の通信システムおよび第３の通信システムのうち、第５の通信システムと使用周波数帯域の重なりを持つ方の通信システムを選択して、第５の通信システムとの間で、受信経路を共用させればよい。ここで第５の通信システムとして想定しているのは、例えば送信８８０〜９１５ＭＨｚ帯／受信９２５〜９６０ＭＨｚ帯を使用するＧＳＭ９００である。第４の通信システムであるＧＳＭ８５０の送信端子Ｔｘ１は、ＧＳＭ系の通信システムである第５の通信システムの送信端子としても用いる。一方、第５の通信システムであるＧＳＭ９００の受信周波数帯域は、第３の通信システムであるＵＭＴＳの周波数帯域（受信９２５〜９６０ＭＨｚ帯）と重なるため、受信端子ＵＲｘ８−１（Ｒｘ２）を共通化し、同じデュプレクサを介して第２のＦＥＴスイッチに接続できる。第５の実施形態は、第４の実施形態に対して、回路およびモジュールの変更を伴わずに、すなわち回路全体の大型化を抑えつつ、より多くの通信システムの送受信にも対応可能になっている。 (Fifth embodiment)
Next, a fifth embodiment will be described with reference to FIG. The fifth embodiment shown in FIG. 5 is different from the fourth embodiment shown in FIG. 4 in the usage mode of the module 2 in which the circuit including the second FET switch SW2 ′ is configured. That is, the fifth embodiment includes a fifth communication system that performs transmission and reception at different timings in a plurality of communication systems, and the first reception path and the third communication system of the second communication system. One of the first reception paths also serves as the reception path of the fifth communication system. Of the second communication system and the third communication system, the communication system having the same frequency band as that of the fifth communication system is selected, and the reception path is shared with the fifth communication system. You can do it. Here, for example, the GSM 900 that uses the transmission 880 to 915 MHz band / reception 925 to 960 MHz band is assumed as the fifth communication system. The transmission terminal Tx1 of GSM850, which is the fourth communication system, is also used as the transmission terminal of the fifth communication system, which is a GSM communication system. On the other hand, since the reception frequency band of GSM900 which is the fifth communication system overlaps with the frequency band (reception 925 to 960 MHz band) of UMTS which is the third communication system, the reception terminal URx8-1 (Rx2) is shared, It can be connected to the second FET switch through the same duplexer. Compared to the fourth embodiment, the fifth embodiment can cope with transmission and reception of more communication systems without changing the circuits and modules, that is, while suppressing the increase in size of the entire circuit. Yes.

（第６の実施形態）
次に、図６を参照しつつ第５の実施形態について説明する。第６の実施形態は、上述の第２のＦＥＴスイッチと第３のＦＥＴスイッチを用いて、さらに多くの通信システムに対応可能な構成である。図６に示す第６の実施形態は、図５に示した第５の実施形態に対して、以下の構成を追加したものである。モジュール２では、第２のＦＥＴスイッチＳＷ２’’はＳＰ９Ｔ型とし、その切り換え端子には周波数分割複信の第６および第７の通信システムの送受信端子ＵＴＲｘ２、ＵＴＲｘ５が接続されており、第１のアンテナ端子ＡＮＴ１と第６および第７の通信システムの送受信経路との切り換えも可能になっている。第６および第７の通信システムとして想定しているのは、それぞれ、例えば送信１８５０〜１９１０ＭＨｚ帯／受信１９３０〜１９９０ＭＨｚ帯を使用するＵＭＴＳ、送信８２４〜８４９ＭＨｚ帯／受信８６９〜８９４ＭＨｚ帯を使用するＵＭＴＳである。なお、モジュール２における第６および第７の通信システムの送受信経路には、デュプレクサは配置されていないが、これはモジュール２以外の部分に設ければよい。また、第２のＦＥＴスイッチＳＷ２’’の切り換え端子には、さらに送信と受信を異なるタイミングで行う第８の通信システムおよび第９の通信システムの受信端子Ｒｘ３、Ｒｘ４およびそれらの通信システムに共通の送信端子Ｔｘ２が接続されており、第１のアンテナ端子ＡＮＴ１と第８および第９の通信システムの送信経路／受信経路との切り換えも可能になっている。第８および第９の通信システムとして想定しているのは、それぞれ、例えば送信１７１０〜１７８５ＭＨｚ帯／受信１８０５〜１８８０ＭＨｚ帯を使用するＧＳＭ１８００、送信１８５０〜１９１０ＭＨｚ帯／受信１９３０〜１９９０ＭＨｚ帯を使用するＧＳＭ１９００である。一方、モジュール３では、第３のＦＥＴスイッチＳＷ３’はＳＰ４Ｔ型とし、その切り換え端子には周波数分割複信の第６および第７の通信システムの第２受信端子ＵＲｘ２−２、ＵＲｘ５−２が接続されており、第６および第７の通信システムに対しても、１Ｔ２Ｒ型のＭＩＭＯの送受信が可能となっている。 (Sixth embodiment)
Next, a fifth embodiment will be described with reference to FIG. The sixth embodiment has a configuration that can support more communication systems by using the second FET switch and the third FET switch described above. The sixth embodiment shown in FIG. 6 is obtained by adding the following configuration to the fifth embodiment shown in FIG. In the module 2, the second FET switch SW2 ″ is an SP9T type, and the switching terminals thereof are connected to the transmission / reception terminals UTRx2 and UTRx5 of the sixth and seventh communication systems of frequency division duplex. Switching between the antenna terminal ANT1 and the transmission / reception paths of the sixth and seventh communication systems is also possible. As the sixth and seventh communication systems, for example, UMTS using, for example, a transmission 1850 to 1910 MHz band / reception 1930 to 1990 MHz band, and a transmission 824 to 849 MHz band / reception 869 to 894 MHz band, respectively. It is. In addition, although the duplexer is not arrange | positioned in the transmission / reception path | route of the 6th and 7th communication system in the module 2, it should just provide in parts other than the module 2. FIG. Further, the switching terminal of the second FET switch SW2 ″ further includes reception terminals Rx3 and Rx4 of the eighth communication system and the ninth communication system that perform transmission and reception at different timings, and common to those communication systems. The transmission terminal Tx2 is connected, and switching between the transmission path / reception path of the first antenna terminal ANT1 and the eighth and ninth communication systems is also possible. As the eighth and ninth communication systems, for example, GSM1800 using a transmission 1710 to 1785 MHz band / reception 1805 to 1880 MHz band, and GSM1900 using a transmission 1850 to 1910 MHz band / reception 1930 to 1990 MHz band, respectively. It is. On the other hand, in the module 3, the third FET switch SW3 ′ is an SP4T type, and the switching terminals thereof are connected to the second receiving terminals URx2-2 and URx5-2 of the sixth and seventh communication systems of frequency division duplex. Thus, transmission and reception of 1T2R-type MIMO is also possible for the sixth and seventh communication systems.

次に上記各実施形態における各モジュールの回路基板上の配置について、特に高周波回路部分について説明する。各モジュールはＬＧＡ、ＢＧＡ等の態様で回路基板に実装される。図７は、図３〜図６に示すモジュール１〜３の、回路基板面に垂直な方向から見た回路基板上の配置を示している。第１、第２のダイプレクサＤｉｐ１、Ｄｉｐ２を介して第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２（図７では図の左側に位置する）に接続されるモジュール１〜３は、第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２側から見て、モジュール２、モジュール３、モジュール１の順に並べて配置されている。また、モジュール２、モジュール３およびモジュール１を挟んで第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２の反対側にはＩＣ１〜３が順に並べられている。第２の通信システムおよび第３の通信システムなどのＵＭＴＳ系と第４の通信システムなどのＧＳＭ系の回路が構成されたモジュール２と、第２の通信システムおよび第３の通信システムなどのＵＭＴＳ系の回路が構成されたモジュール３は並べて配置され、それぞれ共通の高周波信号の変調／復調を行なうＲＦ−ＩＣ（ＩＣ２）、ＨＰＡ（ＩＣ１）に接続されて、回路全体の大型化が抑えられている。一方、第１の通信システムであるＴＤ−ＬＴＥの回路が構成されたモジュール１が端に配置され、それに接続するＴＤ−ＬＴＥを取り扱うＲＦ−ＩＣ（ＩＣ３）も対応して端に配置されている。ＧＳＭ系およびＵＭＴＳ系のＲＦ−ＩＣ（ＩＣ２）および／あるいはＴＤ−ＬＴＥのＲＦ−ＩＣ（ＩＣ３）は、それらの後段に接続されるデジタル信号の処理を行なうＢＢ−ＩＣ（図示せず）と一体化される場合もある。   Next, the arrangement of each module on the circuit board in each of the above embodiments will be described, particularly in the high frequency circuit portion. Each module is mounted on a circuit board in a manner such as LGA or BGA. FIG. 7 shows the arrangement of the modules 1 to 3 shown in FIGS. 3 to 6 on the circuit board as viewed from the direction perpendicular to the circuit board surface. The modules 1 to 3 connected to the first and second antenna terminals ANT1 and ANT2 (located on the left side of the drawing in FIG. 7) via the first and second diplexers Dip1 and Dip2 are the first and second modules, respectively. When viewed from the side of the antenna terminals ANT1 and ANT2, the module 2, the module 3, and the module 1 are arranged in this order. Further, ICs 1 to 3 are arranged in order on the opposite side of the first and second antenna terminals ANT1 and ANT2 across the module 2, the module 3, and the module 1. UMTS system such as UMTS system such as second communication system and third communication system and GSM system circuit such as fourth communication system, and UMTS system such as second communication system and third communication system Are arranged side by side and connected to RF-IC (IC2) and HPA (IC1) for modulating / demodulating a common high-frequency signal, respectively, so that the overall size of the circuit is suppressed. . On the other hand, a module 1 in which a TD-LTE circuit as a first communication system is configured is disposed at the end, and an RF-IC (IC3) that handles TD-LTE connected thereto is also disposed at the end. . GSM and UMTS RF-IC (IC2) and / or TD-LTE RF-IC (IC3) are integrated with a BB-IC (not shown) for processing digital signals connected to the subsequent stage. There is also a case.

図８は、図３〜図６に示すモジュール１〜３の別の配置形態を示している。第１、第２のダイプレクサＤｉｐ１、Ｄｉｐ２を介して第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２（図８では図の左側に位置する）に接続されるモジュール１〜３は、第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２側から見て、モジュール２、モジュール１、モジュール３の順に並べて配置されている。また、モジュール２、モジュール１およびモジュール３を挟んで第１、第２のアンテナ端子ＡＮＴ１、ＡＮＴ２の反対側にはＩＣ１および４が並べられている。図８に示す実施形態では、図７に示すＴＤ−ＬＴＥ系のＲＦ−ＩＣ（ＩＣ３）とＧＳＭ／ＵＭＴＳ系のＲＦ−ＩＣ（ＩＣ２）の機能がＩＣ４に一体化され、回路全体のいっそうの小型化が図られている。また、図７に示す実施形態の場合は、各モジュールのアンテナ端子側において、各モジュールに接続される信号線路を、積層基板で構成された回路基板の異なる層に形成して交差させる必要がある。これに対して、図８に示す実施形態では、第１の通信システムであるＴＤ−ＬＴＥの回路が構成されたモジュール１が、モジュール２とモジュール３の間に配置されていることから、各モジュールのアンテナ端子側においてかかる信号線路を交差させる必要がない。そのため図８の実施形態の構成は、特性の安定化にも寄与する。   FIG. 8 shows another arrangement of the modules 1 to 3 shown in FIGS. The modules 1 to 3 connected to the first and second antenna terminals ANT1 and ANT2 (located on the left side in FIG. 8) via the first and second diplexers Dip1 and Dip2 are the first and second modules, respectively. When viewed from the antenna terminals ANT1 and ANT2, the module 2, module 1, and module 3 are arranged in this order. Further, ICs 1 and 4 are arranged on the opposite side of the first and second antenna terminals ANT1 and ANT2 with the module 2, the module 1 and the module 3 interposed therebetween. In the embodiment shown in FIG. 8, the functions of the TD-LTE RF-IC (IC3) and GSM / UMTS RF-IC (IC2) shown in FIG. It is planned. In the case of the embodiment shown in FIG. 7, on the antenna terminal side of each module, it is necessary to form signal lines connected to each module on different layers of a circuit board composed of laminated substrates and cross each other. . On the other hand, in the embodiment shown in FIG. 8, the module 1 in which the TD-LTE circuit as the first communication system is configured is arranged between the module 2 and the module 3. There is no need to cross such signal lines on the antenna terminal side. Therefore, the configuration of the embodiment of FIG. 8 contributes to stabilization of characteristics.

各モジュールが搭載される回路基板は、例えば携帯電話のメインボードであり、通常、樹脂基板が用いられる。信号線路やＦＥＴスイッチの制御電源線路を交差させる場合など、各線路の配置が複雑になる場合には、回路基板として積層樹脂基板を用いることが好ましい。本発明に係る回路基板は、携帯電話等の携帯端末をはじめとした各種通信装置に用いることができる。本発明に係る回路基板を用いることによって、通信装置の小型化に寄与する。   The circuit board on which each module is mounted is, for example, a main board of a mobile phone, and a resin board is usually used. When the arrangement of each line becomes complicated, such as when signal lines and control power lines of FET switches are crossed, a laminated resin substrate is preferably used as the circuit board. The circuit board according to the present invention can be used in various communication devices including a portable terminal such as a cellular phone. Use of the circuit board according to the present invention contributes to downsizing of the communication device.

ＡＮＴ１、２：アンテナ端子 Ｄｉｐ１，２：ダイプレクサ
ＳＷ１〜５：ＦＥＴスイッチ ＢＰＦ：バンドパスフィルタ
ＬＰＦ：ローパスフィルタ ＢＡＬ：バラン ＨＰＡ：高周波増幅器
ＬＮＡ：低雑音増幅器 ＳＡＷ：表面弾性波フィルタ Ｄｕｐ１、２：デュプレクサ
ANT1,2: Antenna terminal Dip1,2: Diplexer SW1-5: FET switch BPF: Band pass filter LPF: Low pass filter BAL: Balun HPA: High frequency amplifier LNA: Low noise amplifier SAW: Surface acoustic wave filter Dup1, 2: Duplexer

Claims (5)

使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板であって、
前記複数の通信システムには、時分割複信の第１の通信システムおよび周波数分割複信の第２および第３の通信システムが少なくとも含まれ、
前記第１〜第３の通信システムの無線通信をするための第１のアンテナ端子及び第２のアンテナ端子と、共通端子と二つの分岐端子を有する第１のダイプレクサと、共通端子と二つの分岐端子を有する第２のダイプレクサとを有し、
前記第１のダイプレクサの共通端子が前記第１のアンテナ端子に接続されるとともに、
前記第１のダイプレクサの一方の分岐端子に接続された前記第１の通信システムの第１の送受信経路は第１のＦＥＴスイッチを用いて第１の送信経路または第１の受信経路に切り換えられ、
前記第１のダイプレクサの他方の分岐端子に接続された信号経路は、第２のＦＥＴスイッチを介して前記第２の通信システムの送受信経路または第３の通信システムの送受信経路に切り換えられ、
前記第２の通信システムの送受信経路は第１のデュプレクサを用いて第１の送信経路と第１の受信経路とに分岐され、
前記第３の通信システムの送受信経路は、第２のデュプレクサを用いて第１の送信経路と第１の受信経路とに分岐され、
前記第２のダイプレクサの共通端子が前記第２のアンテナ端子に接続されるとともに、
前記第２のダイプレクサの一方の分岐端子には前記第１の通信システムの第２の受信経路が接続され、
前記第２のダイプレクサの他方の分岐端子に接続された信号経路は、第３のＦＥＴスイッチを介して前記第２の通信システムの第２の受信経路または前記第３の通信システムの第２の受信経路に切り換えられ、
前記第１のダイプレクサの一方の分岐端子に接続された、前記第１のＦＥＴスイッチを含む第１の通信システムの回路と、前記第２のダイプレクサの一方の分岐端子に接続された第１の通信システムの第２の受信経路の回路とが、第１のモジュールで構成されて、
前記第１のダイプレクサの他方の分岐端子に接続された、第２のＦＥＴスイッチを含む第２の通信システムおよび第３の通信システムの回路は第２のモジュールで構成されて、
前記第２のダイプレクサの他方の分岐端子に接続された、前記第３のＦＥＴスイッチを含む第２の通信システムおよび第３の通信システムの回路は、第３のモジュールに構成されて前記回路基板に実装されていることを特徴とする回路基板。 A circuit board configured with a high-frequency circuit for switching between transmission and reception of a plurality of communication systems having different use frequency bands,
The plurality of communication systems include at least a first communication system with time division duplex and second and third communication systems with frequency division duplex,
A first antenna terminal and a second antenna terminal for performing wireless communication of the first to third communication systems, a first diplexer having a common terminal and two branch terminals, a common terminal and two branches A second diplexer having a terminal;
A common terminal of the first diplexer is connected to the first antenna terminal;
A first transmission / reception path of the first communication system connected to one branch terminal of the first diplexer is switched to a first transmission path or a first reception path using a first FET switch;
The signal path connected to the other branch terminal of the first diplexer is switched to the transmission / reception path of the second communication system or the transmission / reception path of the third communication system via the second FET switch,
The transmission / reception path of the second communication system is branched into a first transmission path and a first reception path using a first duplexer,
The transceiver path of the third communication system is branched into a first transmission path with the second duplexer and the first receive path,
A common terminal of the second diplexer is connected to the second antenna terminal;
A second receiving path of the first communication system is connected to one branch terminal of the second diplexer;
The signal path connected to the other branch terminal of the second diplexer is connected to the second reception path of the second communication system or the second reception of the third communication system via a third FET switch. Switched to a route,
A circuit of the first communication system including the first FET switch connected to one branch terminal of the first diplexer, and a first communication connected to one branch terminal of the second diplexer. The second receive path circuit of the system is composed of a first module;
The circuits of the second communication system and the third communication system including the second FET switch connected to the other branch terminal of the first diplexer are configured by a second module,
The second communication system including the third FET switch and the circuit of the third communication system connected to the other branch terminal of the second diplexer are configured as a third module and are connected to the circuit board. A circuit board that is mounted. 前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第４の通信システムが含まれ、
前記第２のＦＥＴスイッチは前記信号経路と前記第４の通信システムの送信経路または受信経路との接続の切り換えも行うことを特徴とする請求項１に記載の回路基板。 The plurality of communication systems further includes a fourth communication system that performs transmission and reception at different timings,
The circuit board according to claim 1, wherein the second FET switch also switches connection between the signal path and a transmission path or a reception path of the fourth communication system. 第４のＦＥＴスイッチおよび第５のＦＥＴスイッチを有し、
前記第２のダイプレクサの一方の分岐端子に接続された信号経路は前記第４のＦＥＴスイッチを用いて前記第１の通信システムの第２の送信経路または第２の受信経路に切り換えられ、
前記第１の通信システムの送信端子は、前記第５のＦＥＴスイッチを介して、前記第１の通信システムの第１の送信経路または第２の送信経路を選択して接続され、
前記第２のダイプレクサの一方の分岐端子に接続された、前記第４のＦＥＴスイッチを含む回路と前記第５のＦＥＴスイッチとを含む回路とは、前記第１のＦＥＴスイッチを含む回路が構成された第１のモジュールに構成されていることを特徴とする請求項１または２に記載の回路基板。 Having a fourth FET switch and a fifth FET switch;
The signal path connected to one branch terminal of the second diplexer is switched to the second transmission path or the second reception path of the first communication system using the fourth FET switch,
The transmission terminal of the first communication system is connected by selecting the first transmission path or the second transmission path of the first communication system via the fifth FET switch,
The circuit including the fourth FET switch and the circuit including the fifth FET switch connected to one branch terminal of the second diplexer is a circuit including the first FET switch. The circuit board according to claim 1, wherein the circuit board is configured as a first module . 前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第５の通信システムが含まれ、
前記第２の通信システムの第１の受信経路および第３の通信システムの第１の受信経路のうちの一方が、前記第５の通信システムの受信経路を兼ねることを特徴とする請求項１〜３のいずれか一項に記載の回路基板。 The plurality of communication systems further includes a fifth communication system that performs transmission and reception at different timings,
One of the first reception path of the second communication system and the first reception path of the third communication system also serves as the reception path of the fifth communication system. 4. The circuit board according to any one of 3 . 請求項１〜４のいずれか一項に記載の回路基板を用いた通信装置。The communication apparatus using the circuit board as described in any one of Claims 1-4.
JP2010292504A 2010-12-28 2010-12-28 Circuit board and communication device using the same Expired - Fee Related JP5660450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010292504A JP5660450B2 (en) 2010-12-28 2010-12-28 Circuit board and communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010292504A JP5660450B2 (en) 2010-12-28 2010-12-28 Circuit board and communication device using the same

Publications (2)

Publication Number Publication Date
JP2012142695A JP2012142695A (en) 2012-07-26
JP5660450B2 true JP5660450B2 (en) 2015-01-28

Family

ID=46678561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010292504A Expired - Fee Related JP5660450B2 (en) 2010-12-28 2010-12-28 Circuit board and communication device using the same

Country Status (1)

Country Link
JP (1) JP5660450B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016898A1 (en) * 2013-07-31 2015-02-05 Intel Corporation Wireless charging unit and coupler based docking combo for a wireless device
SG11201609160YA (en) 2014-06-16 2016-12-29 Ericsson Telefon Ab L M Method and entity in tdd radio communications
CN115398810A (en) * 2020-04-24 2022-11-25 株式会社村田制作所 High-frequency module and communication device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494046B2 (en) * 1998-11-19 2004-02-03 株式会社日立製作所 TDMA / CDMA shared communication terminal
JP2001267952A (en) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd Wireless terminal device
JP2002208873A (en) * 2001-01-09 2002-07-26 Hitachi Metals Ltd Antenna switch laminated module composite part
JP4521602B2 (en) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 Multimode high frequency circuit
JP2009094713A (en) * 2007-10-05 2009-04-30 Hitachi Media Electoronics Co Ltd Module and mobile communication terminal using it

Also Published As

Publication number Publication date
JP2012142695A (en) 2012-07-26

Similar Documents

Publication Publication Date Title
US11018727B2 (en) Diversity modules for processing radio frequency signals
KR101127022B1 (en) High-frequency circuit and high-frequency component
US9917615B2 (en) Radio-frequency module
US11476226B2 (en) Radio-frequency module and communication device
KR101280127B1 (en) Multiband or multimode front end antenna switch
KR100966518B1 (en) Versatile RF front-end for multiband mobile terminals
ES2640348T3 (en) Front arrangements for multi-band multi-mode communication engines
US20050085201A1 (en) Mimo and diversity front-end arrangements for multiband multimode communication engines
US20100135193A1 (en) Front end module for a multiband multistandard communication end device with a shared antenna
CN112005501B (en) High-frequency module and communication device provided with same
KR100737429B1 (en) Multiband multimode communication engines
US20090128254A1 (en) High frequency electronic component
JP2006129419A (en) High-frequency switching circuit, high-frequency module, and wireless communication device
JP2009094713A (en) Module and mobile communication terminal using it
JP5729640B2 (en) Circuit board and communication device using the same
WO2013063952A1 (en) Filtering device, antenna switch module and dual-mode terminal
JP5660450B2 (en) Circuit board and communication device using the same
KR102476616B1 (en) Radio frequency module and communication device
JP2010010765A (en) Electronic circuit module for mobile communication terminal, and circuit for mobile communication terminal equipped with the same
JP2004032673A (en) Front end module
JP2009218649A (en) High frequency electronic component
JP2021170750A (en) High-frequency module and communication device
US20090128253A1 (en) High frequency electronic component
JP3830369B2 (en) High frequency circuit, composite high frequency component, and communication device using the same
Liu et al. A new architecture design for WCDMA and GSM dual-mode mobile phones

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141120

R150 Certificate of patent or registration of utility model

Ref document number: 5660450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees