JP5657844B1 - 直交信号を生成するための周波数の1.5分周 - Google Patents
直交信号を生成するための周波数の1.5分周 Download PDFInfo
- Publication number
- JP5657844B1 JP5657844B1 JP2014543633A JP2014543633A JP5657844B1 JP 5657844 B1 JP5657844 B1 JP 5657844B1 JP 2014543633 A JP2014543633 A JP 2014543633A JP 2014543633 A JP2014543633 A JP 2014543633A JP 5657844 B1 JP5657844 B1 JP 5657844B1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- type transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 44
- 230000007850 degeneration Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000004590 computer program Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 14
- 238000012935 Averaging Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000010587 phase diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
Abstract
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1] 直交信号を生成するために周波数を1.5で分周するための装置であって、
第1の周波数および2つの位相を有する差分入力信号を受信し、第2の周波数の6位相信号を作り出す分周器、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を受信し8位相信号を生成する精密位相回転回路と、
前記8位相信号を受信し直交信号生成する2倍周器、ここにおいて、前記直交信号は、前記第1の周波数を1.5で分周したものである第3の周波数を有する、と、
を備える装置。
[C2] 前記精密位相回転回路は、各々が前記6位相信号内の1つ以上の位相を回転させる1つ以上の遅延セルを備える、C1に記載の装置。
[C3] 各遅延セルは、1つ以上の位相を、15度、30度、または45度回転させる、C2に記載の装置。
[C4] 実行される位相回転の量は、各遅延セルへの制御信号に基づく、C3に記載の装置。
[C5] 前記制御信号は、フィードバックループによって決定され、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、C4に記載の装置。
[C6] 各フィードバックループは、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対してローパスフィルタとして動作する、C5に記載の装置。
[C7] 前記位相回転回路は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、C2に記載の装置。
[C8] 各遅延セルは、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対する遅延量を決定する、C2に記載の装置。
[C9] 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延セルの出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、C8に記載の装置。
[C10] 直交信号を生成するために周波数を1.5で分周するための方法であって、
第1の周波数を有する差分信号を受信することと、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すこと、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換することと、
前記8位相信号を第3の周波数の直交信号に変換すること、ここにおいて、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と、
を備える方法。
[C11] 前記6位相信号を8位相信号に変換することは、各々が前記6位相信号内の1つ以上の位相を回転させる1つ以上の遅延セルを備える精密位相回転回路を使用することを備える、C10に記載の方法。
[C12] 各遅延セルは、1つ以上の位相を、15度、30度、または45度回転させる、C11に記載の方法。
[C13] 実行される位相回転の量は、各遅延セルへの制御信号に基づく、C12に記載の方法。
[C14] 1つ以上フィードバックループによって、各遅延セルのための制御信号を決定することをさらに備え、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、C13に記載の方法。
[C15] 各フィードバックループは、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対するローパスフィルタとして動作する、C14に記載の方法。
[C16] 前記位相回転回路は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、C11に記載の方法。
[C17] 各遅延セルは、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対して遅延量を決定する、C11に記載の方法。
[C18] 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延セルの出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、C17に記載の方法。
[C19] 直交信号を生成するために周波数を1.5で分周するための装置であって、
第1の周波数を有する差分信号を受信するための手段と、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すための手段、ここでにおいて、前記第2の周波数は、第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換するための手段と、
前記8位相信号を第3の周波数の直交信号に変換するための手段、ここにおいて、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と、
を備える装置。
[C20] 前記6位相信号を8位相信号に変換するための手段は、遅延させること各々が前記6位相信号の1つ以上の位相を回転させる、遅延させるための1つ以上の手段を備える、C19に記載の装置。
[C21] 遅延させるための各手段は、1つ以上の位相を、15度、30度、または45度回転させる、C20に記載の装置。
[C22] 実行される位相回転の量は、遅延させるための各手段への制御信号に基づく、C21に記載の装置。
[C23] 遅延させるための各手段のための制御信号を決定するための1つ以上の手段をさらに備え、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、C22に記載の装置。
[C24] 決定するための各手段は、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対してローパスフィルタとして動作する、C23に記載の装置。
[C25] 前記変換させるための手段は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、C20に記載の装置。
[C26] 遅延させるための各手段は、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対して遅延量を決定する、C20に記載の装置。
[C27] 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延させるための手段の出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、C26に記載の装置。
[C28] 直交信号を生成するために周波数を1.5で分周するためのコンピュータプログラム製品であって、前記コンピュータプログラム製品は、命令を格納した非一時的なコンピュータ読取可能な媒体を備え、前記命令は、
第1の周波数を有する差分信号を受信するためのコードと、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すためのコード、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換するためのコードと、
前記8位相信号を第3の周波数の直交信号に変換するためのコード、ここで、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と
を備える、コンピュータプログラム製品。
[C29] 前記6位相信号を8位相信号に変換するためのコードは、遅延させること各々が前記6位相信号内の1つ以上の位相を回転させる、遅延させるためのコードを備える、C28に記載のコンピュータプログラム製品。
[C30] 前記遅延させるためのコードは、1つ以上の位相を、15度、30度、または45度回転させる、C29に記載のコンピュータプログラム製品。
Claims (26)
- 直交信号を生成するために周波数を1.5で分周するための装置であって、
第1の周波数および2つの位相を有する差分入力信号を受信し、第2の周波数の6位相信号を作り出す分周器、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を受信し8位相信号を生成する精密位相回転回路、ここにおいて、前記精密位相回転回路は、各々が前記6位相信号内の1つ以上の位相を回転させる1つ以上の遅延セルを備える、と、
前記8位相信号を受信し直交信号生成する2倍周器、ここにおいて、前記直交信号は、前記第1の周波数を1.5で分周したものである第3の周波数を有する、と、
を備える装置。 - 各遅延セルは、1つ以上の位相を、15度、30度、または45度回転させる、請求項1に記載の装置。
- 実行される位相回転の量は、各遅延セルへの制御信号に基づく、請求項2に記載の装置。
- 前記制御信号は、フィードバックループによって決定され、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、請求項3に記載の装置。
- 各フィードバックループは、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対してローパスフィルタとして動作する、請求項4に記載の装置。
- 前記位相回転回路は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、請求項1に記載の装置。
- 各遅延セルは、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対する遅延量を決定する、請求項1に記載の装置。
- 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延セルの出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、請求項7に記載の装置。
- 直交信号を生成するために周波数を1.5で分周するための方法であって、
第1の周波数を有する差分信号を受信することと、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すこと、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換すること、ここにおいて、前記6位相信号を8位相信号に変換することは、各々が前記6位相信号内の1つ以上の位相を回転させる1つ以上の遅延セルを備える精密位相回転回路を使用することを備える、と、
前記8位相信号を第3の周波数の直交信号に変換すること、ここにおいて、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と、
を備える方法。 - 各遅延セルは、1つ以上の位相を、15度、30度、または45度回転させる、請求項9に記載の方法。
- 実行される位相回転の量は、各遅延セルへの制御信号に基づく、請求項10に記載の方法。
- 1つ以上フィードバックループによって、各遅延セルのための制御信号を決定することをさらに備え、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、請求項11に記載の方法。
- 各フィードバックループは、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対するローパスフィルタとして動作する、請求項12に記載の方法。
- 前記位相回転回路は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、請求項9に記載の方法。
- 各遅延セルは、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対して遅延量を決定する、請求項9に記載の方法。
- 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延セルの出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、請求項15に記載の方法。
- 直交信号を生成するために周波数を1.5で分周するための装置であって、
第1の周波数を有する差分信号を受信するための手段と、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すための手段、ここにおいて、前記第2の周波数は、第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換するための手段、ここにおいて、前記6位相信号を8位相信号に変換するための手段は、遅延させること各々が前記6位相信号の1つ以上の位相を回転させる、遅延させるための1つ以上の手段を備える、と、
前記8位相信号を第3の周波数の直交信号に変換するための手段、ここにおいて、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と、
を備える装置。
- 遅延させるための各手段は、1つ以上の位相を、15度、30度、または45度回転させる、請求項17に記載の装置。
- 実行される位相回転の量は、遅延させるための各手段への制御信号に基づく、請求項18に記載の装置。
- 遅延させるための各手段のための制御信号を決定するための1つ以上の手段をさらに備え、ここにおいて、高い値を有する制御信号は、低い値を有する制御信号よりも少ない遅延を生成する、請求項19に記載の装置。
- 決定するための各手段は、1つ以上の論理ANDゲート、抵抗器、およびキャパシタを備え、ここにおいて、前記抵抗器および前記キャパシタは、前記論理ANDゲートの出力に対してローパスフィルタとして動作する、請求項20に記載の装置。
- 前記変換させるための手段は、6つの遅延セルを備え、各々が前記6位相信号内の異なる位相を回転させる、請求項17に記載の装置。
- 遅延させるための各手段は、直列配置で、P型トランジスタ、N型トランジスタ、およびN型デジェネレイショントランジスタを備え、ここにおいて、前記デジェネレイショントランジスタのゲートで受信される制御信号は、前記P型トランジスタおよび前記N型トランジスタのゲートで受信された入力信号に対して遅延量を決定する、請求項17に記載の装置。
- 前記P型トランジスタおよび前記N型トランジスタのドレインは、前記遅延させるための手段の出力で結合され、前記N型トランジスタのソースは、前記デジェネレイショントランジスタのドレインに結合され、前記デジェネレイショントランジスタのソースは、接地され、前記P型トランジスタのソースは、直流基準電圧に結合される、請求項23に記載の装置。
- 直交信号を生成するために周波数を1.5で分周するためのコンピュータプログラム製品であって、前記コンピュータプログラム製品は、命令を格納した非一時的なコンピュータ読取可能な媒体を備え、前記命令は、
第1の周波数を有する差分信号を受信するためのコードと、
前記差分信号に基づいて第2の周波数の6位相信号を作り出すためのコード、ここにおいて、前記第2の周波数は、前記第1の周波数を3で分周したものである、と、
前記6位相信号を前記第2の周波数の8位相信号に変換するためのコード、ここにおいて、前記6位相信号を8位相信号に変換するためのコードは、遅延させること各々が前記6位相信号内の1つ以上の位相を回転させる、遅延させるためのコードを備える、と、
前記8位相信号を第3の周波数の直交信号に変換するためのコード、ここで、前記第3の周波数は、前記第1の周波数を1.5で分周したものである、と
を備える、コンピュータプログラム製品。 - 前記遅延させるためのコードは、1つ以上の位相を、15度、30度、または45度回転させる、請求項25に記載のコンピュータプログラム製品。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161563958P | 2011-11-28 | 2011-11-28 | |
US61/563,958 | 2011-11-28 | ||
US13/653,054 | 2012-10-16 | ||
US13/653,054 US8803568B2 (en) | 2011-11-28 | 2012-10-16 | Dividing a frequency by 1.5 to produce a quadrature signal |
PCT/US2012/066902 WO2013082193A1 (en) | 2011-11-28 | 2012-11-28 | Dividing a frequency by 1.5 to produce a quadrature signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5657844B1 true JP5657844B1 (ja) | 2015-01-21 |
JP2015504638A JP2015504638A (ja) | 2015-02-12 |
Family
ID=48466271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014543633A Expired - Fee Related JP5657844B1 (ja) | 2011-11-28 | 2012-11-28 | 直交信号を生成するための周波数の1.5分周 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8803568B2 (ja) |
EP (1) | EP2786493A1 (ja) |
JP (1) | JP5657844B1 (ja) |
KR (1) | KR101508608B1 (ja) |
CN (1) | CN103959654B (ja) |
IN (1) | IN2014CN03136A (ja) |
WO (1) | WO2013082193A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9966937B2 (en) * | 2011-04-29 | 2018-05-08 | Marvell World Trade Ltd. | Frequency multipliers |
EP2849021B1 (en) * | 2013-09-12 | 2020-01-01 | Socionext Inc. | Signal-alignment circuitry and methods |
US8723568B1 (en) * | 2013-12-20 | 2014-05-13 | Qualcomm Incorporated | Local oscillator signal generation using delay locked loops |
US9455716B2 (en) * | 2014-05-28 | 2016-09-27 | Qualcomm Incorporated | Reconfigurable fractional divider |
US9531358B2 (en) * | 2014-10-27 | 2016-12-27 | Mediatek Inc. | Signal generating system and signal generating method |
US10164574B2 (en) * | 2015-07-07 | 2018-12-25 | Mediatek Inc. | Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator |
US10374588B2 (en) * | 2016-10-31 | 2019-08-06 | Mediatek Inc. | Quadrature clock generating mechanism of communication system transmitter |
US10547315B2 (en) | 2017-11-28 | 2020-01-28 | Samsung Electronics Co., Ltd. | Frequency divider and a transceiver including the same |
CN108540149B (zh) * | 2018-07-16 | 2020-07-24 | 南京中感微电子有限公司 | 无线射频发射机 |
CN110214417B (zh) * | 2019-04-18 | 2023-05-02 | 香港应用科技研究院有限公司 | 50%占空比正交输入正交输出(qiqo)3分频电路 |
US11626865B1 (en) * | 2021-09-22 | 2023-04-11 | Qualcomm Incorporated | Low-power high-speed CMOS clock generation circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002521904A (ja) * | 1998-07-24 | 2002-07-16 | グローバル・コミュニケーション・テクノロジー・インク | 単一チップcmos送信器/受信器およびvco−ミキサ構造 |
US6570946B1 (en) * | 1999-11-03 | 2003-05-27 | Ericsson, Inc. | One-hot decoded phase shift prescaler |
US6882229B1 (en) * | 2003-07-23 | 2005-04-19 | Pericom Semiconductor Corp. | Divide-by-X.5 circuit with frequency doubler and differential oscillator |
WO2010022092A1 (en) * | 2008-08-18 | 2010-02-25 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335952B1 (en) | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
US6480045B2 (en) * | 2001-01-05 | 2002-11-12 | Thomson Licensing S.A. | Digital frequency multiplier |
US20030064699A1 (en) | 2001-09-28 | 2003-04-03 | Olsen Gordon A. | Down-converting multiple received radio frequency signals |
DE10344851B3 (de) | 2003-09-26 | 2005-04-28 | Infineon Technologies Ag | Signalaufbereitungsschaltung |
US20060217098A1 (en) | 2005-03-22 | 2006-09-28 | Anderson Jeffrey K | System for reducing power consumption in a local oscillator |
US20070160168A1 (en) | 2006-01-11 | 2007-07-12 | Beukema Troy J | Apparatus and method for signal phase control in an integrated radio circuit |
CN101242182A (zh) * | 2007-02-06 | 2008-08-13 | 凌阳科技股份有限公司 | 具有相位旋转扩频的锁相环 |
WO2008141102A2 (en) * | 2007-05-11 | 2008-11-20 | Skyworks Solutions, Inc. | Systems and methods for providing a clock signal |
CN101944906A (zh) * | 2009-07-10 | 2011-01-12 | 智迈微电子科技(上海)有限公司 | 基于相位旋转器的分频器 |
-
2012
- 2012-10-16 US US13/653,054 patent/US8803568B2/en active Active
- 2012-11-28 JP JP2014543633A patent/JP5657844B1/ja not_active Expired - Fee Related
- 2012-11-28 CN CN201280058034.5A patent/CN103959654B/zh active Active
- 2012-11-28 EP EP12799435.8A patent/EP2786493A1/en not_active Ceased
- 2012-11-28 IN IN3136CHN2014 patent/IN2014CN03136A/en unknown
- 2012-11-28 KR KR1020147017542A patent/KR101508608B1/ko active IP Right Grant
- 2012-11-28 WO PCT/US2012/066902 patent/WO2013082193A1/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002521904A (ja) * | 1998-07-24 | 2002-07-16 | グローバル・コミュニケーション・テクノロジー・インク | 単一チップcmos送信器/受信器およびvco−ミキサ構造 |
US6570946B1 (en) * | 1999-11-03 | 2003-05-27 | Ericsson, Inc. | One-hot decoded phase shift prescaler |
US6882229B1 (en) * | 2003-07-23 | 2005-04-19 | Pericom Semiconductor Corp. | Divide-by-X.5 circuit with frequency doubler and differential oscillator |
WO2010022092A1 (en) * | 2008-08-18 | 2010-02-25 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
Also Published As
Publication number | Publication date |
---|---|
KR20140104456A (ko) | 2014-08-28 |
JP2015504638A (ja) | 2015-02-12 |
EP2786493A1 (en) | 2014-10-08 |
CN103959654B (zh) | 2016-08-24 |
IN2014CN03136A (ja) | 2015-07-03 |
US20130135016A1 (en) | 2013-05-30 |
WO2013082193A1 (en) | 2013-06-06 |
KR101508608B1 (ko) | 2015-04-14 |
CN103959654A (zh) | 2014-07-30 |
US8803568B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5657844B1 (ja) | 直交信号を生成するための周波数の1.5分周 | |
JP5591914B2 (ja) | サプライレギュレートされたフェイズロックループ(pll)及び用いる方法 | |
JP5908587B2 (ja) | フィードバックループにおける位相補正を備えた位相ロックドループ | |
JP6324875B2 (ja) | クロッククリーンアップ位相ロックループ(pll) | |
US7825703B2 (en) | Divide-by-three quadrature frequency divider | |
US8629700B2 (en) | Capacitive multiplication in a phase locked loop | |
US8487678B2 (en) | Half cycle delay locked loop | |
JP5937211B2 (ja) | 集積回路上のコア間でのクロック共有 | |
CN111030599B (zh) | 正交信号产生 | |
JP6359533B2 (ja) | 基準クロック信号バッファにおけるバッファ入力インピーダンス補償 | |
US11561570B2 (en) | Apparatus and methods for low power frequency clock generation and distribution | |
US8963587B2 (en) | Clock generation using fixed dividers and multiplex circuits | |
US9071251B2 (en) | Phase-locked loop outputs with reduced reference spurs and noise | |
Wang et al. | A lock detector loop for low-power PLL-based clock and data recovery circuits | |
US11750180B2 (en) | High frequency AC coupled self-biased divider | |
JP5621060B1 (ja) | 復調器および変調器 | |
CN106936470A (zh) | 一种宽带数字解跳装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5657844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |