JP5653974B2 - パッケージ型二端子半導体装置 - Google Patents
パッケージ型二端子半導体装置 Download PDFInfo
- Publication number
- JP5653974B2 JP5653974B2 JP2012171399A JP2012171399A JP5653974B2 JP 5653974 B2 JP5653974 B2 JP 5653974B2 JP 2012171399 A JP2012171399 A JP 2012171399A JP 2012171399 A JP2012171399 A JP 2012171399A JP 5653974 B2 JP5653974 B2 JP 5653974B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead terminal
- width dimension
- lead
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
「平面視では重複して側面視では間隔を空けて配置された端子部を互いに有していて同じ方向に延びる金属板製の第1リード端子及び第2リード端子と,これら両リード端子における端子部の間に配置されて両端子部にマウントされた半導体チップと,前記各リード端子及び半導体チップをパッケージする熱硬化性合成樹脂製のモールド部とを備えており,前記両リード端子は,前記モールド部から互いに反対方向に突出した露出部を有する構成であって,
前記両リード端子における露出部の幅寸法は同じ幅寸法に設定され,
前記第1リード端子における端子部の幅寸法は,前記半導体チップの幅寸法及び当該第1リード端子における露出部の幅寸法よりも広い幅寸法に設定され,
前記第2リード端子における端子部の幅寸法は,当該第2リード端子における露出部の幅寸法及び前記第1リード端子における端子部の幅寸法よりも狭い幅寸法に設定されており,
更に,前記第1リード端子及び第2リード端子とも,露出部と反対側に開口した切欠きを備えておらずに前記モールド部はそれらリード端子を貫通しておらず,
更に、前記第1リード端子の露出部と前記第2リード端子の露出部とは同じ高さであり,前記第2リード端子に立ち上がり部を設けることで当該第2リード端子の端子部を前記第1リード端子の端子部の上に位置させており,かつ,前記第2リード端子の立ち上がり部で幅寸法を縮小させることにより,当該第2リード端子における端子部の幅寸法を露出部の幅寸法及び前記第1リード端子における端子部の幅寸法よりも狭い幅寸法と成している」
二本のリード端子1,2の先端に端子部1a,2aを一体的に設け,この両リード端子1,2のうち第1リード端子1における端子部1aの上面に半導体チップ3をマウントする一方,第2リード端子2を,その端子部2aを前記半導体チップ3に上から重ね接合した状態で前記第1リード端子1に対して反対方向に延びるように配設し,半導体チップ3の部分を熱硬化性合成樹脂製のモールド部4にてパッケージしている。
両リード端子1,2の一部はモールド部4の左右両端面から外向きに突出した露出部1b,2bになっており,露出部1b,2bがプリント回路基板等に対して半田付けされる。従って,露出部1b,2bは同じ高さになっており,第2リード端子2に立ち上がり部2cを設けることで,第2リード端子2の端子部2aを第1リード端子1における端子部1aの上に位置させている。
すなわち,先ず,前記各リード端子1,2における露出部1b,2bの幅寸法を,互いに同じ幅寸法W0に構成する。
また,第1リード端子1における端子部1aの幅寸法を,半導体チップ3の幅寸法,及び,当該第1リード端子1における露出部1bの幅寸法W0よりも広い幅寸法W1に構成する。
更に,第2リード端子2における端子部2aの幅寸法を,当該第2リード端子2における露出部2bの幅寸法W0,及び,第1リード端子1における端子部1aの幅寸法W1よりも狭い幅寸法W2に構成する。この場合,第2リード端子2の立ち上がり部2cに,左右側面が傾斜面2c′となって幅寸法が縮小した部分を設けることで,端子部2aの幅寸法法W2を露出部1b,2bの幅寸法W0よりも狭い幅寸法としている。
図2のとおり,第1リード端子1における端子部1aの先端面1a′,及び第2リード端子2における端子部2aの先端面は両リード端子1,2の長手方向と直交した方向に途切れなく延びており,露出部1b,2bと反対側に開口していない。従って,半導体チップ3はその全面が第1リード端子1の端子部1aに重なっており,第1リード端子1にモールド部4が貫通することはない。
従って,この耐曲げ性を前記図5〜図7に示す従来の半導体装置と同じとした場合,モールド部4のうち端子部2aを囲う部分の肉厚を,耐曲げ性を向上できる分だけ薄くすることができ,ひいては,モールド部4の高さ寸法H及び幅寸法Sのうちいずれか一方又は両方を小さくできて,半導体装置の小型・軽量を図ることができるのである。
1a 第1リード端子の端子部
1b 第1リード端子の露出部
2 第2リード端子
2a 第2リード端子の端子部
2b 第2リード端子の露出部
2c 第2リード端子の立ち上がり部
3 半導体チップ
4 モールド部
Claims (4)
- 平面視では重複して側面視では間隔を空けて配置された端子部を互いに有していて同じ方向に延びる金属板製の第1リード端子及び第2リード端子と,これら両リード端子における端子部の間に配置されて両端子部にマウントされた半導体チップと,前記各リード端子及び半導体チップをパッケージする熱硬化性合成樹脂製のモールド部とを備えており,前記両リード端子は,前記モールド部から互いに反対方向に突出した露出部を有する構成であって,
前記両リード端子における露出部の幅寸法は同じ幅寸法に設定され,
前記第1リード端子における端子部の幅寸法は,前記半導体チップの幅寸法及び当該第1リード端子における露出部の幅寸法よりも広い幅寸法に設定され,
前記第2リード端子における端子部の幅寸法は,当該第2リード端子における露出部の幅寸法及び前記第1リード端子における端子部の幅寸法よりも狭い幅寸法に設定されており,
更に,前記第1リード端子及び第2リード端子とも,露出部と反対側に開口した切欠きを備えておらずに前記モールド部はそれらリード端子を貫通しておらず,
更に、前記第1リード端子の露出部と前記第2リード端子の露出部とは同じ高さであり,前記第2リード端子に立ち上がり部を設けることで当該第2リード端子の端子部を前記第1リード端子の端子部の上に位置させており,かつ,前記第2リード端子の立ち上がり部で幅寸法を縮小させることにより,当該第2リード端子における端子部の幅寸法を露出部の幅寸法及び前記第1リード端子における端子部の幅寸法よりも狭い幅寸法と成している,
パッケージ型二端子半導体装置。 - 前記第2リード端子における端子部の幅寸法は,当該第2リード端子及び前記第1リード端子における露出部の幅寸法の40〜60バーセントに設定されている,
請求項1に記載したパッケージ型二端子半導体装置。 - 前記第2リード端子における立ち上がり部の両側面を傾斜させることで,当該立ち上がり部の幅寸法を縮小させている,
請求項1又は2に記載したパッケージ型二端子半導体装置。 - 前記第1リード端子における端子部のうち平面視で前記第2リード端子の立ち上がり部に向いた端面は、その全長にわたって,当該第1リード端子及び前記第2リード端子の露出部を結ぶ線と直交した方向に一直線に延びている,
請求項3に記載したパッケージ型二端子半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171399A JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171399A JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136718A Division JP5368008B2 (ja) | 2008-05-26 | 2008-05-26 | パッケージ型二端子半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235161A JP2012235161A (ja) | 2012-11-29 |
JP5653974B2 true JP5653974B2 (ja) | 2015-01-14 |
Family
ID=47435106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171399A Expired - Fee Related JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5653974B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01139448U (ja) * | 1988-03-16 | 1989-09-22 | ||
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
US4935803A (en) * | 1988-09-09 | 1990-06-19 | Motorola, Inc. | Self-centering electrode for power devices |
JP2510708B2 (ja) * | 1988-12-02 | 1996-06-26 | ローム株式会社 | 半導体装置 |
JP2752556B2 (ja) * | 1992-12-18 | 1998-05-18 | ローム株式会社 | 電子部品の製造方法 |
JPH08139241A (ja) * | 1994-11-07 | 1996-05-31 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
-
2012
- 2012-08-01 JP JP2012171399A patent/JP5653974B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012235161A (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11658100B2 (en) | Packaging of a semiconductor device with a plurality of leads | |
JP7441287B2 (ja) | 半導体装置 | |
WO2016084483A1 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
JP4002476B2 (ja) | 半導体装置 | |
JP4698234B2 (ja) | 表面実装型半導体素子 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
TW201820580A (zh) | 半導體裝置及製造其之方法 | |
US20160284632A1 (en) | Electronic component package | |
JP5653974B2 (ja) | パッケージ型二端子半導体装置 | |
TWI683373B (zh) | 電子模組 | |
JP6402281B1 (ja) | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 | |
JP2001237358A (ja) | パッケージ型二端子半導体装置の構造 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
US11302612B2 (en) | Lead frame wiring structure and semiconductor module | |
JP4454357B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP6796666B2 (ja) | 半導体装置 | |
JP5368008B2 (ja) | パッケージ型二端子半導体装置 | |
JP6878930B2 (ja) | 半導体装置 | |
NL2020940B1 (en) | Electronic module, lead frame and manufacturing method for electronic module | |
JP2004140156A (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
JP5124329B2 (ja) | 半導体装置 | |
JP3871587B2 (ja) | 樹脂封止型半導体装置 | |
JP2006294932A (ja) | 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板 | |
JP4476977B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5653974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
LAPS | Cancellation because of no payment of annual fees |