JP5651068B2

JP5651068B2 - Semiconductor resistance element and semiconductor module having semiconductor resistance element

Info

Publication number: JP5651068B2
Application number: JP2011089535A
Authority: JP
Inventors: 山村　健; 健山村
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2011-04-13
Filing date: 2011-04-13
Publication date: 2015-01-07
Anticipated expiration: 2031-04-13
Also published as: JP2012222302A

Description

本発明は、半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールに関し、特に抵抗素子層の電位とその周辺の半導体基板等の電位との電位差によって抵抗素子層の抵抗値が変化するのを抑えた半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールに関する。 The present invention relates to a semiconductor resistance element and a semiconductor module having the semiconductor resistance element, and in particular, a semiconductor in which a resistance value of a resistance element layer is prevented from changing due to a potential difference between a potential of the resistance element layer and a potential of a semiconductor substrate or the like in the vicinity. The present invention relates to a resistance element and a semiconductor module having a semiconductor resistance element.

所望の半導体モジュールを製造するのに際しては、抵抗素子や容量素子、スイッチング素子等の様々な複数の素子を組み合わせていく。この為、半導体モジュールに集積される各素子は、なるべくその特性が変わらないことが望ましい。抵抗素子を一例にして説明すると、抵抗素子の抵抗値が変化すれば、その抵抗素子を複数用いて構成されている半導体モジュール全体の抵抗値が変化してしまうことになり、半導体モジュールを構成する上で極めて好ましいことではない。 In manufacturing a desired semiconductor module, various elements such as a resistance element, a capacitance element, and a switching element are combined. For this reason, it is desirable that each element integrated in the semiconductor module has the same characteristics as possible. When the resistance element is described as an example, if the resistance value of the resistance element changes, the resistance value of the entire semiconductor module configured by using a plurality of the resistance elements changes, and the semiconductor module is configured. This is not very desirable.

ところが、多くの抵抗素子の抵抗素子層は、ポリシリコンを用いて形成されたポリシリコン層や拡散層である。この為、抵抗素子層の電位と、抵抗素子層の上面や下面といった周辺の半導体基板等の電位との電位差が生じる。すると、空貧層の広がり状態が変わり、導電領域の幅が変わってしまうことがある。これにより、抵抗素子の抵抗値が、本来の抵抗値から変化する。
このような抵抗素子層とその周辺の半導体基板等との電位差によって、抵抗値が変化するのを抑える必要がある。そこで、抵抗値が変化するのを抑えた抵抗素子として、図１２に示すような特許文献１の半導体装置１００がある。 However, the resistive element layer of many resistive elements is a polysilicon layer or a diffusion layer formed using polysilicon. For this reason, a potential difference is generated between the potential of the resistive element layer and the potential of a peripheral semiconductor substrate or the like such as the upper surface or the lower surface of the resistive element layer. Then, the spread state of the air poor layer may change, and the width of the conductive region may change. Thereby, the resistance value of the resistance element changes from the original resistance value.
It is necessary to suppress a change in resistance value due to a potential difference between such a resistance element layer and a semiconductor substrate around the resistance element layer. Therefore, there is a semiconductor device 100 of Patent Document 1 as shown in FIG. 12 as a resistance element that suppresses a change in resistance value.

図１２に示す半導体装置１００は、Ｐ型の半導体基板１０１の上に形成されたＮ型の島領域１０２の主面に、Ｐ型の拡散領域１０３が形成されている。この表面に、高電位電圧を印加する第１の電極１０４と、低電位電圧を印加する第２の電極１０５とを設けると共に、Ｐ型の拡散領域１０３の表面の外側の島領域１０２の表面に、高電位電圧を印加する第３の電極１０６と、低電位電圧を印加する第４の電極１０７とを設けている。これにより、半導体装置１００は、島領域１０２の電位分布がＰ型の拡散領域１０３の電位分布に沿うように構成されている。 In the semiconductor device 100 shown in FIG. 12, a P-type diffusion region 103 is formed on the main surface of an N-type island region 102 formed on a P-type semiconductor substrate 101. On this surface, a first electrode 104 for applying a high potential voltage and a second electrode 105 for applying a low potential voltage are provided, and on the surface of the island region 102 outside the surface of the P-type diffusion region 103. A third electrode 106 for applying a high potential voltage and a fourth electrode 107 for applying a low potential voltage are provided. As a result, the semiconductor device 100 is configured such that the potential distribution of the island region 102 follows the potential distribution of the P-type diffusion region 103.

又、半導体装置１００の他にも、図１３に示すような特許文献２の半導体装置２００がある。
この半導体装置２００は、半導体基板２０１に形成されたエピタキシャル層２０２と、エピタキシャル層２０２の内部に形成された埋込層２０３と、その埋込層２０３と同程度の深さを有して埋込層２０３とが離間して形成された環状の素子分離領域２０４と、エピタキシャル層２０２の表面から環状の素子分離領域内に形成されたＮ＋型層２０５とを有する。 In addition to the semiconductor device 100, there is a semiconductor device 200 of Patent Document 2 as shown in FIG.
This semiconductor device 200 includes an epitaxial layer 202 formed on a semiconductor substrate 201, a buried layer 203 formed inside the epitaxial layer 202, and a buried layer having the same depth as the buried layer 203. An annular element isolation region 204 formed away from the layer 203 and an N + type layer 205 formed in the annular element isolation region from the surface of the epitaxial layer 202 are included.

その表面に、ＬＯＣＯＳ酸化膜２０６と、ポリシリコン抵抗２０７と、層間絶縁膜２０８とが順次形成され、更にポリシリコン抵抗２０７の上の層間絶縁膜２０８の３箇所に電極２１０〜２１２が形成されている。更に、Ｎ＋型層２０５の上方には、電極２１３が形成されている。この時、３つの電極２１０〜２１２は、電極２１２と電極２１０との距離と、電極２１２と電極２１１との距離が等しくなるように、ポリシリコン抵抗２０７の略中央位置に配置される。電極２１２と電極２１３とは、同電位を維持することができるように配線２０９によって結線されている。 A LOCOS oxide film 206, a polysilicon resistor 207, and an interlayer insulating film 208 are sequentially formed on the surface, and electrodes 210 to 212 are formed at three locations of the interlayer insulating film 208 on the polysilicon resistor 207. Yes. Further, an electrode 213 is formed above the N + type layer 205. At this time, the three electrodes 210 to 212 are arranged at substantially the center position of the polysilicon resistor 207 so that the distance between the electrode 212 and the electrode 210 is equal to the distance between the electrode 212 and the electrode 211. The electrode 212 and the electrode 213 are connected by a wiring 209 so that the same potential can be maintained.

特開平５−１９０７７３号公報Japanese Patent Laid-Open No. 5-190773 特許第４３８３０１６号公報Japanese Patent No. 4383016

しかしながら、上記で説明した特許文献１の半導体装置１００では、抵抗素子をなす拡散領域１０３の下面にある導電型の島領域１０２にも電流が流れる。この為、半導体装置１００が、無駄な電流を消費するという問題があった。
又、特許文献２の半導体装置２００では、電極２１２と電極２１３とが、配線２０９によって同電位を維持することができるように配線２０９で結線されている。この為、ポリシリコン抵抗２０７の中点に無駄な容量性負荷が付く。この為、半導体装置２００が、信号に歪みを生じさせることがあった。
そこで、本発明は、上記の課題に鑑み、無駄な電流や信号の歪み等を発生させることなく、抵抗素子層の電位と、その周辺の半導体基板や電源線、信号線等の電位との電位差によって抵抗素子層の抵抗値が変化してしまうことを抑えることのできる半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールを提供することを目的とする。 However, in the semiconductor device 100 of Patent Document 1 described above, a current also flows through the conductive island region 102 on the lower surface of the diffusion region 103 that forms the resistance element. Therefore, there is a problem that the semiconductor device 100 consumes useless current.
In the semiconductor device 200 of Patent Document 2, the electrode 212 and the electrode 213 are connected by the wiring 209 so that the same potential can be maintained by the wiring 209. For this reason, useless capacitive load is added to the middle point of the polysilicon resistor 207. For this reason, the semiconductor device 200 may cause distortion in the signal.
Therefore, in view of the above problems, the present invention provides a potential difference between a potential of a resistance element layer and a potential of a semiconductor substrate, a power supply line, a signal line, and the like in the vicinity without causing unnecessary current and signal distortion. An object of the present invention is to provide a semiconductor resistance element and a semiconductor module having the semiconductor resistance element that can suppress the resistance value of the resistance element layer from changing due to the above.

本発明による半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールは、上記の目的を達成する為に、次のように構成される。
本発明による第１の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、を有し、前記抵抗素子層は、前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。 In order to achieve the above object, the semiconductor resistance element and the semiconductor module having the semiconductor resistance element according to the present invention are configured as follows.
A first semiconductor resistance element according to the present invention is formed on a semiconductor substrate, is parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. In the positive electrode region or the negative electrode region from the reference position of the resistance region And the index value for the amount of resistance between the up position, and wherein the resistance value of the positive electrode region or the negative electrode region, the sum of the product of the resistance change coefficients are formed so as to zero To do.

上記の第１の半導体抵抗素子によれば、抵抗素子層は、第１の電極が形成されている位置と第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、正極領域と負極領域とをそれぞれ少なくとも１つ有するように形成されている。通常、半導体抵抗素子には、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる抵抗値変化成分がある。そして、基準位置から正極領域の中心位置まで、又は負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、抵抗値変化係数との積の総和が零になるように、抵抗素子層を形成する。 According to the first semiconductor resistance element, the resistance element layer is a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed. And at least one of a positive electrode region and a negative electrode region. In general, a semiconductor resistance element has a resistance value changing component caused by a potential difference between a potential of a resistance element layer and a potential of a peripheral semiconductor substrate or the like. Then, an index value having a resistance value between the reference position and the center position of the positive electrode region or the center position of the negative electrode region, the resistance value of the positive electrode region or the negative electrode region, and the resistance value change coefficient The resistive element layer is formed so that the sum of products becomes zero.

これにより、第１電極の電位が固定されている場合に、正極領域と正極領域とで、抵抗値変化成分のつり合いがとれるようになる。従って、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、上記の電位差によって、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 Accordingly, when the potential of the first electrode is fixed, the resistance value change component can be balanced between the positive electrode region and the positive electrode region. Therefore, it is possible to prevent the resistance value of the resistance element layer from changing due to the above-described potential difference without generating a useless current in the periphery of the resistance element layer and without applying a useless capacitive load to the resistance element layer. It becomes possible.

本発明による第２の半導体抵抗素子は、前記抵抗素子層は、前記正極領域と前記負極領域とが互いに直列に接続され、前記第１の電極が形成されている位置が、前記基準位置になるように形成されたことを特徴とする。
これにより、基準位置を第１電極が形成されている位置とし、抵抗素子層の正極領域の電位とその周辺の半導体基板等の電位との電位差によって変化する抵抗値変化成分と、抵抗素子層の負極領域の電位とその周辺の半導体基板等の電位との電位差によって変化する正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺することで、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 In the second semiconductor resistance element according to the present invention, in the resistance element layer, the position where the positive electrode region and the negative electrode region are connected in series with each other and the first electrode is formed is the reference position. It was formed as follows.
As a result, the reference position is the position where the first electrode is formed, the resistance value changing component that changes due to the potential difference between the potential of the positive electrode region of the resistive element layer and the potential of the surrounding semiconductor substrate, and the like. The resistance value of the resistive element layer changes by offsetting the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region, which change due to the potential difference between the potential of the negative electrode region and the potential of the surrounding semiconductor substrate, etc. Can be suppressed.

本発明による第３の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、を有し、前記抵抗素子層は、前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になり、かつ、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。 A third semiconductor resistance element according to the present invention is formed on a semiconductor substrate, is parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. In the positive electrode region or the negative electrode region from the reference position of the resistance region And the index value for the amount of resistance between the up position, the and the resistance value of the positive electrode region or the negative electrode region, the sum of the product of the resistance value change coefficient becomes zero, and the positive electrode region or the negative electrode The total sum of the products of the resistance value of the region and the resistance value change coefficient is formed to be zero.

上記の第３の半導体抵抗素子によれば、基準位置から正極領域の中心位置まで、又は負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は負極領域の抵抗値と、抵抗値変化係数との積の総和が零になると共に、抵抗値と、抵抗値変化係数との積の総和が零になるように、抵抗素子層を形成する。
これにより、第１電極の電位が固定されていない場合に、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 According to the third semiconductor resistance element described above, the index value that takes the resistance value from the reference position to the center position of the positive electrode region or the center position of the negative electrode region, and the resistance of the positive electrode region or the negative electrode region The resistance element layer is formed so that the sum of the products of the value and the resistance value change coefficient becomes zero and the sum of the products of the resistance value and the resistance value change coefficient becomes zero.
Thereby, when the potential of the first electrode is not fixed, the resistance value change component of the positive electrode region and the resistance value change of the negative electrode region caused by the potential difference between the potential of the resistance element layer and the potential of the surrounding semiconductor substrate, etc. By canceling out the components, it is possible to suppress the resistance value of the resistive element layer from changing.

本発明による第４の半導体抵抗素子は、前記抵抗素子層は、前記正極領域と前記負極領域とが互いに直列に接続され、前記抵抗領域の両端部間の中心位置が、前記基準位置になるように形成されたことを特徴とする。
上記の第４の半導体抵抗素子によれば、抵抗素子層は、正極領域と負極領域とが直列に接続されるように形成されている。このような接続形態で、抵抗素子層に例えば３つの領域を形成する場合には、抵抗領域の両端部間の中心位置を基準位置とする。
これにより、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 In a fourth semiconductor resistance element according to the present invention, the resistance element layer is configured such that the positive electrode region and the negative electrode region are connected in series, and a center position between both ends of the resistance region is the reference position. It is characterized by being formed.
According to the fourth semiconductor resistance element, the resistance element layer is formed such that the positive electrode region and the negative electrode region are connected in series. When, for example, three regions are formed in the resistance element layer in such a connection form, the center position between both ends of the resistance region is set as a reference position.
As a result, the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region caused by the potential difference between the potential of the resistance element layer and the potential of the surrounding semiconductor substrate, etc. are offset, and the resistance value of the resistance element layer Can be prevented from changing.

本発明による第５の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、を有し、前記抵抗素子層は、前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、前記正極領域と前記負極領域とが互いに並列に接続され、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。 A fifth semiconductor resistance element according to the present invention is formed on a semiconductor substrate, runs parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. The positive electrode region and the negative electrode region are connected in parallel to each other, and The resistance value of the region or the negative electrode region, wherein the sum of the product of the resistance change coefficients are formed so as to become zero.

上記の第５の半導体抵抗素子によれば、抵抗素子層は、正極領域と負極領域とが並列に接続されるように形成されている。
このような時、正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺するのには、当該抵抗値と、抵抗値変化係数との積の総和が零になるように正極領域と負極領域とを形成すれば良い。
これにより、正極領域と負極領域とが直列に接続されている時と同様に、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 According to the fifth semiconductor resistance element, the resistance element layer is formed such that the positive electrode region and the negative electrode region are connected in parallel.
In such a case, in order to cancel out the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region, the positive electrode region is set so that the sum of the products of the resistance value and the resistance value change coefficient becomes zero. And a negative electrode region may be formed.
As a result, as in the case where the positive electrode region and the negative electrode region are connected in series, the resistance value changing component of the positive electrode region and the negative electrode caused by the potential difference between the potential of the resistive element layer and the potential of the surrounding semiconductor substrate, etc. It is possible to suppress a change in the resistance value of the resistance element layer by canceling out the resistance value change component of the region.

本発明による第６の半導体抵抗素子は、前記抵抗素子層は、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、前記正極領域と前記負極領域とをそれぞれ少なくとも１つ有するように形成されたことを特徴とする。
上記の第６の半導体抵抗素子によれば、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、抵抗素子層が正極領域と負極領域とをそれぞれ少なくとも１つ有するように抵抗素子層を形成することが可能になる。例えば、抵抗素子層をポリシリコンにより形成する場合には、１３属のイオンをインプラント又は拡散させることで、正極領域を形成することができる。又、１５属のイオンをインプラント又は拡散させることで、負極領域を形成することができる。 In a sixth semiconductor resistance element according to the present invention, the resistance element layer is formed so as to have at least one of the positive electrode region and the negative electrode region by implanting or diffusing impurity ions of different types and concentrations. It is characterized by that.
According to the sixth semiconductor resistance element, the resistance element layer is formed so that the resistance element layer has at least one of a positive electrode region and a negative electrode region by implanting or diffusing impurity ions of different types and concentrations. It becomes possible to do. For example, when the resistance element layer is formed of polysilicon, the positive electrode region can be formed by implanting or diffusing ions of Group 13 ions. Further, the negative electrode region can be formed by implanting or diffusing 15 group ions.

本発明による第７の半導体抵抗素子は、前記抵抗素子層は、材質にポリシリコンを用いて形成されたポリシリコン層であることを特徴とする。
上記の第７の半導体抵抗素子によれば、上記で説明したように、抵抗素子層の抵抗値が変化してしまうのを抑えることできるように構成されている為、抵抗素子層を形成するのにあたって、抵抗素子層の周辺部の電位との電位差によって抵抗値が比較的に変化し易い材質を用いることが可能になる。又、従来技術の半導体抵抗素子で用いられている材質と同じ材質を用いることも可能になる。 The seventh semiconductor resistance element according to the present invention is characterized in that the resistance element layer is a polysilicon layer formed using polysilicon as a material.
According to the seventh semiconductor resistance element, as described above, since the resistance value of the resistance element layer can be suppressed from changing, the resistance element layer is formed. In this case, it is possible to use a material whose resistance value is relatively easy to change due to the potential difference with the potential at the peripheral portion of the resistive element layer. It is also possible to use the same material as that used in the conventional semiconductor resistance element.

本発明による第８の半導体抵抗素子は、前記抵抗素子層は、拡散層であることを特徴とする。
上記の第８の半導体抵抗素子によれば、抵抗素子層が、従来技術の半導体抵抗素子で用いられているポリシリコンを用いて形成されている為、上記の第８の半導体抵抗素子と同じ作用を得ることが可能になる。 An eighth semiconductor resistance element according to the present invention is characterized in that the resistance element layer is a diffusion layer.
According to the eighth semiconductor resistance element, since the resistance element layer is formed using the polysilicon used in the conventional semiconductor resistance element, the same action as the eighth semiconductor resistance element is provided. Can be obtained.

本発明による第９の半導体抵抗素子は、前記導電層は、前記半導体基板、前記抵抗素子層と異なる成分又は形成工程で形成された層、又はメタルを用いて形成されたメタル層であることを特徴とする。
上記の第９の半導体抵抗素子によれば、導電層を形成するのにあって従来技術の半導体抵抗素子と同じ材質を用いることが可能になる。 In a ninth semiconductor resistance element according to the present invention, the conductive layer is a semiconductor layer, a layer formed in a different component or formation process from the resistance element layer, or a metal layer formed using metal. Features.
According to the ninth semiconductor resistance element described above, the same material as that of the conventional semiconductor resistance element can be used to form the conductive layer.

本発明による第１０の半導体抵抗素子は、前記抵抗素子層を互いに電気的に接続する補助電極を有したことを特徴とする。
上記の第１０の半導体抵抗素子によれば、補助電極が、正極領域と負極領域とを互いに接続する。例えば、正極領域と負極領域との接続部分で不純物イオンがインプラントされない領域ができてしまうことがあり、正極領域と負極領域とを直接接続することに難しい場合がある。このような時に、直接接続することが難しい正極領域と負極領域とを、補助電極を用いて互いに接続することが可能となる。又、補助電極を用いることで、抵抗素子層同士の接続を補強することも可能になる。 A tenth semiconductor resistance element according to the present invention is characterized by having auxiliary electrodes for electrically connecting the resistance element layers to each other.
According to the tenth semiconductor resistance element described above, the auxiliary electrode connects the positive electrode region and the negative electrode region to each other. For example, there may be a region where impurity ions are not implanted at the connection portion between the positive electrode region and the negative electrode region, and it may be difficult to directly connect the positive electrode region and the negative electrode region. In such a case, it is possible to connect the positive electrode region and the negative electrode region, which are difficult to connect directly, to each other using the auxiliary electrode. Further, by using the auxiliary electrode, it is possible to reinforce the connection between the resistive element layers.

本発明による半導体モジュールは、上記の第１〜第１０の半導体抵抗素子のうちのいずれか１つの半導体抵抗素子を少なくとも１つ有すると共に、前記半導体抵抗素子と異なる種類の半導体素子を少なくとも１つ有することを特徴とする。
上記の半導体モジュールによれば、上記の第１〜第１０の半導体抵抗素子のいずれか１つの半導体抵抗素子と、更に容量素子等とを有して構成される。上述したように、上記の第１〜第１０の半導体抵抗素子は、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、抵抗素子の電位と抵抗素子層の周辺の半導体基板等の電位との電位差の影響を受けて、抵抗値が変化するのを抑えることができる。よって、第１〜第１０の抵抗素子を用いて構成された半導体モジュールでも、無駄な電流を発生させないと共に、無駄な容量性負荷を付けることがなく、半導体モジュールの全体の抵抗値が変化するのを抑えることが可能になる。 A semiconductor module according to the present invention has at least one semiconductor resistance element of any one of the first to tenth semiconductor resistance elements, and has at least one semiconductor element of a type different from the semiconductor resistance element. It is characterized by that.
According to said semiconductor module, it has any one semiconductor resistive element of said 1st-10th semiconductor resistive element, and also has a capacitive element etc., and is comprised. As described above, the first to tenth semiconductor resistance elements do not generate a wasteful current in the peripheral portion of the resistance element layer, and do not add a wasteful capacitive load to the resistance element layer. It is possible to suppress a change in the resistance value due to the influence of the potential difference between the potential and the potential of the semiconductor substrate or the like around the resistance element layer. Therefore, even in the semiconductor module configured using the first to tenth resistance elements, the entire resistance value of the semiconductor module changes without generating unnecessary current and without applying unnecessary capacitive load. Can be suppressed.

本発明による半導体抵抗素子によれば、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位と、抵抗素子の電位との電位差の影響を受けて、抵抗値が変化するのを抑えることができる。
この為、例えば、信号の歪みが少ないことが要求されるオーディオ用の半導体モジュールを構成する場合に、本発明による半導体抵抗素子を用いることによって、半導体モジュールの全体での信号の歪みを少なくすることができる。 According to the semiconductor resistance element according to the present invention, a wasteful current is not generated in the periphery of the resistance element layer, and a wasteful capacitive load is not applied to the resistance element layer, and a semiconductor substrate and a resistor around the resistance element layer are provided. It is possible to suppress the resistance value from changing due to the influence of the potential difference between the potential of the power supply line, the signal line, and the like passing through the upper part of the element layer and the potential of the resistance element.
For this reason, for example, when configuring an audio semiconductor module that requires low signal distortion, by using the semiconductor resistance element according to the present invention, signal distortion in the entire semiconductor module can be reduced. Can do.

本発明の第１実施形態に係る半導体抵抗素子１０を有する半導体モジュールの構成を示す上面図である。It is a top view which shows the structure of the semiconductor module which has the semiconductor resistance element 10 which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体抵抗素子１０を有する半導体モジュールの構成を示す断面図（図１に示す半導体抵抗素子１０の切断線Ａ−Ａにおける断面）である。1 is a cross-sectional view showing a configuration of a semiconductor module having a semiconductor resistance element 10 according to a first embodiment of the present invention (a cross section taken along line AA of the semiconductor resistance element 10 shown in FIG. 1). 一般的な反転バッファ回路３０の構成を示すブロックである。2 is a block diagram showing a configuration of a general inverting buffer circuit 30. 本発明の第２実施形態に係る半導体抵抗素子４０を有する半導体モジュールの構成を示す上面図である。It is a top view which shows the structure of the semiconductor module which has the semiconductor resistance element 40 concerning 2nd Embodiment of this invention. 本発明の第２実施形態に係る半導体抵抗素子４０を有する半導体モジュールの構成を示す（図４に示す半導体抵抗素子４０の切断線Ａ−Ａにおける断面）である。It is a structure of the semiconductor module which has the semiconductor resistance element 40 which concerns on 2nd Embodiment of this invention (cross section in AA of the semiconductor resistance element 40 shown in FIG. 4). 本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す上面図である。It is a top view which shows the structure of the semiconductor module which has the semiconductor resistance element 50 which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す（図６に示す半導体抵抗素子５０の切断線Ａ−Ａにおける断面）である。It is a structure of the semiconductor module which has the semiconductor resistance element 50 which concerns on 3rd Embodiment of this invention (cross section in AA of the semiconductor resistance element 50 shown in FIG. 6). 本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す（図６に示す半導体抵抗素子５０の切断線Ｂ−Ｂにおける断面）である。It is a structure of the semiconductor module which has the semiconductor resistance element 50 which concerns on 3rd Embodiment of this invention (cross section in the cutting line BB of the semiconductor resistance element 50 shown in FIG. 6). 本発明の第１変形例に係る半導体抵抗素子６０を有する半導体モジュールの構成を示す上面図である。It is a top view which shows the structure of the semiconductor module which has the semiconductor resistance element 60 which concerns on the 1st modification of this invention. 本発明の第１実施形態に係る半導体抵抗素子６０を有する半導体モジュールの構成を示す断面図（図９に示す半導体抵抗素子６０の切断線Ａ−Ａにおける断面）である。FIG. 10 is a cross-sectional view showing a configuration of a semiconductor module having the semiconductor resistance element 60 according to the first embodiment of the present invention (cross section taken along the cutting line AA of the semiconductor resistance element 60 shown in FIG. 9). 本発明の第２変形例に係る半導体抵抗素子７０を有する半導体モジュールの構成を示す上面図である。It is a top view which shows the structure of the semiconductor module which has the semiconductor resistance element 70 which concerns on the 2nd modification of this invention. 従来の半導体装置１００の構成を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration of a conventional semiconductor device 100. 従来の半導体装置２００の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional semiconductor device 200. FIG.

以下、添付図面を参照しながら、本発明による半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールの実施形態を詳細に説明する。尚、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
まず、図１及び図２参照して、本発明の第１実施形態に係る半導体抵抗素子１０を有する半導体モジュールの構成・作用を説明する。図１は、本発明の第１実施形態に係る半導体抵抗素子１０を有する半導体モジュールの構成を示す上面図である。又、図２は、本発明の第１実施形態に係る半導体抵抗素子１０を有する半導体モジュールの構成を示す断面図（図１に示す半導体抵抗素子１０の切断線Ａ−Ａにおける断面）である。 Hereinafter, embodiments of a semiconductor resistance element and a semiconductor module having the semiconductor resistance element according to the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
(First embodiment)
First, with reference to FIG.1 and FIG.2, the structure and effect | action of the semiconductor module which has the semiconductor resistive element 10 which concerns on 1st Embodiment of this invention are demonstrated. FIG. 1 is a top view showing a configuration of a semiconductor module having a semiconductor resistance element 10 according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view (cross section taken along line AA of the semiconductor resistance element 10 shown in FIG. 1) showing the configuration of the semiconductor module having the semiconductor resistance element 10 according to the first embodiment of the present invention.

（半導体抵抗素子１０の構成）
図１及び図２に示す半導体抵抗素子１０を有する半導体モジュールは、同一の半導体基板の上に他の半導体素子を集積している。尚、半導体抵抗素子１０の構成を分かりやすく説明する為に、各実施形態で参照する各図面では、半導体基板の上に集積された半導体抵抗素子１０の部分だけを抜粋して図示する。又、各図面の上面図では、層間絶縁膜１５を省略して図示する。
半導体抵抗素子１０は、第１の電極１１と、第２の電極１２と、抵抗素子層１３と、半導体基板１４と、層間絶縁膜１５とを有して構成される。
この半導体抵抗素子１０は、グランドの電位にバイアスされたＰ型の半導体基板１４の上に、層間絶縁膜１５を介して抵抗素子層１３が形成される。 (Configuration of Semiconductor Resistance Element 10)
The semiconductor module having the semiconductor resistance element 10 shown in FIGS. 1 and 2 has other semiconductor elements integrated on the same semiconductor substrate. For easy understanding of the configuration of the semiconductor resistance element 10, in each drawing referred to in each embodiment, only the portion of the semiconductor resistance element 10 integrated on the semiconductor substrate is extracted and illustrated. In the top view of each drawing, the interlayer insulating film 15 is omitted.
The semiconductor resistance element 10 includes a first electrode 11, a second electrode 12, a resistance element layer 13, a semiconductor substrate 14, and an interlayer insulating film 15.
In the semiconductor resistance element 10, a resistance element layer 13 is formed on a P-type semiconductor substrate 14 biased to a ground potential via an interlayer insulating film 15.

この抵抗素子層１３は、例えばポリシリコンの材質を用いて形成されたポリシリコン層である。又、半導体抵抗素子１０は、抵抗値が変化しないように構成されるものである為、抵抗素子層１３の電位と抵抗素子層１３の周辺部の電位との電位差によって抵抗値が比較的に変化し易い材質を用いたり、従来技術の半導体抵抗素子と同じ材質を用いたりして、抵抗素子層１３を形成することもできる。例えば、抵抗素子層１３は、ポリシリコン層の他にも、拡散層であっても良い。 The resistance element layer 13 is a polysilicon layer formed using, for example, a polysilicon material. Further, since the semiconductor resistance element 10 is configured so that the resistance value does not change, the resistance value relatively changes due to the potential difference between the potential of the resistance element layer 13 and the potential of the peripheral portion of the resistance element layer 13. The resistive element layer 13 can also be formed by using a material that can be easily processed, or by using the same material as that of a conventional semiconductor resistive element. For example, the resistance element layer 13 may be a diffusion layer in addition to a polysilicon layer.

又、抵抗素子層１３は、電流を流す為の一組の導体である第１の電極１１と第２の電極１２とに接続される。第１の電極１１及び第２の電極１２は、メタル等の素材によって形成され、例えばアルミによって形成されたアルミ電極である。第１の電極１１は抵抗素子層１３の一方の端部に導通するように形成され、第２の電極１２は抵抗素子層１３の他方の端部に導通するように形成される。 The resistance element layer 13 is connected to the first electrode 11 and the second electrode 12 which are a set of conductors for flowing current. The first electrode 11 and the second electrode 12 are formed of a material such as metal, and are aluminum electrodes formed of, for example, aluminum. The first electrode 11 is formed so as to conduct to one end of the resistance element layer 13, and the second electrode 12 is formed so as to conduct to the other end of the resistance element layer 13.

抵抗素子層１３のうちの、第１の電極１１が形成されている位置と第２の電極１２が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域になる。この為、抵抗素子層１３のうち、抵抗素子層１３の図１及び図２中の左端部から第１の電極１１が形成されている位置までの領域と、抵抗素子層１３の図１及び図２中の右端部から第２の電極１２が形成されている位置までの領域とは、実際に抵抗として機能しない領域になる。又、本実施形態では、説明上、第１の電極１１の中心位置を第１の電極１１が形成されている位置とし、第２の電極１２の中心位置を第２の電極１２が形成されている位置としている。 Of the resistive element layer 13, a region between the position where the first electrode 11 is formed and the position where the second electrode 12 is formed is a resistance region that actually functions as a resistor. Therefore, in the resistance element layer 13, a region from the left end portion of the resistance element layer 13 in FIG. 1 and FIG. 2 to a position where the first electrode 11 is formed, and the resistance element layer 13 in FIG. The region from the right end portion in 2 to the position where the second electrode 12 is formed is a region that does not actually function as a resistor. In the present embodiment, for the sake of explanation, the center position of the first electrode 11 is the position where the first electrode 11 is formed, and the center position of the second electrode 12 is the second electrode 12 formed. The position is.

そして、抵抗素子層１３は、領域１３Ａと領域１３Ｂとが直列に接続されている。領域１３Ａの抵抗値をＲ１とし、領域１３Ｂの抵抗値をＲ２とする。半導体抵抗素子１０として必要な所望の抵抗値、つまり抵抗素子層１３の全体の抵抗値Ｒは、領域１３Ａの部分の抵抗値Ｒ１と領域１３Ｂの部分の抵抗値Ｒ２とを足し合わせたものになる。
領域１３Ａの電位と半導体基板１４の電位との電位差による領域１３Ａの抵抗値変化係数をＫ１とし、この領域１３Ａの抵抗値変化係数Ｋ１は正又は負の値になる。又、領域１３Ｂの電位と半導体基板１４等の電位との電位差による領域１３Ｂの抵抗値変化係数をＫ２とし、この領域１３Ｂの抵抗値変化係数Ｋ２は領域１３Ａの抵抗値変化係数Ｋ１と符号が異なる値になる。 In the resistive element layer 13, the region 13A and the region 13B are connected in series. The resistance value of the region 13A is R1, and the resistance value of the region 13B is R2. A desired resistance value necessary for the semiconductor resistance element 10, that is, the entire resistance value R of the resistance element layer 13, is the sum of the resistance value R1 of the region 13A and the resistance value R2 of the region 13B. .
The resistance value change coefficient of the region 13A due to the potential difference between the potential of the region 13A and the potential of the semiconductor substrate 14 is K1, and the resistance value change coefficient K1 of the region 13A is a positive or negative value. Further, the resistance value change coefficient of the region 13B due to the potential difference between the potential of the region 13B and the potential of the semiconductor substrate 14 is set to K2, and the resistance value change coefficient K2 of the region 13B has a sign different from that of the resistance value change coefficient K1 of the region 13A. Value.

例えば、抵抗値変化係数Ｋ１が正の値であれば、抵抗値変化係数Ｋ２が負の値になる。よって、領域１３Ａは正極領域になり、領域１３Ｂは負極領域になる。これとは逆に、抵抗値変化係数Ｋ１が負の値であれば、抵抗値変化係数Ｋ２が正の値になる。よって、領域１３Ａは負極領域になり、領域１３Ｂは正極領域になる。
この抵抗素子層１３が、ポリシリコンにより形成されたポリシリコン層である場合には、１３属のイオンをインプラント又は拡散させることで、抵抗値変化係数が正の値である正極領域を形成することができる。又、１５属のイオンをインプラント又は拡散させることで、抵抗値変化係数が負の値である負極領域を形成することができる。 For example, if the resistance value change coefficient K1 is a positive value, the resistance value change coefficient K2 is a negative value. Therefore, the region 13A becomes a positive electrode region, and the region 13B becomes a negative electrode region. On the contrary, if the resistance value change coefficient K1 is a negative value, the resistance value change coefficient K2 is a positive value. Therefore, the region 13A becomes a negative electrode region, and the region 13B becomes a positive electrode region.
When the resistance element layer 13 is a polysilicon layer formed of polysilicon, a positive electrode region having a positive resistance value change coefficient is formed by implanting or diffusing ions of group 13 ions. Can do. Moreover, the negative electrode area | region whose resistance value change coefficient is a negative value can be formed by implanting or diffusing 15 group ions.

この他にも、抵抗素子層１３がポリシリコン層である場合には、例えばボロンイオンをインプラント又は拡散させることで、抵抗値変化係数が正の値である正極領域を形成することができる。又、リンイオンをインプラント又は拡散させることで、抵抗値変化係数を負の値である負極領域を形成することができる。このように、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、正極領域と負極領域とをそれぞれ少なくとも１つ有するように抵抗素子層１３を形成する。 In addition, when the resistance element layer 13 is a polysilicon layer, a positive electrode region having a positive resistance value change coefficient can be formed by implanting or diffusing boron ions, for example. Moreover, the negative electrode area | region whose resistance value change coefficient is a negative value can be formed by implanting or diffusing phosphorus ions. Thus, the resistive element layer 13 is formed so as to have at least one positive electrode region and at least one negative electrode region by implanting or diffusing impurity ions having different types and concentrations.

抵抗素子層１３の周囲には、二酸化ケイ素（ＳｉＯ₂）等の材質を用いて、層間絶縁膜１５が形成される。この層間絶縁膜１５は、半導体基板１４上に形成された半導体素子等を、電源線、信号線等と電気的に絶縁すると共に、保護する。
尚、抵抗素子層１３の周辺の半導体基板１４や、抵抗素子層１３の上部を通過する電源線、信号線等が、単一の電位であって電気が流れる導電層になる。従って、抵抗素子層１３となるポリシリコン層と異なる成分又は形成工程で形成されたポリシリコン層や、抵抗素子層１３となる拡散層と異なる成分又は形成工程で形成された拡散層や、メタルを用いて形成されたメタル層等も、全て導電層である。 An interlayer insulating film 15 is formed around the resistance element layer 13 using a material such as silicon dioxide (SiO ₂ ). The interlayer insulating film 15 electrically insulates and protects semiconductor elements and the like formed on the semiconductor substrate 14 from power supply lines, signal lines, and the like.
The semiconductor substrate 14 around the resistive element layer 13 and the power supply line and signal line passing through the upper part of the resistive element layer 13 become a conductive layer having a single potential and through which electricity flows. Therefore, a polysilicon layer formed by a component different from the polysilicon layer to be the resistance element layer 13 or a formation process, a diffusion layer formed by a component different from the diffusion layer to be the resistance element layer 13 or a formation process, or a metal The metal layers and the like formed by using the conductive layers are all conductive layers.

（半導体抵抗素子１０の作用）
次に、図１及び図２に示した半導体抵抗素子１０が半導体モジュールとして集積された時に、第１の電極１１と第２の電極１２との電極間に電流が流れて電圧が発生する。その時に、抵抗素子層１３の電位と、抵抗素子層１３の周辺の半導体基板１４等の電位との電位差によって、半導体抵抗素子１０の抵抗素子層１３の抵抗値Ｒが変化するのを抑える流れを、以下で説明する。
尚、半導体抵抗素子１０の抵抗値が変化するのを抑える働きは、第１の電極１１の電位が固定された状態で使用される時に、特に高く得られる。この為、本実施形態の説明では、第１の電極１１の電位をＶＰ１とし、固定の電位とする。又、第２の電極１２の電位をＶＰ２とし、自由に変化しうる任意の電位として説明する。 (Operation of the semiconductor resistance element 10)
Next, when the semiconductor resistance element 10 shown in FIGS. 1 and 2 is integrated as a semiconductor module, a current flows between the electrodes of the first electrode 11 and the second electrode 12 to generate a voltage. At that time, the flow of suppressing the change in the resistance value R of the resistance element layer 13 of the semiconductor resistance element 10 due to the potential difference between the potential of the resistance element layer 13 and the potential of the semiconductor substrate 14 around the resistance element layer 13 and the like. This will be described below.
The function of suppressing the change in the resistance value of the semiconductor resistance element 10 is particularly high when used in a state where the potential of the first electrode 11 is fixed. For this reason, in the description of the present embodiment, the potential of the first electrode 11 is VP1, which is a fixed potential. In addition, the potential of the second electrode 12 is VP2, and the description will be given as an arbitrary potential that can be freely changed.

まず、第１の電極１１又は第２の電極１２のいずれか一方の電極が形成されている位置を基準位置ｏとする。ここでは、第１の電極１１が形成されている位置を基準位置ｏとする。又、領域１３Ａでは、領域１３Ａのうちの抵抗領域の両端部間の中心の位置を中心位置ａとする。又、領域１３Ｂのでは、領域１３Ｂのうちの抵抗領域の両端部間の中心の位置を中心位置ｂとする。そして、基準位置ｏから中心位置ａまでの間の抵抗値を量とする指標値をｒ１とする。又、基準位置ｏから中心位置ｂまでの間の抵抗値を量とする指標値をｒ２とする。
すると、指標値ｒ１を、下記の数１に示す式のように表わすことができる。又、指標値ｒ２を、下記の数２に示す式のように表わすことができる。 First, a position where one of the first electrode 11 and the second electrode 12 is formed is set as a reference position o. Here, the position where the first electrode 11 is formed is defined as a reference position o. Further, in the region 13A, the center position between both ends of the resistance region in the region 13A is defined as a center position a. In the region 13B, the center position between both ends of the resistance region in the region 13B is defined as a center position b. An index value with the resistance value between the reference position o and the center position a as an amount is defined as r1. In addition, an index value having a resistance value between the reference position o and the center position b as an amount is set to r2.
Then, the index value r1 can be expressed as the following equation (1). Further, the index value r2 can be expressed as the following equation (2).

更に、領域１３Ａのうちの抵抗領域の中心位置ａの電位と半導体基板１４の電位との電位差をＶ１とする。又、領域１３Ｂのうちの抵抗領域の中心位置ｂの電位と半導体基板１４の電位との電位差をＶ２とする。
すると、領域１３Ａの電位とその周辺の電位とが同じである場合の領域１３Ａの抵抗値に対する抵抗値変化成分ｄＲ１を、下記の数３に示す式のように表わすことができる。又、領域１３Ｂの電位とその周辺の電位とが同じである場合の領域１３Ｂの抵抗値に対する抵抗値変化成分ｄＲ２を、下記の数４に示す式のように表わすことができる。 Furthermore, the potential difference between the potential at the center position a of the resistance region in the region 13A and the potential of the semiconductor substrate 14 is set to V1. Further, the potential difference between the potential of the central position b of the resistance region in the region 13B and the potential of the semiconductor substrate 14 is set to V2.
Then, the resistance value change component dR1 with respect to the resistance value of the region 13A when the potential of the region 13A and the surrounding potential are the same can be expressed as the following equation (3). Further, the resistance value change component dR2 with respect to the resistance value of the region 13B when the potential of the region 13B and the surrounding potential are the same can be expressed by the following equation (4).

厳密には、半導体抵抗素子１０において、上記の指標値ｒ１，ｒ２や抵抗値変化成分ｄＲ１，ｄＲ２には、変数の成分として抵抗値Ｒ１，Ｒ２が含まれている。この為、抵抗値Ｒ１，Ｒ２が変化することにより、これらの指標値ｒ１，ｒ２や抵抗値変化成分ｄＲ１，ｄＲ２も変化してしまう。但し、通常の半導体モジュールにおいて、抵抗値の変化量は抵抗値の１／１００程度以下である。よって、指標値ｒ１，ｒ２及び抵抗値変化成分ｄＲ１，ｄＲ２を考える時に、抵抗値Ｒ１，Ｒ２及び指標値ｒ１，ｒ２を固定値として考えることができる。又、抵抗値変化成分ｄＲ１を電位差Ｖ１のみにより変化する可変値とし、抵抗値変化成分ｄＲ２を電位差Ｖ２のみにより変化する可変値として考えることができる。
よって、半導体基板１４の電位を零とすると、電位差Ｖ１を下記の数５に示す式のように表わすことができる。又、電位差Ｖ２を下記の数６に示す式のように表わすことができる。 Strictly speaking, in the semiconductor resistance element 10, the index values r1 and r2 and the resistance value change components dR1 and dR2 include resistance values R1 and R2 as variable components. For this reason, when the resistance values R1 and R2 change, the index values r1 and r2 and the resistance value change components dR1 and dR2 also change. However, in a normal semiconductor module, the change amount of the resistance value is about 1/100 or less of the resistance value. Therefore, when considering the index values r1, r2 and the resistance value change components dR1, dR2, the resistance values R1, R2 and the index values r1, r2 can be considered as fixed values. The resistance value change component dR1 can be considered as a variable value that changes only by the potential difference V1, and the resistance value change component dR2 can be considered as a variable value that changes only by the potential difference V2.
Therefore, when the potential of the semiconductor substrate 14 is set to zero, the potential difference V1 can be expressed by the following equation (5). Further, the potential difference V2 can be expressed by the following equation (6).

従って、領域１３Ａの電位と、半導体基板１４の電位との電位差Ｖ１によって変化する抵抗値変化成分ｄＲ１を、下記の数７に示す式のように表わすことができる。又、領域１３Ｂの電位と、半導体基板１４の電位との電位差Ｖ２によって変化する抵抗値変化成分ｄＲ２を、下記の数８に示す式のように表わすことができる。 Therefore, the resistance value changing component dR1 that changes due to the potential difference V1 between the potential of the region 13A and the potential of the semiconductor substrate 14 can be expressed as the following equation (7). Further, the resistance value changing component dR2 that changes due to the potential difference V2 between the potential of the region 13B and the potential of the semiconductor substrate 14 can be expressed by the following equation (8).

ここで、上記の数７に示した式を、指標値ｒ１を用いて表わすと、下記の数９に示す式のように表わすことができる。又、上記の数８に示した式を、指標値ｒ２を用いて表わすと、下記の数１０に示す式のように表わすことができる。 Here, when the expression shown in the above Expression 7 is expressed using the index value r1, it can be expressed as the following Expression 9. Further, when the equation shown in the above equation 8 is expressed using the index value r2, it can be expressed as the following equation 10.

又、抵抗素子層１３の抵抗値変化成分ｄＲは、抵抗値変化成分ｄＲ１と抵抗値変化成分ｄＲ２とを足し合わせたものである。よって、抵抗値変化成分ｄＲを、下記の数１１に示す式のように表わすことができる。 The resistance value change component dR of the resistance element layer 13 is a sum of the resistance value change component dR1 and the resistance value change component dR2. Therefore, the resistance value change component dR can be expressed as the following equation (11).

ここで、第１の電極１１の電位ＶＰ１が固定の電位であり、第２の電極１２の電位ＶＰ２が任意の電位である場合に、常に抵抗値変化成分ｄＲ１，ｄＲ２の合計である抵抗値変化成分ｄＲを電位ＶＰ２に無関係に一定にする為には、上記の数１１に示した式の第２の電極１２の電位ＶＰ２の関わる項であるＲ１・Ｋ１・ｒ１＋Ｒ２・Ｋ２・ｒ２を零にすれば良いことがわかる。すなわち、領域１３Ａ，１３Ｂの指標値と、抵抗値と、抵抗値変化係数との積の総和を、零にすれば良い。 Here, when the potential VP1 of the first electrode 11 is a fixed potential and the potential VP2 of the second electrode 12 is an arbitrary potential, the resistance value change is always the sum of the resistance value change components dR1 and dR2. In order to make the component dR constant regardless of the potential VP2, R1 · K1 · r1 + R2 · K2 · r2 which is a term related to the potential VP2 of the second electrode 12 in the equation shown in the above equation 11 is set to zero. I understand that That is, the sum of the products of the index values of the regions 13A and 13B, the resistance value, and the resistance value change coefficient may be set to zero.

領域１３Ａの抵抗値変化係数Ｋ１と、領域１３Ｂの抵抗値変化係数Ｋ２とを用いて、抵抗素子層１３の抵抗値変化成分ｄＲが第２の電極１２の電位ＶＰ２に関わらず一定になるように領域１３Ａの指標値ｒ１及び領域１３Ｂの指標値ｒ２を決める。これにより、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２に対する、抵抗素子層１３の抵抗値変化成分ｄＲを常に無くすことができる。 Using the resistance value change coefficient K1 of the region 13A and the resistance value change coefficient K2 of the region 13B, the resistance value change component dR of the resistance element layer 13 is constant regardless of the potential VP2 of the second electrode 12. The index value r1 of the area 13A and the index value r2 of the area 13B are determined. Thereby, the resistance value change component dR of the resistance element layer 13 with respect to the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 can be always eliminated.

具体例として、抵抗素子層１３の抵抗値Ｒが９０ｋΩである場合には、領域１３Ａの抵抗値変化係数Ｋ１＝０．００５、領域１３Ｂの抵抗値変化係数Ｋ２＝−０．００４、第１の電極１１の電位ＶＰ１＝１Ｖ（固定の電位）、第２の電極１２の電位ＶＰ２を任意の電位にすると、領域１３Ａの指標値ｒ１＝３０ｋΩ、領域１３Ｂの指標値ｒ２＝７５ｋΩにすれば良い。すると、領域１３Ａの抵抗値Ｒ１＝６０ｋΩになり、領域１３Ｂの抵抗値Ｒ２＝３０ｋΩになる。 As a specific example, when the resistance value R of the resistance element layer 13 is 90 kΩ, the resistance value change coefficient K1 of the region 13A = 0.005, the resistance value change coefficient K2 of the region 13B = −0.004, If the potential VP1 of the electrode 11 = 1V (fixed potential) and the potential VP2 of the second electrode 12 are set to arbitrary potentials, the index value r1 of the region 13A may be 30 kΩ and the index value r2 of the region 13B may be 75 kΩ. Then, the resistance value R1 of the region 13A is 60 kΩ, and the resistance value R2 of the region 13B is 30 kΩ.

上記で説明したように、半導体抵抗素子１０においては、抵抗素子層１３の電位と、抵抗素子層１３の周辺の半導体基板１４や図示しないが抵抗素子層１３の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層１３の抵抗値Ｒが変化するのを抑えることができる。又、この半導体抵抗素子１０においては、抵抗素子層１３の抵抗値Ｒが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層１３に無駄な容量性負荷を付けることがない。 As described above, in the semiconductor resistive element 10, the potential of the resistive element layer 13, the power supply line and the signal line passing through the semiconductor substrate 14 around the resistive element layer 13 and the upper part of the resistive element layer 13 (not shown). It is possible to suppress a change in the resistance value R of the resistance element layer 13 due to the influence of the potential difference with the potential such as. Further, in the semiconductor resistance element 10, in order to suppress the change in the resistance value R of the resistance element layer 13, a wasteful current is not generated and a wasteful capacitive load is not applied to the resistance element layer 13. .

（半導体抵抗素子１０を用いた反転バッファ回路３０の構成）
半導体抵抗素子１０は、各種の半導体モジュールを構成する一素子として用いることができる。具体例として、半導体抵抗素子１０と同じ構成を有する半導体抵抗素子３４，３５を用いて、図３に示すような反転バッファ回路３０として機能する半導体モジュールを構成することができる。図３は、一般的な反転バッファ回路３０の構成を示すブロックである。 (Configuration of Inversion Buffer Circuit 30 Using Semiconductor Resistance Element 10)
The semiconductor resistance element 10 can be used as one element constituting various semiconductor modules. As a specific example, a semiconductor module functioning as the inverting buffer circuit 30 as shown in FIG. 3 can be configured using the semiconductor resistance elements 34 and 35 having the same configuration as the semiconductor resistance element 10. FIG. 3 is a block diagram showing a configuration of a general inverting buffer circuit 30.

図３に示す反転バッファ回路３０は、半導体モジュールとして集積された一般的なバッファ回路である。反転バッファ回路３０は、例えば、アナログセンサとＡ／Ｄコンバータとの間に接続され、Ａ／Ｄ変換の際に入力信号の振幅を調整する為に用いられる。この反転バッファ回路３０は、入力端子３１と、出力端子３２と、オペアンプ３３と、半導体抵抗素子３４，３５とを有して構成される。
入力端子３１は、入力信号を入力する端子である。又、出力端子３２は、反転バッファ回路３０で処理された出力信号を出力する端子である。 The inverting buffer circuit 30 shown in FIG. 3 is a general buffer circuit integrated as a semiconductor module. The inverting buffer circuit 30 is connected between an analog sensor and an A / D converter, for example, and is used to adjust the amplitude of an input signal at the time of A / D conversion. The inverting buffer circuit 30 includes an input terminal 31, an output terminal 32, an operational amplifier 33, and semiconductor resistance elements 34 and 35.
The input terminal 31 is a terminal for inputting an input signal. The output terminal 32 is a terminal that outputs an output signal processed by the inverting buffer circuit 30.

オペアンプ３３は、反転入力端子が半導体抵抗素子３４と半導体抵抗素子３５との間のノードに接続され、出力端子が半導体抵抗素子３５と出力端子３２との間のノードに接続される。つまり、オペアンプ３３が半導体抵抗素子３５の両端子間に接続されていることで、反転バッファ回路３０は出力端子３２から出力される信号を入力側にフィードバックすることができるようになっている。そして、オペアンプ３３の反転入力端子に入力される信号の電位は、非反転入力端子に入力される信号の電位と同電位になろうとする。従って、オペアンプ３３の非反転入力端子の電位は一定であるので、反転入力端子に入力される信号の電位も常に一定になる。 The operational amplifier 33 has an inverting input terminal connected to a node between the semiconductor resistance element 34 and the semiconductor resistance element 35, and an output terminal connected to a node between the semiconductor resistance element 35 and the output terminal 32. That is, since the operational amplifier 33 is connected between both terminals of the semiconductor resistance element 35, the inverting buffer circuit 30 can feed back the signal output from the output terminal 32 to the input side. Then, the potential of the signal input to the inverting input terminal of the operational amplifier 33 tends to be the same as the potential of the signal input to the non-inverting input terminal. Therefore, since the potential of the non-inverting input terminal of the operational amplifier 33 is constant, the potential of the signal input to the inverting input terminal is always constant.

半導体抵抗素子３４，３５は、上記で説明した本実施形態に係る半導体抵抗素子１０と同じ構成であり、互いに直列に接続される。又、半導体抵抗素子３４，３５は、その第１の電極がオペアンプ３３の反転入力端子側に接続される。
バッファ回路３０は、上記の抵抗素子３４，３５を用いて構成され、抵抗素子３４，３５の第１の電極がオペアンプ３３の反転入力端子側に接続されている。これにより、バッファ回路３０は、入力端子３１から入力された信号の電位によって変化する半導体抵抗素子３４，３５を構成する抵抗素子層の電位と、半導体基板等の電位との電位差によって抵抗値変化成分を相殺して、抵抗素子層の抵抗値が変化するのを抑えることができるようになっている。 The semiconductor resistance elements 34 and 35 have the same configuration as the semiconductor resistance element 10 according to the present embodiment described above, and are connected in series with each other. The semiconductor resistance elements 34 and 35 have their first electrodes connected to the inverting input terminal side of the operational amplifier 33.
The buffer circuit 30 is configured using the resistance elements 34 and 35 described above, and the first electrodes of the resistance elements 34 and 35 are connected to the inverting input terminal side of the operational amplifier 33. As a result, the buffer circuit 30 has a resistance value changing component based on a potential difference between the potential of the resistance element layer constituting the semiconductor resistance elements 34 and 35 and the potential of the semiconductor substrate and the like, which changes according to the potential of the signal input from the input terminal 31. Can be offset to prevent the resistance value of the resistive element layer from changing.

この反転バッファ回路３０における入出力のゲインは、半導体抵抗素子３５の抵抗値／半導体抵抗素子３４の抵抗値である。上記で説明した従来技術における半導体抵抗素子では、その周囲の半導体基板等との電位差によって抵抗値が変わってしまう。特に、入力信号が高い電圧の場合と低い電圧の場合とでは、ゲインが大きく異なる為、出力信号に歪みが発生することがある。しかしながら、反転バッファ回路３０は、本実施形態に係る半導体抵抗素子１０と同じ構成を有する抵抗素子３４，３５を用いて構成されている。この為、抵抗素子３４，３５は、その周囲の半導体基板等との電位差によって抵抗値が変わってしまうことがない。よって、入力信号が高い電圧の場合と低い電圧の場合とでも、ゲインが変化することがなく、又出力信号に歪みが発生することもない。
尚、この半導体抵抗素子１０は、第１の電極１１の電位ＶＰ１が固定の電位であるものとして説明したが、勿論第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２が任意の電位で使用される様々な種類の半導体モジュールを構成する際にも用いることができる。 The input / output gain in the inverting buffer circuit 30 is the resistance value of the semiconductor resistance element 35 / the resistance value of the semiconductor resistance element 34. In the conventional semiconductor resistance element described above, the resistance value changes due to a potential difference with the surrounding semiconductor substrate or the like. In particular, since the gain differs greatly between the case where the input signal is high and the case where the input voltage is low, distortion may occur in the output signal. However, the inverting buffer circuit 30 is configured using resistance elements 34 and 35 having the same configuration as that of the semiconductor resistance element 10 according to the present embodiment. Therefore, the resistance values of the resistance elements 34 and 35 do not change due to a potential difference with the surrounding semiconductor substrate or the like. Therefore, the gain does not change and the output signal is not distorted regardless of whether the input signal is a high voltage or a low voltage.
The semiconductor resistance element 10 has been described on the assumption that the potential VP1 of the first electrode 11 is a fixed potential. Of course, the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are arbitrary. The present invention can also be used when configuring various types of semiconductor modules used at a potential.

（第２実施形態）
続いて、図４及び図５を参照して、本発明の第２実施形態に係る半導体抵抗素子４０を有する半導体モジュールの構成・作用を説明する。図４は、本発明の第２実施形態に係る半導体抵抗素子４０を有する半導体モジュールの構成を示す上面図である。又、図５は、本発明の第２実施形態に係る半導体抵抗素子４０を有する半導体モジュールの構成を示す断面図（図４に示す半導体抵抗素子４０の切断線Ａ−Ａにおける断面）である。 (Second Embodiment)
Subsequently, with reference to FIG. 4 and FIG. 5, the configuration and operation of the semiconductor module having the semiconductor resistance element 40 according to the second embodiment of the present invention will be described. FIG. 4 is a top view showing a configuration of a semiconductor module having the semiconductor resistance element 40 according to the second embodiment of the present invention. FIG. 5 is a sectional view showing a configuration of a semiconductor module having the semiconductor resistance element 40 according to the second embodiment of the present invention (cross section taken along line AA of the semiconductor resistance element 40 shown in FIG. 4).

（半導体抵抗素子４０の構成）
図４及び図５に示す半導体抵抗素子４０を有する半導体モジュールは、半導体抵抗素子１０を有する半導体モジュールと同じ構成である。又、半導体抵抗素子４０は、半導体抵抗素子１０と同じ構成要部を有して構成される。しかしながら、半導体抵抗素子１０では、抵抗素子層１３が領域１３Ａ，１３Ｂの２つに分かれていた。これに対して、半導体抵抗素子４０では、抵抗素子層１３に相当する抵抗素子層４１が領域４１Ａ〜４１Ｃの３つに分かれている。抵抗素子層４１は、素材、位置等が抵抗素子層１３と全く同じように形成されており、又領域４１Ａ〜４１Ｃが抵抗素子層１３と同じように直列に接続されている。又、抵抗素子層４１のうちの、第１の電極１１が形成されている位置と第２の電極１２が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域になる。 (Configuration of Semiconductor Resistance Element 40)
The semiconductor module having the semiconductor resistance element 40 shown in FIGS. 4 and 5 has the same configuration as the semiconductor module having the semiconductor resistance element 10. Further, the semiconductor resistance element 40 is configured to have the same configuration main part as the semiconductor resistance element 10. However, in the semiconductor resistance element 10, the resistance element layer 13 is divided into two regions 13A and 13B. On the other hand, in the semiconductor resistance element 40, the resistance element layer 41 corresponding to the resistance element layer 13 is divided into three regions 41A to 41C. The resistive element layer 41 is formed in the same manner as the resistive element layer 13 in terms of material, position, etc., and the regions 41 </ b> A to 41 </ b> C are connected in series like the resistive element layer 13. Further, in the resistance element layer 41, a region between the position where the first electrode 11 is formed and the position where the second electrode 12 is formed is a resistance region that actually functions as a resistance. .

そして、上記の実施形態の説明と同じ変数を用いて、領域４１Ａの抵抗値をＲ１とし、領域４１Ｂの抵抗値をＲ２とし、領域４１Ｃの抵抗値をＲ３とする。つまり、抵抗素子層４１の全体の抵抗値Ｒは、領域４１Ａの抵抗値Ｒ１と、領域４１Ｂの抵抗値Ｒ２と、領域４１Ｃの抵抗値Ｒ３とを足し合わせたものになる。
又、領域４１Ａの電位と半導体基板１４の電位との電位差による領域４１Ａの抵抗値変化係数をＫ１とする。領域４１Ｂの電位と半導体基板１４の電位との電位差による領域４１Ｂの抵抗値変化係数をＫ２とする。半導体基板１４Ｃの電位と半導体基板１４の電位との電位差による抵抗値変化係数は領域４１Ａの抵抗値変化係数Ｋ１と同じ値とする。 Then, using the same variables as described in the above embodiment, the resistance value of the region 41A is R1, the resistance value of the region 41B is R2, and the resistance value of the region 41C is R3. That is, the entire resistance value R of the resistance element layer 41 is the sum of the resistance value R1 of the region 41A, the resistance value R2 of the region 41B, and the resistance value R3 of the region 41C.
The resistance value change coefficient of the region 41A due to the potential difference between the potential of the region 41A and the potential of the semiconductor substrate 14 is represented by K1. The resistance value change coefficient of the region 41B due to the potential difference between the potential of the region 41B and the potential of the semiconductor substrate 14 is represented by K2. The resistance value change coefficient due to the potential difference between the potential of the semiconductor substrate 14C and the potential of the semiconductor substrate 14 is set to the same value as the resistance value change coefficient K1 of the region 41A.

又、半導体抵抗素子４０では、抵抗素子層４１のうちの抵抗領域の両端部間の中心の位置を基準位置ｏとする。そして、領域４１Ａ〜４１Ｃの抵抗領域の中心位置をａ〜ｃとすると、指標値ｒ１〜ｒ３は、それぞれの領域の中心位置ａ〜ｃと基準位置ｏの位置関係を表し、基準位置ｏからそれぞれの領域の中心位置ａ〜ｃまでの間の抵抗値を量とする。
半導体抵抗素子４０においても、半導体抵抗素子１０と同様に、種類や濃度が異なる不純物イオンをインプラント又は拡散させることで、領域４１Ａ〜４１Ｃの抵抗値変化係数Ｋ１，Ｋ２を決定し、領域４１Ａ〜４１Ｃを正極領域又は負極領域にすれば良い。 In the semiconductor resistance element 40, the center position between both ends of the resistance region of the resistance element layer 41 is set as a reference position o. When the center positions of the resistance areas of the areas 41A to 41C are a to c, the index values r1 to r3 represent the positional relationship between the center positions a to c of each area and the reference position o, respectively. The resistance value between the center positions a to c of the region is defined as an amount.
Also in the semiconductor resistance element 40, as in the semiconductor resistance element 10, the resistance value change coefficients K1 and K2 of the regions 41A to 41C are determined by implanting or diffusing impurity ions of different types and concentrations, and the regions 41A to 41C. In the positive electrode region or the negative electrode region.

（半導体抵抗素子４０の作用）
図４及び図５に示した半導体抵抗素子４０が半導体集積回路として集積された時に、第１の電極１１と第２の電極１２との電極間に電流が流れて電圧が発生する。その時に、抵抗素子層４１の電位と、抵抗素子層４１の周辺の半導体基板１４等との電位との電位差によって、半導体抵抗素子４０の抵抗素子層４１の抵抗値Ｒが変化するのを抑える流れを、以下で説明する。 (Operation of the semiconductor resistance element 40)
When the semiconductor resistance element 40 shown in FIGS. 4 and 5 is integrated as a semiconductor integrated circuit, a current flows between the electrodes of the first electrode 11 and the second electrode 12 to generate a voltage. At that time, the flow of suppressing the change in the resistance value R of the resistance element layer 41 of the semiconductor resistance element 40 due to the potential difference between the potential of the resistance element layer 41 and the potential of the semiconductor substrate 14 around the resistance element layer 41 and the like. Is described below.

尚、半導体抵抗素子４０の抵抗値が変化するのを抑える働きは、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２に関係することなく働く。この為、本実施形態の説明では、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２の両方が、自由に変化しうる任意の電位であるものとして説明する。
半導体抵抗素子４０では、抵抗素子層４１のうちの抵抗領域の両端部間の中心の位置を、基準位置ｏとする。又、領域４１Ａでは、領域４１Ａのうちの抵抗領域の両端部間の中心の位置を中心位置ａとする。又、領域４１Ｂでは、領域４１Ｂの全てが抵抗領域である為、領域４１Ｂの両端部間の中心の位置を中心位置ｂとする。又、領域４１Ｃでは、領域４１Ｃのうちの抵抗領域の両端部間の中心の位置を中心位置ｃとする。 Note that the function of suppressing the change in the resistance value of the semiconductor resistance element 40 works regardless of the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12. For this reason, in the description of this embodiment, it is assumed that both the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are arbitrary potentials that can be freely changed.
In the semiconductor resistance element 40, the center position between both ends of the resistance region of the resistance element layer 41 is set as a reference position o. In the region 41A, the center position between both ends of the resistance region in the region 41A is defined as a center position a. In the region 41B, since all of the region 41B is a resistance region, the center position between both end portions of the region 41B is set as a center position b. In the region 41C, the center position between both end portions of the resistance region in the region 41C is set as a center position c.

尚、領域４１Ａ〜４１Ｃの中心位置ａ〜ｃは、領域の形成の仕方によって、基準位置ｏよりも第１の電極１１寄りの位置である場合と、基準位置ｏよりも第２の電極１２寄りの位置である場合と、又は基準位置ｏと同じ位置である場合がある。
そして、基準位置ｏから中心位置ａまでの間の抵抗値を用いた値を指標値ｒ１とする。又、基準位置ｏから中心位置ｂまでの間の抵抗値を用いた値を指標値ｒ２とする。又、基準位置ｏから中心位置ｃまでの間の抵抗値を用いた値を指標値ｒ３とする。すると、指標値ｒ１を、下記の数１２に示す式のように表わすことができる。又、指標値ｒ２を、下記の数１３に示す式のように表わすことができる。更に、指標値ｒ３を、下記の数１４に示す式のように表わすことができる。 The center positions a to c of the regions 41A to 41C are closer to the first electrode 11 than the reference position o and closer to the second electrode 12 than the reference position o depending on how the regions are formed. Or the same position as the reference position o.
A value using a resistance value between the reference position o and the center position a is set as an index value r1. Further, a value using a resistance value between the reference position o and the center position b is set as an index value r2. Further, a value using a resistance value between the reference position o and the center position c is set as an index value r3. Then, the index value r1 can be expressed as the following equation (12). Further, the index value r2 can be expressed as the following equation (13). Further, the index value r3 can be expressed as the following equation (14).

更に、領域４１Ａの中心位置ａの電位と半導体基板１４の電位との電位差をＶ１とする。又、領域４１Ｂの中心位置ｂの電位と半導体基板１４の電位との電位差をＶ２とする。領域４１Ｃの中心位置ｃの電位と半導体基板１４の電位との電位差をＶ３とする。
すると、領域４１Ａの電位とその周辺の電位とが同じ場合に対する領域４１Ａの抵抗値変化成分ｄＲ１を、下記の数１５に示す式のように表わすことができる。又、領域４１Ｂの電位とその周辺の電位とが同じ場合に対する領域４１Ｂの抵抗値変化成分ｄＲ２を、下記の数１６に示す式のように表わすことができる。領域４１Ｃの電位とその周辺の電位とが同じ場合に対する領域４１Ｃの抵抗値変化成分ｄＲ３を、下記の数１７に示す式のように表わすことができる。 Further, the potential difference between the potential at the center position a of the region 41A and the potential of the semiconductor substrate 14 is set to V1. Further, the potential difference between the potential at the center position b of the region 41B and the potential of the semiconductor substrate 14 is V2. A potential difference between the potential at the center position c of the region 41C and the potential of the semiconductor substrate 14 is V3.
Then, the resistance value change component dR1 of the region 41A for the case where the potential of the region 41A is the same as the surrounding potential can be expressed by the following equation (15). Further, the resistance value change component dR2 of the region 41B when the potential of the region 41B and the surrounding potential are the same can be expressed as the following equation (16). The resistance value change component dR3 of the region 41C for the case where the potential of the region 41C and the surrounding potential are the same can be expressed as the following equation (17).

厳密には、半導体抵抗素子４０においても、上記の指標値ｒ１〜ｒ３や抵抗値変化成分ｄＲ１〜ｄＲ３には、変数の成分として抵抗値Ｒ１〜Ｒ３が含まれている。この為、抵抗値Ｒ１〜Ｒ３が変化することにより、これらの指標値ｒ１〜ｒ３や抵抗値変化成分ｄＲ１〜ｄＲ３も変化してしまう。但し、上記で説明したように、通常の半導体モジュールにおいては、抵抗値Ｒ１〜Ｒ３及び指標値ｒ１〜ｒ３を固定値として考えることができる。又、抵抗値変化成分ｄＲ１を電位差Ｖ１のみにより変化する可変値とし、抵抗値変化成分ｄＲ２を電位差Ｖ２のみにより変化する可変値とし、抵抗値変化成分ｄＲ３を電位差Ｖ３のみにより変化する可変値として考えることができる。
半導体基板１４の電位を零とすると、電位差Ｖ１を下記の数１８に示す式のように表わすことができる。又、電位差Ｖ２を下記の数１９に示す式のように表わすことができる。更に、電位差Ｖ３を下記の数２０に示す式のように表わすことができる。 Strictly speaking, also in the semiconductor resistance element 40, the index values r1 to r3 and the resistance value change components dR1 to dR3 include resistance values R1 to R3 as variable components. For this reason, when the resistance values R1 to R3 change, the index values r1 to r3 and the resistance value change components dR1 to dR3 also change. However, as described above, in normal semiconductor modules, the resistance values R1 to R3 and the index values r1 to r3 can be considered as fixed values. Further, the resistance value change component dR1 is a variable value that varies only by the potential difference V1, the resistance value change component dR2 is a variable value that varies only by the potential difference V2, and the resistance value change component dR3 is a variable value that varies only by the potential difference V3. be able to.
Assuming that the potential of the semiconductor substrate 14 is zero, the potential difference V1 can be expressed by the following equation (18). Further, the potential difference V2 can be expressed by the following equation (19). Further, the potential difference V3 can be expressed by the following equation (20).

従って、領域４１Ａの電位と、半導体基板１４の電位との電位差Ｖ１によって変化する抵抗値変化成分ｄＲ１を、下記の数２１に示す式のように表わすことができる。又、領域４１Ｂの電位と、半導体基板１４の電位との電位差Ｖ２によって変化する抵抗値変化成分ｄＲ２を、下記の数２２に示す式のように表わすことができる。領域４１Ｃの電位と、半導体基板１４の電位との電位差Ｖ３によって変化する抵抗値変化成分ｄＲ３を、下記の数２３に示す式のように表わすことができる。 Therefore, the resistance value change component dR1 that changes due to the potential difference V1 between the potential of the region 41A and the potential of the semiconductor substrate 14 can be expressed as the following equation (21). Further, the resistance value changing component dR2 that changes due to the potential difference V2 between the potential of the region 41B and the potential of the semiconductor substrate 14 can be expressed by the following equation (22). A resistance value change component dR3 that changes due to the potential difference V3 between the potential of the region 41C and the potential of the semiconductor substrate 14 can be expressed as shown in the following equation (23).

ここで、指標値ｒ１を用いると、上記の数２１に示した式を下記の数２４に示す式のように表わすことができる。又、指標値ｒ２を用いると、上記の数２２に示した式を下記の数２５に示す式のように表わすことができる。指標値ｒ３を用いると、上記の数２３に示した式を下記の数２６に示す式のように表わすことができる。 Here, when the index value r1 is used, the above equation 21 can be expressed as the following equation 24. Further, when the index value r2 is used, the above equation 22 can be expressed as the following equation 25. When the index value r3 is used, the above equation 23 can be expressed as the following equation 26.

又、抵抗素子層４１の抵抗値変化成分ｄＲは、抵抗値変化成分ｄＲ１〜ｄＲ３を全て足し合わせたものである。よって、下記の数２７に示す式のように表わすことができる。尚、半導体抵抗素子４０は、第１の電極１１の電位ＶＰ１と、第２の電極１２の電位ＶＰ２とが任意の電位で使用されるものである。この為、下記の数２７に示す式には、電位ＶＰ１と電位ＶＰ２とが任意の電位であることによる成分を表す項が足されている。 The resistance value change component dR of the resistance element layer 41 is a sum of all the resistance value change components dR1 to dR3. Therefore, it can be expressed as the following equation (27). In the semiconductor resistance element 40, the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are used at arbitrary potentials. For this reason, a term representing a component due to the potentials VP1 and VP2 being arbitrary potentials is added to the equation shown in the following equation (27).

ここで、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２が任意の電位である場合に、常に抵抗値変化成分ｄＲ１〜ｄＲ３の合計である抵抗値変化成分ｄＲを第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２に無関係に一定にする。その為には、領域４１Ａ〜４１Ｃの指標値と抵抗値と抵抗値変化係数との積の総和が零になると共に、領域４１Ａ〜４１Ｃの抵抗値と抵抗値変化係数との積の総和が零になれば良いことがわかる。 Here, when the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are arbitrary potentials, the resistance value change component dR that is always the sum of the resistance value change components dR1 to dR3 is set to the first value. It is made constant regardless of the potential VP1 of the electrode 11 and the potential VP2 of the second electrode 12. For this purpose, the sum of products of the index values, resistance values, and resistance value change coefficients of the regions 41A to 41C becomes zero, and the sum of products of the resistance values and resistance value change coefficients of the regions 41A to 41C becomes zero. It turns out that it is good to become.

領域４１Ａの抵抗値変化係数Ｋ１と、領域４１Ｂの抵抗値変化係数Ｋ２と、領域４１Ｃの抵抗値変化係数Ｋ１とを用いて、抵抗素子層４１の抵抗値変化成分ｄＲが第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２に関わらず一定になるように領域４１Ａの指標値ｒ１、領域４１Ｂの指標値ｒ２、及び領域４１Ｃの指標値ｒ３を決める。これにより、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２に対する、抵抗素子層４１の抵抗値変化成分ｄＲを常に無くすことができる。 Using the resistance value change coefficient K1 of the region 41A, the resistance value change coefficient K2 of the region 41B, and the resistance value change coefficient K1 of the region 41C, the resistance value change component dR of the resistive element layer 41 is The index value r1 of the region 41A, the index value r2 of the region 41B, and the index value r3 of the region 41C are determined so as to be constant regardless of the potential VP1 and the potential VP2 of the second electrode 12. Thereby, the resistance value change component dR of the resistance element layer 41 with respect to the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 can be always eliminated.

具体例として、抵抗素子層４１の抵抗値が９０ｋΩである場合には、領域４１Ａの抵抗値変化係数Ｋ１＝０．００５、領域４１Ｂの抵抗値変化係数Ｋ２＝−０．００４、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２を任意の電位にすれば良い。すると、領域４１Ａの抵抗値Ｒ１＝２０ｋΩになり、領域４１Ｂの抵抗値Ｒ２＝５０ｋΩになり、領域４１Ｃの抵抗値Ｒ３＝２０ｋΩになる。 As a specific example, when the resistance value of the resistance element layer 41 is 90 kΩ, the resistance value change coefficient K1 of the region 41A = 0.005, the resistance value change coefficient K2 of the region 41B = −0.004, the first electrode The potential VP1 of 11 and the potential VP2 of the second electrode 12 may be set to arbitrary potentials. Then, the resistance value R1 of the region 41A is 20 kΩ, the resistance value R2 of the region 41B is 50 kΩ, and the resistance value R3 of the region 41C is 20 kΩ.

上記で説明したように、半導体抵抗素子４０は、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２の両方が、自由に変化しうる任意の電位になるものであった。しかしながら、半導体抵抗素子４０においても、抵抗素子層４１の電位と、抵抗素子層４１の周辺の半導体基板１４や図示しないが抵抗素子層４１の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層４１の抵抗値Ｒが変化するのを抑えることができる。又、この半導体抵抗素子４０においても、抵抗素子層４１の抵抗値Ｒが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層４１に無駄な容量性負荷を付けることがない。
勿論、半導体抵抗素子４０についても、図３に示した反転バッファ回路３０を構成する半導体抵抗素子３４，３５として用いることができる。 As described above, in the semiconductor resistance element 40, both the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are arbitrary potentials that can be freely changed. However, also in the semiconductor resistance element 40, the potential of the resistance element layer 41 and the potential of the power supply line, the signal line, etc. that pass through the semiconductor substrate 14 around the resistance element layer 41 or the upper part of the resistance element layer 41 (not shown). It is possible to suppress a change in the resistance value R of the resistance element layer 41 due to the influence of the potential difference. Also in this semiconductor resistance element 40, in order to suppress the change in the resistance value R of the resistance element layer 41, a wasteful current is not generated and a wasteful capacitive load is not applied to the resistance element layer 41. .
Of course, the semiconductor resistance element 40 can also be used as the semiconductor resistance elements 34 and 35 constituting the inverting buffer circuit 30 shown in FIG.

（第３実施形態）
続いて、図６〜図８を参照して、本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成・作用を説明する。図６は、本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す上面図である。又、図７は、本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す断面図（図６に示す半導体抵抗素子５０の切断線Ａ−Ａにおける断面）である。図８は、本発明の第３実施形態に係る半導体抵抗素子５０を有する半導体モジュールの構成を示す断面図（図６に示す半導体抵抗素子５０の切断線Ｂ−Ｂにおける断面）である。 (Third embodiment)
Subsequently, with reference to FIGS. 6 to 8, the configuration and operation of the semiconductor module having the semiconductor resistance element 50 according to the third embodiment of the present invention will be described. FIG. 6 is a top view showing a configuration of a semiconductor module having a semiconductor resistance element 50 according to the third embodiment of the present invention. FIG. 7 is a cross-sectional view (cross section taken along the cutting line AA of the semiconductor resistance element 50 shown in FIG. 6) of the semiconductor module having the semiconductor resistance element 50 according to the third embodiment of the present invention. FIG. 8 is a cross-sectional view showing a configuration of a semiconductor module having the semiconductor resistance element 50 according to the third embodiment of the present invention (cross section taken along the cutting line BB of the semiconductor resistance element 50 shown in FIG. 6).

（半導体抵抗素子５０の構成）
図６〜図８に示す半導体抵抗素子５０を有する半導体モジュールは、半導体抵抗素子１０，４０を有する半導体モジュールと同じ構成である。又、半導体抵抗素子５０は、半導体抵抗素子１０，４０と同じ構成要部を有して構成される。しかしながら、例えば半導体抵抗素子１０では、第１の電極１１と第２の電極１２との間で、領域１３Ａと領域１３Ｂとが直列に接続されていた。これに対して、半導体抵抗素子５０では、第１の電極３１と第２の電極３２との間で、領域５１Ａと領域５１Ｂとが並列に接続されている。つまり、抵抗素子層５１は、領域５１Ａと領域５１Ｂとを並列に接続した合成抵抗である。尚、領域５１Ａと領域５１Ｂとに領域分けされている抵抗素子層５１は、全く別個の抵抗素子層として考えることもできる。
そして、上記の実施形態の説明と同じ変数を用いて、領域５１Ａの抵抗値をＲ１とし、領域５１Ｂの抵抗値をＲ２とする。すると、抵抗素子層５１の抵抗値（合成抵抗値）Ｒを、下記の数２８に示す式のように表わすことができる。 (Configuration of Semiconductor Resistance Element 50)
The semiconductor module having the semiconductor resistance element 50 shown in FIGS. 6 to 8 has the same configuration as the semiconductor module having the semiconductor resistance elements 10 and 40. Further, the semiconductor resistance element 50 is configured to have the same configuration main part as the semiconductor resistance elements 10 and 40. However, in the semiconductor resistance element 10, for example, the region 13A and the region 13B are connected in series between the first electrode 11 and the second electrode 12. On the other hand, in the semiconductor resistance element 50, the region 51A and the region 51B are connected in parallel between the first electrode 31 and the second electrode 32. That is, the resistive element layer 51 is a combined resistance in which the region 51A and the region 51B are connected in parallel. Note that the resistive element layer 51 divided into the region 51A and the region 51B can be considered as a completely separate resistive element layer.
Then, using the same variables as described in the above embodiment, the resistance value of the region 51A is R1, and the resistance value of the region 51B is R2. Then, the resistance value (synthetic resistance value) R of the resistance element layer 51 can be expressed by the following equation (28).

又、領域５１Ａの抵抗値変化係数をＫ１とし、領域５１Ａの抵抗値変化係数Ｋ１は正又は負の値になる。又、領域５１Ｂの抵抗値変化係数をＫ２とし、領域５１Ａの抵抗値変化係数Ｋ１と符号が異なる値になる。
半導体抵抗素子５０においても、半導体抵抗素子１０，４０と同様に、インプラント又は拡散させる不純物イオンの種類やの濃度を変えることで、領域５１Ａの抵抗値変化係数Ｋ１及び領域５１Ｂの抵抗値変化係数Ｋ２を正の値又は負の値にする。このようにして、抵抗素子層５１は、抵抗素子層５１の領域５１Ａと領域５１Ｂとが、正極領域又は負極領域に造り分けられているものである。又は、抵抗素子層５１は、正極領域として機能する抵抗素子層と、負極領域として機能する抵抗素子層との別個の抵抗素子層を接続されたものである。 In addition, the resistance value change coefficient of the region 51A is K1, and the resistance value change coefficient K1 of the region 51A is a positive or negative value. Further, the resistance value change coefficient of the region 51B is set to K2, and the sign of the resistance value change coefficient K1 of the region 51A is different.
Also in the semiconductor resistance element 50, as in the semiconductor resistance elements 10 and 40, the resistance value change coefficient K1 of the region 51A and the resistance value change coefficient K2 of the region 51B are changed by changing the type or concentration of impurity ions to be implanted or diffused. Is positive or negative. In this way, the resistance element layer 51 is formed by dividing the region 51A and the region 51B of the resistance element layer 51 into a positive electrode region or a negative electrode region. Alternatively, the resistive element layer 51 is formed by connecting separate resistive element layers of a resistive element layer that functions as a positive electrode region and a resistive element layer that functions as a negative electrode region.

（半導体抵抗素子５０の作用）
次に、図６〜図８に示した半導体抵抗素子５０が半導体集積回路として集積された時に、第１の電極３１と第２の電極３２との電極間に電流が流れることにより電圧が発生する。その時に、抵抗素子層５１の電位と、抵抗素子層５１の周辺の半導体基板１４等との電位との電位差によって、半導体抵抗素子５０の抵抗素子層５１の抵抗値Ｒが変化するのを抑える流れを、以下で説明する。 (Operation of the semiconductor resistance element 50)
Next, when the semiconductor resistance element 50 shown in FIGS. 6 to 8 is integrated as a semiconductor integrated circuit, a voltage is generated by a current flowing between the first electrode 31 and the second electrode 32. . At that time, the flow of suppressing the change in the resistance value R of the resistance element layer 51 of the semiconductor resistance element 50 due to the potential difference between the potential of the resistance element layer 51 and the potential of the semiconductor substrate 14 around the resistance element layer 51 and the like. Is described below.

尚、半導体抵抗素子５０の抵抗値が変化するのを抑える働きは、第１の電極３１の電位ＶＰ１及び第２の電極３２の電位ＶＰ２に関係することなく働く。この為、本実施形態の説明でも、第１の電極３１の電位ＶＰ１及び第２の電極３２の電位ＶＰ２の両方が、自由に変化しうる任意の電位であるものとして説明する。 Note that the function of suppressing the change in the resistance value of the semiconductor resistance element 50 works regardless of the potential VP1 of the first electrode 31 and the potential VP2 of the second electrode 32. For this reason, in the description of the present embodiment, it is assumed that both the potential VP1 of the first electrode 31 and the potential VP2 of the second electrode 32 are arbitrary potentials that can be freely changed.

半導体抵抗素子５０は、抵抗素子層５１Ａ，５１Ｂのうちの抵抗領域の両端部間の中心の位置を基準位置ｏとする。又、領域５１Ａでは、領域５１Ａのうちの抵抗領域の両端部間の中心の位置を中心位置ａとする。又、領域５１Ｂでは、領域５１Ｂのうちの抵抗領域の両端部間の中心の位置を中心位置ｂとする。この為、基準位置ｏと中心位置ａと中心位置ｂとの３つの位置は、全て同じ位置になる。そして、領域５１Ａの中心位置ａの電位と半導体基板１４の電位との電位差をＶ１とすると、領域５１Ｂの中心位置ｂの電位と半導体基板１４の電位との電位差もＶ１となる。
すると、領域５１Ａの抵抗値変化成分ｄＲ１を、下記の数２９に示す式のように表わすことができる。又、領域５１Ｂの抵抗値変化成分ｄＲ２を、下記の数３０に示す式のように表わすことができる。 In the semiconductor resistance element 50, the center position between both ends of the resistance region of the resistance element layers 51A and 51B is set as a reference position o. In the region 51A, the center position between both ends of the resistance region in the region 51A is defined as a center position a. Further, in the region 51B, the center position between both ends of the resistance region in the region 51B is set as a center position b. For this reason, the three positions of the reference position o, the center position a, and the center position b are all the same position. When the potential difference between the potential at the center position a in the region 51A and the potential at the semiconductor substrate 14 is V1, the potential difference between the potential at the center position b in the region 51B and the potential at the semiconductor substrate 14 is also V1.
Then, the resistance value change component dR1 of the region 51A can be expressed as the following equation 29. Further, the resistance value change component dR2 of the region 51B can be expressed by the following equation (30).

尚、半導体基板１４の電位を零とすると、電位差Ｖ１を下記の数３１に示す式のように表わすことができる。 When the potential of the semiconductor substrate 14 is zero, the potential difference V1 can be expressed as the following equation 31.

又、領域５１Ａと領域５１Ｂとは、並列に接続されている。この為、抵抗素子層５１の抵抗値Ｒを、下記の数３２に示す式のように表わすことができる。 Further, the region 51A and the region 51B are connected in parallel. For this reason, the resistance value R of the resistance element layer 51 can be expressed by the following equation (32).

更に、上記の数３２に示す式の分母のＲ１・Ｋ１＋Ｒ２・Ｋ２を零とし、分子のＫ１・Ｋ２・ｖ１²を１や（Ｋ１＋Ｋ２）・Ｖ１より小さい値として考えて無視する。すると、抵抗素子層５１の全体の抵抗値Ｒを、下記の数３３に示す式のように表わすことができる。 Further, R1 · K1 + R2 · K2 in the denominator of the above equation 32 is set to zero, and K1 · K2 · v1 ² of the numerator is considered as a value smaller than 1 or (K1 + K2) · V1 and ignored. Then, the entire resistance value R of the resistance element layer 51 can be expressed by the following equation 33.

仮に、領域５１Ａを形成するのに用いた材質Ｘのみで抵抗素子層５１を形成する。すると、抵抗素子層５１の電位と、抵抗素子層５１の周辺の半導体基板１４との電位との電位差Ｖｘによって、抵抗素子層５１の抵抗値ＲＸを、下記の数３４に示す式のように表わすことができる。 Temporarily, the resistive element layer 51 is formed only with the material X used to form the region 51A. Then, the resistance value RX of the resistance element layer 51 is expressed by the following equation 34 by the potential difference Vx between the potential of the resistance element layer 51 and the potential of the semiconductor substrate 14 around the resistance element layer 51. be able to.

同様に、領域５１Ｂを形成するのに用いた材質Ｙのみで抵抗素子層５１を形成する。すると、抵抗素子層５１の電位と、抵抗素子層５１の周辺の半導体基板１４との電位との電位差ＶＹによって、抵抗素子層５１の抵抗値ＲＹを、下記の数３５に示す式のように表わすことができる。 Similarly, the resistive element layer 51 is formed using only the material Y used to form the region 51B. Then, the resistance value RY of the resistive element layer 51 is expressed by the following equation 35 by the potential difference VY between the potential of the resistive element layer 51 and the potential of the semiconductor substrate 14 around the resistive element layer 51. be able to.

ここで、上記の数３３に示した式の抵抗値Ｒと、上記の数３４に示した式の抵抗値ＲＸと、上記の数３５に示した式の抵抗値ＲＹとの各抵抗値を比較する。すると、領域５１Ａの抵抗値変化係数Ｋ１の極性と領域５１Ａの抵抗値変化係数Ｋ２の極性とが異なっていると、半導体抵抗素子５０の抵抗値Ｒの電位差Ｖ１によって変化する抵抗値変化成分ｄＲは、抵抗素子Ｘの抵抗値変化成分と抵抗素子Ｙの抵抗値変化成分との間をとることがわかる。従って、抵抗素子層５１の領域５１Ａと領域５１Ｂとを全く同一の材質を用いて形成せずに、異なる材質を用いて正極領域又は負極領域になるように形成すれば良い。すなわち、半導体抵抗素子５０のような並列接続の合成抵抗である場合には、基準位置ｏと中心位置ａ，ｂとの関係によって変わる指標値に関係することなく、領域５１Ａ，５１Ｂの抵抗値と、抵抗値変化係数との積の総和を、零にすれば良い。 Here, each resistance value of the resistance value R of the equation shown in the above equation 33, the resistance value RX of the equation of the above equation 34, and the resistance value RY of the equation shown in the above equation 35 is compared. To do. Then, if the polarity of the resistance value change coefficient K1 in the region 51A is different from the polarity of the resistance value change coefficient K2 in the region 51A, the resistance value change component dR that changes due to the potential difference V1 of the resistance value R of the semiconductor resistance element 50 is It can be seen that a resistance value change component of the resistance element X and a resistance value change component of the resistance element Y are taken. Therefore, the region 51A and the region 51B of the resistance element layer 51 may be formed to be a positive electrode region or a negative electrode region using different materials without using the same material. That is, in the case of the combined resistance of the parallel connection such as the semiconductor resistance element 50, the resistance values of the regions 51A and 51B are not related to the index value that changes depending on the relationship between the reference position o and the center positions a and b. The sum of products with the resistance value change coefficient may be zero.

このようにして、抵抗値Ｒ１，Ｒ２及び抵抗値変化係数Ｋ１，Ｋ２を調整して正極領域又は負極領域を形成すれば、上記の実施形態で説明したのと同様に、抵抗値変化成分ｄＲ１と抵抗値変化成分ｄＲ２とを相殺させて、第１の電極３１の電位ＶＰ１及び第２の電極３２の電位ＶＰ２に対する、抵抗素子層５１の抵抗値変化成分ｄＲを零、つまり常に無くすことができる。 In this manner, if the resistance values R1 and R2 and the resistance value change coefficients K1 and K2 are adjusted to form the positive electrode region or the negative electrode region, the resistance value change component dR1 and the resistance value change component dR1 are the same as described in the above embodiment. By canceling out the resistance value change component dR2, the resistance value change component dR of the resistance element layer 51 with respect to the potential VP1 of the first electrode 31 and the potential VP2 of the second electrode 32 can be zero, that is, always eliminated.

具体例として、半導体抵抗素子５０の抵抗値Ｒが１２ｋΩである場合には、領域５１Ａの抵抗値変化係数Ｋ１＝０．００２、領域５１Ｂの抵抗値変化係数Ｋ２＝−０．００３、第１の電極１１の電位ＶＰ１及び第２の電極１２の電位ＶＰ２を任意の電圧にすれば良い。すると、領域５１Ａの抵抗値Ｒ１＝３０ｋΩになり、領域５１Ｂの抵抗値Ｒ２＝２０ｋΩになる。 As a specific example, when the resistance value R of the semiconductor resistance element 50 is 12 kΩ, the resistance value change coefficient K1 = 0.002 in the region 51A, the resistance value change coefficient K2 = −0.003 in the region 51B, The potential VP1 of the electrode 11 and the potential VP2 of the second electrode 12 may be set to arbitrary voltages. Then, the resistance value R1 of the region 51A is 30 kΩ, and the resistance value R2 of the region 51B is 20 kΩ.

上記で説明したように、半導体抵抗素子５０は、第１の電極１１の電位ＶＰ１と、第２の電極１２の電位ＶＰ２とが任意の電位である。しかしながら、半導体抵抗素子５０においても、抵抗素子層の領域の接続方法に関係なく、抵抗素子層５１の電位と、抵抗素子層５１の周辺の半導体基板１４や図示しないが抵抗素子層５１の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層５１の抵抗値Ｒが変化するのを抑えることができる。又、この半導体抵抗素子５０においても、抵抗素子層５１の抵抗値Ｒが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層５１に無駄な容量性負荷を付けることがない。
勿論、半導体抵抗素子５０についても、図３に示した反転バッファ回路３０を構成する半導体抵抗素子３４，３５として用いることができる。 As described above, in the semiconductor resistance element 50, the potential VP1 of the first electrode 11 and the potential VP2 of the second electrode 12 are arbitrary potentials. However, even in the semiconductor resistance element 50, the potential of the resistance element layer 51, the semiconductor substrate 14 around the resistance element layer 51, and the upper portion of the resistance element layer 51 (not shown) are connected regardless of the connection method of the resistance element layer regions. It is possible to suppress a change in the resistance value R of the resistance element layer 51 due to the influence of the potential difference with the potential of the power supply line, the signal line, or the like that passes therethrough. Also, in this semiconductor resistance element 50, no wasteful current is generated and no unnecessary capacitive load is applied to the resistance element layer 51 in order to suppress a change in the resistance value R of the resistance element layer 51. .
Of course, the semiconductor resistance element 50 can also be used as the semiconductor resistance elements 34 and 35 constituting the inverting buffer circuit 30 shown in FIG.

（第１変形例）
最後に、図９及び図１０を参照して、本発明の各実施形態に係る抵抗素子の第１変形例に係る半導体抵抗素子６０を有する半導体モジュールの構成を説明する。図９は、本発明の第１変形例に係る半導体抵抗素子６０を有する半導体モジュールの構成を示す上面図である。又、図１０は、本発明の第１変形例に係る半導体抵抗素子６０を有する半導体モジュールの構成を示す断面図（図９に示す半導体抵抗素子６０の切断線Ａ−Ａにおける断面）である。 (First modification)
Finally, with reference to FIG. 9 and FIG. 10, the structure of the semiconductor module having the semiconductor resistance element 60 according to the first modification of the resistance element according to each embodiment of the present invention will be described. FIG. 9 is a top view showing a configuration of a semiconductor module having a semiconductor resistance element 60 according to a first modification of the present invention. FIG. 10 is a cross-sectional view (cross section taken along the line AA of the semiconductor resistance element 60 shown in FIG. 9) showing the configuration of the semiconductor module having the semiconductor resistance element 60 according to the first modification of the present invention.

図９及び図１０に示す半導体抵抗素子６０は、半導体抵抗素子１０と同様の各部を有して構成されるが、更に、補助電極６１を有している。
補助電極６１は、第１の電極１１及び第２の電極１２と同様な素材で形成され、領域１３Ａと領域１３Ｂとを互いに電気的に接続する。
不純物イオンをインプラントすることにより領域１３Ａと領域１３Ｂとを作り分ける場合には、領域１３Ａと領域１３Ｂとの接続部分で、そのどちらにも不純物イオンがインプラントされない領域ができたり、逆に両方の不純物イオンがインプラントされて中和してしまう領域ができたりする場合がある。このような領域が多くできると、領域１３Ａと領域１３Ｂとの接続部分にＰＮジャンクションが形成されてしまい、純粋な抵抗値が得られなくなる場合がある。 The semiconductor resistance element 60 shown in FIGS. 9 and 10 is configured to have the same parts as the semiconductor resistance element 10, but further includes an auxiliary electrode 61.
The auxiliary electrode 61 is formed of the same material as the first electrode 11 and the second electrode 12, and electrically connects the region 13A and the region 13B to each other.
In the case where the region 13A and the region 13B are separately formed by implanting impurity ions, a region where the impurity ions are not implanted in either of the regions 13A and the region 13B is formed. There may be a region where ions are implanted and neutralized. If such a region can be increased, a PN junction is formed at the connection portion between the region 13A and the region 13B, and a pure resistance value may not be obtained.

このように、領域１３Ａと領域１３Ｂとを互いに直接接続することが難しい場合には、補助電極６１を介して各領域を互いに接続することができる。又、抵抗素子層同士の接続を補強する為に、上記の補助電極６１を用いることもできる。例えば、上記で説明した半導体抵抗素子１０の２つの領域１３Ａと領域１３Ｂとを、補助電極６１を介して互いに接続することもできる。 As described above, when it is difficult to directly connect the region 13A and the region 13B to each other, the regions can be connected to each other via the auxiliary electrode 61. Also, the auxiliary electrode 61 can be used to reinforce the connection between the resistive element layers. For example, the two regions 13 </ b> A and 13 </ b> B of the semiconductor resistance element 10 described above can be connected to each other via the auxiliary electrode 61.

（第２変形例）
又、図１１を参照して、本発明の第４実施形態に係る抵抗素子の第２変形例に係る半導体抵抗素子７０を有する半導体モジュールの構成を説明する。図１１は、本発明の第２変形例に係る半導体抵抗素子７０の構成を示す上面図である。
図１１に示す半導体抵抗素子７０は、半導体抵抗素子６０と同様の各部を有して構成されるが、抵抗素子層５１が互いに独立した抵抗素子層７１，７２として形成されている。領域５１Ａに相当するものが抵抗素子層７１であり、領域５１Ｂに相当するものが抵抗素子層７２である。 (Second modification)
A configuration of a semiconductor module having a semiconductor resistance element 70 according to a second modification example of the resistance element according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 11 is a top view showing a configuration of a semiconductor resistance element 70 according to a second modification of the present invention.
A semiconductor resistance element 70 shown in FIG. 11 is configured to have the same parts as the semiconductor resistance element 60, but the resistance element layer 51 is formed as resistance element layers 71 and 72 independent of each other. The region corresponding to the region 51A is the resistive element layer 71, and the region corresponding to the region 51B is the resistive element layer 72.

第１〜第３の実施形態に係る半導体抵抗素子は、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、抵抗素子層が正極領域又は負極領域を有するように形成していた。しかしながら、半導体抵抗素子７０のように、複数の抵抗素子層を並列に接続する場合には、全く異なる材質を用いることで独立した複数の抵抗素子層を形成することもできる。敢えて、全く異なる材質を用いることで独立した複数の抵抗素子層を形成し、補助電極６１を用いて、それらの抵抗素子層同士を互いに接続したり、抵抗素子層同士の接続を補強したりすることもできる。 The semiconductor resistance elements according to the first to third embodiments are formed so that the resistance element layer has a positive electrode region or a negative electrode region by implanting or diffusing impurity ions of different types and concentrations. However, when a plurality of resistance element layers are connected in parallel like the semiconductor resistance element 70, a plurality of independent resistance element layers can be formed by using completely different materials. Darely, a plurality of independent resistance element layers are formed by using completely different materials and the auxiliary electrode 61 is used to connect the resistance element layers to each other or to reinforce the connection between the resistance element layers. You can also.

（各実施形態に係る半導体抵抗素子）
各実施形態に係る半導体抵抗素子は、半導体抵抗素子１０を例にして説明すると、抵抗素子層１３が、抵抗値変化係数Ｋ１が正の値で正極領域になる領域１３Ａと、抵抗値変化係数Ｋ２が負の値で負極領域になる領域１３Ｂとに分かれている。この領域１３Ａと領域１３Ｂとが、電気的に接続されている。なお、この抵抗素子層１３のうちの、第１の電極１１が形成されている位置と第２の電極１２が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域となる。 (Semiconductor resistance element according to each embodiment)
The semiconductor resistance element according to each embodiment will be described by taking the semiconductor resistance element 10 as an example. The resistance element layer 13 includes a region 13A that has a positive resistance value change coefficient K1 and a resistance value change coefficient K2. Is a negative value and is divided into a region 13B which becomes a negative electrode region. The region 13A and the region 13B are electrically connected. Of the resistance element layer 13, a region between the position where the first electrode 11 is formed and the position where the second electrode 12 is formed is a resistance region that actually functions as a resistance. Become.

このような構成によって、抵抗素子層１３の正極領域の電位と、抵抗素子層１３の周辺の半導体基板１４等の電位との電圧差によって生じる抵抗値変化成分と、抵抗素子層１３の負極領域の電位と、抵抗素子層１３の周辺の半導体基板１４等の電位との電圧差によって生じる抵抗値変化成分とを相殺することができる。よって、抵抗素子層の抵抗値が変化してしまうのを抑えることができる。 With such a configuration, a resistance value change component caused by a voltage difference between the potential of the positive electrode region of the resistive element layer 13 and the potential of the semiconductor substrate 14 and the like around the resistive element layer 13, and the negative electrode region of the resistive element layer 13 It is possible to cancel out the resistance value change component caused by the voltage difference between the potential and the potential of the semiconductor substrate 14 and the like around the resistance element layer 13. Therefore, it is possible to suppress the resistance value of the resistance element layer from changing.

半導体モジュールを製造する際に、抵抗値が変化するのを抑えた半導体抵抗素子として用いることができる。具体的には、歪みが少ないことが要求されるオーディオ機器等の各種の半導体モジュールとして用いることができる。 When manufacturing a semiconductor module, it can be used as a semiconductor resistance element in which the resistance value is prevented from changing. Specifically, it can be used as various semiconductor modules such as audio equipment that is required to have low distortion.

１０，４０，５０，６０，７０……半導体抵抗素子
１１，７１……第１の電極
１２，７２……第２の電極
１３，４１，５１，６１，７１……抵抗素子層
１４……半導体基板
１５……層間絶縁膜
６１……補助電極 10, 40, 50, 60, 70... Semiconductor resistance element 11, 71... First electrode 12, 72... Second electrode 13, 41, 51, 61, 71. Substrate 15 …… Interlayer insulating film 61 …… Auxiliary electrode

Claims

半導体基板に形成され、
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、
を有し、
前記抵抗素子層は、
前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、
前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
An index value that takes a resistance value between a reference position of the resistance region and a center position of the positive electrode region or the negative electrode region, a resistance value of the positive electrode region or the negative electrode region, and a resistance value change coefficient A semiconductor resistance element formed so that a sum of products becomes zero.

前記抵抗素子層は、
前記正極領域と前記負極領域とが互いに直列に接続され、
前記第１の電極が形成されている位置が、前記基準位置になるように形成されたことを特徴とする請求項１に記載の半導体抵抗素子。 The resistive element layer is
The positive electrode region and the negative electrode region are connected in series with each other,
The semiconductor resistance element according to claim 1, wherein the first electrode is formed such that a position where the first electrode is formed is the reference position.

半導体基板に形成され、
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、
を有し、
前記抵抗素子層は、
前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、
前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になり、
かつ、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
An index value that takes a resistance value between a reference position of the resistance region and a center position of the positive electrode region or the negative electrode region, a resistance value of the positive electrode region or the negative electrode region, and a resistance value change coefficient The sum of products becomes zero,
In addition, the semiconductor resistance element is formed so that a sum of products of a resistance value of the positive electrode region or the negative electrode region and the resistance value change coefficient becomes zero.

前記抵抗素子層は、
前記正極領域と前記負極領域とが互いに直列に接続され、
前記抵抗領域の両端部間の中心位置が、前記基準位置になるように形成されたことを特徴とする請求項３に記載の半導体抵抗素子。 The resistive element layer is
The positive electrode region and the negative electrode region are connected in series with each other,
The semiconductor resistance element according to claim 3, wherein a center position between both ends of the resistance region is formed to be the reference position.

半導体基板に形成され、
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第１の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第２の電極と、
を有し、
前記抵抗素子層は、
前記第１の電極が形成されている位置と前記第２の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも１つ有し、
前記正極領域と前記負極領域とが互いに並列に接続され、
前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
The positive electrode region and the negative electrode region are connected in parallel to each other,
A semiconductor resistance element, wherein a sum of products of a resistance value of the positive electrode region or the negative electrode region and the resistance value change coefficient is zero.

前記抵抗素子層は、
種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、前記正極領域と前記負極領域とをそれぞれ少なくとも１つ有するように形成されたことを特徴とする請求項１〜５のいずれか１項に記載の半導体抵抗素子。 The resistive element layer is
6. The device according to claim 1, wherein at least one of the positive electrode region and the negative electrode region is formed by implanting or diffusing impurity ions having different types and concentrations. The semiconductor resistance element as described.

前記抵抗素子層は、
材質にポリシリコンを用いて形成されたポリシリコン層であることを特徴とする請求項６に記載の半導体抵抗素子。 The resistive element layer is
The semiconductor resistance element according to claim 6, which is a polysilicon layer formed using polysilicon as a material.

前記抵抗素子層は、
拡散層であることを特徴とする請求項６に記載の半導体抵抗素子。 The resistive element layer is
The semiconductor resistance element according to claim 6, wherein the semiconductor resistance element is a diffusion layer.

前記導電層は、
前記半導体基板、前記抵抗素子層と異なる成分又は形成工程で形成された層、又はメタルを用いて形成されたメタル層であることを特徴とする請求項１〜８のいずれか１項に記載の半導体抵抗素子。 The conductive layer is
9. The semiconductor substrate according to claim 1, wherein the semiconductor substrate, a layer formed in a formation process different from the resistive element layer, or a metal layer formed using a metal. Semiconductor resistance element.

前記抵抗素子層を互いに電気的に接続する補助電極を有したことを特徴とする請求項１〜９のいずれか１項に記載の半導体抵抗素子。 The semiconductor resistance element according to claim 1, further comprising an auxiliary electrode that electrically connects the resistance element layers to each other.

請求項１〜１０のいずれか１項に記載の半導体抵抗素子を少なくとも１つ有すると共に、
前記半導体抵抗素子と異なる種類の半導体素子を少なくとも１つ有することを特徴とする半導体モジュール。 While having at least one semiconductor resistance element of any one of Claims 1-10,
A semiconductor module comprising at least one semiconductor element of a type different from the semiconductor resistance element.