JP5651068B2 - Semiconductor resistance element and semiconductor module having semiconductor resistance element - Google Patents
Semiconductor resistance element and semiconductor module having semiconductor resistance element Download PDFInfo
- Publication number
- JP5651068B2 JP5651068B2 JP2011089535A JP2011089535A JP5651068B2 JP 5651068 B2 JP5651068 B2 JP 5651068B2 JP 2011089535 A JP2011089535 A JP 2011089535A JP 2011089535 A JP2011089535 A JP 2011089535A JP 5651068 B2 JP5651068 B2 JP 5651068B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- region
- semiconductor
- potential
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールに関し、特に抵抗素子層の電位とその周辺の半導体基板等の電位との電位差によって抵抗素子層の抵抗値が変化するのを抑えた半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールに関する。 The present invention relates to a semiconductor resistance element and a semiconductor module having the semiconductor resistance element, and in particular, a semiconductor in which a resistance value of a resistance element layer is prevented from changing due to a potential difference between a potential of the resistance element layer and a potential of a semiconductor substrate or the like in the vicinity. The present invention relates to a resistance element and a semiconductor module having a semiconductor resistance element.
所望の半導体モジュールを製造するのに際しては、抵抗素子や容量素子、スイッチング素子等の様々な複数の素子を組み合わせていく。この為、半導体モジュールに集積される各素子は、なるべくその特性が変わらないことが望ましい。抵抗素子を一例にして説明すると、抵抗素子の抵抗値が変化すれば、その抵抗素子を複数用いて構成されている半導体モジュール全体の抵抗値が変化してしまうことになり、半導体モジュールを構成する上で極めて好ましいことではない。 In manufacturing a desired semiconductor module, various elements such as a resistance element, a capacitance element, and a switching element are combined. For this reason, it is desirable that each element integrated in the semiconductor module has the same characteristics as possible. When the resistance element is described as an example, if the resistance value of the resistance element changes, the resistance value of the entire semiconductor module configured by using a plurality of the resistance elements changes, and the semiconductor module is configured. This is not very desirable.
ところが、多くの抵抗素子の抵抗素子層は、ポリシリコンを用いて形成されたポリシリコン層や拡散層である。この為、抵抗素子層の電位と、抵抗素子層の上面や下面といった周辺の半導体基板等の電位との電位差が生じる。すると、空貧層の広がり状態が変わり、導電領域の幅が変わってしまうことがある。これにより、抵抗素子の抵抗値が、本来の抵抗値から変化する。
このような抵抗素子層とその周辺の半導体基板等との電位差によって、抵抗値が変化するのを抑える必要がある。そこで、抵抗値が変化するのを抑えた抵抗素子として、図12に示すような特許文献1の半導体装置100がある。
However, the resistive element layer of many resistive elements is a polysilicon layer or a diffusion layer formed using polysilicon. For this reason, a potential difference is generated between the potential of the resistive element layer and the potential of a peripheral semiconductor substrate or the like such as the upper surface or the lower surface of the resistive element layer. Then, the spread state of the air poor layer may change, and the width of the conductive region may change. Thereby, the resistance value of the resistance element changes from the original resistance value.
It is necessary to suppress a change in resistance value due to a potential difference between such a resistance element layer and a semiconductor substrate around the resistance element layer. Therefore, there is a
図12に示す半導体装置100は、P型の半導体基板101の上に形成されたN型の島領域102の主面に、P型の拡散領域103が形成されている。この表面に、高電位電圧を印加する第1の電極104と、低電位電圧を印加する第2の電極105とを設けると共に、P型の拡散領域103の表面の外側の島領域102の表面に、高電位電圧を印加する第3の電極106と、低電位電圧を印加する第4の電極107とを設けている。これにより、半導体装置100は、島領域102の電位分布がP型の拡散領域103の電位分布に沿うように構成されている。
In the
又、半導体装置100の他にも、図13に示すような特許文献2の半導体装置200がある。
この半導体装置200は、半導体基板201に形成されたエピタキシャル層202と、エピタキシャル層202の内部に形成された埋込層203と、その埋込層203と同程度の深さを有して埋込層203とが離間して形成された環状の素子分離領域204と、エピタキシャル層202の表面から環状の素子分離領域内に形成されたN+型層205とを有する。
In addition to the
This
その表面に、LOCOS酸化膜206と、ポリシリコン抵抗207と、層間絶縁膜208とが順次形成され、更にポリシリコン抵抗207の上の層間絶縁膜208の3箇所に電極210〜212が形成されている。更に、N+型層205の上方には、電極213が形成されている。この時、3つの電極210〜212は、電極212と電極210との距離と、電極212と電極211との距離が等しくなるように、ポリシリコン抵抗207の略中央位置に配置される。電極212と電極213とは、同電位を維持することができるように配線209によって結線されている。
A LOCOS
しかしながら、上記で説明した特許文献1の半導体装置100では、抵抗素子をなす拡散領域103の下面にある導電型の島領域102にも電流が流れる。この為、半導体装置100が、無駄な電流を消費するという問題があった。
又、特許文献2の半導体装置200では、電極212と電極213とが、配線209によって同電位を維持することができるように配線209で結線されている。この為、ポリシリコン抵抗207の中点に無駄な容量性負荷が付く。この為、半導体装置200が、信号に歪みを生じさせることがあった。
そこで、本発明は、上記の課題に鑑み、無駄な電流や信号の歪み等を発生させることなく、抵抗素子層の電位と、その周辺の半導体基板や電源線、信号線等の電位との電位差によって抵抗素子層の抵抗値が変化してしまうことを抑えることのできる半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールを提供することを目的とする。
However, in the
In the
Therefore, in view of the above problems, the present invention provides a potential difference between a potential of a resistance element layer and a potential of a semiconductor substrate, a power supply line, a signal line, and the like in the vicinity without causing unnecessary current and signal distortion. An object of the present invention is to provide a semiconductor resistance element and a semiconductor module having the semiconductor resistance element that can suppress the resistance value of the resistance element layer from changing due to the above.
本発明による半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールは、上記の目的を達成する為に、次のように構成される。
本発明による第1の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、を有し、前記抵抗素子層は、前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。
In order to achieve the above object, the semiconductor resistance element and the semiconductor module having the semiconductor resistance element according to the present invention are configured as follows.
A first semiconductor resistance element according to the present invention is formed on a semiconductor substrate, is parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. In the positive electrode region or the negative electrode region from the reference position of the resistance region And the index value for the amount of resistance between the up position, and wherein the resistance value of the positive electrode region or the negative electrode region, the sum of the product of the resistance change coefficients are formed so as to zero To do.
上記の第1の半導体抵抗素子によれば、抵抗素子層は、第1の電極が形成されている位置と第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、正極領域と負極領域とをそれぞれ少なくとも1つ有するように形成されている。通常、半導体抵抗素子には、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる抵抗値変化成分がある。そして、基準位置から正極領域の中心位置まで、又は負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、抵抗値変化係数との積の総和が零になるように、抵抗素子層を形成する。 According to the first semiconductor resistance element, the resistance element layer is a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed. And at least one of a positive electrode region and a negative electrode region. In general, a semiconductor resistance element has a resistance value changing component caused by a potential difference between a potential of a resistance element layer and a potential of a peripheral semiconductor substrate or the like. Then, an index value having a resistance value between the reference position and the center position of the positive electrode region or the center position of the negative electrode region, the resistance value of the positive electrode region or the negative electrode region, and the resistance value change coefficient The resistive element layer is formed so that the sum of products becomes zero.
これにより、第1電極の電位が固定されている場合に、正極領域と正極領域とで、抵抗値変化成分のつり合いがとれるようになる。従って、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、上記の電位差によって、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。 Accordingly, when the potential of the first electrode is fixed, the resistance value change component can be balanced between the positive electrode region and the positive electrode region. Therefore, it is possible to prevent the resistance value of the resistance element layer from changing due to the above-described potential difference without generating a useless current in the periphery of the resistance element layer and without applying a useless capacitive load to the resistance element layer. It becomes possible.
本発明による第2の半導体抵抗素子は、前記抵抗素子層は、前記正極領域と前記負極領域とが互いに直列に接続され、前記第1の電極が形成されている位置が、前記基準位置になるように形成されたことを特徴とする。
これにより、基準位置を第1電極が形成されている位置とし、抵抗素子層の正極領域の電位とその周辺の半導体基板等の電位との電位差によって変化する抵抗値変化成分と、抵抗素子層の負極領域の電位とその周辺の半導体基板等の電位との電位差によって変化する正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺することで、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。
In the second semiconductor resistance element according to the present invention, in the resistance element layer, the position where the positive electrode region and the negative electrode region are connected in series with each other and the first electrode is formed is the reference position. It was formed as follows.
As a result, the reference position is the position where the first electrode is formed, the resistance value changing component that changes due to the potential difference between the potential of the positive electrode region of the resistive element layer and the potential of the surrounding semiconductor substrate, and the like. The resistance value of the resistive element layer changes by offsetting the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region, which change due to the potential difference between the potential of the negative electrode region and the potential of the surrounding semiconductor substrate, etc. Can be suppressed.
本発明による第3の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、を有し、前記抵抗素子層は、前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になり、かつ、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。 A third semiconductor resistance element according to the present invention is formed on a semiconductor substrate, is parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. In the positive electrode region or the negative electrode region from the reference position of the resistance region And the index value for the amount of resistance between the up position, the and the resistance value of the positive electrode region or the negative electrode region, the sum of the product of the resistance value change coefficient becomes zero, and the positive electrode region or the negative electrode The total sum of the products of the resistance value of the region and the resistance value change coefficient is formed to be zero.
上記の第3の半導体抵抗素子によれば、基準位置から正極領域の中心位置まで、又は負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は負極領域の抵抗値と、抵抗値変化係数との積の総和が零になると共に、抵抗値と、抵抗値変化係数との積の総和が零になるように、抵抗素子層を形成する。
これにより、第1電極の電位が固定されていない場合に、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。
According to the third semiconductor resistance element described above, the index value that takes the resistance value from the reference position to the center position of the positive electrode region or the center position of the negative electrode region, and the resistance of the positive electrode region or the negative electrode region The resistance element layer is formed so that the sum of the products of the value and the resistance value change coefficient becomes zero and the sum of the products of the resistance value and the resistance value change coefficient becomes zero.
Thereby, when the potential of the first electrode is not fixed, the resistance value change component of the positive electrode region and the resistance value change of the negative electrode region caused by the potential difference between the potential of the resistance element layer and the potential of the surrounding semiconductor substrate, etc. By canceling out the components, it is possible to suppress the resistance value of the resistive element layer from changing.
本発明による第4の半導体抵抗素子は、前記抵抗素子層は、前記正極領域と前記負極領域とが互いに直列に接続され、前記抵抗領域の両端部間の中心位置が、前記基準位置になるように形成されたことを特徴とする。
上記の第4の半導体抵抗素子によれば、抵抗素子層は、正極領域と負極領域とが直列に接続されるように形成されている。このような接続形態で、抵抗素子層に例えば3つの領域を形成する場合には、抵抗領域の両端部間の中心位置を基準位置とする。
これにより、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。
In a fourth semiconductor resistance element according to the present invention, the resistance element layer is configured such that the positive electrode region and the negative electrode region are connected in series, and a center position between both ends of the resistance region is the reference position. It is characterized by being formed.
According to the fourth semiconductor resistance element, the resistance element layer is formed such that the positive electrode region and the negative electrode region are connected in series. When, for example, three regions are formed in the resistance element layer in such a connection form, the center position between both ends of the resistance region is set as a reference position.
As a result, the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region caused by the potential difference between the potential of the resistance element layer and the potential of the surrounding semiconductor substrate, etc. are offset, and the resistance value of the resistance element layer Can be prevented from changing.
本発明による第5の半導体抵抗素子は、半導体基板に形成され、自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、を有し、前記抵抗素子層は、前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、前記正極領域と前記負極領域とが互いに並列に接続され、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする。 A fifth semiconductor resistance element according to the present invention is formed on a semiconductor substrate, runs parallel to a single potential conductive layer in the periphery of the self-layer, and includes a resistance element layer formed via an interlayer insulating film. A first electrode formed to be conductive to one end of the resistive element layer, and a second electrode formed to be conductive to the other end of the resistive element layer. The resistance element layer has a resistance region that actually functions as a resistance between a position where the first electrode is formed and a position where the second electrode is formed. At least one positive electrode region in which the resistance value change coefficient of the resistance value change component that changes depending on the potential difference from the electric potential of the conductive layer is a positive value, and a negative electrode region in which the resistance value change coefficient is a negative value. The positive electrode region and the negative electrode region are connected in parallel to each other, and The resistance value of the region or the negative electrode region, wherein the sum of the product of the resistance change coefficients are formed so as to become zero.
上記の第5の半導体抵抗素子によれば、抵抗素子層は、正極領域と負極領域とが並列に接続されるように形成されている。
このような時、正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺するのには、当該抵抗値と、抵抗値変化係数との積の総和が零になるように正極領域と負極領域とを形成すれば良い。
これにより、正極領域と負極領域とが直列に接続されている時と同様に、抵抗素子層の電位と、その周辺の半導体基板等の電位との電位差によって生じる正極領域の抵抗値変化成分と負極領域の抵抗値変化成分とを相殺して、抵抗素子層の抵抗値が変化してしまうのを抑えることが可能となる。
According to the fifth semiconductor resistance element, the resistance element layer is formed such that the positive electrode region and the negative electrode region are connected in parallel.
In such a case, in order to cancel out the resistance value change component of the positive electrode region and the resistance value change component of the negative electrode region, the positive electrode region is set so that the sum of the products of the resistance value and the resistance value change coefficient becomes zero. And a negative electrode region may be formed.
As a result, as in the case where the positive electrode region and the negative electrode region are connected in series, the resistance value changing component of the positive electrode region and the negative electrode caused by the potential difference between the potential of the resistive element layer and the potential of the surrounding semiconductor substrate, etc. It is possible to suppress a change in the resistance value of the resistance element layer by canceling out the resistance value change component of the region.
本発明による第6の半導体抵抗素子は、前記抵抗素子層は、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、前記正極領域と前記負極領域とをそれぞれ少なくとも1つ有するように形成されたことを特徴とする。
上記の第6の半導体抵抗素子によれば、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、抵抗素子層が正極領域と負極領域とをそれぞれ少なくとも1つ有するように抵抗素子層を形成することが可能になる。例えば、抵抗素子層をポリシリコンにより形成する場合には、13属のイオンをインプラント又は拡散させることで、正極領域を形成することができる。又、15属のイオンをインプラント又は拡散させることで、負極領域を形成することができる。
In a sixth semiconductor resistance element according to the present invention, the resistance element layer is formed so as to have at least one of the positive electrode region and the negative electrode region by implanting or diffusing impurity ions of different types and concentrations. It is characterized by that.
According to the sixth semiconductor resistance element, the resistance element layer is formed so that the resistance element layer has at least one of a positive electrode region and a negative electrode region by implanting or diffusing impurity ions of different types and concentrations. It becomes possible to do. For example, when the resistance element layer is formed of polysilicon, the positive electrode region can be formed by implanting or diffusing ions of
本発明による第7の半導体抵抗素子は、前記抵抗素子層は、材質にポリシリコンを用いて形成されたポリシリコン層であることを特徴とする。
上記の第7の半導体抵抗素子によれば、上記で説明したように、抵抗素子層の抵抗値が変化してしまうのを抑えることできるように構成されている為、抵抗素子層を形成するのにあたって、抵抗素子層の周辺部の電位との電位差によって抵抗値が比較的に変化し易い材質を用いることが可能になる。又、従来技術の半導体抵抗素子で用いられている材質と同じ材質を用いることも可能になる。
The seventh semiconductor resistance element according to the present invention is characterized in that the resistance element layer is a polysilicon layer formed using polysilicon as a material.
According to the seventh semiconductor resistance element, as described above, since the resistance value of the resistance element layer can be suppressed from changing, the resistance element layer is formed. In this case, it is possible to use a material whose resistance value is relatively easy to change due to the potential difference with the potential at the peripheral portion of the resistive element layer. It is also possible to use the same material as that used in the conventional semiconductor resistance element.
本発明による第8の半導体抵抗素子は、前記抵抗素子層は、拡散層であることを特徴とする。
上記の第8の半導体抵抗素子によれば、抵抗素子層が、従来技術の半導体抵抗素子で用いられているポリシリコンを用いて形成されている為、上記の第8の半導体抵抗素子と同じ作用を得ることが可能になる。
An eighth semiconductor resistance element according to the present invention is characterized in that the resistance element layer is a diffusion layer.
According to the eighth semiconductor resistance element, since the resistance element layer is formed using the polysilicon used in the conventional semiconductor resistance element, the same action as the eighth semiconductor resistance element is provided. Can be obtained.
本発明による第9の半導体抵抗素子は、前記導電層は、前記半導体基板、前記抵抗素子層と異なる成分又は形成工程で形成された層、又はメタルを用いて形成されたメタル層であることを特徴とする。
上記の第9の半導体抵抗素子によれば、導電層を形成するのにあって従来技術の半導体抵抗素子と同じ材質を用いることが可能になる。
In a ninth semiconductor resistance element according to the present invention, the conductive layer is a semiconductor layer, a layer formed in a different component or formation process from the resistance element layer, or a metal layer formed using metal. Features.
According to the ninth semiconductor resistance element described above, the same material as that of the conventional semiconductor resistance element can be used to form the conductive layer.
本発明による第10の半導体抵抗素子は、前記抵抗素子層を互いに電気的に接続する補助電極を有したことを特徴とする。
上記の第10の半導体抵抗素子によれば、補助電極が、正極領域と負極領域とを互いに接続する。例えば、正極領域と負極領域との接続部分で不純物イオンがインプラントされない領域ができてしまうことがあり、正極領域と負極領域とを直接接続することに難しい場合がある。このような時に、直接接続することが難しい正極領域と負極領域とを、補助電極を用いて互いに接続することが可能となる。又、補助電極を用いることで、抵抗素子層同士の接続を補強することも可能になる。
A tenth semiconductor resistance element according to the present invention is characterized by having auxiliary electrodes for electrically connecting the resistance element layers to each other.
According to the tenth semiconductor resistance element described above, the auxiliary electrode connects the positive electrode region and the negative electrode region to each other. For example, there may be a region where impurity ions are not implanted at the connection portion between the positive electrode region and the negative electrode region, and it may be difficult to directly connect the positive electrode region and the negative electrode region. In such a case, it is possible to connect the positive electrode region and the negative electrode region, which are difficult to connect directly, to each other using the auxiliary electrode. Further, by using the auxiliary electrode, it is possible to reinforce the connection between the resistive element layers.
本発明による半導体モジュールは、上記の第1〜第10の半導体抵抗素子のうちのいずれか1つの半導体抵抗素子を少なくとも1つ有すると共に、前記半導体抵抗素子と異なる種類の半導体素子を少なくとも1つ有することを特徴とする。
上記の半導体モジュールによれば、上記の第1〜第10の半導体抵抗素子のいずれか1つの半導体抵抗素子と、更に容量素子等とを有して構成される。上述したように、上記の第1〜第10の半導体抵抗素子は、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、抵抗素子の電位と抵抗素子層の周辺の半導体基板等の電位との電位差の影響を受けて、抵抗値が変化するのを抑えることができる。よって、第1〜第10の抵抗素子を用いて構成された半導体モジュールでも、無駄な電流を発生させないと共に、無駄な容量性負荷を付けることがなく、半導体モジュールの全体の抵抗値が変化するのを抑えることが可能になる。
A semiconductor module according to the present invention has at least one semiconductor resistance element of any one of the first to tenth semiconductor resistance elements, and has at least one semiconductor element of a type different from the semiconductor resistance element. It is characterized by that.
According to said semiconductor module, it has any one semiconductor resistive element of said 1st-10th semiconductor resistive element, and also has a capacitive element etc., and is comprised. As described above, the first to tenth semiconductor resistance elements do not generate a wasteful current in the peripheral portion of the resistance element layer, and do not add a wasteful capacitive load to the resistance element layer. It is possible to suppress a change in the resistance value due to the influence of the potential difference between the potential and the potential of the semiconductor substrate or the like around the resistance element layer. Therefore, even in the semiconductor module configured using the first to tenth resistance elements, the entire resistance value of the semiconductor module changes without generating unnecessary current and without applying unnecessary capacitive load. Can be suppressed.
本発明による半導体抵抗素子によれば、抵抗素子層の周辺部で無駄な電流を発生させないと共に、抵抗素子層に無駄な容量性負荷を付けることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位と、抵抗素子の電位との電位差の影響を受けて、抵抗値が変化するのを抑えることができる。
この為、例えば、信号の歪みが少ないことが要求されるオーディオ用の半導体モジュールを構成する場合に、本発明による半導体抵抗素子を用いることによって、半導体モジュールの全体での信号の歪みを少なくすることができる。
According to the semiconductor resistance element according to the present invention, a wasteful current is not generated in the periphery of the resistance element layer, and a wasteful capacitive load is not applied to the resistance element layer, and a semiconductor substrate and a resistor around the resistance element layer are provided. It is possible to suppress the resistance value from changing due to the influence of the potential difference between the potential of the power supply line, the signal line, and the like passing through the upper part of the element layer and the potential of the resistance element.
For this reason, for example, when configuring an audio semiconductor module that requires low signal distortion, by using the semiconductor resistance element according to the present invention, signal distortion in the entire semiconductor module can be reduced. Can do.
以下、添付図面を参照しながら、本発明による半導体抵抗素子及び半導体抵抗素子を有する半導体モジュールの実施形態を詳細に説明する。尚、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
まず、図1及び図2参照して、本発明の第1実施形態に係る半導体抵抗素子10を有する半導体モジュールの構成・作用を説明する。図1は、本発明の第1実施形態に係る半導体抵抗素子10を有する半導体モジュールの構成を示す上面図である。又、図2は、本発明の第1実施形態に係る半導体抵抗素子10を有する半導体モジュールの構成を示す断面図(図1に示す半導体抵抗素子10の切断線A−Aにおける断面)である。
Hereinafter, embodiments of a semiconductor resistance element and a semiconductor module having the semiconductor resistance element according to the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
(First embodiment)
First, with reference to FIG.1 and FIG.2, the structure and effect | action of the semiconductor module which has the semiconductor
(半導体抵抗素子10の構成)
図1及び図2に示す半導体抵抗素子10を有する半導体モジュールは、同一の半導体基板の上に他の半導体素子を集積している。尚、半導体抵抗素子10の構成を分かりやすく説明する為に、各実施形態で参照する各図面では、半導体基板の上に集積された半導体抵抗素子10の部分だけを抜粋して図示する。又、各図面の上面図では、層間絶縁膜15を省略して図示する。
半導体抵抗素子10は、第1の電極11と、第2の電極12と、抵抗素子層13と、半導体基板14と、層間絶縁膜15とを有して構成される。
この半導体抵抗素子10は、グランドの電位にバイアスされたP型の半導体基板14の上に、層間絶縁膜15を介して抵抗素子層13が形成される。
(Configuration of Semiconductor Resistance Element 10)
The semiconductor module having the
The
In the
この抵抗素子層13は、例えばポリシリコンの材質を用いて形成されたポリシリコン層である。又、半導体抵抗素子10は、抵抗値が変化しないように構成されるものである為、抵抗素子層13の電位と抵抗素子層13の周辺部の電位との電位差によって抵抗値が比較的に変化し易い材質を用いたり、従来技術の半導体抵抗素子と同じ材質を用いたりして、抵抗素子層13を形成することもできる。例えば、抵抗素子層13は、ポリシリコン層の他にも、拡散層であっても良い。
The
又、抵抗素子層13は、電流を流す為の一組の導体である第1の電極11と第2の電極12とに接続される。第1の電極11及び第2の電極12は、メタル等の素材によって形成され、例えばアルミによって形成されたアルミ電極である。第1の電極11は抵抗素子層13の一方の端部に導通するように形成され、第2の電極12は抵抗素子層13の他方の端部に導通するように形成される。
The
抵抗素子層13のうちの、第1の電極11が形成されている位置と第2の電極12が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域になる。この為、抵抗素子層13のうち、抵抗素子層13の図1及び図2中の左端部から第1の電極11が形成されている位置までの領域と、抵抗素子層13の図1及び図2中の右端部から第2の電極12が形成されている位置までの領域とは、実際に抵抗として機能しない領域になる。又、本実施形態では、説明上、第1の電極11の中心位置を第1の電極11が形成されている位置とし、第2の電極12の中心位置を第2の電極12が形成されている位置としている。
Of the
そして、抵抗素子層13は、領域13Aと領域13Bとが直列に接続されている。領域13Aの抵抗値をR1とし、領域13Bの抵抗値をR2とする。半導体抵抗素子10として必要な所望の抵抗値、つまり抵抗素子層13の全体の抵抗値Rは、領域13Aの部分の抵抗値R1と領域13Bの部分の抵抗値R2とを足し合わせたものになる。
領域13Aの電位と半導体基板14の電位との電位差による領域13Aの抵抗値変化係数をK1とし、この領域13Aの抵抗値変化係数K1は正又は負の値になる。又、領域13Bの電位と半導体基板14等の電位との電位差による領域13Bの抵抗値変化係数をK2とし、この領域13Bの抵抗値変化係数K2は領域13Aの抵抗値変化係数K1と符号が異なる値になる。
In the
The resistance value change coefficient of the
例えば、抵抗値変化係数K1が正の値であれば、抵抗値変化係数K2が負の値になる。よって、領域13Aは正極領域になり、領域13Bは負極領域になる。これとは逆に、抵抗値変化係数K1が負の値であれば、抵抗値変化係数K2が正の値になる。よって、領域13Aは負極領域になり、領域13Bは正極領域になる。
この抵抗素子層13が、ポリシリコンにより形成されたポリシリコン層である場合には、13属のイオンをインプラント又は拡散させることで、抵抗値変化係数が正の値である正極領域を形成することができる。又、15属のイオンをインプラント又は拡散させることで、抵抗値変化係数が負の値である負極領域を形成することができる。
For example, if the resistance value change coefficient K1 is a positive value, the resistance value change coefficient K2 is a negative value. Therefore, the
When the
この他にも、抵抗素子層13がポリシリコン層である場合には、例えばボロンイオンをインプラント又は拡散させることで、抵抗値変化係数が正の値である正極領域を形成することができる。又、リンイオンをインプラント又は拡散させることで、抵抗値変化係数を負の値である負極領域を形成することができる。このように、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、正極領域と負極領域とをそれぞれ少なくとも1つ有するように抵抗素子層13を形成する。
In addition, when the
抵抗素子層13の周囲には、二酸化ケイ素(SiO2)等の材質を用いて、層間絶縁膜15が形成される。この層間絶縁膜15は、半導体基板14上に形成された半導体素子等を、電源線、信号線等と電気的に絶縁すると共に、保護する。
尚、抵抗素子層13の周辺の半導体基板14や、抵抗素子層13の上部を通過する電源線、信号線等が、単一の電位であって電気が流れる導電層になる。従って、抵抗素子層13となるポリシリコン層と異なる成分又は形成工程で形成されたポリシリコン層や、抵抗素子層13となる拡散層と異なる成分又は形成工程で形成された拡散層や、メタルを用いて形成されたメタル層等も、全て導電層である。
An interlayer insulating
The
(半導体抵抗素子10の作用)
次に、図1及び図2に示した半導体抵抗素子10が半導体モジュールとして集積された時に、第1の電極11と第2の電極12との電極間に電流が流れて電圧が発生する。その時に、抵抗素子層13の電位と、抵抗素子層13の周辺の半導体基板14等の電位との電位差によって、半導体抵抗素子10の抵抗素子層13の抵抗値Rが変化するのを抑える流れを、以下で説明する。
尚、半導体抵抗素子10の抵抗値が変化するのを抑える働きは、第1の電極11の電位が固定された状態で使用される時に、特に高く得られる。この為、本実施形態の説明では、第1の電極11の電位をVP1とし、固定の電位とする。又、第2の電極12の電位をVP2とし、自由に変化しうる任意の電位として説明する。
(Operation of the semiconductor resistance element 10)
Next, when the
The function of suppressing the change in the resistance value of the
まず、第1の電極11又は第2の電極12のいずれか一方の電極が形成されている位置を基準位置oとする。ここでは、第1の電極11が形成されている位置を基準位置oとする。又、領域13Aでは、領域13Aのうちの抵抗領域の両端部間の中心の位置を中心位置aとする。又、領域13Bのでは、領域13Bのうちの抵抗領域の両端部間の中心の位置を中心位置bとする。そして、基準位置oから中心位置aまでの間の抵抗値を量とする指標値をr1とする。又、基準位置oから中心位置bまでの間の抵抗値を量とする指標値をr2とする。
すると、指標値r1を、下記の数1に示す式のように表わすことができる。又、指標値r2を、下記の数2に示す式のように表わすことができる。
First, a position where one of the
Then, the index value r1 can be expressed as the following equation (1). Further, the index value r2 can be expressed as the following equation (2).
更に、領域13Aのうちの抵抗領域の中心位置aの電位と半導体基板14の電位との電位差をV1とする。又、領域13Bのうちの抵抗領域の中心位置bの電位と半導体基板14の電位との電位差をV2とする。
すると、領域13Aの電位とその周辺の電位とが同じである場合の領域13Aの抵抗値に対する抵抗値変化成分dR1を、下記の数3に示す式のように表わすことができる。又、領域13Bの電位とその周辺の電位とが同じである場合の領域13Bの抵抗値に対する抵抗値変化成分dR2を、下記の数4に示す式のように表わすことができる。
Furthermore, the potential difference between the potential at the center position a of the resistance region in the
Then, the resistance value change component dR1 with respect to the resistance value of the
厳密には、半導体抵抗素子10において、上記の指標値r1,r2や抵抗値変化成分dR1,dR2には、変数の成分として抵抗値R1,R2が含まれている。この為、抵抗値R1,R2が変化することにより、これらの指標値r1,r2や抵抗値変化成分dR1,dR2も変化してしまう。但し、通常の半導体モジュールにおいて、抵抗値の変化量は抵抗値の1/100程度以下である。よって、指標値r1,r2及び抵抗値変化成分dR1,dR2を考える時に、抵抗値R1,R2及び指標値r1,r2を固定値として考えることができる。又、抵抗値変化成分dR1を電位差V1のみにより変化する可変値とし、抵抗値変化成分dR2を電位差V2のみにより変化する可変値として考えることができる。
よって、半導体基板14の電位を零とすると、電位差V1を下記の数5に示す式のように表わすことができる。又、電位差V2を下記の数6に示す式のように表わすことができる。
Strictly speaking, in the
Therefore, when the potential of the
従って、領域13Aの電位と、半導体基板14の電位との電位差V1によって変化する抵抗値変化成分dR1を、下記の数7に示す式のように表わすことができる。又、領域13Bの電位と、半導体基板14の電位との電位差V2によって変化する抵抗値変化成分dR2を、下記の数8に示す式のように表わすことができる。
Therefore, the resistance value changing component dR1 that changes due to the potential difference V1 between the potential of the
ここで、上記の数7に示した式を、指標値r1を用いて表わすと、下記の数9に示す式のように表わすことができる。又、上記の数8に示した式を、指標値r2を用いて表わすと、下記の数10に示す式のように表わすことができる。
Here, when the expression shown in the above Expression 7 is expressed using the index value r1, it can be expressed as the following Expression 9. Further, when the equation shown in the above equation 8 is expressed using the index value r2, it can be expressed as the following
又、抵抗素子層13の抵抗値変化成分dRは、抵抗値変化成分dR1と抵抗値変化成分dR2とを足し合わせたものである。よって、抵抗値変化成分dRを、下記の数11に示す式のように表わすことができる。
The resistance value change component dR of the
ここで、第1の電極11の電位VP1が固定の電位であり、第2の電極12の電位VP2が任意の電位である場合に、常に抵抗値変化成分dR1,dR2の合計である抵抗値変化成分dRを電位VP2に無関係に一定にする為には、上記の数11に示した式の第2の電極12の電位VP2の関わる項であるR1・K1・r1+R2・K2・r2を零にすれば良いことがわかる。すなわち、領域13A,13Bの指標値と、抵抗値と、抵抗値変化係数との積の総和を、零にすれば良い。
Here, when the potential VP1 of the
領域13Aの抵抗値変化係数K1と、領域13Bの抵抗値変化係数K2とを用いて、抵抗素子層13の抵抗値変化成分dRが第2の電極12の電位VP2に関わらず一定になるように領域13Aの指標値r1及び領域13Bの指標値r2を決める。これにより、第1の電極11の電位VP1及び第2の電極12の電位VP2に対する、抵抗素子層13の抵抗値変化成分dRを常に無くすことができる。
Using the resistance value change coefficient K1 of the
具体例として、抵抗素子層13の抵抗値Rが90kΩである場合には、領域13Aの抵抗値変化係数K1=0.005、領域13Bの抵抗値変化係数K2=−0.004、第1の電極11の電位VP1=1V(固定の電位)、第2の電極12の電位VP2を任意の電位にすると、領域13Aの指標値r1=30kΩ、領域13Bの指標値r2=75kΩにすれば良い。すると、領域13Aの抵抗値R1=60kΩになり、領域13Bの抵抗値R2=30kΩになる。
As a specific example, when the resistance value R of the
上記で説明したように、半導体抵抗素子10においては、抵抗素子層13の電位と、抵抗素子層13の周辺の半導体基板14や図示しないが抵抗素子層13の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層13の抵抗値Rが変化するのを抑えることができる。又、この半導体抵抗素子10においては、抵抗素子層13の抵抗値Rが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層13に無駄な容量性負荷を付けることがない。
As described above, in the semiconductor
(半導体抵抗素子10を用いた反転バッファ回路30の構成)
半導体抵抗素子10は、各種の半導体モジュールを構成する一素子として用いることができる。具体例として、半導体抵抗素子10と同じ構成を有する半導体抵抗素子34,35を用いて、図3に示すような反転バッファ回路30として機能する半導体モジュールを構成することができる。図3は、一般的な反転バッファ回路30の構成を示すブロックである。
(Configuration of
The
図3に示す反転バッファ回路30は、半導体モジュールとして集積された一般的なバッファ回路である。反転バッファ回路30は、例えば、アナログセンサとA/Dコンバータとの間に接続され、A/D変換の際に入力信号の振幅を調整する為に用いられる。この反転バッファ回路30は、入力端子31と、出力端子32と、オペアンプ33と、半導体抵抗素子34,35とを有して構成される。
入力端子31は、入力信号を入力する端子である。又、出力端子32は、反転バッファ回路30で処理された出力信号を出力する端子である。
The inverting
The
オペアンプ33は、反転入力端子が半導体抵抗素子34と半導体抵抗素子35との間のノードに接続され、出力端子が半導体抵抗素子35と出力端子32との間のノードに接続される。つまり、オペアンプ33が半導体抵抗素子35の両端子間に接続されていることで、反転バッファ回路30は出力端子32から出力される信号を入力側にフィードバックすることができるようになっている。そして、オペアンプ33の反転入力端子に入力される信号の電位は、非反転入力端子に入力される信号の電位と同電位になろうとする。従って、オペアンプ33の非反転入力端子の電位は一定であるので、反転入力端子に入力される信号の電位も常に一定になる。
The
半導体抵抗素子34,35は、上記で説明した本実施形態に係る半導体抵抗素子10と同じ構成であり、互いに直列に接続される。又、半導体抵抗素子34,35は、その第1の電極がオペアンプ33の反転入力端子側に接続される。
バッファ回路30は、上記の抵抗素子34,35を用いて構成され、抵抗素子34,35の第1の電極がオペアンプ33の反転入力端子側に接続されている。これにより、バッファ回路30は、入力端子31から入力された信号の電位によって変化する半導体抵抗素子34,35を構成する抵抗素子層の電位と、半導体基板等の電位との電位差によって抵抗値変化成分を相殺して、抵抗素子層の抵抗値が変化するのを抑えることができるようになっている。
The
The
この反転バッファ回路30における入出力のゲインは、半導体抵抗素子35の抵抗値/半導体抵抗素子34の抵抗値である。上記で説明した従来技術における半導体抵抗素子では、その周囲の半導体基板等との電位差によって抵抗値が変わってしまう。特に、入力信号が高い電圧の場合と低い電圧の場合とでは、ゲインが大きく異なる為、出力信号に歪みが発生することがある。しかしながら、反転バッファ回路30は、本実施形態に係る半導体抵抗素子10と同じ構成を有する抵抗素子34,35を用いて構成されている。この為、抵抗素子34,35は、その周囲の半導体基板等との電位差によって抵抗値が変わってしまうことがない。よって、入力信号が高い電圧の場合と低い電圧の場合とでも、ゲインが変化することがなく、又出力信号に歪みが発生することもない。
尚、この半導体抵抗素子10は、第1の電極11の電位VP1が固定の電位であるものとして説明したが、勿論第1の電極11の電位VP1及び第2の電極12の電位VP2が任意の電位で使用される様々な種類の半導体モジュールを構成する際にも用いることができる。
The input / output gain in the inverting
The
(第2実施形態)
続いて、図4及び図5を参照して、本発明の第2実施形態に係る半導体抵抗素子40を有する半導体モジュールの構成・作用を説明する。図4は、本発明の第2実施形態に係る半導体抵抗素子40を有する半導体モジュールの構成を示す上面図である。又、図5は、本発明の第2実施形態に係る半導体抵抗素子40を有する半導体モジュールの構成を示す断面図(図4に示す半導体抵抗素子40の切断線A−Aにおける断面)である。
(Second Embodiment)
Subsequently, with reference to FIG. 4 and FIG. 5, the configuration and operation of the semiconductor module having the
(半導体抵抗素子40の構成)
図4及び図5に示す半導体抵抗素子40を有する半導体モジュールは、半導体抵抗素子10を有する半導体モジュールと同じ構成である。又、半導体抵抗素子40は、半導体抵抗素子10と同じ構成要部を有して構成される。しかしながら、半導体抵抗素子10では、抵抗素子層13が領域13A,13Bの2つに分かれていた。これに対して、半導体抵抗素子40では、抵抗素子層13に相当する抵抗素子層41が領域41A〜41Cの3つに分かれている。抵抗素子層41は、素材、位置等が抵抗素子層13と全く同じように形成されており、又領域41A〜41Cが抵抗素子層13と同じように直列に接続されている。又、抵抗素子層41のうちの、第1の電極11が形成されている位置と第2の電極12が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域になる。
(Configuration of Semiconductor Resistance Element 40)
The semiconductor module having the
そして、上記の実施形態の説明と同じ変数を用いて、領域41Aの抵抗値をR1とし、領域41Bの抵抗値をR2とし、領域41Cの抵抗値をR3とする。つまり、抵抗素子層41の全体の抵抗値Rは、領域41Aの抵抗値R1と、領域41Bの抵抗値R2と、領域41Cの抵抗値R3とを足し合わせたものになる。
又、領域41Aの電位と半導体基板14の電位との電位差による領域41Aの抵抗値変化係数をK1とする。領域41Bの電位と半導体基板14の電位との電位差による領域41Bの抵抗値変化係数をK2とする。半導体基板14Cの電位と半導体基板14の電位との電位差による抵抗値変化係数は領域41Aの抵抗値変化係数K1と同じ値とする。
Then, using the same variables as described in the above embodiment, the resistance value of the
The resistance value change coefficient of the
又、半導体抵抗素子40では、抵抗素子層41のうちの抵抗領域の両端部間の中心の位置を基準位置oとする。そして、領域41A〜41Cの抵抗領域の中心位置をa〜cとすると、指標値r1〜r3は、それぞれの領域の中心位置a〜cと基準位置oの位置関係を表し、基準位置oからそれぞれの領域の中心位置a〜cまでの間の抵抗値を量とする。
半導体抵抗素子40においても、半導体抵抗素子10と同様に、種類や濃度が異なる不純物イオンをインプラント又は拡散させることで、領域41A〜41Cの抵抗値変化係数K1,K2を決定し、領域41A〜41Cを正極領域又は負極領域にすれば良い。
In the
Also in the
(半導体抵抗素子40の作用)
図4及び図5に示した半導体抵抗素子40が半導体集積回路として集積された時に、第1の電極11と第2の電極12との電極間に電流が流れて電圧が発生する。その時に、抵抗素子層41の電位と、抵抗素子層41の周辺の半導体基板14等との電位との電位差によって、半導体抵抗素子40の抵抗素子層41の抵抗値Rが変化するのを抑える流れを、以下で説明する。
(Operation of the semiconductor resistance element 40)
When the
尚、半導体抵抗素子40の抵抗値が変化するのを抑える働きは、第1の電極11の電位VP1及び第2の電極12の電位VP2に関係することなく働く。この為、本実施形態の説明では、第1の電極11の電位VP1及び第2の電極12の電位VP2の両方が、自由に変化しうる任意の電位であるものとして説明する。
半導体抵抗素子40では、抵抗素子層41のうちの抵抗領域の両端部間の中心の位置を、基準位置oとする。又、領域41Aでは、領域41Aのうちの抵抗領域の両端部間の中心の位置を中心位置aとする。又、領域41Bでは、領域41Bの全てが抵抗領域である為、領域41Bの両端部間の中心の位置を中心位置bとする。又、領域41Cでは、領域41Cのうちの抵抗領域の両端部間の中心の位置を中心位置cとする。
Note that the function of suppressing the change in the resistance value of the
In the
尚、領域41A〜41Cの中心位置a〜cは、領域の形成の仕方によって、基準位置oよりも第1の電極11寄りの位置である場合と、基準位置oよりも第2の電極12寄りの位置である場合と、又は基準位置oと同じ位置である場合がある。
そして、基準位置oから中心位置aまでの間の抵抗値を用いた値を指標値r1とする。又、基準位置oから中心位置bまでの間の抵抗値を用いた値を指標値r2とする。又、基準位置oから中心位置cまでの間の抵抗値を用いた値を指標値r3とする。すると、指標値r1を、下記の数12に示す式のように表わすことができる。又、指標値r2を、下記の数13に示す式のように表わすことができる。更に、指標値r3を、下記の数14に示す式のように表わすことができる。
The center positions a to c of the
A value using a resistance value between the reference position o and the center position a is set as an index value r1. Further, a value using a resistance value between the reference position o and the center position b is set as an index value r2. Further, a value using a resistance value between the reference position o and the center position c is set as an index value r3. Then, the index value r1 can be expressed as the following equation (12). Further, the index value r2 can be expressed as the following equation (13). Further, the index value r3 can be expressed as the following equation (14).
更に、領域41Aの中心位置aの電位と半導体基板14の電位との電位差をV1とする。又、領域41Bの中心位置bの電位と半導体基板14の電位との電位差をV2とする。領域41Cの中心位置cの電位と半導体基板14の電位との電位差をV3とする。
すると、領域41Aの電位とその周辺の電位とが同じ場合に対する領域41Aの抵抗値変化成分dR1を、下記の数15に示す式のように表わすことができる。又、領域41Bの電位とその周辺の電位とが同じ場合に対する領域41Bの抵抗値変化成分dR2を、下記の数16に示す式のように表わすことができる。領域41Cの電位とその周辺の電位とが同じ場合に対する領域41Cの抵抗値変化成分dR3を、下記の数17に示す式のように表わすことができる。
Further, the potential difference between the potential at the center position a of the
Then, the resistance value change component dR1 of the
厳密には、半導体抵抗素子40においても、上記の指標値r1〜r3や抵抗値変化成分dR1〜dR3には、変数の成分として抵抗値R1〜R3が含まれている。この為、抵抗値R1〜R3が変化することにより、これらの指標値r1〜r3や抵抗値変化成分dR1〜dR3も変化してしまう。但し、上記で説明したように、通常の半導体モジュールにおいては、抵抗値R1〜R3及び指標値r1〜r3を固定値として考えることができる。又、抵抗値変化成分dR1を電位差V1のみにより変化する可変値とし、抵抗値変化成分dR2を電位差V2のみにより変化する可変値とし、抵抗値変化成分dR3を電位差V3のみにより変化する可変値として考えることができる。
半導体基板14の電位を零とすると、電位差V1を下記の数18に示す式のように表わすことができる。又、電位差V2を下記の数19に示す式のように表わすことができる。更に、電位差V3を下記の数20に示す式のように表わすことができる。
Strictly speaking, also in the
Assuming that the potential of the
従って、領域41Aの電位と、半導体基板14の電位との電位差V1によって変化する抵抗値変化成分dR1を、下記の数21に示す式のように表わすことができる。又、領域41Bの電位と、半導体基板14の電位との電位差V2によって変化する抵抗値変化成分dR2を、下記の数22に示す式のように表わすことができる。領域41Cの電位と、半導体基板14の電位との電位差V3によって変化する抵抗値変化成分dR3を、下記の数23に示す式のように表わすことができる。
Therefore, the resistance value change component dR1 that changes due to the potential difference V1 between the potential of the
ここで、指標値r1を用いると、上記の数21に示した式を下記の数24に示す式のように表わすことができる。又、指標値r2を用いると、上記の数22に示した式を下記の数25に示す式のように表わすことができる。指標値r3を用いると、上記の数23に示した式を下記の数26に示す式のように表わすことができる。 Here, when the index value r1 is used, the above equation 21 can be expressed as the following equation 24. Further, when the index value r2 is used, the above equation 22 can be expressed as the following equation 25. When the index value r3 is used, the above equation 23 can be expressed as the following equation 26.
又、抵抗素子層41の抵抗値変化成分dRは、抵抗値変化成分dR1〜dR3を全て足し合わせたものである。よって、下記の数27に示す式のように表わすことができる。尚、半導体抵抗素子40は、第1の電極11の電位VP1と、第2の電極12の電位VP2とが任意の電位で使用されるものである。この為、下記の数27に示す式には、電位VP1と電位VP2とが任意の電位であることによる成分を表す項が足されている。
The resistance value change component dR of the
ここで、第1の電極11の電位VP1及び第2の電極12の電位VP2が任意の電位である場合に、常に抵抗値変化成分dR1〜dR3の合計である抵抗値変化成分dRを第1の電極11の電位VP1及び第2の電極12の電位VP2に無関係に一定にする。その為には、領域41A〜41Cの指標値と抵抗値と抵抗値変化係数との積の総和が零になると共に、領域41A〜41Cの抵抗値と抵抗値変化係数との積の総和が零になれば良いことがわかる。
Here, when the potential VP1 of the
領域41Aの抵抗値変化係数K1と、領域41Bの抵抗値変化係数K2と、領域41Cの抵抗値変化係数K1とを用いて、抵抗素子層41の抵抗値変化成分dRが第1の電極11の電位VP1及び第2の電極12の電位VP2に関わらず一定になるように領域41Aの指標値r1、領域41Bの指標値r2、及び領域41Cの指標値r3を決める。これにより、第1の電極11の電位VP1及び第2の電極12の電位VP2に対する、抵抗素子層41の抵抗値変化成分dRを常に無くすことができる。
Using the resistance value change coefficient K1 of the
具体例として、抵抗素子層41の抵抗値が90kΩである場合には、領域41Aの抵抗値変化係数K1=0.005、領域41Bの抵抗値変化係数K2=−0.004、第1の電極11の電位VP1及び第2の電極12の電位VP2を任意の電位にすれば良い。すると、領域41Aの抵抗値R1=20kΩになり、領域41Bの抵抗値R2=50kΩになり、領域41Cの抵抗値R3=20kΩになる。
As a specific example, when the resistance value of the
上記で説明したように、半導体抵抗素子40は、第1の電極11の電位VP1及び第2の電極12の電位VP2の両方が、自由に変化しうる任意の電位になるものであった。しかしながら、半導体抵抗素子40においても、抵抗素子層41の電位と、抵抗素子層41の周辺の半導体基板14や図示しないが抵抗素子層41の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層41の抵抗値Rが変化するのを抑えることができる。又、この半導体抵抗素子40においても、抵抗素子層41の抵抗値Rが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層41に無駄な容量性負荷を付けることがない。
勿論、半導体抵抗素子40についても、図3に示した反転バッファ回路30を構成する半導体抵抗素子34,35として用いることができる。
As described above, in the
Of course, the
(第3実施形態)
続いて、図6〜図8を参照して、本発明の第3実施形態に係る半導体抵抗素子50を有する半導体モジュールの構成・作用を説明する。図6は、本発明の第3実施形態に係る半導体抵抗素子50を有する半導体モジュールの構成を示す上面図である。又、図7は、本発明の第3実施形態に係る半導体抵抗素子50を有する半導体モジュールの構成を示す断面図(図6に示す半導体抵抗素子50の切断線A−Aにおける断面)である。図8は、本発明の第3実施形態に係る半導体抵抗素子50を有する半導体モジュールの構成を示す断面図(図6に示す半導体抵抗素子50の切断線B−Bにおける断面)である。
(Third embodiment)
Subsequently, with reference to FIGS. 6 to 8, the configuration and operation of the semiconductor module having the
(半導体抵抗素子50の構成)
図6〜図8に示す半導体抵抗素子50を有する半導体モジュールは、半導体抵抗素子10,40を有する半導体モジュールと同じ構成である。又、半導体抵抗素子50は、半導体抵抗素子10,40と同じ構成要部を有して構成される。しかしながら、例えば半導体抵抗素子10では、第1の電極11と第2の電極12との間で、領域13Aと領域13Bとが直列に接続されていた。これに対して、半導体抵抗素子50では、第1の電極31と第2の電極32との間で、領域51Aと領域51Bとが並列に接続されている。つまり、抵抗素子層51は、領域51Aと領域51Bとを並列に接続した合成抵抗である。尚、領域51Aと領域51Bとに領域分けされている抵抗素子層51は、全く別個の抵抗素子層として考えることもできる。
そして、上記の実施形態の説明と同じ変数を用いて、領域51Aの抵抗値をR1とし、領域51Bの抵抗値をR2とする。すると、抵抗素子層51の抵抗値(合成抵抗値)Rを、下記の数28に示す式のように表わすことができる。
(Configuration of Semiconductor Resistance Element 50)
The semiconductor module having the
Then, using the same variables as described in the above embodiment, the resistance value of the
又、領域51Aの抵抗値変化係数をK1とし、領域51Aの抵抗値変化係数K1は正又は負の値になる。又、領域51Bの抵抗値変化係数をK2とし、領域51Aの抵抗値変化係数K1と符号が異なる値になる。
半導体抵抗素子50においても、半導体抵抗素子10,40と同様に、インプラント又は拡散させる不純物イオンの種類やの濃度を変えることで、領域51Aの抵抗値変化係数K1及び領域51Bの抵抗値変化係数K2を正の値又は負の値にする。このようにして、抵抗素子層51は、抵抗素子層51の領域51Aと領域51Bとが、正極領域又は負極領域に造り分けられているものである。又は、抵抗素子層51は、正極領域として機能する抵抗素子層と、負極領域として機能する抵抗素子層との別個の抵抗素子層を接続されたものである。
In addition, the resistance value change coefficient of the
Also in the
(半導体抵抗素子50の作用)
次に、図6〜図8に示した半導体抵抗素子50が半導体集積回路として集積された時に、第1の電極31と第2の電極32との電極間に電流が流れることにより電圧が発生する。その時に、抵抗素子層51の電位と、抵抗素子層51の周辺の半導体基板14等との電位との電位差によって、半導体抵抗素子50の抵抗素子層51の抵抗値Rが変化するのを抑える流れを、以下で説明する。
(Operation of the semiconductor resistance element 50)
Next, when the
尚、半導体抵抗素子50の抵抗値が変化するのを抑える働きは、第1の電極31の電位VP1及び第2の電極32の電位VP2に関係することなく働く。この為、本実施形態の説明でも、第1の電極31の電位VP1及び第2の電極32の電位VP2の両方が、自由に変化しうる任意の電位であるものとして説明する。
Note that the function of suppressing the change in the resistance value of the
半導体抵抗素子50は、抵抗素子層51A,51Bのうちの抵抗領域の両端部間の中心の位置を基準位置oとする。又、領域51Aでは、領域51Aのうちの抵抗領域の両端部間の中心の位置を中心位置aとする。又、領域51Bでは、領域51Bのうちの抵抗領域の両端部間の中心の位置を中心位置bとする。この為、基準位置oと中心位置aと中心位置bとの3つの位置は、全て同じ位置になる。そして、領域51Aの中心位置aの電位と半導体基板14の電位との電位差をV1とすると、領域51Bの中心位置bの電位と半導体基板14の電位との電位差もV1となる。
すると、領域51Aの抵抗値変化成分dR1を、下記の数29に示す式のように表わすことができる。又、領域51Bの抵抗値変化成分dR2を、下記の数30に示す式のように表わすことができる。
In the
Then, the resistance value change component dR1 of the
尚、半導体基板14の電位を零とすると、電位差V1を下記の数31に示す式のように表わすことができる。
When the potential of the
又、領域51Aと領域51Bとは、並列に接続されている。この為、抵抗素子層51の抵抗値Rを、下記の数32に示す式のように表わすことができる。
Further, the
更に、上記の数32に示す式の分母のR1・K1+R2・K2を零とし、分子のK1・K2・v12を1や(K1+K2)・V1より小さい値として考えて無視する。すると、抵抗素子層51の全体の抵抗値Rを、下記の数33に示す式のように表わすことができる。
Further, R1 · K1 + R2 · K2 in the denominator of the
仮に、領域51Aを形成するのに用いた材質Xのみで抵抗素子層51を形成する。すると、抵抗素子層51の電位と、抵抗素子層51の周辺の半導体基板14との電位との電位差Vxによって、抵抗素子層51の抵抗値RXを、下記の数34に示す式のように表わすことができる。
Temporarily, the
同様に、領域51Bを形成するのに用いた材質Yのみで抵抗素子層51を形成する。すると、抵抗素子層51の電位と、抵抗素子層51の周辺の半導体基板14との電位との電位差VYによって、抵抗素子層51の抵抗値RYを、下記の数35に示す式のように表わすことができる。
Similarly, the
ここで、上記の数33に示した式の抵抗値Rと、上記の数34に示した式の抵抗値RXと、上記の数35に示した式の抵抗値RYとの各抵抗値を比較する。すると、領域51Aの抵抗値変化係数K1の極性と領域51Aの抵抗値変化係数K2の極性とが異なっていると、半導体抵抗素子50の抵抗値Rの電位差V1によって変化する抵抗値変化成分dRは、抵抗素子Xの抵抗値変化成分と抵抗素子Yの抵抗値変化成分との間をとることがわかる。従って、抵抗素子層51の領域51Aと領域51Bとを全く同一の材質を用いて形成せずに、異なる材質を用いて正極領域又は負極領域になるように形成すれば良い。すなわち、半導体抵抗素子50のような並列接続の合成抵抗である場合には、基準位置oと中心位置a,bとの関係によって変わる指標値に関係することなく、領域51A,51Bの抵抗値と、抵抗値変化係数との積の総和を、零にすれば良い。
Here, each resistance value of the resistance value R of the equation shown in the
このようにして、抵抗値R1,R2及び抵抗値変化係数K1,K2を調整して正極領域又は負極領域を形成すれば、上記の実施形態で説明したのと同様に、抵抗値変化成分dR1と抵抗値変化成分dR2とを相殺させて、第1の電極31の電位VP1及び第2の電極32の電位VP2に対する、抵抗素子層51の抵抗値変化成分dRを零、つまり常に無くすことができる。
In this manner, if the resistance values R1 and R2 and the resistance value change coefficients K1 and K2 are adjusted to form the positive electrode region or the negative electrode region, the resistance value change component dR1 and the resistance value change component dR1 are the same as described in the above embodiment. By canceling out the resistance value change component dR2, the resistance value change component dR of the
具体例として、半導体抵抗素子50の抵抗値Rが12kΩである場合には、領域51Aの抵抗値変化係数K1=0.002、領域51Bの抵抗値変化係数K2=−0.003、第1の電極11の電位VP1及び第2の電極12の電位VP2を任意の電圧にすれば良い。すると、領域51Aの抵抗値R1=30kΩになり、領域51Bの抵抗値R2=20kΩになる。
As a specific example, when the resistance value R of the
上記で説明したように、半導体抵抗素子50は、第1の電極11の電位VP1と、第2の電極12の電位VP2とが任意の電位である。しかしながら、半導体抵抗素子50においても、抵抗素子層の領域の接続方法に関係なく、抵抗素子層51の電位と、抵抗素子層51の周辺の半導体基板14や図示しないが抵抗素子層51の上部を通過する電源線、信号線等の電位との電位差の影響を受けて、抵抗素子層51の抵抗値Rが変化するのを抑えることができる。又、この半導体抵抗素子50においても、抵抗素子層51の抵抗値Rが変化するのを抑えるのにあたって、無駄な電流を発生させないと共に、抵抗素子層51に無駄な容量性負荷を付けることがない。
勿論、半導体抵抗素子50についても、図3に示した反転バッファ回路30を構成する半導体抵抗素子34,35として用いることができる。
As described above, in the
Of course, the
(第1変形例)
最後に、図9及び図10を参照して、本発明の各実施形態に係る抵抗素子の第1変形例に係る半導体抵抗素子60を有する半導体モジュールの構成を説明する。図9は、本発明の第1変形例に係る半導体抵抗素子60を有する半導体モジュールの構成を示す上面図である。又、図10は、本発明の第1変形例に係る半導体抵抗素子60を有する半導体モジュールの構成を示す断面図(図9に示す半導体抵抗素子60の切断線A−Aにおける断面)である。
(First modification)
Finally, with reference to FIG. 9 and FIG. 10, the structure of the semiconductor module having the
図9及び図10に示す半導体抵抗素子60は、半導体抵抗素子10と同様の各部を有して構成されるが、更に、補助電極61を有している。
補助電極61は、第1の電極11及び第2の電極12と同様な素材で形成され、領域13Aと領域13Bとを互いに電気的に接続する。
不純物イオンをインプラントすることにより領域13Aと領域13Bとを作り分ける場合には、領域13Aと領域13Bとの接続部分で、そのどちらにも不純物イオンがインプラントされない領域ができたり、逆に両方の不純物イオンがインプラントされて中和してしまう領域ができたりする場合がある。このような領域が多くできると、領域13Aと領域13Bとの接続部分にPNジャンクションが形成されてしまい、純粋な抵抗値が得られなくなる場合がある。
The
The
In the case where the
このように、領域13Aと領域13Bとを互いに直接接続することが難しい場合には、補助電極61を介して各領域を互いに接続することができる。又、抵抗素子層同士の接続を補強する為に、上記の補助電極61を用いることもできる。例えば、上記で説明した半導体抵抗素子10の2つの領域13Aと領域13Bとを、補助電極61を介して互いに接続することもできる。
As described above, when it is difficult to directly connect the
(第2変形例)
又、図11を参照して、本発明の第4実施形態に係る抵抗素子の第2変形例に係る半導体抵抗素子70を有する半導体モジュールの構成を説明する。図11は、本発明の第2変形例に係る半導体抵抗素子70の構成を示す上面図である。
図11に示す半導体抵抗素子70は、半導体抵抗素子60と同様の各部を有して構成されるが、抵抗素子層51が互いに独立した抵抗素子層71,72として形成されている。領域51Aに相当するものが抵抗素子層71であり、領域51Bに相当するものが抵抗素子層72である。
(Second modification)
A configuration of a semiconductor module having a
A
第1〜第3の実施形態に係る半導体抵抗素子は、種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、抵抗素子層が正極領域又は負極領域を有するように形成していた。しかしながら、半導体抵抗素子70のように、複数の抵抗素子層を並列に接続する場合には、全く異なる材質を用いることで独立した複数の抵抗素子層を形成することもできる。敢えて、全く異なる材質を用いることで独立した複数の抵抗素子層を形成し、補助電極61を用いて、それらの抵抗素子層同士を互いに接続したり、抵抗素子層同士の接続を補強したりすることもできる。
The semiconductor resistance elements according to the first to third embodiments are formed so that the resistance element layer has a positive electrode region or a negative electrode region by implanting or diffusing impurity ions of different types and concentrations. However, when a plurality of resistance element layers are connected in parallel like the
(各実施形態に係る半導体抵抗素子)
各実施形態に係る半導体抵抗素子は、半導体抵抗素子10を例にして説明すると、抵抗素子層13が、抵抗値変化係数K1が正の値で正極領域になる領域13Aと、抵抗値変化係数K2が負の値で負極領域になる領域13Bとに分かれている。この領域13Aと領域13Bとが、電気的に接続されている。なお、この抵抗素子層13のうちの、第1の電極11が形成されている位置と第2の電極12が形成されている位置との間の領域が、実際に抵抗として機能する抵抗領域となる。
(Semiconductor resistance element according to each embodiment)
The semiconductor resistance element according to each embodiment will be described by taking the
このような構成によって、抵抗素子層13の正極領域の電位と、抵抗素子層13の周辺の半導体基板14等の電位との電圧差によって生じる抵抗値変化成分と、抵抗素子層13の負極領域の電位と、抵抗素子層13の周辺の半導体基板14等の電位との電圧差によって生じる抵抗値変化成分とを相殺することができる。よって、抵抗素子層の抵抗値が変化してしまうのを抑えることができる。
With such a configuration, a resistance value change component caused by a voltage difference between the potential of the positive electrode region of the
半導体モジュールを製造する際に、抵抗値が変化するのを抑えた半導体抵抗素子として用いることができる。具体的には、歪みが少ないことが要求されるオーディオ機器等の各種の半導体モジュールとして用いることができる。 When manufacturing a semiconductor module, it can be used as a semiconductor resistance element in which the resistance value is prevented from changing. Specifically, it can be used as various semiconductor modules such as audio equipment that is required to have low distortion.
10,40,50,60,70……半導体抵抗素子
11,71……第1の電極
12,72……第2の電極
13,41,51,61,71……抵抗素子層
14……半導体基板
15……層間絶縁膜
61……補助電極
10, 40, 50, 60, 70...
Claims (11)
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、
を有し、
前記抵抗素子層は、
前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、
前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
An index value that takes a resistance value between a reference position of the resistance region and a center position of the positive electrode region or the negative electrode region, a resistance value of the positive electrode region or the negative electrode region, and a resistance value change coefficient A semiconductor resistance element formed so that a sum of products becomes zero.
前記正極領域と前記負極領域とが互いに直列に接続され、
前記第1の電極が形成されている位置が、前記基準位置になるように形成されたことを特徴とする請求項1に記載の半導体抵抗素子。 The resistive element layer is
The positive electrode region and the negative electrode region are connected in series with each other,
The semiconductor resistance element according to claim 1, wherein the first electrode is formed such that a position where the first electrode is formed is the reference position.
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、
を有し、
前記抵抗素子層は、
前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、
前記抵抗領域の基準位置から前記正極領域又は前記負極領域の中心位置までの間の抵抗値を量とする指標値と、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になり、
かつ、前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
An index value that takes a resistance value between a reference position of the resistance region and a center position of the positive electrode region or the negative electrode region, a resistance value of the positive electrode region or the negative electrode region, and a resistance value change coefficient The sum of products becomes zero,
In addition, the semiconductor resistance element is formed so that a sum of products of a resistance value of the positive electrode region or the negative electrode region and the resistance value change coefficient becomes zero.
前記正極領域と前記負極領域とが互いに直列に接続され、
前記抵抗領域の両端部間の中心位置が、前記基準位置になるように形成されたことを特徴とする請求項3に記載の半導体抵抗素子。 The resistive element layer is
The positive electrode region and the negative electrode region are connected in series with each other,
The semiconductor resistance element according to claim 3, wherein a center position between both ends of the resistance region is formed to be the reference position.
自層の周辺にあって単一の電位の導電層に並走すると共に、層間絶縁膜を介して形成された抵抗素子層と、
前記抵抗素子層の一方の端部に導通するように形成された第1の電極と、
前記抵抗素子層の他方の端部に導通するように形成された第2の電極と、
を有し、
前記抵抗素子層は、
前記第1の電極が形成されている位置と前記第2の電極が形成されている位置との間の実際に抵抗として機能する抵抗領域に、自層の電位と前記導電層の電位との電位差によって変化する抵抗値変化成分の抵抗値変化係数が正の値になる正極領域と、当該抵抗値変化係数が負の値になる負極領域とをそれぞれ少なくとも1つ有し、
前記正極領域と前記負極領域とが互いに並列に接続され、
前記正極領域又は前記負極領域の抵抗値と、前記抵抗値変化係数との積の総和が零になるように形成されたことを特徴とする半導体抵抗素子。 Formed on a semiconductor substrate,
A resistive element layer formed around an interlayer insulating film, in parallel with a conductive layer having a single potential around the self layer,
A first electrode formed to conduct to one end of the resistive element layer;
A second electrode formed to conduct to the other end of the resistive element layer;
Have
The resistive element layer is
A potential difference between the potential of the self-layer and the potential of the conductive layer in a resistance region that actually functions as a resistance between the position where the first electrode is formed and the position where the second electrode is formed Each of the positive electrode region in which the resistance value change coefficient of the resistance value change component that changes by the positive value is a positive value and the negative electrode region in which the resistance value change coefficient is a negative value,
The positive electrode region and the negative electrode region are connected in parallel to each other,
A semiconductor resistance element, wherein a sum of products of a resistance value of the positive electrode region or the negative electrode region and the resistance value change coefficient is zero.
種類や濃度が異なる不純物イオンをインプラント又は拡散させることによって、前記正極領域と前記負極領域とをそれぞれ少なくとも1つ有するように形成されたことを特徴とする請求項1〜5のいずれか1項に記載の半導体抵抗素子。 The resistive element layer is
6. The device according to claim 1, wherein at least one of the positive electrode region and the negative electrode region is formed by implanting or diffusing impurity ions having different types and concentrations. The semiconductor resistance element as described.
材質にポリシリコンを用いて形成されたポリシリコン層であることを特徴とする請求項6に記載の半導体抵抗素子。 The resistive element layer is
The semiconductor resistance element according to claim 6, which is a polysilicon layer formed using polysilicon as a material.
拡散層であることを特徴とする請求項6に記載の半導体抵抗素子。 The resistive element layer is
The semiconductor resistance element according to claim 6, wherein the semiconductor resistance element is a diffusion layer.
前記半導体基板、前記抵抗素子層と異なる成分又は形成工程で形成された層、又はメタルを用いて形成されたメタル層であることを特徴とする請求項1〜8のいずれか1項に記載の半導体抵抗素子。 The conductive layer is
9. The semiconductor substrate according to claim 1, wherein the semiconductor substrate, a layer formed in a formation process different from the resistive element layer, or a metal layer formed using a metal. Semiconductor resistance element.
前記半導体抵抗素子と異なる種類の半導体素子を少なくとも1つ有することを特徴とする半導体モジュール。 While having at least one semiconductor resistance element of any one of Claims 1-10,
A semiconductor module comprising at least one semiconductor element of a type different from the semiconductor resistance element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011089535A JP5651068B2 (en) | 2011-04-13 | 2011-04-13 | Semiconductor resistance element and semiconductor module having semiconductor resistance element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011089535A JP5651068B2 (en) | 2011-04-13 | 2011-04-13 | Semiconductor resistance element and semiconductor module having semiconductor resistance element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012222302A JP2012222302A (en) | 2012-11-12 |
JP5651068B2 true JP5651068B2 (en) | 2015-01-07 |
Family
ID=47273462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011089535A Active JP5651068B2 (en) | 2011-04-13 | 2011-04-13 | Semiconductor resistance element and semiconductor module having semiconductor resistance element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5651068B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6521219B2 (en) | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | D / A converter circuit, oscillator, electronic device and moving body |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2828181B2 (en) * | 1991-09-24 | 1998-11-25 | 松下電子工業株式会社 | Capacitive element |
US6018272A (en) * | 1997-01-02 | 2000-01-25 | Lucent Technologies Inc. | Linearization of resistance |
JP2001308202A (en) * | 2000-04-25 | 2001-11-02 | Nec Microsystems Ltd | Semiconductor device and its manufacturing method |
JP3764848B2 (en) * | 2000-10-24 | 2006-04-12 | セイコーインスツル株式会社 | Semiconductor device |
-
2011
- 2011-04-13 JP JP2011089535A patent/JP5651068B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012222302A (en) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5430038B2 (en) | Hall sensor | |
US8427140B2 (en) | Hall sensor | |
US8466526B2 (en) | Hall sensor for eliminating offset voltage | |
JP2008226998A (en) | Semiconductor integrated circuit | |
US8723294B2 (en) | Resistance element and inverting buffer circuit | |
JP5651068B2 (en) | Semiconductor resistance element and semiconductor module having semiconductor resistance element | |
JP2009171173A (en) | Digital-analog converter | |
JP2001168651A (en) | Semiconductor device | |
JP2014048237A (en) | Magnetic hall sensor | |
JP2013207413A (en) | Inverting buffer circuit | |
JP2013201229A (en) | Hall sensor | |
JP5596727B2 (en) | Non-inverting buffer circuit | |
JP5175131B2 (en) | Semiconductor integrated circuit device | |
US20140197815A1 (en) | Tunneling current circuit | |
US8901923B2 (en) | Magnetic field sensor | |
JP6175999B2 (en) | Amplifier circuit | |
JP2013201230A (en) | Hall sensor | |
JP7434410B2 (en) | Voltage amplification circuit device and voltage application circuit | |
US20200243690A1 (en) | Multiple-state electrostatically-formed nanowire transistors | |
JP5395137B2 (en) | High voltage operating field effect transistor and its bias circuit and its high voltage operating circuit element | |
US20230246622A1 (en) | Electronic circuit | |
JP2016152335A (en) | Semiconductor device | |
JP2018085701A (en) | Instrumentation Amplifier | |
TW200839479A (en) | Bandgap reference circuits | |
JP2014041093A (en) | Magnetic hall sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5651068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |