JP5645466B2

JP5645466B2 - 電源の制御回路及び電子機器

Info

Publication number: JP5645466B2
Application number: JP2010107282A
Authority: JP
Inventors: 誠矢舗
Original assignee: スパンションエルエルシー
Priority date: 2010-05-07
Filing date: 2010-05-07
Publication date: 2014-12-24
Anticipated expiration: 2030-05-07
Also published as: JP2011239525A

Description

本願は、入力電圧から所望の出力電圧を生成する電源の制御回路及び電子機器に関する。

電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば、直流電圧を別の直流電圧に変換するＤＣＤＣコンバータが用いられている。従来、ＤＣＤＣコンバータに関しては、さまざまな制御方式が提案されている（例えば、特許文献１乃至３参照）。

図１は、従来のＤＣＤＣコンバータの一例を示す。コンパレータＥｒｒＣｏｍｐの反転入力端子には、出力電圧Ｖｏが抵抗Ｒ１、Ｒ２で分圧された帰還電圧Ｆｂが入力される。コンパレータＥｒｒＣｏｍｐの非反転入力端子には、所定の定電圧Ｖ１と所定のスロープ電圧Ｖｓとが加算器で加算された電圧が入力される。コンパレータＥｒｒＣｏｍｐの出力信号は、ＲＳフリップフロップ１のセット端子に入力される。

オン期間生成回路３には、ＲＳフリップフロップ１から出力されるＰＷＭ信号が入力される。オン期間生成回路３は、入力電圧Ｖｉｎ、出力電圧Ｖｏに基づいてスイッチＳＷ１のオン期間Ｔｏｎを決める回路である。コンパレータＥｒｒＣｏｍｐの出力信号に応じてＲＳフリップフロップ１がセットされ、ＰＷＭ信号がＨレベルになると、オン期間生成回路３は、入力電圧Ｖｉｎ、出力電圧Ｖｏに基づくオン期間Ｔｏｎの経過後にＲＳフリップフロップ１をリセットし、ＰＷＭ信号をＬレベルにする。このＰＷＭ信号によって、出力電圧Ｖｏが設定電圧に近付くように、スイッチＳＷ１、ＳＷ２のオンオフ期間が、所定の周期内で割り当てられる。

ＰＷＭ信号は、ＡＳＴ（Anti-Shoot-Through）回路２に入力される。ＡＳＴ回路２は、スイッチＳＷ１、ＳＷ２が同時にオン状態になるのを防止する機能を有するドライバである。ＡＳＴ回路２は、ＰＷＭ信号に基づいてスイッチＳＷ１、ＳＷ２を駆動する。スイッチＳＷ１は、例えば、ＰチャネルＭＯＳＦＥＴである。同期整流動作を行うスイッチＳＷ２は、例えば、ＮチャネルＭＯＳＦＥＴである。

上記の構成により、スイッチＳＷ１、ＳＷ２が交互にオン状態とされ、コイルＬにスイッチＳＷ１、ＳＷ２を介して電流が流れる。また、出力コンデンサＣｏは、コイルＬと共に出力電圧Ｖｏを平滑化する。これにより、入力電圧Ｖｉｎが降圧され、出力電圧Ｖｏが生成される。

図１のＤＣＤＣコンバータにおいて発振を防止するため、出力電圧Ｖｏのリップルの位相と、コイルＬを流れるコイル電流ＩＬの位相とを合わせる。一方で、安価である等の理由により、出力コンデンサＣｏには、ＥＳＲ（等価直列抵抗）が小さいセラミックコンデンサを採用することが増えている。

出力コンデンサＣｏのＥＳＲが小さい場合、出力電圧Ｖｏのリップルはコイル電流ＩＬより９０°遅れ、発振が起こり易くなる。図１のＤＣＤＣコンバータでは、定電圧Ｖ１に大きさが固定のスロープ電圧Ｖｓを加え、擬似的に位相を合わせている。

ＷＯ２００５／０４６０３６号公報特開２００６−１４１１９１号公報米国特許第６８２８７６６号明細書

ＤＣＤＣコンバータの発振を抑える場合に、負荷電流による損失や入力電圧、出力電圧の影響により、出力電圧のレギュレーション（電圧変動率）が悪くなる。

本願は、出力電圧のレギュレーションを改善することが可能な電源の制御回路及び電子機器を提供することを目的とする。

本願に開示されている電源の制御回路は、前記電源の出力電圧に応じた帰還電圧と第１基準電圧との差に基づいてスイッチをオンオフ制御するスイッチング制御部と、第２基準電圧と前記帰還電圧との差に応じた電流を出力するアンプと、前記アンプの出力電流が流れる第１抵抗と、前記アンプの出力電流によって充電される第１コンデンサと、を備え、前記第１抵抗の電圧と前記第１コンデンサの電圧とに基づいて前記第１基準電圧を生成する。

開示の電源の制御回路、電子機器によれば、アンプによるフィードバックにより出力電圧のレギュレーションを改善することができる。

従来例を示す回路ブロック図である。第１実施形態の回路ブロック図である。第２実施形態の回路ブロック図である。第３実施形態の回路ブロック図である。第４実施形態の回路ブロック図である。ＡＣカップリングによる効果を示す図である。コンパレータＣｏｍｐ１による効果を説明する図（その１）である。コンパレータＣｏｍｐ１による効果を説明する図（その２）である。

図２は、第１実施形態の回路ブロック図である。図２では、図１と対応する部分には同一の符号を付して、説明を省略する。アンプＡＭＰは、反転入力端子に帰還電圧Ｆｂが入力され、非反転入力端子に基準電圧ＶＲＥＦが入力される。トランジスタＭ３のゲートには、アンプＡＭＰの出力信号が入力される。抵抗ＲＳは、トランジスタＭ３のソースに接続される。トランジスタＭ１、Ｍ２はカレントミラー回路を構成し、トランジスタＭ３を流れる電流と同一値又は所定倍の充電電流を、抵抗ＲＤを介してコンデンサＣｓに流す。図２において破線で囲われた上記の構成は、基準電圧ＶＲＥＦと帰還電圧Ｆｂとの差に応じた電流を出力するｇｍアンプ（トランスコンダクタンスアンプ）として機能する。

トランジスタＭ４は、ゲートにＲＳフリップフロップ１から出力されるＰＷＭ信号が入力され、ＰＷＭ信号に基づいてコンデンサＣｓの充放電を切り替える。これにより、コンデンサＣｓは、ＰＷＭ信号がＨレベルとなる期間、すなわち、スイッチＳＷ１のオン期間Ｔｏｎの間に放電され、ＰＷＭ信号がＬレベルとなる期間、すなわち、スイッチＳＷ１のオフ期間Ｔｏｆｆの間に充電される。抵抗ＲＤの一端の電圧が、内部基準電圧ｉｎｔｒｅｆとして、コンパレータＥｒｒＣｏｍｐの非反転入力端子に入力される。すなわち、ｇｍアンプの出力電流と抵抗ＲＤとによって生成されるオフセット電圧と、コンデンサＣｓの充電電圧に基づくスロープ電圧とが加えられた電圧が、内部基準電圧ｉｎｔｒｅｆとして、コンパレータＥｒｒＣｏｍｐの非反転入力端子に入力される。

このように、第１実施形態では、図１の従来例における定電圧Ｖ１とスロープ電圧Ｖｓとに相当する電圧を、基準電圧ＶＲＥＦと帰還電圧Ｆｂとを入力とするｇｍアンプで同時に生成する。図２の第１実施形態において、帰還電圧Ｆｂは、
Ｆｂ＝（（ＲＤ／ＲＳ）＋（Ｔｏｆｆ／ＲＳ・Ｃｓ））（ＶＲＥＦ−Ｆｂ）
より、
Ｆｂ＝（ＲＤ＋Ｔｏｆｆ／Ｃｓ）ＶＲＥＦ／（ＲＳ＋ＲＤ＋Ｔｏｆｆ／Ｃｓ）
となる。ここで、ＲＤは抵抗ＲＤの抵抗値、ＲＳは抵抗ＲＳの抵抗値、ＣｓはコンデンサＣｓの容量値、ＴｏｆｆはスイッチＳＷ１のオフ期間である。したがって、破線で囲われたｇｍアンプの相互コンダクタンスｇｍ（この場合は１／ＲＳ）によってレギュレーションが可能となり、出力電圧Ｖｏのレギュレーションを改善することができる。

図３は、第２実施形態の回路ブロック図である。第２実施形態は、第１実施形態の構成に加えて、トランジスタＭ５によるカレントミラー回路、電流源Ｉｃ１、電流源Ｉｓを備える。トランジスタＭ２を流れる電流Ｉ１と電流源Ｉｃ１の電流とが、抵抗ＲＤに流れ、オフセット電圧が生成される。また、トランジスタＭ５を流れる電流Ｉ２と電流源Ｉｓの電流とが、コンデンサＣｓに流れ、スロープ電圧が生成される。これらのオフセット電圧とスロープ電圧とが加算器で加算され、内部基準電圧ｉｎｔｒｅｆとなる。その他の構成は、第１実施形態と同様であるため、説明を省略する。

第２実施形態では、加算器によってオフセット電圧とスロープ電圧とを加算して内部基準電圧ｉｎｔｒｅｆとする構成により、オフセット電圧やスロープ電圧に対する柔軟性を持たせることができる。例えば、抵抗ＲＤに流す電流とコンデンサＣｓに流す電流との比を変えることで、抵抗ＲＤ、コンデンサＣｓの素子値の組み合わせの範囲が広がる。これにより、例えば、所望の大きさのスロープ電圧を得るためにコンデンサＣｓの容量値が大きくなり過ぎることや小さくなり過ぎることを防止することができる。

また、第２実施形態では、抵抗ＲＤに電流源Ｉｃ１の電流を流すことで、オフセット電圧の最小値を設定することができる。これにより、ｇｍアンプの応答性による遅延を軽減することができる。例えば、内部基準電圧ｉｎｔｒｅｆが０Ｖから１Ｖまで変化するのに１０μｓかかる場合に、オフセット電圧の最小値を０．５Ｖと設定する。これにより、内部基準電圧ｉｎｔｒｅｆを１Ｖにするのに必要な時間を、内部基準電圧ｉｎｔｒｅｆが０．５Ｖから１Ｖまで変化するのにかかる時間（例えば５μｓ）に縮めることができる。

図４は、第３実施形態の回路ブロック図である。図４の第３実施形態では、ＤＣＤＣコンバータの全体構成については第１、第２実施形態と同様であるため図示を省き、また、第１、第２実施形態と対応する部分には同一の符号を付して、説明を省略する。

第３実施形態においてコンデンサＣｓは、抵抗ＲＤの一端と内部基準電圧ｉｎｔｒｅｆの出力端子との間に接続される。電流源Ｉｃ１の電流は、抵抗ＲＰから抵抗ＲＤへと流れる。抵抗ＲＤには、トランジスタＭ２を流れる電流と電流源Ｉｃ１の電流とに加えて、電流源Ｉｃ２の電流が流れる。また、コンデンサＣｓには、トランジスタＭ５を流れる電流と電流源Ｉｓの電流とに加えて、電流源Ｉｃ３の電流が流れる。コンパレータＣｏｍｐ１は、反転入力端子に抵抗ＲＰの一端の電圧Ｖｔｈが入力され、非反転入力端子に内部基準電圧ｉｎｔｒｅｆが入力される。コンデンサＣｓの両端を接続するスイッチＳＷ３は、第１、第２実施形態におけるトランジスタＭ４に相当し、ＰＷＭ信号とコンパレータＣｏｍｐ１の出力信号とによってオンオフ制御される。

ここで、電流源Ｉｃ１の電流は、一定の電流である。電流源Ｉｃ２の電流は、出力電圧ＶｏのＡＣ成分に反比例する電流である。電流源Ｉｓの電流は、スロープ電圧調整用の電流である。電流源Ｉｃ３の電流は、出力電圧ＶｏのＡＣ成分に反比例する電流である。抵抗ＲＰは、コンデンサＣｓの充電電圧に基づくスロープ電圧の最大値を設定する電圧Ｖｔｈを生成するための抵抗である。コンパレータＣｏｍｐ１は、電圧Ｖｔｈにスロープ電圧が到達するとスイッチＳＷ３をオンしてコンデンサＣｓを放電するためのコンパレータである。

第３実施形態では、出力電圧ＶｏのＡＣ成分に反比例する電流を流す電流源Ｉｃ２、Ｉｃ３を備える。ここで、帰還電圧Ｆｂは、抵抗Ｒ１、Ｒ２で出力電圧Ｖｏを分圧して生成されるが、負荷急変が起きた場合、出力電圧Ｖｏの変動値も分圧して帰還電圧Ｆｂに伝わるため、負荷応答性が悪くなる。電流源Ｉｃ２、Ｉｃ３によって出力電圧ＶｏのＡＣ成分に反比例する電流を加える構成により、第３実施形態では、内部基準電圧ｉｎｔｒｅｆが出力電圧Ｖｏと反比例するように振る舞う。したがって、帰還電圧Ｆｂ側からの出力変動が内部基準電圧ｉｎｔｒｅｆによって補われるため、負荷応答性を改善することができる。

また、第３実施形態では、電流源Ｉｃ１と抵抗ＲＤとの間に挿入された抵抗ＲＰの一端の電圧Ｖｔｈと、内部基準電圧ｉｎｔｒｅｆとを比較するコンパレータＣｏｍｐ１を備える。内部基準電圧ｉｎｔｒｅｆのスロープ電圧が電圧Ｖｔｈに到達すると、コンパレータＣｏｍｐ１によって、コンデンサＣｓが放電される。これにより、スロープ電圧の過補償による出力電圧Ｖｏのオーバーシュートの増大を抑制することができる。

図５は、第４実施形態の回路ブロックである。第４実施形態は、第３実施形態において出力電圧ＶｏのＡＣ成分に反比例する電流を流す電流源Ｉｃ２、Ｉｃ３を、具体的に実現した実施形態である。第４実施形態は、一端に出力電圧Ｖｏが印加され、他端がトランジスタＭ１、Ｍ２、Ｍ５のゲートに接続されるコンデンサＣｃを備える。このように、出力電圧ＶｏをコンデンサＣｃでカップリングすることで、トランジスタＭ２、Ｍ５のゲートがＡＣ的に変動し、出力電圧Ｖｏに反比例する電流を流すことができる。その他の構成は、第３実施形態と同様であるため、説明を省略する。

図６は、ＡＣカップリングによる効果を示す図であり、入力電圧Ｖｉｎを３．６［Ｖ］、出力電圧Ｖｏを１．２［Ｖ］、コイルＬのインダクタンスを１．５［μＨ］、出力コンデンサＣｏの容量値を１０［μＦ］に設定したときのシミュレーション結果を示す。負荷電流が０［ｍＡ］から５００［ｍＡ］に急変した場合の出力電圧Ｖｏのアンダーシュートは、ＡＣカップリング有り（実線）では１８．５［ｍＶ］、ＡＣカップリング無し（破線）では２１．５［ｍＶ］であり、３［ｍＶ］改善している。負荷電流が５００［ｍＡ］から０［ｍＡ］に急変した場合の出力電圧Ｖｏのオーバーシュートは、ＡＣカップリング有り（実線）では２９．５［ｍＶ］、ＡＣカップリング無し（破線）では３４．７［ｍＶ］であり、５．２［ｍＶ］改善している。また、ＡＣカップリング有り（実線）の方が収束性も良い。このように、第４実施形態におけるＡＣカップリングによって負荷急変時の応答性を改善することができる。

図７、図８は、コンパレータＣｏｍｐ１による効果を説明する図であり、入力電圧Ｖｉｎを３．６［Ｖ］、出力電圧Ｖｏを１．２［Ｖ］、コイルＬのインダクタンスを１．５［μＨ］、出力コンデンサＣｏの容量値を１０［μＦ］に設定したときのシミュレーション結果を示す。図７はコンパレータＣｏｍｐ１が無い場合を示し、図８はコンパレータＣｏｍｐ１が有る場合を示している。また、図７、図８において、コイル端電圧とは、スイッチＳＷ１とコイルＬとの接続点の電圧である。

図７に示されるように、コンパレータＣｏｍｐ１が無い場合、内部基準電圧ｉｎｔｒｅｆは、帰還電圧Ｆｂと抵抗ＲＤの一端の電圧ｒｅｆとの間で変化する。時刻１１０［μｓ］において負荷電流が５００［ｍＡ］から０［ｍＡ］に急変すると、時刻１１０［μｓ］から１１２［μｓ］にかけてコイル端電圧がＨレベルになり、コイル電流が供給される期間が存在する。このことから、コンパレータＣｏｍｐ１が無い場合に負荷電流が急減すると、スロープ電圧の過補償によりスイッチＳＷ１がオンし、余分な電流を供給していることが分かる。

一方、図８に示されるように、コンパレータＣｏｍｐ１が有る場合、内部基準電圧ｉｎｔｒｅｆは、帰還電圧Ｆｂ及び抵抗ＲＰの一端の電圧Ｖｔｈの何れか小さい方と、抵抗ＲＤの一端の電圧ｒｅｆとの間で変化する。時刻１１０［μｓ］において負荷電流が５００［ｍＡ］から０［ｍＡ］に急変すると、時刻１１０［μｓ］から１１１．５［μｓ］にかけてコンパレータＣｏｍｐ１の出力信号がＨレベルになる期間が存在する。このことから、コンパレータＣｏｍｐ１が有る場合に負荷電流が急減すると、抵抗ＲＰの一端の電圧Ｖｔｈに内部基準電圧ｉｎｔｒｅｆが到達し、スイッチＳＷ１がオンしないことが分かる。

結果として、出力電圧Ｖｏのオーバーシュートは、コンパレータＣｏｍｐ１が無い場合（図７）に２９．５［ｍＶ］であるのに対して、コンパレータＣｏｍｐ１が有る場合（図８）には２１．８［ｍＶ］であり、約８［ｍＶ］改善している。このように、第３、第４実施形態では、電流源Ｉｃ１と抵抗ＲＤとの間に挿入された抵抗ＲＰの一端の電圧Ｖｔｈと、内部基準電圧ｉｎｔｒｅｆとを比較するコンパレータＣｏｍｐ１を備えることで、スロープ電圧の過補償による出力電圧Ｖｏのオーバーシュートの増大を抑制することができる。

以上、詳細に説明したように、前記第１乃至第４を含む実施形態によれば、ｇｍアンプによってフィードバック制御する。これにより、負荷電流による損失や入力電圧Ｖｉｎ、出力電圧Ｖｏによるデューティ変動があっても、帰還電圧Ｆｂ＝基準電圧ＶＲＥＦになるよう内部基準電圧ｉｎｔｒｅｆを調整するため、出力電圧Ｖｏのレギュレーションを改善することができる。

また、従来よく行われているように、抵抗で出力電圧Ｖｏを分圧して帰還電圧Ｆｂを生成すると、負荷急変が起きた場合、出力電圧Ｖｏの変動値も分圧して帰還電圧Ｆｂに伝わるため、負荷応答性が悪くなる問題があった。これに対し、第４実施形態では、トランジスタＭ１、Ｍ２、Ｍ５のゲートにコンデンサＣｃで出力電圧Ｖｏを結合する。これにより、内部基準電圧ｉｎｔｒｅｆが出力電圧Ｖｏと反比例するように動き、帰還電圧Ｆｂ側からの出力変動が内部基準電圧ｉｎｔｒｅｆで補われ、負荷応答性を改善することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。

例えば、ＤＣＤＣコンバータの構成は、前記実施形態に限られるものではない。
オン期間生成回路３は、入力電圧Ｖｉｎ、出力電圧Ｖｏに基づいてスイッチＳＷ１のオン期間Ｔｏｎを決める回路であるとしたが、固定のオン期間Ｔｏｎを生成するようにしてもよい。オン期間生成回路３ではなく、クロック信号による固定周波数でＲＳフリップフロップ１をセットあるいはリセットするようにしてもよい。

ｇｍアンプの前段に誤差増幅器を設け、帰還電圧Ｆｂを、誤差増幅器を介してｇｍアンプに入力するようにしてもよい。これにより、精度をより向上することができ、レギュレーションを更に改善し得る。

その他、各実施形態が適宜組み合わされて用いられてもよいことは言うまでもない。

また、上述したＤＣＤＣコンバータと、入力電圧Ｖｉｎを供給するバッテリと、出力電圧Ｖｏを供給されて動作するシステムと、を備える電子機器を構成してもよい。

尚、コンパレータＥｒｒＣｏｍｐは第１コンパレータの一例、フリップフロップ１、ＡＳＴ回路２、オン期間生成回路３はスイッチング制御部の一例、抵抗ＲＤは第１抵抗の一例、コンデンサＣｓは第１コンデンサの一例、電流源Ｉｃ２は第１電流源の一例、電流源Ｉｃ３は第２電流源の一例、アンプＡＭＰは増幅器の一例、トランジスタＭ３は第１トランジスタの一例、抵抗ＲＳは第２抵抗の一例、トランジスタＭ１、Ｍ２、Ｍ５はカレントミラー回路の一例、コンデンサＣｃは第２コンデンサの一例、コンパレータＣｏｍｐ１は第２コンパレータの一例、である。

また、帰還電圧Ｆｂは帰還電圧の一例、内部基準電圧ｉｎｔｒｅｆは第１基準電圧の一例、基準電圧ＶＲＥＦは第２基準電圧の一例、電圧Ｖｔｈは閾値電圧の一例、である。

１ＲＳフリップフロップ
２ＡＳＴ回路
３オン期間生成回路
ＡＭＰアンプ
Ｃｃ、Ｃｓコンデンサ
Ｃｏ出力コンデンサ
Ｃｏｍｐ１、ＥｒｒＣｏｍｐコンパレータ
Ｌコイル
Ｍ１〜Ｍ５トランジスタ
Ｒ１、Ｒ２、ＲＳ、ＲＤ、ＲＰ抵抗
ＳＷ１、ＳＷ２、ＳＷ３スイッチ

Claims

電源の制御回路であって、
前記電源の出力電圧に応じた帰還電圧と第１基準電圧との差に基づいてスイッチをオンオフ制御するスイッチング制御部と、
第２基準電圧と前記帰還電圧との差に応じた電流を出力するアンプと、
前記アンプの出力電流が流れる第１抵抗と、
前記アンプの出力電流によって充電される第１コンデンサと、
を備え、
前記第１抵抗の電圧と前記第１コンデンサの電圧とに基づいて前記第１基準電圧を生成する
ことを特徴とする制御回路。
前記電源の出力電圧の交流成分に反比例する電流を、前記第１抵抗に流す第１電流源と、
前記電源の出力電圧の交流成分に反比例する電流を、前記第１コンデンサに流す第２電流源と、
を備えることを特徴とする請求項１に記載の制御回路。
前記アンプは、
非反転入力端子に前記第２基準電圧が入力され、反転入力端子に前記帰還電圧が入力される増幅器と、
前記増幅器の出力によってゲート電圧が制御される第１トランジスタと、
前記第１トランジスタのソースに接続される第２抵抗と、
前記第１トランジスタを流れる電流のミラー電流を、前記第１抵抗、前記第１コンデンサに流すカレントミラー回路と、
を含み、
前記第１電流源、第２電流源は、
一端に前記電源の出力電圧が印加され、他端が前記カレントミラー回路を構成するトランジスタのゲートに接続される第２コンデンサによって実現される
ことを特徴とする請求項２に記載の制御回路。
前記スイッチング制御部は、
前記帰還電圧と前記第１基準電圧とを比較する第１コンパレータの出力信号によってセットされるフリップフロップと、
前記フリップフロップの出力パルスが立ち上がってから所定のオン期間の経過後に前記フリップフロップをリセットするオン期間生成回路と、
前記フリップフロップの出力パルスに基づいて前記スイッチを駆動する駆動回路と、
を備え、
前記第１コンデンサは、前記フリップフロップの出力パルスに応じて充放電が切り替えられる
ことを特徴とする請求項１乃至３のいずれか一項に記載の制御回路。
前記第１基準電圧と閾値電圧とを比較する第２コンパレータ
を備え、
前記第１コンデンサは、前記フリップフロップの出力パルスと、前記第２コンパレータの出力信号とに応じて充放電が切り替えられる
ことを特徴とする請求項４に記載の制御回路。
電源と、前記電源の出力電圧が供給されるシステムと、前記電源の制御回路と、を含む電子機器であって、
前記制御回路は、
前記電源の出力電圧に応じた帰還電圧と第１基準電圧との差に基づいてスイッチをオンオフ制御するスイッチング制御部と、
第２基準電圧と前記帰還電圧との差に応じた電流を出力するアンプと、
前記アンプの出力電流が流れる第１抵抗と、
前記アンプの出力電流によって充電される第１コンデンサと、
を備え、
前記第１抵抗の電圧と前記第１コンデンサの電圧とに基づいて前記第１基準電圧を生成する
ことを特徴とする電子機器。