JP5644337B2 - Display device, drive control method thereof, and electronic apparatus - Google Patents
Display device, drive control method thereof, and electronic apparatus Download PDFInfo
- Publication number
- JP5644337B2 JP5644337B2 JP2010223090A JP2010223090A JP5644337B2 JP 5644337 B2 JP5644337 B2 JP 5644337B2 JP 2010223090 A JP2010223090 A JP 2010223090A JP 2010223090 A JP2010223090 A JP 2010223090A JP 5644337 B2 JP5644337 B2 JP 5644337B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- display
- gradation
- row
- luminance gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、表示装置及びその駆動制御方法、並びに、該表示装置を備えた電子機器に関する。 The present invention, the display device and a drive control method thereof, and an electronic apparatus including the display device.
表示装置がインターレース方式の画像データの奇数フィールド期間と偶数フィールド期間との画像データを一旦フレームメモリに記憶し、フレームメモリに記憶された画像データを線順次方式で表示する技術が提案されている(例えば、特許文献1を参照。)。
偶数フィールド期間は、奇数フィールド期間に対して時間的に遅れた画像である。このため、フレームメモリに記憶された画像データを線順次方式で表示すると、表示パネルの偶数行に表示される画像と奇数行に表示される画像との間に偶数フィールド期間と奇数フィールド期間との時間差に基づくずれを生じる。また、このような線順次方式の表示周波数は、インターレース方式の表示周波数の1/2となり、フリッカが発生しやすくなる。
There has been proposed a technique in which a display device temporarily stores image data of an odd field period and an even field period of interlaced image data in a frame memory, and displays the image data stored in the frame memory by a line sequential method ( For example, see
The even field period is an image delayed in time with respect to the odd field period. For this reason, when the image data stored in the frame memory is displayed in a line sequential manner, an even field period and an odd field period are between the image displayed on the even line and the image displayed on the odd line of the display panel. Deviation based on time difference occurs. Further, the display frequency of such a line sequential method is ½ of the display frequency of the interlace method, and flicker is likely to occur.
このような不都合を解消するため、この種の表示装置は、表示パネルの奇数行に表示する画像と偶数行に表示する画像との間の時間差を補正したり、フレーム間に新たなフレームを追加したりする。 In order to eliminate such inconvenience, this type of display device corrects the time difference between the image displayed on the odd-numbered lines and the image displayed on the even-numbered lines of the display panel, or adds a new frame between the frames. To do.
しかし、表示パネルの奇数行に表示する画像と偶数行に表示する画像との間の時間差を補正したり、フレーム間に新たなフレームを追加したりするためには、高速に画像処理をすることができる回路が必要であり、その分コストが高くなるという問題があった。 However, in order to correct the time difference between the image displayed on the odd-numbered lines and the image displayed on the even-numbered lines of the display panel, or to add a new frame between the frames, high-speed image processing is required. Therefore, there is a problem that a circuit capable of performing the above-described operation is required, and the cost is increased accordingly.
本発明は、上記実情に鑑みてなされたものであり、表示品位が良好であり、且つ、コストを抑えることができる表示装置及びその駆動制御方法、並びに、該表示装置を備えた電子機器を提供することを目的とする。 The present invention has been made in view of the above circumstances, a good display quality, and, the display device and a driving control method thereof Ru can suppress the cost, as well as, an electronic apparatus having the display device The purpose is to provide.
上記目的を達成するため、本発明の第1の観点に係る表示装置は、
画像データに応じた画像情報を表示する表示装置であって、
複数の行及び複数の列に沿って発光素子を有する画素が2次元配列された表示パネルと、
前記画像データに応じて前記表示パネルを駆動して、該表示パネルに前記画像情報を表示させる表示駆動装置と、
を有し、
前記画像データは複数のフィールド期間を有するインターレース信号であり、
前記表示駆動装置は、前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第1画素を、当該第1画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させ、前記画像データの階調値が、前記発光素子が非発光となる第1階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第2階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第2画素を、前記補正画像データにより、前記第1画素の表示輝度階調より低い補正表示輝度階調とするように動作させる制御回路を備えることを特徴とする。
In order to achieve the above object, a display device according to the first aspect of the present invention provides:
A display device that displays image information according to image data,
A display panel in which pixels having light emitting elements along a plurality of rows and columns are two-dimensionally arranged;
A display driving device for driving the display panel according to the image data and displaying the image information on the display panel;
Have
The image data is an interlaced signal having a plurality of field periods;
The display driving device includes: a first pixel disposed in a specific row among a predetermined number of two or more adjacent rows of the display panel in a period corresponding to each field period of the image data. by images data corresponding to the first pixel, is operated so as to display the luminance gradation corresponding to the gradation value of the image data, the gradation value of the previous outs image data, the light emitting element The gradation value of the image data is reduced except when the first gradation value is non-light emitting and when the second gradation value is the lowest light emitting luminance when the light emitting element is emitting light. The corrected image data corrected so as to be generated is generated, and the second pixels arranged in the rows excluding the specific row among the predetermined number of rows are displayed on the first pixel by the corrected image data. Operate so that the corrected display brightness gradation is lower than the brightness gradation. Characterized in that to obtain Bei the control circuit.
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記制御回路は、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第(2k−1)行(k:自然数)に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する第1画像データにより、該第1画像データの階調値に応じた第1の輝度階調とするように動作させ、
前記表示パネルの第2k行又は第(2k−2)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する前記第1画像データの階調値を低下させるように補正した第3画像データにより、該第3画像データの階調値に応じた、該第1の輝度階調より低い第3の輝度階調とするように動作させ、
前記偶数フィールド期間に対応する期間において、
前記表示パネルの第2k行に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する第2画像データにより、該第2画像データの階調値に応じた第2の輝度階調とするように動作させ、
前記表示パネルの第(2k−1)行又は第(2k+1)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する前記第2画像データの階調値を低下させるように補正した第4画像データにより、該第4画像データの階調値に応じた、前記第2の輝度階調より低い第4の輝度階調とするように動作させてもよい。
The image data has an odd field period and an even field period,
The control circuit includes:
In a period corresponding to the odd field period,
The display luminance gradation of the pixels arranged in the (2k-1) th row (k: natural number) of the display panel is determined by the first image data corresponding to the (2k-1) th row of the display panel. operated to the first luminance gradation corresponding to the gradation value of the first image data,
The first image data corresponding to the (2k-1) th row of the display panel, with the display luminance gradation of the pixels arranged in one of the 2kth row or the (2k-2) th row of the display panel. the third image data corrected to decrease the tone values corresponding to the gradation value of the third image data, operates to lower than the luminance gradation of the first third luminance gradation Let
In a period corresponding to the even field period,
The display luminance gradation of the pixels arranged in the 2k rows of the display panel, the second image data corresponding to the 2k rows of the display panel, first according to the tone value of the
The display luminance gradation of the pixels arranged in one of the (2k−1) th row or the (2k + 1) th row of the display panel is set to a level of the second image data corresponding to the 2k row of the display panel. the fourth image data corrected to reduce the tone value, corresponding to the gray scale value of the fourth image data, by operating so as to lower than said second luminance gradation fourth luminance gradation Also good.
前記表示装置は、前記画素を駆動する駆動信号を生成して、前記画素に供給するデータドライバを備え、
前記画像データは複数ビットのデジタル信号からなり、
前記第3の輝度階調及び前記第4の輝度階調は、それぞれ、前記第1の輝度階調及び前記第2の輝度階調に対して1/2の輝度に設定され、
前記データドライバは、前記画像データを1ビット下位にシフトさせた1/2画像データを生成する演算回路を有してもよい。
The display device includes a data driver that generates a driving signal for driving the pixel and supplies the driving signal to the pixel,
The image data comprises a multi-bit digital signal,
The third luminance gradation and the fourth luminance gradation are respectively set to half the luminance with respect to the first luminance gradation and the second luminance gradation,
The data driver may include an arithmetic circuit that generates ½ image data obtained by shifting the image data to one bit lower.
前記データドライバは、前記画像データをラッチするラッチ回路と、デジタル信号に対応したアナログ電圧を生成するデジタル・アナログ変換回路と、を有し、
前記演算回路は、前記ラッチ回路と前記デジタル・アナログ変換回路との間に設けられていてもよい。
The data driver includes a latch circuit that latches the image data, and a digital / analog conversion circuit that generates an analog voltage corresponding to a digital signal,
The arithmetic circuit may be provided between the latch circuit and the digital / analog conversion circuit.
前記データドライバは、前記画像データを取り込むデータレジスタ回路を有し、
前記演算回路は、前記データレジスタ回路の入力側に接続され、前記画像データが供給されてもよい。
The data driver has a data register circuit that captures the image data,
The arithmetic circuit may be connected to an input side of the data register circuit and supplied with the image data.
前記データドライバは、前記画像データの階調値に応じた電圧値を有する階調電圧に対し、前記画素を前記第3の輝度階調及び前記第4の輝度階調で動作させるように前記電圧値を低下させた補正階調電圧を生成する電圧調整回路を有してもよい。 The data driver is configured to operate the pixel at the third luminance gradation and the fourth luminance gradation with respect to a gradation voltage having a voltage value corresponding to a gradation value of the image data. You may have a voltage adjustment circuit which produces | generates the correction | amendment gradation voltage which reduced the value.
上記目的を達成するため、本発明の第2の観点に係る電子機器は、前記表示装置が実装されてなることを特徴とする。 In order to achieve the above object, an electronic apparatus according to a second aspect of the present invention is characterized in that the display device is mounted.
上記目的を達成するため、本発明の第3の観点に係る表示装置の駆動制御方法は、
複数の行及び複数の列に沿って発光素子を有する画素が2次元配列された表示パネルを、複数フィールド期間を有するインターレース信号である画像データに応じて駆動して、前記表示パネルに前記画像データに応じた画像情報を表示する表示装置の駆動制御方法であって、
前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第1画素を、当該第1画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させる第1表示ステップと、
前記画像データの階調値が、前記発光素子が非発光となる第1階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第2階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第2画素を、前記補正画像データにより、前記第1画素の表示輝度階調より低い補正表示輝度階調とするように動作させる第2表示ステップと、
を含むことを特徴とする。
In order to achieve the above object, a display device drive control method according to a third aspect of the present invention includes:
A display panel in which pixels having light-emitting elements are two-dimensionally arranged along a plurality of rows and a plurality of columns is driven according to image data that is an interlace signal having a plurality of field periods, and the display panel receives the image data A display device drive control method for displaying image information according to
In a period corresponding to each field period of the image data, a first pixel disposed in a specific one of a predetermined number of two or more adjacent rows of the display panel is used as the first pixel. by the corresponding images data, a first display step of operating such a display luminance gradation corresponding to the gradation value of the image data,
In previous gradation value of outs image data, the second gradation value becomes the lowest light emission luminance in the state in which the light emitting element non when emission to become a first gradation value and the light emitting element emits light Except for a certain time, corrected image data corrected so as to reduce the gradation value of the image data is generated, and a second of the predetermined number of rows , excluding the specific row, is disposed in the second row . pixels, by the corrected image data, and a second display step of operating so as to lower correction display luminance gradation than the display luminance gradation of the first pixel,
It is characterized by including.
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記第1表示ステップは、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第(2k−1)行(k:自然数)に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する第1画像データにより、該第1画像データの階調値に応じた第1の輝度階調とするように動作させる第1輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第2k行に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する第2画像データにより、該第2画像データの階調値に応じた第2の輝度階調とするように動作させる第2輝度階調表示ステップと、を含み、
前記第2表示ステップは、
前記奇数フィールド期間に対応する期間において、前記表示パネルの第2k行又は第(2k−2)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する前記第1画像データの階調値を低下させるように補正した第3画像データにより、該第3画像データの階調値に応じた、前記第1の輝度階調より低い第3の輝度階調とするように動作させる第3輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第(2k−1)行又は第(2k+1)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する前記第2画像データの階調値を低下させるように補正した第4画像データにより、該第4画像データの階調値に応じた、前記第2の輝度階調より低い第4の輝度階調とするように動作させる第4輝度階調表示ステップと、を含んでもよい。
The image data has an odd field period and an even field period,
The first display step includes
In a period corresponding to the odd field period,
The display luminance gradation of the pixels arranged in the (2k-1) th row (k: natural number) of the display panel is determined by the first image data corresponding to the (2k-1) th row of the display panel. a first luminance gradation display step of operating to the first luminance gradation corresponding to the gradation value of the first image data,
During the period corresponding to the even field period, the display luminance gradation of the pixels arranged in the 2k rows of the display panel, the second image data corresponding to the 2k rows of the display panel, the second A second luminance gradation display step that operates to obtain a second luminance gradation according to the gradation value of the image data,
The second display step includes
In a period corresponding to the odd-numbered field period, the display luminance gradation of the pixel arranged in one of the 2k-th row or the (2k-2) -th row of the display panel is set to the (2k-1) -th display pixel. ) by the third image data corrected to reduce the tone value of the first image data corresponding to the row, according to the gradation value of the third image data, lower than the first luminance gradation first A third luminance gradation display step which is operated to obtain a luminance gradation of 3,
In a period corresponding to the even field period, the display luminance gradation of the pixel arranged in one of the (2k−1) th row or the (2k + 1) th row of the display panel is set to the second kth row of the display panel. corresponding to the fourth image data corrected to reduce the tone value of the second image data, corresponding to the gradation value of the fourth image data, the second fourth lower than the luminance gradation And a fourth luminance gradation display step that operates to obtain luminance gradation.
本発明によれば、ユーザは低い階調で表示された画像を1つ前に表示されたフィールド期間の画像の残像として知覚する。このため、表示装置の垂直解像度は良好となり、表示品位が良好となる。
また、本願発明によれば、奇数フィールド期間の画像の輝度階調を低下させて偶数行の画素に表示させ、偶数フィールド期間の画像の輝度階調を低下させて奇数行の画素に表示させるという簡単な処理で対応できる。このため、簡単な構成を採用でき、コストを抑えることができる。
According to the present invention, the user perceives an image displayed with a low gradation as an afterimage of the image of the field period displayed immediately before. For this reason, the vertical resolution of the display device is good, and the display quality is good.
Further, according to the present invention, the luminance gradation of the image in the odd field period is reduced and displayed on the pixels in the even rows, and the luminance gradation of the image in the even field period is reduced and displayed on the pixels in the odd rows. It can be handled with simple processing. For this reason, a simple configuration can be adopted, and the cost can be suppressed.
本発明の実施形態に係る表示装置10を、以下図面を参照して説明する。
A
表示装置10は、画像を表示する装置であって、図1に示すように、パネル部101と、制御回路102と、から構成される。
The
パネル部101はアクティブ駆動型の有機EL表示パネルであり、ゲートドライバ(セレクトドライバ)1011と、データドライバ1012と、行方向に配置される複数のゲートラインGLi(i=1、2,…、n)と、列方向に配置される複数のデータラインDLj(j=1、2,…、m)と、n行m列に配列された複数の画素P(i,j)(i=1、2,…、n;j=1、2,…、m)と、から構成される。
The
画素P(i,j)は、図2に示すように、トランジスタT1と、トランジスタT2と、補助容量CSと、有機EL(Organic Electro-Luminescence)素子OELと、から構成される。画素P(i,j)は、ゲートラインGLiとデータラインDLjとの交点の近傍に配置される。 As shown in FIG. 2, the pixel P (i, j) includes a transistor T1, a transistor T2, an auxiliary capacitor CS, and an organic EL (Organic Electro-Luminescence) element OEL. The pixel P (i, j) is disposed in the vicinity of the intersection of the gate line GLi and the data line DLj.
画素P(i,j)のトランジスタT1は、NMOS(Negative channel Metal Oxide Semiconductor)から構成される。トランジスタT1のゲートはゲートラインGLiに接続される。また、トランジスタT1のドレインは、データラインDLjに接続される。更に、トランジスタT1のソースは、トランジスタT2のゲートに接続される。
トランジスタT1は、ゲートラインGLiにハイレベルの信号(VGH)が印加されると、オンし、データラインDLi上の電圧信号をトランジスタT2のゲートに印加するトランスファゲートとして機能する。
The transistor T1 of the pixel P (i, j) is configured by NMOS (Negative channel Metal Oxide Semiconductor). The gate of the transistor T1 is connected to the gate line GLi. The drain of the transistor T1 is connected to the data line DLj. Further, the source of the transistor T1 is connected to the gate of the transistor T2.
The transistor T1 is turned on when a high level signal (VGH) is applied to the gate line GLi, and functions as a transfer gate that applies a voltage signal on the data line DLi to the gate of the transistor T2.
画素P(i,j)のトランジスタT2は、PMOS(Positive channel Metal Oxide Semiconductor)から構成される。トランジスタT2のゲートは、トランジスタT1のソースに接続される。また、トランジスタT2のソースは、アノードとしての電源供給回路に接続される。更に、トランジスタT2のドレインは、有機EL素子OELのアノードに接続される。ここで、電源供給回路は所定の電圧V_ANODE(V)をトランジスタT2のソースに印加する。 The transistor T2 of the pixel P (i, j) is configured by a PMOS (Positive channel Metal Oxide Semiconductor). The gate of the transistor T2 is connected to the source of the transistor T1. The source of the transistor T2 is connected to a power supply circuit as an anode. Further, the drain of the transistor T2 is connected to the anode of the organic EL element OEL. Here, the power supply circuit applies a predetermined voltage V_ANODE (V) to the source of the transistor T2.
ゲートラインGLiにVGHが印加され、トランジスタT1がオンの場合に、データドライバ1012は、データラインDLjに画像データに対応する電圧信号Vd(i,j)(i=1、2,…、n;j=1、2,…、m)を印加する。これにより、トランジスタT2のゲート及びに補助容量CSに電圧信号Vd(i,j)が印加される(書き込まれる)。そして、トランジスタT2のゲートに印加された電圧信号Vd(i,j)に対応する電流IEL(i,j)がアノード、トランジスタT2、有機EL素子OEL、カソードに流れ、有機EL素子OELが発光する。このため、トランジスタT2は、有機EL素子OELの駆動用トランジスタとして機能する。
When VGH is applied to the gate line GLi and the transistor T1 is turned on, the
画素P(i,j)の補助容量CSは、コンデンサーから構成される。補助容量CSの一方の端子は、トランジスタT2のゲートに接続され、他方の端子は、トランジスタT2のソースに接続される。
補助容量CSに電圧信号Vd(i,j)が印加されると、補助容量CSは電圧信号Vd(i,j)を保持する。このため、この電圧信号Vd(i,j)に対応する電流IEL(i,j)がアノード、トランジスタT2、有機EL素子OEL、カソードに流れ続ける。
The auxiliary capacitor CS of the pixel P (i, j) is composed of a capacitor. One terminal of the auxiliary capacitor CS is connected to the gate of the transistor T2, and the other terminal is connected to the source of the transistor T2.
When the voltage signal Vd (i, j) is applied to the auxiliary capacitor CS, the auxiliary capacitor CS holds the voltage signal Vd (i, j). Therefore, the current IEL (i, j) corresponding to this voltage signal Vd (i, j) continues to flow to the anode, the transistor T2, the organic EL element OEL, and the cathode.
有機EL素子OELは、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する自発光型の表示素子であり、供給された電流の電流値に対応する輝度で発光する。
有機EL素子OELのアノードは、トランジスタT2のドレインに接続される。また、有機EL素子OELのカソードは、接地される。
The organic EL element OEL is a self-luminous display element that emits light by excitons generated by recombination of electrons and holes injected into an organic compound, and emits light at a luminance corresponding to the current value of the supplied current. To do.
The anode of the organic EL element OEL is connected to the drain of the transistor T2. The cathode of the organic EL element OEL is grounded.
図1に示すゲートドライバ1011は、シフトレジスタ等から構成され、制御回路102の制御下に、ゲートラインGL1〜GLnを駆動する。なお、表示装置10には、インターレース方式の画像データが供給されるが、ゲートドライバ1011は、線順次方式の表示装置と同様に、図5(a)、図6(a)に示すように、ゲートラインGL1〜GLmに、選択期間tsの間には、高電位のハイレベル電圧VGH(選択レベル)となり、それ以外の期間(非選択期間:発光期間)には低電位のローレベル電圧VGL(非選択レベル)となる走査信号を順次出力する。
A
一方、データドライバ1012は、制御回路102の制御下、各画素を直流駆動するものであり、各画素用にm(bit)のデジタル信号からなる画像データが供給され、各画像データをアナログの電圧信号に変換し、変換した電圧信号をデータラインDL1〜DLmに出力する。なお、データドライバ1012に供給される画像データは、インターレース方式のものであるが、データドライバ1012は、飛び越し対象の行の画素が選択されたときにも、電圧信号を生成して出力する。
On the other hand, the
このような処理をおこなうため、データドライバ1012は、図3(a)に示すように、シフトレジスタ回路50と、データレジスタ回路51と、データラッチ回路52と、演算回路53と、デジタル電圧/アナログ電圧変換回路(DAC)54と、出力回路55とを有している。
In order to perform such processing, the
シフトレジスタ回路50は、各水平走査期間毎に制御回路102から供給されるサンプリングスタート信号STRをシフトクロック信号CLKに基づいて順次シフトして、シフト信号をデータレジスタ回路51に供給する。
The
データレジスタ回路51は、シフトレジスタ回路50から供給されるシフト信号に応じたタイミングで、第i行用の画像データD(i,1)〜D(i,m)(iは1〜n)を順次取り込む。
The data register
データラッチ回路52は、データラッチ信号STBが供給されると、データレジスタ回路51に取り込まれている1行分の画像データD(i,1)〜D(i,m)をラッチして、保持する。
When the data latch signal STB is supplied, the
演算回路53は、データラッチ回路52に保持されている画像データD(i,1)〜D(i,m)を読み出して、制御回路102から供給される表示制御信号に従って、そのままデ−タラインDL1〜DLmに印加すべき電圧を示す電圧データとして出力し、又は、各画像データを1ビット下位方向にシフトして、即ち、1/2して、デ−タラインDL1〜DLmに印加すべき電圧を示す電圧データとして出力する。
演算回路53の構成の一例を図3(b)示す。図3(b)示す回路は一つのデータラインDLjに対応した回路である。演算回路53は、一つのデータラインDLjに対し、例えば、トランジスタTPとビットシフト回路60とが並列接続され、表示制御信号がトランジスタTPとビットシフト回路60には共通に印加される構成を有する。トランジスタTPは表示制御信号がインアクティブレベルのときオンして導通し、表示制御信号がアクティブレベルのときオフとなり非導通となる。ビットシフト回路60は、例えばシフトレジスタ回路により構成され、表示制御信号がインアクティブレベルのとき動作せず、表示制御信号がアクティブレベルのとき動作して、画像データが2階調以上であるときに、画像データを1ビット下位方向にシフトした信号(以下、これを1/2画像データとする)を出力する。すなわち、1/2画像データは1階調以上の値となる。1階調は画像データがデジタル信号であるときの、画素Pの最低輝度階調である。この構成では、表示制御信号がインアクティブレベルのとき、トランジスタTPがオンすることにより、画像データをそのままDAC54に出力し、表示制御信号がアクティブレベルのとき、トランジスタTPがオフし、ビットシフト回路60が動作することにより、画像データを1ビット下位にシフトした(LSBをカットし、MSBに0を追加した)1/2画像データをDAC54に出力する。即ち、演算回路53は、表示制御信号に従って、時分割動作で、画像データを1/2して出力する装置とそのまま出力する装置として動作する。トランジスタTPは例えばPchトランジスタであり、この場合、表示制御信号のアクティブレベルはハイレベル、インアクティブレベルはローレベルとなる。なお、ビットシフト回路60において、画像データが2階調より低い、ゼロ階調または1階調であるときは第2ビットから最上位ビットが全て0になるため、画像データを1ビット下位にシフトさせることができない。このときは、ビットシフト回路60は、シフト動作を行わず、画像データをそのまま出力する。
The
An example of the configuration of the
DAC54は、演算回路53が算出した電圧デ−タをアナログ電圧信号に変換する。
The
出力回路55は、DAC54から供給されたアナログ電圧信号を駆動系の電圧信号に変換して、データラインDL1〜DLmに出力する。
The
制御回路102は、例えば、プロセッサから構成され、垂直同期信号、水平同期信号等を含む画像データを受け、ゲートドライバ1011、データドライバ1012に、後述する各種制御信号を供給することにより、これらの動作タイミングを制御し、表示装置10の表示動作を制御する。
The
次に、本実施形態に係る表示装置10の動作を説明する。
Next, the operation of the
なお、ここでは、理解を容易にするため、図4(a−1)に示す奇数フィールド期間の画像データと、図4(b−1)に示す偶数フィールド期間の画像データとからなる1フレームの画像データに基づく画像を有機ELパネル、即ち、パネル部101に表示する場合を例にして、表示装置10が実行する画素駆動処理(奇数フィールド表示処理及び偶数フィールド表示処理)を説明する。
Here, for easy understanding, one frame consisting of the image data of the odd field period shown in FIG. 4A-1 and the image data of the even field period shown in FIG. 4B-1 is shown. The pixel driving process (odd field display process and even field display process) executed by the
なお、この例では、理解を容易にするため、パネル部101のゲートラインGLiの数を480として画素P(i,j)が480行に配設され、各行を画素行PL1〜PL480とする。これに対応して、奇数フィールド期間の画像データは、図4(a−1)に示すように、画素行PL1〜PL480のうちの奇数行に対応する240行(OL1〜OL240)分の画像データから構成される。偶数フィールド期間の画像データは、図4(b−1)に示すように、画素行PL1〜PL480のうちの偶数行に対応する240行(EL1〜EL240)分の画像データから構成される。ここで、図4(a−1)及び図4(b−1)は、パネル部101に、奇数フィールド期間の画像データ及び偶数フィールド期間の画像データに基づく画像をそのまま表示した場合の表示状態を示すものであり、図4(a−2)及び図4(b−2)は、以下に説明する奇数フィールド表示処理及び偶数フィールド表示処理を実行したときの表示状態を示すものである。なお、図4(a−1)及び図4(b−1)においては図示を省略したが、アクティブ駆動型の有機EL表示パネルであるパネル部101の画素P(i,j)においては、補助容量CSに保持された電圧が次に書き込みが行われるまで保持されるため、図4(a−1)における偶数行、図4(b−1)における奇数行には、それぞれ、その前のフィールド期間の画像データに基づく画像が表示されている。このため、背景技術において述べたように、偶数フィールド期間と奇数フィールド期間との時間差に基づく画像のずれを生じる。
In this example, for easy understanding, the number of gate lines GLi of the
(奇数フィールド表示処理)
制御回路102は、奇数フィールド期間開始後の所定のタイミングtー1で、即ち、第1行(OL1)の画像データの供給が開始される直前のタイミングで、シフトレジスタ回路50に、サンプリングスタート信号STRを供給する。シフトレジスタ回路50は、このサンプリングスタート信号STRを取りこみ、シフトクロック信号CLKに応答して順次シフトして、シフト信号をデータレジスタ回路51に供給する。
(Odd field display processing)
The
一方、データレジスタ回路51には、第1行(OL1)の画像データD(1,1)〜D(1,m)が、図5(b)に示すように、画素単位でシリアルに供給される。データレジスタ回路51は、シフトレジスタ回路50から供給されるシフト信号に応じたタイミングで、供給される第1行の各画素P(1,1)〜P(1,m)用の画像データD(1,1)〜D(1,m)を順次取り込む。
On the other hand, the image register D (1,1) to D (1, m) of the first row (OL 1 ) is serially supplied to the
データレジスタ回路51に、第1行(OL1)の画像データが全て格納されたタイミングt1で、制御回路102は、データラッチ回路52にデータラッチ信号STBを供給する。このデータラッチ信号STBに応答して、データラッチ回路52は、データレジスタ回路51に取り込まれた画像データD(1、1)〜D(1,m)を図5(c)に示すようにラッチして保持し、パラレルに出力する。
The
ここで、制御回路102は、図5(d)に示すように、インアクティブレベルの表示制御信号を出力する。このため、演算回路53は、ビットシフト回路60が動作せず、トランジスタTPがオンして、データラッチ回路52から出力された画像データをそのまま出力する。
Here, as shown in FIG. 5D, the
D/Aコンバータ54は、演算回路53が出力している画像データ(=データラッチ回路52が出力している画像データD(1、1)〜D(1,m))を、アナログ電圧信号に変換して、パラレルに出力する。
The D /
出力回路55は、D/Aコンバータ54から供給された各アナログ電圧信号にレベルシフト等の処理を施して、駆動系の電圧信号Vd(1,1)〜Vd(1,m)に変換して、図7に示すように、データラインDL1〜DLmを介して第1行の画素P(1,1)〜P(1,m)に印加する。図5(e)に、第1列のデータラインDL1を介して第1行第1列の画素P(1,1)〜P(1,m)に印加する電圧信号の波形の一例を示す。
The
一方、制御回路102の制御に従って、ゲートドライバ1011は、タイミングt1において、第1行のゲートラインGL1にハイレベルの選択信号VGHを印加する。このため、第1行の画素P(1,1)〜P(1,m)のトランジスタT1がオンし、電圧信号Vd(1,1)〜Vd(1,m)は、トランジスタT2のゲートに印加され、トランジスタT2がオンする。これにより、第1行の画素P(1,1)〜P(1,m)の有機EL素子OELには、電圧信号Vd(1,1)〜Vd(1,m)に対応する電流IEL(1,1)〜IEL(1,m)が流れる。図5(f)に、第1行1列の画素P(1,1)の有機EL素子OELに流れる電流の波形の一例を示す。
On the other hand, according to the control of the
続いて、画像データの1水平走査期間Hの1/2の期間、即ち、ゲートラインGL1の選択期間tsが経過し、タイミングt2になると、ゲートドライバ1011は、ゲートラインGL1に印加する電圧をローレベル電圧VGLとし、第2行のゲートラインGL2にハイレベル電圧VGHを印加する。
これにより、第1行の画素P(1,1)〜P(1,m)のトランジスタT1がオフする。ただし、直前まで印加されていた電圧信号Vd(1,1)〜Vd(1,m)は、補助容量Csに保持されており、各有機EL素子OELの電流IEL(1,1)〜IEL(1,m)は、図8に示すように、流れ続ける。
Subsequently, when a period ½ of one horizontal scanning period H of the image data, that is, the selection period ts of the gate line GL1 has elapsed and the timing t2, the
Thereby, the transistors T1 of the pixels P (1,1) to P (1, m) in the first row are turned off. However, the voltage signals Vd (1,1) to Vd (1, m) applied until immediately before are held in the auxiliary capacitor Cs, and the currents IEL (1,1) to IEL ( 1, m) continues to flow as shown in FIG.
また、第2行の画素P(2,1)〜P(2,m)のトランジスタT1がオンする。
このとき、制御回路102は、図5(d)に示すように、表示制御信号をアクティブレベルとする。
アクティブレベルの表示制御信号に応答して、演算回路53は、トランジスタTPがオフし、ビットシフト回路60が動作して、データラッチ回路52が出力している各画像データD(1,1)〜D(1,m)を、1ビットだけ下位にシフトして、即ち、1/2した1/2画像データをパラレルに出力する。
D/Aコンバータ回路54は、この1/2画像データをアナログ電圧信号に変換して、出力回路55を介して、図8に示すように、データラインDL1〜DLmに印加する。
データラッチ回路52が出力している画像データを、演算回路53で1/2しているため、データラインDL1〜DLmに印加される電圧信号Vd(2,1)〜Vd(2,m)は、直前にデータラインDL1〜DLmに印加されていた電圧のほぼ1/2、即ち、信号Vd(1,1)/2〜Vd(1,m)/2となる。このため、図5(f)及び図8に示すように、第2行の画素P(2,1)〜P(2,m)のEL素子OELに流れる電流IEL(2,1)〜IEL(2,m)は、第1行の画素P(1,1)〜P(1,m)のEL素子OELに流れる電流IEL(1,1)〜IEL(1,m)のほぼ1/2、即ち、IEL(1,1)/2〜IEL(1,m)/2となる。
Further, the transistors T1 of the pixels P (2,1) to P (2, m) in the second row are turned on.
At this time, the
In response to the active level display control signal, the
The D /
Since the image data output from the
一方、タイミングt1で、奇数フィールド期間の第2行(OL2)の画像データがデータレジスタ51に供給され、上述と同様に、データレジスタ回路51は、シフトレジスタ回路50から供給されるシフト信号に応じたタイミングで、供給される奇数フィールド期間の第2行の、即ち、画素P(3,1)〜P(3,m)の表示階調を指示する画像データD(3,1)〜D(3,m)を順次取り込む。
On the other hand, the image data of the second row (OL 2 ) in the odd field period is supplied to the data register 51 at the timing t1, and the data register
データレジスタ回路51に、画像データD(3,1)〜D(3,m)が全て格納され、タイミングt3になると、データラッチ回路52にデータラッチ信号STBが供給される。このデータラッチ信号STBに応答して、データラッチ回路52は、データレジスタ回路51に取り込まれている画像データD(3,1)〜D(3,m)を図5(c)に示すようにラッチして、出力する。
All the image data D (3, 1) to D (3, m) are stored in the
ここで、制御回路102は、インアクティブレベルの表示制御信号を出力している。このため、演算回路53は、ビットシフト回路60が動作せず、トランジスタTPがオンして、データラッチ回路52から出力された画像データをそのまま出力する、
D/Aコンバータ54は、演算回路53が出力している画像データをアナログ電圧信号に変換して、出力し、出力回路55は、供給された各アナログ電圧信号にレベルシフト等の変換処理を施して、データラインDL1〜DLmに印加する。
Here, the
The D /
また、タイミングt3で、ゲートドライバ1011が、ゲートラインGL2に印加する電圧を、ローレベル電圧VGLとし、第3行のゲートラインGL3にハイレベル電圧VGHを印加する。
これにより、第2行の画素P(2,1)〜P(2,m)のトランジスタT1がオフする。ただし、直前まで印加されていた電圧信号Vd(1,1)/2〜Vd(1,m)/2は、補助容量Csに保持されており、各有機EL素子OELへの電流IEL(1,1)/2〜IEL(1,m)/2は、流れ続ける。
また、第3行の画素P(3,1)〜P(3,m)のトランジスタT1がオンする。
このため、出力回路55がデータラインDL1〜DLmに印加する電圧信号Vd(3,1)〜Vd(3,m)がトランジスタT1を介してトランジスタT2のゲートに印加される。
このため、図5(f)に例示するように、第3行の画素のEL素子OELには、IEL(3,1)〜IEL(3,m)が流れる。
At timing t3, the
As a result, the transistors T1 of the pixels P (2,1) to P (2, m) in the second row are turned off. However, the voltage signals Vd (1,1) / 2 to Vd (1, m) / 2 applied until immediately before are held in the auxiliary capacitor Cs, and the current IEL (1,1) to each organic EL element OEL is retained. 1) / 2 to IEL (1, m) / 2 continue to flow.
In addition, the transistors T1 of the pixels P (3, 1) to P (3, m) in the third row are turned on.
For this reason, the voltage signals Vd (3,1) to Vd (3, m) applied by the
Therefore, as illustrated in FIG. 5F, IEL (3, 1) to IEL (3, m) flow through the EL elements OEL of the pixels in the third row.
続いて、画像データの1水平走査期間Hの1/2の期間、即ち、ゲートラインGL1の選択期間tsが経過し、タイミングt4になると、ゲートドライバ1011は、ゲートラインGL3に印加する電圧をローレベル電圧VGLとし、第4行のゲートラインGL4にハイレベル電圧VGHを印加する。
これにより、第3行の画素P(3,1)〜P(3,m)のトランジスタT1がオフする。ただし、直前まで印加されていた電圧信号Vd(3,1)〜Vd(3,m)は、補助容量Csに保持されており、各有機EL素子OELの電流IEL(3,1)〜IEL(3,m)は流れ続ける。
また、第4行の画素P(4,1)〜P(4,m)のトランジスタT1がオンする。
また、制御回路102は、図5(d)に示すように、表示制御信号をアクティブレベルとする。
従って、演算回路53は、トランジスタTPがオフし、ビットシフト回路60が動作して、データラッチ回路52が出力している各画像データD(1,1)〜D(1,m)を1/2した1/2画像データを生成し、D/Aコンバータ回路54は、この1/2画像データをアナログ電圧信号に変換して、出力回路55を介して、データラインDL1〜DLmに印加する。
データラッチ回路52が出力している画像データを、演算回路53で1/2しているため、データラインDL1〜DLmに印加される電圧信号Vd(4,1)〜Vd(4,m)は、直前にデータラインDL1〜DLmに印加されていた電圧のほぼ1/2、即ち、信号Vd(3,1)/2〜Vd(3,m)/2となる。このため、図5(f)例示すように、第4行の画素P(4,1)〜P(4,m)のEL素子OELに流れる電流IEL(4,1)〜IEL(4,m)は、第3行の画素P(3,1)〜P(3,m)のEL素子OELに流れる電流IEL(3,1)〜IEL(3,m)のほぼ1/2、即ち、IEL(3,1)/2〜IEL(3,m)/2となる。
このような動作を繰り返すことにより、1奇数フィールド期間の画像データに基づく画像が表示される。
即ち奇数フィールド期間では、画素P(2i−1,j)の有機EL素子OELには、画像データに対応する電流IEL(2i−1,j)が流れ、画素P(2i,j)の有機EL素子OELには、電流IEL(2i−1,j)/2が流れる。
Subsequently, when a period ½ of one horizontal scanning period H of the image data, that is, the selection period ts of the gate line GL1 has passed and the timing t4 is reached, the
As a result, the transistors T1 of the pixels P (3, 1) to P (3, m) in the third row are turned off. However, the voltage signals Vd (3,1) to Vd (3, m) applied until immediately before are held in the auxiliary capacitor Cs, and the currents IEL (3,1) to IEL ( 3, m) continues to flow.
In addition, the transistors T1 of the pixels P (4, 1) to P (4, m) in the fourth row are turned on.
Further, as shown in FIG. 5D, the
Therefore, the
Since the image data output from the
By repeating such an operation, an image based on the image data in one odd field period is displayed.
That is, in the odd field period, the current IEL (2i-1, j) corresponding to the image data flows through the organic EL element OEL of the pixel P (2i-1, j), and the organic EL of the pixel P (2i, j). A current IEL (2i−1, j) / 2 flows through the element OEL.
これにより、例えば、図4(a−2)に示すように、奇数フィールド期間の画像データに基づく画像が、パネル部101の奇数番目の画素行PL1、PL3、・・・に、画像データに対応した発光輝度(表示輝度階調、第1の輝度階調)で表示され、一方、同一の画像が、50%の発光輝度(補正輝度階調、第3の輝度階調)でパネル部101の偶数番目の画素行PL2、PL4、・・・に表示される。 Accordingly, for example, as shown in FIG. 4A-2, an image based on the image data in the odd field period is transferred to the odd-numbered pixel rows PL 1 , PL 3 ,. Is displayed with a light emission luminance (display luminance gradation, first luminance gradation) corresponding to the above, while the same image has a panel luminance of 50% emission luminance (corrected luminance gradation, third luminance gradation). 101 are displayed in even-numbered pixel rows PL 2 , PL 4 ,.
(偶数フィールド表示処理)
偶数フィールド期間においても、基本的には、奇数フィールド期間と同様の動作が実行される。
即ち、偶数フィールド期間の第1行(EL1)の画像データの供給に同期して、シフトレジスタ回路50には、サンプリングスタート信号STRが供給され、シフトレジスタ回路50は、このサンプリングスタート信号を、シフトクロック信号CLKに基づいて順次シフトしてシフト信号をデータレジスタ回路51に供給する。
(Even field display processing)
In the even field period, basically, the same operation as that in the odd field period is performed.
That is, in synchronization with the supply of the image data of the first row (EL 1 ) in the even field period, the
データレジスタ回路51は、図6(b)に示すように、シフトレジスタ回路50から供給されるシフト信号に応じたタイミングで、供給される偶数行の各画素P(2i,1)〜P(2i,m)の表示階調を指示する画像データD(2i,1)〜D(2i,m)を順次取り込む。
As shown in FIG. 6B, the
データレジスタ回路51に、1列分の画像データが格納されると、データラッチ回路52にデータラッチ信号STBが供給され、データラッチ回路52は、図6(c)に示すように、データレジスタ回路51に取り込まれている1行分の画像データD(2i,1)〜D(2i,m)をラッチして保持し、パラレルに出力する。
When the image data for one column is stored in the
ここで、制御回路102は、図6(d)に示すように、アクティブレベルの表示制御信号を供給する。これに応じて、演算回路53はデータラッチ回路52から出力された画像データを1/2した1/2画像データを出力する、
D/Aコンバータ54は、演算回路53が出力している1/2画像データをアナログ電圧信号に変換して、出力する。
出力回路55は、供給された各アナログ電圧信号にレベルシフト等の変換処理を施して、図9に示すように、データラインDL1〜DLmに印加する。演算回路53が画像データを1/2しているため、このとき各データラインDL1〜DLmに印加される電圧信号Vd(1,1)〜Vd(1,m)は、後述する第2行の画素P(2,1)〜P(2,m)を駆動する際の電圧信号Vd(2,1)〜Vd(2,m)の1/2、即ち、Vd(2,1)/2〜Vd(2,m)/2となる。図6(e)に、第1列のデータラインDL1を介して第1行第1列の画素P(1,1)〜P(1,n)に印加する電圧信号の波形の一例を示す。
Here, as shown in FIG. 6D, the
The D /
The
一方、制御回路の制御に従って、ゲートドライバ1011は、タイミングt1において、第1行のゲートラインGL1に選択信号VGHを印加する。このため、第1行の画素P(1,1)〜P(1,m)のトランジスタT1がオンし、データラインDL1〜DLm上の電圧信号Vd(1,1)〜Vd(1,m)が、対応するトランジスタT2に印加され、第1行の画素P(1,1)〜P(1,m)の有機EL素子OELには、電流IEL(1,1)〜IEL(1,m)が流れる。演算回路53が画像データを1/2しているため、このとき流れる電流は、後述する第2行の画素P(2,1)〜P(2,m)の有機EL素子OELを流れる電流IEL(2,1)〜IEL(2,m)の1/2、即ち、IEL(2,1)/2〜IEL(2,m)/2となる。図6(f)に第1行1列の画素P(1,1)の有機EL素子OELに流れる電流の波形の一例を示す。
On the other hand, according to the control of the control circuit, the
ここで、画像データの1水平期間Hの1/2の期間、即ち、ゲートラインGL1の選択期間tsが経過し、タイミングt2になると、制御回路102は、図6(d)に示すように、表示制御信号をインアクティブレベルとする。
インアクティブレベルの表示制御信号に応答して、演算回路53は、データラッチ回路52が出力している各画像データを、そのまま出力する。
D/Aコンバータ回路54は、このデータをアナログ電圧信号に変換して、出力回路55を介して、図10に示すように、データラインDL1〜DLmに印加する。
画像データが、そのまま出力されているため、データラインDL1〜DLmに印加される電圧信号Vd(2,1)〜Vd(2,m)は、直前にデータラインDL1〜DLmに印加されていた電圧Vd(1,1)〜Vd(1,m)のほぼ2倍となる。
タイミングt2で、第2行のゲートラインGL2の印加電圧がハイレベルVGHとなるため、第2行の画素P(2,1)〜P(2,m)のトランジスタT1がオンしており、データラインDL1〜DLm上の電圧信号Vd(2,1)〜Vd(2,m)が、対応するトランジスタT2に印加され、第2行の画素P(2,1)〜P(2,m)の有機EL素子OELには、電流IEL(2,1)〜IEL(2,m)が流れる。このとき電流は、図10に示すように、前述の第1行の画素P(1,1)〜P(1,m)の有機EL素子OELを流れる電流のほぼ2倍となる。
このような動作を繰り返すことにより、1偶数フィールド期間分の画像が表示される。
即ち偶数フィールド期間では、画素P(2i,j)の有機EL素子OELには、画像データに対応する電流IEL(2i,j)が流れ、画素P(2i−1,j)の有機EL素子OELには、電流IEL(2i,j)/2が流れる。
Here, when a half period of one horizontal period H of the image data, that is, when the selection period ts of the gate line GL1 has passed and the timing t2, the
In response to the inactive level display control signal, the
The D /
Since the image data is output as it is, the voltage signals Vd (2,1) to Vd (2, m) applied to the data lines DL1 to DLm are voltages applied to the data lines DL1 to DLm immediately before. Vd (1,1) to Vd (1, m) is almost twice as large.
At timing t2, the voltage applied to the gate line GL2 of the second row becomes the high level VGH, so that the transistors T1 of the pixels P (2,1) to P (2, m) of the second row are turned on, and the data The voltage signals Vd (2,1) to Vd (2, m) on the lines DL1 to DLm are applied to the corresponding transistor T2, and the pixels P (2,1) to P (2, m) in the second row Currents IEL (2, 1) to IEL (2, m) flow through the organic EL element OEL. At this time, as shown in FIG. 10, the current is almost twice the current flowing through the organic EL elements OEL of the pixels P (1,1) to P (1, m) in the first row.
By repeating such an operation, an image for one even field period is displayed.
That is, in the even field period, the current IEL (2i, j) corresponding to the image data flows through the organic EL element OEL of the pixel P (2i, j), and the organic EL element OEL of the pixel P (2i-1, j). Current IEL (2i, j) / 2 flows.
これにより、例えば、図4(b−2)に示すように、偶数フィールド期間の画像データに基づく画像が、パネル部101の偶数番目の画素行PL2、PL4、・・・に、画像データに対応した発光輝度(表示輝度階調、第2の輝度階調)で表示され、一方、同一の画像が、50%の発光輝度(補正輝度階調、第4の輝度階調)でパネル部101の奇数番目の画素行PL1、PL3、・・・に表示される。 Thereby, for example, as shown in FIG. 4B-2, an image based on the image data in the even field period is transferred to the even-numbered pixel rows PL 2 , PL 4 ,. Is displayed with the light emission luminance (display luminance gradation, second luminance gradation) corresponding to the above, while the same image has a panel luminance of 50% emission luminance (corrected luminance gradation, fourth luminance gradation). 101 are displayed in odd-numbered pixel rows PL 1 , PL 3 ,.
以上、説明したように、本実施形態によれば、ユーザは低い階調(輝度)で表示された画像を1つ前に表示されたフィールド期間の画像の残像として知覚する。このため、表示装置の垂直解像度は良好となり、表示品位が良好となる。
また、奇数フィールド期間の画像の輝度階調を低下させて偶数行の画素に表示させ、偶数フィールド期間の画像の輝度階調を低下させて奇数行の画素に表示させるという簡単な処理で対応でき、簡単な構成を採用でき、コストを抑えることができる。
As described above, according to the present embodiment, the user perceives an image displayed with a low gradation (luminance) as an afterimage of an image displayed in the previous field period. For this reason, the vertical resolution of the display device is good, and the display quality is good.
In addition, it is possible to cope with a simple process in which the luminance gradation of the image in the odd field period is reduced and displayed on the pixels in the even rows, and the luminance gradation of the image in the even field period is reduced and displayed on the pixels in the odd rows. A simple configuration can be adopted, and the cost can be reduced.
この発明は上記の実施形態に限定されず、種々の変形及び応用が可能である。例えば、上記説明において示したハードウェアの構成及び動作は一例でありこれらに限定されるものではなく、適宜変更及び応用が可能である。
例えば、図11に示すように、DA変換後のアナログ電圧を、表示制御信号に応じて、そのままの電圧と1/2にした電圧とに切り替える電圧調整回路56を備える構成でもよい。或いは、出力回路55で、表示制御信号に応じて、出力電圧をそのままの電圧と1/2にした電圧とに切り替える構成を備えるものであってもよい。なお、これらの場合に、1/2にした電圧の電圧値が電圧調整回路56あるいは出力回路55で出力可能な電圧値の下限値より小さい値になるような場合には、電圧調整回路56あるいは出力回路55において、電圧を1/2にする動作を行わないようにする。ここで、電圧調整回路56あるいは出力回路55で出力可能な電圧値の下限値に応じて画素Pに設定される輝度階調は画素Pにおける最低輝度階調であり、無発光ではなく僅かに発光した状態である。
また、図12に示すように、データレジスタ回路51の入力段に演算回路53を配置して、表示制御信号に応じて、データレジスタ回路51に供給する画像データをそのままとするか元の画像データを1ビット下位にシフトして1/2とした画像データにするかを切り替えるようにしてもよい。ただし、この場合には、画像データをフィールド期間毎に、データレジスタ回路51に供給する必要がある。
The present invention is not limited to the above embodiments, and various modifications and applications are possible. For example, the configuration and operation of the hardware shown in the above description are examples, and the present invention is not limited to these, and can be changed and applied as appropriate.
For example, as illustrated in FIG. 11, a configuration may be provided that includes a
Also, as shown in FIG. 12, an
また、例えば、奇数フィールド期間の第k行(k:自然数)の画像を表示装置の第(2k−1)行の画素行にそのままの輝度階調(第1の輝度階調)で表示し、該奇数フィールド期間の第k行の画像を表示装置の第2k行の画素行に第1の輝度階調より低い輝度階調(第3の輝度階調)で表示する例を示したが、例えば、奇数フィールド期間の第k行(k:自然数)の画像を表示装置の第(2k−2)行の画素行に第1の輝度階調より低い階調で表示するようにしてもよい。また、第1の輝度階調も、画像データが示す輝度階調そのものではなく、例えば、任意の倍数で増減したり、所定のバイアス値を加算したりして補正したものでもよい。同様に、偶数フィールド期間の第i行(i:自然数)の画像を表示装置の第2i行の画素行に第2の輝度階調で表示し、該偶数フィールド期間の第i行(i:自然数)の画像を表示装置の第(2i−1)行の画素行に第2の階調より低い輝度階調(第4の輝度階調)で表示する例を示したが、偶数フィールド期間の第i行(i:自然数)の画像を表示装置の第(2i+1)行の画素行に第2の輝度階調より低い階調で表示するようにしてもよい。また、第2の輝度階調も、画像データが示す輝度階調そのものではなく、例えば、任意の倍数で増減したり、所定のバイアス値を加算したりして補正したものでもよい。
また、第1の輝度階調、第2の輝度階調を低減する程度や手法も任意であり、1/2(1ビット下位シフト)に限定されず、70%、25%(2ビットシフト)等でもよい。
また、上記の実施形態においては、表示装置10に、画像データとして、奇数フィールド期間と偶数フィールド期間の2つのフィールド期間を有するインターレース方式の画像データが供給され、それに基づいてパネル部101を駆動する構成としたが、例えば、画像データが3つ以上の複数のフィールド期間を有し、各フィールド期間において、上記と同等の動作をするものであってもよい。
また、上記の実施形態では、各フィールド期間において、パネル部101の隣接する2行の一方の行の画素を画像データに応じた輝度階調とし、他方の行の画素をそれより低い輝度階調とするように駆動する構成としたが、例えば、パネル部101の隣接する3行以上の所定数の行の画素に対し、所定数の行の内の1つの行の画素を画像データに応じた輝度階調とし、残りの他の行の画素をそれより低い輝度階調とするように駆動する構成であってもよい。
<電子機器の適用例>
次に、本発明に関わる表示装置10を適用した電子機器について図面を参照して説明する。
上述したような表示装置10は、例えばデジタルカメラや薄型テレビジョン、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
図13は、本発明に係る表示装置を適用したデジタルカメラの構成例を示す斜視図であり、図14は、本発明に係る表示装置を適用した薄型テレビジョンの構成例を示す斜視図であり、図15は、本発明に係る表示装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図16は、本発明に係る表示装置を適用した携帯電話の構成例を示す図である。
図13において、デジタルカメラ210は、大別して、本体部211と、レンズ部212と、操作部213と、上述した表示装置10を適用した表示部214と、シャッターボタン215とを備えている。これによれば、デジタルカメラ210の表示部214において比較的良好な表示品位を得ることができるとともに、デジタルカメラ210のコストを抑えることができる。
また、図14において、薄型テレビジョン220は、大別して、本体部221と、上述した表示装置10を適用した表示部222と、操作用コントローラ(リモコン)223と、を備えている。これによれば、薄型テレビジョン220の表示部222において比較的良好な表示品位を得ることができるとともに、薄型テレビジョン220のコストを抑えることができる。
また、図15において、パーソナルコンピュータ230は、大別して、本体部231と、キーボード232と、上述した表示装置10を適用した表示部233とを備えている。この場合においても、パーソナルコンピュータ230の表示部233において比較的良好な表示品位を得ることができるとともに、パーソナルコンピュータ230のコストを抑えることができる。
また、図16において、携帯電話240は、大別して、操作部241と、受話口242と、送話口243と、上述した表示装置10を適用した表示部244とを備えている。この場合においても、携帯電話240の表示部244において比較的良好な表示品位を得ることができるとともに、携帯電話240のコストを抑えることができる。
Further, for example, an image of the k-th row (k: natural number) in the odd-numbered field period is displayed in the luminance gradation (first luminance gradation) as it is on the (2k-1) -th pixel row of the display device, The example in which the image in the k-th row in the odd field period is displayed on the second k pixel row of the display device with a lower luminance gradation (third luminance gradation) than the first luminance gradation has been shown. The image of the k-th row (k: natural number) in the odd field period may be displayed on the pixel row of the (2k-2) -th row of the display device with a gradation lower than the first luminance gradation. Further, the first luminance gradation is not the luminance gradation itself indicated by the image data, and may be corrected by increasing / decreasing by an arbitrary multiple or adding a predetermined bias value, for example. Similarly, the i-th row (i: natural number) image in the even-numbered field period is displayed at the second luminance gradation on the second i-th pixel row of the display device, and the i-th row (i: natural number) in the even-numbered field period. ) Is displayed on the pixel row of the (2i-1) th row of the display device with a luminance gradation lower than the second gradation (fourth luminance gradation). The image of i rows (i: natural number) may be displayed on the (2i + 1) th pixel row of the display device at a gradation lower than the second luminance gradation. Further, the second luminance gradation is not the luminance gradation itself indicated by the image data, but may be corrected by increasing / decreasing by an arbitrary multiple or adding a predetermined bias value.
The degree and method of reducing the first luminance gradation and the second luminance gradation are also arbitrary, and are not limited to ½ (1-bit lower shift), but are 70% and 25% (2-bit shift). Etc.
In the above-described embodiment, interlaced image data having two field periods of an odd field period and an even field period is supplied to the
In the above-described embodiment, in each field period, pixels in one of the two adjacent rows of the
<Application examples of electronic devices>
Next, an electronic apparatus to which the
The
FIG. 13 is a perspective view illustrating a configuration example of a digital camera to which the display device according to the present invention is applied, and FIG. 14 is a perspective view illustrating a configuration example of a thin television to which the display device according to the present invention is applied. 15 is a perspective view showing a configuration example of a mobile personal computer to which the display device according to the present invention is applied. FIG. 16 is a diagram showing a configuration example of a mobile phone to which the display device according to the present invention is applied. It is.
In FIG. 13, the digital camera 210 roughly includes a
In FIG. 14, the
In FIG. 15, the
In FIG. 16, the
10…表示装置、50…シフトレジスタ回路、51…データレジスタ回路、52…データラッチ回路、53…演算回路、54…D/Aコンバータ(DAC)、55…出力回路、56…電圧調整回路、60…ビットシフト回路、PL…パネル部の画素行、101…パネル部、102…制御回路、210…デジタルカメラ、211…本体部、212…レンズ部、213…操作部、214…表示部、215…シャッターボタン、220…薄型テレビジョン、221…本体部、222…表示部、223…操作用コントローラ(リモコン)、230…パーソナルコンピュータ、231…本体部、232…キーボード、233…表示部、240…携帯電話、241…操作部、242…受話口、243…送話口、244…表示部、1011…ゲートドライバ、1012…データドライバ
DESCRIPTION OF
Claims (9)
複数の行及び複数の列に沿って発光素子を有する画素が2次元配列された表示パネルと、
前記画像データに応じて前記表示パネルを駆動して、該表示パネルに前記画像情報を表示させる表示駆動装置と、
を有し、
前記画像データは複数のフィールド期間を有するインターレース信号であり、
前記表示駆動装置は、前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第1画素を、当該第1画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させ、前記画像データの階調値が、前記発光素子が非発光となる第1階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第2階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第2画素を、前記補正画像データにより、前記第1画素の表示輝度階調より低い補正表示輝度階調とするように動作させる制御回路を備えることを特徴とする表示装置。 A display device that displays image information according to image data,
A display panel in which pixels having light emitting elements along a plurality of rows and columns are two-dimensionally arranged;
A display driving device for driving the display panel according to the image data and displaying the image information on the display panel;
Have
The image data is an interlaced signal having a plurality of field periods;
The display driving device includes: a first pixel disposed in a specific row among a predetermined number of two or more adjacent rows of the display panel in a period corresponding to each field period of the image data. by images data corresponding to the first pixel, is operated so as to display the luminance gradation corresponding to the gradation value of the image data, the gradation value of the previous outs image data, the light emitting element The gradation value of the image data is reduced except when the first gradation value is non-light emitting and when the second gradation value is the lowest light emitting luminance when the light emitting element is emitting light. The corrected image data corrected so as to be generated is generated, and the second pixels arranged in the rows excluding the specific row among the predetermined number of rows are displayed on the first pixel by the corrected image data. Operate so that the corrected display brightness gradation is lower than the brightness gradation. Display device characterized by obtaining Bei the control circuit.
前記制御回路は、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第(2k−1)行(k:自然数)に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する第1画像データにより、該第1画像データの階調値に応じた第1の輝度階調とするように動作させ、
前記表示パネルの第2k行又は第(2k−2)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する前記第1画像データの階調値を低下させるように補正した第3画像データにより、該第3画像データの階調値に応じた、該第1の輝度階調より低い第3の輝度階調とするように動作させ、
前記偶数フィールド期間に対応する期間において、
前記表示パネルの第2k行に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する第2画像データにより、該第2画像データの階調値に応じた第2の輝度階調とするように動作させ、
前記表示パネルの第(2k−1)行又は第(2k+1)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する前記第2画像データの階調値を低下させるように補正した第4画像データにより、該第4画像データの階調値に応じた、前記第2の輝度階調より低い第4の輝度階調とするように動作させることを特徴とする請求項1に記載の表示装置。 The image data has an odd field period and an even field period,
The control circuit includes:
In a period corresponding to the odd field period,
The display luminance gradation of the pixels arranged in the (2k-1) th row (k: natural number) of the display panel is determined by the first image data corresponding to the (2k-1) th row of the display panel. operated to the first luminance gradation corresponding to the gradation value of the first image data,
The first image data corresponding to the (2k-1) th row of the display panel, with the display luminance gradation of the pixels arranged in one of the 2kth row or the (2k-2) th row of the display panel. the third image data corrected to decrease the tone values corresponding to the gradation value of the third image data, operates to lower than the luminance gradation of the first third luminance gradation Let
In a period corresponding to the even field period,
The display luminance gradation of the pixels arranged in the 2k rows of the display panel, the second image data corresponding to the 2k rows of the display panel, first according to the tone value of the second image data 2 brightness gradations,
The display luminance gradation of the pixels arranged in one of the (2k−1) th row or the (2k + 1) th row of the display panel is set to a level of the second image data corresponding to the 2k row of the display panel. the fourth image data corrected to reduce the tone value, corresponding to the gray scale value of the fourth image data, be operated so as to lower than said second luminance gradation fourth luminance gradation The display device according to claim 1 .
前記画像データは複数ビットのデジタル信号からなり、
前記第3の輝度階調及び前記第4の輝度階調は、それぞれ、前記第1の輝度階調及び前記第2の輝度階調に対して1/2の輝度に設定され、
前記データドライバは、前記画像データを1ビット下位にシフトさせた1/2画像データを生成する演算回路を有することを特徴とする請求項2に記載の表示装置。 A data driver that generates a driving signal for driving the pixel and supplies the driving signal to the pixel;
The image data comprises a multi-bit digital signal,
The third luminance gradation and the fourth luminance gradation are respectively set to half the luminance with respect to the first luminance gradation and the second luminance gradation,
The display device according to claim 2 , wherein the data driver includes an arithmetic circuit that generates ½ image data obtained by shifting the image data to one bit lower.
前記演算回路は、前記ラッチ回路と前記デジタル・アナログ変換回路との間に設けられていることを特徴とする請求項3に記載の表示装置。 The data driver includes a latch circuit that latches the image data, and a digital / analog conversion circuit that generates an analog voltage corresponding to a digital signal,
The display device according to claim 3 , wherein the arithmetic circuit is provided between the latch circuit and the digital-analog converter circuit.
前記演算回路は、前記データレジスタ回路の入力側に接続され、前記画像データが供給されることを特徴とする請求項3に記載の表示装置。 The data driver has a data register circuit that captures the image data,
4. The display device according to claim 3 , wherein the arithmetic circuit is connected to an input side of the data register circuit and is supplied with the image data.
前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第1画素を、当該第1画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させる第1表示ステップと、
前記画像データの階調値が、前記発光素子が非発光となる第1階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第2階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第2画素を、前記補正画像データにより、前記第1画素の表示輝度階調より低い補正表示輝度階調とするように動作させる第2表示ステップと、
を含むことを特徴とする表示装置の駆動制御方法。 A display panel in which pixels having light-emitting elements are two-dimensionally arranged along a plurality of rows and a plurality of columns is driven according to image data that is an interlace signal having a plurality of field periods, and the display panel receives the image data A display device drive control method for displaying image information according to
In a period corresponding to each field period of the image data, a first pixel disposed in a specific one of a predetermined number of two or more adjacent rows of the display panel is used as the first pixel. by the corresponding images data, a first display step of operating such a display luminance gradation corresponding to the gradation value of the image data,
In previous gradation value of outs image data, the second gradation value becomes the lowest light emission luminance in the state in which the light emitting element non when emission to become a first gradation value and the light emitting element emits light Except for a certain time, corrected image data corrected so as to reduce the gradation value of the image data is generated, and a second of the predetermined number of rows , excluding the specific row, is disposed in the second row . pixels, by the corrected image data, and a second display step of operating so as to lower correction display luminance gradation than the display luminance gradation of the first pixel,
A drive control method for a display device, comprising:
前記第1表示ステップは、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第(2k−1)行(k:自然数)に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する第1画像データにより、該第1画像データの階調値に応じた第1の輝度階調とするように動作させる第1輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第2k行に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する第2画像データにより、該第2画像データの階調値に応じた第2の輝度階調とするように動作させる第2輝度階調表示ステップと、を含み、
前記第2表示ステップは、
前記奇数フィールド期間に対応する期間において、前記表示パネルの第2k行又は第(2k−2)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第(2k−1)行に対応する前記第1画像データの階調値を低下させるように補正した第3画像データにより、該第3画像データの階調値に応じた、前記第1の輝度階調より低い第3の輝度階調とするように動作させる第3輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第(2k−1)行又は第(2k+1)行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第2k行に対応する前記第2画像データの階調値を低下させるように補正した第4画像データにより、該第4画像データの階調値に応じた、前記第2の輝度階調より低い第4の輝度階調とするように動作させる第4輝度階調表示ステップと、を含むことを特徴とする請求項8に記載の表示装置の駆動制御方法。 The image data has an odd field period and an even field period,
The first display step includes
In a period corresponding to the odd field period,
The display luminance gradation of the pixels arranged in the (2k-1) th row (k: natural number) of the display panel is determined by the first image data corresponding to the (2k-1) th row of the display panel. a first luminance gradation display step of operating to the first luminance gradation corresponding to the gradation value of the first image data,
During the period corresponding to the even field period, the display luminance gradation of the pixels arranged in the 2k rows of the display panel, the second image data corresponding to the 2k rows of the display panel, the second A second luminance gradation display step that operates to obtain a second luminance gradation according to the gradation value of the image data,
The second display step includes
In a period corresponding to the odd-numbered field period, the display luminance gradation of the pixel arranged in one of the 2k-th row or the (2k-2) -th row of the display panel is set to the (2k-1) -th display pixel. ) by the third image data corrected to reduce the tone value of the first image data corresponding to the row, according to the gradation value of the third image data, lower than the first luminance gradation first A third luminance gradation display step which is operated to obtain a luminance gradation of 3,
In a period corresponding to the even field period, the display luminance gradation of the pixel arranged in one of the (2k−1) th row or the (2k + 1) th row of the display panel is set to the second kth row of the display panel. corresponding to the fourth image data corrected to reduce the tone value of the second image data, corresponding to the gradation value of the fourth image data, the second fourth lower than the luminance gradation The display device drive control method according to claim 8 , further comprising: a fourth luminance gradation display step that operates to obtain luminance gradation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223090A JP5644337B2 (en) | 2010-09-30 | 2010-09-30 | Display device, drive control method thereof, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223090A JP5644337B2 (en) | 2010-09-30 | 2010-09-30 | Display device, drive control method thereof, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012078531A JP2012078531A (en) | 2012-04-19 |
JP5644337B2 true JP5644337B2 (en) | 2014-12-24 |
Family
ID=46238861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010223090A Expired - Fee Related JP5644337B2 (en) | 2010-09-30 | 2010-09-30 | Display device, drive control method thereof, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5644337B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4400401B2 (en) * | 2004-09-30 | 2010-01-20 | セイコーエプソン株式会社 | Electro-optical device, driving method thereof, and electronic apparatus |
JP4172495B2 (en) * | 2006-05-09 | 2008-10-29 | ソニー株式会社 | Image display device, signal processing device, image processing method, and computer program |
JP2007311963A (en) * | 2006-05-17 | 2007-11-29 | Sony Corp | Image display device, signal processor and image processing method, and computer program |
-
2010
- 2010-09-30 JP JP2010223090A patent/JP5644337B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012078531A (en) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110341B2 (en) | Display device and display driving method thereof | |
JP5240534B2 (en) | Display device and drive control method thereof | |
US8830147B2 (en) | Display apparatus and electronic device using the same | |
JP4743485B2 (en) | Display device and display driving method thereof | |
JP2008077034A (en) | Scan driver, scan signal driving method, and organic electroluminescence display having scan driver | |
JP2006330138A (en) | Display device and display driving method thereof | |
JP6781116B2 (en) | Display panels, display panel controls, and display devices | |
US11942042B2 (en) | Display device | |
KR101880330B1 (en) | Drive circuit, drive method, display device, and electronic device | |
US7538753B2 (en) | Display device and electronic apparatus | |
JP2007241012A (en) | Display device and drive control method thereof | |
KR102045210B1 (en) | Display device, display drive device, drive method, and electronic apparatus | |
US20060202632A1 (en) | Organic electroluminescent device, driving method thereof and electronic apparatus | |
JP5644337B2 (en) | Display device, drive control method thereof, and electronic apparatus | |
JP4780121B2 (en) | Display driving device, display device and display driving method thereof | |
US11107398B2 (en) | Selective pixel driver and display device including the same | |
JP2008134442A (en) | Active matrix type display device and display method | |
JP4753096B2 (en) | Display driving device, display device and display driving method thereof | |
JP2004294865A (en) | Display circuit | |
JP3915906B2 (en) | CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE | |
JP2005309304A (en) | Data line driving circuit, electro-optical device, and electronic equipment | |
JP2004163777A (en) | Display device and method for driving display device | |
JP2006084509A (en) | Display driving device and display device, and driving control method thereof | |
JP5077390B2 (en) | Display driving device, display device and display driving method thereof | |
JP2010085475A (en) | Display panel module and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5644337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |