JP5633234B2 - Semiconductor device drive circuit - Google Patents

Semiconductor device drive circuit Download PDF

Info

Publication number
JP5633234B2
JP5633234B2 JP2010177501A JP2010177501A JP5633234B2 JP 5633234 B2 JP5633234 B2 JP 5633234B2 JP 2010177501 A JP2010177501 A JP 2010177501A JP 2010177501 A JP2010177501 A JP 2010177501A JP 5633234 B2 JP5633234 B2 JP 5633234B2
Authority
JP
Japan
Prior art keywords
potential
voltage
switching element
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010177501A
Other languages
Japanese (ja)
Other versions
JP2012039752A (en
Inventor
明生 北原
明生 北原
伸幸 廣西
伸幸 廣西
裕司 佐々木
裕司 佐々木
幸輝 野武
幸輝 野武
裕二 高津
裕二 高津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2010177501A priority Critical patent/JP5633234B2/en
Publication of JP2012039752A publication Critical patent/JP2012039752A/en
Application granted granted Critical
Publication of JP5633234B2 publication Critical patent/JP5633234B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、回路のスイッチング等に用いられる半導体素子を駆動するための回路に関するものである。   The present invention relates to a circuit for driving a semiconductor element used for circuit switching or the like.

ＦＥＴ（電界効果トランジスタ）のような半導体素子は、給電ライン上でのスイッチングを必要とする電力変換回路（直流入力−交流出力、交流入力−直流出力、直流入力−直流出力、交流入力−交流出力）におけるスイッチングデバイスとして多用されている。このような半導体素子のスイッチングには、専用の電源を有する駆動回路が用いられる。   Semiconductor elements such as FETs (field effect transistors) are power conversion circuits that require switching on the power supply line (DC input-AC output, AC input-DC output, DC input-DC output, AC input-AC output). ) As a switching device. A driving circuit having a dedicated power source is used for switching such semiconductor elements.

例えば、高耐圧で大電流を流すことができる高速スイッチングが可能な半導体素子として知られている窒化ガリウム（ＧａＮ）を用いたＦＥＴには、デプレッション型ＦＥＴのものもある。デプレッション型ＦＥＴはノーマリーオンの特性を有しており、ゲート電圧が負のときにドレイン−ソース間がオフとなり、ゲート電圧がゼロ又は正のときにドレイン−ソース間がオンとなる。このようなデプレッション型ＦＥＴにおいては、主電源の投入と同時にドレイン−ソース間が短絡しないようにすることが好ましい。   For example, a depletion type FET is known as an FET using gallium nitride (GaN), which is known as a semiconductor device capable of high-speed switching that can flow a large current with a high breakdown voltage. The depletion type FET has normally-on characteristics. When the gate voltage is negative, the drain-source is turned off, and when the gate voltage is zero or positive, the drain-source is turned on. In such a depletion type FET, it is preferable that the drain-source is not short-circuited at the same time as the main power supply is turned on.

そこで、主電源と同時に電圧が確立する電源をゲートオフ用の電源とし、ゲートオン用の電源を制御電源から導入することで、制御電源のシャットダウン時に窒化ガリウムＦＥＴを確実にゲートオフさせるようにしたゲート駆動回路が提案されている（例えば、特許文献１）。   Therefore, a gate drive circuit that ensures that the gallium nitride FET is gated off when the control power supply is shut down by using the power supply for establishing the voltage simultaneously with the main power supply as the power supply for gate-off and introducing the power supply for gate-on from the control power supply. Has been proposed (for example, Patent Document 1).

特開２００４−２４２４７５号公報JP 2004-242475 A

ところで、例えば発電機で発電した電力の昇圧回路や降圧回路のように、電位が変動する給電ライン上で半導体素子をスイッチングさせる場合には、給電ラインの電位が変動しても半導体素子がスイッチングできるような駆動信号を駆動回路で生成しなければならない。その場合には、単なる定電圧電源を駆動回路の電源として使用することができず、より複雑な構成の電源を使用しなければならなくなる。そのような電源の使用は、駆動回路の大型化や消費電力の増大につながり、好ましいものではない。   By the way, when a semiconductor element is switched on a power supply line whose potential fluctuates, such as a booster circuit or a step-down circuit for power generated by a generator, the semiconductor element can be switched even if the potential of the power supply line fluctuates. Such a drive signal must be generated by a drive circuit. In that case, a simple constant voltage power supply cannot be used as the power supply for the drive circuit, and a power supply with a more complicated configuration must be used. Use of such a power supply leads to an increase in the size of the drive circuit and an increase in power consumption, which is not preferable.

本発明は前記事情に鑑みなされたもので、本発明の目的は、ｐチャネル型ＦＥＴやデプレッション型ＦＥＴのように、負電位の印加により導通状態となるノーマリーオン型の半導体素子の駆動に適した駆動回路を、専用の電源を用いずに実現することにある。   The present invention has been made in view of the above circumstances, and the object of the present invention is suitable for driving normally-on type semiconductor elements that become conductive when a negative potential is applied, such as p-channel FETs and depletion type FETs. This is to realize a drive circuit without using a dedicated power source.

上記目的を達成するため、請求項１に記載した本発明の半導体素子の駆動回路は、
電力変換回路の給電ライン上でオンオフするノーマリーオン型の半導体素子を駆動するための回路であって、
前記給電ラインに分岐接続された降圧用抵抗と、
前記降圧用抵抗と接地ラインとを接続するノーマリーオフ型のスイッチング素子と、
前記給電ラインの電圧を用いて生成した、前記降圧用抵抗の前記スイッチング素子側の接続端に現れる電位よりも高い電位のスイッチング用の駆動信号を、前記スイッチング素子に出力する補助駆動回路とを備えており、
前記スイッチング素子のスイッチングに伴い前記接続端に現れる電位の信号により、前記半導体素子を駆動する、
ことを特徴とする。 In order to achieve the above object, a drive circuit for a semiconductor device according to claim 1 of the present invention comprises:
A circuit for driving a normally-on semiconductor element that is turned on / off on a power supply line of a power conversion circuit,
A step-down resistor branchedly connected to the power supply line;
A normally-off type switching element connecting the step-down resistor and the ground line;
An auxiliary drive circuit that outputs to the switching element a switching drive signal generated using the voltage of the power supply line and having a higher potential than the potential appearing at the connection end of the step-down resistor on the switching element side And
The semiconductor element is driven by a potential signal that appears at the connection end when the switching element is switched.
It is characterized by that.

請求項１に記載した本発明の半導体素子の駆動回路によれば、スイッチング素子の高電位側（例えば、ｎチャネル型ＭＯＳＦＥＴの場合はソース）に対する降圧用抵抗の接続端の電位、即ち、給電ラインの電位から降圧用抵抗での電圧降下分を差し引いた電位と比較すると、補助駆動回路がスイッチング素子に出力する駆動信号はそれよりも高電位となる。したがって、補助駆動回路の駆動信号によってスイッチング素子はオンオフ制御される。   According to the semiconductor element drive circuit of the present invention described in claim 1, the potential of the connection end of the step-down resistor with respect to the high potential side of the switching element (for example, the source in the case of an n-channel MOSFET), that is, the feed line Compared with the potential obtained by subtracting the voltage drop at the step-down resistor from the potential, the drive signal output to the switching element by the auxiliary drive circuit is higher than that. Therefore, the switching element is on / off controlled by the drive signal of the auxiliary drive circuit.

そして、スイッチング素子のオン時には、降圧用抵抗の接続端の電位が接地電位となるので、接続端の電位と給電ラインの電位との差は、給電ラインの電位に負の符号を付けた負電圧となる。したがって、給電ラインの電位が変動しても、その電位に対して一定以上の電位差を有する負電圧の信号を、専用の電源を用いずに半導体素子に出力することができる。よって、ノーマリーオン型の半導体素子の駆動に適した駆動回路を、専用の電源を用いずに実現することができる。   When the switching element is turned on, the potential at the connection end of the step-down resistor becomes the ground potential. Therefore, the difference between the potential at the connection end and the potential of the feed line is a negative voltage obtained by adding a negative sign to the potential of the feed line. It becomes. Therefore, even if the potential of the power supply line fluctuates, a negative voltage signal having a certain potential difference or more with respect to the potential can be output to the semiconductor element without using a dedicated power source. Therefore, a driving circuit suitable for driving a normally-on type semiconductor element can be realized without using a dedicated power source.

また、請求項１に記載した本発明の半導体素子の駆動回路は、前記降圧用抵抗で生じる電圧降下量よりも降伏電圧が低いツェナーダイオードを、前記降圧用抵抗と並列に、前記給電ラインの電圧により逆方向バイアスされる向きで前記給電ラインに対して接続し、かつ、前記接続端と前記スイッチング素子との間に分圧用抵抗を直列に接続し、前記スイッチング素子のオン時に前記ツェナーダイオードの降伏電圧分だけ前記給電ラインの電位よりも低い電位で前記接続端に現れる信号により、前記半導体素子を駆動することを特徴とする。 The driving circuit of the semiconductor device of the present invention as set forth in claim 1, a pre-Symbol voltage drop Zener diode breakdown voltage is lower than that occurring in the step-down resistor, in parallel with the step-down resistor, the power supply line A voltage dividing resistor is connected in series between the connection end and the switching element in a direction reversely biased by a voltage , and when the switching element is turned on, the Zener diode The semiconductor element is driven by a signal that appears at the connection end at a potential lower than the potential of the power supply line by a breakdown voltage.

請求項１に記載した本発明の半導体素子の駆動回路によれば、降圧用抵抗と並列に、給電ラインの電圧により逆方向バイアスされる向きで給電ラインに対して接続したツェナーダイオードの降伏電圧が、ツェナーダイオードと並列に接続される降圧用抵抗で生じる電圧降下量よりも低い。そのため、スイッチング素子のオン時に降圧用抵抗のスイッチング素子に対する接続端には、給電ラインの電位よりもツェナーダイオードの降伏電圧分だけ低い電位が現れる。 According to the semiconductor element driving circuit of the first aspect of the present invention, the breakdown voltage of the Zener diode connected to the power supply line in the direction reversely biased by the voltage of the power supply line in parallel with the step-down resistor is This is lower than the voltage drop caused by the step-down resistor connected in parallel with the Zener diode. Therefore, when the switching element is turned on, a potential lower than the potential of the power supply line by the breakdown voltage of the Zener diode appears at the connection end of the step-down resistor with respect to the switching element.

したがって、給電ラインの電位の変動に影響されることなく、その電位に対して常に一定の電位差を有する負電圧の信号を、専用の電源を用いずに半導体素子に出力することができる。よって、ノーマリーオン型の半導体素子の駆動に適した駆動回路を、専用の電源を用いずに実現することができる。   Therefore, a negative voltage signal having a constant potential difference with respect to the potential can be output to the semiconductor element without using a dedicated power source without being affected by fluctuations in the potential of the power supply line. Therefore, a driving circuit suitable for driving a normally-on type semiconductor element can be realized without using a dedicated power source.

本発明の半導体素子の駆動回路によれば、負電位の印加により導通状態となるノーマリーオン型の半導体素子の駆動に適した駆動回路を、専用の電源を用いずに実現することができる。   According to the semiconductor element drive circuit of the present invention, a drive circuit suitable for driving a normally-on semiconductor element that is rendered conductive by application of a negative potential can be realized without using a dedicated power supply.

本発明の参考例に係る半導体素子の駆動回路により駆動されるｐチャネル型ＦＥＴを備えた降圧チョッパ回路を示す回路図である。It is a circuit diagram which shows the step-down chopper circuit provided with p channel type FET driven by the drive circuit of the semiconductor element based on the reference example of this invention. 本発明の参考例に係る半導体素子の駆動回路により駆動されるｎチャネル型のデプレッション型ＦＥＴを備えた降圧チョッパ回路を示す回路図である。FIG. 6 is a circuit diagram showing a step-down chopper circuit including an n-channel depletion type FET driven by a semiconductor element drive circuit according to a reference example of the present invention. 図１及び図２の補助駆動回路の概略構成を示す回路図である。FIG. 3 is a circuit diagram illustrating a schematic configuration of an auxiliary drive circuit of FIGS. 1 and 2. 図１及び図２の降圧チョッパ回路における各部の電位を示すタイミングチャートである。3 is a timing chart showing potentials of respective parts in the step-down chopper circuit of FIGS. 1 and 2. 本発明の一実施形態に係る半導体素子の駆動回路により駆動されるｐチャネル型ＦＥＴを備えた降圧チョッパ回路を示す回路図である。FIG. 3 is a circuit diagram showing a step-down chopper circuit including a p-channel FET driven by a semiconductor element drive circuit according to an embodiment of the present invention. 本発明の一実施形態に係る半導体素子の駆動回路により駆動されるｎチャネル型のデプレッション型ＦＥＴを備えた降圧チョッパ回路を示す回路図である。 1 is a circuit diagram illustrating a step-down chopper circuit including an n-channel depletion type FET driven by a semiconductor element drive circuit according to an embodiment of the present invention. 図５及び図６の降圧チョッパ回路における各部の電位を示すタイミングチャートである。FIG. 7 is a timing chart showing the potential of each part in the step-down chopper circuit of FIG. 5 and FIG. 6.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（参考例）
まず、図１乃至図４を参照して、本発明の参考例に係る半導体素子の駆動回路を備えた降圧チョッパ回路について説明する。なお、本参考例では、例えば発電機で発電した電力の電圧を降圧チョッパ回路によって降圧させるものとする。 ( Reference example )
First, a step-down chopper circuit including a semiconductor element driving circuit according to a reference example of the present invention will be described with reference to FIGS. In this reference example , for example , the voltage of power generated by a generator is stepped down by a step-down chopper circuit.

図１及び図２に示す参考例の降圧チョッパ回路１は、給電ラインＡと接地ラインＢとの間に入力される、交流成分を含む直流電圧Ｖｉを降圧して、直流電圧Ｖｏを出力するものである。そのために、降圧チョッパ回路１は、ゲート駆動回路３により駆動される高速スイッチング素子Ｓと、インダクタＬ及びコンデンサＣによるＬＣ回路と、逆流防止用のダイオードＤとを有している。このうち、ＬＣ回路とダイオードＤは、公知の降圧チョッパ回路において採用されているごく一般的な接続関係にあるので、ここでの詳説は省略する。 The step-down chopper circuit 1 of the reference example shown in FIGS. 1 and 2 steps down a DC voltage Vi including an AC component, which is input between the power supply line A and the ground line B, and outputs a DC voltage Vo. It is. Therefore, the step-down chopper circuit 1 includes a high-speed switching element S more driven to the gate driver circuit 3, an LC circuit with the inductor L and capacitor C, a diode D for preventing backflow. Among these, the LC circuit and the diode D are in a very general connection relationship employed in a known step-down chopper circuit, and thus detailed description thereof is omitted here.

高速スイッチング素子Ｓには、ノーマリーオン型の半導体素子が用いられている。具体的には、図１に示す降圧チョッパ回路１ではｐチャネル型ＦＥＴを用い、図２に示す降圧チョッパ回路１ではデプレッション型のｎチャネル型ＦＥＴを用いている。   As the high-speed switching element S, a normally-on type semiconductor element is used. Specifically, the step-down chopper circuit 1 shown in FIG. 1 uses a p-channel FET, and the step-down chopper circuit 1 shown in FIG. 2 uses a depletion type n-channel FET.

ゲート駆動回路３は、高速スイッチング素子Ｓのソース電位Ｖｓを降圧し駆動信号ＶＧｏとしてゲートＧに印加するために、図１に示す降圧チョッパ回路１では高速スイッチング素子Ｓよりも交流成分を含む直流電圧Ｖｉの入力側に設けられ、図２に示す降圧チョッパ回路１では高速スイッチング素子Ｓよりも直流電圧Ｖｏの出力側に設けられる。 Since the gate drive circuit 3 steps down the source potential Vs of the high speed switching element S and applies it to the gate G as the drive signal V Go , the step-down chopper circuit 1 shown in FIG. Provided on the input side of the voltage Vi, and in the step-down chopper circuit 1 shown in FIG.

ゲート駆動回路３は、給電ラインＡに分岐接続された降圧用抵抗Ｒ１と、この降圧用抵抗Ｒ１と接地ラインＢとを接続するノーマリーオフ型のｎチャネル型ＭＯＳＦＥＴ（以下、「ｎＭＯＳＦＥＴ」と略記する。）５と、給電ラインＡの電圧（高速スイッチング素子Ｓよりも交流成分を含む直流電圧Ｖｉの入力側の電位）を用いて生成したスイッチング用の駆動信号を、ｎＭＯＳＦＥＴ５のゲートＧに出力する補助駆動回路７とを備えている。 The gate drive circuit 3 includes a step-down resistor R1 that is branched-connected to the power supply line A, and a normally-off type n-channel MOSFET (hereinafter referred to as “nMOSFET”) that connects the step-down resistor R1 and the ground line B. referred that.) 5 and a driving signal for the switching generated by using the voltage of the power supply line a (input side potential of the DC voltage Vi which contain AC faster than switching element S), the output to the gate G of nMOSFET5 An auxiliary drive circuit 7 is provided.

補助駆動回路７は、図３に示すように、ＤＣ−ＤＣコンバータ７１とマイクロコンピュータ７３と電圧センサ７５とを有している。ＤＣ−ＤＣコンバータ７１は、入力側の交流成分を含む直流電圧Ｖｉから定電圧Ｖｉ２を生成してマイクロコンピュータ７３に供給する。マイクロコンピュータ７３は、駆動信号ＶＧｉを生成してｎＭＯＳＦＥＴ５のゲートＧに出力する。電圧センサ７５は、例えば、降圧チョッパ回路１の出力である直流電圧Ｖｏを分圧する等して直流電圧Ｖｏの電圧値に対応する電位のアナログ信号を生成し、マイクロコンピュータ７３に出力する。 As shown in FIG. 3, the auxiliary drive circuit 7 includes a DC-DC converter 71, a microcomputer 73, and a voltage sensor 75. The DC-DC converter 71 generates a constant voltage Vi2 from the DC voltage Vi including the AC component on the input side and supplies the constant voltage Vi2 to the microcomputer 73. The microcomputer 73 generates a drive signal V Gi and outputs it to the gate G of the nMOSFET 5. The voltage sensor 75 generates an analog signal having a potential corresponding to the voltage value of the DC voltage Vo by, for example, dividing the DC voltage Vo that is the output of the step-down chopper circuit 1 and outputs the analog signal to the microcomputer 73.

マイクロコンピュータ７３は、電圧センサ７５からのアナログ信号をデジタル変換するＡ／Ｄコンバータ７３ａと、Ａ／Ｄコンバータ７３ａからのデジタル値が入力されるＣＰＵ７３ｂと、ＣＰＵ７３ｂの制御により信号レベルが「Ｈ」レベルと「Ｌ」レベルとに周期的に切り換わる駆動信号ＶＧｉを生成し出力ポートから出力するディスクリート機能部７３ｃとを有している。 The microcomputer 73 has an A / D converter 73a for digitally converting an analog signal from the voltage sensor 75, a CPU 73b to which a digital value is input from the A / D converter 73a, and a signal level of “H” level under the control of the CPU 73b. And a discrete function unit 73c that generates a drive signal V Gi that periodically switches to the “L” level and outputs it from the output port.

ＣＰＵ７３ｂは、電圧センサ７５からＡ／Ｄコンバータ７５ａを介して入力されるデジタル値、つまり、直流電圧Ｖｏの電圧値に応じて決定したデューティー比で、ディスクリート機能部７３ｃが出力する駆動信号ＶＧｉの信号レベルを「Ｈ」レベルと「Ｌ」レベルとの相互間で切り換えさせる。 The CPU 73b receives the drive signal V Gi output from the discrete function unit 73c at a duty ratio determined according to the digital value input from the voltage sensor 75 via the A / D converter 75a, that is, the voltage value of the DC voltage Vo. The signal level is switched between “H” level and “L” level.

このような構成により補助駆動回路７のマイクロコンピュータ７３は、ｎＭＯＳＦＥＴ５のドレインＤに対する降圧用抵抗Ｒ１の接続端ａに現れる電位よりも高い電位のスイッチング用の駆動信号ＶＧｉを、ｎＭＯＳＦＥＴ５のゲートＧに出力する。 With such a configuration, the microcomputer 73 of the auxiliary drive circuit 7 supplies the gate G of the nMOSFET 5 with the switching drive signal V Gi having a higher potential than the potential appearing at the connection terminal a of the step-down resistor R1 with respect to the drain D of the nMOSFET 5. Output.

以上の構成による参考例の降圧チョッパ回路１においては、不図示の発電機から入力される交流成分を含む直流電圧Ｖｉが周期的に変化するので、図４（ａ）のタイミングチャートに示すように、高速スイッチング素子Ｓのソース電位Ｖｓも周期的に変化する。このソース電位Ｖｓから補助駆動回路７で生成されるｎＭＯＳＦＥＴ５の駆動信号ＶGiは、高速スイッチング素子Ｓをオンオフさせるタイミングに合わせた周期の、図４（ｂ）のタイミングチャートに示すようなパルス信号となる。 In the step-down chopper circuit 1 of the reference example having the above configuration, since the DC voltage Vi including an AC component input from a generator (not shown) periodically changes, as shown in the timing chart of FIG. The source potential Vs of the high-speed switching element S also changes periodically. The drive signal V Gi of the nMOSFET 5 generated from the source potential Vs by the auxiliary drive circuit 7 is a pulse signal as shown in the timing chart of FIG. Become.

そして、ｎＭＯＳＦＥＴ５のゲート電位は、駆動信号ＶＧｉのオフ時に接地電位（０Ｖ）となり、駆動信号ＶＧｉのオン時には降圧用抵抗Ｒ１の接続端ａに現れる電位よりも高い電位、即ち、ｎＭＯＳＦＥＴ５のオン電圧ＶＧＳＯＮよりも高い電位となる。したがって、ｎＭＯＳＦＥＴ５は、駆動信号ＶＧｉのオン時にオンとなり、駆動信号ＶＧｉのオフ時にオフとなる。 The gate potential of the nMOSFET 5 becomes the ground potential (0 V) when the drive signal V Gi is turned off, and the potential higher than the potential appearing at the connection terminal a of the step-down resistor R1 when the drive signal V Gi is turned on, that is, the nMOSFET 5 is turned on. The potential becomes higher than the voltage V GSON . Therefore, the nMOSFET 5 is turned on when the drive signal V Gi is turned on and turned off when the drive signal V Gi is turned off.

ｎＭＯＳＦＥＴ５がオンすると、ｎＭＯＳＦＥＴ５のドレインＤ−ソースＳ間が導通状態となるので、ｎＭＯＳＦＥＴ５のドレイン電位ＶＤ が接地電位（０Ｖ）となる。このため、ｎＭＯＳＦＥＴ５のドレインＤに接続される降圧用抵抗Ｒ１の接続端ａの電位も接地電位（０Ｖ）となる。 When the nMOSFET 5 is turned on, the drain D-source S of the nMOSFET 5 becomes conductive, so that the drain potential V D of the nMOSFET 5 becomes the ground potential (0 V). For this reason, the potential of the connection terminal a of the step-down resistor R1 connected to the drain D of the nMOSFET 5 is also the ground potential (0 V).

一方、ｎＭＯＳＦＥＴ５がオフすると、ｎＭＯＳＦＥＴ５のドレイン−ソース間が非導通状態となるので、ｎＭＯＳＦＥＴ５のドレイン電位ＶＤ と降圧用抵抗Ｒ１の接続端ａの電位とが、高速スイッチング素子Ｓのソース電位Ｖｓとなる。 On the other hand, when NMOSFET5 is turned off, the drain of NMOSFET5 - because between the source is turned off, the drain potential V D of NMOSFET5 the potential of the connection end a of the step-down resistor R1 is the source potential Vs of the high-speed switching element S Become.

したがって、ゲート駆動回路３が高速スイッチング素子ＳのゲートＧに出力する駆動信号ＶＧｏの電位は、図４（ｃ）のタイミングチャートに示すように、ｎＭＯＳＦＥＴ５がオンの間は接地電位（０Ｖ）となり、ｎＭＯＳＦＥＴ５がオフの間は、高速スイッチング素子Ｓのソース電位Ｖｓとなる。 Therefore, the potential of the drive signal V Go output from the gate drive circuit 3 to the gate G of the high-speed switching element S is the ground potential (0 V) while the nMOSFET 5 is on, as shown in the timing chart of FIG. While the nMOSFET 5 is off, the source potential Vs of the high-speed switching element S is obtained.

このため、高速スイッチング素子Ｓのゲート−ソース間電圧ＶＧＳは、図４（ｄ）のタイミングチャートに示すように、ゲート駆動回路３の駆動信号ＶＧｏが接地電位（０Ｖ）の間は、ソース電位Ｖｓの符号を反転させた−Ｖｓとなり、駆動信号ＶＧｏが高速スイッチング素子Ｓのソース電位Ｖｓの間は、接地電位（０Ｖ）となる。 For this reason, the gate-source voltage V GS of the high-speed switching element S is equal to the source voltage while the drive signal V Go of the gate drive circuit 3 is at the ground potential (0 V) as shown in the timing chart of FIG. The sign of the potential Vs is inverted to −Vs, and the ground potential (0 V) is maintained while the drive signal V Go is between the source potential Vs of the high-speed switching element S.

したがって、高速スイッチング素子Ｓは、ゲート駆動回路３の駆動信号ＶＧｏが接地電位（０Ｖ）であるとオンとなり、駆動信号ＶＧｏが負の電位（−Ｖｓ）であるとオフになる。 Therefore, high-speed switching element S, the driving signal V Go of the gate drive circuit 3 is turned on and the ground potential (0V), the driving signal V Go is turned off and a negative potential (-Vs).

なお、参考例の降圧チョッパ回路１では、入力側の交流成分を含む直流電圧Ｖｉの電位が周期的に変動するのに合わせて、ゲート駆動回路３の駆動信号ＶGoが接地電位（０Ｖ）であるときの、高速スイッチング素子Ｓのゲート−ソース間電圧ＶGSも周期的に変化する。したがって、高速スイッチング素子Ｓのソース電位Ｖｓや入力側の交流成分を含む直流電圧Ｖｉの変動が、ゲート−ソース間電圧ＶGSが変動許容範囲に収まる程度のものである場合は、本実施形態の降圧チョッパ回路１を利用することができる。 In the step-down chopper circuit 1 of the reference example , the drive signal V Go of the gate drive circuit 3 is at the ground potential (0 V) as the potential of the DC voltage Vi including the AC component on the input side periodically varies. At some time, the gate-source voltage V GS of the high-speed switching element S also periodically changes. Therefore, when the fluctuation of the DC voltage Vi including the source potential Vs of the high-speed switching element S and the AC component on the input side is such that the gate-source voltage V GS is within the fluctuation allowable range, The step-down chopper circuit 1 can be used.

このように構成した参考例の降圧チョッパ回路１によれば、給電ラインＡの電位（交流成分を含む直流電圧Ｖｉ及び高速スイッチング素子Ｓのソース電位Ｖｓ）が変動しても、その電位に対して一定以上の電位差を有する負電圧の信号を、専用の電源を用いずにゲート駆動回路３により高速スイッチング素子ＳのゲートＧに出力することができる。よって、図１のｐチャネル型ＦＥＴや図２デプレッション型のｎチャネル型ＦＥＴのような、ノーマリーオン型の半導体素子を高速スイッチング素子Ｓとして用いた場合に、その駆動に適したゲート駆動回路３を、専用の電源を用いずに実現することができる。 According to the step-down chopper circuit 1 of the reference example configured as described above, even if the potential of the power supply line A (the DC voltage Vi including the AC component and the source potential Vs of the high-speed switching element S) fluctuates, A negative voltage signal having a potential difference of a certain level or more can be output to the gate G of the high-speed switching element S by the gate drive circuit 3 without using a dedicated power source. Therefore, when a normally-on semiconductor element such as the p-channel FET of FIG. 1 or the depletion-type n-channel FET of FIG. 2 is used as the high-speed switching element S, the gate drive circuit 3 suitable for driving the gate drive circuit 3 Can be realized without using a dedicated power source.

（実施形態）
次に、図５乃至図７を参照して、本発明の一実施形態に係る半導体素子の駆動回路を備えた降圧チョッパ回路について説明する。本実施形態でも、降圧チョッパ回路によって電圧を降圧させる電力は、例えば発電機で発電した電力であるものとする。 (Implementation form)
Next, a step-down chopper circuit including a semiconductor element drive circuit according to an embodiment of the present invention will be described with reference to FIGS. Also in the present embodiment, the power for stepping down the voltage by the step-down chopper circuit is, for example, power generated by a generator.

図５及び図６に示す実施形態の降圧チョッパ回路１Ａ（請求項中の電力変換回路に相当）は、ゲート駆動回路３Ａ（請求項中の半導体素子の駆動回路に相当）の構成が第１実施形態の降圧チョッパ回路１と異なっている。即ち、本実施形態の降圧チョッパ回路１Ａにおけるゲート駆動回路３Ａでは、降圧用抵抗Ｒ１と並列にツェナーダイオードＺを接続し、かつ、降圧用抵抗Ｒ１の接続端ａとｎＭＯＳＦＥＴ５（請求項中のスイッチング素子に相当）のドレインＤとの間に分圧用抵抗Ｒ２を直列に接続している。なお、ツェナーダイオードＺの降伏電圧Ｖｚは、降圧用抵抗Ｒ１における電圧降下量よりも低い。 Step-down chopper circuit 1A of shows to implementation embodiments in FIGS. 5 and 6 (corresponding to the power conversion circuit in claims), the configuration of the gate driver circuit 3 A (corresponding to a drive circuit of a semiconductor device in the claims) This is different from the step-down chopper circuit 1 of the first embodiment. That is, in the gate drive circuit 3A in the step-down chopper circuit 1A of the present embodiment, a Zener diode Z is connected in parallel with the step-down resistor R1, and the connection terminal a of the step-down resistor R1 and the nMOSFET 5 (switching in claims) A voltage dividing resistor R2 is connected in series with the drain D corresponding to the element . The breakdown voltage Vz of the Zener diode Z is lower than the voltage drop amount in the step-down resistor R1.

したがって、降圧用抵抗Ｒ１の抵抗値をｒ１、分圧用抵抗Ｒ２の抵抗値をｒ２とした場合、ツェナーダイオードＺの降伏電圧Ｖｚは、
｛ｒ１／（ｒ１＋ｒ２）｝Ｖｓ＞Ｖｚ
の関係が成立する値となっている。 Therefore, when the resistance value of the step-down resistor R1 is r1, and the resistance value of the voltage dividing resistor R2 is r2, the breakdown voltage Vz of the Zener diode Z is
{R1 / (r1 + r2)} Vs> Vz
It is a value that holds the relationship.

以上の構成による本実施形態の降圧チョッパ回路１Ａにおける高速スイッチング素子Ｓ（請求項中の半導体素子に相当）のソース電位Ｖｓや補助駆動回路７が生成するｎＭＯＳＦＥＴ５の駆動信号ＶGiは、図７（ａ），（ｂ）に示すように、図４（ａ），（ｂ）に示す参考例の降圧チョッパ回路１における高速スイッチング素子Ｓのソース電位Ｖｓや補助駆動回路７が生成するｎＭＯＳＦＥＴ５の駆動信号ＶGiと同じである。したがって、ｎＭＯＳＦＥＴ５のドレインＤ−ソースＳ間は、駆動信号ＶGiのオン時にオンとなり、オフ時にオフとなる。 The source potential Vs of the high-speed switching element S (corresponding to the semiconductor element in the claims) and the drive signal V Gi of the nMOSFET 5 generated by the auxiliary drive circuit 7 in the step-down chopper circuit 1A of the present embodiment configured as described above are shown in FIG. As shown in a) and (b), the source potential Vs of the high-speed switching element S in the step-down chopper circuit 1 of the reference example shown in FIGS. 4A and 4B and the drive signal of the nMOSFET 5 generated by the auxiliary drive circuit 7 Same as V Gi . Therefore, the drain D-source S of the nMOSFET 5 is turned on when the drive signal V Gi is turned on and turned off when the drive signal V Gi is turned off.

そして、ｎＭＯＳＦＥＴ５がオンすると、ｎＭＯＳＦＥＴ５のドレインＤ−ソースＳ間が導通状態となるので、ツェナーダイオードＺのアノードの電位、つまり、分圧用抵抗Ｒ２に対する降圧用抵抗Ｒ１の接続端ａの電位が、高速スイッチング素子Ｓのソース電位ＶｓからツェナーダイオードＺの降伏電圧Ｖｚ分だけ電圧降下した電位となる。   When the nMOSFET 5 is turned on, the drain D and the source S of the nMOSFET 5 are in a conductive state. Therefore, the potential of the anode of the Zener diode Z, that is, the potential of the connection terminal a of the step-down resistor R1 with respect to the voltage dividing resistor R2 is high. The voltage drops from the source potential Vs of the switching element S by the breakdown voltage Vz of the Zener diode Z.

一方、ｎＭＯＳＦＥＴ５がオフすると、ｎＭＯＳＦＥＴ５のドレイン−ソース間が非導通状態となるので、ｎＭＯＳＦＥＴ５のドレイン電位ＶＤ と降圧用抵抗Ｒ１の接続端ａの電位とが、高速スイッチング素子Ｓのソース電位Ｖｓとなる。   On the other hand, when the nMOSFET 5 is turned off, the drain-source of the nMOSFET 5 becomes non-conductive, so that the drain potential VD of the nMOSFET 5 and the potential of the connection terminal a of the step-down resistor R1 become the source potential Vs of the high-speed switching element S. .

したがって、ゲート駆動回路３Ａが高速スイッチング素子ＳのゲートＧに出力する駆動信号ＶＧｏの電位は、図７（ｃ）のタイミングチャートに示すように、ｎＭＯＳＦＥＴ５のがオンの間は、高速スイッチング素子Ｓのソース電位ＶｓからツェナーダイオードＺの降伏電圧Ｖｚ分だけ電圧降下した電位（Ｖｓ−Ｖｚ）となり、ｎＭＯＳＦＥＴ５がオフの間は、高速スイッチング素子Ｓのソース電位Ｖｓとなる。 Therefore, the potential of the drive signal V Go output from the gate drive circuit 3A to the gate G of the high-speed switching element S is high-speed switching element S while the nMOSFET 5 is on as shown in the timing chart of FIG. The potential drops from the source potential Vs of the zener diode Z by the breakdown voltage Vz (Vs−Vz), and becomes the source potential Vs of the high-speed switching element S while the nMOSFET 5 is off.

このため、高速スイッチング素子Ｓのゲート−ソース間電圧ＶＧＳは、図４（ｄ）のタイミングチャートに示すように、ゲート駆動回路３Ａの駆動信号ＶＧｏが、ソース電位Ｖｓから降伏電圧Ｖｚ分だけ電圧降下した電位（Ｖｓ−Ｖｚ）の間は、降伏電圧Ｖｚの符号を反転させた−Ｖｚとなり、駆動信号ＶＧｏが高速スイッチング素子Ｓソース電位Ｖｓの間は、接地電位（０Ｖ）となる。 Therefore, the gate-source voltage V GS of the high-speed switching element S is equal to the breakdown voltage Vz of the drive signal V Go of the gate drive circuit 3A from the source potential Vs as shown in the timing chart of FIG. During the voltage drop potential (Vs−Vz), −Vz is obtained by reversing the sign of the breakdown voltage Vz, and when the drive signal V Go is the high-speed switching element S source potential Vs, the potential is the ground potential (0V).

したがって、高速スイッチング素子Ｓは、ゲート駆動回路３Ａの駆動信号ＶＧｏが接地電位（０Ｖ）であるとオンとなり、駆動信号ＶＧｏが負の電位（−Ｖｚ）であるとオフになる。 Therefore, high-speed switching element S, the driving signal V Go of the gate drive circuit 3A is turned on and the ground potential (0V), the driving signal V Go is turned off and a negative potential (-Vz).

なお、本実施形態の降圧チョッパ回路１Ａでは、入力側の交流成分を含む直流電圧Ｖｉの電位が周期的に変動するものの、ゲート駆動回路３Ａの駆動信号ＶＧｏの電位がソース電位Ｖｓから降伏電圧Ｖｚ分だけ電圧降下した電位（Ｖｓ−Ｖｚ）であるときの、高速スイッチング素子Ｓのゲート−ソース間電圧ＶＧＳは、降伏電圧Ｖｚの符号を反転させたーＶｚのまま一定である。したがって、高速スイッチング素子Ｓのソース電位Ｖｓの変動、ひいては、入力側の交流成分を含む直流電圧Ｖｉの変動が、どのような程度であっても、本実施形態の降圧チョッパ回路１Ａを利用することができる。 In the step-down chopper circuit 1A of the present embodiment, the potential of the DC voltage Vi including the AC component on the input side periodically varies, but the potential of the drive signal V Go of the gate drive circuit 3A is the breakdown voltage from the source potential Vs. The gate-source voltage V GS of the high-speed switching element S when the potential drops by Vz (Vs−Vz) is constant at −Vz obtained by inverting the sign of the breakdown voltage Vz. Therefore, the step-down chopper circuit 1A according to the present embodiment is used regardless of the fluctuation of the source potential Vs of the high-speed switching element S, and hence the fluctuation of the DC voltage Vi including the AC component on the input side. Can do.

このように構成した本実施形態の降圧チョッパ回路１Ａによっても、参考例の降圧チョッパ回路１と同様の効果を得ることができる。しかも、高速スイッチング素子Ｓのソース電位Ｖｓや入力側の交流成分を含む直流電圧Ｖｉが変動しても、ゲート駆動回路３Ａの駆動信号の電位が変動しない。そのため、高速スイッチング素子Ｓのソース電位Ｖｓや入力側の交流成分を含む直流電圧Ｖｉが変動するか否かに拘わらず、その電位に対して常に一定の電位差を有する負電圧の信号を、専用の電源を用いずにゲート駆動回路３Ａにより高速スイッチング素子ＳのゲートＧに出力することができる。よって、図１のｐチャネル型ＦＥＴや図２デプレッション型のｎチャネル型ＦＥＴのような、ノーマリーオン型の半導体素子を高速スイッチング素子Ｓとして用いた場合に、その駆動に適したゲート駆動回路３Ａを、専用の電源を用いずに実現することができる。 The same effect as the step-down chopper circuit 1 of the reference example can be obtained by the step-down chopper circuit 1A of the present embodiment configured as described above. Moreover, even if the source potential Vs of the high-speed switching element S or the DC voltage Vi including the AC component on the input side fluctuates, the potential of the drive signal of the gate drive circuit 3A does not fluctuate. Therefore, regardless of whether or not the source potential Vs of the high-speed switching element S and the DC voltage Vi including the AC component on the input side fluctuate, a negative voltage signal always having a constant potential difference with respect to the potential is used. The power can be output to the gate G of the high-speed switching element S by the gate drive circuit 3A without using a power source. Therefore, when a normally-on semiconductor element such as the p-channel FET of FIG. 1 or the depletion-type n-channel FET of FIG. 2 is used as the high-speed switching element S, the gate drive circuit 3A suitable for driving the gate drive circuit 3A Can be realized without using a dedicated power source.

ちなみに、上述した実施形態の降圧チョッパ回路１Ａでは、入力側の交流成分を含む直流電圧Ｖｉの電位が補助駆動回路７の定電圧電源からマイクロコンピュータに供給する定電圧に満たない間は、補助駆動回路７が作動せず、ｎＭＯＳＦＥＴ５のゲートＧに対する駆動信号ＶGiの出力が行わない。しかし、入力側の交流成分を含む直流電圧Ｖｉの電位が出力側で所望される直流電圧Ｖｏの電位を超えるまでは、降圧チョッパ回路１Ａによって入力側の交流成分を含む直流電圧Ｖｉを降圧させる必要がない。しかも、出力側で所望される直流電圧Ｖｏの電位はマイクロコンピュータに供給する定電圧よりも高い。そのため、入力側の交流成分を含む直流電圧Ｖｉの電位が低い間補助駆動回路７が作動しなくても、何ら問題はない。 Incidentally, the step-down chopper circuits 1 A of implementation described above, while the potential of the DC voltage Vi which includes an AC component of the input side is less than the constant voltage supplied to the microcomputer from the constant-voltage power supply of the auxiliary driving circuit 7 The auxiliary drive circuit 7 does not operate, and the drive signal V Gi is not output to the gate G of the nMOSFET 5. However, it is necessary to step down the DC voltage Vi including the AC component on the input side by the step-down chopper circuit 1A until the potential of the DC voltage Vi including the AC component on the input side exceeds the potential of the DC voltage Vo desired on the output side. There is no. Moreover, the potential of the DC voltage Vo desired on the output side is higher than the constant voltage supplied to the microcomputer. Therefore, there is no problem even if the auxiliary drive circuit 7 does not operate while the potential of the DC voltage Vi including the AC component on the input side is low.

なお、上述した実施形態では、降圧チョッパ回路１Ａの高速スイッチング素子Ｓのゲート駆動回路３に本発明を適用した場合について説明した。しかし、本発明は、電力変換回路（直流入力−交流出力、交流入力−直流出力、直流入力−直流出力、交流入力−交流出力）におけるスイッチングを必要とする給電ライン上でオンオフする、ノーマリーオン型の半導体素子を駆動するための回路の全般に、広く適用可能である。 In the implementation described above, a case was described in which the present invention is applied to the gate driving circuit 3 of the high-speed switching element S of the step-down chopper circuits 1 A. However, the present invention normally turns on and off on a power supply line that requires switching in a power conversion circuit (DC input-AC output, AC input-DC output, DC input-DC output, AC input-AC output). The present invention can be widely applied to all circuits for driving a semiconductor device of a type.

１ 降圧チョッパ回路
１Ａ 降圧チョッパ回路
３ ゲート駆動回路
３Ａ ゲート駆動回路
５ ｎＭＯＳＦＥＴ
７ 補助駆動回路
７１ ＤＣ−ＤＣコンバータ
７３ マイクロコンピュータ
７３ａ Ａ／Ｄコンバータ
７３ｂ ＣＰＵ
７３ｃ ディスクリート機能部
７５ 電圧センサ
Ａ 給電ライン
ａ 接続端
Ｂ 接地ライン
Ｃ コンデンサ
Ｄ ダイオード
Ｌ インダクタ
Ｒ１ 降圧用抵抗
Ｒ２ 分圧用抵抗
Ｓ 高速スイッチング素子
Ｖｉ 直流電圧
Ｖｏ 直流電圧
Ｚ ツェナーダイオード DESCRIPTION OF SYMBOLS 1 Step-down chopper circuit 1A Step-down chopper circuit 3 Gate drive circuit 3A Gate drive circuit 5 nMOSFET
7 Auxiliary drive circuit 71 DC-DC converter 73 Microcomputer 73a A / D converter 73b CPU
73c Discrete Function Unit 75 Voltage Sensor A Power Supply Line a Connection End B Ground Line C Capacitor D Diode L Inductor R1 Step-down Resistance R2 Voltage Dividing Resistor S High Speed Switching Element Vi DC Voltage Vo DC Voltage Z Zener Diode

Claims (1)

電力変換回路の給電ライン上でオンオフするノーマリーオン型の半導体素子を駆動するための回路であって、
前記給電ラインに分岐接続された降圧用抵抗と、
前記降圧用抵抗と接地ラインとを接続するノーマリーオフ型のスイッチング素子と、
前記給電ラインの電圧を用いて生成した、前記降圧用抵抗の前記スイッチング素子側の接続端に現れる電位よりも高い電位のスイッチング用の駆動信号を、前記スイッチング素子に出力する補助駆動回路と、
前記降圧用抵抗と並列に、前記給電ラインの電圧により逆方向バイアスされる向きで前記給電ラインに対して接続された、前記降圧用抵抗で生じる電圧降下量よりも降伏電圧が低いツェナーダイオードと、
前記接続端と前記スイッチング素子との間に直列接続された分圧用抵抗とを備えており、
前記スイッチング素子のオン時に前記ツェナーダイオードの降伏電圧分だけ前記給電ラインの電位よりも低い電位で前記接続端に現れる信号により、前記半導体素子を駆動する、
ことを特徴とする半導体素子の駆動回路。 A circuit for driving a normally-on semiconductor element that is turned on / off on a power supply line of a power conversion circuit,
A step-down resistor branchedly connected to the power supply line;
A normally-off type switching element connecting the step-down resistor and the ground line;
An auxiliary drive circuit that outputs to the switching element a switching drive signal that is generated using the voltage of the power supply line and has a higher potential than the potential that appears at the connection end of the step-down resistor on the switching element side ;
In parallel with the step-down resistor, a Zener diode connected to the power supply line in a direction reverse-biased by the voltage of the power supply line and having a breakdown voltage lower than the amount of voltage drop caused by the step-down resistor,
A voltage dividing resistor connected in series between the connection end and the switching element;
The semiconductor element is driven by a signal that appears at the connection end at a potential lower than the potential of the power supply line by the breakdown voltage of the Zener diode when the switching element is turned on .
A drive circuit for a semiconductor element.
JP2010177501A 2010-08-06 2010-08-06 Semiconductor device drive circuit Active JP5633234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177501A JP5633234B2 (en) 2010-08-06 2010-08-06 Semiconductor device drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177501A JP5633234B2 (en) 2010-08-06 2010-08-06 Semiconductor device drive circuit

Publications (2)

Publication Number Publication Date
JP2012039752A JP2012039752A (en) 2012-02-23
JP5633234B2 true JP5633234B2 (en) 2014-12-03

Family

ID=45851118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177501A Active JP5633234B2 (en) 2010-08-06 2010-08-06 Semiconductor device drive circuit

Country Status (1)

Country Link
JP (1) JP5633234B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696699B2 (en) * 2005-06-06 2011-06-08 パナソニック株式会社 Step-down DC / DC converter and door phone device
JP2007288992A (en) * 2006-03-20 2007-11-01 Hitachi Ltd Semiconductor circuit
JP2008257525A (en) * 2007-04-05 2008-10-23 Denso Corp Power unit

Also Published As

Publication number Publication date
JP2012039752A (en) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5008042B2 (en) Semiconductor device
US7116153B2 (en) Circuit for driving a depletion-type JFET
EP2128984B1 (en) Rectifier
US9584115B2 (en) Duty cycle-controlled load switch
US20170012626A1 (en) Bipolar gate driver
US9054583B2 (en) Power-supply apparatus
US9954519B2 (en) Electronic switch, and corresponding device and method
US9595967B2 (en) Level shift circuit and driver circuit
US20080018311A1 (en) Level Shift Circuit And Switching Regulator Therewith
US7554366B2 (en) CMOS driving circuit
US20180219483A1 (en) Power Supply Protection Circuit
JP6458659B2 (en) Driving device for switching element
JP2007201595A (en) Drive device
US20090167419A1 (en) Voltage converting circuit
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
JP5633234B2 (en) Semiconductor device drive circuit
US10020804B2 (en) Output stage buffer circuit
US11196421B2 (en) Logic circuit and circuit chip
EP3509216B1 (en) Level shift device and ic device
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
US9882490B2 (en) Parallel high side switches for a buck converter
US20100264894A1 (en) Switch driving circuit
WO2017065220A1 (en) Dc/dc converter, control circuit therefor, and system power supply
JP4501497B2 (en) Gate drive circuit
JP2005159542A (en) Bridge type drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R151 Written notification of patent or utility model registration

Ref document number: 5633234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250