JP5623150B2 - 電子機器及びその制御方法 - Google Patents
電子機器及びその制御方法 Download PDFInfo
- Publication number
- JP5623150B2 JP5623150B2 JP2010139941A JP2010139941A JP5623150B2 JP 5623150 B2 JP5623150 B2 JP 5623150B2 JP 2010139941 A JP2010139941 A JP 2010139941A JP 2010139941 A JP2010139941 A JP 2010139941A JP 5623150 B2 JP5623150 B2 JP 5623150B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- burst length
- bus master
- data
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Bus Control (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
リアルタイム処理の開始要求に応じてリアルタイム処理を行う処理手段と、
バスと、
前記処理手段からのデータを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間でデータの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラによりデータの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段とを備え、
前記制御手段は、前記処理手段による前記リアルタイム処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、前記処理手段による前記リアルタイム処理が開始された場合、前記リアルタイム処理の開始要求を受け付けたときに発行済みのリクエストによるデータの転送が完了した後、前記所定のバスマスタにおける転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更することを特徴とする。
撮像手段と、
バスと、
前記撮像手段により得られた画像データを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間で画像データの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラにより画像データの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段とを備え、
前記制御手段は、前記撮像手段による連写処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、連写開始の要求により前記撮像手段による連写処理が開始された場合、前記連写開始の要求を受け付けたときに発行済みのリクエストによる画像データの転送が完了した後、前記所定のバスマスタの転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更することを特徴とする。
図1は、実施形態1の電子機器の一例であるデジタルカメラにおけるバスシステムの構成を説明するブロック図である。以下、図1について説明をする。
次に、実施形態2として、撮像処理と現像処理とが同時に動作する例を説明する。本実施形態における撮像装置の構成は図1に示すのと同様である。また、撮像処理、及び現像処理についても、実施形態1で説明した処理と同様である。実施形態2における撮像処理でも、実施形態1と同様に連写を行う。撮像画像データは、外部メモリ(SDRAM)113に随時保持される。
上述の実施形態1及び2では、特定処理のリアルタイム性を保証するため、スレーブ応答時間を削減する目的でリアルタイム性の高いバスマスタ以外のバスマスタのバースト長の変更を行った。ところが、昨今のデジタルカメラでは、リアルタイム性を保証する処理が多岐にわたり、各々について、同様な処理を行っていては開発の効率が悪い。本実施形態では、リアルタイム性の高いバスマスタに接続されるデータバッファの容量から、他のバスマスタの効率をできるだけ落とすことなく、ハードウェアによる処理により、自動的にリアルタイム性を保証する。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (4)
- リアルタイム処理の開始要求に応じてリアルタイム処理を行う処理手段と、
バスと、
前記処理手段からのデータを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間でデータの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラによりデータの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段とを備え、
前記制御手段は、前記処理手段による前記リアルタイム処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、前記処理手段による前記リアルタイム処理が開始された場合、前記リアルタイム処理の開始要求を受け付けたときに発行済みのリクエストによるデータの転送が完了した後、前記所定のバスマスタにおける転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更することを特徴とする電子機器。 - 撮像手段と、
バスと、
前記撮像手段により得られた画像データを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間で画像データの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラにより画像データの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段とを備え、
前記制御手段は、前記撮像手段による連写処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、連写開始の要求により前記撮像手段による連写処理が開始された場合、前記連写開始の要求を受け付けたときに発行済みのリクエストによる画像データの転送が完了した後、前記所定のバスマスタの転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更することを特徴とする電子機器。 - リアルタイム処理の開始要求に応じてリアルタイム処理を行う処理手段と、
バスと、
前記処理手段からのデータを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間でデータの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラによりデータの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段とを備える電子機器の制御方法であって、
前記制御手段が、前記処理手段による前記リアルタイム処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、前記処理手段による前記リアルタイム処理が開始された場合、前記リアルタイム処理の開始要求を受け付けたときに発行済みのリクエストによるデータの転送が完了した後、前記所定のバスマスタにおける転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更する制御工程を
備えることを特徴とする方法。 - 撮像手段と、
バスと、
前記撮像手段により得られた画像データを転送する第1のバスマスタを含み、それぞれが前記バスに接続された複数のバスマスタと、
前記バスに接続され、前記複数のバスマスタとメモリとの間で画像データの転送を行うメモリコントローラと、
前記複数のバスマスタから発行されたリクエストに応じて前記メモリコントローラにより画像データの転送を行わせるとともに、前記バスマスタの転送データのバースト長を制御する制御手段と
を備える電子機器の制御方法であって、
前記制御手段が、前記撮像手段による連写処理が行われていない場合、前記複数のバスマスタのうち前記第1のバスマスタ以外の所定のバスマスタの転送データのバースト長を第1のバースト長に設定し、連写開始の要求により前記撮像手段による連写処理が開始された場合、前記連写開始の要求を受け付けたときに発行済みのリクエストによる画像データの転送が完了した後、前記所定のバスマスタにおける転送データのバースト長を、前記第1のバースト長から、前記第1のバースト長よりも短い第2のバースト長に変更する制御工程
を備えることを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139941A JP5623150B2 (ja) | 2010-06-18 | 2010-06-18 | 電子機器及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139941A JP5623150B2 (ja) | 2010-06-18 | 2010-06-18 | 電子機器及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012003636A JP2012003636A (ja) | 2012-01-05 |
JP2012003636A5 JP2012003636A5 (ja) | 2013-08-01 |
JP5623150B2 true JP5623150B2 (ja) | 2014-11-12 |
Family
ID=45535513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010139941A Expired - Fee Related JP5623150B2 (ja) | 2010-06-18 | 2010-06-18 | 電子機器及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5623150B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6886301B2 (ja) * | 2017-01-26 | 2021-06-16 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
JP6833644B2 (ja) * | 2017-09-13 | 2021-02-24 | 株式会社東芝 | 転送装置、転送方法及びプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049388A (ja) * | 1996-08-02 | 1998-02-20 | Fuji Xerox Co Ltd | 入出力制御装置 |
JP4024005B2 (ja) * | 2001-03-14 | 2007-12-19 | 株式会社リコー | Dmaコントローラ装置 |
JP2003208398A (ja) * | 2002-01-16 | 2003-07-25 | Matsushita Electric Ind Co Ltd | データ入出力装置、データ入出力方法、プログラム、および媒体 |
JP4590304B2 (ja) * | 2004-08-18 | 2010-12-01 | キヤノン株式会社 | 画像撮影再生装置及びデータ処理方法 |
JP2006189919A (ja) * | 2004-12-28 | 2006-07-20 | Canon Inc | 電子機器、制御方法及びコンピュータプログラム |
JP4850504B2 (ja) * | 2005-12-15 | 2012-01-11 | キヤノン株式会社 | 信号処理装置、撮像装置およびデータ転送方法 |
JP5147430B2 (ja) * | 2008-01-29 | 2013-02-20 | 三菱電機株式会社 | データ送受信装置 |
-
2010
- 2010-06-18 JP JP2010139941A patent/JP5623150B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012003636A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4408263B2 (ja) | データ転送システムおよびデータ転送方法 | |
JP5351145B2 (ja) | メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法 | |
US8554962B2 (en) | Data transfer control device and data transfer control method | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
US20120047299A1 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
US8543777B2 (en) | Memory control apparatus, memory control method, and computer program with refresh commands at optimum intervals | |
US9026697B2 (en) | Data processing apparatus | |
JP5623150B2 (ja) | 電子機器及びその制御方法 | |
JP4693843B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
US8301816B2 (en) | Memory access controller, system, and method | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
JP6700739B2 (ja) | コントローラおよび制御方法 | |
US7516258B2 (en) | Electronic apparatus and control method | |
JP4335327B2 (ja) | 調停装置および方法 | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
JP2011034214A (ja) | メモリ制御装置 | |
JP3820831B2 (ja) | メモリ制御方法及び装置 | |
JP4633334B2 (ja) | 情報処理装置およびメモリアクセス調停方法 | |
JP4163487B2 (ja) | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 | |
JP2006189919A (ja) | 電子機器、制御方法及びコンピュータプログラム | |
JP4633290B2 (ja) | データ処理装置及びその装置におけるアクセス調停方法 | |
JP5146675B2 (ja) | 画像処理装置、その制御方法及び制御プログラム、並びに画像形成装置 | |
JP4640434B2 (ja) | デジタルカメラ | |
JP2006331008A (ja) | メモリインタフェース | |
JP2006164099A (ja) | メモリ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140924 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5623150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |