JP5612241B2 - Image display device and driving method of image display device - Google Patents

Image display device and driving method of image display device Download PDF

Info

Publication number
JP5612241B2
JP5612241B2 JP2007019488A JP2007019488A JP5612241B2 JP 5612241 B2 JP5612241 B2 JP 5612241B2 JP 2007019488 A JP2007019488 A JP 2007019488A JP 2007019488 A JP2007019488 A JP 2007019488A JP 5612241 B2 JP5612241 B2 JP 5612241B2
Authority
JP
Japan
Prior art keywords
period
image display
image
organic
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007019488A
Other languages
Japanese (ja)
Other versions
JP2008185808A (en
Inventor
親知 高杉
親知 高杉
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2007019488A priority Critical patent/JP5612241B2/en
Publication of JP2008185808A publication Critical patent/JP2008185808A/en
Application granted granted Critical
Publication of JP5612241B2 publication Critical patent/JP5612241B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、画像表示装置、およびその駆動方法に関する。   The present invention relates to an image display device and a driving method thereof.

従来より、携帯電話機、携帯情報端末(PDA)、およびデジタルカメラなどといった携帯式の装置一般には、画像表示装置が搭載されている。   2. Description of the Related Art Conventionally, portable devices such as mobile phones, personal digital assistants (PDAs), and digital cameras are generally equipped with an image display device.

この画像表示装置には、例えば、電界発光を利用した有機EL(Electroluminescent)素子を用いたものがある。そして、一般的な有機EL素子では、発光層に流れる電流が大きくなるほど発光強度が高くなることが知られており、従来例としては、例えば特許文献1等に開示されているものがある。   As this image display apparatus, for example, there is an apparatus using an organic EL (Electroluminescent) element utilizing electroluminescence. In general organic EL elements, it is known that the emission intensity increases as the current flowing in the light emitting layer increases. As a conventional example, there is one disclosed in Patent Document 1, for example.

ところが、画像表示装置の使用時には、バッテリーの消耗が激しく、バッテリー切れによって装置が使用できなくなるといった事態をしばしば招いている。   However, when the image display device is used, the battery is often exhausted, often resulting in a situation where the device cannot be used due to running out of the battery.

このような問題を回避するためには、特にバッテリーの蓄電量が少なくなると、消費電力を低減することが望ましく、表示画像の輝度の低下により消費電力を低減する技術も実用化されている。   In order to avoid such a problem, it is desirable to reduce power consumption particularly when the amount of power stored in the battery decreases, and a technique for reducing power consumption by lowering the luminance of a display image has been put into practical use.

特開2006−309258号公報JP 2006-309258 A

しかしながら、表示画像の輝度を低下させると、昼間の自然光や照明の下などといった明るい環境下では、表示画像のコントラストが低下してしまい、ユーザにとって表示画像の内容を識別し難い、すなわち視認性が悪い状況を招いてしまう。   However, when the brightness of the display image is reduced, the contrast of the display image is reduced in a bright environment such as daytime natural light or illumination, and it is difficult for the user to identify the content of the display image, that is, the visibility is low. It invites a bad situation.

そして、このような問題は、画像表示装置における電力消費量を低減したい場面一般に共通する。   Such a problem is common to scenes in which it is desired to reduce power consumption in the image display apparatus.

本発明は、上記課題に鑑みてなされたものであり、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図ることができる技術を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of reducing power consumption while preventing a decrease in contrast of a display image.

上記の課題を解決するために、請求項1の発明は、画像表示装置であって、複数の画素回路を有する表示部と、前記表示部の表示モードを所定のタイミングで設定するモード設定手段とを備え、前記表示部の前記表示モードは、少なくとも第1の表示モードと第2の表示モードとを有し、前記第1の表示モードが、各前記画素回路にデータ信号が供給される書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるモードであり、前記第2の表示モードが、少なくとも1以上の前記第1の期間と、当該第1の期間以上の長さを有し、且つ前記表示部において各前記発光素子の発光が行われない第2の期間とが、時間順次に繰り返されて、前記表示部において画像が表示されるモードであることを特徴とする。   In order to solve the above-mentioned problems, the invention of claim 1 is an image display device, comprising: a display unit having a plurality of pixel circuits; and mode setting means for setting a display mode of the display unit at a predetermined timing; The display mode of the display unit has at least a first display mode and a second display mode, and the first display mode is a writing in which a data signal is supplied to each of the pixel circuits. A first period having a period and a light emitting period in which each light emitting element in the pixel circuit emits light with luminance corresponding to the data signal is sequentially repeated in time, and a plurality of frame images are timed in the display unit. The light emitting elements are sequentially displayed, and the second display mode has at least one or more of the first period and a length of the first period or more, and each light emitting element in the display unit. Is emitted And have a second period of time is sequentially repeated, characterized in that it is a mode in which an image is displayed in the display unit.

また、請求項2の発明は、画像表示装置であって、複数の画素回路を有する表示部と、前記表示部の表示モードを所定のタイミングで設定するモード設定手段とを備え、前記表示部の前記表示モードは、少なくとも第1の表示モードと第2の表示モードとを有し、前記第1の表示モードが、各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるモードであり、前記第2の表示モードが、各前記画素回路にデータ信号が供給される第2書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で、前記第1発光期間よりも長い期間発光する第2発光期間とを有する第2の期間と、当該第1の期間以上の長さを有し、且つ前記表示部において各前記発光素子の発光が行われない第3の期間とが時間順次に繰り返されて、前記表示部において画像が表示されるモードであることを特徴とする。   According to a second aspect of the present invention, there is provided an image display device comprising: a display unit having a plurality of pixel circuits; and mode setting means for setting a display mode of the display unit at a predetermined timing. The display mode includes at least a first display mode and a second display mode. The first display mode includes a first writing period in which a data signal is supplied to each pixel circuit, and each of the above-described display modes. A first period having a first light emission period in which light emitting elements in the pixel circuit emit light at a luminance corresponding to the data signal is repeated in time sequence, and a plurality of frame images are displayed in time sequence on the display unit. The second display mode is a second writing period in which a data signal is supplied to each of the pixel circuits, and the light emitting elements in each of the pixel circuits have a luminance corresponding to the data signal, From the first light emission period A second period having a second light emitting period for emitting light for a long period, and a third period having a length equal to or longer than the first period and in which each light emitting element does not emit light in the display unit; Is a mode in which an image is displayed on the display unit in a time-sequential manner.

また、請求項3の発明は、画像表示装置であって、複数の画素回路を有する表示部と、前記表示部の表示モードを所定のタイミングで設定するモード設定手段とを備え、前記表示部の前記表示モードは、少なくとも第1の表示モードと第2の表示モードとを有し、前記第1の表示モードが、各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるモードであり、前記第2の表示モードが、前記第1の表示モードにおける最後のフレーム期間に供給されたデータ信号に基づいて、各前記画素回路内の発光素子が前記第1発光期間よりも長い期間発光する第2発光期間を有する第2の期間と、当該第1の期間以上の長さを有し、且つ前記表示部において各前記発光素子の発光が行われない第3の期間とが時間順次に繰り返されて、前記表示部において画像が表示されるモードであることを特徴とする。   According to a third aspect of the present invention, there is provided an image display device, comprising: a display unit having a plurality of pixel circuits; and mode setting means for setting a display mode of the display unit at a predetermined timing. The display mode includes at least a first display mode and a second display mode. The first display mode includes a first writing period in which a data signal is supplied to each pixel circuit, and each of the above-described display modes. A first period having a first light emission period in which light emitting elements in the pixel circuit emit light at a luminance corresponding to the data signal is repeated in time sequence, and a plurality of frame images are displayed in time sequence on the display unit. The second display mode is based on the data signal supplied in the last frame period in the first display mode, and the light emitting elements in each pixel circuit are changed from the first light emission period. Length A second period having a second light emission period that emits light for a period and a third period having a length equal to or longer than the first period and in which no light emission of each light emitting element is performed in the display portion are time. It is a mode in which an image is displayed on the display unit by being sequentially repeated.

また、請求項4の発明は、請求項1乃至請求項3のいずれかに記載の画像表示装置であって、前記表示部に電力を供給するバッテリーを更に備え、前記モード設定手段が、前記バッテリーの蓄電量が所定量以下となった場合に、前記表示部の表示モードを、前記第2の表示モードに設定することを特徴とする。   According to a fourth aspect of the present invention, there is provided the image display device according to any one of the first to third aspects, further comprising a battery for supplying power to the display unit, wherein the mode setting means includes the battery. The display mode of the display unit is set to the second display mode when the amount of stored power becomes equal to or less than a predetermined amount.

また、請求項5の発明は、請求項1乃至請求項3のいずれかに記載の画像表示装置であって、前記モード設定手段の表示モードを切り替えるための操作部を更に備えたことを特徴とする。   The invention of claim 5 is the image display device according to any one of claims 1 to 3, further comprising an operation unit for switching a display mode of the mode setting means. To do.

また、請求項6の発明は、請求項2または請求項3に記載の画像表示装置であって、前記第2発光期間における前記発光素子の時間当たりの発光輝度が前記第1発光期間における前記発光素子の時間当たりの発光輝度よりも小さいことを特徴とする。   The invention of claim 6 is the image display device according to claim 2 or claim 3, wherein the light emission luminance per time of the light emitting element in the second light emission period is the light emission in the first light emission period. It is characterized by being smaller than the light emission luminance per time of the element.

また、請求項7の発明は、画像表示装置の駆動方法であって、(a)複数の画素回路を有する表示部を備えた画像表示装置を準備するステップと、(b)各前記画素回路にデータ信号が供給される書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるステップと、(c)少なくとも1以上の前記第1の期間と、当該第1の期間以上の期間であり、且つ前記表示部において各前記発光素子の発光が行われない第2の期間とが、時間順次に繰り返されて、前記表示部において画像が表示されるステップとを備えることを特徴とする。   The invention of claim 7 is a method of driving an image display device, comprising: (a) preparing an image display device including a display unit having a plurality of pixel circuits; and (b) each pixel circuit. A first period having a writing period in which a data signal is supplied and a light emitting period in which the light emitting element in each pixel circuit emits light with luminance corresponding to the data signal is repeated in time sequence, and the display A step of displaying a plurality of frame images in a time sequence in the unit; (c) at least one or more of the first periods; and a period of the first period or more, and each light emitting element in the display unit And a second period in which the light emission is not performed is repeated in time sequence so that an image is displayed on the display unit.

また、請求項8の発明は、請求項7に記載の画像表示装置の駆動方法であって、(d)所定のタイミングで、前記(b)ステップから前記(c)ステップに移行させるステップ、
を更に備えることを特徴とする。
The invention of claim 8 is the method for driving the image display device according to claim 7, wherein (d) a step of shifting from the step (b) to the step (c) at a predetermined timing,
Is further provided.

また、請求項9の発明は、画像表示装置の駆動方法であって、(A)複数の画素回路を有する表示部を備えた画像表示装置を準備するステップと、(B)各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるステップと、(C)各前記画素回路にデータ信号が供給される第2書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で、前記第1発光期間以上の期間発光する第2発光期間とを有する第2の期間と、当該第1の期間以上の長さを有し、且つ前記表示部において各前記発光素子の発光が行われない第3の期間とが、時間順次に繰り返されて、前記表示部において画像が表示されるステップとを備えることを特徴とする。   The invention of claim 9 is a method for driving an image display device, comprising: (A) preparing an image display device including a display unit having a plurality of pixel circuits; and (B) each of the pixel circuits. A first period having a first writing period in which a data signal is supplied and a first light emitting period in which the light emitting element in each pixel circuit emits light with luminance corresponding to the data signal is repeated in time sequence. A step of sequentially displaying a plurality of frame images on the display unit; (C) a second writing period in which a data signal is supplied to each of the pixel circuits; and a light emitting element in each of the pixel circuits. A second period of light having a luminance corresponding to the data signal and a second light emitting period for emitting light for a period equal to or longer than the first light emitting period; and a length equal to or longer than the first period; The third period in which each light emitting element does not emit light is It is sequentially repeated, characterized in that it comprises the steps of image is displayed in the display unit.

また、請求項10の発明は、請求項9に記載の画像表示装置の駆動方法であって、(D)所定のタイミングで、前記(B)ステップから前記(C)ステップに移行させるステップを更に備えることを特徴とする。   The invention of claim 10 is the image display apparatus driving method according to claim 9, further comprising the step of (D) shifting from the step (B) to the step (C) at a predetermined timing. It is characterized by providing.

また、請求項11の発明は、画像表示装置の駆動方法であって、(A)複数の画素回路を有する表示部を備えた画像表示装置を準備するステップと、(B)各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるステップと、(C)前記第1書込期間における最後のフレーム期間に供給されたデータ信号に基づいて、各前記画素回路内の発光素子が前記第1発光期間以上の期間発光する第2発光期間を有する第2の期間と、当該第1の期間以上の長さを有し、且つ前記表示部において各前記発光素子の発光が行われない第3の期間とが、時間順次に繰り返されて、前記表示部において画像が表示されるステップとを備えることを特徴とする。   The invention of claim 11 is a method for driving an image display device, comprising: (A) preparing an image display device including a display unit having a plurality of pixel circuits; and (B) each pixel circuit. A first period having a first writing period in which a data signal is supplied and a first light emitting period in which the light emitting element in each pixel circuit emits light with luminance corresponding to the data signal is repeated in time sequence. A step of sequentially displaying a plurality of frame images on the display unit; and (C) based on a data signal supplied in the last frame period in the first writing period. The light emitting element has a second period in which light is emitted for a period equal to or longer than the first light emitting period, and has a length equal to or longer than the first period, and each light emitting element emits light in the display portion. The third period that is not performed is time-sequentially Ri returned to, characterized in that it comprises the steps of image is displayed in the display unit.

また、請求項12の発明は、請求項11に記載の画像表示装置の駆動方法であって、(D)所定のタイミングで、前記(B)ステップから前記(C)ステップに移行させるステップ、
を更に備えることを特徴とする。
The invention of claim 12 is the method for driving an image display device according to claim 11, wherein (D) the step of shifting from the step (B) to the step (C) at a predetermined timing,
Is further provided.

本発明によれば、第2の表示モードに設定されると、各画素回路にデータ信号が供給される期間と、各画素回路内の発光素子がデータ信号に応じた輝度で発光する期間とを備えて構成され、表示部において1つのフレーム画像が表示される第1の期間が1回以上行われる表示期間と、第1の期間以上の長さを有し、且つ表示部において各発光素子の発光が行われない非表示期間とが、時間順次に繰り返されるため、表示部において画像が表示される期間と表示されない期間とが交互に行われることになり、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図ることができる。   According to the present invention, when the second display mode is set, a period in which a data signal is supplied to each pixel circuit and a period in which the light emitting element in each pixel circuit emits light with a luminance according to the data signal. A display period in which a first frame image is displayed at least once in the display unit, and a length longer than the first period. Since the non-display period in which light emission is not performed is repeated in time sequence, the period in which the image is displayed and the period in which the image is not displayed are alternately performed on the display unit, while preventing a decrease in contrast of the display image. Thus, power consumption can be reduced.

また、本発明によれば、第2の表示モードに設定されると、各画素回路にデータ信号が供給される期間と、第1の表示モードにおいて表示部に1つのフレーム画像が表示される第1の期間以上であり、且つ各画素回路内の発光素子がデータ信号に応じた輝度で発光する期間とを有する第2の期間と、第1の期間以上の長さを有し、且つ表示部において各発光素子の発光が行われない第3の期間とが、時間順次に繰り返されるため、表示部において画像が表示される期間と表示されない期間とが交互に行われることになり、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図ることができる。なお、第2の表示モードに設定された際、データ信号を供給する期間を省略し、その代わりに、第1の表示モードの際に最後のフレームで供給されたデータ信号に基づき第2の期間において発光素子を発光させても良い。この場合、データ信号を供給する期間を省略することができるメリットがある。また、第2の期間は、第1の期間よりもデューティーが大きいため、同じ平均輝度(1フレームの輝度の時間平均)を表示するための瞬間輝度(時間当たりの発光輝度)を小さくできる。なお、発光素子が有機EL素子である場合、電流密度と瞬間輝度が比例関係にあり、かつ電流密度が高いほど電圧が高くなる特性がある。一方、発光素子の平均輝度が同じであれば、1フレームの期間に発光素子に流れる電流量がほぼ等しい。それ故、発光素子の瞬間輝度を小さくすれば、必要な電圧が小さくなり、消費電力をより低減させることができる。   Further, according to the present invention, when the second display mode is set, a period during which a data signal is supplied to each pixel circuit, and one frame image is displayed on the display unit in the first display mode. A second period having a period equal to or longer than one period and a period during which the light emitting element in each pixel circuit emits light with a luminance corresponding to the data signal; and a length equal to or longer than the first period; Since the third period in which each light emitting element does not emit light is sequentially repeated in time, the period in which an image is displayed and the period in which no image is displayed are alternately performed on the display unit. It is possible to reduce power consumption while preventing a decrease in contrast. Note that the period for supplying the data signal is omitted when the second display mode is set, and instead, the second period is based on the data signal supplied in the last frame in the first display mode. The light emitting element may emit light. In this case, there is an advantage that the period for supplying the data signal can be omitted. In addition, since the duty is larger in the second period than in the first period, the instantaneous luminance (light emission luminance per time) for displaying the same average luminance (time average of luminance of one frame) can be reduced. Note that when the light emitting element is an organic EL element, the current density and the instantaneous luminance are in a proportional relationship, and the voltage increases as the current density increases. On the other hand, if the average luminance of the light emitting elements is the same, the amount of current flowing through the light emitting elements in one frame period is substantially equal. Therefore, if the instantaneous luminance of the light-emitting element is reduced, the required voltage is reduced and the power consumption can be further reduced.

また、本発明によれば、バッテリーの蓄電量が所定量以下となった場合に、第2の表示モードに設定されるような構成により、バッテリー切れによって装置が使用できなくなるといった不具合を回避することができる。   In addition, according to the present invention, when the stored amount of the battery becomes equal to or less than the predetermined amount, the configuration in which the second display mode is set avoids the problem that the device cannot be used due to running out of the battery. Can do.

また、本発明によれば、操作部の操作に応じて、第2の表示モードに設定されるような構成により、ユーザーが必要に応じて消費電力を低減させることができるため、バッテリー切れによって装置が使用できなくなるといった不具合を適宜回避することができる。   In addition, according to the present invention, since the user can reduce power consumption as necessary by the configuration in which the second display mode is set in accordance with the operation of the operation unit, the device can be used when the battery runs out. Can be avoided as appropriate.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<第1実施形態>
<画像表示装置の概略構成>
図1は、本発明の第1実施形態に係る画像表示装置の概略構成を例示する図である。
<First Embodiment>
<Schematic configuration of image display device>
FIG. 1 is a diagram illustrating a schematic configuration of an image display apparatus according to the first embodiment of the present invention.

携帯電話機1Aは、本体部100と表示部200Aとを備えた携帯可能な電子機器であり、動画や静止画などといった各種画像を表示部200Aで表示する画像表示装置として機能する。このため、以下では、携帯電話機を適宜「画像表示装置」とも称する。   The mobile phone 1A is a portable electronic device that includes a main body 100 and a display unit 200A, and functions as an image display device that displays various images such as moving images and still images on the display unit 200A. Therefore, hereinafter, the mobile phone is also referred to as an “image display device” as appropriate.

本体部100は、通信機能やバッテリーなどの給電機能や操作部などを備える。   The main unit 100 includes a communication function, a power supply function such as a battery, an operation unit, and the like.

表示部200Aは、例えば、略長方形の輪郭を有する有機ELディスプレイ(organic electroluminescence display)と、本体部100より供給される各種信号が入力されるドライバ手段とを備えて構成される。有機ELディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する自発光型画像表示装置である。   The display unit 200A includes, for example, an organic EL display (organic electroluminescence display) having a substantially rectangular outline and driver means to which various signals supplied from the main body unit 100 are input. An organic EL display is a self-luminous image display device having a self-luminous light-emitting element that emits light by flowing current through the organic material.

また、有機ELディスプレイは、発光輝度に対応するデータ信号(画素データ信号)を各画素に供給するための画像信号線と、当該画像信号線に対して略直交するように設けられ、各画素に走査信号を供給するための走査信号線とを有する。なお、走査信号は、各画素に画像信号線を介して画素信号を供給するタイミングを制御する信号である。   The organic EL display is provided with an image signal line for supplying a data signal (pixel data signal) corresponding to light emission luminance to each pixel, and substantially orthogonal to the image signal line. And a scanning signal line for supplying a scanning signal. Note that the scanning signal is a signal that controls the timing of supplying a pixel signal to each pixel via an image signal line.

一方、ドライバ手段は、画像信号線に対して電気的に接続され、画素信号を画像信号線に供給するタイミングを制御するXドライバ(画像信号線駆動回路)と、走査信号線に対して電気的に接続され、走査信号を走査信号線に供給するタイミングを制御するYドライバ(走査信号線駆動回路)とを備える。例えば、携帯電話機1Aでは、Xドライバは有機ELディスプレイの短辺に沿って配置され、Yドライバは有機ELディスプレイの長辺に沿って配置される。   On the other hand, the driver means is electrically connected to the image signal line and is electrically connected to the scanning signal line and an X driver (image signal line driving circuit) for controlling the timing of supplying the pixel signal to the image signal line. And a Y driver (scanning signal line driving circuit) for controlling the timing of supplying the scanning signal to the scanning signal line. For example, in the mobile phone 1A, the X driver is disposed along the short side of the organic EL display, and the Y driver is disposed along the long side of the organic EL display.

<画像表示装置の機能構成>
図2は、画像表示装置1Aの機能構成を例示するブロック図である。
<Functional configuration of image display device>
FIG. 2 is a block diagram illustrating a functional configuration of the image display apparatus 1A.

本体部100は、送受信部110、バッテリー120、および操作部130を備えて構成される。   The main body unit 100 includes a transmission / reception unit 110, a battery 120, and an operation unit 130.

送受信部110は、無線回線を介して音声データや画像データなどといった各種データを外部装置との間で送受信するものである。   The transmission / reception unit 110 transmits / receives various data such as audio data and image data to / from an external device via a wireless line.

バッテリー120は、本体部100に対して着脱自在に構成され、画像表示装置1Aの各部に対して電力を供給するものである。バッテリー120としては、例えば、リチウムイオン電池などといった充電式の蓄電池などが挙げられる。   The battery 120 is configured to be detachable from the main body unit 100 and supplies power to each unit of the image display device 1A. Examples of the battery 120 include a rechargeable storage battery such as a lithium ion battery.

操作部130は、数字や文字や選択指示などを示す各種情報を入力する操作ボタンを備えて構成されるものである。   The operation unit 130 includes operation buttons for inputting various information indicating numbers, characters, selection instructions, and the like.

表示部200Aは、制御部210A、画像信号線駆動回路220、走査信号線駆動回路230、および電源回路240を備えて構成される。   The display unit 200A includes a control unit 210A, an image signal line driving circuit 220, a scanning signal line driving circuit 230, and a power supply circuit 240.

制御部210Aは、例えば、各種回路やCPUやROMやRAMなどを備え、ROMなどに格納されたプログラムをCPUが実行することで、表示部200Aの動作に係る各種機能や制御を実現する。例えば、制御部210Aは、送受信部110から送られてくる画像データDを受け付けて、当該画像データDに基づく画像をディスプレイにおいて表示するように制御する。   The control unit 210A includes, for example, various circuits, a CPU, a ROM, a RAM, and the like, and realizes various functions and controls related to the operation of the display unit 200A when the CPU executes a program stored in the ROM or the like. For example, the control unit 210A receives the image data D sent from the transmission / reception unit 110, and controls to display an image based on the image data D on the display.

また、制御部210Aは、所定のタイミングで、複数の画像表示モードのうちの1つの画像表示モードから他の画像表示モードに切り替える。この所定のタイミングとしては、例えば、制御部210Aが、バッテリー120における蓄電量の残り(いわゆるバッテリーの残量)を適宜参照することで、バッテリー残量が所定量以下であることを検出したタイミングなどが挙げられる。   Further, the control unit 210A switches from one image display mode of the plurality of image display modes to another image display mode at a predetermined timing. As the predetermined timing, for example, the timing when the control unit 210A detects that the remaining battery level is equal to or less than the predetermined amount by appropriately referring to the remaining amount of power stored in the battery 120 (so-called remaining battery level). Is mentioned.

より詳細には、画像表示装置1Aは、表示部200Aにおいて通常の画像表示を行うモード(通常画像表示モード)と消費電力を低減しつつ画像表示を行うモード(低消費電力画像表示モード)とに設定可能となっている。そして、例えば、制御部210Aの制御により、通常画像表示モードに設定されている状態で、バッテリーの残量が所定量以下となると、低消費電力画像表示モードに設定が変更される。通常画像表示モードと低消費電力画像表示モードについては更に後述する。   More specifically, the image display device 1A includes a mode for performing normal image display (normal image display mode) on the display unit 200A and a mode for performing image display while reducing power consumption (low power consumption image display mode). It can be set. For example, under the control of the control unit 210A, when the remaining amount of the battery becomes a predetermined amount or less in the state where the normal image display mode is set, the setting is changed to the low power consumption image display mode. The normal image display mode and the low power consumption image display mode will be described later.

画像信号線駆動回路220は、ディスプレイに配設された画像信号線に対して画素データ信号を供給するタイミングを制御するものである。また、走査信号線駆動回路230は、ディスプレイに配設された走査信号線に対して走査信号を供給するタイミングを制御するものである。画像信号線駆動回路220、および走査信号線駆動回路230の動作は、制御部210Aからの信号によって制御される。   The image signal line drive circuit 220 controls the timing for supplying pixel data signals to the image signal lines provided on the display. The scanning signal line driving circuit 230 controls the timing for supplying the scanning signal to the scanning signal lines provided in the display. The operations of the image signal line driving circuit 220 and the scanning signal line driving circuit 230 are controlled by signals from the control unit 210A.

電源回路240は、バッテリー120から供給される電力を、制御部210Aからの制御に基づいて、ディスプレイの各画素に対して供給するものである。電源回路240から各画素に対する電力の供給は、画像表示モードごとに変更される。   The power supply circuit 240 supplies power supplied from the battery 120 to each pixel of the display based on control from the control unit 210A. The power supply from the power supply circuit 240 to each pixel is changed for each image display mode.

<表示部の概略構成>
図3は、表示部200Aの機能構成の概略を示すブロック図である。なお、図3では、方位関係を明確化するために直交するXYの2軸が付されている。
<Schematic configuration of display unit>
FIG. 3 is a block diagram illustrating an outline of a functional configuration of the display unit 200A. In FIG. 3, two orthogonal XY axes are attached in order to clarify the orientation relationship.

表示部200Aは、有機ELディスプレイAA、制御部210A、画像信号線駆動回路220、走査信号線駆動回路230、および電源回路240を備える。そして、制御部210Aには、タイミング発生回路TCが含まれる。   The display unit 200A includes an organic EL display AA, a control unit 210A, an image signal line driving circuit 220, a scanning signal line driving circuit 230, and a power supply circuit 240. Control unit 210A includes a timing generation circuit TC.

有機ELディスプレイAAには、多数の画素回路7が縦方向(Y方向)ならびに横方向(X方向)に沿ってマトリックス状(すなわち格子状)に配列されている。そして、Y方向に平行な画素回路7の列ごとに画像信号線Lisがそれぞれ設けられ、各画像信号線Lisが複数の画素回路7に対して電気的に共通に接続される。また、X方向に平行な画素回路7の行ごとに、走査信号線Lssがそれぞれ設けられ、各走査信号線Lssが複数の画素回路7に対して電気的に共通に接続される。また、画素回路7は、複数の画素が配列された表示部200Aの輝度を画素ごとに制御するものである。   In the organic EL display AA, a large number of pixel circuits 7 are arranged in a matrix (that is, a lattice) along the vertical direction (Y direction) and the horizontal direction (X direction). An image signal line Lis is provided for each column of pixel circuits 7 parallel to the Y direction, and each image signal line Lis is electrically connected to a plurality of pixel circuits 7 in common. A scanning signal line Lss is provided for each row of the pixel circuits 7 parallel to the X direction, and each scanning signal line Lss is electrically connected to the plurality of pixel circuits 7 in common. The pixel circuit 7 controls the luminance of the display unit 200A in which a plurality of pixels are arranged for each pixel.

タイミング発生回路TCは、本体部100から送られてくる画像データDに同期させて、画像信号線駆動回路220から各画像信号線Lisに対する画素信号の供給タイミングを制御する信号を画像信号線駆動回路220に対して送出する一方、走査信号線駆動回路230から各走査信号線Lssに対する走査信号の供給タイミングを制御する信号を走査信号線駆動回路230に対して送出する。   The timing generation circuit TC synchronizes with the image data D sent from the main body 100, and outputs a signal for controlling the supply timing of the pixel signal from the image signal line drive circuit 220 to each image signal line Lis. On the other hand, a signal for controlling the supply timing of the scanning signal to each scanning signal line Lss is sent from the scanning signal line driving circuit 230 to the scanning signal line driving circuit 230.

画像信号線駆動回路220は、タイミング発生回路TCからの信号に応答して、画像信号線Lisに対して画素信号を供給する。一方、走査信号線駆動回路230は、タイミング発生回路TCからの信号に応答して、走査信号線Lssに対して走査信号を供給する。このようなタイミング発生回路TCの制御により、画像信号線Lisを介して各画素回路7に画素データ信号が適宜供給される。   The image signal line driving circuit 220 supplies a pixel signal to the image signal line Lis in response to a signal from the timing generation circuit TC. On the other hand, the scanning signal line driving circuit 230 supplies a scanning signal to the scanning signal line Lss in response to a signal from the timing generation circuit TC. By such control of the timing generation circuit TC, a pixel data signal is appropriately supplied to each pixel circuit 7 via the image signal line Lis.

電源回路240は、制御部210Aの制御下で、各画素回路7に対して発光などに要する電力を供給する。   The power supply circuit 240 supplies power required for light emission to each pixel circuit 7 under the control of the control unit 210A.

<画素回路の構成>
図4は、1画素分の画素回路(駆動回路)7の構成例を示す図である。
<Configuration of pixel circuit>
FIG. 4 is a diagram illustrating a configuration example of a pixel circuit (drive circuit) 7 for one pixel.

画素回路7は、有機EL素子(OLED)1、駆動トランジスタ2、閾値(Vth)補償用トランジスタ3、およびコンデンサ4を備える。   The pixel circuit 7 includes an organic EL element (OLED) 1, a drive transistor 2, a threshold (Vth) compensation transistor 3, and a capacitor 4.

有機EL素子1は、有機物などで構成され、発光層を流れる電流の量(電流量)によって発光輝度が変化する発光素子である。この有機EL素子1は、アノード電極1aとカソード電極1bとを有しており、アノード電極1aは、給電線のうちで有機EL素子1の発光時に高電位側となる電源線としてのVDD線Lvdに対して電気的に接続される。一方、カソード電極1bは、給電線のうちで有機EL素子1の発光時に低電位側となる電源線としてのVSS線Lvsに対して駆動トランジスタ2を介して電気的に接続される。   The organic EL element 1 is a light-emitting element that is made of an organic material and the like, and whose emission luminance varies depending on the amount of current (current amount) flowing through the light-emitting layer. The organic EL element 1 has an anode electrode 1a and a cathode electrode 1b. The anode electrode 1a is a VDD line Lvd as a power supply line that is on the high potential side when the organic EL element 1 emits light among the power supply lines. Is electrically connected. On the other hand, the cathode electrode 1b is electrically connected via the drive transistor 2 to a VSS line Lvs as a power supply line that is on the low potential side when the organic EL element 1 emits light in the power supply line.

駆動トランジスタ2は、有機EL素子1に対して電気的に直列に接続され、有機EL素子1における電流量を調整することで有機EL素子1の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ2は、キャリアが電子であるタイプ(n型)のMIS(Metal Insulator Semiconductor)構造を採用した電界効果トランジスタ(FET:Field Effect Transistor)の一種である薄膜トランジスタ(TFT:Thin Film Transistor)、すなわちn−MISFETTFTによって構成される。   The drive transistor 2 is a transistor that is electrically connected in series to the organic EL element 1 and controls the light emission luminance of the organic EL element 1 by adjusting the amount of current in the organic EL element 1. Here, the drive transistor 2 is a thin film transistor (TFT: Thin Film Transistor) which is a type of field effect transistor (FET) that employs a type (n-type) MIS (Metal Insulator Semiconductor) structure in which carriers are electrons. ), I.e., an n-MISFET TFT.

この駆動トランジスタ2は、第1から第3電極2ds,2sd,2gを有している。第1電極2dsは、有機EL素子1のカソード電極1bに対して電気的に接続され、有機EL素子1が発光する際、すなわち有機EL素子1に対して順方向の電流が流れる際にドレイン電極(以下「ドレイン」と略称する)となる。一方、逆方向に電流が流れる際には、逆にソース電極(以下「ソース」と略称する)となる。また、第2電極2sdは、VSS線Lvsに対して電気的に接続され、有機EL素子1に対して順方向の電流が流れる際にソース電極(ソース)となる。一方、逆方向に電流が流れる際には、逆にドレイン電極(ドレイン)となる。更に、第3電極2gは、いわゆるゲート電極(以下「ゲート」と略称する)であり、コンデンサ4の一方の電極に対して電気的に接続される。   The drive transistor 2 has first to third electrodes 2ds, 2sd, and 2g. The first electrode 2ds is electrically connected to the cathode electrode 1b of the organic EL element 1, and when the organic EL element 1 emits light, that is, when a forward current flows through the organic EL element 1, the drain electrode (Hereinafter abbreviated as “drain”). On the other hand, when a current flows in the reverse direction, it becomes a source electrode (hereinafter abbreviated as “source”). The second electrode 2 sd is electrically connected to the VSS line Lvs and becomes a source electrode (source) when a forward current flows through the organic EL element 1. On the other hand, when a current flows in the reverse direction, it becomes the drain electrode (drain). Further, the third electrode 2 g is a so-called gate electrode (hereinafter abbreviated as “gate”) and is electrically connected to one electrode of the capacitor 4.

また、駆動トランジスタ2では、第3電極2gに印加される電位、より詳細には第1電極2dsまたは第2電極2sdと第3電極2gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第1電極2dsと第2電極2sdとの間(以下「第1−2電極間」とも称する)において流れる電流の量(電流量)が調整される。そして、この第3電極(ゲート)2gに印加される電位により、駆動トランジスタ2は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the driving transistor 2, a potential applied to the third electrode 2g, more specifically, applied between the first electrode 2ds or the second electrode 2sd and the third electrode 2g (that is, between the gate and the source). By adjusting the voltage value, the amount of current (current amount) flowing between the first electrode 2ds and the second electrode 2sd (hereinafter also referred to as “between the first and second electrodes”) is adjusted. Then, the potential applied to the third electrode (gate) 2g causes the drive transistor 2 to have a state in which a current can flow between the first and second electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

Vth補償用トランジスタ3は、駆動トランジスタ2が通電状態となる場合の、駆動トランジスタ2の第2電極2sdに対する第3電極2gの電位(Vgs)の下限値(所定の閾値電圧Vth)を検出するとともに、駆動トランジスタ2のVgsを、閾値電圧Vth(以下「閾値Vth」と略称する)に調整するトランジスタである。なお、ここでは、Vth補償用トランジスタ3も、駆動トランジスタ2と同様にn−MISFETTFTによって構成されている。   The Vth compensation transistor 3 detects the lower limit (predetermined threshold voltage Vth) of the potential (Vgs) of the third electrode 2g with respect to the second electrode 2sd of the drive transistor 2 when the drive transistor 2 is energized. , A transistor that adjusts Vgs of the drive transistor 2 to a threshold voltage Vth (hereinafter abbreviated as “threshold Vth”). Here, the Vth compensation transistor 3 is also composed of an n-MISFET TFT in the same manner as the drive transistor 2.

このVth補償用トランジスタ3は、第4から第6電極3ds,3sd,3gを有している。第4電極3dsは、駆動トランジスタ2の第1電極2dsと有機EL素子1のカソード電極1bとを電気的に接続する配線に対して導電可能に接続される。すなわち、第4電極3dsは、駆動トランジスタ2の第1電極2dsに対して電気的に接続される。また、第5電極3sdは、接続点T1において駆動トランジスタ2の第3電極(ゲート)2gとコンデンサ4とを電気的に接続する配線に対して導電可能に接続される。すなわち、駆動トランジスタ2のゲート2gに対して電気的に接続される。更に、第6電極3gは、いわゆるゲート電極であり、走査信号線Lssに対して電気的に接続される。   The Vth compensation transistor 3 includes fourth to sixth electrodes 3ds, 3sd, and 3g. The fourth electrode 3ds is conductively connected to a wiring that electrically connects the first electrode 2ds of the drive transistor 2 and the cathode electrode 1b of the organic EL element 1. That is, the fourth electrode 3ds is electrically connected to the first electrode 2ds of the drive transistor 2. Further, the fifth electrode 3sd is conductively connected to a wiring electrically connecting the third electrode (gate) 2g of the driving transistor 2 and the capacitor 4 at the connection point T1. That is, it is electrically connected to the gate 2g of the driving transistor 2. Further, the sixth electrode 3g is a so-called gate electrode and is electrically connected to the scanning signal line Lss.

また、Vth補償用トランジスタ3では、第6電極3gに印加される電位、より具体的には第4電極3dsまたは第5電極3sdと第6電極3gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第4電極3dsと第5電極3sdとの間(以下「第4−5電極間」とも称する)において流れる電流の量(電流量)が調整される。そして、この第6電極(ゲート)3gに印加される電位により、Vth補償用トランジスタ3は、第4−5電極間(ドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the Vth compensation transistor 3, the potential applied to the sixth electrode 3g, more specifically, between the fourth electrode 3ds or the fifth electrode 3sd and the sixth electrode 3g (that is, between the gate and the source). The amount of current (current amount) flowing between the fourth electrode 3ds and the fifth electrode 3sd (hereinafter also referred to as “between the fourth and fifth electrodes”) is adjusted by adjusting the voltage value applied to The Then, the potential applied to the sixth electrode (gate) 3g causes the Vth compensation transistor 3 to have a state in which a current can flow between the fourth and fifth electrodes (between the drain and the source) (conduction state), It is selectively set to a state where current cannot flow (non-conducting state).

ここで、有機EL素子1は、電流値によって発光輝度が制御されるため、発光時における駆動トランジスタ2のVgsのゆらぎに対して、発光輝度が敏感に変動する。特に、駆動トランジスタ2がアモルファスシリコンを用いて構成された場合には、駆動トランジスタ2ごとに閾値Vthが異なる傾向にある。よって、画素毎に異なる閾値Vthを補償する機能(Vth補償機能)を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。   Here, since the light emission luminance of the organic EL element 1 is controlled by the current value, the light emission luminance fluctuates sensitively to fluctuations in Vgs of the drive transistor 2 during light emission. In particular, when the driving transistor 2 is configured using amorphous silicon, the threshold Vth tends to be different for each driving transistor 2. Therefore, if a function for compensating a different threshold Vth for each pixel (Vth compensation function) is not provided, there is a slight difference between the desired light emission luminance and the actual light emission luminance. Unevenness occurs.

そこで、Vth補償用トランジスタ3は、発光前において各画素に駆動トランジスタ2のVgsを閾値Vthに合わせることで、駆動トランジスタ2における閾値Vthのばらつきを補償するVth補償機能を実現するために設けられている。   Therefore, the Vth compensation transistor 3 is provided to realize a Vth compensation function that compensates for variations in the threshold Vth in the drive transistor 2 by matching Vgs of the drive transistor 2 to the threshold Vth in each pixel before light emission. Yes.

コンデンサ4は、駆動トランジスタ2の第3電極2gに対して電気的に接続される第7電極4aと、画像信号線Lisに対して電気的に接続される第8電極4bとを備えて構成されている。なお、第1のコンデンサ4の保持容量を所定値Csとする。   The capacitor 4 includes a seventh electrode 4a electrically connected to the third electrode 2g of the drive transistor 2 and an eighth electrode 4b electrically connected to the image signal line Lis. ing. The holding capacity of the first capacitor 4 is set to a predetermined value Cs.

ところで、有機EL素子1は、発光時と逆の電圧が印加されるとコンデンサとして機能し、この容量(EL素子容量)を所定値Coとする。また、駆動トランジスタ2は、第2電極2sdと第3電極2gとの間(以下「第2−3電極間」とも称する)の寄生容量CgsTdと、第1電極2dsと第3電極2gとの間(以下「第1−3電極間」とも称する)の寄生容量CgdTdとを有する。更に、Vth補償用トランジスタ3は、第5電極3sdと第6電極3gとの間(以下「第5−6電極間」とも称する)の寄生容量CgsTthと、第4電極3dsと第6電極3gとの間(以下「第4−6電極間」とも称する)の寄生容量CgdTthとを有する。なお、寄生容量CgsTd,CgdTd,CgsTth,CgdTthは、それぞれ駆動トランジスタ2、およびVth補償用トランジスタ3の構成によって決定される所定値の容量である。   By the way, the organic EL element 1 functions as a capacitor when a voltage opposite to that at the time of light emission is applied, and this capacitance (EL element capacitance) is set to a predetermined value Co. The driving transistor 2 includes a parasitic capacitance CgsTd between the second electrode 2sd and the third electrode 2g (hereinafter also referred to as “between the second and third electrodes”) and between the first electrode 2ds and the third electrode 2g. And a parasitic capacitance CgdTd (hereinafter also referred to as “between the first and third electrodes”). Further, the Vth compensation transistor 3 includes a parasitic capacitance CgsTth between the fifth electrode 3sd and the sixth electrode 3g (hereinafter also referred to as “between the fifth and sixth electrodes”), a fourth electrode 3ds, and a sixth electrode 3g. (Hereinafter also referred to as “between the fourth and sixth electrodes”) parasitic capacitance CgdTth. The parasitic capacitances CgsTd, CgdTd, CgsTth, and CgdTth are capacitances having predetermined values determined by the configurations of the drive transistor 2 and the Vth compensation transistor 3, respectively.

図5は、図4で示した画素回路7の回路構成(図中太線で記載)に対して、寄生容量CgsTth,CgdTth,CgsTd,CgdTdとEL素子容量Coとに係る回路構成(図中細線で記載)を加えた模式図である。   FIG. 5 shows a circuit configuration related to the parasitic capacitances CgsTth, CgdTth, CgsTd, CgdTd and the EL element capacitance Co (thin line in the drawing) with respect to the circuit configuration of the pixel circuit 7 shown in FIG. It is the schematic diagram which added description.

図5で示すように、画素回路7では、有機EL素子1の両電極間にはEL素子容量Coを有するコンデンサ(素子コンデンサ)1cが存在し、駆動トランジスタ2の第2−3電極間には寄生容量CgsTdを有するコンデンサ2gsが存在する一方で、駆動トランジスタ2の第1−3電極間には寄生容量CgdTdを有するコンデンサ2gdが存在し、更に、Vth補償用トランジスタ3の第5−6電極間には寄生容量CgsTthを有するコンデンサ3gsが存在する一方で、Vth補償用トランジスタ3の第4−6電極間には寄生容量CgdTthを有するコンデンサ3gdが存在している状態と等価な状態が発生する。   As shown in FIG. 5, in the pixel circuit 7, a capacitor (element capacitor) 1 c having an EL element capacitance Co exists between both electrodes of the organic EL element 1, and between the second and third electrodes of the driving transistor 2. While the capacitor 2gs having the parasitic capacitance CgsTd exists, the capacitor 2gd having the parasitic capacitance CgdTd exists between the first and third electrodes of the driving transistor 2, and further, between the fifth and sixth electrodes of the Vth compensation transistor 3. On the other hand, a capacitor 3gs having a parasitic capacitance CgsTth exists, while a state equivalent to a state in which a capacitor 3gd having a parasitic capacitance CgdTth exists between the fourth and sixth electrodes of the Vth compensation transistor 3 occurs.

なお、ここでは、1つの画素回路7に着目して説明したが、有機ELディスプレイAA全体では、画素回路7が多数存在する。このため、走査信号線Lssも多数存在する。そこで、以下では、多数の走査信号線Lssを、適宜「第N走査信号線(Nは自然数)Lss」と称する。   Here, the description has been given focusing on one pixel circuit 7, but there are a large number of pixel circuits 7 in the entire organic EL display AA. For this reason, there are many scanning signal lines Lss. Therefore, in the following, a large number of scanning signal lines Lss are appropriately referred to as “Nth scanning signal line (N is a natural number) Lss”.

<有機EL素子の発光に関する駆動方法>
図6は、有機EL素子1を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図6では、横軸が時刻を示し、上から順に、(a)VDD線Lvdに印加される電位(電位Vdd)、(b)VSS線Lvsに印加される電位(電位Vss)、(c)第1走査信号線Lssに印加される信号の電位(電位Vls1)、(d)第2走査信号線Lssに印加される信号の電位(電位Vls2)、(e)画像信号線Lisに印加される信号の電位(電位Vlis)、の波形が示されている。なお、電位Vlisは、各有機EL素子1の発光輝度によって決まる任意の値であるため、図6では、当該信号の電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。
<Driving method for light emission of organic EL element>
FIG. 6 is a timing chart showing signal waveforms (drive waveforms) when the organic EL element 1 emits light. In FIG. 6, the horizontal axis indicates time, and in order from the top, (a) the potential applied to the VDD line Lvd (potential Vdd), (b) the potential applied to the VSS line Lvs (potential Vss), (c) The potential of the signal applied to the first scanning signal line Lss (potential Vls1), (d) the potential of the signal applied to the second scanning signal line Lss (potential Vls2), (e) applied to the image signal line Lis. The waveform of the potential of the signal (potential Vlis) is shown. Since the potential Vlis is an arbitrary value determined by the light emission luminance of each organic EL element 1, in FIG. 6, hatched hatching is added for convenience in the range where the potential of the signal can exist.

また、図6では、有機EL素子1を1回発光させるための駆動波形が示されており、1回の発光に係る期間は、時間順次に、Cs初期化期間P1(時刻t11〜t12)、準備期間P2(時刻t12〜t13)、Vth補償期間P3(時刻t13〜t14)、書込期間P4(時刻t14〜t15)、素子初期化期間P5(時刻t15〜t16)、および発光期間P6(時刻t16〜t17)を備えて構成される。   In addition, FIG. 6 shows a drive waveform for causing the organic EL element 1 to emit light once, and a period related to one light emission is a Cs initialization period P1 (time t11 to t12) in time sequence. Preparation period P2 (time t12 to t13), Vth compensation period P3 (time t13 to t14), writing period P4 (time t14 to t15), element initialization period P5 (time t15 to t16), and light emission period P6 (time) t16 to t17).

図7から図11は、画像表示装置1Aを駆動させる際に、各期間において発生する画素回路7の電流の流れを例示する図である。図7から図11では、画素回路7のうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。   7 to 11 are diagrams illustrating the flow of current of the pixel circuit 7 generated in each period when the image display device 1A is driven. 7 to 11, among the pixel circuits 7, circuits that contribute to the current flow are indicated by thick lines, and circuits that hardly contribute to the current flow are indicated by thin lines.

以下、図6および図7から図11を適宜参照しつつ、画像表示装置1Aの駆動方法について説明する。   Hereinafter, a method for driving the image display apparatus 1A will be described with reference to FIGS. 6 and 7 to 11 as appropriate.

○Cs初期化期間P1:
図7では、Cs初期化期間P1(以下適宜「期間P1」と略する)での画素回路7における電流の流れが例示されている。
○ Cs initialization period P1:
FIG. 7 illustrates a current flow in the pixel circuit 7 in the Cs initialization period P1 (hereinafter, abbreviated as “period P1” as appropriate).

期間P1では、VDD線LvdおよびVSS線Lvsにそれぞれ所定の正の高電位VDD(例えば15V)が印加され、全走査信号線Lssに所定の正の高電位VgH(例えば15V)が印加され、画像信号線Lisに所定の基準電位(ここでは0V)が印加される。   In the period P1, a predetermined positive high potential VDD (for example, 15V) is applied to the VDD line Lvd and the VSS line Lvs, respectively, and a predetermined positive high potential VgH (for example, 15V) is applied to all the scanning signal lines Lss. A predetermined reference potential (0 V in this case) is applied to the signal line Lis.

このとき、Vth補償用トランジスタ3については、走査信号線Lssにおける高電位VgHの印加により、第6電極(ゲート)3gに高電位VgHに応じた正電位が印加され、導通状態となる。一方、駆動トランジスタ2については、VDD線LvdとVSS線Lvsとが略同電位であるため、駆動トランジスタ2が実質的にオフとなり、非導通状態となる。   At this time, the Vth compensation transistor 3 is turned on by applying a high potential VgH on the scanning signal line Lss to apply a positive potential corresponding to the high potential VgH to the sixth electrode (gate) 3g. On the other hand, for the drive transistor 2, since the VDD line Lvd and the VSS line Lvs are substantially at the same potential, the drive transistor 2 is substantially turned off and becomes non-conductive.

したがって、期間P1では、図7において白抜きの矢印で示すように、VDD線LvdからVth補償用トランジスタ3の第4および第5電極3ds,3sdを介してコンデンサ4に向けて電流が流れ、コンデンサ4に所定量の電荷(例えば、15Vに応じた電荷量)が蓄積される。   Therefore, in the period P1, current flows from the VDD line Lvd to the capacitor 4 via the fourth and fifth electrodes 3ds and 3sd of the Vth compensation transistor 3 as indicated by the white arrow in FIG. A predetermined amount of charge (for example, a charge amount corresponding to 15 V) is accumulated in 4.

なお、期間P1における時間経過とともにコンデンサ4に蓄積される電荷量が高まると、駆動トランジスタ2において、第3電極(ゲート)2gに所定値を超える正電位が印加され、導通状態となることもあり得る。しかし、VDD線LvdおよびVSS線Lvsがともに同電位VDDに設定されているため、駆動トランジスタ2の第1−2電極間で電流は流れない。   If the amount of charge accumulated in the capacitor 4 increases with the passage of time in the period P1, a positive potential exceeding a predetermined value may be applied to the third electrode (gate) 2g in the driving transistor 2 and the conductive state may be established. obtain. However, since the VDD line Lvd and the VSS line Lvs are both set to the same potential VDD, no current flows between the first and second electrodes of the drive transistor 2.

○準備期間P2:
図8では、準備期間P2(以下適宜「期間P2」と略する)での画素回路7における電流の流れが例示されている。
○ Preparation period P2:
FIG. 8 illustrates the flow of current in the pixel circuit 7 in the preparation period P2 (hereinafter abbreviated as “period P2” as appropriate).

期間P2では、VDD線Lvdに負の所定電位−Vp(例えば−7V)が印加され、VSS線Lvsに所定の基準電位(ここでは0V)が印加され、全走査信号線Lssに所定の低電位VgL(例えば−10V)が印加され、画像信号線Lisに所定の高電位VdH(例えば10V)が印加される。   In the period P2, a negative predetermined potential −Vp (for example, −7V) is applied to the VDD line Lvd, a predetermined reference potential (here, 0V) is applied to the VSS line Lvs, and a predetermined low potential is applied to all the scanning signal lines Lss. VgL (for example, −10 V) is applied, and a predetermined high potential VdH (for example, 10 V) is applied to the image signal line Lis.

このとき、Vth補償用トランジスタ3については、走査信号線Lssにおける低電位VgLの印加により、第6電極(ゲート)3gにはほとんど正の電位が印加されないため、非導通状態となる。一方、駆動トランジスタ2については、画像信号線Lisにおける高電位VdHの印加により、第3電極(ゲート)2gに高電位VdHに応じた正電位(例えば15+10=25V)が印加され、導通状態となる。   At this time, the Vth compensation transistor 3 is in a non-conductive state because almost no positive potential is applied to the sixth electrode (gate) 3g due to the application of the low potential VgL in the scanning signal line Lss. On the other hand, the drive transistor 2 is turned on by applying a high potential VdH to the image signal line Lis and applying a positive potential (for example, 15 + 10 = 25 V) corresponding to the high potential VdH to the third electrode (gate) 2g. .

そして、VDD線LvdよりもVSS線Lvsの方がVpだけ電位が高いため、図8において白抜きの矢印で示すように、VSS線Lvsから駆動トランジスタ2の第2および第1電極2sd,2dsを介して、有機EL素子1に向けて電流が流れる。その結果、有機EL素子1すなわち素子コンデンサ1cにVDD線LvdとVSS線Lvsとの間の電位差に応じた所定量の電荷(例えば7Vに応じた電荷)が蓄積される。   Since the potential of the VSS line Lvs is higher by Vp than that of the VDD line Lvd, the second and first electrodes 2sd and 2ds of the drive transistor 2 are connected from the VSS line Lvs as shown by a white arrow in FIG. Therefore, a current flows toward the organic EL element 1. As a result, a predetermined amount of electric charge (for example, electric charge corresponding to 7 V) corresponding to the potential difference between the VDD line Lvd and the VSS line Lvs is accumulated in the organic EL element 1, that is, the element capacitor 1c.

○Vth補償期間P3:
図9では、Vth補償期間P3(以下適宜「期間P3」と略する)での画素回路7における電流の流れが例示されている。
○ Vth compensation period P3:
FIG. 9 illustrates a current flow in the pixel circuit 7 in the Vth compensation period P3 (hereinafter, abbreviated as “period P3” as appropriate).

期間P3では、VDD線LvdおよびVSS線Lvsにそれぞれ所定の基準電位(ここでは0V)が印加され、全走査信号線Lssに高電位VgHが印加され、画像信号線Lisに高電位VdH(例えば10V)が印加される。   In the period P3, a predetermined reference potential (here, 0V) is applied to the VDD line Lvd and the VSS line Lvs, the high potential VgH is applied to all the scanning signal lines Lss, and the high potential VdH (for example, 10V) is applied to the image signal line Lis. ) Is applied.

このとき、Vth補償用トランジスタ3については、走査信号線Lssにおける高電位VgHの印加により、第6電極(ゲート)3gに高電位VgHに応じた正電位が印加され、導通状態となる。また、駆動トランジスタ2については、期間P3の初期では、コンデンサ4に蓄積された電荷と画像信号線Lisに印加された電位VdHにより、導通状態となる。   At this time, the Vth compensation transistor 3 is turned on by applying a high potential VgH on the scanning signal line Lss to apply a positive potential corresponding to the high potential VgH to the sixth electrode (gate) 3g. Further, the driving transistor 2 becomes conductive at the beginning of the period P3 due to the electric charge accumulated in the capacitor 4 and the potential VdH applied to the image signal line Lis.

したがって、期間P3の初期では、図9において白抜きの矢印で示すように、コンデンサ4に蓄積された電荷に伴う電流が、コンデンサ4からVth補償用トランジスタ3の第5および第4電極3sd,3ds、更には駆動トランジスタ2の第1および第2電極2ds,2sdを介してVSS線Lvsに向けて流れる。また、素子コンデンサ1cに蓄積された電荷に伴う電流が、駆動トランジスタ2の第1および第2電極2ds,2sdを介してVSS線Lvsに向けて流れる。   Therefore, at the beginning of the period P3, as indicated by the white arrow in FIG. 9, the current accompanying the charge accumulated in the capacitor 4 is supplied from the capacitor 4 to the fifth and fourth electrodes 3sd, 3ds of the Vth compensation transistor 3. Furthermore, it flows toward the VSS line Lvs via the first and second electrodes 2ds and 2sd of the driving transistor 2. In addition, a current associated with the charge accumulated in the element capacitor 1c flows toward the VSS line Lvs via the first and second electrodes 2ds and 2sd of the driving transistor 2.

ところが、コンデンサ4に蓄積された電荷に伴う電流が、コンデンサ4からVSS線Lvsに向けて流れるにつれて、コンデンサ4に蓄積された電荷が減少する。そして、駆動トランジスタ2の第2電極2sdに対する第3電極2gの電位(すなわち、Vgs)が実質的に閾値Vthまで減少すると、駆動トランジスタ2は、非導通状態となる。このとき、コンデンサ4には、閾値Vthに応じた電荷が蓄積された状態となる。このように、期間P3では、閾値Vthに応じた電荷がコンデンサ4に蓄積されて、画素ごとに異なる閾値Vthのばらつきが補償される。   However, as the current accompanying the charge accumulated in the capacitor 4 flows from the capacitor 4 toward the VSS line Lvs, the charge accumulated in the capacitor 4 decreases. When the potential of the third electrode 2g (that is, Vgs) with respect to the second electrode 2sd of the drive transistor 2 is substantially reduced to the threshold value Vth, the drive transistor 2 is turned off. At this time, the capacitor 4 is in a state where charges according to the threshold value Vth are accumulated. As described above, in the period P3, the electric charge corresponding to the threshold value Vth is accumulated in the capacitor 4, and the variation in the threshold value Vth that is different for each pixel is compensated.

○書込期間P4:
図10では、書込期間P4(以下適宜「期間P4」と略する)での画素回路7における電流の流れが例示されている。
○ Writing period P4:
FIG. 10 illustrates the flow of current in the pixel circuit 7 in the writing period P4 (hereinafter abbreviated as “period P4” as appropriate).

期間P4では、VDD線LvdおよびVSS線Lvsにそれぞれ基準電位0Vが印加されるとともに、画素データ信号に応じた電荷の蓄積を行う処理(データ書込処理)の実施対象画素において、走査信号線Lssに高電位VgHが印加され、画像信号線Lisに電位(VdH−Vdata)が印加される。なお、電位Vdataは、画素データ信号の電位であり、画像を構成する画素の輝度の階調に対応する値に応じた電位である。   In the period P4, the reference potential 0V is applied to the VDD line Lvd and the VSS line Lvs, respectively, and the scanning signal line Lss in the target pixel of the process (data writing process) for accumulating charges according to the pixel data signal. Is applied with a high potential VgH, and a potential (VdH−Vdata) is applied to the image signal line Lis. Note that the potential Vdata is a potential of the pixel data signal and is a potential corresponding to a value corresponding to the luminance gradation of the pixels constituting the image.

このとき、Vth補償用トランジスタ3については、走査信号線Lssにおける高電位VgHの印加により、ゲートに高電位VgHに応じた正電位が印加され、導通状態となる。一方、駆動トランジスタ2については、画像信号線Lisに対して、期間P3における電位VdH以下の電位(VdH−Vdata)が印加され、Vgsが閾値Vth以下となるため、非導通状態となる。   At this time, the Vth compensation transistor 3 becomes conductive by applying a high potential VgH to the scanning signal line Lss to apply a positive potential according to the high potential VgH to the gate. On the other hand, the drive transistor 2 is turned off because a potential (VdH−Vdata) equal to or lower than the potential VdH in the period P3 is applied to the image signal line Lis and Vgs is equal to or lower than the threshold value Vth.

したがって、期間P4では、図10において白抜きの矢印で示すように、有機EL素子1(すなわち素子コンデンサ1c)からVth補償用トランジスタ3の第4および第5電極3ds,3sdを介してコンデンサ4に向けて電流が流れる。その結果、コンデンサ4に既に蓄積された閾値Vthに応じた電荷の上に電位Vdataに応じた電荷が加算されて蓄積される。すなわち、期間P4においては、コンデンサ4に有機EL素子1の発光輝度に応じた電荷が蓄積される。換言すれば、期間P4では、画素回路7において画素データ信号に応じた電荷がコンデンサ4に蓄積される。   Therefore, in the period P4, as indicated by a white arrow in FIG. 10, the organic EL element 1 (that is, the element capacitor 1c) is connected to the capacitor 4 via the fourth and fifth electrodes 3ds and 3sd of the Vth compensation transistor 3. An electric current flows toward. As a result, the charge corresponding to the potential Vdata is added to the charge corresponding to the threshold value Vth already stored in the capacitor 4 and stored. That is, in the period P4, electric charges corresponding to the light emission luminance of the organic EL element 1 are accumulated in the capacitor 4. In other words, charges corresponding to the pixel data signal are accumulated in the capacitor 4 in the pixel circuit 7 in the period P4.

なお、コンデンサ4の第7電極4aの電位(駆動トランジスタ2のゲート電位)の変化量は、画像信号線Lisの電位の変化量と、コンデンサ4の保持容量Csと素子コンデンサ1cのEL素子容量Coとの比(容量比)との積である。すなわち、本実施形態においては、画像信号線Lisの電位がVdHからVdataに変化する場合、駆動トランジスタ2のゲート電位が(Vdata−VdH)・Cs/(Cs+Co)変化する。例えば、VdH=10V、Vdata=5V、Cs:Co=1:2である場合には、画像信号線Lisの電位が−5V変化し、駆動トランジスタ2のゲート電位は、有機EL素子1からコンデンサ4に対する電荷の移動により、(5−10)・1/(1+2)=−5/3V変化する。このように、コンデンサ4に蓄積される電荷の移動により、画像信号線Lisの電位の変化が、駆動トランジスタ2のゲート電位に反映される。   Note that the amount of change in the potential of the seventh electrode 4a of the capacitor 4 (gate potential of the driving transistor 2) is the amount of change in the potential of the image signal line Lis, the holding capacity Cs of the capacitor 4, and the EL element capacity Co of the element capacitor 1c. And the ratio (capacity ratio). That is, in the present embodiment, when the potential of the image signal line Lis changes from VdH to Vdata, the gate potential of the driving transistor 2 changes by (Vdata−VdH) · Cs / (Cs + Co). For example, when VdH = 10 V, Vdata = 5 V, and Cs: Co = 1: 2, the potential of the image signal line Lis changes by −5 V, and the gate potential of the driving transistor 2 is changed from the organic EL element 1 to the capacitor 4. (5-10) · 1 / (1 + 2) = − 5 / 3V is changed by the movement of the electric charge with respect to. As described above, the change in the potential of the image signal line Lis is reflected in the gate potential of the driving transistor 2 due to the movement of the charge accumulated in the capacitor 4.

○素子初期化期間P5:
素子初期化期間P5(以下適宜「期間P5」と略する)については、VDD線LvdおよびVSS線Lvsにそれぞれ所定の負電位−Vpが印加され、全走査信号線Lssに低電位VgLが印加され、画像信号線Lisに高電位VdHが印加される。このとき、Vth補償用トランジスタ3が非導通状態となり、駆動トランジスタ2が導通状態となる。そして、VDD線LvdとVSS線Lvsとの間に電位差がなく、VSS線Lvsが負電位−Vpに設定されているため、有機EL素子1(すなわち素子コンデンサ1c)に蓄積された電荷が、VSS線Lvsに抜けて、有機EL素子1に蓄積された電荷が一掃される。
○ Element initialization period P5:
In the element initialization period P5 (hereinafter abbreviated as “period P5” as appropriate), a predetermined negative potential −Vp is applied to the VDD line Lvd and the VSS line Lvs, respectively, and a low potential VgL is applied to all the scanning signal lines Lss. The high potential VdH is applied to the image signal line Lis. At this time, the Vth compensation transistor 3 is turned off and the driving transistor 2 is turned on. Since there is no potential difference between the VDD line Lvd and the VSS line Lvs and the VSS line Lvs is set to the negative potential −Vp, the charge accumulated in the organic EL element 1 (that is, the element capacitor 1c) is reduced to VSS. The charge accumulated in the organic EL element 1 is wiped out through the line Lvs.

○発光期間P6:
図11では、発光期間P6(以下適宜「期間P6」と略する)での画素回路7における電流の流れが例示されている。
○ Light emission period P6:
FIG. 11 illustrates the flow of current in the pixel circuit 7 in the light emission period P6 (hereinafter abbreviated as “period P6” where appropriate).

期間P6では、VDD線Lvdに正の高電位VDDが印加される一方で、VSS線Lvsに基準電位0Vが印加され、走査信号線Lssに低電位VgLが印加され、画像信号線Lisに高電位VdHが印加される。   In the period P6, the positive high potential VDD is applied to the VDD line Lvd, while the reference potential 0V is applied to the VSS line Lvs, the low potential VgL is applied to the scanning signal line Lss, and the high potential is applied to the image signal line Lis. VdH is applied.

このとき、Vth補償用トランジスタ3については、走査信号線Lssにおける低電位VgLの印加により、非導通状態となる。一方、駆動トランジスタ2については、画像信号線Lisに対して高電位VdHが印加されるため、期間P4においてコンデンサ4に蓄積された電荷量(電位Vdataに応じた電荷量)に応じた電位分だけVgsが閾値Vthよりも高くなり、導通状態となる。   At this time, the Vth compensation transistor 3 becomes non-conductive due to the application of the low potential VgL to the scanning signal line Lss. On the other hand, for the driving transistor 2, since the high potential VdH is applied to the image signal line Lis, only the potential corresponding to the amount of charge accumulated in the capacitor 4 (the amount of charge corresponding to the potential Vdata) in the period P4. Vgs becomes higher than the threshold value Vth, and a conductive state is established.

例えば、Vdata=5V、Cs:Co=1:2である場合には、期間P4においてコンデンサ4に蓄積される電荷が、閾値Vthよりも5/3Vだけ低い電位([Vth−5/3]V)に対応する。そして、期間P6では、画像信号線Lisに対して期間P4よりもVdata(=5V)分だけ高い電位が印加され、第3電極(ゲート)2gに対して、閾値Vthよりも10/3Vだけ高い電位([Vth+10/3]V=[Vth−(5/3)+5]V)が印加される。   For example, when Vdata = 5V and Cs: Co = 1: 2, the potential accumulated in the capacitor 4 in the period P4 is lower than the threshold value Vth by 5 / 3V ([Vth-5 / 3] V ). In the period P6, a potential higher than the period P4 by Vdata (= 5V) is applied to the image signal line Lis, and the third electrode (gate) 2g is higher by 10 / 3V than the threshold value Vth. A potential ([Vth + 10/3] V = [Vth− (5/3) +5] V) is applied.

そして、VDD線LvdがVSS線Lvsよりも電位VDD分だけ高電位であり、駆動トランジスタ2が電位Vdataに応じて第1−第2電極間で電流が流れる導通状態となる。このため、図11において白抜きの矢印で示すように、有機EL素子1に対して電位Vdataに応じた電流が流れる。その結果、有機EL素子1が電位Vdataに応じた輝度で発光する。つまり、期間P6では、各画素から画素データ信号に応じた輝度の光が出射される。   Then, the VDD line Lvd is higher than the VSS line Lvs by the potential VDD, and the driving transistor 2 is in a conductive state in which current flows between the first and second electrodes according to the potential Vdata. For this reason, as indicated by a white arrow in FIG. 11, a current corresponding to the potential Vdata flows through the organic EL element 1. As a result, the organic EL element 1 emits light with a luminance corresponding to the potential Vdata. That is, in the period P6, light having a luminance corresponding to the pixel data signal is emitted from each pixel.

ここで、有機EL素子1が発光する際の駆動トランジスタ2に関して、Vgs,Vdata,Vthの間には、下式(1)が成立する。   Here, regarding the drive transistor 2 when the organic EL element 1 emits light, the following equation (1) is established between Vgs, Vdata, and Vth.

Figure 0005612241
Figure 0005612241

上式(1)のa,dは定数である。   In the above formula (1), a and d are constants.

また、駆動トランジスタ2の第1−2電極間(ドレイン−ソース間)で流れる電流をIdsとすると、下式(2)が成立する。   Further, when the current flowing between the first and second electrodes (between the drain and source) of the driving transistor 2 is Ids, the following expression (2) is established.

Figure 0005612241
Figure 0005612241

有機EL素子1の発光輝度は、有機EL素子1を流れる電流の密度(電流密度)に略比例するため、図6で示した駆動波形を用いた制御により、各画素において所望の発光輝度を得ることができる。   Since the light emission luminance of the organic EL element 1 is substantially proportional to the density of current flowing through the organic EL element 1 (current density), a desired light emission luminance is obtained in each pixel by control using the drive waveform shown in FIG. be able to.

<通常画像表示モード>
図12は、画像表示装置1Aが通常画像表示モードに設定されている場合における発光輝度と時間経過との関係を示す図である。なお、図12では、横軸が時刻、縦軸が発光輝度をそれぞれ示しており、発光輝度の時間的変化が太線で示され、有機EL素子1の発光の準備を行う期間(図6の期間P1〜P5に相当)にハッチングが付されている。
<Normal image display mode>
FIG. 12 is a diagram illustrating the relationship between the light emission luminance and the passage of time when the image display device 1A is set to the normal image display mode. In FIG. 12, the horizontal axis indicates time and the vertical axis indicates light emission luminance, the temporal change of the light emission luminance is indicated by a thick line, and the period during which the organic EL element 1 is prepared for light emission (period in FIG. 6). (Corresponding to P1 to P5) are hatched.

図12で示すように、有機EL素子1の発光に必要な電荷の蓄積が行われる期間Pp(図6の期間P1〜P5に相当)と、有機EL素子1が実際に発光する期間Pe(図6の期間P6に相当)とが時間順次に繰り返される。   As shown in FIG. 12, a period Pp (corresponding to periods P1 to P5 in FIG. 6) in which charges necessary for light emission of the organic EL element 1 are accumulated and a period Pe (FIG. 12) in which the organic EL element 1 actually emits light. 6 corresponds to the period P6 of 6).

つまり、通常画像表示モードでは、期間Ppと期間Peとによって構成される期間(以下「1フレーム期間」とも称する)Pf1によって、表示部200Aにおいて1フレーム分の画像(1フレーム画像)が表示される。そして、この期間Pf1が時間順次に繰り返されることで、表示部200Aにおいて複数のフレーム画像が時間順次に表示される。   That is, in the normal image display mode, an image for one frame (one frame image) is displayed on the display unit 200A by a period (hereinafter also referred to as “one frame period”) Pf1 constituted by the period Pp and the period Pe. . Then, the period Pf1 is repeated in time sequence, whereby a plurality of frame images are displayed in time sequence on the display unit 200A.

ここで、発光期間P6における1画素の消費電力は、VDD線の電位VDDに対して、駆動トランジスタ2の第1−2電極間で流れる電流Idsを乗じた値(VDD×Ids)である。そして、いわゆるデューティー(1フレーム期間Pf1を占める発光期間Peの割合)をDとすると、1フレーム期間Pf1における平均的な消費電力は、VDD×Ids×Dとなる。   Here, the power consumption of one pixel in the light emission period P6 is a value (VDD × Ids) obtained by multiplying the potential VDD of the VDD line by the current Ids flowing between the first and second electrodes of the drive transistor 2. If the so-called duty (the ratio of the light emission period Pe occupying one frame period Pf1) is D, the average power consumption in one frame period Pf1 is VDD × Ids × D.

上述したように、通常画像表示モードにおいては、非発光状態と発光状態とが繰り返される点滅動作が行われるが、1フレーム期間Pf1は、一般に、1/60秒程度と非常に短い期間であるため、人間の目には点滅しているようには見えない。したがって、1フレーム画像ごとに少しずつ画像が変化すると、滑らかに被写体が移動しているように見える動画表示が実現される。   As described above, in the normal image display mode, the blinking operation in which the non-light emitting state and the light emitting state are repeated is performed. However, the one frame period Pf1 is generally a very short period of about 1/60 seconds. , It does not appear to blink to the human eye. Therefore, when the image changes little by little for each frame image, a moving image display in which the subject appears to move smoothly is realized.

<低消費電力画像表示モード>
上述したように、通常画像表示モードでは、1フレーム期間Pf1が繰り返し行われる。これに対して、低消費電力画像表示モードでは、所定回数(少なくとも1回以上)だけ1フレーム画像が繰り返して表示される期間(以下「表示期間」と称する)と、1フレーム期間Pf1以上の所定時間だけ表示部200Aにおいて発光が行われない(すなわち画像が全く表示されない)期間(以下「非表示期間」と称する)とが、時間順次に繰り返される。このような動作により、消費電力の低減が図られている。
<Low power consumption image display mode>
As described above, in the normal image display mode, one frame period Pf1 is repeatedly performed. On the other hand, in the low power consumption image display mode, a period during which one frame image is repeatedly displayed a predetermined number of times (at least once) (hereinafter referred to as “display period”) and a predetermined period equal to or longer than one frame period Pf1. A period (hereinafter referred to as a “non-display period”) in which light emission is not performed (that is, no image is displayed at all) on display unit 200A for the time is repeated in time sequence. With such an operation, power consumption is reduced.

以下、画像表示装置1Aの画像表示モードが、低消費電力画像表示モードに設定されている場合における動作について説明する。   Hereinafter, an operation when the image display mode of the image display apparatus 1A is set to the low power consumption image display mode will be described.

図13は、画像表示装置1Aの画像表示モードが低消費電力画像表示モードに設定されている場合において有機EL素子1を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図13では、図6と同様に、横軸が時刻を示し、上から順に、(a)電位Vdd、(b)電位Vss、(c)電位Vls1、(d)電位Vls2、(e)電位Vlis、の波形が示されている。   FIG. 13 is a timing chart showing signal waveforms (drive waveforms) when the organic EL element 1 emits light when the image display mode of the image display device 1A is set to the low power consumption image display mode. In FIG. 13, as in FIG. 6, the horizontal axis indicates time, and in order from the top, (a) potential Vdd, (b) potential Vss, (c) potential Vls <b> 1, (d) potential Vls <b> 2, (e) potential Vlis. , Waveforms are shown.

図13では、表示期間と非表示期間とが切り替わる前後における駆動波形が示されている。具体的には、時刻t11〜t17については、図6で示したものと同様な駆動波形が示されている。一方、時刻t17以降では、5つの電位Vdd,Vss,Vls1,Vls2,Vlisが全て基準電位(0V)に設定され、画素回路7において電荷の移動が起こらない状態(無駆動状態)となる。すなわち有機EL素子1が発光せず、画像が表示されない期間(非表示期間)Pmとなる。なお、図13で示す時刻t17〜t18は、1フレーム期間Pf1と同じ長さの期間を示しており、ここでは、一例として、非表示期間Pmが1フレーム期間Pf1よりも長い場合が示されている。   FIG. 13 shows driving waveforms before and after switching between the display period and the non-display period. Specifically, the drive waveforms similar to those shown in FIG. 6 are shown at times t11 to t17. On the other hand, after time t17, the five potentials Vdd, Vss, Vls1, Vls2, and Vlis are all set to the reference potential (0 V), and the pixel circuit 7 enters a state where no charge movement occurs (no drive state). That is, it is a period (non-display period) Pm in which the organic EL element 1 does not emit light and no image is displayed. Note that the times t17 to t18 shown in FIG. 13 indicate a period having the same length as the one frame period Pf1, and here, as an example, the case where the non-display period Pm is longer than the one frame period Pf1 is shown. Yes.

図14は、画像表示装置1Aの画像表示モードが低消費電力画像表示モードに設定されている場合における発光輝度と時間経過との関係を示す図である。なお、図14では、図12と同様に、横軸が時刻、縦軸が発光輝度をそれぞれ示しており、発光輝度の時間的変化が太線で示され、有機EL素子1の発光の準備を行う期間(図6の期間P1〜P5に相当)にハッチングが付されている。   FIG. 14 is a diagram illustrating the relationship between the light emission luminance and the passage of time when the image display mode of the image display device 1A is set to the low power consumption image display mode. In FIG. 14, as in FIG. 12, the horizontal axis indicates time and the vertical axis indicates light emission luminance, and the temporal change in the light emission luminance is indicated by a thick line, and the organic EL element 1 is prepared for light emission. The periods (corresponding to the periods P1 to P5 in FIG. 6) are hatched.

図14で示すように、有機EL素子1の発光に必要な電荷の蓄積が行われる期間Pp(図6の期間P1〜P5に相当)と、有機EL素子1が実際に発光する期間Pe(図6の期間P6に相当)とが時間順次に複数回(ここでは3回)繰り返される表示期間Paと、1フレーム期間Pf1の所定倍(ここでは3倍)の非表示期間Pbとが時間順次に繰り返される。   As shown in FIG. 14, a period Pp (corresponding to periods P1 to P5 in FIG. 6) in which charges necessary for light emission of the organic EL element 1 are accumulated and a period Pe (FIG. 14) in which the organic EL element 1 actually emits light. 6) (corresponding to the period P6 of 6) is time-sequentially a display period Pa that is repeated a plurality of times (here, three times) and a non-display period Pb that is a predetermined multiple (three times here) of one frame period Pf1. Repeated.

以上のように、第1実施形態に係る画像表示装置1Aでは、所定のタイミングで低消費電力画像表示モードに設定されると、各画素回路7において書込期間P4や発光期間P6とを備えて構成された少なくとも1以上の1フレーム期間Pf1からなる表示期間Paと、1フレーム期間Pf1以上の期間である非表示期間Pbとが、時間順次に繰り返される。このため、非表示期間Pbの分だけ消費電力が低減されるが、表示期間Paにおける表示画像のコントラストは低下しない。   As described above, when the image display device 1A according to the first embodiment is set to the low power consumption image display mode at a predetermined timing, each pixel circuit 7 includes the writing period P4 and the light emission period P6. A display period Pa composed of at least one frame period Pf1 and a non-display period Pb that is one frame period Pf1 or more are repeated in time sequence. For this reason, the power consumption is reduced by the non-display period Pb, but the contrast of the display image in the display period Pa is not lowered.

より詳細には、画像が表示される期間と画像が表示されない期間とを交互に設けることで、消費電力の低減を図ることができる。このような表示態様では、表示画面が点滅するように視認されるが、ユーザーが、電子メールの表示画面などといった静止画を見る際には、特にコントラストの低下もなく、表示画像の内容も把握可能である。   More specifically, power consumption can be reduced by alternately providing a period during which an image is displayed and a period during which no image is displayed. In such a display mode, the display screen is viewed as blinking. However, when the user views a still image such as an e-mail display screen, the content of the display image is grasped without any particular decrease in contrast. Is possible.

そして、一般的なユーザーのニーズからすれば、少々表示画像が見難くても、バッテリー切れで画像表示装置が使用不可能な状態とならないことが重要と言え、第1実施形態に係る画像表示装置1Aは、一般的なユーザーのニーズに十分応えたものと言える。   According to the needs of general users, it can be said that it is important that the image display device does not become unusable due to running out of battery even if the display image is a little difficult to see. The image display device according to the first embodiment It can be said that 1A sufficiently meets the needs of general users.

したがって、第1実施形態に係る画像表示装置1Aでは、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図ることができる。   Therefore, in the image display device 1A according to the first embodiment, it is possible to reduce power consumption while preventing a decrease in contrast of a display image.

また、バッテリー120の蓄電量が所定量以下となった場合に、画像表示装置1Aの画像表示モードが、低消費電力画像表示モードに設定される。このため、バッテリー切れによって画像表示装置1Aが使用できなくなるといった不具合を回避することができる。   Further, when the amount of power stored in the battery 120 is equal to or less than a predetermined amount, the image display mode of the image display device 1A is set to the low power consumption image display mode. For this reason, it is possible to avoid the problem that the image display apparatus 1A cannot be used due to the battery running out.

なお、低消費電力画像表示モードにおいて表示期間Paと非表示期間Peとが繰り返し行われる周期(例えば、表示期間Paが開始される周期)については、ユーザの操作性などを考慮すると、ユーザが表示画像の内容を視認することができる程度に短くする必要性がある。その一方で、ユーザに不快なちらつきを感じさせない程度に長くする必要性がある。したがって、当該周期は、例えば0.25〜10Hz程度が好適である。また、1周期の期間を占める表示期間Paについては、ユーザが表示画像の残像を視認することができる程度に長くする必要性がある。したがって、1周期の期間を占める表示期間Paの比率としては、例えば5〜80%程度が好適である。   Note that the period in which the display period Pa and the non-display period Pe are repeatedly performed in the low power consumption image display mode (for example, the period in which the display period Pa is started) is displayed by the user in consideration of user operability and the like. There is a need to shorten the image content to such an extent that it can be visually recognized. On the other hand, it is necessary to make the length long enough not to make the user feel unpleasant flicker. Accordingly, the period is preferably about 0.25 to 10 Hz, for example. In addition, the display period Pa that occupies one period needs to be long enough for the user to visually recognize the afterimage of the display image. Accordingly, the ratio of the display period Pa occupying one period is preferably about 5 to 80%, for example.

<第2実施形態>
第1実施形態に係る画像表示装置1Aでは、所定のタイミングで、表示期間Paと非表示期間Pbとが繰り返されて、点滅するような態様で画像表示を行う低消費電力画像表示モードに設定されることで、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図った。これに対して、第2実施形態に係る画像表示装置1Bでは、第1実施形態に係る画像表示装置1Aと比較して物理的な構成については同様であるが、低消費電力画像表示モードに設定された場合おける表示期間Paの駆動制御を変更することにより、デューティーを向上させた表示期間Pa’とすることで、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図っている。
Second Embodiment
In the image display apparatus 1A according to the first embodiment, the display period Pa and the non-display period Pb are repeated at a predetermined timing, and the low power consumption image display mode in which the image is displayed in a blinking manner is set. As a result, the power consumption was reduced while preventing the contrast of the display image from being lowered. In contrast, the image display device 1B according to the second embodiment has the same physical configuration as the image display device 1A according to the first embodiment, but is set to the low power consumption image display mode. By changing the drive control of the display period Pa in this case, the display period Pa ′ is improved in duty, thereby reducing the power consumption while preventing the contrast of the display image from being lowered.

以下、第2実施形態に係る画像表示装置1Bについて、第1実施形態に係る画像表示装置1Aと異なる点(すなわち、低消費電力画像表示モードに係る制御と動作)について主に説明する。なお、図2で示すように、第1実施形態に係る画像表示装置1Aと異なる制御に係る部分、すなわち制御部210Aおよび表示部200Aについては、制御部210Bおよび表示部200Bと形式的に符号を変更して、第2実施形態に係る画像表示装置1Bについて説明する。   Hereinafter, the difference between the image display device 1B according to the second embodiment and the image display device 1A according to the first embodiment (that is, control and operation according to the low power consumption image display mode) will be mainly described. As shown in FIG. 2, portions related to control different from the image display device 1A according to the first embodiment, that is, the control unit 210A and the display unit 200A are formally coded as the control unit 210B and the display unit 200B. The image display device 1B according to the second embodiment will be described by changing.

図15は、画像表示装置1Bの画像表示モードが低消費電力画像表示モードに設定された場合において有機EL素子1を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図15では、図6および図13と同様に、横軸が時刻を表し、上から順に、(a)電位Vdd、(b)電位Vss、(c)電位Vls1、(d)電位Vls2、(e)電位Vlis、の波形が示されており、第2実施形態の表示期間Pa’における駆動波形が示されている。   FIG. 15 is a timing chart showing signal waveforms (drive waveforms) when the organic EL element 1 emits light when the image display mode of the image display device 1B is set to the low power consumption image display mode. In FIG. 15, as in FIGS. 6 and 13, the horizontal axis represents time, and in order from the top, (a) potential Vdd, (b) potential Vss, (c) potential Vls1, (d) potential Vls2, (e ) A waveform of the potential Vlis is shown, and a driving waveform in the display period Pa ′ of the second embodiment is shown.

図15で示すように、時刻t11〜t17については、図6で示したものと同様な駆動波形となる。これに対して、時刻t17以降では、時刻t16〜t17における5つの電位Vdd,Vss,Vls1,Vls2,Vlisがそのまま維持される。すなわち、期間P1〜P5までの処理でコンデンサ4に蓄積された電荷に応じた有機EL素子1の発光が、時刻t16〜t17だけでなく、その後も維持され、1フレーム期間Pf1以上の期間にわたって有機EL素子1が発光する状態が保持される。   As shown in FIG. 15, the driving waveforms at times t11 to t17 are the same as those shown in FIG. 6. On the other hand, after time t17, the five potentials Vdd, Vss, Vls1, Vls2, and Vlis at times t16 to t17 are maintained as they are. That is, the light emission of the organic EL element 1 corresponding to the electric charge accumulated in the capacitor 4 in the processing from the periods P1 to P5 is maintained not only at the times t16 to t17 but also after that, and is organic over a period of one frame period Pf1 or more. The state where the EL element 1 emits light is maintained.

つまり、第2実施形態の表示期間Pa’では、1回のデータ書込処理が行われると、通常画像表示モードにおいて1つのフレーム画像が表示される1フレーム期間Pf1以上の期間P6Bにわたって、有機EL素子1の発光状態が保持される。なお、図15で示す時刻t17〜t18は、1フレーム期間Pf1と同じ長さの期間を示しており、ここでは、一例として、発光期間P6Bが1フレーム期間Pf1よりも長い場合が示されている。   That is, in the display period Pa ′ of the second embodiment, when one data writing process is performed, the organic EL is performed over a period P6B of one frame period Pf1 or more in which one frame image is displayed in the normal image display mode. The light emission state of the element 1 is maintained. Note that the times t17 to t18 shown in FIG. 15 indicate a period having the same length as the one frame period Pf1, and here, as an example, the case where the light emission period P6B is longer than the one frame period Pf1 is shown. .

このように、1回のデータ書込処理に対する発光期間P6Bが通常の1フレーム期間Pf1以上と長くなると、表示期間Pa’におけるデューティーが向上する。このため、表示期間Pa’における有機EL素子1の瞬間輝度(すなわち時間当たりの発光輝度)を低減することができる。その結果、有機EL素子1に瞬間的に流れる電流の密度が低減されるため、有機EL素子1の長寿命化を図ることができ、また電圧を小さくできるので消費電力を低減できる。瞬間輝度を低減するには、VDD線の電位を下げる、またはデータ信号の階調を下げる等の方法がある。   Thus, when the light emission period P6B for one data writing process becomes longer than the normal one frame period Pf1, the duty in the display period Pa 'is improved. For this reason, the instantaneous luminance (that is, the light emission luminance per time) of the organic EL element 1 in the display period Pa ′ can be reduced. As a result, since the density of the current that flows instantaneously in the organic EL element 1 is reduced, the life of the organic EL element 1 can be extended, and the voltage can be reduced, so that power consumption can be reduced. In order to reduce the instantaneous luminance, there are methods such as lowering the potential of the VDD line or lowering the gradation of the data signal.

図16は、画像表示装置1Bの画像表示モードが低消費電力画像表示モードに設定された場合おける発光輝度と時間経過との関係を示す図である。なお、図16では、図12および図14と同様に、横軸が時刻、縦軸が発光輝度をそれぞれ示しており、発光輝度の時間的変化が太線で示され、有機EL素子1の発光の準備を行う期間(図6の期間P1〜P5に相当)にハッチングが付されている。   FIG. 16 is a diagram illustrating the relationship between the light emission luminance and the passage of time when the image display mode of the image display device 1B is set to the low power consumption image display mode. In FIG. 16, as in FIGS. 12 and 14, the horizontal axis indicates time, and the vertical axis indicates light emission luminance. The temporal change in light emission luminance is indicated by a thick line, and the light emission of the organic EL element 1 is shown. The period during which preparation is performed (corresponding to periods P1 to P5 in FIG. 6) is hatched.

図16で示すように、表示期間Pa’は、時刻T0〜T1において、有機EL素子1の発光に必要な電荷の蓄積が行われる期間Pp(図6の期間P1〜P5に相当)と、時刻T1〜T2において、有機EL素子1が実際に発光する1フレーム期間Pf1以上(ここでは1フレーム期間Pf1の4倍以上)の期間Pe’(図6の期間P6に相当)とを有する。つまり、表示期間Pa’では、1回のデータ書込処理に対して4回以上の有機EL素子1の発光が行われることと等しい状態が実現される。   As shown in FIG. 16, the display period Pa ′ includes a period Pp (corresponding to the periods P1 to P5 in FIG. 6) in which charges necessary for light emission of the organic EL element 1 are accumulated at the times T0 to T1, and the time From T1 to T2, the organic EL element 1 has a period Pe ′ (corresponding to the period P6 in FIG. 6) of one frame period Pf1 or more (here, four times or more of the one frame period Pf1) in which light is actually emitted. That is, in the display period Pa ′, a state equivalent to the light emission of the organic EL element 1 four times or more for one data writing process is realized.

また、非表示期間Pbは、図14と同様に1フレーム期間Pf1以上(ここでは1フレーム期間Pf1の3倍)の期間となっている。   Further, the non-display period Pb is a period equal to or longer than one frame period Pf1 (here, three times the one frame period Pf1) as in FIG.

そして、このような表示期間Pa’と非表示期間Pbとが時間順次に繰り返されることで、表示部200Bにおいて画像が表示される。   Then, such a display period Pa 'and a non-display period Pb are repeated in time sequence, whereby an image is displayed on the display unit 200B.

また、表示期間Pa’では、1フレーム期間Pf1の5倍の期間(時刻T0〜T2)において、有機EL素子1の発光に必要な電荷の蓄積を行う処理が1回しか行われず(時刻T0〜T1)、その他の期間(時刻T1〜T2)において有機EL素子1が発光状態に維持される。   In the display period Pa ′, the process for accumulating charges necessary for light emission of the organic EL element 1 is performed only once (time T0 to T2) in a period (time T0 to T2) five times the one frame period Pf1. T1), the organic EL element 1 is maintained in a light emitting state in other periods (time T1 to T2).

このため、図16で示されている駆動波形の場合には、通常画像表示モードの表示期間Paにおけるデューティーが0.4であったとすると、表示期間Pa’におけるデューティーは、0.88(=[0.4+4]/5)となる。つまり、表示期間Pa’では、瞬間的な発光輝度Btbを、表示期間Paにおける瞬間的な発光輝度Bt(図16中の太破線)の0.45(=0.4/0.88)倍とすれば、ユーザーの眼には同じ明るさ、および同じコントラストの画像として視認される。   For this reason, in the case of the drive waveform shown in FIG. 16, if the duty in the display period Pa in the normal image display mode is 0.4, the duty in the display period Pa ′ is 0.88 (= [ 0.4 + 4] / 5). That is, in the display period Pa ′, the instantaneous light emission luminance Btb is 0.45 (= 0.4 / 0.88) times the instantaneous light emission luminance Bt (thick broken line in FIG. 16) in the display period Pa. Then, it is visually recognized as an image having the same brightness and the same contrast by the user's eyes.

以上のように、第2実施形態に係る画像表示装置1Bでは、所定のタイミングで低消費電力画像表示モードに設定されると、各画素回路7において画素データ信号に応じた電荷がコンデンサ4に蓄積される書込期間P4と、1フレーム期間Pf1以上であり、且つ各画素から画素データ信号に応じた輝度の光が出射される発光期間Pe’とを有する表示期間Pa’と、1フレーム期間Pf1以上の期間にわたって表示部200Bに画像の表示が行われない非表示期間Pbとが、時間順次に繰り返される。このため、表示部200Bにおいて画像が表示される表示期間Pa’と表示されない非表示期間Pbとが交互に行われることになる。その結果、第1実施形態と同様に、表示画像のコントラストの低下を防ぎつつ、消費電力の低減を図ることができる。   As described above, in the image display device 1B according to the second embodiment, when the low power consumption image display mode is set at a predetermined timing, the charge corresponding to the pixel data signal is accumulated in the capacitor 4 in each pixel circuit 7. Display period Pa ′ having a writing period P4 and a light emission period Pe ′ that is longer than or equal to one frame period Pf1, and in which light having a luminance corresponding to the pixel data signal is emitted from each pixel, and one frame period Pf1 The non-display period Pb in which no image is displayed on the display unit 200B over the above period is repeated in time sequence. For this reason, the display period Pa ′ in which an image is displayed and the non-display period Pb in which the image is not displayed are alternately performed on the display unit 200B. As a result, as in the first embodiment, it is possible to reduce power consumption while preventing a decrease in contrast of the display image.

また、第2実施形態に係る画像表示装置1Bでは、表示期間Pa’における有機EL素子1の瞬間的な発光輝度を低減することができるため、発光時の電源電圧を下げることができる。更に、発光時において瞬間的に有機EL素子1を流れる電流の密度も低減されるため、有機EL素子1ひいては画像表示装置1Bの長寿命化を図ることができる。   In the image display device 1B according to the second embodiment, since the instantaneous light emission luminance of the organic EL element 1 in the display period Pa ′ can be reduced, the power supply voltage at the time of light emission can be lowered. Furthermore, since the density of the current flowing through the organic EL element 1 instantaneously at the time of light emission is also reduced, the life of the organic EL element 1 and thus the image display device 1B can be extended.

また、有機EL素子1の発光に必要な電荷の蓄積が行われる期間Ppでは、画素回路7に係る5つの電位Vdd,Vss,Vls1,Vls2,Vlisを変化させることにより、いわゆる容量損失(すなわち回路に存在する容量による電力損失)が生じる。この点に関し、第2実施形態に係る画像表示装置1Bの画像表示モードが低消費電力画像表示モードに設定された場合には、通常画像表示モードに設定された場合よりも、表示期間を占める期間Ppの割合が減少する。このため、容量損失が低減され、更に消費電力の低減が図られる。   Further, in the period Pp during which charge necessary for light emission of the organic EL element 1 is accumulated, the five potentials Vdd, Vss, Vls1, Vls2, and Vlis relating to the pixel circuit 7 are changed, so that a so-called capacitance loss (that is, a circuit) Power loss due to the capacity present in the In this regard, when the image display mode of the image display apparatus 1B according to the second embodiment is set to the low power consumption image display mode, the period that occupies the display period as compared to the case where the normal image display mode is set. The proportion of Pp decreases. For this reason, capacity loss is reduced, and power consumption is further reduced.

<変形例>
以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
<Modification>
As mentioned above, although embodiment of this invention was described, this invention is not limited to the thing of the content demonstrated above.

◎例えば、上記実施形態では、画像表示モードが通常画像表示モードに設定されている状態で、バッテリーの残量が所定量以下となると、低消費電力画像表示モードに設定が変更されたが、これに限られず、例えば、ユーザーによって操作部130が種々操作されることで、操作部130が低消費電力画像表示モードに設定するための所定の操作を受け付けた場合に、制御部210A,210Bが、画像表示モードを、低消費電力画像表示モードに設定するようにしても良い。このような構成によれば、バッテリー切れによって装置が使用できなくなるといった不具合を適宜回避することができる。   ◎ For example, in the above embodiment, when the image display mode is set to the normal image display mode, the setting is changed to the low power consumption image display mode when the remaining amount of the battery becomes a predetermined amount or less. For example, when the operation unit 130 receives various operations for setting to the low power consumption image display mode by various operations of the operation unit 130 by the user, the control units 210A and 210B The image display mode may be set to the low power consumption image display mode. According to such a configuration, it is possible to appropriately avoid the problem that the device cannot be used due to the battery running out.

◎また、上記第2実施形態に係る低消費電力画像表示モードでは、図16で示したように、通常画像表示モードにおける1回の発光期間P6よりも、1回の発光期間(時刻T1〜T2)が長くなる。このため、次の画像に切り替わる周期が長くなるため、滑らかに被写体が変化する動画表示には適さないが、電子メールの画面などといった各種静止画を表示する場合には、特に問題がなく、消費電力の低減を有効に図ることができる。   In addition, in the low power consumption image display mode according to the second embodiment, as shown in FIG. 16, the light emission period (time T1 to T2) is one time than the light emission period P6 in the normal image display mode. ) Becomes longer. For this reason, since the cycle of switching to the next image becomes long, it is not suitable for displaying moving images in which subjects change smoothly, but there are no particular problems when displaying various still images such as e-mail screens. Electric power can be effectively reduced.

なお、バッテリーの残量が所定量以下となった場合には、低消費電力画像表示モードに適さない動画表示が禁止されるように、すなわち静止画表示が行われるように構成されても良い。また、逆に、動画表示などを継続したい場合などでは、ユーザーが操作部130を種々操作することで、低消費電力画像表示モードへの移行が禁止されるような構成としても良い。   In addition, when the remaining amount of the battery is equal to or less than a predetermined amount, the moving image display that is not suitable for the low power consumption image display mode may be prohibited, that is, the still image display may be performed. Conversely, when it is desired to continue moving image display or the like, the user may perform various operations on the operation unit 130 to prohibit the transition to the low power consumption image display mode.

◎また、上記第2実施形態に係る低消費電力画像表示モードでは、図16で示したように、表示期間Pa’が、有機EL素子1の発光に必要な電荷の蓄積に要する期間Ppと、比較的長期間の発光状態が維持される発光期間(時刻T1〜T2)とによって構成されたが、これに限られず、1回のデータ書込処理でコンデンサ4に蓄積された電荷に応じた発光が断続的に行われることで、表示期間における断続的な発光の合計期間が、1フレーム期間Pf1以上となるようにしても、上記第2実施形態に係る低消費電力画像表示モードと同様に、表示期間におけるデューティーを向上させることができる。   Further, in the low power consumption image display mode according to the second embodiment, as shown in FIG. 16, the display period Pa ′ is a period Pp required for accumulating charges necessary for light emission of the organic EL element 1, and The light emission period (time T1 to T2) in which the light emission state is maintained for a relatively long period of time is not limited to this, and light emission corresponding to the electric charge accumulated in the capacitor 4 by one data writing process Is performed intermittently, even if the total period of intermittent light emission in the display period is equal to or longer than one frame period Pf1, as in the low power consumption image display mode according to the second embodiment, The duty in the display period can be improved.

◎また、上記第2実施形態に係る低消費電力画像表示モードでは、図16で示したように、表示期間Pa’の初期において、有機EL素子1の発光に必要な電荷の蓄積に要する期間Pp(図6におけるP1〜P5に相当)が存在するが、これを省略しても構わない。この場合、通常画像表示モードに関して、低消費電力画像表示モードに切り替わる直前のフレームにおいて、画素回路に供給されたデータ信号に基づいて、有機EL素子1を発光させればよい。   In the low power consumption image display mode according to the second embodiment, as shown in FIG. 16, the period Pp required for accumulating charges necessary for light emission of the organic EL element 1 at the initial stage of the display period Pa ′. (Corresponding to P1 to P5 in FIG. 6) exists, but this may be omitted. In this case, regarding the normal image display mode, the organic EL element 1 may be caused to emit light based on the data signal supplied to the pixel circuit in the frame immediately before switching to the low power consumption image display mode.

◎また、上記実施形態では、有機EL素子1を用いた有機ELディスプレイAAを備えた画像表示装置1A,1Bを挙げて説明したが、これに限られず、本発明は、例えば、液晶ディスプレイなどといった他の方式の画像表示装置に対しても適用することができる。例えば、液晶ディスプレイを用いる場合には、有機EL素子1などといった発光素子の駆動制御ではなく、バックライトから出射される光を画素ごとにどのようにして透光させて表示部から光を射出させるのかといった表示素子の駆動制御に対して、本発明が適用されるようにすれば良い。   In the above embodiment, the image display devices 1A and 1B including the organic EL display AA using the organic EL element 1 have been described. However, the present invention is not limited to this, and the present invention may be a liquid crystal display, for example. The present invention can also be applied to other types of image display apparatuses. For example, when a liquid crystal display is used, it is not the drive control of a light emitting element such as the organic EL element 1 but how light emitted from the backlight is transmitted for each pixel to emit light from the display unit. The present invention may be applied to the drive control of the display element.

◎また、上記実施形態では、画像表示装置の一例として携帯電話機1A,1Bを挙げて説明したが、これに限られず、本発明は、例えば、ノート型パソコンやデジタルカメラやPDAなどといったディスプレイが搭載された携帯可能な画像表示装置一般に適用することができる。なお、本発明は、勿論、バッテリーを用いない画像表示装置一般における低消費電力化にも適用可能であることは言うまでもない。   In the above embodiment, the cellular phones 1A and 1B are described as examples of the image display device. However, the present invention is not limited to this, and the present invention is equipped with a display such as a notebook computer, a digital camera, or a PDA. The present invention can be applied to general portable image display devices. Needless to say, the present invention can also be applied to low power consumption in general image display devices that do not use a battery.

本発明の第1実施形態に係る画像表示装置の概略構成を示す図である。1 is a diagram illustrating a schematic configuration of an image display device according to a first embodiment of the present invention. 画像表示装置の機能構成を例示するブロック図である。It is a block diagram which illustrates the functional composition of an image display device. 表示部の機能構成の概略を示すブロック図である。It is a block diagram which shows the outline of a function structure of a display part. 画素回路の構成を例示する図である。It is a figure which illustrates the structure of a pixel circuit. 画素回路の構成に寄生容量を加えた図である。It is the figure which added the parasitic capacitance to the structure of a pixel circuit. 有機EL素子を発光させる際の信号波形を示すタイミングチャートである。It is a timing chart which shows the signal waveform at the time of making an organic EL element light-emit. Cs初期化期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a Cs initialization period. 準備期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a preparation period. Vth補償期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a Vth compensation period. 書込期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the writing period. 発光期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the light emission period. 通常画像表示モードにおける発光輝度の変化を示す図である。It is a figure which shows the change of the light emission luminance in normal image display mode. 低消費電力画像表示モードにおけるタイミングチャートである。6 is a timing chart in a low power consumption image display mode. 低消費電力画像表示モードにおける発光輝度の変化を示す図である。It is a figure which shows the change of the light emission luminance in the low power consumption image display mode. 第2実施形態に係る低消費電力画像表示モードにおける駆動波形のタイミングチャートである。It is a timing chart of a drive waveform in the low power consumption image display mode according to the second embodiment. 第2実施形態に係る低消費電力画像表示モードにおける発光輝度の変化を示す図である。It is a figure which shows the change of the light emission luminance in the low power consumption image display mode which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

1A,1B 画像表示装置
7 画素回路
100 本体部
120 バッテリー
130 操作部
200A,200B 表示部
210A,210B 制御部
220 画像信号線駆動回路
230 走査信号線駆動回路
AA 有機ELディスプレイ
Lis 画像信号線
Lss 走査信号線
DESCRIPTION OF SYMBOLS 1A, 1B Image display apparatus 7 Pixel circuit 100 Main body part 120 Battery 130 Operation part 200A, 200B Display part 210A, 210B Control part 220 Image signal line drive circuit 230 Scan signal line drive circuit AA Organic EL display Lis Image signal line Lss Scan signal line

Claims (6)

画像表示装置であって、
複数の画素回路を有する表示部と、
前記表示部の表示モードを所定のタイミングで設定するモード設定手段と、を備え、
前記表示部の前記表示モードは、少なくとも第1の表示モードと第2の表示モードとを有し、
前記第1の表示モードが、
各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の有機EL発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるモードであり、
前記第2の表示モードが、
各前記画素回路にデータ信号が供給される第2書込期間と、各前記画素回路内の有機EL発光素子が当該データ信号に応じた輝度で、前記第1発光期間よりも長い期間発光する第2発光期間とを有する第2の期間と、当該第1の期間以上の長さを有し、前記表示部において各前記有機EL発光素子の発光が行われず且つ逆バイアスが該有機EL発光素子に印加されない第3の期間とが時間順次に繰り返されて、前記表示部において画像が表示されるモードであり、
該第2の期間が、複数のフレームからなり、該第2書込期間が、それらの複数のフレームのうちの第1のフレームのみに含まれ、該第2書込期間は、該第1のフレームを除く他のフレームには含まれないことを特徴とする画像表示装置。
An image display device,
A display unit having a plurality of pixel circuits;
Mode setting means for setting the display mode of the display unit at a predetermined timing,
The display mode of the display unit has at least a first display mode and a second display mode,
The first display mode is
A first writing period in which a data signal is supplied to each of the pixel circuits; and a first light emitting period in which the organic EL light emitting element in each of the pixel circuits emits light with a luminance corresponding to the data signal. The period is repeated in time sequence and a plurality of frame images are displayed in time sequence on the display unit.
The second display mode is
A second writing period in which a data signal is supplied to each of the pixel circuits; and an organic EL light emitting element in each of the pixel circuits that emits light for a period longer than the first light emitting period at a luminance corresponding to the data signal. a second period and a second light emitting period, the first having more length period, a reverse bias said organic EL light emitting device and light emission is not performed for each of said organic EL light emitting element in the display unit a third period are sequentially repeated time not applied, Ri Ah in a mode image is displayed in the display unit,
The second period includes a plurality of frames, and the second writing period is included only in the first frame of the plurality of frames, and the second writing period includes the first writing period. An image display device characterized by not being included in other frames except the frame .
請求項1に記載の画像表示装置であって、
前記表示部に電力を供給するバッテリーを更に備え、
前記モード設定手段が、前記バッテリーの蓄電量が所定量以下となった場合に、前記表示部の表示モードを、前記第2の表示モードに設定することを特徴とする画像表示装置。
The image display device according to claim 1,
A battery for supplying power to the display unit;
The image display device characterized in that the mode setting means sets the display mode of the display unit to the second display mode when the storage amount of the battery becomes a predetermined amount or less.
請求項1に記載の画像表示装置であって、
前記モード設定手段の表示モードを切り替えるための操作部を更に備えたことを特徴とする画像表示装置。
The image display device according to claim 1,
An image display apparatus further comprising an operation unit for switching a display mode of the mode setting means.
請求項に記載の画像表示装置であって、
前記第2発光期間における前記発光素子の時間当たりの発光輝度が前記第1発光期間における前記有機EL発光素子の時間当たりの発光輝度よりも小さいことを特徴とする画像表示装置。
The image display device according to claim 1 ,
The image display device characterized in that light emission luminance per hour of the light emitting element in the second light emission period is smaller than light emission luminance per hour of the organic EL light emitting element in the first light emission period.
画像表示装置の駆動方法であって、
(A) 複数の画素回路を有する表示部を備えた画像表示装置を準備するステップと、
(B) 各前記画素回路にデータ信号が供給される第1書込期間と、各前記画素回路内の有機EL発光素子が当該データ信号に応じた輝度で発光する第1発光期間と、を有する第1の期間が時間順次に繰り返されて、前記表示部において複数のフレーム画像が時間順次に表示されるステップと、
(C) 各前記画素回路にデータ信号が供給される第2書込期間と、各前記画素回路内の有機EL発光素子が当該データ信号に応じた輝度で、前記第1発光期間以上の期間発光する第2発光期間とを有する第2の期間と、当該第1の期間以上の長さを有し、前記表示部において各前記有機EL発光素子の発光が行われず且つ逆バイアスが該有機EL発光素子に印加されない第3の期間とが、時間順次に繰り返されて、前記表示部において画像が表示されるステップと、を備え
該第2の期間が、複数のフレームからなり、該第2書込期間が、それらの複数のフレームのうちの第1のフレームのみに含まれ、該第2書込期間は、該第1のフレームを除く他のフレームには含まれないことを特徴とする画像表示装置の駆動方法。
A driving method of an image display device,
(A) preparing an image display device including a display unit having a plurality of pixel circuits;
(B) a first writing period in which a data signal is supplied to each of the pixel circuits, and a first light emission period in which the organic EL light emitting element in each of the pixel circuits emits light with a luminance corresponding to the data signal. A step in which a first period is repeated in time sequence and a plurality of frame images are displayed in time sequence on the display unit;
(C) a second writing period in which a data signal is supplied to each of the pixel circuits, and an organic EL light emitting element in each of the pixel circuits emits light for a period equal to or longer than the first light emitting period at a luminance corresponding to the data signal. to a second period and a second light-emitting period, the first having more length period, the reverse bias and emission is not performed for each of said organic EL light emitting element in the display unit the organic EL light emitting A third period not applied to the element is repeated in time sequence, and an image is displayed on the display unit .
The second period includes a plurality of frames, and the second writing period is included only in the first frame of the plurality of frames, and the second writing period includes the first writing period. A method for driving an image display device, characterized in that the image display device is not included in other frames except the frame .
請求項に記載の画像表示装置の駆動方法であって、
所定のタイミングで、前記(B)ステップから前記(C)ステップへの移行が行われることを特徴とする画像表示装置の駆動方法。
A driving method for an image display device according to claim 5 ,
A method for driving an image display device, wherein the transition from the step (B) to the step (C) is performed at a predetermined timing.
JP2007019488A 2007-01-30 2007-01-30 Image display device and driving method of image display device Active JP5612241B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007019488A JP5612241B2 (en) 2007-01-30 2007-01-30 Image display device and driving method of image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007019488A JP5612241B2 (en) 2007-01-30 2007-01-30 Image display device and driving method of image display device

Publications (2)

Publication Number Publication Date
JP2008185808A JP2008185808A (en) 2008-08-14
JP5612241B2 true JP5612241B2 (en) 2014-10-22

Family

ID=39728897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007019488A Active JP5612241B2 (en) 2007-01-30 2007-01-30 Image display device and driving method of image display device

Country Status (1)

Country Link
JP (1) JP5612241B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010072112A (en) * 2008-09-16 2010-04-02 Casio Computer Co Ltd Display device and its drive control method
JP4957696B2 (en) 2008-10-02 2012-06-20 ソニー株式会社 Semiconductor integrated circuit, self-luminous display panel module, electronic device, and power line driving method
KR102148482B1 (en) * 2013-12-31 2020-08-26 엘지디스플레이 주식회사 Flat panel display and driving method the same
KR102203345B1 (en) * 2014-02-04 2021-01-18 삼성디스플레이 주식회사 Display device and operation method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767292B2 (en) * 1999-12-22 2006-04-19 セイコーエプソン株式会社 Driving method of display device
JP2002169499A (en) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd Driving method of display panel and driving controller of display panel
JP4486335B2 (en) * 2003-09-30 2010-06-23 カシオ計算機株式会社 Display device and display panel driving method
JP2006064980A (en) * 2004-08-26 2006-03-09 Nippon Seiki Co Ltd Organic el display device

Also Published As

Publication number Publication date
JP2008185808A (en) 2008-08-14

Similar Documents

Publication Publication Date Title
US9177506B2 (en) Display apparatus, driving method thereof, and electronic system
JP4574127B2 (en) Element substrate and light emitting device
US8593445B2 (en) Display apparatus, driving methods and electronic instruments
JP4562997B2 (en) Element substrate and light emitting device
KR100962768B1 (en) Display apparatus and drive control method thereof
KR101202040B1 (en) Organic light emitting diode display and driving method thereof
JP5183336B2 (en) Display device
JP5110341B2 (en) Display device and display driving method thereof
US8253663B2 (en) Display apparatus, display-apparatus driving method and electronic equipment
JP5008412B2 (en) Image display device and driving method of image display device
US20040252085A1 (en) Display device
TWI289286B (en) Image display device
US8154566B2 (en) Active-matrix display apparatus driving method of the same and electronic instruments
JP2006091089A (en) Pixel driving circuit and image display device
TW200813966A (en) Display device and electronic equipment
JP2004145300A (en) Electronic circuit, method for driving electronic circuit, electronic device, electrooptical device, method for driving electrooptical device, and electronic apparatus
JP2004145280A (en) Electronic circuit, method for driving electronic circuit, electrooptical device, method for driving electrooptical device, and electronic apparatus
TW200907904A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2011112722A (en) Display device, method of driving the same and electronic equipment
JP4743485B2 (en) Display device and display driving method thereof
JP2009168967A (en) Display device and electronic equipment
JP5612241B2 (en) Image display device and driving method of image display device
JP5137294B2 (en) Driving method of light emitting device
EP2085960B1 (en) Display apparatus and method
JP2009237004A (en) Display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R150 Certificate of patent or registration of utility model

Ref document number: 5612241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250