JP5612034B2 - アクティブポストディストーション線形化を有する差動増幅器 - Google Patents
アクティブポストディストーション線形化を有する差動増幅器 Download PDFInfo
- Publication number
- JP5612034B2 JP5612034B2 JP2012167490A JP2012167490A JP5612034B2 JP 5612034 B2 JP5612034 B2 JP 5612034B2 JP 2012167490 A JP2012167490 A JP 2012167490A JP 2012167490 A JP2012167490 A JP 2012167490A JP 5612034 B2 JP5612034 B2 JP 5612034B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- electrically coupled
- signal
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/50—Circuits using different frequencies for the two directions of communication
- H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/489—A coil being added in the source circuit of a common source stage, e.g. as degeneration means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
g2は、2次非線形性の強度を定義する係数である。
・ζ2:N−FET330の2次非線形性によって乗じられたN−FET310の2次非線形性によって生成された歪み成分
・ζ3:N−FET330の3次非線形性によって生成された歪み成分
アクティブポストディストーション線形化を有する場合は、項ζ1、ζ2及びζ3は、N−FET330によってアクティブに生成され、N−FET310からの項ζM1を除去するために用いられる。
・1850乃至1990MHzのパーソナル通信システム(PCS)バンド
・1710乃至1880MHzのデジタルセルラーシステム(DCS)バンド
・890乃至960MHzのGSM900バンド
・1920乃至2170MHzの第3世代移動通信システム2000(IMT−2000)バンド
・1574.4乃至1576.4MHzの全地球測位システム(GPS)バンド
本明細書において説明される増幅器及びその他の線形化されたアクティブ回路は、集積回路(IC)、RF集積回路(RFIC)、特定用途向け集積回路(ASIC)、プリント基板(PCB)、電子デバイス等の内部に実装することができる。これらの線形化されたアクティブ回路は、相補型金属酸化膜半導体(CMOS)、NチャネルMOS(N−MOS)、PチャネルMOS(P−MOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOS(BiCMOS)、珪素ゲルマニウム(SiGe)、ガリウムヒ素(GaAs)等の様々なICプロセス技術によって製造することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
差動入力信号の第1の入力を受け取り、増幅するために第1の誘導子に電気的に結合される第1のトランジスタと、
第1の中間信号を生成し、差動出力信号の第1の出力を提供する、前記第1のトランジスタに電気的に結合される第2のトランジスタと、
前記第2のトランジスタに電気的に結合され、前記第1の中間信号を受け取るため及び前記第1のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、
前記差動入力信号の第2の入力を受け取り、増幅するために第2の誘導子に電気的に結合される第4のトランジスタと、
第2の中間信号を生成し、前記差動出力信号の第2の出力を提供する、前記第4のトランジスタに電気的に結合される第5のトランジスタと、
前記第5のトランジスタに電気的に結合され、前記第2の中間信号を受け取るため及び前記第4のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第6のトランジスタと
を具備する集積回路。
[C2]
前記第1のトランジスタ及び前記第2のトランジスタがカスケード対として結合され、前記第4のトランジスタ及び前記第5のトランジスタがカスケード対として結合される、C1に記載の集積回路。
[C3]
前記第3のトランジスタは、前記第1のトランジスタによって生成される3次歪み成分を除去するのに用いられる歪み成分を生成するために動作可能であり、前記第6のトランジスタは、前記第4のトランジスタによって生成される3次歪み成分を除去するのに用いられる歪み成分を生成するために動作可能である、C1に記載の集積回路。
[C4]
前記第2のトランジスタ及び前記第3のトランジスタに電気的に結合され、負荷分離を提供するために動作可能である第7のトランジスタと、
前記第6のトランジスタ及び前記第5のトランジスタに電気的に結合され、負荷分離を提供するために動作可能である第8のトランジスタと
を更に具備するC1に記載の集積回路。
[C5]
前記第3のトランジスタは、前記第2のトランジスタのドレインに電気的に結合されるドレインを有し、前記第6のトランジスタは、前記第5のトランジスタのドレインに電気的に結合されるドレインを有する、C1に記載の集積回路。
[C6]
前記第3のトランジスタは、前記第1のトランジスタのドレインに電気的に結合されるドレインを有し、前記第6のトランジスタは、前記第4のトランジスタのドレインに電気的に結合されるドレインを有する、C1に記載の集積回路。
[C7]
前記第1,第2,及び第3のトランジスタはそれぞれ第1,第2,及び第3の利得を有し、前記第1及び第2の利得は第1のファクタに関連し、前記第1及び第3の利得は第2のファクタに関連し、前記第4,第5,及び第6のトランジスタはそれぞれ前記第1,第2,および第3の利得を有する、C1に記載の集積回路。
[C8]
前記第2のファクタは利得損失を低減させるために選択され、前記第1のファクタは前記第1及び第4のトランジスタによって生成される歪み成分を除去するために選択される、C7に記載の集積回路。
[C9]
前記第2のファクタは1よりも大きく、前記第3の利得は前記第1の利得の一部分である、C7に記載の集積回路。
[C10]
前記第1,第2,第3,第4,第5,及び第6のトランジスタは、N−チャネル・フィールド・効果トランジスタ(N−FET)である、C1に記載の集積回路。
[C11]
前記第1,第2,第3,第4,第5,及び第6のトランジスタは、P−チャネル・フィールド・効果トランジスタ(P−FET)である、C1に記載の集積回路。
[C12]
前記第1,第2,第3,第4,第5,及び第6のトランジスタは、バイポーラ接合トランジスタ(BJT)である、C1に記載の集積回路。
[C13]
前記第1,第2,第3,第4,第5,及び第6のトランジスタは、低雑音増幅器(LNA)を形成する、C1に記載の集積回路。
[C14]
前記差動入力信号は、符号分割多重接続(CDMA)信号である、C1に記載の集積回路。
[C15]
ソースディジェネレーションを提供するために動作可能な第1の誘導子と、
前記第1の誘導子に電気的に結合されるソースと差動入力信号の第1の入力を受け取るゲートとを有し、信号増幅を提供するために動作可能な第1のトランジスタと、
差動出力信号の第1の出力を提供するドレインと前記第1のトランジスタのドレインに電気的に結合されるソースとを有し、第1の中間信号を生成するために動作可能な第2のトランジスタと、
前記第2のトランジスタのソースに電気的に結合されるゲートを有し、前記第1の中間信号を受け取るため及び前記第1のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、
ソースディジェネレーションを提供するために動作可能な第2の誘導子と、
前記第2の誘導子に電気的に結合されるソースと前記差動入力信号の第2の入力を受け取るゲートとを有し、信号増幅を提供するために動作可能な第4のトランジスタと、
前記差動出力信号の第2の出力を提供するドレインと前記第4のトランジスタのドレインに電気的に結合されるソースとを有し、第2の中間信号を生成するために動作可能な第5のトランジスタと、
前記第5のトランジスタのソースに電気的に結合されるゲート有し、前記第2の中間信号を受け取るため及び前記第4のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成する第6のトランジスタと
を具備する増幅器。
[C16]
前記第3のトランジスタのドレインに電気的に結合されるソースと前記第2のトランジスタのドレインに電気的に結合されるドレインとを有する第7のトランジスタと、
前記第6のトランジスタのドレインに電気的に結合されるソースと前記第5のトランジスタのドレインに電気的に結合されるドレインとを有する第8のトランジスタと
を更に具備するC15に記載の増幅器。
Claims (15)
- 差動入力信号の第1の入力を受け取り、増幅するために第1の誘導子に電気的に結合される第1のトランジスタと、
第1の中間信号を生成し、差動出力信号の第1の出力を提供する、前記第1のトランジスタに電気的に結合される第2のトランジスタと、
前記第2のトランジスタに電気的に結合され、前記第1の中間信号を受け取って、前記第1のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、ここにおいて、前記第3のトランジスタのドレインは前記第2のトランジスタに直接連結されており、前記第1の中間信号は前記第3のトランジスタのゲートで受け取られる、
前記差動入力信号の第2の入力を受け取り、増幅するために第2の誘導子に電気的に結合される第4のトランジスタと、
第2の中間信号を生成し、前記差動出力信号の第2の出力を提供する、前記第4のトランジスタに電気的に結合される第5のトランジスタと、
前記第5のトランジスタに電気的に結合され、前記第2の中間信号を受け取って、前記第4のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第6のトランジスタと、ここにおいて、前記第6のトランジスタのドレインは前記第5のトランジスタに直接連結されており、前記第2の中間信号は前記第6のトランジスタのゲートで受け取られる、
を具備する集積回路。 - 前記第1のトランジスタ及び前記第2のトランジスタがカスケード対として結合され、前記第4のトランジスタ及び前記第5のトランジスタがカスケード対として結合される、請求項1に記載の集積回路。
- 前記第3のトランジスタは、前記第1のトランジスタによって生成される3次歪み成分を除去するのに用いられる歪み成分を生成するために動作可能であり、前記第6のトランジスタは、前記第4のトランジスタによって生成される3次歪み成分を除去するのに用いられる歪み成分を生成するために動作可能である、請求項1に記載の集積回路。
- 前記第2のトランジスタ及び前記第3のトランジスタに電気的に結合され、負荷分離を提供するために動作可能である第7のトランジスタと、
前記第6のトランジスタ及び前記第5のトランジスタに電気的に結合され、負荷分離を提供するために動作可能である第8のトランジスタと
を更に具備する請求項1に記載の集積回路。 - 前記第3のトランジスタは、前記第2のトランジスタのドレインに電気的に結合されるドレインを有し、前記第6のトランジスタは、前記第5のトランジスタのドレインに電気的に結合されるドレインを有する、請求項1に記載の集積回路。
- 前記第3のトランジスタは、前記第1のトランジスタのドレインに電気的に結合されるドレインを有し、前記第6のトランジスタは、前記第4のトランジスタのドレインに電気的に結合されるドレインを有する、請求項1に記載の集積回路。
- 前記第1,第2,及び第3のトランジスタはそれぞれ第1,第2,及び第3の利得を有し、前記第1及び第2の利得は第1のファクタに関連し、前記第1及び第3の利得は第2のファクタに関連し、前記第4,第5,及び第6のトランジスタはそれぞれ前記第1,第2,および第3の利得を有する、請求項1に記載の集積回路。
- 前記第2のファクタは利得損失を低減させるために選択され、前記第1のファクタは前記第1及び第4のトランジスタによって生成される歪み成分を除去するために選択される、請求項7に記載の集積回路。
- 前記第2のファクタは1よりも大きく、前記第3の利得は前記第1の利得の一部分である、請求項7に記載の集積回路。
- 前記第1,第2,第3,第4,第5,及び第6のトランジスタは、N−チャネル・フィールド・効果トランジスタ(N−FET)である、請求項1に記載の集積回路。
- 前記第1,第2,第3,第4,第5,及び第6のトランジスタは、P−チャネル・フィールド・効果トランジスタ(P−FET)である、請求項1に記載の集積回路。
- 前記第1,第2,第3,第4,第5,及び第6のトランジスタは、バイポーラ接合トランジスタ(BJT)である、請求項1に記載の集積回路。
- 前記第1,第2,第3,第4,第5,及び第6のトランジスタは、低雑音増幅器(LNA)を形成する、請求項1に記載の集積回路。
- ソースディジェネレーションを提供するために動作可能な第1の誘導子と、
前記第1の誘導子に電気的に結合されるソースと差動入力信号の第1の入力を受け取るゲートとを有し、信号増幅を提供するために動作可能な前記第1のトランジスタと、
差動出力信号の第1の出力を提供するドレインと前記第1のトランジスタのドレインに電気的に結合されるソースとを有し、第1の中間信号を生成するために動作可能な前記第2のトランジスタと、
前記第2のトランジスタのソースに電気的に結合されるゲートを有し、前記第1の中間信号を受け取るため及び前記第1のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な前記第3のトランジスタと、
ソースディジェネレーションを提供するために動作可能な第2の誘導子と、
前記第2の誘導子に電気的に結合されるソースと前記差動入力信号の第2の入力を受け取るゲートとを有し、信号増幅を提供するために動作可能な前記第4のトランジスタと、
前記差動出力信号の第2の出力を提供するドレインと前記第4のトランジスタのドレインに電気的に結合されるソースとを有し、第2の中間信号を生成するために動作可能な前記第5のトランジスタと、
前記第5のトランジスタのソースに電気的に結合されるゲート有し、前記第2の中間信号を受け取るため及び前記第4のトランジスタによって生成される歪み成分を除去するのに用いられる歪み成分を生成する前記第6のトランジスタと
を備える増幅器を具備する、請求項1に記載の集積回路。 - 前記第3のトランジスタのドレインに電気的に結合されるソースと前記第2のトランジスタのドレインに電気的に結合されるドレインとを有する第7のトランジスタと、
前記第6のトランジスタのドレインに電気的に結合されるソースと前記第5のトランジスタのドレインに電気的に結合されるドレインとを有する第8のトランジスタと
を更に具備する請求項14に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/696,876 US7889007B2 (en) | 2005-08-02 | 2007-04-05 | Differential amplifier with active post-distortion linearization |
US11/696,876 | 2007-04-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502220A Division JP2010524345A (ja) | 2007-04-05 | 2008-03-28 | アクティブポストディストーション線形化を有する差動増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138980A Division JP2014225893A (ja) | 2007-04-05 | 2014-07-04 | アクティブポストディストーション線形化を有する差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012257290A JP2012257290A (ja) | 2012-12-27 |
JP5612034B2 true JP5612034B2 (ja) | 2014-10-22 |
Family
ID=39460196
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502220A Withdrawn JP2010524345A (ja) | 2007-04-05 | 2008-03-28 | アクティブポストディストーション線形化を有する差動増幅器 |
JP2012167490A Active JP5612034B2 (ja) | 2007-04-05 | 2012-07-27 | アクティブポストディストーション線形化を有する差動増幅器 |
JP2014138980A Withdrawn JP2014225893A (ja) | 2007-04-05 | 2014-07-04 | アクティブポストディストーション線形化を有する差動増幅器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502220A Withdrawn JP2010524345A (ja) | 2007-04-05 | 2008-03-28 | アクティブポストディストーション線形化を有する差動増幅器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138980A Withdrawn JP2014225893A (ja) | 2007-04-05 | 2014-07-04 | アクティブポストディストーション線形化を有する差動増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7889007B2 (ja) |
EP (1) | EP2147501A1 (ja) |
JP (3) | JP2010524345A (ja) |
KR (1) | KR101115266B1 (ja) |
CN (1) | CN101647196B (ja) |
TW (1) | TW200903989A (ja) |
WO (1) | WO2008124347A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035447B2 (en) * | 2007-08-21 | 2011-10-11 | Qualcomm, Incorporated | Active circuits with load linearization |
US7944298B2 (en) | 2007-12-18 | 2011-05-17 | Qualcomm, Incorporated | Low noise and low input capacitance differential MDS LNA |
US7746169B2 (en) * | 2008-02-06 | 2010-06-29 | Qualcomm, Incorporated | LNA having a post-distortion mode and a high-gain mode |
US8331897B2 (en) * | 2008-04-07 | 2012-12-11 | Qualcomm Incorporated | Highly linear embedded filtering passive mixer |
US7834698B2 (en) * | 2008-05-23 | 2010-11-16 | Qualcomm Incorporated | Amplifier with improved linearization |
US9225481B2 (en) * | 2008-08-11 | 2015-12-29 | Qualcomm Incorporated | Downlink grants in a multicarrier wireless communication system |
US8670376B2 (en) | 2008-08-12 | 2014-03-11 | Qualcomm Incorporated | Multi-carrier grant design |
US7936220B2 (en) * | 2008-12-12 | 2011-05-03 | Qualcomm, Incorporated | Techniques for improving amplifier linearity |
US8665570B2 (en) | 2009-03-13 | 2014-03-04 | Qualcomm Incorporated | Diode having a pocket implant blocked and circuits and methods employing same |
US8531805B2 (en) * | 2009-03-13 | 2013-09-10 | Qualcomm Incorporated | Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same |
US8031005B2 (en) * | 2009-03-23 | 2011-10-04 | Qualcomm, Incorporated | Amplifier supporting multiple gain modes |
CN101834566B (zh) * | 2010-05-31 | 2013-02-13 | 广州市广晟微电子有限公司 | 基于低噪声放大器的过失真方法和低噪声放大器 |
EP2485393B1 (en) | 2011-02-08 | 2014-05-14 | ST-Ericsson SA | Amplifier for a wireless receiver |
US8970304B2 (en) * | 2013-01-11 | 2015-03-03 | Qualcomm Incorporated | Hybrid amplifier |
KR101457559B1 (ko) | 2013-04-19 | 2014-11-06 | 연세대학교 산학협력단 | 저잡음 증폭기 |
US9077296B2 (en) * | 2013-08-05 | 2015-07-07 | Triquint Semiconductor, Inc. | Split biased radio frequency power amplifier with enhanced linearity |
US9178473B2 (en) | 2013-12-19 | 2015-11-03 | Qualcomm Incorporated | Distortion cancellation for low noise amplifier (LNA) non-linear second order products |
EP2913922A1 (en) * | 2014-02-28 | 2015-09-02 | Telefonaktiebolaget L M Ericsson (publ) | A low noise amplifier circuit |
US9385901B2 (en) * | 2014-11-13 | 2016-07-05 | Qualcomm Incorporated | Receiver front end architecture for intra band carrier aggregation |
EP3272007B1 (en) * | 2015-03-16 | 2022-07-06 | Telefonaktiebolaget LM Ericsson (publ) | Amplifier adapted for noise suppression |
US9391651B1 (en) * | 2015-04-07 | 2016-07-12 | Qualcomm Incorporated | Amplifier with reduced harmonic distortion |
EP3357158A1 (en) | 2015-09-30 | 2018-08-08 | Telefonaktiebolaget LM Ericsson (PUBL) | Amplifier, filter, communication apparatus and network node |
US10566937B2 (en) | 2016-12-16 | 2020-02-18 | Qualcomm Incorporated | Post distortion cancellation with phase shifter diode for low noise amplifier |
US10623118B2 (en) | 2017-07-27 | 2020-04-14 | Bae Systems Information And Electronic Systems Integration Inc. | Modular multi-channel RF calibration architecture for linearization |
JP2020005177A (ja) * | 2018-06-29 | 2020-01-09 | 株式会社東芝 | 高周波増幅回路 |
JP2020129721A (ja) * | 2019-02-07 | 2020-08-27 | 株式会社東芝 | 高周波増幅回路 |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
CN112865728B (zh) * | 2021-01-29 | 2023-05-23 | 清华大学深圳国际研究生院 | 一种可重构的运算放大器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164602A (en) | 1981-04-03 | 1982-10-09 | Nippon Gakki Seizo Kk | Amplifier |
JPH0897644A (ja) | 1994-09-22 | 1996-04-12 | Clarion Co Ltd | J−fet増幅回路 |
US5497123A (en) | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
US5942929A (en) * | 1997-05-22 | 1999-08-24 | Qualcomm Incorporated | Active phase splitter |
KR100281647B1 (ko) | 1998-12-01 | 2001-02-15 | 정선종 | 능동소자 발룬을 이용한 소신호 선형성 향상을 위한 알에프 집적회로 |
IL144811A (en) * | 2000-08-11 | 2005-12-18 | Ibm | Amplifier with suppression of harmonics |
US6801089B2 (en) | 2001-05-04 | 2004-10-05 | Sequoia Communications | Continuous variable-gain low-noise amplifier |
JP3959371B2 (ja) * | 2002-05-31 | 2007-08-15 | 株式会社東芝 | 可変インダクタ |
US7015753B2 (en) | 2003-06-02 | 2006-03-21 | Edo Communications And Countermeasures Systems Inc. | Digital signal processing based implementation of a feed forward amplifier |
JP2005124175A (ja) * | 2003-09-24 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 増幅装置および周波数変換装置 |
US7853235B2 (en) | 2004-02-11 | 2010-12-14 | Qualcomm, Incorporated | Field effect transistor amplifier with linearization |
US7071779B2 (en) | 2004-06-17 | 2006-07-04 | Winbond Electronics, Corp. | Monolithic CMOS differential LNA with enhanced linearity |
KR100587566B1 (ko) * | 2004-10-04 | 2006-06-08 | 삼성전자주식회사 | 가변 이득 증폭기 |
KR100644273B1 (ko) | 2004-12-21 | 2006-11-10 | 한국전자통신연구원 | 광대역 가변 입력 매칭 저잡음 증폭기 |
US7902925B2 (en) * | 2005-08-02 | 2011-03-08 | Qualcomm, Incorporated | Amplifier with active post-distortion linearization |
-
2007
- 2007-04-05 US US11/696,876 patent/US7889007B2/en active Active
-
2008
- 2008-03-28 JP JP2010502220A patent/JP2010524345A/ja not_active Withdrawn
- 2008-03-28 EP EP08744641A patent/EP2147501A1/en not_active Withdrawn
- 2008-03-28 KR KR1020097021412A patent/KR101115266B1/ko active IP Right Grant
- 2008-03-28 WO PCT/US2008/058710 patent/WO2008124347A1/en active Application Filing
- 2008-03-28 CN CN2008800104304A patent/CN101647196B/zh not_active Expired - Fee Related
- 2008-04-03 TW TW097112370A patent/TW200903989A/zh unknown
-
2012
- 2012-07-27 JP JP2012167490A patent/JP5612034B2/ja active Active
-
2014
- 2014-07-04 JP JP2014138980A patent/JP2014225893A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TW200903989A (en) | 2009-01-16 |
KR101115266B1 (ko) | 2012-03-15 |
KR20090123954A (ko) | 2009-12-02 |
EP2147501A1 (en) | 2010-01-27 |
JP2012257290A (ja) | 2012-12-27 |
JP2014225893A (ja) | 2014-12-04 |
US20070229154A1 (en) | 2007-10-04 |
CN101647196A (zh) | 2010-02-10 |
WO2008124347A1 (en) | 2008-10-16 |
US7889007B2 (en) | 2011-02-15 |
CN101647196B (zh) | 2013-03-27 |
JP2010524345A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5612034B2 (ja) | アクティブポストディストーション線形化を有する差動増幅器 | |
JP4838308B2 (ja) | アクティブポストディストーション線形化を有する増幅器 | |
JP5389818B2 (ja) | 低ノイズ及び低入力容量の差動mdslna | |
Kim et al. | A highly linear 1 GHz 1.3 dB NF CMOS low-noise amplifier with complementary transconductance linearization | |
US8035447B2 (en) | Active circuits with load linearization | |
WO2011019850A1 (en) | Amplifiers with improved linearity and noise performance | |
JP2013081201A (ja) | デブースト電流経路を有するマルチ線形性モードlna | |
EP2947769B1 (en) | Low-noise amplifier | |
Aparin et al. | Linearization of monolithic LNAs using low-frequency low-impedance input termination | |
Jafarnejad et al. | A linear ultra wide band low noise amplifier using pre-distortion technique | |
Bhat et al. | A baseband-matching-resistor noise-canceling receiver with a three-stage inverter-only OpAmp for high in-band IIP3 and wide IF applications | |
Murad et al. | High linearity 5.2 GHz CMOS up-conversion mixer using derivative superposition method | |
Najari et al. | Wideband inductorless LNA employing simultaneous 2 nd and 3 rd order distortion cancellation | |
Chen et al. | A CMOS differential noise cancelling low noise transconductance amplifier | |
ES2370800T3 (es) | Amplificador con linealización post-distorsión activa. | |
Agraw et al. | Linear CMOS LNA | |
Wu | Low-noise amplifier design using intermodulation nulling and noise canceling for WiMAX receivers | |
Ramiah et al. | Design of CMOS Up-Conversion Mixer for RF Integrated Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130820 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5612034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |