JP5605263B2

JP5605263B2 - Load drive device

Info

Publication number: JP5605263B2
Application number: JP2011036826A
Authority: JP
Inventors: 雅広戸森
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-02-23
Filing date: 2011-02-23
Publication date: 2014-10-15
Anticipated expiration: 2031-02-23
Also published as: JP2012175503A

Description

本発明は、負荷駆動装置に関するものである。 The present invention relates to a load driving device.

従来より、モータ等の負荷をＰＷＭ制御によって駆動する負荷駆動装置が提供されている。例えば特許文献１には、電動パワーステアリング装置に用いる電子制御装置に関する技術が開示されており、この電子制御装置では、チャージポンプ式電源回路およびブートストラップ回路を用いて所定の昇圧電圧を駆動回路に供給し、負荷としてのモータをＰＷＭ制御により駆動している。 2. Description of the Related Art Conventionally, a load driving device that drives a load such as a motor by PWM control has been provided. For example, Patent Document 1 discloses a technique related to an electronic control device used in an electric power steering device. In this electronic control device, a predetermined boosted voltage is applied to a drive circuit using a charge pump power supply circuit and a bootstrap circuit. The motor as a load is driven by PWM control.

特開２００２−３７０９９公報JP 2002-37099 A

ＰＷＭ制御によって負荷を駆動する負荷駆動装置は、上記のような電動パワーステアリング装置の例に限らず、ＦＰＣ（フューエルポンプコントローラ）のポンプ駆動など、様々な用途で用いられており、その用途によっては、０％〜１００％のデューティ範囲で出力可能であることが望まれ、且つ高速に駆動可能であることが求められることも多い。しかしながら、特許文献１に代表される従来の技術では、特に高デューティ比（例えば９０％〜１００％）のときに高速にスイッチング制御を行うことが困難であり、この問題を解消し得る技術が求められている。 The load driving device that drives the load by PWM control is not limited to the example of the electric power steering device as described above, but is used in various applications such as FPC (fuel pump controller) pump driving. Therefore, it is desired that the output can be performed within a duty range of 0% to 100%, and that it is possible to drive at high speed. However, in the conventional technique represented by Patent Document 1, it is difficult to perform switching control at high speed particularly at a high duty ratio (for example, 90% to 100%), and a technique capable of solving this problem is desired. It has been.

本発明は、上述した課題を解決するためになされたものであり、スイッチ素子のオンオフ制御によって負荷を駆動する負荷駆動装置に関し、特に高いデューティ比のときに出力制御を高速に行い得る構成を実現することを目的とする。 The present invention has been made to solve the above-described problem, and relates to a load driving device that drives a load by on / off control of a switch element, and particularly realizes a configuration capable of performing output control at high speed when the duty ratio is high. The purpose is to do.

上記目的を達成するため、本発明は、
制御入力端子を備え、当該制御入力端子に入力される信号に応じてオン状態とオフ状態とに切り替わる第１のスイッチ素子と、
前記第１のスイッチ素子がオン状態のときに負荷を通電状態とし、オフ状態のときに負荷を非通電状態とするように切り替わる第２のスイッチ素子と、
前記第１のスイッチ素子の前記制御入力端子に対して通電可能に配置されたコンデンサとダイオードとを備えた第１電源部と、
前記第１のスイッチ素子の前記制御入力端子及び前記第１電源部の前記コンデンサに対して通電可能に設けられた第２電源部と、
前記制御入力端子と導通する電流経路として配され、少なくとも前記コンデンサからの放電電流が流れる通電路と、
外部から駆動信号と非駆動信号とに変化し得る制御信号が、少なくとも１００％のデューティ比に変化し得るように入力可能とされ、前記駆動信号及び前記非駆動信号に応じて前記通電路を流れる電流を制御する電流制御回路と、
を備え、
前記第２電源部は、前記電流制御回路に入力される前記制御信号のデューティ比が少なくとも１００％の場合に、前記電流制御回路に前記駆動信号が入力されている間、電流供給状態を維持し、
前記電流制御回路は、前記制御信号の前記デューティ比が１００％の場合及び１００％未満のいずれの場合でも、
外部から前記非駆動信号が入力されている間は、前記第１のスイッチ素子がオフ状態で維持されるように前記制御入力端子に導通する前記通電路の電流を抑制状態とし、
外部からの入力が前記非駆動信号から前記駆動信号に変化した直後には、少なくとも前記コンデンサからの放電に基づいて、前記通電路を、前記第１のスイッチ素子がオン状態となり且つ前記第２電源部から供給可能なレベルよりも大きいレベルの電流が流れる所定の大電流状態とし、
前記通電路が前記所定の大電流状態となった後の所定の時期に、前記通電路を流れる電流を、前記第１のスイッチ素子のオン状態が継続可能となるレベルであって且つ前記所定の大電流状態のときよりも低いレベルに変化させることを特徴とする。 In order to achieve the above object, the present invention provides:
A control input terminal, a first switch element for switching between an ON state and an OFF state in accordance with a signal input to the control input terminal,
A second switch element that switches to turn on the load when the first switch element is on and to turn off the load when off.
A first power supply unit including a capacitor and a diode arranged to be energized to the control input terminal of the first switch element;
A second power supply unit provided to be energized to the control input terminal of the first switch element and the capacitor of the first power supply unit;
Arranged as a current path conducting with the control input terminal, at least a current path through which a discharge current from the capacitor flows;
A control signal that can change from the outside to a drive signal and a non-drive signal can be input so as to change to a duty ratio of at least 100%, and flows through the energization path according to the drive signal and the non-drive signal. A current control circuit for controlling the current;
With
The second power supply unit maintains a current supply state while the drive signal is input to the current control circuit when the duty ratio of the control signal input to the current control circuit is at least 100%. ,
The current control circuit may be used when the duty ratio of the control signal is 100% or less than 100%.
While the non-driving signal is input from the outside, the current of the energization path that conducts to the control input terminal is set to a suppressed state so that the first switch element is maintained in an off state,
Immediately after the external input changes from the non-driving signal to the driving signal, at least based on the discharge from the capacitor, the energization path, the first switch element is turned on, and the second power supply A predetermined large current state in which a current of a level larger than the level that can be supplied from the unit flows,
At a predetermined time after the energization path becomes the predetermined large current state, the current flowing through the energization path is at a level at which the ON state of the first switch element can be continued and the predetermined It is characterized in that the level is changed to a level lower than that in a large current state.

請求項１の発明では、第１のスイッチ素子の制御入力端子と導通する電流経路として配された通電路に対し、第１電源部のコンデンサからの放電電流が流れるように構成されている。そして、外部からの駆動信号及び非駆動信号に応じて通電路を流れる電流を制御する電流制御回路が設けられており、外部からの入力が非駆動信号から駆動信号に変化した直後には、少なくともコンデンサからの放電に基づき、第１のスイッチ素子がオン状態となるように通電路を所定の大電流状態としている。従って、第１のスイッチ素子のオン動作時に、通電路を流れる大電流を利用して第１のスイッチ素子を高速にオンさせることができ、第１のスイッチ素子及び第２のスイッチ素子のオンオフ制御の高速化が可能となる。
また、電流制御回路は、通電路が所定の大電流状態となった後の所定の時期に、通電路を流れる電流を、第１のスイッチ素子のオン状態が継続可能となるレベルであって且つ所定の大電流状態のときよりも低いレベルに変化させている。従って、第１のスイッチ素子が一旦オンした後には、そのオン状態を維持しつつ消費電力を効果的に低減することができる。
更に、電流制御回路に入力される制御信号のデューティ比が少なくとも所定値以上の場合には、電流制御回路に駆動信号が入力されている間、第２電源部によって第１電源部のコンデンサに対して電流供給状態が維持されるようになっている。従って、第１のスイッチ素子のオン時間が長くなる信号状態（即ち、通電路への放電時間が長くなる状態）であってもコンデンサの充電量の低下を抑制することができ、第１のスイッチ素子の各オン動作時に大電流を発生させるために必要な動作電圧を安定的に確保し易くなる。 According to the first aspect of the present invention, the discharge current from the capacitor of the first power supply unit is configured to flow through the energization path arranged as a current path that conducts with the control input terminal of the first switch element. A current control circuit for controlling the current flowing through the energization path in accordance with the drive signal and the non-drive signal from the outside is provided, and at least immediately after the input from the outside changes from the non-drive signal to the drive signal, Based on the discharge from the capacitor, the energization path is set to a predetermined large current state so that the first switch element is turned on. Therefore, when the first switch element is turned on, the first switch element can be turned on at high speed using a large current flowing through the energization path, and the on / off control of the first switch element and the second switch element is performed. Can be speeded up.
The current control circuit has a level at which the ON state of the first switch element can be continued at a predetermined time after the energization path becomes a predetermined large current state, The level is changed to a level lower than that in a predetermined large current state. Therefore, once the first switch element is turned on, power consumption can be effectively reduced while maintaining the on state.
In addition, when the duty ratio of the control signal input to the current control circuit is at least a predetermined value or more, the second power supply unit applies to the capacitor of the first power supply unit while the drive signal is input to the current control circuit. Thus, the current supply state is maintained. Therefore, even in a signal state in which the ON time of the first switch element is long (that is, a state in which the discharge time to the energization path is long), it is possible to suppress a decrease in the charge amount of the capacitor. It becomes easy to stably secure an operating voltage necessary for generating a large current during each on-operation of the element.

請求項２の発明では、第２電源部において、チャージポンプ回路と、チャージポンプ回路とは異なる他電源とが設けられており、チャージポンプ回路は、制御信号のデューティ比が所定値以上の場合にコンデンサを充電可能とされている。そして、他電源は、少なくとも制御信号のデューティ比が所定値未満の場合、少なくとも非駆動信号が入力されているときにコンデンサを充電可能とされている。
この構成では、駆動信号のデューティ比が所定値以上となる場合（即ち、第１電源部のコンデンサからの放電量が大きい場合）には、チャージポンプ回路からの供給電流によってコンデンサの充電量を維持することができ、大電流を発生させるための動作電圧を高く維持し易くなる。また、駆動信号のデューティ比が小さい場合には、チャージポンプ回路を動作させずに消費電力を抑えつつ、他電源によってコンデンサの充電状態を維持することができる。 According to the second aspect of the present invention, the second power supply unit is provided with a charge pump circuit and another power source different from the charge pump circuit, and the charge pump circuit is provided when the duty ratio of the control signal is equal to or greater than a predetermined value. Capacitor can be charged. The other power source can charge the capacitor at least when the non-driving signal is input when the duty ratio of the control signal is less than a predetermined value.
In this configuration, when the duty ratio of the drive signal is equal to or greater than a predetermined value (that is, when the discharge amount from the capacitor of the first power supply unit is large), the charge amount of the capacitor is maintained by the supply current from the charge pump circuit. This makes it easy to maintain a high operating voltage for generating a large current. Further, when the duty ratio of the drive signal is small, the charged state of the capacitor can be maintained by another power source while suppressing power consumption without operating the charge pump circuit.

請求項３の発明では、チャージポンプ回路は、制御信号のデューティ比が１００％のときにのみ電流供給可能とされている。この構成によれば、デューティ比が１００％未満となる広いデューティ範囲で消費電力を抑えることができる。一方、デューティ比が１００％のときには、コンデンサからの放電が継続され続けて大電流を発生させるための動作電圧が確保できなくなってしまうことが懸念されるが、チャージポンプ回路からの供給電流によってコンデンサの充電量を高い状態に維持し、大電流を発生させるための動作電圧を高く確保することができるため、上記問題も生じない。 In the invention of claim 3, the charge pump circuit can supply current only when the duty ratio of the control signal is 100%. According to this configuration, power consumption can be suppressed in a wide duty range where the duty ratio is less than 100%. On the other hand, when the duty ratio is 100%, there is a concern that the discharge from the capacitor continues and it becomes impossible to secure an operating voltage for generating a large current. Therefore, the above-mentioned problem does not occur because a high operating voltage for generating a large current can be secured.

請求項４の発明では、非駆動信号から駆動信号に変化した直後に通電路を流れる電流が、チャージポンプ回路から供給可能な電流レベルを上回るレベルであり、通電路が所定の大電流状態となった後の所定の時期に通電路を流れる電流は、チャージポンプ回路から供給可能な電流レベルを下回るレベルとなっている。
この構成によれば、第１のスイッチ素子の駆動時には、チャージポンプ回路によって供給可能な電流を超える大電流を利用して第１のスイッチ素子のオン動作をより高速に行うことができる。また、第１のスイッチ素子の駆動後には、通電路を流れる電流のレベルをチャージポンプ回路によって供給可能なレベルよりも低く抑えることができるため、より消費電力を抑えることができる。特に、駆動信号のデューティ比が所定値以上となる場合（即ち、第１電源部のコンデンサからの放電量が大きい場合）には、第１のスイッチ素子のオン動作の維持に必要な電流（即ち、切り替え後の低レベルの電流）よりも大きな電流がチャージポンプ回路から供給されるため、通電路の電流が低く切り替えられた後にはコンデンサの充電量を安定的に上昇させて、動作電圧を高く維持することができる。 In the invention of claim 4, the current flowing through the energization path immediately after changing from the non-drive signal to the drive signal is at a level exceeding the current level that can be supplied from the charge pump circuit, and the energization path is in a predetermined large current state. After that, the current flowing through the energizing path at a predetermined time is lower than the current level that can be supplied from the charge pump circuit.
According to this configuration, when the first switch element is driven, the on-operation of the first switch element can be performed at a higher speed by using a large current that exceeds the current that can be supplied by the charge pump circuit. In addition, after the first switch element is driven, the level of the current flowing through the energization path can be kept lower than the level that can be supplied by the charge pump circuit, so that power consumption can be further reduced. In particular, when the duty ratio of the drive signal is equal to or greater than a predetermined value (that is, when the amount of discharge from the capacitor of the first power supply unit is large), the current necessary for maintaining the ON operation of the first switch element (that is, , A current larger than the low-level current after switching) is supplied from the charge pump circuit. Therefore, after the current in the current path is switched low, the charge amount of the capacitor is stably increased to increase the operating voltage. Can be maintained.

請求項５の発明では、電流制御回路が切替回路を備えており、この切替回路は、外部からの入力が非駆動信号から駆動信号に変化してから所定時間を計測可能に構成されている。そして、所定時間が計測された場合に通電路を流れる電流を大電流状態のときよりも低いレベルに切り替えている。
この構成によれば、第１のスイッチ素子がオン状態となってから一定時間後に通電路を流れる電流を確実に低レベルに変化させることができ、このような機能を実現するためにそれほど構成を複雑化することもない。 In the invention of claim 5, the current control circuit includes a switching circuit, and the switching circuit is configured to be able to measure a predetermined time after an external input changes from a non-driving signal to a driving signal. And when predetermined time is measured, the electric current which flows through an electricity supply path is switched to the level lower than the time of a large current state.
According to this configuration, the current flowing through the energization path can be reliably changed to a low level after a certain period of time after the first switch element is turned on, and so much configuration is required to realize such a function. There is no complication.

図１は、本発明の第１実施形態に係る負荷駆動装置を概略的に例示する回路図である。FIG. 1 is a circuit diagram schematically illustrating the load driving device according to the first embodiment of the invention. 図２は、図１の負荷駆動装置における、駆動信号、スイッチＳＷ２、ＳＷ２、定電流Ｉ１、Ｉ２、Ｉ３の各タイミングを例示するタイミングチャートである。FIG. 2 is a timing chart illustrating timings of drive signals, switches SW2 and SW2, and constant currents I1, I2, and I3 in the load drive device of FIG. 図３は、図１の負荷駆動装置においてデューティ比が１００％の制御信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の各タイミングを例示するタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。FIG. 3 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage (load voltage) when a control signal with a duty ratio of 100% is input in the load driving device of FIG. (VM voltage) is a timing chart illustrating each timing, and also shows each output voltage in a single operation of the bootstrap circuit and the charge pump circuit. 図４は、図１の負荷駆動装置においてデューティ比が１００％未満のＰＷＭ信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の各タイミングを例示するタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。FIG. 4 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage when a PWM signal having a duty ratio of less than 100% is input in the load driving device of FIG. 6 is a timing chart illustrating each timing of (VM voltage), and also shows each output voltage in a single operation of the bootstrap circuit and the charge pump circuit. 図５は、図１の負荷駆動装置において制御回路から出力される制御信号（外部入力ＩＮ１、ＩＮ２の信号）と駆動動作との関係を示す表である。FIG. 5 is a table showing the relationship between the control signals (signals of the external inputs IN1 and IN2) output from the control circuit and the driving operation in the load driving device of FIG. 図６（Ａ）は、図１の回路構成においてデューティ比が１００％の制御信号が入力されるときのブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の波形のシミュレーション結果を示し、併せて、切替回路によって切替制御を行わない場合（切替回路が無い場合と同一）のＢＳ電圧及びＶＭ電圧の波形を対比して示すグラフである。図６（Ｂ）は、図６（Ａ）のシミュレーションの前提となる入力波形（デューティ比が１００％の制御信号）を示すグラフである。FIG. 6A shows a simulation of the waveforms of the output voltage (BS voltage) and load driving voltage (VM voltage) of the bootstrap circuit when a control signal having a duty ratio of 100% is input in the circuit configuration of FIG. It is a graph which shows a result and also shows the waveform of the BS voltage and the VM voltage when the switching control is not performed by the switching circuit (same as the case where there is no switching circuit). FIG. 6B is a graph showing an input waveform (control signal with a duty ratio of 100%) which is a premise of the simulation of FIG. 図７は、本発明の第２実施形態に係る負荷駆動装置を概略的に例示する回路図である。FIG. 7 is a circuit diagram schematically illustrating a load driving device according to the second embodiment of the invention. 図８は、図７の負荷駆動装置において制御回路から出力される制御信号（外部入力ＩＮ１、ＩＮ２の信号）と駆動動作との関係を示す表である。FIG. 8 is a table showing the relationship between the control signals (signals of the external inputs IN1 and IN2) output from the control circuit and the driving operation in the load driving device of FIG. 図９は、本発明の第３実施形態に係る負荷駆動装置を概略的に例示する回路図である。FIG. 9 is a circuit diagram schematically illustrating a load driving device according to the third embodiment of the invention. 図１０は、図９の負荷駆動装置においてデューティ比が１００％の制御信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の各タイミングを例示するタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。FIG. 10 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage (load voltage) when a control signal with a duty ratio of 100% is input in the load driving device of FIG. (VM voltage) is a timing chart illustrating each timing, and also shows each output voltage in a single operation of the bootstrap circuit and the charge pump circuit. 図１１は、図９の負荷駆動装置においてデューティ比が１００％未満のＰＷＭ信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の各タイミングを例示するタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。11 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage when a PWM signal having a duty ratio of less than 100% is input in the load driving device of FIG. 6 is a timing chart illustrating each timing of (VM voltage), and also shows each output voltage in a single operation of the bootstrap circuit and the charge pump circuit. 図１２は、本発明の第４実施形態に係る負荷駆動装置を概略的に例示する回路図である。FIG. 12 is a circuit diagram schematically illustrating a load driving device according to the fourth embodiment of the invention. 図１３は、図１２の負荷駆動装置において、スイッチ素子Ｍ０がオン状態、スイッチ素子Ｍ４がオフ状態のとき（第１の逆位相状態）の通電経路を概念的に説明する説明図である。FIG. 13 is an explanatory diagram conceptually illustrating the energization path when the switch element M0 is in the on state and the switch element M4 is in the off state (first antiphase state) in the load driving device of FIG. 図１４は、図１２の負荷駆動装置において、スイッチ素子Ｍ０がオフ状態、スイッチ素子Ｍ４がオン状態のとき（第２の逆位相状態）の通電経路を概念的に説明する説明図である。FIG. 14 is an explanatory diagram conceptually illustrating the energization path when the switch element M0 is in the off state and the switch element M4 is in the on state (second antiphase state) in the load driving device of FIG. 図１５は、本発明の第５実施形態に係る負荷駆動装置を概略的に例示する回路図である。FIG. 15 is a circuit diagram schematically illustrating a load driving device according to the fifth embodiment of the invention. 図１６は、図１５の負荷駆動装置において、スイッチ素子Ｍ０がオフ状態、スイッチ素子Ｍ４がオン状態のとき（第２の逆位相状態）の通電経路を概念的に説明する説明図である。FIG. 16 is an explanatory diagram conceptually illustrating the energization path when the switch element M0 is in the off state and the switch element M4 is in the on state (second antiphase state) in the load driving device of FIG. 図１７は、図１５の負荷駆動装置において、スイッチ素子Ｍ０がオン状態、スイッチ素子Ｍ４がオフ状態のとき（第１の逆位相状態）の通電経路を概念的に説明する説明図である。FIG. 17 is an explanatory diagram conceptually illustrating an energization path when the switch element M0 is in the on state and the switch element M4 is in the off state (first antiphase state) in the load driving device of FIG.

[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
図１は、本発明の第１実施形態に係る負荷駆動装置を概略的に示す回路図であり、まず、図１等を参照して負荷駆動装置の構成について説明する。図１に示す負荷駆動装置１は、モータやランプ等の電気的負荷を駆動する装置として構成されており、具体的には、例えば、ＦＰＣ（フューエルポンプコントローラ）のポンプ等を負荷として駆動し得る構成をなしている。この負荷駆動装置１は、制御回路２、ＯＲ回路３（ＯＲ１）チャージポンプ回路４、ブートストラップ回路５、ゲートドライバ回路６、スイッチ素子Ｍ０，Ｍ４などを備えている。 [First embodiment]
Hereinafter, a first embodiment embodying the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram schematically showing a load driving device according to a first embodiment of the present invention. First, the configuration of the load driving device will be described with reference to FIG. 1 and the like. A load driving device 1 shown in FIG. 1 is configured as a device that drives an electrical load such as a motor or a lamp. Specifically, for example, a pump of an FPC (fuel pump controller) or the like can be driven as a load. It has a configuration. The load driving device 1 includes a control circuit 2, an OR circuit 3 (OR1) charge pump circuit 4, a bootstrap circuit 5, a gate driver circuit 6, switch elements M0 and M4, and the like.

制御回路２は、ＰＷＭ信号を発生可能なＰＷＭ駆動部として構成されており、第１端子ＯＵＴ１（外部入力ＩＮ１）、第２端子ＯＵＴ２（外部入力ＩＮ２）に対して駆動信号及び非駆動信号を出力するように構成されている。この制御回路２から出力される制御信号は、例えば図５に示すような組み合わせで信号が出力されるようになっており、外部入力ＩＮ１，ＩＮ２を共にＬレベルで出力する信号パターン（パターン１）、外部入力ＩＮ１をＬレベルとし、外部入力ＩＮ２にＰＷＭ信号を出力する信号パターン（パターン２）、外部入力ＩＮ１をＨレベルとする信号パターン（パターン３）のいずれかで出力を行うようになっている。この制御回路２からの信号は、第１端子ＯＵＴ１（外部入力ＩＮ１）からの信号がチャージポンプ回路４及びＯＲ回路３（ＯＲ１）に入力され、第２端子ＯＵＴ２（外部入力ＩＮ２）からの信号がＯＲ回路３（ＯＲ１）のみに入力されるようになっている。 The control circuit 2 is configured as a PWM drive unit capable of generating a PWM signal, and outputs a drive signal and a non-drive signal to the first terminal OUT1 (external input IN1) and the second terminal OUT2 (external input IN2). Is configured to do. The control signal output from the control circuit 2 is output in a combination as shown in FIG. 5, for example, and a signal pattern (pattern 1) for outputting both the external inputs IN1 and IN2 at the L level. The signal is output in either a signal pattern (pattern 2) in which the external input IN1 is set to L level and a PWM signal is output to the external input IN2, or a signal pattern (pattern 3) in which the external input IN1 is set to H level. Yes. As for the signal from the control circuit 2, the signal from the first terminal OUT1 (external input IN1) is input to the charge pump circuit 4 and the OR circuit 3 (OR1), and the signal from the second terminal OUT2 (external input IN2) The signal is input only to the OR circuit 3 (OR1).

なお、本実施形態では、制御回路２から出力される信号が「制御信号」の一例に相当し、１００％デューティで駆動するとき（図５のパターン３のとき）には、外部入力ＩＮ１から出力されるＨレベルの信号が「駆動信号」に相当する。また、デューティ比が０より大きく１００％よりも小さい場合（図５のパターン２）には、ＩＮ２から出力されるＰＷＭ信号のＨレベル信号が「駆動信号」に相当し、ＰＷＭ信号のＬレベル信号が「非駆動信号」に相当する。また、負荷を非駆動状態とするパターン１のときには、ＩＮ１及びＩＮ２から出力されるＬレベル信号が「非駆動信号」に相当する。 In the present embodiment, the signal output from the control circuit 2 corresponds to an example of a “control signal”, and is output from the external input IN1 when driving with 100% duty (pattern 3 in FIG. 5). The H level signal to be applied corresponds to the “drive signal”. When the duty ratio is larger than 0 and smaller than 100% (pattern 2 in FIG. 5), the H level signal of the PWM signal output from IN2 corresponds to the “drive signal”, and the L level signal of the PWM signal Corresponds to a “non-driving signal”. In the case of the pattern 1 in which the load is not driven, the L level signals output from IN1 and IN2 correspond to “non-drive signals”.

ＯＲ回路３は、外部入力ＩＮ１又は外部入力ＩＮ２がＨレベルとなったときにＨレベル信号を出力するように構成されている。従って、図５に示す信号パターン１のときにはＬレベル信号を継続的に出力し、信号パターン２のときにはＩＮ２のＰＷＭ信号と同期したＰＷＭ信号を出力するようになっている。また、信号パターン３のときには、ＩＮ１のＨレベル信号と同期したＨレベル信号を継続的に出力するようになっている。 The OR circuit 3 is configured to output an H level signal when the external input IN1 or the external input IN2 becomes H level. Therefore, the L level signal is continuously output in the case of the signal pattern 1 shown in FIG. 5, and the PWM signal synchronized with the PWM signal of IN2 is output in the case of the signal pattern 2. In the case of the signal pattern 3, an H level signal synchronized with the H level signal of IN1 is continuously output.

チャージポンプ回路４は、公知の昇圧型チャージポンプ回路として構成されており、外部入力ＩＮ１からの信号を入力信号として動作しており、外部入力ＩＮ１がＨレベルとなったときに駆動を開始し、設定された電圧（チャージポンプ設定電圧）を出力するようになっている。このチャージポンプ回路４の出力電圧は、例えば主電源ＶＢよりも高い電圧に設定されている。本実施形態では、チャージポンプ回路４及び主電源ＶＢが「第２電源部」の一例に相当しており、スイッチ素子Ｍ１のゲート端子と導通する通電路１０及びコンデンサＣＢＳに対して通電可能に構成されている。 The charge pump circuit 4 is configured as a known boost type charge pump circuit, operates with a signal from the external input IN1 as an input signal, and starts driving when the external input IN1 becomes H level. The set voltage (charge pump set voltage) is output. The output voltage of the charge pump circuit 4 is set to a voltage higher than the main power supply VB, for example. In the present embodiment, the charge pump circuit 4 and the main power supply VB correspond to an example of a “second power supply unit”, and can be energized to the energization path 10 and the capacitor CBS that are electrically connected to the gate terminal of the switch element M1. Has been.

チャージポンプ回路４の出力側には、ダイオードＤ２のアノード側が接続されており、ダイオードＤ２のカソード側は、ブートストラップ回路５を構成するコンデンサＣＢＳの一方の電極（高電位側の電極）に接続されている。本実施形態では、制御回路２から出力される制御信号のデューティ比が所定値以上（具体的には１００％）のときにのみ外部入力ＩＮ１からチャージポンプ回路４を駆動させる信号（Ｈレベル信号）が与えられるため、チャージポンプ回路４は制御信号のデューティ比が所定値以上（本実施形態では１００％）の場合にのみ動作してコンデンサＣＢＳを充電することになる。 The anode side of the diode D2 is connected to the output side of the charge pump circuit 4, and the cathode side of the diode D2 is connected to one electrode (high potential side electrode) of the capacitor CBS constituting the bootstrap circuit 5. ing. In the present embodiment, a signal (H level signal) for driving the charge pump circuit 4 from the external input IN1 only when the duty ratio of the control signal output from the control circuit 2 is a predetermined value or more (specifically, 100%). Therefore, the charge pump circuit 4 operates to charge the capacitor CBS only when the duty ratio of the control signal is equal to or greater than a predetermined value (100% in this embodiment).

ブートストラップ回路５は、「第１電源部」の一例に相当するものであり、スイッチ素子Ｍ１のゲート端子に対して通電可能に配置されたコンデンサＣＢＳとダイオードＤ１とを備えている。コンデンサＣＢＳの一端側はダイオードＤ１のカソード側に接続されると共に上述のダイオードＤ２のカソード側にも接続されており、ダイオードＤ１のアノード側は主電源ＶＢの正極側に接続されている。なお、主電源ＶＢは、「他電源」の一例に相当しており、例えばチャージポンプ４の出力電圧よりも低い電圧を出力するように構成されている。 The bootstrap circuit 5 corresponds to an example of a “first power supply unit”, and includes a capacitor CBS and a diode D1 disposed so as to be energized with respect to the gate terminal of the switch element M1. One end side of the capacitor CBS is connected to the cathode side of the diode D1 and also to the cathode side of the diode D2, and the anode side of the diode D1 is connected to the positive side of the main power supply VB. The main power supply VB corresponds to an example of “another power supply”, and is configured to output a voltage lower than the output voltage of the charge pump 4, for example.

ゲートドライバ回路６は、スイッチ素子Ｍ１、Ｍ２、通電路１０（通電路１１、１２、１３）、インピーダンス成分１６、切替回路１７、ＡＮＤ回路１９、定電流源２１、２３、２５、インピーダンス成分２７、スイッチＳＷ１、ＳＷ２、ＳＷ３，ＮＯＴ回路２９等を備えている。このゲートドライバ回路６は、「電流制御回路」の一例に相当するものであり、外部から駆動信号（Ｈレベル信号）と非駆動信号（Ｌレベル信号）とが入力可能とされ、駆動信号及び非駆動信号に応じて通電路１０（通電路１１、１２、１３）を流れる電流を制御するように機能している。 The gate driver circuit 6 includes switch elements M1 and M2, energization paths 10 (energization paths 11, 12, and 13), an impedance component 16, a switching circuit 17, an AND circuit 19, constant current sources 21, 23 and 25, an impedance component 27, The switches SW1, SW2, SW3, NOT circuit 29 and the like are provided. The gate driver circuit 6 corresponds to an example of a “current control circuit”, and a drive signal (H level signal) and a non-drive signal (L level signal) can be input from the outside. It functions to control the current flowing through the energizing path 10 (the energizing paths 11, 12, 13) according to the drive signal.

切替回路１７は、ＯＲ回路３からの出力がＬレベルのときにはＬレベルの信号を出力し、ＯＲ回路３からの出力がＨレベルのときには、ＯＲ回路３がＨレベルに切り替わってから所定時間Ｔａを超えない時間範囲でＨレベル信号を出力している。この切替回路１７は、タイマ回路を備えており、制御信号（即ち、ＯＲ回路３からの信号）が非駆動信号（Ｌレベル信号）から駆動信号（Ｈレベル信号）に変化する毎に、Ｈレベルに切り替わってからの時間を計測している。そして、ＯＲ回路３からのＨレベル信号の継続時間が所定時間Ｔａに達した以後には、ＯＲ回路３からのＨレベル信号が継続していても出力をＬレベル信号に切り替えており、このＬレベル信号の出力を、再びＯＲ回路３においてＨレベルへの立ち上がりがあるまで（即ち、ＯＲ回路３からの出力においてＬレベル信号からＨレベル信号への切り替わりが発生するまで）維持し、これにより通電路１０を流れる電流Ｉ３を大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）よりも低いレベル（Ｉ３＝Ｉ１の状態）に切り替えるように機能している。 The switching circuit 17 outputs an L level signal when the output from the OR circuit 3 is at the L level, and when the output from the OR circuit 3 is at the H level, the switching circuit 17 outputs a predetermined time Ta after the OR circuit 3 switches to the H level. The H level signal is output in a time range not exceeding. The switching circuit 17 includes a timer circuit, and is changed to the H level each time the control signal (that is, the signal from the OR circuit 3) changes from the non-driving signal (L level signal) to the driving signal (H level signal). The time since switching to is measured. After the duration of the H level signal from the OR circuit 3 reaches the predetermined time Ta, the output is switched to the L level signal even if the H level signal from the OR circuit 3 continues. The output of the level signal is maintained until there is a rise to the H level in the OR circuit 3 again (that is, until the switching from the L level signal to the H level signal occurs in the output from the OR circuit 3). It functions to switch the current I3 flowing through the electric circuit 10 to a level (I3 = I1 state) lower than the large current state (I3 = I1 + I2 state).

ＡＮＤ回路１９は、切替回路１７からＨレベルの信号が出力され、且つＯＲ回路３（ＯＲ１）からＨレベルの信号が出力されているときにＨレベルの信号を出力するようになっている。つまり、ＯＲ回路３からの出力がＬレベルからＨレベルに切り替わってから、そのＨレベル信号が維持されている間、所定時間Ｔａを超えない範囲でＨレベル信号を出力している。 The AND circuit 19 outputs an H level signal when an H level signal is output from the switching circuit 17 and an H level signal is output from the OR circuit 3 (OR1). That is, after the output from the OR circuit 3 is switched from the L level to the H level, the H level signal is output within a range not exceeding the predetermined time Ta while the H level signal is maintained.

スイッチＳＷ２は、トランジスタ等の公知の半導体スイッチなどによって構成されており、ＡＮＤ回路１９からＨレベルの信号が出力されているときにオン状態（導通状態）となり、ＡＮＤ回路１９からＬレベルの信号が出力されているときにオフ状態（非導通状態）となるように構成されている。 The switch SW2 is configured by a known semiconductor switch such as a transistor, and is turned on (conductive state) when an H level signal is output from the AND circuit 19, and an L level signal is output from the AND circuit 19. It is configured to be in an off state (non-conducting state) when being output.

スイッチＳＷ１は、トランジスタ等の公知の半導体スイッチなどによって構成されており、ＯＲ回路３（ＯＲ１）からＨレベルの信号が出力されているときにオン状態（導通状態）となり、ＯＲ回路３からＬレベルの信号が出力されているときにオフ状態（非導通状態）となるように構成されている。このスイッチＳＷ１は、ＰＷＭ動作時（図５に示すパターン２の場合）には、ＯＲ回路３から出力されるＰＷＭ信号に同期してオンオフがなされ、１００％デューティ時（図５に示すパターン３の場合）にはＯＲ回路３からのＨレベル信号の係属中、オン状態が維持されるようになっている。 The switch SW1 is configured by a known semiconductor switch such as a transistor, and is turned on (conductive state) when an H level signal is output from the OR circuit 3 (OR1). When the signal is output, it is configured to be in an off state (non-conducting state). This switch SW1 is turned on and off in synchronization with the PWM signal output from the OR circuit 3 during PWM operation (in the case of pattern 2 shown in FIG. 5), and at 100% duty (in pattern 3 shown in FIG. 5). In the case), the ON state is maintained while the H level signal from the OR circuit 3 is engaged.

ＮＯＴ回路２９は、ＯＲ回路３から出力される信号を入力信号とし、出力側がスイッチＳＷ３に接続されており、ＯＲ回路３から出力される信号を反転して出力している。即ち、ＯＲ回路３からＨレベルの信号が出力されているときにスイッチＳＷ３を非動作とするＬレベルの信号を出力し、ＯＲ回路３からＬレベルの信号が出力されているときにスイッチＳＷ３を動作させるＨレベルの信号を出力している。 The NOT circuit 29 uses the signal output from the OR circuit 3 as an input signal, the output side is connected to the switch SW3, and inverts and outputs the signal output from the OR circuit 3. That is, when the OR circuit 3 outputs an H level signal, an L level signal that deactivates the switch SW3 is output, and when the OR circuit 3 outputs an L level signal, the switch SW3 is operated. An H level signal to be operated is output.

スイッチＳＷ３は、トランジスタ等の公知の半導体スイッチなどによって構成されており、ＮＯＴ回路２９からＨレベルの信号が出力されているときにオン状態（導通状態）となり、ＮＯＴ回路２９からＬレベルの信号が出力されているときにオフ状態（非導通状態）となるように構成されている。なお、スイッチＳＷ１に入力される信号と、スイッチＳＷ３に入力される信号は、常に逆位相の状態となるため、スイッチＳＷ３は、スイッチＳＷ１がオン状態のときにオフ状態に切り替わり、スイッチＳＷ１がオフ状態のときにオン状態に切り替わるようになっている。 The switch SW3 is configured by a known semiconductor switch such as a transistor, and is turned on (conductive state) when an H level signal is output from the NOT circuit 29, and an L level signal is output from the NOT circuit 29. It is configured to be in an off state (non-conducting state) when being output. Note that the signal input to the switch SW1 and the signal input to the switch SW3 are always in opposite phases, so the switch SW3 switches to the off state when the switch SW1 is on, and the switch SW1 is off. When in the state, it is switched to the on state.

スイッチ素子Ｍ１は、「第１のスイッチ素子」の一例に相当するものであり、「制御入力端子」としてのゲート端子に入力される信号に応じてオン状態とオフ状態とに切り替わる構成をなしている。図１の例ではスイッチ素子Ｍ１がＰチャネル型のＭＯＳＦＥＴとして構成され、駆動ＭＯＳ（スイッチ素子Ｍ０）のゲートチャージ用のスイッチ素子として機能している。このスイッチ素子Ｍ１は、ソース端子が通電路１１を介してコンデンサＣＢＳとダイオードＤ２の間に接続され、コンデンサＣＢＳの一方の電極（高電位側の電極）及びダイオードＤ２のカソードに導通している。また、スイッチ素子Ｍ１のソース端子は、コンデンサＣＢＳとダイオードＤ１の間に接続され、ダイオードＤ１のカソードにも導通している。また、スイッチ素子Ｍ１のドレイン端子は、スイッチ素子Ｍ０のゲート端子及びスイッチ素子Ｍ２のドレイン端子に接続されている。 The switch element M1 corresponds to an example of a “first switch element”, and is configured to switch between an on state and an off state according to a signal input to a gate terminal as a “control input terminal”. Yes. In the example of FIG. 1, the switch element M1 is configured as a P-channel type MOSFET and functions as a switch element for gate charge of the drive MOS (switch element M0). The switch element M1 has a source terminal connected between the capacitor CBS and the diode D2 via the energization path 11, and is electrically connected to one electrode (high potential side electrode) of the capacitor CBS and the cathode of the diode D2. The source terminal of the switch element M1 is connected between the capacitor CBS and the diode D1, and is also conducted to the cathode of the diode D1. The drain terminal of the switch element M1 is connected to the gate terminal of the switch element M0 and the drain terminal of the switch element M2.

また、スイッチ素子Ｍ１のゲート端子とソース端子との間は、通電路１２によって導通しており、この通電路１２には、抵抗等（ゲート−ソース間クランプ素子等）によって構成されるインピーダンス成分１６が介在している。更に、スイッチ素子Ｍ１のゲート端子と、通電路１２とに接続される構成で通電路１３が設けられている。上記通電路１０（通電路１１、１２、１３）は、スイッチ素子Ｍ１のゲート端子（制御入力端子）と導通する電流経路として配され、コンデンサＣＢＳからの放電電流が流れるように構成されている。 Further, the gate terminal and the source terminal of the switch element M1 are electrically connected by the energization path 12, and the impedance component 16 configured by a resistor or the like (gate-source clamp element or the like) is provided in the energization path 12. Is intervening. Furthermore, the energization path 13 is provided so as to be connected to the gate terminal of the switch element M1 and the energization path 12. The energization path 10 (the energization paths 11, 12, and 13) is arranged as a current path that conducts with the gate terminal (control input terminal) of the switch element M1, and is configured such that a discharge current from the capacitor CBS flows.

また、通電路１３からは第１定電流路１４と第２定電流路１５とが分岐しており、それぞれにおいて定電流源２１と定電流源２３とが並列に接続されている。第１定電流路１４には、スイッチＳＷ１を介して定電流源２１が接続されており、スイッチＳＷ１がオン状態となったとき（即ち、ＯＲ回路３からＨレベル信号が出力されているとき）には第１定電流路１４において分岐位置Ｐ１からグランド側に定電流Ｉ１が流れるようになっている。なお、スイッチＳＷ１がオフ状態のとき（即ち、ＯＲ回路３からＬレベル信号が出力されているとき）には第１定電流路１４に電流は流れないこととなる。 Further, a first constant current path 14 and a second constant current path 15 branch from the energization path 13, and a constant current source 21 and a constant current source 23 are connected in parallel with each other. When the constant current source 21 is connected to the first constant current path 14 via the switch SW1 and the switch SW1 is turned on (that is, when the H level signal is output from the OR circuit 3). In the first constant current path 14, a constant current I1 flows from the branch position P1 to the ground side. Note that no current flows through the first constant current path 14 when the switch SW1 is in the OFF state (that is, when the L level signal is output from the OR circuit 3).

また、第２定電流路１５には、スイッチＳＷ２を介して定電流源２３が接続されており、スイッチＳＷ２がオン状態となったとき（即ち、ＡＮＤ回路１９からＨレベル信号が出力されるとき）には第２定電流路１５において分岐位置Ｐ１からグランド側に定電流Ｉ２が流れるようになっている。なお、スイッチＳＷ２がオフ状態のとき（即ち、ＡＮＤ回路１９からＬレベル信号が出力されているとき）には第２定電流路１５に電流は流れないこととなる。 The constant current source 23 is connected to the second constant current path 15 via the switch SW2, and when the switch SW2 is turned on (that is, when the H level signal is output from the AND circuit 19). ), A constant current I2 flows from the branch position P1 to the ground side in the second constant current path 15. When the switch SW2 is in the off state (that is, when the L level signal is output from the AND circuit 19), no current flows through the second constant current path 15.

定電流源２１、２３、２５は、いずれも公知の定電流回路として構成されている。定電流源２３によって流れる定電流Ｉ２の電流値は、定電流源２１によって流れる定電流Ｉ１の電流値よりも十分大きくなっており、例えば、定電流Ｉ２の電流値は数十ｍＡとされており、定電流Ｉ１の電流値は数十μＡとされている。また、上述のチャージポンプ回路４から供給可能な電流の電流値Ｉmaxは、定電流源２１を流れる定電流Ｉ１の電流値よりも大きく（即ちＩ１＜Ｉmax）、定電流源２３を流れる定電流Ｉ２の電流値よりも十分小さくなっている（即ちＩmax≪Ｉ２）。 The constant current sources 21, 23, and 25 are all configured as known constant current circuits. The current value of the constant current I2 flowing through the constant current source 23 is sufficiently larger than the current value of the constant current I1 flowing through the constant current source 21. For example, the current value of the constant current I2 is several tens of mA. The current value of the constant current I1 is set to several tens of μA. The current value Imax of the current that can be supplied from the charge pump circuit 4 is larger than the current value of the constant current I1 that flows through the constant current source 21 (that is, I1 <Imax), and the constant current I2 that flows through the constant current source 23. (Ie, Imax << I2).

スイッチ素子Ｍ２は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、駆動ＭＯＳ（スイッチ素子Ｍ０）のゲートディスチャージ用の素子として機能している。このスイッチ素子Ｍ２は、ドレイン端子がスイッチ素子Ｍ１のドレイン端子及びスイッチ素子Ｍ０のゲート端子に接続されている。またスイッチ素子Ｍ２のソース端子は、スイッチ素子Ｍ０のソース端子に接続されると共に、負荷Ｍの一端側に接続されている。なお、負荷Ｍの他端側は接地されている。また、スイッチ素子Ｍ２のソース端子には、コンデンサＣＢＳの低電位側の電極が接続され、スイッチ素子Ｍ４のドレイン端子も接続されている。 The switch element M2 is configured as an N-channel type MOSFET, and functions as a gate discharge element of the drive MOS (switch element M0). The switch element M2 has a drain terminal connected to the drain terminal of the switch element M1 and the gate terminal of the switch element M0. The source terminal of the switch element M2 is connected to the source terminal of the switch element M0 and to one end side of the load M. The other end side of the load M is grounded. Further, the source terminal of the switch element M2 is connected to the electrode on the low potential side of the capacitor CBS, and the drain terminal of the switch element M4 is also connected.

本実施形態では、負荷Ｍの一端側に印加される駆動電圧（ＶＭ電圧）立ち上げ時（即ち、負荷Ｍの駆動時）にスイッチ素子Ｍ１をオン動作させる一方で、スイッチ素子Ｍ２をオフ動作させるように制御がなされ、ＶＭ電圧立ち下げ時（即ち、負荷Ｍの駆動停止時）にはスイッチ素子Ｍ１をオフ動作させ、スイッチ素子Ｍ２をオン動作させるようにゲートドライバ回路６によって制御がなされることとなる。 In the present embodiment, the switch element M1 is turned on when the drive voltage (VM voltage) applied to one end of the load M is raised (that is, when the load M is driven), while the switch element M2 is turned off. Control is performed by the gate driver circuit 6 so that the switch element M1 is turned off and the switch element M2 is turned on when the VM voltage falls (that is, when driving of the load M is stopped). It becomes.

スイッチ素子Ｍ０は、「第２のスイッチ素子」の一例に相当するものであり、スイッチ素子Ｍ１（第１のスイッチ素子）がオン状態のときにオン状態に切り替わり、主電源ＶＢから負荷Ｍまでの通電ラインを導通させて負荷Ｍを通電状態とし、スイッチ素子Ｍ１がオフ状態のときにはオフ状態に切り替わり、このときには負荷Ｍを非通電状態とするように機能している。このスイッチ素子Ｍ０は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレイン端子が主電源ＶＢの正極側に接続され、ソース端子が負荷Ｍの一端側（接地側とは反対のＶＭ位置側）に接続されている。 The switch element M0 corresponds to an example of a “second switch element”. When the switch element M1 (first switch element) is in the on state, the switch element M0 is switched to the on state, and the switch element M0 is connected to the load M from the main power supply VB. The energization line is conducted to place the load M in an energized state. When the switch element M1 is in the off state, the load M is switched to an off state, and at this time, the load M functions to be in a non-energized state. The switch element M0 is configured as an N-channel type MOSFET, the drain terminal is connected to the positive side of the main power supply VB, and the source terminal is connected to one end side of the load M (on the VM position opposite to the ground side). It is connected.

スイッチ素子Ｍ４は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレイン端子がスイッチ素子Ｍ０のソース端子及び負荷Ｍの一端側（ＶＭ側）に接続されており、ソース端子は接地されている。また、スイッチ素子Ｍ４のゲート端子には、当該ゲート端子に対してＰＷＭ信号を与える駆動回路が設けられている。なお、スイッチ素子Ｍ４は、スイッチ素子Ｍ０を駆動させるための構成と同様の構成によってオンオフを制御してもよく、これとは異なる構成によってオンオフを制御してもよい。 The switch element M4 is configured as an N-channel MOSFET, the drain terminal is connected to the source terminal of the switch element M0 and one end side (VM side) of the load M, and the source terminal is grounded. In addition, a drive circuit that provides a PWM signal to the gate terminal is provided at the gate terminal of the switch element M4. The switch element M4 may be controlled to be turned on / off by a configuration similar to the configuration for driving the switch element M0, or may be controlled to be turned on / off by a different configuration.

（負荷駆動装置の動作）
次に、本実施形態に係る負荷駆動装置の動作について説明する。
図２は、駆動信号、スイッチＳＷ２、ＳＷ２、定電流Ｉ１、Ｉ２、Ｉ３のタイミングを示すタイミングチャートである。図３は、デューティ比が１００％の制御信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）のタイミングを示すタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。図４は、デューティ比が１００％未満のＰＷＭ信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）のタイミングを示すタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。図５は、制御回路から出力される制御信号と駆動動作との関係を示す表である。図６（Ａ）は、図１の回路構成においてデューティ比が１００％の制御信号が入力されるときのブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）の波形のシミュレーション結果を示し、併せて、切替回路によって切替制御を行わない場合のＢＳ電圧及びＶＭ電圧の波形を対比して示すグラフである。図６（Ｂ）は、図６（Ａ）のシミュレーションの前提となる入力波形（駆動信号）を示すグラフである。 (Operation of load driving device)
Next, the operation of the load driving device according to this embodiment will be described.
FIG. 2 is a timing chart showing the timing of the drive signal, the switches SW2 and SW2, and the constant currents I1, I2, and I3. FIG. 3 shows the timings of the external inputs IN1, IN2, current I3, the output voltage of the bootstrap circuit (BS voltage), and the drive voltage of the load (VM voltage) when a control signal with a duty ratio of 100% is input. It is a timing chart and also shows each output voltage in independent operation | movement of a bootstrap circuit and a charge pump circuit. FIG. 4 shows the timings of the external inputs IN1, IN2, current I3, the output voltage of the bootstrap circuit (BS voltage), and the drive voltage (VM voltage) of the load when a PWM signal having a duty ratio of less than 100% is input. In addition, each of the output voltages in a single operation of the bootstrap circuit and the charge pump circuit is shown. FIG. 5 is a table showing the relationship between the control signal output from the control circuit and the driving operation. FIG. 6A shows a simulation of the waveforms of the output voltage (BS voltage) and load driving voltage (VM voltage) of the bootstrap circuit when a control signal having a duty ratio of 100% is input in the circuit configuration of FIG. It is a graph which shows a result and also shows the waveforms of the BS voltage and the VM voltage when the switching control is not performed by the switching circuit. FIG. 6B is a graph showing an input waveform (drive signal) which is a premise of the simulation of FIG.

（負荷駆動装置の動作）
＜１．負荷を非駆動状態とする場合＞
まず、負荷Ｍを非駆動状態とする場合の負荷駆動装置１の動作について説明する。
負荷Ｍを非駆動状態（停止状態）とする場合、図５のパターン１に示すように、制御回路２は、第１端子ＯＵＴ１（外部入力ＩＮ１）をＬレベルに設定し、第２端子ＯＵＴ２（外部入力ＩＮ２）もＬレベルに設定する。このように外部入力ＩＮ１、ＩＮ２がいずれもＬレベルである場合、ＯＲ回路３（ＯＲ１）からＬレベル信号が出力され、ＡＮＤ回路１９からもＬレベル信号が出力されるため、スイッチＳＷ２はオフ状態となる。従って、第２定電流路１５には電流が流れないことになる。また、スイッチＳＷ１は、ＯＲ回路３（ＯＲ１）からＬレベル信号が与えられるため、オフ状態となる。従って、第１定電流路１４にも電流が流れないことになる。この場合、通電路１０（通電路１１、１２、１３）に電流が流れないため、スイッチ素子Ｍ１のゲート端子の電位はソース端子の電位と略同一となり、スイッチ素子Ｍ１のＶＧＳは、ほぼ０となるため、スイッチ素子Ｍ１はオフ状態に維持される。 (Operation of load driving device)
<1. When load is not driven>
First, the operation of the load driving device 1 when the load M is in a non-driving state will be described.
When the load M is in a non-driven state (stopped state), as shown in the pattern 1 of FIG. 5, the control circuit 2 sets the first terminal OUT1 (external input IN1) to the L level and the second terminal OUT2 ( The external input IN2) is also set to L level. Thus, when both the external inputs IN1 and IN2 are at the L level, the L level signal is output from the OR circuit 3 (OR1), and the L level signal is also output from the AND circuit 19, so that the switch SW2 is in the OFF state. It becomes. Therefore, no current flows through the second constant current path 15. The switch SW1 is turned off because the L level signal is supplied from the OR circuit 3 (OR1). Accordingly, no current flows through the first constant current path 14. In this case, since no current flows through the energization path 10 (the energization paths 11, 12, and 13), the potential of the gate terminal of the switch element M1 is substantially the same as the potential of the source terminal, and the VGS of the switch element M1 is almost zero. Therefore, the switch element M1 is maintained in the off state.

一方、ＮＯＴ回路２９は、ＯＲ回路３（ＯＲ１）からＬレベル信号が入力されることに応じてＨレベル信号を出力し、これによりスイッチＳＷ３がオン状態となる。このとき、通電路１８には、定電流源２５による定電流Ｉ４が流れ、スイッチ素子Ｍ２はオン状態となる。また、スイッチ素子Ｍ０のゲート端子とソース端子の電圧は略同一となり、スイッチ素子Ｍ０はオフ状態で維持される。従って、主電源ＶＢ側から負荷Ｍを駆動する駆動電流が流れず負荷Ｍは停止状態となる。なお、スイッチ素子Ｍ０とスイッチ素子Ｍ４は同時にオン状態とならないように制御がなされる。 On the other hand, the NOT circuit 29 outputs an H level signal in response to the L level signal being input from the OR circuit 3 (OR1), whereby the switch SW3 is turned on. At this time, the constant current I4 from the constant current source 25 flows through the energization path 18, and the switch element M2 is turned on. Further, the voltage at the gate terminal and the source terminal of the switch element M0 is substantially the same, and the switch element M0 is maintained in the off state. Accordingly, the drive current for driving the load M does not flow from the main power supply VB side, and the load M is stopped. The switch element M0 and the switch element M4 are controlled so that they are not turned on at the same time.

＜２．デューティ比が１００％の場合＞
次に、デューティ比を１００％として駆動する場合について説明する。
デューティ比を１００％に設定する場合、図５のパターン３に示すように、制御回路２は、図３の時間ｔ１以降のように、第１端子ＯＵＴ１（外部入力ＩＮ１）からＨレベル信号を出力し、第２端子ＯＵＴ２（外部入力ＩＮ２）から例えばＬレベル信号（Ｌｏ状態）を出力する。 <2. When the duty ratio is 100%>
Next, a case where driving is performed with a duty ratio of 100% will be described.
When the duty ratio is set to 100%, as shown by pattern 3 in FIG. 5, the control circuit 2 outputs an H level signal from the first terminal OUT1 (external input IN1) after time t1 in FIG. Then, for example, an L level signal (Lo state) is output from the second terminal OUT2 (external input IN2).

この場合、外部入力ＩＮ１からのＨレベル信号と同期してＯＲ回路３（ＯＲ１）からＨレベル信号が出力される。外部入力ＩＮ１、ＩＮ２のいずれかがＨレベルのときにはＯＲ回路３からＨレベル信号が出力され、スイッチＳＷ１は、ＯＲ回路３からのＨレベル信号と同期してオン状態となる（図２参照）。従って、外部入力ＩＮ１から１００％デューティの駆動信号（Ｈレベル信号）が出力されている期間中はスイッチＳＷ１がオン状態で継続し、第１定電流路１４に定電流Ｉ１が流れ続ける（図２参照）。 In this case, the H level signal is output from the OR circuit 3 (OR1) in synchronization with the H level signal from the external input IN1. When either of the external inputs IN1 and IN2 is at the H level, the OR circuit 3 outputs an H level signal, and the switch SW1 is turned on in synchronization with the H level signal from the OR circuit 3 (see FIG. 2). Therefore, the switch SW1 continues to be on during the period when the 100% duty drive signal (H level signal) is output from the external input IN1, and the constant current I1 continues to flow through the first constant current path 14 (FIG. 2). reference).

切替回路１７は、ＯＲ回路３からの信号がＬレベル信号からＨレベル信号に切り替わった直後（即ち、図２、図３の時間ｔ１直後）の所定期間Ｔａの間はＨレベル信号を出力し、その所定期間Ｔａ後には出力をＬレベルに変化させるように制御しているため、図２に示すように、第１端子ＯＵＴ１（外部入力ＩＮ１）から１００％デューティの駆動信号（Ｈレベル信号）が出力された直後の所定期間ＴａだけスイッチＳＷ２がオン状態となり、このときには第２定電流路１５に定電流Ｉ２が流れることになる。この構成では、図３に示すように、第１端子ＯＵＴ１（外部入力ＩＮ１）から１００％デューティの駆動信号（Ｈレベル信号）が出力された直後の初期期間（１）において通電路１０（即ち、通電路１１、１２、１３）を流れる電流Ｉ３は大電流（Ｉ３＝Ｉ１＋Ｉ２）となり、この大電流Ｉ３は、上記所定期間Ｔａが経過するまで継続することになる（図２、図３参照）。 The switching circuit 17 outputs an H level signal during a predetermined period Ta immediately after the signal from the OR circuit 3 is switched from the L level signal to the H level signal (that is, immediately after time t1 in FIGS. 2 and 3). Since the output is controlled to change to the L level after the predetermined period Ta, a 100% duty drive signal (H level signal) is output from the first terminal OUT1 (external input IN1) as shown in FIG. The switch SW2 is turned on for a predetermined period Ta immediately after the output, and at this time, the constant current I2 flows through the second constant current path 15. In this configuration, as shown in FIG. 3, in the initial period (1) immediately after the 100% duty drive signal (H level signal) is output from the first terminal OUT1 (external input IN1), The current I3 flowing through the energization paths 11, 12, 13) becomes a large current (I3 = I1 + I2), and this large current I3 continues until the predetermined period Ta elapses (see FIGS. 2 and 3).

また、外部入力ＩＮ１が１００％デューティの駆動信号（Ｈレベル信号）となることに伴い、初期期間（１）からチャージポンプ回路４も動作を開始する。このようにチャージポンプ回路４が動作を開始すると、チャージポンプ回路４からの供給電流によってコンデンサＣＢＳには徐々に電荷が蓄積され、コンデンサＣＢＳの高電位側の電圧（ＢＳ電圧）が徐々に上昇することになる。 Further, as the external input IN1 becomes a drive signal (H level signal) with 100% duty, the charge pump circuit 4 also starts to operate from the initial period (1). When the charge pump circuit 4 starts operating as described above, electric charges are gradually accumulated in the capacitor CBS by the current supplied from the charge pump circuit 4, and the voltage (BS voltage) on the high potential side of the capacitor CBS gradually increases. It will be.

このように、「第２電源部」に相当するチャージポンプ回路４は、ゲートドライバ６に入力される制御信号のデューティ比が少なくとも所定値以上（本実施形態では１００％）の場合に、駆動信号（具体的にはＩＮ１のＨレベル信号）が入力されている間、電流供給状態を維持している。 As described above, the charge pump circuit 4 corresponding to the “second power supply unit” is configured to drive the drive signal when the duty ratio of the control signal input to the gate driver 6 is at least a predetermined value (100% in this embodiment). While the signal is input (specifically, the H level signal of IN1), the current supply state is maintained.

また、第１端子ＯＵＴ１（外部入力ＩＮ１）から１００％デューティの駆動信号（Ｈレベル信号）が出力された直後は、一定期間Ｔａが経過するまで通電路１０を流れる電流Ｉ３が大電流（Ｉ３＝Ｉ１＋Ｉ２）となるため、インピーダンス成分１６での電圧降下が大きくなり、急峻にスイッチ素子Ｍ１のＶＧＳが大きくなる。従って、スイッチ素子Ｍ１が高速にオン状態となる（図３の期間（２））。また、スイッチ素子Ｍ１のオン動作に伴い、スイッチ素子Ｍ０のゲート電圧も上昇し、スイッチ素子Ｍ０も高速にオン状態になる（図３の期間（３））。このように、本実施形態に係る構成では、スイッチ素子Ｍ１及びスイッチ素子Ｍ０のいずれも高速スイッチングが可能となる。 Immediately after a 100% duty drive signal (H level signal) is output from the first terminal OUT1 (external input IN1), the current I3 flowing through the energizing path 10 is a large current (I3 = I1 + I2), the voltage drop at the impedance component 16 increases, and the VGS of the switch element M1 increases steeply. Therefore, the switch element M1 is turned on at high speed (period (2) in FIG. 3). As the switch element M1 is turned on, the gate voltage of the switch element M0 also rises and the switch element M0 is turned on at high speed (period (3) in FIG. 3). Thus, in the configuration according to the present embodiment, both the switch element M1 and the switch element M0 can be switched at high speed.

更に、スイッチ素子Ｍ０がオン状態となると、負荷Ｍの一端側の電圧（ＶＭ電圧）が急峻に上昇し、それに伴ってコンデンサＣＢＳの高電位側の電圧（ＢＳ電圧）が急峻に上昇することになる（図３の期間（４））。 Further, when the switch element M0 is turned on, the voltage (VM voltage) on one end side of the load M increases rapidly, and accordingly, the voltage (BS voltage) on the high potential side of the capacitor CBS increases sharply. (Period (4) in FIG. 3).

また、図１のゲートドライバ回路６では、デューティ比１００％での駆動開始後の一定期間Ｔａの間は、インピーダンス成分１６を介してコンデンサＣＢＳより大電流（Ｉ３＝Ｉ１＋Ｉ２）を流しているため、コンデンサＣＢＳの高電位側の電圧（ＢＳ電圧）は、急峻な立ち上がり期間（図３の期間（４））の後、徐々に低下することになる（図３の期間（５））。なお、期間（５）のときには、図３の最下段に示すようにチャージポンプ回路４の出力電圧が出力可能な設定電圧（チャージポンプ設定電圧）まで立ち上がりきっておらず、大電流Ｉ３（Ｉ３＝Ｉ１＋Ｉ２）による放電量が大きいため、ＢＳ電圧の低下速度はやや大きくなる。 Further, in the gate driver circuit 6 of FIG. 1, since a large current (I3 = I1 + I2) flows from the capacitor CBS through the impedance component 16 during a certain period Ta after the start of driving at a duty ratio of 100%, The voltage on the high potential side (BS voltage) of the capacitor CBS gradually decreases after the steep rise period (period (4) in FIG. 3) (period (5) in FIG. 3). In the period (5), as shown in the lowermost stage of FIG. 3, the output voltage of the charge pump circuit 4 has not risen to the set voltage (charge pump set voltage) that can be output, and the large current I3 (I3 = Since the discharge amount due to (I1 + I2) is large, the rate of decrease in the BS voltage is slightly increased.

一方、第１端子ＯＵＴ１（外部入力ＩＮ１）から１００％デューティの駆動信号（Ｈレベル信号）が出力されたｔ１時点から所定時間Ｔａが経過すると、切替回路１７の制御によってスイッチＳＷ２がオフ状態となり、第２定電流路１５に電流Ｉ２が流れなくなる。従って、駆動信号の開始時点ｔ１から所定期間Ｔａが経過した後には、通電路１０を流れる電流Ｉ３は、駆動開始直後の所定期間Ｔａのときよりも相対的に低いレベル（Ｉ３＝Ｉ１）となり、コンデンサＣＢＳからの放電が抑えられるため、所定時間Ｔａ経過後の期間（６）（図３）では、ＢＳ電圧の低下速度が期間（５）よりも小さくなる。なお、電流Ｉ３を大電流（Ｉ３＝Ｉ１＋Ｉ２）から小電流（Ｉ３＝Ｉ１）に切り替えるための所定時間Ｔａは、負荷Ｍに印加する駆動電圧（ＶＭ電圧）が完全に立ち上がるまでの時間Ｔｂ（ここでは、ＶＭ電圧が主電源ＶＢと略同電位となるまでの時間）以上に長く設定されている。 On the other hand, when a predetermined time Ta elapses from the time t1 when the 100% duty drive signal (H level signal) is output from the first terminal OUT1 (external input IN1), the switch SW2 is turned off under the control of the switching circuit 17, The current I2 does not flow through the second constant current path 15. Therefore, after a predetermined period Ta has elapsed from the start time t1 of the drive signal, the current I3 flowing through the energization path 10 is at a relatively lower level (I3 = I1) than during the predetermined period Ta immediately after the start of driving. Since discharge from the capacitor CBS is suppressed, in the period (6) (FIG. 3) after the elapse of the predetermined time Ta, the rate of decrease in the BS voltage is smaller than that in the period (5). The predetermined time Ta for switching the current I3 from the large current (I3 = I1 + I2) to the small current (I3 = I1) is a time Tb until the drive voltage (VM voltage) applied to the load M completely rises (here Is set to be longer than the time until the VM voltage becomes substantially the same potential as the main power supply VB.

そして、時間ｔ２から更に時間が経過した所定時期ｔ３となるとチャージポンプ回路４の出力電圧は設定電圧まで立ち上がることになる。一方、ＢＳ電圧は、所定期間Ｔａ経過後も、電流Ｉ３（＝Ｉ１）の供給によって徐々に低下するが、チャージポンプ回路４の出力電圧に達するとその電圧で維持され、最終的にチャージポンプ設定電圧で安定する。なお、図３の下二段のタイミングチャートは、ＢＳ電圧の内訳を説明するものであり、図３の最下段は、チャージポンプ回路４からの出力電圧の変化（チャージポンプ回路４の単独動作としての電圧変化）を示しており、図３の下から２段目は、ブートストラップ回路５の単独動作としての電圧変化（即ち、デューティー比１００％の駆動信号が出力されたときにチャージポンプ回路４が動作しなかっと仮定した場合のＢＳ電圧の変化）を示している。 Then, when the predetermined time t3 when further time elapses from the time t2, the output voltage of the charge pump circuit 4 rises to the set voltage. On the other hand, the BS voltage gradually decreases with the supply of the current I3 (= I1) even after the predetermined period Ta has elapsed. However, when the output voltage of the charge pump circuit 4 is reached, the BS voltage is maintained and finally set to the charge pump. Stable with voltage. The lower two timing charts in FIG. 3 explain the breakdown of the BS voltage. The lowermost stage in FIG. 3 shows the change in the output voltage from the charge pump circuit 4 (as the single operation of the charge pump circuit 4). The second stage from the bottom of FIG. 3 shows a voltage change as a single operation of the bootstrap circuit 5 (that is, when a drive signal with a duty ratio of 100% is output). Shows the change in the BS voltage when it is assumed that does not operate.

以上のように、本実施形態では、「電流制御回路」に相当するゲートドライバ回路６により、外部から非駆動信号が入力されている間（即ち、外部入力ＩＮ１、ＩＮ２がいずれもＬレベルの間）、スイッチ素子Ｍ１がオフ状態で維持されるようにゲート端子に導通する通電路１０の電流を抑制状態（具体的には、電流停止状態）としている。そして、外部からの入力が非駆動信号から駆動信号に変化した直後（即ち、外部入力ＩＮ１、ＩＮ２が共にＬレベルの状態から、いずれかがＨレベルに変化した直後）には、少なくともコンデンサＣＢＳからの放電に基づいて、通電路１０を、スイッチ素子Ｍ１がオン状態となる所定の大電流状態（Ｉ３＝Ｉ１＋Ｉ２となる状態）に設定し、スイッチ素子Ｍ１、Ｍ０の高速駆動を実現している。特に、ゲートドライバ回路６に入力される制御信号が非駆動信号（Ｌレベル信号）から駆動信号（Ｈレベル信号）に変化した直後に通電路１０を流れる電流Ｉ３（Ｉ３＝Ｉ１＋Ｉ２）は、チャージポンプ回路４から供給可能な電流レベルＩmaxを大きく上回るレベルとなっており、スイッチ素子Ｍ１、Ｍ０をより高速に駆動できるようになっている。 As described above, in the present embodiment, the non-driving signal is input from the outside by the gate driver circuit 6 corresponding to the “current control circuit” (that is, both the external inputs IN1 and IN2 are at the L level). ), The current of the conduction path 10 that conducts to the gate terminal is kept in a suppressed state (specifically, the current is stopped) so that the switch element M1 is maintained in the OFF state. Immediately after the external input changes from the non-driving signal to the driving signal (that is, immediately after either of the external inputs IN1 and IN2 changes from the L level to one of the H level), at least from the capacitor CBS. Based on this discharge, the energization path 10 is set to a predetermined large current state (a state where I3 = I1 + I2) in which the switch element M1 is turned on to realize high-speed driving of the switch elements M1 and M0. In particular, the current I3 (I3 = I1 + I2) flowing through the energization path 10 immediately after the control signal input to the gate driver circuit 6 changes from the non-drive signal (L level signal) to the drive signal (H level signal) is a charge pump. The level is much higher than the current level Imax that can be supplied from the circuit 4, and the switching elements M1 and M0 can be driven at higher speed.

そして、通電路１０が大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）となった後の所定時期ｔ２（図２、図３）に、通電路１０を流れる電流を、スイッチ素子Ｍ１のオン状態が継続可能となるレベルであって且つ前記大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）のときよりも低いレベル（Ｉ３＝Ｉ１の状態）に変化させ、これによりスイッチ素子Ｍ１のオン動作を維持しつつ装置全体の消費電力の低減を図っている。 Then, at a predetermined time t2 (FIGS. 2 and 3) after the energization path 10 becomes a large current state (I3 = I1 + I2 state), the ON state of the switch element M1 can be continued for the current flowing through the energization path 10. And a level lower than that in the large current state (I3 = I1 + I2 state) (I3 = I1 state), thereby maintaining the ON operation of the switch element M1 and the entire device. The power consumption is reduced.

更に本実施形態では、所定時期ｔ２以後に通電路１０を流れる電流Ｉ３（＝Ｉ１）を、チャージポンプ回路４から供給可能な電流レベルＩmaxを下回るレベルとしているため、コンデンサＣＢＳへの充電電流を確保して最終的にＢＳ電圧を一定電圧値（チャージポンプ設定電圧）に維持することができ、デューティ比が１００％の駆動信号が継続する駆動中であってもＢＳ電圧を高いレベルで維持することができる。 Furthermore, in the present embodiment, the current I3 (= I1) flowing through the energization path 10 after the predetermined time t2 is set to a level lower than the current level Imax that can be supplied from the charge pump circuit 4, so that the charging current to the capacitor CBS is secured. Finally, the BS voltage can be maintained at a constant voltage value (charge pump setting voltage), and the BS voltage can be maintained at a high level even during driving in which a driving signal with a duty ratio of 100% continues. Can do.

＜３．ＰＷＭ動作時（デューティ比が０より大きく１００％未満の場合）＞
次に、ＰＷＭ動作時（デューティ比が０より大きく１００％未満の場合）について説明する。このＰＷＭ動作時には、図５のパターン２に示すように、制御回路２において、第１端子ＯＵＴ１（外部入力ＩＮ１）からＬレベル信号が出力され、第２端子ＯＵＴ２（外部入力ＩＮ２）からＰＷＭ信号が出力される。従って、ＯＲ回路３（ＯＲ１）からは、制御回路２からのＰＷＭ信号に同期したＰＷＭ信号が出力されることになる（即ち、ゲートドライバ回路６には、外部入力ＩＮ２のＰＷＭ信号と同期したＰＷＭ信号が入力されることになる）。また、ＰＷＭ動作時には第１端子ＯＵＴ１（外部入力ＩＮ１）からチャージポンプ回路４に対してＬレベル信号が入力され続けるため、チャージポンプ回路４は動作停止状態となる。 <3. During PWM operation (when the duty ratio is greater than 0 and less than 100%)>
Next, a description will be given of the PWM operation (when the duty ratio is greater than 0 and less than 100%). During this PWM operation, as shown in pattern 2 in FIG. 5, in the control circuit 2, an L level signal is output from the first terminal OUT1 (external input IN1), and a PWM signal is output from the second terminal OUT2 (external input IN2). Is output. Therefore, the OR circuit 3 (OR1) outputs a PWM signal synchronized with the PWM signal from the control circuit 2 (that is, the gate driver circuit 6 has a PWM signal synchronized with the PWM signal of the external input IN2). Signal will be input). Further, since the L level signal is continuously input from the first terminal OUT1 (external input IN1) to the charge pump circuit 4 during the PWM operation, the charge pump circuit 4 is in an operation stop state.

ＰＷＭ信号においてＨレベル信号（駆動信号）の出力時には、ゲートドライバ回路６では、基本的に１００％デューティの場合と同様の切替動作がなされる。この場合、外部入力ＩＮ２からのＨレベル信号と同期してＯＲ回路３（ＯＲ１）からＨレベル信号が出力されるため、スイッチＳＷ１は、ＯＲ回路３からのＨレベル信号と同期してオン状態となる。従って、外部入力ＩＮ２からＨレベル信号（駆動信号）が出力されている期間中はスイッチＳＷ１がオン状態で継続し、第１定電流路１４に定電流Ｉ１が流れ続ける。 When an H level signal (drive signal) is output in the PWM signal, the gate driver circuit 6 basically performs the same switching operation as in the case of 100% duty. In this case, since the H level signal is output from the OR circuit 3 (OR1) in synchronization with the H level signal from the external input IN2, the switch SW1 is turned on in synchronization with the H level signal from the OR circuit 3. Become. Accordingly, the switch SW1 continues to be on during the period when the H level signal (drive signal) is output from the external input IN2, and the constant current I1 continues to flow through the first constant current path 14.

また、切替回路１７は、ＯＲ回路３からの信号がＬレベル信号からＨレベル信号に切り替わった直後（即ち、図４の時間ｔ１直後）の所定期間Ｔａの間はＨレベル信号を出力し、その所定期間Ｔａ後には出力をＬレベルに変化させるように制御しているため、第２端子ＯＵＴ２（外部入力ＩＮ２）からＨレベル信号（駆動信号）が出力された直後の所定期間ＴａだけスイッチＳＷ２がオン状態となり、このときには第２定電流路１５に定電流Ｉ２が流れることになる（図２等参照）。この構成でも、第２端子ＯＵＴ２（外部入力ＩＮ２）からＨレベル信号（駆動信号）が出力された直後の初期期間（１）において通電路１０（即ち、通電路１１、１２、１３）を流れる電流Ｉ３は大電流（Ｉ３＝Ｉ１＋Ｉ２）となり、この大電流Ｉ３は、上記所定期間Ｔａが経過するまで継続することになる（図４参照）。 The switching circuit 17 outputs an H level signal for a predetermined period Ta immediately after the signal from the OR circuit 3 is switched from the L level signal to the H level signal (that is, immediately after time t1 in FIG. 4). Since the output is controlled to change to the L level after the predetermined period Ta, the switch SW2 is only in the predetermined period Ta immediately after the H level signal (drive signal) is output from the second terminal OUT2 (external input IN2). At this time, the constant current I2 flows through the second constant current path 15 (see FIG. 2 and the like). Even in this configuration, the current flowing through the energization path 10 (that is, the energization paths 11, 12, and 13) in the initial period (1) immediately after the H level signal (drive signal) is output from the second terminal OUT2 (external input IN2). I3 becomes a large current (I3 = I1 + I2), and this large current I3 continues until the predetermined period Ta elapses (see FIG. 4).

この場合も、第２端子ＯＵＴ２（外部入力ＩＮ２）からＨレベル信号（駆動信号）が出力されたｔ１直後は、一定期間Ｔａが経過するまで通電路１０を流れる電流Ｉ３が大電流（Ｉ３＝Ｉ１＋Ｉ２）となるため、インピーダンス成分１６での電圧降下が大きくなり、急峻にスイッチ素子Ｍ１のＶＧＳが大きくなる。従って、スイッチ素子Ｍ１が高速にオン状態となる（図４の期間（２））。また、スイッチ素子Ｍ１のオン動作に伴い、スイッチ素子Ｍ０のゲート電圧も上昇し、スイッチ素子Ｍ０も高速にオン状態になる（図４の期間（３））。更に、スイッチ素子Ｍ０がオン状態となると、負荷Ｍの一端側の電圧（ＶＭ電圧）が急峻に上昇し、それに伴ってコンデンサＣＢＳの高電位側の電圧（ＢＳ電圧）が急峻に上昇することになる（図４の期間（４））。 Also in this case, immediately after t1 when the H level signal (driving signal) is output from the second terminal OUT2 (external input IN2), the current I3 flowing through the energization path 10 is a large current (I3 = I1 + I2) until a certain period Ta passes. Therefore, the voltage drop at the impedance component 16 increases, and the VGS of the switch element M1 increases steeply. Therefore, the switch element M1 is turned on at high speed (period (2) in FIG. 4). As the switch element M1 is turned on, the gate voltage of the switch element M0 also rises and the switch element M0 is turned on at high speed (period (3) in FIG. 4). Further, when the switch element M0 is turned on, the voltage (VM voltage) on one end side of the load M increases rapidly, and accordingly, the voltage (BS voltage) on the high potential side of the capacitor CBS increases sharply. (Period (4) in FIG. 4).

また、図１のゲートドライバ回路６では、Ｈレベル信号の開始時点ｔ１から一定期間Ｔａの間は、インピーダンス成分１６を介してコンデンサＣＢＳより大電流（Ｉ３＝Ｉ１＋Ｉ２）を流しているため、コンデンサＣＢＳの高電位側の電圧（ＢＳ電圧）は、急峻な立ち上がり期間（図４の期間（４））の後、徐々に低下することになる（図４の期間（５））。なお、期間（５）のときには、大電流Ｉ３（Ｉ３＝Ｉ１＋Ｉ２）による放電量が大きいため、ＢＳ電圧の低下速度はやや大きくなる。 In the gate driver circuit 6 of FIG. 1, since a large current (I3 = I1 + I2) flows from the capacitor CBS through the impedance component 16 from the start time t1 of the H level signal to the predetermined period Ta, the capacitor CBS The voltage on the high potential side (BS voltage) gradually decreases after the steep rise period (period (4) in FIG. 4) (period (5) in FIG. 4). In the period (5), since the amount of discharge due to the large current I3 (I3 = I1 + I2) is large, the rate of decrease in the BS voltage is slightly increased.

一方、第２端子ＯＵＴ２（外部入力ＩＮ２）からＨレベル信号（駆動信号）が出力されたｔ１時点から所定時間Ｔａが経過すると、切替回路１７の制御によってスイッチＳＷ２がオフ状態となり、第２定電流路１５に電流Ｉ２が流れなくなる。従って、駆動信号の開始時点ｔ１から所定期間Ｔａが経過した後には、通電路１０を流れる電流Ｉ３は、駆動開始直後の所定期間Ｔａのときよりも相対的に低いレベル（Ｉ３＝Ｉ１）となり、コンデンサＣＢＳからの放電が抑えられるため、所定時間Ｔａ経過後の期間（６）（図４）では、ＢＳ電圧の低下速度が期間（５）よりも小さくなる。なお、電流Ｉ３を大電流（Ｉ３＝Ｉ１＋Ｉ２）から小電流（Ｉ３＝Ｉ１）に切り替えるための所定時間Ｔａは、負荷Ｍに印加する駆動電圧（ＶＭ電圧）が完全に立ち上がるまでの時間Ｔｂ（ここではＶＭ電圧が主電源ＶＢと略同電位となるまでの時間）以上に長く設定されている。 On the other hand, when a predetermined time Ta has elapsed from time t1 when the H level signal (driving signal) is output from the second terminal OUT2 (external input IN2), the switch SW2 is turned off under the control of the switching circuit 17, and the second constant current The current I2 does not flow through the path 15. Therefore, after a predetermined period Ta has elapsed from the start time t1 of the drive signal, the current I3 flowing through the energization path 10 is at a relatively lower level (I3 = I1) than during the predetermined period Ta immediately after the start of driving. Since the discharge from the capacitor CBS is suppressed, in the period (6) (FIG. 4) after the elapse of the predetermined time Ta, the rate of decrease in the BS voltage is smaller than that in the period (5). The predetermined time Ta for switching the current I3 from the large current (I3 = I1 + I2) to the small current (I3 = I1) is a time Tb until the drive voltage (VM voltage) applied to the load M completely rises (here , The VM voltage is set to be longer than the time until the VM voltage becomes substantially the same potential as the main power supply VB.

そして、ＰＷＭ信号のオン期間がデューティ比の設定に従って期間ｔ４においてオフ期間（非駆動信号）に切り替わると（即ち、第２端子ＯＵＴ２（外部入力ＩＮ２）がＬレベル信号に切り替わると）、ＯＲ回路３からのＬレベル信号の出力に応じてスイッチＳＷ１、ＳＷ２がいずれもオフ状態となる。このときは、上述の負荷非駆動状態（図５のパターン１）と同様であり、第１定電流路１４及び第２定電流路１５のいずれにも電流が流れず、通電路１０（通電路１１、１２、１３）に電流が流れなくなり、スイッチ素子Ｍ１はオフ状態となる。一方、ＮＯＴ回路２９は、ＯＲ回路３（ＯＲ１）からＬレベル信号が入力されることに応じてＨレベル信号を出力し、これによりスイッチＳＷ３がオン状態となる。このとき、通電路１８には、定電流源２５による定電流Ｉ４が流れ、スイッチ素子Ｍ２はオン状態となる。また、スイッチ素子Ｍ０のゲート端子とソース端子の電圧は略同一となり、スイッチ素子Ｍ０はオフ状態に切り替わる。 When the ON period of the PWM signal is switched to the OFF period (non-drive signal) in the period t4 according to the duty ratio setting (that is, when the second terminal OUT2 (external input IN2) is switched to the L level signal), the OR circuit 3 Both the switches SW1 and SW2 are turned off in response to the output of the L level signal from the. At this time, the load is not driven (pattern 1 in FIG. 5), and no current flows through either the first constant current path 14 or the second constant current path 15. 11, 12, 13), the current does not flow, and the switch element M1 is turned off. On the other hand, the NOT circuit 29 outputs an H level signal in response to the L level signal being input from the OR circuit 3 (OR1), whereby the switch SW3 is turned on. At this time, the constant current I4 from the constant current source 25 flows through the energization path 18, and the switch element M2 is turned on. Further, the voltage at the gate terminal and the source terminal of the switch element M0 is substantially the same, and the switch element M0 is switched to the off state.

本実施形態の負荷駆動装置１では、制御回路２から非駆動信号が出力されている間（ＩＮ１、ＩＮ２がいずれもＬレベルとなる期間）であっても、主電源ＶＢ（他電源）によってコンデンサＣＢＳが充電され、負荷停止時及びＰＷＭ動作時のいずれにおいても、ＢＳ電圧値が主電源ＶＢの電位以下にならないようになっている。 In the load driving device 1 according to the present embodiment, even when the non-driving signal is output from the control circuit 2 (a period in which both IN1 and IN2 are at L level), the capacitor is supplied by the main power supply VB (other power supply). The CBS is charged so that the BS voltage value does not become lower than the potential of the main power supply VB both when the load is stopped and during the PWM operation.

（第１実施形態の主な効果）
本実施形態に係る負荷駆動装置１では、上述したように、スイッチ素子Ｍ１のオン動作時に通電路１０を大電流Ｉ３（Ｉ３＝Ｉ１＋Ｉ２）が流れ、インピーダンス成分１６での電圧降下が大きくなるため、スイッチ素子Ｍ１でのＶＧＳを高くして当該スイッチ素子Ｍ１を高速にオンさせることができる。従って、スイッチ素子Ｍ１及びスイッチ素子Ｍ０のオンオフ制御の高速化が可能となる。 (Main effects of the first embodiment)
In the load driving device 1 according to the present embodiment, as described above, the large current I3 (I3 = I1 + I2) flows through the energization path 10 during the ON operation of the switch element M1, and the voltage drop in the impedance component 16 increases. The switch element M1 can be turned on at high speed by increasing VGS in the switch element M1. Therefore, it is possible to speed up the on / off control of the switch element M1 and the switch element M0.

また、ゲートドライバ５は、通電路１０が大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）となったｔ１後の所定時期ｔ２に、通電路１０を流れる電流Ｉ３を、スイッチ素子Ｍ１のオン状態が継続可能となるレベルであって且つ大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）のときよりも低いレベル（Ｉ３＝Ｉ１）に変化させている。従って、スイッチ素子Ｍ１が一旦オンした後には、そのオン状態を維持しつつ消費電力を効果的に低減することができる。 Further, the gate driver 5 can continue the ON state of the switch element M1 for the current I3 flowing through the energizing path 10 at a predetermined time t2 after t1 when the energizing path 10 becomes a large current state (I3 = I1 + I2 state). The level is changed to a level (I3 = I1) lower than that in the large current state (I3 = I1 + I2 state). Therefore, once the switch element M1 is turned on, the power consumption can be effectively reduced while maintaining the on state.

また、このように通電路Ｉ３の電流の切り替えを行っているため、スイッチ素子Ｍ１のオン動作中におけるＢＳ電圧の低下度合いを抑制することができる。これにより、図６（Ａ）（Ｂ）のシミュレーション結果のような効果をえることができる。図６（Ａ）（Ｂ）のシミュレーションは、所定時間Ｔａ（図３等）経過後に切替回路１７による切り替え制御を行わない場合（即ち、ＯＲ回路３の出力と完全に同期してスイッチＳＷ２がオンオフ制御される場合）と行う場合とを比較したものであり、切替回路１７による切り替え制御を行わない場合には、駆動信号が継続したとき（図６の例では図６（Ｂ）ではデューティ比が１００％の駆動信号が継続したとき）に、図６（Ａ）のＢＳ波形１のようにＢＳ電圧が低下しすぎてしまい、ＶＭ波形１のように負荷Ｍへの出力電圧（ＶＭ電圧）が低下することが懸念される。しかしながら、本実施形態のように所定時間Ｔａ後に通電路Ｉ３の電流の切り替えを行えば、図６（Ａ）のＢＳ波形２のようにコンデンサＣＢＳの出力電圧（ＢＳ電圧）の低下を抑えることができ、ＶＭ波形２のように負荷Ｍへの出力電圧（ＶＭ電圧）を高く維持することができる。 In addition, since the current of the conduction path I3 is switched in this way, the degree of decrease in the BS voltage during the ON operation of the switch element M1 can be suppressed. Thereby, an effect like the simulation result of FIG. 6 (A) (B) can be acquired. In the simulations of FIGS. 6A and 6B, when the switching control by the switching circuit 17 is not performed after the predetermined time Ta (FIG. 3 and the like) has elapsed (that is, the switch SW2 is turned on and off completely in synchronization with the output of the OR circuit 3 (When controlled) and when it is performed. When the switching control by the switching circuit 17 is not performed, when the drive signal continues (in the example of FIG. 6, the duty ratio is as shown in FIG. 6B). When the drive signal of 100% continues), the BS voltage decreases too much as shown in the BS waveform 1 in FIG. 6A, and the output voltage (VM voltage) to the load M as shown in the VM waveform 1 There is concern about the decline. However, if the current of the current path I3 is switched after a predetermined time Ta as in the present embodiment, a decrease in the output voltage (BS voltage) of the capacitor CBS can be suppressed as in the BS waveform 2 of FIG. The output voltage (VM voltage) to the load M can be maintained high as in the VM waveform 2.

また本実施形態では、ゲートドライバ回路６に入力される制御信号のデューティ比が少なくとも所定値以上（図１の例では１００％）の場合に、ゲートドライバ回路６に駆動信号が入力されている間、チャージポンプ回路４及び主電源ＶＢによってコンデンサＣＢＳに対する電流供給状態が維持されるようになっている。従って、スイッチ素子Ｍ１のオン時間が長くなる信号状態（即ち、通電路１０への放電時間が長くなる状態）であってもコンデンサＣＢＳの充電量の低下を抑制することができ、スイッチ素子Ｍ１の各オン動作時に大電流を発生させるために必要な動作電圧を安定的に確保し易くなる。 In this embodiment, when the duty ratio of the control signal input to the gate driver circuit 6 is at least a predetermined value or more (100% in the example of FIG. 1), the drive signal is input to the gate driver circuit 6. The current supply state to the capacitor CBS is maintained by the charge pump circuit 4 and the main power source VB. Therefore, even in a signal state in which the ON time of the switch element M1 is long (that is, a state in which the discharge time to the energization path 10 is long), a decrease in the charge amount of the capacitor CBS can be suppressed. It becomes easy to stably secure an operating voltage necessary for generating a large current during each on operation.

また、本実施形態では、チャージポンプ回路４と、チャージポンプ回路４とは異なる主電源ＶＢ（他電源）とによって「第２電源部」が構成されており、チャージポンプ回路４は、制御信号のデューティ比が所定値以上（図１では１００％）の場合にのみコンデンサＣＢＳを充電可能とされている。一方、主電源ＶＢ（他電源）は、制御信号のデューティ比が所定値未満（図１では１００％未満の場合）であっても、コンデンサＣＢＳを充電可能とされている。
この構成では、制御信号のデューティ比が所定値以上となる場合（即ち、コンデンサＣＢＳからの放電量が大きい場合）には、チャージポンプ回路４からの供給電流によってコンデンサＣＢＳの充電量を維持することができ、大電流を発生させるための動作電圧を高く維持し易くなる。また、制御信号のデューティ比が小さい場合には、チャージポンプ回路４を動作させずに消費電力を抑えつつ、主電源ＶＢ（他電源）によってコンデンサＣＢＳの充電状態を維持することができる。 In the present embodiment, the charge pump circuit 4 and the main power supply VB (other power supply) different from the charge pump circuit 4 constitute a “second power supply unit”. Capacitor CBS can be charged only when the duty ratio is equal to or greater than a predetermined value (100% in FIG. 1). On the other hand, the main power supply VB (other power supply) can charge the capacitor CBS even when the duty ratio of the control signal is less than a predetermined value (in the case of less than 100% in FIG. 1).
In this configuration, when the duty ratio of the control signal exceeds a predetermined value (that is, when the discharge amount from the capacitor CBS is large), the charge amount of the capacitor CBS is maintained by the supply current from the charge pump circuit 4. It becomes easy to maintain a high operating voltage for generating a large current. Further, when the duty ratio of the control signal is small, the charged state of the capacitor CBS can be maintained by the main power source VB (other power source) while suppressing the power consumption without operating the charge pump circuit 4.

また、本実施形態では、制御信号のデューティ比が１００％のときにのみチャージポンプ回路４によって電流供給可能とされている。この構成によれば、デューティ比が１００％未満となる広いデューティ範囲で消費電力を抑えることができる。一方、デューティ比が１００％のときには、コンデンサＣＢＳからの放電が継続し続けるため、スイッチ素子Ｍ１を駆動させるための動作電圧（ＢＳ電圧）が低下する懸念がより大きくなるが、チャージポンプ回路４からの供給電流によってコンデンサＣＢＳの充電量を高い状態に維持することができるため、上記問題も生じない。 In the present embodiment, current can be supplied by the charge pump circuit 4 only when the duty ratio of the control signal is 100%. According to this configuration, power consumption can be suppressed in a wide duty range where the duty ratio is less than 100%. On the other hand, when the duty ratio is 100%, since the discharge from the capacitor CBS continues, there is a greater concern that the operating voltage (BS voltage) for driving the switch element M1 will decrease. Since the charged amount of the capacitor CBS can be maintained at a high level by the supplied current, the above problem does not occur.

また、本実施形態では、非駆動信号から駆動信号に変化したｔ１直後に通電路１０を流れる電流Ｉ３を、チャージポンプ回路４から供給可能な電流レベルＩmaxよりも大きく設定しており（即ち、Ｉ３＝Ｉ１＋Ｉ２、Ｉ３＞Ｉmax）、通電路１０が大電流状態となった後の所定時期ｔ２以後に通電路１０を流れる電流Ｉ３を、チャージポンプ回路４から供給可能な電流レベルＩmaxよりも小さく設定している（即ち、Ｉ３＝Ｉ１、Ｉ３＜Ｉmax）。この構成によれば、スイッチ素子Ｍ１の駆動時には、チャージポンプ回路４によって供給可能な電流を超える大電流を利用してスイッチ素子Ｍ１のオン動作をより高速に行うことができる。また、スイッチ素子Ｍ１の駆動後には、通電路１０を流れる電流のレベルをチャージポンプ回路４によって供給可能なレベルよりも低く抑えることができるため、より消費電力を抑えることができる。特に、制御信号のデューティ比が所定値以上となる場合（即ち、コンデンサＣＢＳからの放電量が大きい場合）には、スイッチ素子Ｍ１のオン動作の維持に必要な電流（即ち、切り替え後の低レベルの電流）よりも大きな電流がチャージポンプ回路４から供給されるため、通電路１０の電流Ｉ３が低く切り替えられた後にはコンデンサＣＢＳの充電量を安定的に上昇させて、動作電圧（ＢＳ電圧）を高く維持することができる。 Further, in this embodiment, the current I3 flowing through the energization path 10 immediately after t1 when the non-driving signal is changed to the driving signal is set to be larger than the current level Imax that can be supplied from the charge pump circuit 4 (that is, I3 = I1 + I2, I3> Imax), and the current I3 flowing through the energizing path 10 after a predetermined time t2 after the energizing path 10 becomes a large current state is set smaller than the current level Imax that can be supplied from the charge pump circuit 4. (Ie, I3 = I1, I3 <Imax). According to this configuration, when the switch element M1 is driven, the switch element M1 can be turned on at higher speed using a large current that exceeds the current that can be supplied by the charge pump circuit 4. In addition, since the level of the current flowing through the energization path 10 can be kept lower than the level that can be supplied by the charge pump circuit 4 after the switch element M1 is driven, the power consumption can be further reduced. In particular, when the duty ratio of the control signal is equal to or greater than a predetermined value (that is, when the discharge amount from the capacitor CBS is large), the current necessary for maintaining the ON operation of the switch element M1 (that is, the low level after switching) Current) is supplied from the charge pump circuit 4, so that the charge amount of the capacitor CBS is stably increased after the current I3 of the energization path 10 is switched to a low level, so that the operating voltage (BS voltage) is increased. Can be kept high.

また、本実施形態では、ゲートドライバ回路６（電流制御回路）が切替回路１７を備えており、この切替回路１７は、外部からの入力が非駆動信号から駆動信号に変化したｔ１時点からの所定時間Ｔａを計測可能に構成されている。そして、所定時間Ｔａが計測された場合に通電路１０を流れる電流を大電流状態のときよりも低いレベルに切り替えている。この構成によれば、スイッチ素子Ｍ１がオン状態となってから一定時間Ｔａ後に通電路１０を流れる電流を確実に低レベルに変化させることができ、このような機能を実現するためにそれほど構成を複雑化することもない。 In the present embodiment, the gate driver circuit 6 (current control circuit) includes a switching circuit 17, and the switching circuit 17 has a predetermined value from time t1 when an external input changes from a non-driving signal to a driving signal. The time Ta can be measured. And when predetermined time Ta is measured, the electric current which flows through the electricity supply path 10 is switched to the level lower than the time of a large current state. According to this configuration, the current flowing through the energization path 10 can be reliably changed to a low level after a predetermined time Ta after the switch element M1 is turned on, and so much configuration is required to realize such a function. There is no complication.

［第２実施形態］
次に、第２実施形態に係る負荷駆動装置について説明する。図７は、本発明の第２実施形態に係る負荷駆動装置を概略的に例示する回路図である。また、図８は、図７の負荷駆動装置において制御回路から出力される制御信号と駆動動作との関係を示す表である。 [Second Embodiment]
Next, a load driving device according to the second embodiment will be described. FIG. 7 is a circuit diagram schematically illustrating a load driving device according to the second embodiment of the invention. FIG. 8 is a table showing the relationship between the control signal output from the control circuit and the driving operation in the load driving device of FIG.

図７に係る負荷駆動装置１は、制御回路２からチャージポンプ回路４及びゲートドライバ回路６へ制御信号を出力する方法のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略することとする。 The load driving apparatus 1 according to FIG. 7 differs from the first embodiment only in the method of outputting control signals from the control circuit 2 to the charge pump circuit 4 and the gate driver circuit 6, and is otherwise the same as in the first embodiment. . Therefore, the same reference numerals as those in the first embodiment are assigned to the same configurations as those in the first embodiment, and detailed description thereof is omitted.

この負荷駆動装置１では、制御回路２の第１端子ＯＵＴ１からの出力ライン（外部入力ＩＮ１）がチャージポンプ回路４のみに接続され、制御回路２の第２端子ＯＵＴ２からの出力ライン（外部入力ＩＮ２）がゲートドライバ回路６のみに接続されている。そして、制御回路２の各端子ＯＵＴ１（外部入力ＩＮ１）、ＯＵＴ２（外部入力ＩＮ２）からは、負荷の駆動動作に対応させて図８のように制御信号が出力されるようになっている。 In the load driving device 1, the output line (external input IN1) from the first terminal OUT1 of the control circuit 2 is connected only to the charge pump circuit 4, and the output line (external input IN2) from the second terminal OUT2 of the control circuit 2 is connected. ) Is connected only to the gate driver circuit 6. A control signal is output from each terminal OUT1 (external input IN1) and OUT2 (external input IN2) of the control circuit 2 as shown in FIG. 8 corresponding to the driving operation of the load.

この構成では、負荷動作停止時、デューティ比１００％時、ＰＷＭ動作時にチャージポンプ回路４及びゲートドライバ回路６に入力される信号の組み合わせ及びタイミングは第１実施形態と同様であり、負荷動作停止時には、チャージポンプ回路４及びゲートドライバ回路６にＬレベル信号が入力されることになる。また、デューティ比が１００％のときには、チャージポンプ回路４及びゲートドライバ回路６にＨレベル信号が入力されることになる。また、ＰＷＭ動作時には、チャージポンプ回路４にＬレベル信号が入力され、ゲートドライバ回路６にＰＷＭ信号が入力されることになる。そして、負荷動作停止時、デューティ比１００％時、ＰＷＭ動作時のいずれの場合でも、各部分（チャージポンプ回路４、ブートストラップ回路５、ゲートドライバ回路６、スイッチ素子Ｍ０，Ｍ４）の動作が第１実施形態と同様に行われることとなる。そして、この第２実施形態の構成でも、第１実施形態と同様の効果を奏することができる。 In this configuration, the combination and timing of signals input to the charge pump circuit 4 and the gate driver circuit 6 when the load operation is stopped, when the duty ratio is 100%, and when the PWM operation is performed are the same as those in the first embodiment. The L level signal is input to the charge pump circuit 4 and the gate driver circuit 6. When the duty ratio is 100%, an H level signal is input to the charge pump circuit 4 and the gate driver circuit 6. In the PWM operation, an L level signal is input to the charge pump circuit 4 and a PWM signal is input to the gate driver circuit 6. The operation of each part (the charge pump circuit 4, the bootstrap circuit 5, the gate driver circuit 6, and the switch elements M0 and M4) is performed at any time when the load operation is stopped, the duty ratio is 100%, or the PWM operation is performed. This is performed in the same manner as in the first embodiment. The configuration of the second embodiment can achieve the same effects as those of the first embodiment.

［第３実施形態］
次に、第３実施形態に係る負荷駆動装置について説明する。
図９は、本発明の第３実施形態に係る負荷駆動装置を概略的に例示する回路図である。図１０は、図９の負荷駆動装置においてデューティ比が１００％の制御信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）のタイミングを示すタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。図１１は、図９の負荷駆動装置においてデューティ比が１００％未満のＰＷＭ信号が入力されるときの外部入力ＩＮ１、ＩＮ２、電流Ｉ３、ブートストラップ回路の出力電圧（ＢＳ電圧）、負荷の駆動電圧（ＶＭ電圧）のタイミングを示すタイミングチャートであり、併せて、ブートストラップ回路及びチャージポンプ回路の単独動作での各出力電圧を示すものである。 [Third Embodiment]
Next, a load driving device according to a third embodiment will be described.
FIG. 9 is a circuit diagram schematically illustrating a load driving device according to the third embodiment of the invention. FIG. 10 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage (load voltage) when a control signal with a duty ratio of 100% is input in the load driving device of FIG. VM voltage), and also shows each output voltage in the single operation of the bootstrap circuit and the charge pump circuit. 11 shows external inputs IN1, IN2, current I3, output voltage of the bootstrap circuit (BS voltage), load driving voltage when a PWM signal having a duty ratio of less than 100% is input in the load driving device of FIG. 6 is a timing chart showing the timing of (VM voltage), and also shows each output voltage in a single operation of the bootstrap circuit and the charge pump circuit.

第３実施形態に係る負荷駆動装置は、ＶＭ電圧を検出する検出回路３０１を設けた点、及び切替回路３１７の具体的制御方法のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明を省略する。 The load driving apparatus according to the third embodiment is different from the first embodiment only in that a detection circuit 301 for detecting a VM voltage is provided and only a specific control method for the switching circuit 317 is different from the first embodiment. It is the same. Therefore, the same reference numerals as those in the first embodiment are assigned to the same configurations as those in the first embodiment, and detailed description thereof is omitted.

本実施形態で用いられる切替回路３１７は、出力をＨレベルからＬレベルに切り替えるタイミングを時間計測によってではなく、ＶＭ電圧が所定電圧に到達した時点としている点が第１実施形態の切替回路１７と異なり、それ以外は第１実施形態の切替回路１７と同様である。 The switching circuit 317 used in the present embodiment is different from the switching circuit 17 of the first embodiment in that the timing at which the output is switched from the H level to the L level is not the time measurement but the VM voltage reaches the predetermined voltage. Otherwise, the rest is the same as the switching circuit 17 of the first embodiment.

図９の負荷駆動装置３００には、負荷Ｍの一端側の電圧（ＶＭ電圧）を検出する検出回路３０１が設けられている。この検出回路３０１は、例えばＶＭの電圧値を所定の閾値Ｖｔｈと比較する比較回路などによって構成されており、ＶＭの電圧値が閾値Ｖｔｈ未満のときにＬレベル信号を出力し、ＶＭが閾値Ｖｔｈ以上のときにＨレベル信号を出力するように機能している。なお、閾値Ｖｔｈは、例えば、主電源ＶＢの電圧値と同一かこれよりもやや低い値に設定されている。 9 includes a detection circuit 301 that detects a voltage (VM voltage) on one end side of the load M. The detection circuit 301 is configured by, for example, a comparison circuit that compares the voltage value of the VM with a predetermined threshold value Vth, and outputs an L level signal when the voltage value of the VM is less than the threshold value Vth. It functions to output an H level signal at the above time. The threshold value Vth is set to a value that is the same as or slightly lower than the voltage value of the main power supply VB, for example.

切替回路３１７は、デューティ比１００％の場合（図１０の場合）でも、ＰＷＭ動作時（図１１の場合）でも、ＯＲ回路３からの出力がＬレベルのときにはＬレベルの信号を出力し、ＯＲ回路３からの出力がＨレベルのときには、ＯＲ回路３がＨレベルに切り替わってから時間Ｔａ（制御回路２からの駆動信号の出力後、ＶＭ電圧値が閾値Ｖｔｈに到達するまでの時間）を超えない時間範囲でＨレベル信号を出力している。 The switching circuit 317 outputs an L level signal when the output from the OR circuit 3 is at L level, whether the duty ratio is 100% (in the case of FIG. 10) or during PWM operation (in the case of FIG. 11). When the output from the circuit 3 is at the H level, it exceeds the time Ta (the time until the VM voltage value reaches the threshold value Vth after the drive signal is output from the control circuit 2) after the OR circuit 3 switches to the H level. The H level signal is output in a non-time range.

切替回路１７は、検出回路３０１からの信号を監視しており、制御信号（即ち、ＯＲ回路３からの信号）が非駆動信号（Ｌレベル信号）から駆動信号（Ｈレベル信号）に変化したタイミングで出力をＨレベルに切り替え、このＨレベルの出力を、その後に検出回路３０１からＨレベル信号が出力されるまで維持している。そして、検出回路３０１からＨレベル信号が出力された以後には、ＯＲ回路３からのＨレベル信号が継続していても出力をＬレベル信号に切り替えており、このＬレベル信号の出力を、再びＯＲ回路３においてＨレベルへの立ち上がりがあるまで（即ち、ＯＲ回路３からの出力においてＬレベル信号からＨレベル信号への切り替わりが発生するまで）維持している。このようにして、通電路１０を流れる電流Ｉ３を、大電流状態（Ｉ３＝Ｉ１＋Ｉ２の状態）からこれよりも低いレベル（Ｉ３＝Ｉ１の状態）に切り替えている。 The switching circuit 17 monitors the signal from the detection circuit 301, and the timing at which the control signal (that is, the signal from the OR circuit 3) changes from the non-driving signal (L level signal) to the driving signal (H level signal). The output is switched to H level, and this H level output is maintained until an H level signal is output from the detection circuit 301 thereafter. Then, after the H level signal is output from the detection circuit 301, the output is switched to the L level signal even if the H level signal from the OR circuit 3 continues. Until the OR circuit 3 rises to the H level (that is, until switching from the L level signal to the H level signal occurs in the output from the OR circuit 3). In this way, the current I3 flowing through the energization path 10 is switched from the large current state (I3 = I1 + I2 state) to a lower level (I3 = I1 state).

上記構成では、切替回路１７の切り替えタイミングを第１実施形態とは異なる方法で設定しているが、それほど複雑な構成を伴うものではない。そして、この構成によっても、第１実施形態と同様の効果を奏することができる。 In the above configuration, the switching timing of the switching circuit 17 is set by a method different from that of the first embodiment, but the configuration is not so complicated. Also with this configuration, the same effects as those of the first embodiment can be obtained.

［第４実施形態］
次に、第４実施形態に係る負荷駆動装置について説明する。
図１２は、本発明の第４実施形態に係る負荷駆動装置を概略的に例示する回路図である。図１３は、図１２の負荷駆動装置において、スイッチ素子Ｍ０がオン状態、スイッチ素子Ｍ４がオフ状態のときの通電経路を概念的に説明する説明図である。図１４は、図１２の負荷駆動装置において、スイッチ素子Ｍ０がオフ状態、スイッチ素子Ｍ４がオン状態のときの通電経路を概念的に説明する説明図である。 [Fourth Embodiment]
Next, a load driving device according to a fourth embodiment will be described.
FIG. 12 is a circuit diagram schematically illustrating a load driving device according to the fourth embodiment of the invention. FIG. 13 is an explanatory diagram conceptually illustrating an energization path when the switch element M0 is in the on state and the switch element M4 is in the off state in the load driving device of FIG. FIG. 14 is an explanatory diagram conceptually illustrating an energization path when the switch element M0 is in the off state and the switch element M4 is in the on state in the load driving device of FIG.

第４実施形態に係る負荷駆動装置４００は、コイルＬ０、コンデンサＣ０を追加した点、及びＶ０電圧を制御回路２によってモニタ可能とした点が第１実施形態と異なり、それ以外は、第１実施形態と同様である。この負荷駆動装置４００は、第１実施形態の特徴を全て含んでおり、更に発展させたものであるため、第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。 The load driving device 400 according to the fourth embodiment is different from the first embodiment in that the coil L0 and the capacitor C0 are added, and that the V0 voltage can be monitored by the control circuit 2, and otherwise the first embodiment. It is the same as the form. Since this load driving device 400 includes all the features of the first embodiment and is further developed, the same reference numerals as those in the first embodiment are assigned to the same parts as those in the first embodiment. Detailed description is omitted.

負荷駆動装置４００では、スイッチ素子Ｍ０のソース端子、スイッチ素子Ｍ４のドレイン端子、コンデンサＣＢＳの低電位側の電極、及びスイッチ素子Ｍ２のソース端子に一端側が接続されるようにコイルＬ０が配され、コイルＬ０の他端側は、負荷Ｍの一端側（接地側とは反対側）に接続されている。また、コイルＬ０の他端側には、負荷Ｍと並列にコンデンサＣ０が接続されている。コンデンサＣ０は一端側がコイルＬ０に接続され、他端側が接地されている。 In the load driving device 400, the coil L0 is arranged so that one end side is connected to the source terminal of the switch element M0, the drain terminal of the switch element M4, the low potential side electrode of the capacitor CBS, and the source terminal of the switch element M2. The other end side of the coil L0 is connected to one end side (the side opposite to the ground side) of the load M. Further, a capacitor C0 is connected in parallel with the load M on the other end side of the coil L0. The capacitor C0 has one end connected to the coil L0 and the other end grounded.

この負荷駆動装置４００は、降圧型のＤＣＤＣコンバータとしての機能を有し、スイッチ素子Ｍ０がオン状態となり、且つスイッチ素子Ｍ４がオフ状態となる切替状態（図１３の状態）と、スイッチ素子Ｍ０がオフ状態となり、且つスイッチ素子Ｍ４がオン状態となる切替状態（図１４の状態）とが交互に繰り返されるようになっている。この構成では、図１３と図１４のいずれの場合も、スイッチ素子Ｍ０とスイッチ素子Ｍ４には逆位相の信号が入力されるようになっており、スイッチ素子Ｍ０、Ｍ４の駆動方法は第１実施形態と同一となっている。 This load driving device 400 has a function as a step-down DCDC converter. The switching device M0 is turned on and the switching device M4 is turned off (the state shown in FIG. 13). The switching state (state of FIG. 14) in which the switch element M4 is turned on and the switch element M4 is turned on is alternately repeated. In this configuration, in both cases of FIG. 13 and FIG. 14, signals having opposite phases are input to the switch element M0 and the switch element M4, and the driving method of the switch elements M0 and M4 is the first implementation. It is the same as the form.

図１３のように、スイッチ素子Ｍ０がオン状態であり、スイッチ素子Ｍ４がオフ状態のとき（第１の逆位相状態）には、主電源ＶＢからコイルＬ０を介してコンデンサＣ０に電流が流れ込み、コンデンサＣ０と並列に接続された負荷Ｍにも電流が流れる。これにより、負荷Ｍに印加されるＶ０電圧は上昇する（但し、Ｖ０電圧はＶＢ以下で維持される）。 As shown in FIG. 13, when the switch element M0 is in the on state and the switch element M4 is in the off state (first antiphase state), a current flows from the main power supply VB to the capacitor C0 via the coil L0. A current also flows through a load M connected in parallel with the capacitor C0. As a result, the V0 voltage applied to the load M increases (however, the V0 voltage is maintained at VB or lower).

一方、図１４のように、スイッチ素子Ｍ０がオフ状態、且つスイッチ素子Ｍ４がオン状態（第２の逆位相状態）に切り替わると、コイルＬ０に生じる逆起電力により、コイルＬ０はＶＭ側から電流（逆起電流）を引こうとする。また、スイッチ素子Ｍ０のときには、スイッチ素子Ｍ４がオン状態となるため、コイルＬ０に蓄積されたエネルギーによりＧＮＤ側からスイッチ素子Ｍ４を経由して電流が流れ、コンデンサＣ０と負荷Ｍに電流が流れることとなる。なお、スイッチ素子Ｍ０がオフのときにはスイッチ素子Ｍ４をオフ状態で維持しても良いが、スイッチ素子Ｍ４をオン状態とすると、スイッチ素子Ｍ４のドレインソース間電圧ＶＤＳは、ＶＦではなく、Ｒon×Ｉ（＜ＶＦ）となるため、スイッチ素子Ｍ４での発熱量を抑えることができる。 On the other hand, as shown in FIG. 14, when the switch element M0 is turned off and the switch element M4 is switched to the on state (second antiphase state), the coil L0 receives a current from the VM side due to the counter electromotive force generated in the coil L0. Try to draw (back electromotive current). In addition, since the switch element M4 is turned on in the case of the switch element M0, a current flows from the GND side via the switch element M4 due to the energy accumulated in the coil L0, and a current flows to the capacitor C0 and the load M. It becomes. When the switch element M0 is off, the switch element M4 may be maintained in the off state. However, when the switch element M4 is in the on state, the drain-source voltage VDS of the switch element M4 is not VF but Ron × I. (<VF), the amount of heat generated by the switch element M4 can be suppressed.

このように構成される負荷駆動装置４００では、制御回路２がＶ０電圧をモニタしながら第１端子ＯＵＴ１（外部入力ＩＮ１）、第２端子ＯＵＴ２（外部入力ＩＮ２）からの出力（制御信号）を制御し、これにより図１３の状態と図１４の状態とを繰り返す。この例では、図１３の状態（第１の逆位相状態）となる時間が多いと、Ｖ０電圧が増加する方向に働くことになる。また、負荷Ｍを流れる電流が増加するとＶ０電圧が減少する方向になるが、この場合、スイッチ素子Ｍ０のオン時間を増加するように制御を行えばＶ０電圧を所望の値に保持することができる。 In the load driving device 400 configured as described above, the control circuit 2 controls the output (control signal) from the first terminal OUT1 (external input IN1) and the second terminal OUT2 (external input IN2) while monitoring the V0 voltage. Thus, the state of FIG. 13 and the state of FIG. 14 are repeated. In this example, if there is much time for the state of FIG. 13 (first antiphase state), the V0 voltage will increase. Further, when the current flowing through the load M increases, the V0 voltage decreases. In this case, if the control is performed so as to increase the ON time of the switch element M0, the V0 voltage can be held at a desired value. .

［第５実施形態］
次に、第５実施形態に係る負荷駆動装置について説明する。
図１５は、本発明の第５実施形態に係る負荷駆動装置を概略的に例示する回路図である。図１６は、図１５の負荷駆動装置において、スイッチ素子Ｍ０がオフ状態、スイッチ素子Ｍ４がオン状態のときの通電経路を概念的に説明する説明図である。図１４は、図１５の負荷駆動装置において、スイッチ素子Ｍ０がオン状態、スイッチ素子Ｍ４がオフ状態のときの通電経路を概念的に説明する説明図である。 [Fifth Embodiment]
Next, a load driving device according to a fifth embodiment will be described.
FIG. 15 is a circuit diagram schematically illustrating a load driving device according to the fifth embodiment of the invention. FIG. 16 is an explanatory diagram conceptually illustrating an energization path when the switch element M0 is in the off state and the switch element M4 is in the on state in the load driving device of FIG. FIG. 14 is an explanatory diagram conceptually illustrating an energization path when the switch element M0 is in the on state and the switch element M4 is in the off state in the load driving device of FIG.

図１５の構成では、スイッチ素子Ｍ０、Ｍ４の配置を変更した点、及び電源ＶＢ１、コイルＬ０、コンデンサＣ０を追加した点、Ｖ０電圧を制御回路２によってモニタ可能とした点が第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明を省略する。 The configuration of FIG. 15 is different from the first embodiment in that the arrangement of the switch elements M0 and M4 is changed, the power source VB1, the coil L0, and the capacitor C0 are added, and the V0 voltage can be monitored by the control circuit 2. Otherwise, the rest is the same as in the first embodiment. Therefore, the same reference numerals as those in the first embodiment are assigned to the same configurations as those in the first embodiment, and detailed description thereof is omitted.

本実施形態に係る負荷駆動装置５００は、昇圧型のＤＣＤＣコンバータとしての機能を有しており、第１実施形態の主電源ＶＢと同様の主電源ＶＢ２が用いられ、この主電源ＶＢ２と同一又は異なる電源ＶＢ１が用いられている。そして、電源ＶＢ１にはコイルＬ０が直列に接続されている。このコイルＬ０は、一端側は電源ＶＢ１に接続され、他端側はコンデンサＣＢＳの低電位側電極、スイッチ素子Ｍ２のソース端子、スイッチ素子Ｍ４のドレイン端子、スイッチ素子Ｍ０のドレイン端子にそれぞれ接続されている。スイッチ素子Ｍ０は、ゲート端子が第１実施形態と同様に接続（スイッチ素子Ｍ１、Ｍ２のドレイン端子に接続）されており、スイッチ素子Ｍ０のドレイン端子がコイルＬ０、コンデンサＣＢＳの低電位側電極、スイッチ素子Ｍ２のソース端子、スイッチ素子Ｍ４のドレイン端子にそれぞれ接続されている。スイッチ素子Ｍ０のソース端子には、コンデンサＣ０及び負荷Ｍが並列に接続されており、コンデンサＣ０及び負荷Ｍの他端側（スイッチ素子Ｍ０とは反対側）はそれぞれ接地されている。 The load driving device 500 according to the present embodiment has a function as a step-up DCDC converter, and a main power source VB2 similar to the main power source VB of the first embodiment is used. A different power supply VB1 is used. A coil L0 is connected in series to the power source VB1. One end of the coil L0 is connected to the power source VB1, and the other end is connected to the low potential side electrode of the capacitor CBS, the source terminal of the switch element M2, the drain terminal of the switch element M4, and the drain terminal of the switch element M0. ing. The switch element M0 has a gate terminal connected to the same as in the first embodiment (connected to the drain terminals of the switch elements M1 and M2). The drain terminal of the switch element M0 is the coil L0, the low-potential side electrode of the capacitor CBS, The switch element M2 is connected to the source terminal and the switch element M4 is connected to the drain terminal. A capacitor C0 and a load M are connected in parallel to the source terminal of the switch element M0, and the other end side (the side opposite to the switch element M0) of the capacitor C0 and the load M is grounded.

この負荷駆動装置５００では、スイッチ素子Ｍ０がオフ状態となり、且つスイッチ素子Ｍ４がオン状態となる切替状態（図１６の状態）と、スイッチ素子Ｍ０がオフ状態となり、且つスイッチ素子Ｍ４がオン状態となる切替状態（図１７の状態）とが交互に繰り返されるようになっている。このように、図１６と図１７のいずれの場合も、スイッチ素子Ｍ０とスイッチ素子Ｍ４には逆位相の信号が入力されることとなるが、スイッチ素子Ｍ０、Ｍ４の駆動方法は第１実施形態と同一である。 In the load driving device 500, the switching element M0 is turned off and the switching element M4 is turned on (the state shown in FIG. 16), the switching element M0 is turned off, and the switching element M4 is turned on. The switching state (the state shown in FIG. 17) is repeated alternately. As described above, in both cases of FIG. 16 and FIG. 17, signals having opposite phases are input to the switch element M0 and the switch element M4, and the driving method of the switch elements M0 and M4 is the first embodiment. Is the same.

図１６の状態（第２の逆位相状態）では、スイッチ素子Ｍ０がオフ状態となり、スイッチ素子Ｍ４がオン状態となるため、電源ＶＢ１からコイルＬ０とスイッチ素子Ｍ４を経由してＧＮＤ側に電流が流れることとなる。そして、図１７の状態（第１の逆位相状態）に切り替わると、コイルＬ０に生じる逆起電力により、コイルＬ０は電源ＶＢ１側から電流（逆起電流）を引き続けようとする。この時、スイッチ素子Ｍ０はオン状態となっているため、Ｖ０電圧は、電源ＶＢ１の電圧とコイルＬ０での電圧（自己誘導による電圧）とが加算された電圧となり、コンデンサＣ０と負荷ＭにはＶＢ１側から電流が流れる。 In the state of FIG. 16 (second antiphase state), the switch element M0 is turned off and the switch element M4 is turned on, so that a current flows from the power source VB1 to the GND side via the coil L0 and the switch element M4. It will flow. Then, when the state is switched to the state of FIG. 17 (first reverse phase state), the coil L0 tries to continue to draw a current (back electromotive current) from the power supply VB1 side by the back electromotive force generated in the coil L0. At this time, since the switch element M0 is in the ON state, the voltage V0 is a voltage obtained by adding the voltage of the power source VB1 and the voltage at the coil L0 (voltage due to self-induction), and the capacitor C0 and the load M have Current flows from the VB1 side.

このように構成される負荷駆動装置５００では、制御回路２がＶ０電圧をモニタしながら第１端子ＯＵＴ１（外部入力ＩＮ１）、第２端子ＯＵＴ２（外部入力ＩＮ２）からの出力（制御信号）を制御し、これにより図１６の状態と図１７の状態とを繰り返す。この例では、図１６の状態（第２の逆位相状態）となる時間が多いと、Ｖ０電圧が増加する方向に働くことになる。また、負荷Ｍを流れる電流が増加するとＶ０電圧が減少する方向になるが、この場合、スイッチ素子Ｍ０のオン時間を増加するように制御を行えばＶ０電圧を所望の値に保持することができる。 In the load driving device 500 configured as described above, the control circuit 2 controls the output (control signal) from the first terminal OUT1 (external input IN1) and the second terminal OUT2 (external input IN2) while monitoring the V0 voltage. Accordingly, the state of FIG. 16 and the state of FIG. 17 are repeated. In this example, if the time for the state of FIG. 16 (second anti-phase state) is large, the voltage V0 increases. Further, when the current flowing through the load M increases, the V0 voltage decreases. In this case, if the control is performed so as to increase the ON time of the switch element M0, the V0 voltage can be held at a desired value. .

［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。 [Other Embodiments]
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.

上記実施形態では、デューティ比が「所定値以上」の例として、デューティ比が１００％である場合を示したが、いずれの実施形態においても、このような設定に限られない。例えば、デューティ比が１００％よりも低い所定値（例えば９０％）以上のときに、チャージポンプ回路４を動作させ、所定値未満のときにチャージポンプ回路４を動作させないようにしてもよい。この場合、例えば、各実施形態における制御回路からの出力を図７のように構成し、制御信号のデューティ比が所定値以上のときには外部入力ＩＮ１と外部入力ＩＮ２に同一の制御信号を出力するようにし、デューティ比が所定値未満のときには外部入力ＩＮ２のみに制御信号を出力し、外部入力ＩＮ１にはＬレベル信号を出力すればよい。 In the above embodiment, the case where the duty ratio is 100% is shown as an example of the duty ratio being “predetermined value or more”. However, in any embodiment, the setting is not limited to such a setting. For example, the charge pump circuit 4 may be operated when the duty ratio is a predetermined value lower than 100% (for example, 90%) or more, and may not be operated when the duty ratio is less than the predetermined value. In this case, for example, the output from the control circuit in each embodiment is configured as shown in FIG. 7, and the same control signal is output to the external input IN1 and the external input IN2 when the duty ratio of the control signal is a predetermined value or more. When the duty ratio is less than a predetermined value, a control signal may be output only to the external input IN2, and an L level signal may be output to the external input IN1.

１，２００，３００，４００，５００…負荷駆動装置
２，２０２…制御回路
３…ＯＲ回路
４…チャージポンプ回路（第２電源部）
５…ブートストラップ回路（第１電源部）
６…ゲートドライバ回路（電流制御回路）
１７，３１７…切替回路
１０…通電路
ＣＢＳ…コンデンサ
Ｄ１…ダイオード
Ｍ…負荷
Ｍ０…スイッチ素子（第２のスイッチ素子）
Ｍ１…スイッチ素子（第１のスイッチ素子）
ＶＢ，ＶＢ２…主電源（第２電源部、他電源） DESCRIPTION OF SYMBOLS 1,200,300,400,500 ... Load drive device 2,202 ... Control circuit 3 ... OR circuit 4 ... Charge pump circuit (2nd power supply part)
5 ... Bootstrap circuit (first power supply unit)
6 ... Gate driver circuit (current control circuit)
DESCRIPTION OF SYMBOLS 17,317 ... Switching circuit 10 ... Current path CBS ... Capacitor D1 ... Diode M ... Load M0 ... Switch element (2nd switch element)
M1... Switch element (first switch element)
VB, VB2 ... main power source (second power source, other power source)

Claims

制御入力端子を備え、当該制御入力端子に入力される信号に応じてオン状態とオフ状態とに切り替わる第１のスイッチ素子と、
前記第１のスイッチ素子がオン状態のときに負荷を通電状態とし、オフ状態のときに負荷を非通電状態とするように切り替わる第２のスイッチ素子と、
前記第１のスイッチ素子の前記制御入力端子に対して通電可能に配置されたコンデンサとダイオードとを備えた第１電源部と、
前記第１のスイッチ素子の前記制御入力端子及び前記第１電源部の前記コンデンサに対して通電可能に設けられた第２電源部と、
前記制御入力端子と導通する電流経路として配され、少なくとも前記コンデンサからの放電電流が流れる通電路と、
外部から駆動信号と非駆動信号とに変化し得る制御信号が、少なくとも１００％のデューティ比に変化し得るように入力可能とされ、前記駆動信号及び前記非駆動信号に応じて前記通電路を流れる電流を制御する電流制御回路と、
を備え、
前記第２電源部は、前記電流制御回路に入力される前記制御信号のデューティ比が少なくとも１００％の場合に、前記電流制御回路に前記駆動信号が入力されている間、電流供給状態を維持し、
前記電流制御回路は、前記制御信号の前記デューティ比が１００％の場合及び１００％未満のいずれの場合でも、
外部から前記非駆動信号が入力されている間は、前記第１のスイッチ素子がオフ状態で維持されるように前記制御入力端子に導通する前記通電路の電流を抑制状態とし、
外部からの入力が前記非駆動信号から前記駆動信号に変化した直後には、少なくとも前記コンデンサからの放電に基づいて、前記通電路を、前記第１のスイッチ素子がオン状態となり且つ前記第２電源部から供給可能なレベルよりも大きいレベルの電流が流れる所定の大電流状態とし、
前記通電路が前記所定の大電流状態となった後の所定の時期に、前記通電路を流れる電流を、前記第１のスイッチ素子のオン状態が継続可能となるレベルであって且つ前記所定の大電流状態のときよりも低いレベルに変化させることを特徴とする負荷駆動装置。 A control input terminal, a first switch element for switching between an ON state and an OFF state in accordance with a signal input to the control input terminal,
A second switch element that switches to turn on the load when the first switch element is on and to turn off the load when off.
A first power supply unit including a capacitor and a diode arranged to be energized to the control input terminal of the first switch element;
A second power supply unit provided to be energized to the control input terminal of the first switch element and the capacitor of the first power supply unit;
Arranged as a current path conducting with the control input terminal, at least a current path through which a discharge current from the capacitor flows;
A control signal that can change from the outside to a drive signal and a non-drive signal can be input so as to change to a duty ratio of at least 100%, and flows through the energization path according to the drive signal and the non-drive signal. A current control circuit for controlling the current;
With
The second power supply unit maintains a current supply state while the drive signal is input to the current control circuit when the duty ratio of the control signal input to the current control circuit is at least 100%. ,
The current control circuit may be used when the duty ratio of the control signal is 100% or less than 100%.
While the non-driving signal is input from the outside, the current of the energization path that conducts to the control input terminal is set to a suppressed state so that the first switch element is maintained in an off state,
Immediately after the external input changes from the non-driving signal to the driving signal, at least based on the discharge from the capacitor, the energization path, the first switch element is turned on, and the second power supply A predetermined large current state in which a current of a level larger than the level that can be supplied from the unit flows,
At a predetermined time after the energization path becomes the predetermined large current state, the current flowing through the energization path is at a level at which the ON state of the first switch element can be continued and the predetermined A load driving device characterized in that the load driving device is changed to a level lower than that in a large current state.

前記第２電源部は、チャージポンプ回路と、前記チャージポンプ回路とは異なる他電源とを備え、
前記チャージポンプ回路は、前記制御信号のデューティ比が前記所定値以上の場合に前記コンデンサを充電可能とされており、
前記他電源は、少なくとも前記制御信号のデューティ比が前記所定値未満の場合、少なくとも前記非駆動信号が入力されているときに前記コンデンサを充電可能とされていることを特徴とする請求項１に記載の負荷駆動装置。 The second power supply unit includes a charge pump circuit and another power source different from the charge pump circuit,
The charge pump circuit is configured to charge the capacitor when a duty ratio of the control signal is equal to or greater than the predetermined value.
2. The other power supply according to claim 1, wherein the capacitor can be charged at least when the non-driving signal is input when at least the duty ratio of the control signal is less than the predetermined value. The load driving device described.

前記チャージポンプ回路は、前記制御信号のデューティ比が１００％のときにのみ電流供給可能とされていることを特徴とする請求項１又は請求項２に記載の負荷駆動装置。 3. The load driving device according to claim 1, wherein the charge pump circuit is capable of supplying a current only when a duty ratio of the control signal is 100%.

前記非駆動信号から前記駆動信号に変化した直後に前記通電路を流れる電流は、前記チャージポンプ回路から供給可能な電流レベルを上回るレベルであり、
前記通電路が前記所定の大電流状態となった後の所定の時期に前記通電路を流れる電流は、前記チャージポンプ回路から供給可能な電流レベルを下回るレベルであることを特徴とする請求項１から請求項３のいずれか一項に記載の負荷駆動装置。 Immediately after changing from the non-drive signal to the drive signal, the current flowing through the energization path is at a level exceeding the current level that can be supplied from the charge pump circuit,
2. The current flowing through the energizing path at a predetermined time after the energizing path becomes the predetermined large current state is a level lower than a current level that can be supplied from the charge pump circuit. The load driving device according to claim 3.

前記電流制御回路は、外部からの入力が前記非駆動信号から前記駆動信号に変化してから前記所定時間を計測可能に構成され、前記所定時間が計測された場合に前記通電路を流れる電流を前記大電流状態のときよりも低いレベルに切り替える切替回路を有することを特徴とする請求項１から請求項４のいずれか一項に記載の負荷駆動装置。 The current control circuit is configured to be able to measure the predetermined time after an external input changes from the non-driving signal to the driving signal, and when the predetermined time is measured, the current flowing through the energization path 5. The load driving device according to claim 1, further comprising a switching circuit that switches to a level lower than that in the large current state.