JP5597224B2 - 情報記憶装置およびメモリ異常処理方法 - Google Patents
情報記憶装置およびメモリ異常処理方法 Download PDFInfo
- Publication number
- JP5597224B2 JP5597224B2 JP2012110109A JP2012110109A JP5597224B2 JP 5597224 B2 JP5597224 B2 JP 5597224B2 JP 2012110109 A JP2012110109 A JP 2012110109A JP 2012110109 A JP2012110109 A JP 2012110109A JP 5597224 B2 JP5597224 B2 JP 5597224B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- memory
- memory units
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
以下、図6、図2、図7を参照して従来の各ユニットに並列に書込読出を行う場合の動作手順について説明する。
図6において、情報記憶装置MSは、メモリ制御部MCUとNANDフラッシュメモリユニット(MU)(#1〜#5)とを備えている。メモリユニット(MU)(#1〜#4)は、それぞれ、入力される同一データ・または所定の処理手順で後述の様に分割されたデータを記録(記憶)し、MU(#5)は、(MU)(#1〜#4)いずれかのMUに不具合が発生したことを検出、訂正するためのパリティデータを記憶する。
以下、図1、図2、図3を参照して本実施形態の各ユニットに並列に書込読出を行う場合の動作手順について説明する。
図5において、CPUXaは、1周期50msecの読出しサイクルFI毎に、有効枚数を確認して管理している。タイミングt0にNoCに示される様に有効枚数はデフォルトの5枚に設定される。全データの読出しが可能であるデータイネイブル(DE)のフラグが立つ。そしてデータは読出データ(ROD)は、連続的に読出され各バッファBFでバッファされるが、タイミングtxの時点で4枚のバッファFULLの通知を受けるとDEのフラグは、下げられ、また有効枚数が4枚に変更されMU(#4)以外の有効MUからのみ読出しデータが出力される。
EC エラーチェック処理部
CX 録再制御部
dv 分割部
pc パリティ部
RC 統合部
MU メモリユニット
Xa CPU
x1 読出し要求/バッファFULL監視機能
x2 読出制御機能
x3 メモリユニット有効枚数管理
Claims (3)
- シリアル入力されるデータが、フラッシュメモリを搭載した複数枚の大容量メモリユニットに分割されて並列的に書込み記憶され、前記複数のメモリユニットの内1枚までのメモリユニットから読出されるデータのエラーを検出して訂正と復元する復元手段を備え、前記メモリユニットから並列に読出されるデータを統合したシリアルデータにして出力する情報記憶装置において、
前記複数のメモリユニットそれぞれに接続され、それぞれは、入力する読出データをバッファし、所定のバッファ量を超えた場合に読出要求を出力すると共に、容量一杯までバッファしたときにFULL通知を出力する前記複数のバッファ部と、
前記分割された数を有効メモリユニット数として記憶し、前記読出し要求及び前記バッファFULL通知を監視し、
前記読出し要求の数が前記有効メモリユニット数に達した場合、前記複数の全メモリユニットに読出し制御を行って読み出されたデータを統合して前記出力する制御を行い、
前記読出し要求の数が前記有効メモリユニット数に達せず、前記読出し要求をしないバッファ部1つを残して前記FULL通知が継続している場合、前記有効メモリユニット数を1つ減らす変更を行い、前記FULL通知が有るバッファ部に対応する前記メモリユニットに読出し制御を行うとともに、前記復元手段が前記読出し要求をしないバッファ部に対応する前記メモリユニットからの復元したデータと、前記FULL通知があった前記メモリユニットから読み出されたデータとを統合して前記出力する制御をする制御手段とを
具備することを特徴とする情報記憶装置。 - 前記復元手段は、更に前記分割され、前記並列記憶されるデータに各々ヘッダ情報を付加し、および前記並列読出されたデータに付加された各ヘッダ情報が正常か否かを判定し、異常であった場合、前記制御手段に当該メモリユニットの異常を通知するヘッダ処理手段を備え、
前記制御手段は、前記ヘッダ情報の異常を通知されたタイミングが、前記読出し要求が前記有効メモリユニット数に達している場合か、または、前記FULL通知を受信しているタイミングに前記ヘッダ情報の異常を通知されていない場合には、前記復元処理を行う制御を行い、
前記FULL通知を受信しているタイミングに前記ヘッダ情報が異常との通知を受けた場合には、前記データの復元と前記統合を行わない制御をすることを
特徴とする請求項1記載の情報記憶装置。 - 複数の大容量メモリユニットと、複数のバッファ部と、前記複数の内1枚までのメモリユニットから読み出されるデータのエラーを検出し、訂正と復元する復元手段と、制御手段とを備え、シリアル入力されるデータがフラッシュメモリを搭載した複数枚の大容量メモリユニットに前記複数に分割されて並列に書込み記憶され、前記メモリユニットから並列に読出されるデータを統合したシリアルデータにして出力する情報記憶装置のメモリ異常処理方法において、
前記複数のバッファ部は、
前記複数のメモリユニットそれぞれに対応して接続されて入力する読出データをバッファし、それぞれは、所定のバッファ量を超えた場合に読出要求を出力すると共に、容量一杯までバッファしたときにFULL通知を出力し、
前記制御手段は、
前記分割された数を有効メモリユニット数として記憶し、前記読出し要求及び前記バッファFULL通知を監視し、
前記読出し要求の数が前記有効メモリユニット数に達した場合、前記複数の全メモリユニットに読出し制御を行って読み出されたデータを統合して出力する制御を行い、
前記読出し要求の数が前記有効メモリユニット数に達せず、前記読出し要求をしないバッファ部1つを残して前記FULL通知が継続している場合、前記有効メモリユニット数を1つ減らす変更を行い、前記FULL通知が有るバッファ部に対応する前記メモリユニットに読出し制御を行うとともに、前記復元手段が前記読出し要求をしないバッファ部に対応する前記メモリユニットからの復元したデータと前記FULL通知があった前記メモリユニットから読出されたデータとを統合して出力する制御をすることを特徴とする情報記憶装置のメモリ異常処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110109A JP5597224B2 (ja) | 2012-05-11 | 2012-05-11 | 情報記憶装置およびメモリ異常処理方法 |
US13/748,035 US8966168B2 (en) | 2012-05-11 | 2013-01-23 | Memory and method for storing integrated serial data as divided data in parallel memories, performing read control based on a number of valid memories, and controlling integration of the divided data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110109A JP5597224B2 (ja) | 2012-05-11 | 2012-05-11 | 情報記憶装置およびメモリ異常処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013238940A JP2013238940A (ja) | 2013-11-28 |
JP5597224B2 true JP5597224B2 (ja) | 2014-10-01 |
Family
ID=49549563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110109A Active JP5597224B2 (ja) | 2012-05-11 | 2012-05-11 | 情報記憶装置およびメモリ異常処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8966168B2 (ja) |
JP (1) | JP5597224B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11899951B2 (en) | 2019-01-11 | 2024-02-13 | Lg Energy Solution, Ltd. | Error restoring method, microcontroller unit using the same, and battery device including the microcontroller unit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678077A (zh) * | 2012-09-25 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | Usb信号测试治具 |
CN104424127A (zh) | 2013-08-23 | 2015-03-18 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
CN110175088B (zh) * | 2013-08-23 | 2022-11-11 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
CN108447516B (zh) | 2013-08-23 | 2020-04-24 | 慧荣科技股份有限公司 | 存取快闪存储器中存储单元的方法以及使用该方法的装置 |
CN104424040B (zh) | 2013-08-23 | 2017-10-31 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
KR20160039922A (ko) * | 2014-10-02 | 2016-04-12 | 삼성전자주식회사 | 영상처리장치 및 그 제어방법 |
DE102015103809B3 (de) * | 2015-03-16 | 2016-07-07 | Intel IP Corporation | Verfahren und Vorrichtung zum Schützen eines Datentransportblocks gegen Speicherfehler und Übertragungsfehler |
US10127165B2 (en) | 2015-07-16 | 2018-11-13 | Samsung Electronics Co., Ltd. | Memory system architecture including semi-network topology with shared output channels |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02291011A (ja) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | 記憶装置 |
JPH1195933A (ja) | 1997-09-19 | 1999-04-09 | Hitachi Ltd | ディスクアレイ装置 |
JP2001296940A (ja) * | 2000-04-14 | 2001-10-26 | Fuji Xerox Co Ltd | バス及びアレイ型記憶装置 |
US20100125695A1 (en) * | 2008-11-15 | 2010-05-20 | Nanostar Corporation | Non-volatile memory storage system |
JP5017407B2 (ja) * | 2010-03-24 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
US8630358B2 (en) * | 2012-03-20 | 2014-01-14 | Arm Limited | Data packet flow control across an asynchronous clock domain boundary |
-
2012
- 2012-05-11 JP JP2012110109A patent/JP5597224B2/ja active Active
-
2013
- 2013-01-23 US US13/748,035 patent/US8966168B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11899951B2 (en) | 2019-01-11 | 2024-02-13 | Lg Energy Solution, Ltd. | Error restoring method, microcontroller unit using the same, and battery device including the microcontroller unit |
Also Published As
Publication number | Publication date |
---|---|
US8966168B2 (en) | 2015-02-24 |
US20130304967A1 (en) | 2013-11-14 |
JP2013238940A (ja) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5597224B2 (ja) | 情報記憶装置およびメモリ異常処理方法 | |
KR100915650B1 (ko) | 정보 기록 장치, 그 데이터 흐름 제어기, 및 그 데이터흐름의 제어 방법 | |
US20180314627A1 (en) | Systems and Methods for Referencing Data on a Storage Medium | |
JP5220185B2 (ja) | 故障したデータ記憶機構を検出し、置き換えるための装置、システム及び方法 | |
US9564171B2 (en) | Reconstructive error recovery procedure (ERP) using reserved buffer | |
KR100430657B1 (ko) | 신호 처리 장치 | |
US7725805B2 (en) | Method and information apparatus for improving data reliability | |
US8495470B2 (en) | Efficient rewrite technique for tape drives | |
US9053748B2 (en) | Reconstructive error recovery procedure (ERP) using reserved buffer | |
CN112596674B (zh) | 一种用于固态硬盘主控缓存数据双重保护的方法及*** | |
US20140320996A1 (en) | Compressed data verification | |
US20130124585A1 (en) | File processing apparatus and file processing method | |
JP5932731B2 (ja) | ホストとの間で映像データを含む複数のレコードを転送するテープドライブ、方法、およびプログラム | |
US8671264B2 (en) | Storage control device and storage system | |
JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
JP7521837B1 (ja) | 処理システム、処理方法、およびプログラム | |
US6701481B2 (en) | Recording apparatus, recording system and error notification method | |
JP5389078B2 (ja) | 収録再生装置及び収録再生方法 | |
US20080201619A1 (en) | Error correcting device, error correcting method and disk system | |
US10229072B2 (en) | System and method for despreader memory management | |
JP2007199754A (ja) | データ蓄積装置及びログデータの保存方法 | |
JP2011018395A (ja) | ハードディスク装置の制御方法。 | |
JP3519684B2 (ja) | 誤り訂正符号を用いたデータ処理装置 | |
US20110055472A1 (en) | Redundancy protected mass storage system with increased performance | |
JPH10283122A (ja) | ディスク型データ記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5597224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |