JP5596494B2 - 画像表示装置および画像表示装置の駆動方法 - Google Patents
画像表示装置および画像表示装置の駆動方法 Download PDFInfo
- Publication number
- JP5596494B2 JP5596494B2 JP2010243203A JP2010243203A JP5596494B2 JP 5596494 B2 JP5596494 B2 JP 5596494B2 JP 2010243203 A JP2010243203 A JP 2010243203A JP 2010243203 A JP2010243203 A JP 2010243203A JP 5596494 B2 JP5596494 B2 JP 5596494B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- light emission
- drain
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 90
- 238000007599 discharging Methods 0.000 claims description 20
- 239000013256 coordination polymer Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 28
- 230000003071 parasitic effect Effects 0.000 description 16
- 239000010409 thin film Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
の通りである。
図1は、第1の実施形態に係る有機EL表示装置の構成の一例を示す回路図である。有機EL表示装置は、垂直走査回路YDVと、データ線駆動回路XDVと、電源回路PWUと、複数の画素回路PCとを含む。ここで有機EL表示装置は、物理的には、アレイ基板と、フレキシブルプリント基板と、パッケージに封入されたドライバ集積回路とを含んでおり、図1に示す回路は、物理的には主にアレイ基板とドライバ集積回路とに設けられている。有機EL表示装置のアレイ基板上には表示領域DAがあり、表示領域DAにはマトリクス状に画素回路PCが配置されている。解像度がM行N列でカラー表示であるとすると、表示領域DA内には(3×M)列×N行の画素回路PCが並んでいる。ここで、画素回路のPCの行を画素行PXLと呼ぶ。
本発明の第2の実施形態にかかる画像表示装置は、第1の実施形態と比べると、データ信号を供給するデータ線DATと、発光制御信号を供給する発光制御信号線REFとが分離されている点が主に異なる。以下では第1の実施形態との相違点を中心に説明する。
図14の上から順に点灯制御線ILM、リセット制御線RES、ドレイン放電制御線MST、電源制御スイッチSWPのゲート電極(電源スイッチ制御線CTP)、発光制御信号制御線PRE、セレクト線SELのそれぞれに印加される電位の波形である。発光期間TC1では、点灯制御線ILM、電源制御スイッチSWPのゲート電極および発光制御信号制御線PREの電位がハイレベル、リセット制御線RES,ドレイン放電制御線MST、セレクト線SELの電位がローレベルである。すると発光制御信号供給スイッチSWFがオンとなり、発光制御信号線REFから発光制御信号が記憶容量CPの一端に供給され、駆動トランジスタTRDのゲート電極に発光量を制御するための電位が供給される。また電源制御スイッチSWP、点灯制御スイッチSWIがオンとなり電源回路PWUから駆動トランジスタTRDを介して発光素子ILへ電流が流れる(最低輝度とするために駆動トランジスタTRDがオフされる場合を除く)。なお選択スイッチSWS、リセットスイッチSWRおよびドレイン電荷放電スイッチSWMはオフであり、この行に対応するセレクタSLCは発光制御信号供給線REFIを発光制御信号線REFに接続する。
図16の上から順に点灯制御線ILM、リセット制御線RES、電源制御スイッチSWPのゲート電極(電源スイッチ制御線CTP)、放電電位接続スイッチSWDのゲート電極(放電電位接続スイッチ制御線CTD)発光制御信号制御線PRE、セレクト線SELのそれぞれに印加される電位の波形である。発光期間TC1では、点灯制御線ILM、電源制御スイッチSWPのゲート電極および発光制御信号制御線PREの電位がハイレベル、リセット制御線RES、放電電位接続スイッチSWDのゲート電極、セレクト線SELの電位がローレベルである。すると発光制御信号供給スイッチSWFがオンとなり、発光制御信号線REFから発光制御信号が記憶容量CPの一端に供給され、駆動トランジスタTRDのゲート電極に発光量を制御するための電位が供給される。また電源制御スイッチSWP、点灯制御スイッチSWIがオンとなり電源回路PWUから駆動トランジスタTRDを介して発光素子ILへ電流が流れる(最低輝度とするために駆動トランジスタTRDがオフされる場合を除く)。なおこの行に対応するセレクタSLCは発光制御信号供給線REFIを発光制御信号線REFに接続する。
図18の上から順に点灯制御線ILM、リセット制御線RES、ドレイン放電制御線MST、電源制御スイッチSWPのゲート電極(電源スイッチ制御線CTP)、発光制御信号制御線PRE、セレクト線SELのそれぞれに印加される電位の波形である。発光期間TC1では、点灯制御線ILM、電源制御スイッチSWPのゲート電極および発光制御信号制御線PREの電位がハイレベル、リセット制御線RES、ドレイン放電制御線MST、セレクト線SELの電位がローレベルである。すると図12に示す画素回路PCの場合と同様に電源回路PWUから駆動トランジスタTRDを介して発光素子ILへ電流が流れる(最低輝度とするために駆動トランジスタTRDがオフされる場合を除く)。この行に対応するセレクタSLCは発光制御信号供給線REFIを発光制御信号線REFに接続する。
Claims (12)
- 電流量に応じた輝度で発光する発光素子と、
記憶容量と、
閾値電圧発生期間にソース電極およびドレイン電極を介してゲート電極に電流を流して該ゲート電極の電位である補正電位を前記記憶容量の一端に供給し、該閾値電圧発生期間の後の発光期間に前記記憶容量により供給される電位差であって階調データと該補正電位とに応じたゲート電極とソース電極の間の電位差に応じてドレイン電極を流れる電流量を制御する駆動トランジスタと、
前記駆動トランジスタのドレイン電極に対して前記発光素子と直列的に接続され、前記発光期間に前記発光素子を流れる電流経路を確保する点灯制御スイッチと、
前記閾値電圧発生期間と前記発光期間の間のドレイン電荷放電期間に前記駆動トランジスタのドレイン電極に該ドレイン電極の電荷を放電させる放電用電位を供給するドレイン電荷放電スイッチと、
前記駆動トランジスタのゲート電極とドレイン電極との間に設けられ、前記閾値電圧発生期間に前記ドレイン電極と前記ゲート電極とを電気的に接続するリセットスイッチと、
データ信号を供給するデータ線と、を含み、
前記駆動トランジスタのゲート電極は、前記記憶容量を介して前記データ線に接続され、
前記記憶容量は前記閾値電圧発生期間に、一端に供給される前記駆動トランジスタのゲート電極の電位と他端に供給されるデータ信号とにより生じる電位差を記憶し、
前記駆動トランジスタは前記発光期間に、前記記憶容量が記憶する電位差と前記記憶容量の他端に供給される電位とに応じて前記電流量を制御する、
ことを特徴とする画像表示装置。 - 一端が前記駆動トランジスタのソース電極と接続され、他端に電源電位が供給され、前記ドレイン電荷放電期間にオフされる電源制御スイッチ、をさらに含む、
ことを特徴とする請求項1に記載の画像表示装置。 - 前記点灯制御スイッチは前記発光素子と前記駆動トランジスタのドレイン電極との間に設けられ、
前記ドレイン電荷放電スイッチの一端は前記点灯制御スイッチの前記発光素子側の一端と接続されるとともに他端は前記データ線に接続され、
前記ドレイン電荷放電期間には前記点灯制御スイッチと前記ドレイン電荷放電スイッチとがオンされ、前記データ線からの前記放電用電位が供給される、
ことを特徴とする請求項1または2に記載の画像表示装置。 - 前記発光期間に前記記憶容量の前記他端に発光制御信号を供給する発光制御信号線と、
前記データ線と前記記憶容量の前記他端との間に設けられ、前記閾値電圧発生期間にオンされる選択スイッチと、
前記発光制御信号線と前記記憶容量の前記他端との間に設けられ、前記発光期間にオンされる発光制御信号供給スイッチと、
をさらに含み、
前記点灯制御スイッチは前記発光素子と前記駆動トランジスタのドレイン電極との間に設けられ、
前記ドレイン電荷放電スイッチの一端は前記点灯制御スイッチの前記発光素子側の一端と接続され、
前記ドレイン電荷放電期間には前記点灯制御スイッチと前記ドレイン電荷放電スイッチとがオンされ、前記ドレイン電荷放電スイッチは前記放電用電位を供給する、
ことを特徴とする請求項1または2に記載の画像表示装置。 - 前記点灯制御スイッチは前記発光素子と前記駆動トランジスタのドレイン電極との間に設けられ、
前記ドレイン電荷放電スイッチの一端は前記駆動トランジスタのドレイン電極と接続され、他端は前記データ線に接続され、
前記ドレイン電荷放電期間には前記ドレイン電荷放電スイッチがオンされ、前記データ線からの前記放電用電位が供給される、
ことを特徴とする請求項1または2に記載の画像表示装置。 - 前記発光期間に前記記憶容量の前記他端に発光制御信号を供給する発光制御信号線と、
前記データ線と前記記憶容量の前記他端との間に設けられ、前記閾値電圧発生期間にオンされる選択スイッチと、
前記発光制御信号線と前記記憶容量の前記他端との間に設けられ、前記発光期間にオンされる発光制御信号供給スイッチと、
をさらに含み、
前記点灯制御スイッチは前記発光素子と前記駆動トランジスタのドレイン電極との間に設けられ、
前記ドレイン電荷放電スイッチの一端は前記駆動トランジスタのドレイン電極と接続され、
前記ドレイン電荷放電期間には前記ドレイン電荷放電スイッチがオンされ、前記ドレイン電荷放電スイッチは前記放電用電位を供給する、
ことを特徴とする請求項1または2に記載の画像表示装置。 - カソードが前記駆動トランジスタのソース電極に接続され、アノードが前記駆動トランジスタのドレイン電極に接続される整流素子、
をさらに含み、
前記ドレイン電荷放電スイッチは一端が前記駆動トランジスタのソース電極に接続され、他端には前記放電用電位が供給され、該ソース電極に前記電源電位を供給しない場合に前記放電用電位を供給する、
ことを特徴とする請求項1または2に記載の画像表示装置。 - 複数の画素回路と、
一端に電源電位が供給される電源制御スイッチと、
データ信号を供給するデータ線と、を含み、
各画素回路は、
電流量に応じた輝度で発光する発光素子と、
記憶容量と、
閾値電圧発生期間にソース電極およびドレイン電極を介してゲート電極に電流を流して該ゲート電極の電位である補正電位を前記記憶容量の一端に供給し、該閾値電圧発生期間の後の発光期間に前記記憶容量により供給される電位差であって階調データと該補正電位とに応じたゲート−ソース間の電位差に応じてドレイン電極を流れる電流量を制御する駆動トランジスタと、
前記駆動トランジスタのドレイン電極に対して前記発光素子と直列的に接続され、前記発光期間に前記発光素子を流れる電流経路を確保する点灯制御スイッチと、
前記閾値電圧発生期間と前記発光期間の間のドレイン電荷放電期間に前記駆動トランジスタのドレイン電極に該ドレイン電極の電荷を放電させる放電用電位を供給するドレイン電荷放電スイッチと、
前記駆動トランジスタのゲート電極とドレイン電極との間に設けられ、前記閾値電圧発生期間に前記ドレイン電極と前記ゲート電極とを電気的に接続するリセットスイッチと、
を含み、
前記記憶容量は前記閾値電圧発生期間に、一端に供給される前記駆動トランジスタのゲート電極の電位と他端に供給されるデータ信号とにより生じる電位差を記憶し、
前記駆動トランジスタは前記発光期間に、前記記憶容量が記憶する電位差と前記記憶容量の他端に供給される電位とに応じて前記電流量を制御し、
前記電源制御スイッチの他端は、前記複数の画素回路のそれぞれに含まれる駆動トランジスタのソース電極に接続され、
前記電源制御スイッチは前記ドレイン電荷放電期間にオフされる、
ことを特徴とする画像表示装置。 - 電流量に応じた輝度で発光する発光素子と、記憶容量と、前記記憶容量が記憶する電位差により生じるゲート電極とソース電極の間の電位差に応じてドレイン電極を流れる電流量を制御する駆動トランジスタと、前記ドレイン電極と前記ゲート電極との間に設けられるリセットスイッチとを含む画像表示装置の駆動方法であって、
前記駆動トランジスタのソース電極に電源電位を供給し、該駆動トランジスタのドレイン電極とゲート電極とを前記リセットスイッチにより電気的に接続し、前記記憶容量の一端に該ゲート電極の電位を供給し、前記記憶容量の他端にデータ信号を供給する閾値電圧発生ステップと、
前記閾値電圧発生ステップの後に前記駆動トランジスタのドレイン電極に該ドレイン電極の電荷を放電させる放電用電位を供給するドレイン電荷放電ステップと、
前記ドレイン電荷放電ステップの後に前記駆動トランジスタのドレイン電極と前記発光素子とを介する電流経路を確保し、前記記憶容量の前記他端に発光用電位を供給する発光ステップと、
を含むことを特徴とする画像表示装置の駆動方法。 - 前記ドレイン電荷放電ステップはさらに前記駆動トランジスタのソース電極に電源電位を供給しない、
ことを特徴とする請求項9に記載の画像表示装置の駆動方法。 - 前記画像表示装置は、前記記憶容量の他端に発光制御信号供給スイッチを介して接続し且つドレイン電荷放電スイッチを介して前記駆動トランジスタの前記ドレイン電極に接続する発光制御信号線と、前記記憶容量の他端に発光制御信号を供給するための発光制御信号供給線と、前記放電用電位を供給するための放電電位供給線と、前記発光制御信号線を前記発光信号制御線と前記放電電位供給線とのうち一方に択一的に接続するセレクタとを有し、
前記ドレイン電荷放電ステップの時に、前記セレクタが前記発光制御信号線への接続を発光制御信号供給線から前記放電電位供給線に替えることを特徴とする請求項9に記載の画像表示装置の駆動方法。 - 前記画像表示装置は、前記記憶容量の他端に発光制御信号供給スイッチを介して接続し且つドレイン電荷放電スイッチを介して前記発光素子のアノードに接続する発光制御信号線と、前記記憶容量の他端に発光制御信号を供給するための発光制御信号供給線と、前記放電用電位を供給するための放電電位供給線と、前記発光制御信号線を前記発光信号制御線と前記放電電位供給線とのうち一方に択一的に接続するセレクタとを有し、
前記ドレイン電荷放電ステップの時に、前記セレクタが前記発光制御信号線への接続を発光制御信号供給線から前記放電電位供給線に替えることを特徴とする請求項9に記載の画像表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243203A JP5596494B2 (ja) | 2010-10-29 | 2010-10-29 | 画像表示装置および画像表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243203A JP5596494B2 (ja) | 2010-10-29 | 2010-10-29 | 画像表示装置および画像表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012098316A JP2012098316A (ja) | 2012-05-24 |
JP5596494B2 true JP5596494B2 (ja) | 2014-09-24 |
Family
ID=46390342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243203A Expired - Fee Related JP5596494B2 (ja) | 2010-10-29 | 2010-10-29 | 画像表示装置および画像表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5596494B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133207A (ja) * | 2010-12-22 | 2012-07-12 | Japan Display East Co Ltd | 画像表示装置およびその駆動方法 |
US9818765B2 (en) | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US9818344B2 (en) | 2015-12-04 | 2017-11-14 | Apple Inc. | Display with light-emitting diodes |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3899886B2 (ja) * | 2001-10-10 | 2007-03-28 | 株式会社日立製作所 | 画像表示装置 |
JP5081374B2 (ja) * | 2005-01-17 | 2012-11-28 | 株式会社ジャパンディスプレイイースト | 画像表示装置 |
JP2007148222A (ja) * | 2005-11-30 | 2007-06-14 | Hitachi Displays Ltd | 画像表示装置 |
JP2008170788A (ja) * | 2007-01-12 | 2008-07-24 | Hitachi Displays Ltd | 画像表示装置 |
JP2009139823A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | 有機el表示装置 |
JP2010113230A (ja) * | 2008-11-07 | 2010-05-20 | Sony Corp | 画素回路及び表示装置と電子機器 |
JP2010217848A (ja) * | 2009-03-19 | 2010-09-30 | Hitachi Displays Ltd | 画像表示装置 |
-
2010
- 2010-10-29 JP JP2010243203A patent/JP5596494B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012098316A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9633625B2 (en) | Pixel circuit and method for driving the same | |
JP5767707B2 (ja) | 画像表示装置 | |
JP5665256B2 (ja) | 発光表示デバイス | |
JP3613253B2 (ja) | 電流制御素子の駆動回路及び画像表示装置 | |
KR101800917B1 (ko) | 화상 표시 장치 | |
US20140333680A1 (en) | Pixel of an organic light emitting display device and organic light emitting display device | |
US8749460B2 (en) | Image display device having a reset switch for setting a potential of a capacitor to a predetermined reference state | |
JP4974471B2 (ja) | 有機el画素回路およびその駆動方法 | |
KR20060133321A (ko) | 유기발광다이오드 구동회로와 이를 이용한유기발광다이오드 표시장치 | |
JP5669440B2 (ja) | 画像表示装置 | |
JP2006053539A (ja) | 半導体装置または表示装置または表示装置の駆動方法 | |
JP2011191449A (ja) | 画像表示装置 | |
JP2009098539A (ja) | 表示装置および画素回路 | |
US20120105501A1 (en) | Image display device and method for driving image display device | |
JP5392963B2 (ja) | 電気光学装置及び電子機器 | |
WO2015118599A1 (ja) | 表示装置および表示装置の駆動方法 | |
JP2014215425A (ja) | 表示装置および表示装置の駆動方法 | |
JP5596494B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
JP2008175945A (ja) | 画素回路および表示装置 | |
JP2012008228A (ja) | 画像表示装置 | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP2012133207A (ja) | 画像表示装置およびその駆動方法 | |
JP5370454B2 (ja) | 有機el画素回路およびその駆動方法 | |
JP5064696B2 (ja) | 表示パネルの駆動装置 | |
JP2012123058A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5596494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |