JP5593246B2 - Power amplifier - Google Patents
Power amplifier Download PDFInfo
- Publication number
- JP5593246B2 JP5593246B2 JP2011019679A JP2011019679A JP5593246B2 JP 5593246 B2 JP5593246 B2 JP 5593246B2 JP 2011019679 A JP2011019679 A JP 2011019679A JP 2011019679 A JP2011019679 A JP 2011019679A JP 5593246 B2 JP5593246 B2 JP 5593246B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- carrier
- harmonic
- processing circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明は、高周波信号を増幅する電力増幅器に係り、特にバックオフの大きい領域における電力変換効率を向上させることができる電力増幅器に関する。 The present invention relates to a power amplifier that amplifies a high-frequency signal, and more particularly to a power amplifier that can improve power conversion efficiency in a region with a large back-off.
［従来の電力増幅器］
送信用電力増幅器は、高周波信号を所要の送信出力に増幅するものであり、ほとんどの無線機において最も多くの電力を消費する部分である。
電力増幅器が消費する電力は、高周波出力に変換されるだけでなく、内部損失となる熱として放出される。
そのため、発熱量を低減して消費電力の低減や信頼性の向上を図るために、電力増幅器の電力変換効率を上げて、無駄な内部損失を抑えることが要求されている。
[Conventional power amplifier]
The transmission power amplifier amplifies a high-frequency signal to a required transmission output, and is the part that consumes the most power in most radio devices.
The power consumed by the power amplifier is not only converted into a high-frequency output but also released as heat that causes internal loss.
Therefore, in order to reduce the amount of heat generation and reduce power consumption and improve reliability, it is required to increase the power conversion efficiency of the power amplifier to suppress useless internal loss.
一般に、増幅器の電力効率は出力電力が飽和出力電力に近づくほど高くなるが、近年の無線通信システムで用いられているＣＤＭＡ（Code Division Multiple Access）やＯＦＤＭ（Orthogonal Frequency Division Multiplexing）といった変調方式では、信号のＰＡＰＲ（Peak to Average Power Ratio；ピーク対平均電力比）が大きく、このような信号を増幅する増幅器の電力効率を改善するためには、飽和出力電力よりも低い出力電力においても高い電力効率が要求される。 In general, the power efficiency of an amplifier increases as the output power approaches the saturated output power. In order to improve the power efficiency of an amplifier that amplifies such a signal with a large PAPR (Peak to Average Power Ratio) of the signal, the power efficiency is high even at an output power lower than the saturated output power. Is required.
この要求に応えるために種々の高効率動作方式を取り入れた増幅器があり、例えばドハティ増幅器がある。
ドハティ増幅器は、飽和出力電力より低い出力電力においても高い電力効率が得られるという特徴があるため、近年の無線通信システムにおける増幅器の電力効率改善に有効な手段である。
In order to meet this demand, there are amplifiers incorporating various high-efficiency operation methods, for example, Doherty amplifiers.
Since the Doherty amplifier is characterized in that high power efficiency can be obtained even at an output power lower than the saturation output power, it is an effective means for improving the power efficiency of the amplifier in a recent wireless communication system.
［一般的なドハティ増幅器：図５］
一般的なドハティ増幅器について図５を用いて説明する。図５は、一般的なドハティ増幅器の構成を示す構成ブロック図である。
図５に示すように、ドハティ増幅器は、信号を分配する分配器３８と、ＡＢ級にバイアスされたキャリア増幅器３９と、Ｂ〜Ｃ級にバイアスされたピーク増幅器４２と、位相調整回路４０と、特性インピーダンスがＺＬであるλ／４変換器４１と、ノード５０とを備えている。
[General Doherty amplifier: Fig. 5]
A general Doherty amplifier will be described with reference to FIG. FIG. 5 is a configuration block diagram showing a configuration of a general Doherty amplifier.
As shown in FIG. 5, the Doherty amplifier includes a
更に、キャリア増幅器３９は、入力整合回路４４と、増幅素子４５と、出力整合回路４６を備え、ピーク増幅器４２は、入力整合回路４７と、増幅素子４８と、出力整合回路４９とを備えている。
尚、ここでは、増幅素子４５と増幅素子４８は、飽和出力電力が同じものとして説明する。
Furthermore, the
Here, it is assumed that the amplifying
各構成部分について説明する。
分配器３８は、入力された信号を２つに分配するものである。
位相調整回路４０は、分配器３８で分配された一方の信号の位相を、λ／４変換器４１によって生じる位相の遅れと同じだけ遅らせるものである。
Each component will be described.
The
The
キャリア増幅器３９の入力整合回路４４は、分配器３８と増幅素子４５の入力との整合を取るものである。
増幅素子４５は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルの低い時から動作するものである。
出力整合回路４６は、増幅素子４５の出力とλ／４変換器４１との整合を取るものである。
The
The amplifying
The
ピーク増幅器４２の入力整合回路４７は、位相調整回路４０と増幅素子４８の入力との整合を取るものである。
増幅素子４８は、Ｂ〜Ｃ級にバイアスされた増幅素子であり、入力電力レベルが十分高いときに動作するものである。
出力整合回路４９は、増幅素子４８の出力とノード５０との整合を取るものである。
The
The amplifying
The
λ／４変換器４１は、特性インピーダンスがＺＬの信号周波数に対して、λ／４の電気長を有する伝送線路であり、キャリア増幅器３９とノード５０とを接続し、インピーダンスを変換するものである。
ノード５０は、λ／４変換器４１からの出力とピーク増幅器４２からの出力とを合成するものである。
The λ / 4
The
［ドハティ増幅器の動作：図５］
次に、ドハティ増幅器の動作について図５を用いて説明する。
図５に示すように、入力端子３７より入力された信号は、分配器３８によって、キャリア増幅器３９と位相調整回路４０とに分配される。
位相調整回路４０に入力した信号は、ノード５０においてλ／４変換器４１の出力とピーク増幅器４２との出力が同相で合成されるよう、λ／４変換器４１で生じる位相遅れの分、位相が遅らされ、ピーク増幅器４２に入力されて増幅され、ノード５０に出力される。
[Operation of Doherty amplifier: FIG. 5]
Next, the operation of the Doherty amplifier will be described with reference to FIG.
As shown in FIG. 5, the signal input from the
The signal input to the
キャリア増幅器３９に入力された信号は、増幅されてλ／４変換器４１に出力され、λ／４変換器４１からノード５０に出力され、ピーク増幅器４２で増幅された信号とノード５０で合成され、出力負荷４３に出力される。
The signal input to the
ドハティ増幅器では、キャリア増幅器３９とピーク増幅器４２とでバイアス条件が異なるため、各増幅器に入力される信号のレベルによって、キャリア増幅器３９のみが動作している状態と、キャリア増幅器３９とピーク増幅器４２の両方が動作している状態がある。
In the Doherty amplifier, the
入力レベルが低い場合には、ＡＢ級にバイアスされたキャリア増幅器３９のみが動作し、ピーク増幅器４２は動作していないため、ノード５０からみたピーク増幅器４２のインピーダンスは理想的には無限大となる。
When the input level is low, only the class AB-
このときのキャリア増幅器３９の信号周波数における負荷インピーダンスＺｃは、出力負荷４３の負荷インピーダンスＺＬ／２をλ／４変換器４１によってインピーダンス変換した値となり、以下の式で表わされる。
The load impedance Z c at the signal frequency of the
このように、キャリア増幅器３９のみが動作しているときの、キャリア増幅器３９の信号周波数における負荷インピーダンスＺｃは、出力負荷４３の負荷インピーダンスＺＬ／２がλ／４変換器４１によってインピーダンス変換され、２ＺＬとなる。
As described above, when only the
ここから入力信号レベルを上げていくと、キャリア増幅器３９のみが負荷インピーダンス２ＺＬで動作して、飽和状態となる。この状態を第一の飽和状態とする。
As you increase the input signal level from here, only the
次に、キャリア増幅器３９とピーク増幅器４２の両方が動作している状態について説明する。
第一の飽和状態からさらに入力電力を上げていくと、ピーク増幅器４２が動作し始め、ドハティ増幅器からはキャリア増幅器３９の出力と、ピーク増幅器４２の出力の合成電力が出力される。
Next, a state where both the
When the input power is further increased from the first saturation state, the
ピーク増幅器４２が動作し始めると、ノード５０からみたピーク増幅器４２側のインピーダンスが、無限大からＺＬへと遷移していき、それに伴いキャリア増幅器３９の負荷インピーダンスＺｃは２ＺＬからＺＬへと遷移していく。
When the
キャリア増幅器３９とピーク増幅器４２の両方が飽和状態となった時、ノード５０からみたピーク増幅器４２側のインピーダンスはＺＬとなる。
この状態を第二の飽和状態とする。このとき、キャリア増幅器３９とピーク増幅器４２の信号周波数における負荷インピーダンスは共にＺＬとなる。
When both of the
This state is the second saturation state. At this time, the load impedance at the signal frequency of the
キャリア増幅器３９のみが飽和動作している第一の飽和状態での負荷インピーダンス２ＺＬは、キャリア増幅器３９とピーク増幅器４２の両方が飽和動作している第二の飽和状態での各増幅器の負荷インピーダンスＺＬの倍となるため、ピーク増幅器４２が動作していない状態でのキャリア増幅器３９の飽和出力電力は、両方の増幅器が動作している場合のキャリア増幅器３９の飽和出力電力の半分、つまりドハティ増幅器全体の飽和出力電力の１／４となる。
The load impedance 2Z L in the first saturation state in which only the
［バックオフ−電力効率特性：図６］
ドハティ増幅器のバックオフ−電力効率特性について、図６を用いて説明する。図６は、ドハティ増幅器のバックオフ−電力効率特性を示す説明図である。
図６に示すように、ドハティ増幅器全体の飽和出力電力の１／４の出力電力（バックオフ：−６ｄＢ）において、キャリア増幅器４１のみが飽和動作している第一の飽和状態となり、高い電力効率で動作する。
[Backoff-power efficiency characteristics: Fig. 6]
The backoff-power efficiency characteristics of the Doherty amplifier will be described with reference to FIG. FIG. 6 is an explanatory diagram showing backoff-power efficiency characteristics of the Doherty amplifier.
As shown in FIG. 6, at the output power that is 1/4 of the saturation output power of the entire Doherty amplifier (backoff: −6 dB), only the
ドハティ増幅器全体の飽和出力電力においては、キャリア増幅器３９とピーク増幅器４２の両方が飽和動作している第二の飽和状態となり、キャリア増幅器３９とピーク増幅器４２が共に高い電力効率で動作する。
In the saturation output power of the entire Doherty amplifier, both the
このように、ドハティ増幅器では、増幅器全体の飽和出力電力の１／４の出力電力と、増幅器全体の飽和出力電力の２点において増幅器が飽和動作することで、飽和出力電力だけでなく飽和出力電力よりも低い出力電力でも高い電力効率が得られるものである。 As described above, in the Doherty amplifier, the amplifier performs saturation operation at two points of the output power that is ¼ of the saturated output power of the entire amplifier and the saturated output power of the entire amplifier, so that not only the saturated output power but also the saturated output power is achieved. High power efficiency can be obtained even with lower output power.
［Ｆ級増幅器］
また、使用する各増幅器単体の飽和出力時の電力効率を高めることで、ドハティ増幅器の電力効率を更に向上させることが期待できる。
増幅器単体の電力効率を向上させる技術として、Ｆ級増幅器がある。
Ｆ級増幅器は、増幅素子の出力に高調波を反射する高調波処理回路を設け、増幅素子から見た出力負荷を偶数次高調波において短絡、奇数次高調波において開放とすることで、トランジスタのドレイン電圧とドレイン電流の時間波形が重ならないようにし、トランジスタの損失を理想的には零にする方式である。
[Class F amplifier]
Moreover, it can be expected that the power efficiency of the Doherty amplifier is further improved by increasing the power efficiency at the saturation output of each amplifier used.
There is a class F amplifier as a technique for improving the power efficiency of a single amplifier.
The class F amplifier is provided with a harmonic processing circuit that reflects harmonics at the output of the amplifying element, and the output load viewed from the amplifying element is short-circuited at the even-order harmonics and opened at the odd-order harmonics. In this method, the time waveforms of the drain voltage and the drain current are not overlapped, and the loss of the transistor is ideally zero.
一般には、Ｆ級増幅器は、高調波が増幅素子から多く出力される飽和出力付近において効率向上の効果を発揮する。
ドハティ増幅器に、Ｆ級増幅器のような高調波処理を行った増幅器を適用することでさらなる電力効率の向上が期待できる（非特許文献１参照）。
In general, a class F amplifier exhibits an effect of improving efficiency in the vicinity of a saturated output where a large amount of harmonics is output from an amplifying element.
A further improvement in power efficiency can be expected by applying an amplifier that performs harmonic processing such as a class F amplifier to the Doherty amplifier (see Non-Patent Document 1).
［高調波処理回路を備えたドハティ増幅器：図７］
高調波処理回路を備えたドハティ増幅器について図７を用いて説明する。図７は、高調波処理回路を備えたドハティ増幅器の構成ブロック図である。
図７に示すように、高調波処理回路を備えたドハティ増幅器は、図５に示した一般的なドハティ増幅器と同様に、入力端子１９と、分配器２０と、キャリア増幅器２１と、位相調整回路２２と、ピーク増幅器２４と、インピーダンス変換器２３と、ノード３６とを備えている。
[Doherty amplifier with harmonic processing circuit: Fig. 7]
A Doherty amplifier including a harmonic processing circuit will be described with reference to FIG. FIG. 7 is a configuration block diagram of a Doherty amplifier including a harmonic processing circuit.
As shown in FIG. 7, the Doherty amplifier provided with the harmonic processing circuit includes an
更に、キャリア増幅器２１は、入力整合回路２６と、高調波処理回路２７と、増幅素子２８と、高調波処理回路２９と、出力整合回路３０とから構成されている。
同様に、ピーク増幅器２４は、入力整合回路３１と、高調波処理回路３２と、増幅素子３３と、高調波処理回路３４と、出力整合回路３５とから構成されている。
Further, the
Similarly, the
高調波処理回路２７及び高調波処理回路２９は、キャリア増幅器２１における高調波負荷インピーダンスを調整し、高調波処理回路３２と高調波処理回路３４は、ピーク増幅器２４における高調波負荷インピーダンスを調整する。
高調波処理を行うことにより、高調波処理回路を備えたドハティ増幅器は、一般的なドハティ増幅器に比べて効率が向上する。
尚、従来の構成においては、キャリア増幅器２１の高調波負荷と、ピーク増幅器２４の高調波負荷は同一の負荷条件に対して効率が良くなるように調整されている。
The
By performing the harmonic processing, the efficiency of the Doherty amplifier including the harmonic processing circuit is improved as compared with a general Doherty amplifier.
In the conventional configuration, the harmonic load of the
［信号周波数と高調波の負荷インピーダンス：図８］
ところで、高調波を利用した増幅器の整合回路を設計する際には、基本波の負荷インピーダンス及び高調波の負荷インピーダンスをそれぞれ最適な条件に設定する必要があるが、信号周波数における負荷が変化した場合、最も高い電力効率が得られる高調波負荷が変化する。
[Signal frequency and harmonic load impedance: Fig. 8]
By the way, when designing a matching circuit for an amplifier using harmonics, it is necessary to set the load impedance of the fundamental wave and the load impedance of the harmonics to optimum conditions, respectively, but when the load at the signal frequency changes The harmonic load at which the highest power efficiency is obtained varies.
信号周波数における増幅素子から見た出力負荷と、最適な２倍波負荷の変化について図８を用いて説明する。図８は、信号周波数における増幅素子から見た出力負荷と最適２倍波負荷の変化の一例を示す説明図である。
信号周波数における負荷インピーダンスが、負荷インピーダンスＡの場合と、負荷インピーダンスＢの場合とでは、それぞれ最も高い電力効率が得られる２倍波負荷が異なることがわかる。
The change of the output load seen from the amplification element at the signal frequency and the optimum second harmonic load will be described with reference to FIG. FIG. 8 is an explanatory diagram showing an example of changes in the output load and the optimum second harmonic load as seen from the amplification element at the signal frequency.
It can be seen that when the load impedance at the signal frequency is the load impedance A and the load impedance B, the second harmonic load that provides the highest power efficiency is different.
［ドハティ増幅器における出力負荷インピーダンスの変化］
ドハティ増幅器では、前述したように、キャリア増幅器の信号周波数における出力負荷がピーク増幅器の動作状態により変化し、これにより、増幅器全体の飽和出力電力よりも低い出力電力における高効率動作を実現するものとなっている。
しかしながら、ピーク増幅器の動作の有無によって信号周波数における出力負荷が変化するため、図８に示したように、高調波処理による効果が大きい高調波の負荷も変化してしまう。
[Change of output load impedance in Doherty amplifier]
In the Doherty amplifier, as described above, the output load at the signal frequency of the carrier amplifier varies depending on the operating state of the peak amplifier, thereby realizing high-efficiency operation at output power lower than the saturation output power of the entire amplifier. It has become.
However, since the output load at the signal frequency changes depending on whether or not the peak amplifier operates, the harmonic load that has a great effect by the harmonic processing also changes as shown in FIG.
［従来の増幅器における基本波と高調波の負荷インピーダンス：図９］
従来の高調波処理回路を備えたドハティ増幅器（図７参照）では、キャリア増幅器２１における高調波負荷インピーダンスと、ピーク増幅器２４における高調波負荷インピーダンスとが同一となるよう、高調波処理回路２７及び高調波処理回路２９、高調波処理回路３２及び高調波処理回路３４が構成されていた。
[Fundamental and harmonic load impedances in a conventional amplifier: Fig. 9]
In the Doherty amplifier (see FIG. 7) having the conventional harmonic processing circuit, the
具体的には、キャリア増幅器２１とピーク増幅器２４が共に飽和動作状態にある第二の飽和状態において最大の電力効率の改善が得られるように、高調波処理回路２７，２９，３２，３４が調整されている。
Specifically, the
従来の高調波処理回路を備えたドハティ増幅器（従来の増幅器）におけるキャリア増幅器２１の増幅素子２８及びピーク増幅器２４の増幅素子３８から見た信号周波数と２倍波の出力負荷インピーダンスについて図９を用いて説明する。図９は、従来の増幅器における基本波（信号周波数）と高調波（２倍波）の出力負荷インピーダンスを示す説明図であり、（ａ）はキャリア増幅器、（ｂ）はピーク増幅器について示す。
ドハティ増幅器におけるキャリア増幅器２１の出力負荷は、第一の飽和状態では２ＺＬ、第二の飽和状態ではＺＬと異なるため、図９（ａ）に示すように、出力整合回路３０を介して増幅素子２８からみた負荷インピーダンスも異なる。
The signal frequency and the output load impedance of the second harmonic viewed from the amplifying
The output load of the
キャリア増幅器２１の増幅素子２８から見た基本波負荷インピーダンスは、第一の飽和状態においてはマーカー△で示され、第二の飽和状態においてはマーカー○で示される点となる。
そして、信号周波数の出力負荷の変化に応じて、最も高い効率が得られる２倍波の出力負荷も異なるものとなり、第一の飽和状態で最大の効率が得られる２倍波の出力負荷はマーカー▲の点であり、第二の飽和状態で最大の効率が得られる２倍波の出力負荷はマーカー●の点となる。
The fundamental load impedance viewed from the amplifying
Then, the output of the second harmonic that can obtain the highest efficiency varies depending on the change in the output load of the signal frequency, and the output of the second harmonic that provides the maximum efficiency in the first saturation state is a marker. The double-wave output load at which the maximum efficiency is obtained in the second saturation state is the point of the marker ●.
また、図９（ｂ）に示すように、ピーク増幅器２４は、第一の飽和状態では動作していないため第二の飽和状態の負荷についてのみ示すが、第二の飽和状態におけるピーク増幅器側の信号周波数における負荷はキャリア増幅器側と同じである。
Further, as shown in FIG. 9B, the
そして、従来の増幅器では、同一条件で最大効率となるよう各高調波処理回路が調整されており、例えば、第二の飽和状態において最大の効率が得られるよう、キャリア増幅器２１とピーク増幅器２４の各高調波処理回路が調整された構成となっており、高調波の出力負荷はいずれも図９（ａ）（ｂ）のマーカー□で示される同一の点に設定されている。
In the conventional amplifier, each harmonic processing circuit is adjusted so that the maximum efficiency is obtained under the same conditions. For example, the
［従来の構成における電力効率特性：図１０］
従来の増幅器におけるバックオフ−電力効率特性について図１０を用いて説明する。図１０は、従来の増幅器におけるバックオフ−電力効率特性を示す説明図である。
図１０に示すように、第二の飽和状態において最大の効率が得られるように、キャリア増幅器とピーク増幅器の高調波出力負荷を同一に調整している従来の増幅器では、全ての領域において一般的なドハティ増幅器よりは良好な効率となる。
しかし、第二の飽和状態では十分な効率改善が得られるものの、キャリア増幅器のみが動作する第一の飽和状態（バックオフ−６ｄＢの点）においては、信号周波数の出力負荷が第二の飽和状態とは異なるため、最適な高調波負荷とはならず、十分な効率改善は認められない。
[Power Efficiency Characteristics in Conventional Configuration: FIG. 10]
A back-off-power efficiency characteristic in a conventional amplifier will be described with reference to FIG. FIG. 10 is an explanatory diagram showing backoff-power efficiency characteristics in a conventional amplifier.
As shown in FIG. 10, the conventional amplifier in which the harmonic output loads of the carrier amplifier and the peak amplifier are adjusted to be the same in order to obtain the maximum efficiency in the second saturation state is generally used in all regions. The efficiency is better than a Doherty amplifier.
However, in the second saturation state, sufficient efficiency improvement is obtained, but in the first saturation state (back-off −6 dB point) in which only the carrier amplifier operates, the output load of the signal frequency is in the second saturation state. Therefore, the optimum harmonic load is not obtained, and sufficient efficiency improvement is not recognized.
［関連技術］
尚、高調波処理を行うドハティ増幅器に関する先行技術としては、特開２００９−１９４４２１号公報（出願人：株式会社日立国際電気、特許文献１）がある。
特許文献１には、高調波反射回路を備えた増幅器の入力段に、２次高調波を発生して位相及び振幅を調整する高調波発生回路を備え、増幅器出力での２次高調波反射レベルを上げて電力効率を向上させる高周波電力増幅器が記載されている。
[Related technologies]
In addition, as a prior art regarding the Doherty amplifier which performs a harmonic process, there exists Unexamined-Japanese-Patent No. 2009-194421 (applicant: Hitachi Kokusai Electric, patent document 1).
しかしながら、従来の高調波処理回路を備えたドハティ増幅器では、キャリア増幅器とピーク増幅器の高調波処理回路を、共に第二の飽和状態において最大の効率が得られる高調波出力負荷となるよう調整しているので、キャリア増幅器のみが動作する第一の飽和状態においては十分な電力変換効率の改善が得られないという問題点があった。 However, in a Doherty amplifier equipped with a conventional harmonic processing circuit, the harmonic processing circuits of the carrier amplifier and the peak amplifier are both adjusted so as to obtain a harmonic output load that provides the maximum efficiency in the second saturation state. Therefore, there has been a problem that sufficient power conversion efficiency cannot be improved in the first saturation state in which only the carrier amplifier operates.
本発明は、上記実状に鑑みて為されたもので、特にバックオフの大きい領域において高い電力効率を実現することができる電力増幅器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a power amplifier capable of realizing high power efficiency particularly in a region with a large back-off.
上記従来例の問題点を解決するための本発明は、ＡＢ級で動作する第１の増幅素子を有するキャリア増幅器と、Ｂ級又はＣ級で動作する第２の増幅素子を有するピーク増幅器とを備え、キャリア増幅器とピーク増幅器の出力を合成して出力するドハティ増幅器を有する電力増幅器であって、キャリア増幅器のみが動作して飽和する第１の飽和状態での電力効率を高くするための構成として、キャリア増幅器に、高調波を反射し、第１の増幅素子から見た高調波出力負荷インピーダンスを、第１の飽和状態においてキャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとしたキャリア側高調波処理回路を備え、ピーク増幅器に、高調波を反射し、第２の増幅素子から見た高調波出力負荷インピーダンスを、キャリア増幅器とピーク増幅器とが共に飽和状態となる第２の飽和状態において、ピーク増幅器の効率が最大となる高調波出力負荷インピーダンスとするピーク側高調波処理回路を備えたことを特徴としている。 The present invention for solving the problems of the above conventional example includes a carrier amplifier having a first amplifying element operating in class AB and a peak amplifier having a second amplifying element operating in class B or C. A power amplifier having a Doherty amplifier that synthesizes and outputs the outputs of the carrier amplifier and the peak amplifier, and is configured to increase power efficiency in a first saturation state in which only the carrier amplifier operates and is saturated The carrier amplifier reflects the harmonics to the carrier amplifier and sets the harmonic output load impedance viewed from the first amplifying element as the harmonic output load impedance that maximizes the efficiency of the carrier amplifier in the first saturation state. A wave processing circuit is provided, the peak amplifier reflects harmonics, and the harmonic output load impedance viewed from the second amplifying element is peaked with the carrier amplifier. In the second saturation state where the width unit are both saturated, is characterized in that the efficiency of the peak amplifier is provided with a peak-side harmonic processing circuit for an harmonic output load impedance becomes maximum.
また、本発明は、上記電力増幅器において、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、入力電力レベルを検出する検波器と、検波器で検出された入力電力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、判定回路が、入力電力レベルが第１の飽和状態におけるレベルから第２の飽和状態におけるレベルまでの間で、キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、キャリア側高調波処理回路が、判定回路から出力される制御信号に従って、キャリア増幅器から見た高調波出力負荷インピーダンスを変化させることを特徴としている。 Further, the present invention provides a detector for detecting an input power level as a configuration for increasing the power efficiency in the first saturated state and the second saturated state in the power amplifier, and detected by the detector. A determination circuit that outputs a control signal for controlling the harmonic processing circuit in accordance with the input power level, and the determination circuit is configured so that the input power level is between the level in the first saturation state and the level in the second saturation state. And outputs a control signal for controlling the carrier-side harmonic processing circuit so that the harmonic output load impedance seen from the carrier amplifier becomes the harmonic output load impedance that maximizes the efficiency of the carrier amplifier. The processing circuit changes the harmonic output load impedance viewed from the carrier amplifier according to the control signal output from the determination circuit. To have.
また、本発明は、上記電力増幅器において、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、入力電力レベルを検出する検波器と、検波器で検出された入力電力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、キャリア側高調波処理回路が、入力端子と、出力端子と、入力端子と出力端子との間に設けられた高調波の整合回路と、整合回路と出力端子との間に接続された基本波の１／４波長の長さの伝送線路と、第１の先端開放スタブ及び第２の先端開放スタブと、制御信号に従って第１の先端開放スタブ又は第２の先端開放スタブを切り替えて伝送線路に直列に接続するスイッチと、伝送線路とスイッチとの間に接続された基本波の１／４波長の長さの第３の先端開放スタブとを備え、第１の先端開放スタブが、第１の飽和状態においてキャリア増幅器の効率が最大となる２次高調波の負荷インピーダンスとする長さであり、第２の先端開放スタブが、第２の飽和状態においてキャリア増幅器の効率が最大となる２次高調波の負荷インピーダンスとする長さであり、判定回路が、入力電力レベルが予め設定されているしきい値未満であればスイッチを第１の先端開放スタブに切り替える制御信号を出力し、入力電力レベルがしきい値以上であればスイッチを第２の先端開放スタブに切り替える制御信号を出力することを特徴としている。 Further, the present invention provides a detector for detecting an input power level as a configuration for increasing the power efficiency in the first saturated state and the second saturated state in the power amplifier, and detected by the detector. A determination circuit that outputs a control signal for controlling the harmonic processing circuit according to the input power level, and the carrier-side harmonic processing circuit is provided between the input terminal, the output terminal, and the input terminal and the output terminal. A harmonic matching circuit, a transmission line having a length of ¼ wavelength of the fundamental wave connected between the matching circuit and the output terminal, a first open end stub, and a second open end stub A switch that switches between the first open end stub or the second open end stub according to the control signal and connects in series to the transmission line, and the length of a quarter wavelength of the fundamental wave connected between the transmission line and the switch Sano third open end stub Wherein the first open-ended stub has a length as a load impedance of the second harmonic that maximizes the efficiency of the carrier amplifier in the first saturation state, and the second open-ended stub is the second The length is set to a load impedance of a second harmonic that maximizes the efficiency of the carrier amplifier in the saturation state, and if the determination circuit has an input power level lower than a preset threshold, the switch is A control signal for switching to the tip open stub is output, and a control signal for switching the switch to the second tip open stub is output if the input power level is equal to or higher than a threshold value.
また、本発明は、上記電力増幅器において、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、キャリア増幅器又はピーク増幅器のドレイン電流量を検出する電流検出器と、電流検出器で検出されたドレイン電流量に応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、判定回路が、キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、キャリア側高調波処理回路が、判定回路から出力される制御信号に従って、キャリア増幅器から見た高調波出力負荷インピーダンスを変化させることを特徴としている。 The present invention provides a current detector for detecting a drain current amount of a carrier amplifier or a peak amplifier as a configuration for increasing the power efficiency in the first saturation state and the second saturation state in the power amplifier. And a determination circuit that outputs a control signal for controlling the harmonic processing circuit in accordance with the amount of drain current detected by the current detector, and the determination circuit determines the harmonic output load impedance viewed from the carrier amplifier as a carrier amplifier. Output a control signal for controlling the carrier-side harmonic processing circuit so as to obtain a harmonic output load impedance that maximizes the efficiency of the carrier-side harmonic processing circuit in accordance with the control signal output from the determination circuit. It is characterized by changing the harmonic output load impedance as seen from the above.
本発明によれば、ＡＢ級で動作する第１の増幅素子を有するキャリア増幅器と、Ｂ級又はＣ級で動作する第２の増幅素子を有するピーク増幅器とを備え、キャリア増幅器とピーク増幅器の出力を合成して出力するドハティ増幅器を有する電力増幅器であって、キャリア増幅器のみが動作して飽和する第１の飽和状態での電力効率を高くするための構成として、キャリア増幅器に、高調波を反射し、第１の増幅素子から見た高調波出力負荷インピーダンスを、第１の飽和状態においてキャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとしたキャリア側高調波処理回路を備え、ピーク増幅器に、高調波を反射し、第２の増幅素子から見た高調波出力負荷インピーダンスを、キャリア増幅器とピーク増幅器とが共に飽和状態となる第２の飽和状態において、ピーク増幅器の効率が最大となる高調波出力負荷インピーダンスとするピーク側高調波処理回路を備えた電力増幅器としているので、キャリア増幅器のみが動作するバックオフの大きい領域において高調波反射の効果が十分に得られるようにして電力変換効率を向上させることができ、特にＣＤＭＡやＯＦＤＭ信号等の第１の飽和状態で動作する確率の高い信号の増幅において大幅に効率向上を図ることができる効果がある。 According to the present invention, there is provided a carrier amplifier having a first amplifying element operating in class AB and a peak amplifier having a second amplifying element operating in class B or C, and outputs of the carrier amplifier and the peak amplifier . A power amplifier having a Doherty amplifier that synthesizes and outputs the signal, and reflects the harmonics to the carrier amplifier as a configuration for increasing the power efficiency in the first saturation state in which only the carrier amplifier operates and saturates. And a carrier-side harmonic processing circuit in which the harmonic output load impedance viewed from the first amplifying element is a harmonic output load impedance that maximizes the efficiency of the carrier amplifier in the first saturation state. The harmonic amplifier reflects the harmonic output load impedance viewed from the second amplifying element, and both the carrier amplifier and the peak amplifier are saturated. Since the power amplifier is provided with a peak-side harmonic processing circuit having a harmonic output load impedance that maximizes the efficiency of the peak amplifier in the saturation state of 2, the harmonics in a large back-off region where only the carrier amplifier operates. The power conversion efficiency can be improved by sufficiently obtaining the effect of reflection, and the efficiency is greatly improved especially in amplification of a signal having a high probability of operating in the first saturation state such as CDMA and OFDM signals. There is an effect that can.
また、本発明によれば、上記電力増幅器において、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、入力電力レベルを検出する検波器と、検波器で検出された入力電力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、判定回路が、入力電力レベルが第１の飽和状態におけるレベルから第２の飽和状態におけるレベルまでの間で、キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、キャリア側高調波処理回路が、判定回路から出力される制御信号に従って、キャリア増幅器から見た高調波出力負荷インピーダンスを変化させる電力増幅器としているので、第１の飽和状態から第２の飽和状態の間で高調波反射の効果を十分に得られるようにして電力変換効率を向上させ、広い出力電力レベルに亘って増幅器全体の効率を向上させることができる効果がある。 According to the present invention, in the power amplifier, as a configuration for increasing the power efficiency in the first saturation state and the second saturation state, a detector for detecting the input power level, and a detection by the detector And a determination circuit that outputs a control signal for controlling the harmonic processing circuit in accordance with the input power level, and the determination circuit has an input power level from a level in the first saturation state to a level in the second saturation state. Output a control signal for controlling the harmonic processing circuit on the carrier side so that the harmonic output load impedance viewed from the carrier amplifier becomes the harmonic output load impedance that maximizes the efficiency of the carrier amplifier. The harmonic processing circuit increases the power to change the harmonic output load impedance viewed from the carrier amplifier according to the control signal output from the determination circuit. The power conversion efficiency is improved by sufficiently obtaining the effect of harmonic reflection between the first saturation state and the second saturation state, and the efficiency of the entire amplifier over a wide output power level. There is an effect that can be improved.
また、本発明によれば、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、入力電力レベルを検出する検波器と、検波器で検出された入力電力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、キャリア側高調波処理回路が、入力端子と、出力端子と、入力端子と出力端子との間に設けられた高調波の整合回路と、整合回路と出力端子との間に接続された基本波の１／４波長の長さの伝送線路と、第１の先端開放スタブ及び第２の先端開放スタブと、制御信号に従って第１の先端開放スタブ又は第２の先端開放スタブを切り替えて伝送線路に直列に接続するスイッチと、伝送線路とスイッチとの間に接続された基本波の１／４波長の長さの第３の先端開放スタブとを備え、第１の先端開放スタブが、第１の飽和状態においてキャリア増幅器の効率が最大となる２次高調波の負荷インピーダンスとする長さであり、第２の先端開放スタブが、第２の飽和状態においてキャリア増幅器の効率が最大となる２次高調波の負荷インピーダンスとする長さであり、判定回路が、入力電力レベルが予め設定されているしきい値未満であればスイッチを第１の先端開放スタブに切り替える制御信号を出力し、入力電力レベルがしきい値以上であればスイッチを第２の先端開放スタブに切り替える制御信号を出力する上記電力増幅器としているので、第１の飽和状態だけでなく、第２の飽和状態においても高調波反射の効果を十分に得られるようにして電力変換効率を向上させ、広い出力電力レベルに亘って増幅器全体の効率を向上させることができる効果がある。 Further, according to the present invention, as a configuration for increasing the power efficiency in the first saturation state and the second saturation state, a detector for detecting an input power level, and an input power level detected by the detector And a determination circuit that outputs a control signal for controlling the harmonic processing circuit according to the frequency, and the carrier-side harmonic processing circuit includes a harmonic provided between the input terminal, the output terminal, and the input terminal and the output terminal. A wave matching circuit, a transmission line having a length of ¼ wavelength of a fundamental wave connected between the matching circuit and the output terminal, a first tip open stub and a second tip open stub, and a control signal The first tip open stub or the second tip open stub is switched in accordance with the switch and connected in series to the transmission line, and the length of the quarter wavelength of the fundamental wave connected between the transmission line and the switch is 3 tip open stubs and a first tip The open stub has a length that makes the load impedance of the second harmonic that maximizes the efficiency of the carrier amplifier in the first saturation state, and the second tip open stub has the efficiency of the carrier amplifier in the second saturation state. Is a length that makes the load impedance of the second harmonic that maximizes, and if the determination circuit is below the preset threshold value, the control signal that switches the switch to the first open-ended stub And when the input power level is equal to or higher than the threshold value, the power amplifier outputs the control signal for switching the switch to the second tip open stub, so that not only the first saturation state but also the second saturation Improve power conversion efficiency by fully obtaining harmonic reflection effects even in the state, and improve overall amplifier efficiency over a wide range of output power levels There is an effect that can be bet.
また、本発明によれば、第１の飽和状態及び第２の飽和状態での電力効率を高くするための構成として、キャリア増幅器又はピーク増幅器のドレイン電流量を検出する電流検出器と、電流検出器で検出されたドレイン電流量に応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、判定回路が、キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、キャリア側高調波処理回路が、判定回路から出力される制御信号に従って、キャリア増幅器から見た高調波出力負荷インピーダンスを変化させる上記電力増幅器としているので、簡易な回路構成で入力信号電力を低減させずに高調波負荷を調整でき、第１の飽和状態だけでなく、第２の飽和状態においても高調波反射の効果を十分に得られるようにして電力変換効率を向上させ、広い出力電力レベルに亘って増幅器全体の効率を向上させることができる効果がある。 According to the present invention, as a configuration for increasing the power efficiency in the first saturation state and the second saturation state, a current detector for detecting the drain current amount of the carrier amplifier or the peak amplifier, and current detection And a determination circuit that outputs a control signal for controlling the harmonic processing circuit in accordance with the amount of drain current detected by the detector. The determination circuit indicates the harmonic output load impedance viewed from the carrier amplifier and the efficiency of the carrier amplifier. A control signal that controls the carrier side harmonic processing circuit is output so that the maximum harmonic output load impedance is obtained, and the carrier side harmonic processing circuit is viewed from the carrier amplifier according to the control signal output from the determination circuit. Since the above power amplifier changes the harmonic output load impedance, the harmonics can be reduced without reducing the input signal power with a simple circuit configuration. The load can be adjusted, and not only in the first saturation state but also in the second saturation state, the effect of harmonic reflection can be sufficiently obtained to improve the power conversion efficiency, and the entire amplifier over a wide output power level. It is possible to improve the efficiency of the process.
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る電力増幅器は、キャリア増幅器とピーク増幅器にそれぞれ高調波処理回路を備えたドハティ増幅器において、キャリア増幅器の高調波処理回路が、キャリア増幅器のみが飽和動作する第一の飽和状態で最も電力効率が高くなるよう設定され、ピーク増幅器の高調波処理回路が、キャリア増幅器とピーク増幅器の両方が飽和動作する第二の飽和状態でピーク増幅器の出力電力効率が最も高くなるよう設定された構成であり、第二の飽和状態だけでなく第一の飽和状態における電力効率を向上させて、特に第一の飽和状態付近で動作することが多いピーク対平均電力比の大きいＣＤＭＡ信号やＯＦＤＭ信号の増幅において、顕著な電力効率の向上を図ることができるものである。
[Summary of Invention]
Embodiments of the present invention will be described with reference to the drawings.
The power amplifier according to the embodiment of the present invention is a Doherty amplifier in which a carrier amplifier and a peak amplifier are each provided with a harmonic processing circuit, and the harmonic processing circuit of the carrier amplifier is a first saturation in which only the carrier amplifier performs a saturation operation. The peak amplifier harmonic processing circuit is set to provide the highest peak amplifier output power efficiency in the second saturation state where both the carrier amplifier and the peak amplifier are in saturation. A CDMA signal having a high peak-to-average power ratio, which is often operated near the first saturation state, improving power efficiency not only in the second saturation state but also in the first saturation state. In the amplification of the OFDM signal, a significant improvement in power efficiency can be achieved.
また、本発明の実施の形態に係る電力増幅器は、上記電力増幅器において、高調波処理回路が、入力端子と、出力端子と、入力端子と出力端子の間に設けられた高調波の整合回路と、整合回路と出力端子との間に接続された基本波の１／４波長の長さの伝送線路と、伝送線路に直列に接続された第１の先端開放スタブと、伝送線路と第１の先端開放スタブとの間に接続された基本波の１／４波長の長さの第２の先端開放スタブとを備え、第１の先端解放スタブの長さが、キャリア増幅器では、第一の飽和状態で最大の効率が得られる高調波負荷となるよう調整され、ピーク増幅器では、第二の飽和状態で最大の効率が得られる高調波負荷となるよう調整されているので、簡易な構成で、第一の飽和状態と第二の飽和状態での最適な高調波負荷を設定することができ、第一の飽和状態における電力効率を向上させて、ピーク対平均電力比の大きいＣＤＭＡ信号やＯＦＤＭ信号の増幅において、顕著な電力効率の向上を図ることができるものである。 Further, in the power amplifier according to the embodiment of the present invention, in the power amplifier, the harmonic processing circuit includes an input terminal, an output terminal, and a harmonic matching circuit provided between the input terminal and the output terminal. , A transmission line having a length of ¼ wavelength of the fundamental wave connected between the matching circuit and the output terminal, a first open-ended stub connected in series to the transmission line, the transmission line, and the first And a second open end stub having a quarter wavelength of the fundamental wave connected between the open end stub and the length of the first open end stub is the first saturation in the carrier amplifier. It is adjusted to be a harmonic load that can obtain the maximum efficiency in the state, and the peak amplifier is adjusted to be a harmonic load that can obtain the maximum efficiency in the second saturation state. Optimal harmonic loads in the first and second saturation states Setting it is possible to, to improve the power efficiency in the first saturation state, in the amplification of large CDMA signal or OFDM signal peak to average power ratio, in which it is possible to improve the significant power efficiency.
また、本発明の実施の形態に係る電力増幅器は、ドハティ増幅器のキャリア増幅器に、高調波処理回路と、入力電力レベルを検出する検波器と、検出された入力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、当該高調波処理回路が、入力端子と、出力端子と、入力端子と出力端子の間に設けられた高調波の整合回路と、整合回路と出力端子との間に接続された基本波の１／４波長の長さの伝送線路と、長さの異なる第３，第４の先端開放スタブと、第３又は第４の先端開放スタブを切り替えて伝送線路に直列に接続するスイッチと、伝送線路とスイッチとの間に接続された基本波の１／４波長の長さの第５の先端開放スタブとを備え、第３の先端開放スタブが、第一の飽和状態でキャリア増幅器において最大の効率が得られる高調波負荷となる電気長であり、第４の先端開放スタブが、第二の飽和状態でキャリア増幅器において最大の効率が得られる高調波負荷となる電気長であるものであり、入力電力レベルに応じてキャリア増幅器における最適な高調波負荷を切り替えて設定することができ、第一の飽和状態と第二の飽和状態の両方で効率を向上させ、広い出力電力レベルに亘って増幅器全体の効率を向上させるものである。 The power amplifier according to the embodiment of the present invention includes a harmonic processing circuit, a detector for detecting the input power level, and a harmonic processing circuit according to the detected input level, in the carrier amplifier of the Doherty amplifier. A determination circuit that outputs a control signal to be controlled, and the harmonic processing circuit includes an input terminal, an output terminal, a harmonic matching circuit provided between the input terminal and the output terminal, a matching circuit, and an output Switch between a 1/4 wavelength fundamental transmission line connected to the terminal, the third and fourth tip open stubs of different lengths, and the third or fourth tip open stub. A switch connected in series to the transmission line, and a fifth tip open stub having a length of ¼ wavelength of the fundamental wave connected between the transmission line and the switch, the third tip open stub, In the first saturation state, And the fourth open-ended stub has an electrical length that provides a harmonic load that provides the maximum efficiency in the carrier amplifier in the second saturation state. The optimal harmonic load in the carrier amplifier can be switched and set according to the input power level, improving the efficiency in both the first saturation state and the second saturation state, over a wide output power level It improves the efficiency of the entire amplifier.
また、本発明の実施の形態に係る電力増幅器は、ドハティ増幅器のキャリア増幅器に、高調波処理回路と、キャリア増幅器のドレイン電流量を検出する電流検出回路と、検出されたドレイン電流量に応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、当該高調波処理回路が、入力端子と、出力端子と、入力端子と出力端子の間に設けられた高調波の整合回路と、整合回路と出力端子との間に接続された基本波の１／４波長の長さの伝送線路と、長さの異なる第３，第４の先端開放スタブと、第３又は第４の先端開放スタブを切り替えて伝送線路に直列に接続するスイッチと、伝送線路とスイッチとの間に接続された基本波の１／４波長の長さの第５の先端開放スタブとを備え、第３の先端開放スタブが、第一の飽和状態でキャリア増幅器において最大の効率が得られる高調波負荷となる電気長であり、第４の先端開放スタブが、第二の飽和状態でキャリア増幅器において最大の効率が得られる高調波負荷となる電気長であるものであり、入力電力レベルに応じて変化するドレイン電流量を検出することにより、入力信号レベルを低減させず、また、入力電力レベル検出の高周波回路を不要とし、入力電力レベルに応じてキャリア増幅器における最適な高調波負荷を切り替えて設定することができ、第一の飽和状態と第二の飽和状態の両方で効率を向上させ、広い出力電力レベルに亘って増幅器全体の効率を向上させるものである。 The power amplifier according to the embodiment of the present invention includes a carrier amplifier of the Doherty amplifier, a harmonic processing circuit, a current detection circuit that detects the drain current amount of the carrier amplifier, and a detected drain current amount. A determination circuit that outputs a control signal for controlling the harmonic processing circuit, the harmonic processing circuit including an input terminal, an output terminal, and a harmonic matching circuit provided between the input terminal and the output terminal. , A transmission line having a length of ¼ wavelength of the fundamental wave connected between the matching circuit and the output terminal, third and fourth open end stubs having different lengths, and a third or fourth end A switch that switches the open stub in series with the transmission line, and a fifth tip open stub with a quarter wavelength of the fundamental wave connected between the transmission line and the switch. Tip open stub is first saturated In the carrier amplifier, the electrical length is a harmonic load that provides the maximum efficiency, and the fourth open-ended stub is the electrical length that provides the harmonic load that provides the maximum efficiency in the carrier amplifier in the second saturation state. By detecting the amount of drain current that changes according to the input power level, the input signal level is not reduced, and a high-frequency circuit for detecting the input power level is not required, and the carrier according to the input power level is eliminated. The optimal harmonic load in the amplifier can be switched and set, improving efficiency in both the first and second saturation states and improving the overall amplifier efficiency over a wide output power level It is.
［第１の実施の形態に係る電力増幅器の構成：図１］
本発明の第１の実施の形態に係る電力増幅器の構成について図１を用いて説明する。図１は、本発明の実施の形態に係る電力増幅器の構成ブロック図である。
図１に示すように、本発明の第１の実施の形態に係る電力増幅器（第１の増幅器）は、一般的なドハティ増幅器と同様に、入力端子１と、分配器２と、キャリア増幅器３と、位相調整回路４と、インピーダンス変換器５と、ピーク増幅器６と、ノード１８とを備えている。
[Configuration of Power Amplifier According to First Embodiment: FIG. 1]
The configuration of the power amplifier according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a configuration block diagram of a power amplifier according to an embodiment of the present invention.
As shown in FIG. 1, the power amplifier (first amplifier) according to the first embodiment of the present invention includes an
更に、キャリア増幅器３は、入力整合回路８と、キャリア側最適化入力高調波処理回路９と、ＡＢ級にバイアスされた増幅素子１０と、キャリア側最適化高調波処理回路１１と、出力整合回路１２とから構成されている。
同様に、ピーク増幅器６は、入力整合回路１３と、ピーク側最適化高調波処理回路１４と、Ｂ〜Ｃ級にバイアスされた増幅素子１５と、ピーク側最適化高調波処理回路１６と、出力整合回路１７とから構成されている。
Further, the
Similarly, the
上記構成部分の内、キャリア側最適化入力高調波処理回路９と、キャリア側出力最適化高調波処理回路１１と、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６とが第１の増幅器の特徴部分となっており、詳細は後述する。
Of the above components, the carrier-side optimized input
また、入力整合回路８は、キャリア側最適化入力高調波処理回路９と共に、信号周波数について、増幅素子１０と入力側負荷とのインピーダンス整合をとるものである。
同様に、入力整合回路１３は、ピーク側最適化入力高調波処理回路１４と共に、信号周波数について、増幅素子１５と入力側負荷とのインピーダンス整合をとるものである。
In addition, the
Similarly, the
出力整合回路１２は、キャリア側最適化出力高調波処理回路１１と共に、信号周波数について、増幅素子１０と出力側負荷とのインピーダンス整合をとるものである。
同様に、出力整合回路１７は、ピーク側最適化出力高調波処理回路１６と共に、信号周波数について、増幅素子１５と出力側負荷とのインピーダンス整合をとるものである。
他の構成部分については、従来の増幅器と同様の構成及び動作である。
The
Similarly, the
Other components are the same in configuration and operation as the conventional amplifier.
［キャリア側の最適化高調波処理回路の設定］
第１の増幅器の特徴部分について説明する。
まず、キャリア側最適化入力高調波処理回路９とキャリア側最適化出力高調波処理回路１１について説明する。
尚、高調波処理は、理想的には増幅素子の出力側負荷のみで２次高調波を反射することで実現できるが、実際には、入力側の負荷が出力側負荷に影響を与えるため、本増幅器では入力側にも高調波処理回路を備えて最適な高調波処理を行うようにしている。
[Setting of optimized harmonic processing circuit on carrier side]
The characteristic part of the first amplifier will be described.
First, the carrier-side optimized input
The harmonic processing can be realized ideally by reflecting the second harmonic with only the output side load of the amplifying element, but in practice, the input side load affects the output side load. In this amplifier, a harmonic processing circuit is also provided on the input side to perform optimum harmonic processing.
キャリア側最適化入力高調波処理回路９とキャリア側最適化出力高調波処理回路１１は、入力レベルが低くピーク増幅器６が動作していない領域において、高い電力効率となるよう構成されている。
つまり、キャリア増幅器３のみが動作している状態の信号周波数の出力負荷に合わせて、キャリア増幅器３の電力効率が最大になるような高調波負荷とすることで、高調波処理の効果を高め、電力効率を向上させるものであり、特に、第一の飽和状態においてキャリア増幅器３に最適な２次高調波負荷を与えるよう設定される。
The carrier-side optimized input
That is, in accordance with the output load of the signal frequency in the state where only the
これにより、キャリア増幅器３のみが動作する第一の飽和状態において、高調波による効率向上の効果が十分得られるため、キャリア増幅器３が高い電力効率で動作し、増幅器全体の飽和出力より低い出力電力の領域において、高い効率が得られるものである。
特に、ＣＤＭＡやＯＦＤＭといったＰＡＰＲが大きい変調方式の信号に適用した場合に電力変換効率を著しく向上させることができるものである。
Thereby, in the first saturation state in which only the
In particular, the power conversion efficiency can be remarkably improved when applied to a signal of a modulation scheme having a large PAPR such as CDMA or OFDM.
［ピーク側最適化高調波処理回路］
次に、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６について説明する。
ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６は、キャリア増幅器３とピーク増幅器６が両方とも飽和している第二の飽和状態において、ピーク増幅器６の電力効率が最も高くなるよう、ピーク増幅器６に最適な２次高調波負荷を与えるよう設定されている。
[Peak-side optimized harmonic processing circuit]
Next, the peak side optimization input
The peak-side optimized input
特に、第１の増幅器においては、キャリア増幅器３のキャリア側最適化入力高調波処理回路９と、キャリア側最適化出力高調波処理回路１１が第一の飽和状態に合わせて設定された状態で、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６の調整を行うようになっている。
これにより、第二の飽和状態においても良好な電力効率が得られるものである。
In particular, in the first amplifier, the carrier side optimized input
Thereby, good power efficiency can be obtained even in the second saturation state.
［高調波処理回路の構成：図２］
次に、図１に示したキャリア側最適化入力高調波処理回路９と、キャリア側最適化出力高調波処理回路１１と、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６の構成について図２を用いて説明する。尚、ここでは、これらの回路を総称して「高調波処理回路」として説明する。図２（ａ）（ｂ）は、第１の増幅器における高調波処理回路の構成例を示す回路図である。
図２（ａ）に示すように、第１の増幅器の高調波処理回路は、入力端子５６と、出力端子５７と、整合回路５１と、伝送線路５２と、先端解放スタブ５３と、先端解放スタブ５４とを備えている。
[Configuration of harmonic processing circuit: Fig. 2]
Next, the carrier-side optimized input
As shown in FIG. 2A, the harmonic processing circuit of the first amplifier includes an
伝送線路５２と、先端開放スタブ５３とは、基本波の波長をλとすると、λ／４の長さ（電気長）を備えている。
また、先端開放スタブ５４は、任意の長さＬを備えている。先端開放スタブ５４の長さＬは、通常、各高調波処理回路によって異なる。
The
The tip
各構成部分について説明する。
整合回路５１は、入力側の高調波処理回路においては、２次高調波について、増幅素子と入力側負荷とのインピーダンス整合をとるものであり、出力側においては、２次高調波について、増幅素子の出力と整合回路５１以降の回路との負荷インピーダンス整合をとる回路である。
また、整合回路５１以降の伝送線路及びスタブの特性インピーダンスは、整合回路５１によるインピーダンス変換によって基本波のＱが高くなりすぎないように、２次高調波負荷と基本波負荷との関係に応じて、任意に設定される。
尚、整合回路５１は、基本波に対してはプリマッチ回路として動作する。
Each component will be described.
In the harmonic processing circuit on the input side, the matching
The characteristic impedance of the transmission line and stub after the
The matching
第１の増幅器における高調波処理回路の高調波負荷について説明する。
図２（ａ）の高調波処理回路において、伝送線路５２は、基本波に対してλ／４の長さであるため、２次高調波についてはλ／２となり、Ｂ点の負荷ＺBとＡ点から伝送線路５２側をみた負荷ＺA52は同じになる。
The harmonic load of the harmonic processing circuit in the first amplifier will be described.
In the harmonic processing circuit of FIG. 2A, the
また、先端開放スタブ５３は、基本波に対してλ／４の長さであるため、２次高調波についてはλ／２の長さとなり、Ｂ点での先端開放スタブ５３側の負荷は無限大となって、先端開放スタブ５３の負荷はＢ点に影響しない。
そのため、Ｂ点における２次高調波の負荷は、先端開放スタブ５４の長さＬによって決まる。
Further, since the tip
Therefore, the second harmonic load at point B is determined by the length L of the
Ａ点での負荷は、伝送線路５２側の負荷と、高調波処理回路の出力に接続される負荷ＺMCとの合成となる。
基本波については、先端開放スタブ５３が基本波に対しλ/４の長さであるため、先端開放スタブ５４の長さによらず、Ｂ点の負荷は常に０となる。
また、伝送線路５２が基本波に対しλ／４の長さであるため、Ａ点における伝送線路５２側の負荷は無限大となり、先端開放スタブ５４の長さＬを変更しても基本波の負荷は変化しない。
すなわち、高調波処理回路は、基本波についてはプリマッチ回路となる。
Load at point A, the load of the
For the fundamental wave, the load at the point B is always zero regardless of the length of the tip
In addition, since the
That is, the harmonic processing circuit is a prematch circuit for the fundamental wave.
また、第１の増幅器の高調波処理回路の別の構成を図２（ｂ）に示す。
図２（ｂ）に示すように、別の構成の高調波処理回路は、先端開放スタブ５３が接続されたＢ点と先端開放スタブ５４との間に、整合回路５５を備えている。
整合回路５１だけでは伝送線路５２及び先端開放スタブ５４との２次高調波の負荷整合が十分にとれない場合には、このように、先端開放スタブ５４と伝送線路５２との間に別の整合回路５５を入れて、調整を行うことも可能である。
Another configuration of the harmonic processing circuit of the first amplifier is shown in FIG.
As shown in FIG. 2B, the harmonic processing circuit of another configuration includes a
If the
［第１の増幅器の高調波負荷インピーダンスの設定方法：図１、図２］
第１の増幅器の高調波処理回路はいずれも、基本的には図２（ａ）又は（ｂ）に示した構成であるが、先端開放スタブ５４の長さＬは、通常、それぞれ異なったものとなる。
各高調波処理回路の設定方法について説明する。
第１の増幅器では、まず、キャリア側最適化出力高調波処理回路１１について、第一の飽和状態において、高調波反射によってキャリア増幅器３で最大の効率が得られる２次高調波の負荷インピーダンスとなるよう、先端開放スタブ５４の電気長Ｌを調整する。
[Method for setting harmonic load impedance of first amplifier: FIGS. 1 and 2]
Each of the harmonic processing circuits of the first amplifier basically has the configuration shown in FIG. 2 (a) or (b), but the length L of the
A method for setting each harmonic processing circuit will be described.
In the first amplifier, first, the carrier-side optimized output
その上で、入力側の負荷インピーダンスが出力側に影響するため、第一の飽和状態においてキャリア増幅器３で最大の効率が得られるよう、キャリア側最適化入力高調波処理回路９の先端開放スタブ５４の長さＬを調整して、入力側の２次高調波負荷インピーダンスを調整する。
そして、入力側の調整後に再度、キャリア側最適化出力高調波処理回路１１の微調整を行って、第一の飽和状態においてキャリア増幅器３で最大の効率が得られるように設定する。
In addition, since the load impedance on the input side affects the output side, the open-ended
Then, after the adjustment on the input side, fine adjustment of the carrier side optimized output
キャリア側の調整後に、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６の調整を行う。その際、キャリア側の高調波処理回路の設定は保持しておく。
まず、ピーク側最適化出力高調波処理回路１６を、第二の飽和状態において高調波反射によってピーク増幅器６が最大の効率となる高調波負荷インピーダンスとなるよう調整する。
そして、ピーク側最適化入力高調波処理回路１４の調整を行い、その後、再度ピーク側最適化出力高調波処理回路１６を微調整する。
このようにして第１の増幅器における高調波処理回路の設定が行われるものである。
After adjustment on the carrier side, the peak-side optimized input
First, the peak-side optimized output
Then, the peak-side optimized input
In this way, the harmonic processing circuit in the first amplifier is set.
尚、増幅素子の出力側にのみ高調波処理回路を設けた場合でも、まずキャリア側のキャリア側最適化出力高調波処理回路１１を第一の飽和状態で最大の効率が得られるよう調整し、その状態を保持したまま、ピーク側のピーク側最適化出力高調波処理回路１６を第二の飽和状態でピーク増幅器６の効率が良くなるよう調整する。
Even when the harmonic processing circuit is provided only on the output side of the amplifying element, first, the carrier side optimized output
［第１の増幅器における基本波と高調波の負荷インピーダンス：図３］
第１の増幅器における高調波負荷インピーダンスについて図３を用いて説明する。図３（ａ）は、第１の増幅器のキャリア増幅器における基本波と２次高調波の負荷インピーダンスを示す説明図であり、（ｂ）は、第１の増幅器のピーク増幅器における基本波と２次高調波の負荷インピーダンスを示す説明図である。
図３（ｂ）に示すように、ピーク増幅器６については、図９（ｂ）に示した従来の増幅器と同様に、第二の飽和状態において最大の効率が得られる２倍波の負荷インピーダンス（マーカー●）と、上述した手順で設定されたピーク増幅器６の２倍波負荷インピーダンス（マーカー□）とは一致しており、第二の飽和状態においてピーク増幅器６は高調波処理の効果が十分に得られるものとなっている。
[Load impedance of fundamental wave and harmonic in first amplifier: FIG. 3]
The harmonic load impedance in the first amplifier will be described with reference to FIG. FIG. 3A is an explanatory diagram showing the load impedance of the fundamental wave and the second harmonic in the carrier amplifier of the first amplifier, and FIG. 3B is the fundamental wave and the secondary wave in the peak amplifier of the first amplifier. It is explanatory drawing which shows the load impedance of a harmonic.
As shown in FIG. 3 (b), the
また、図３（ａ）に示すように、キャリア増幅器３の増幅素子１０から見た基本波の負荷インピーダンスは、第一の飽和状態においてはマーカー△の点であり、第二の飽和状態においてはマーカー○の点となる。
そして、基本波の負荷インピーダンスの変化に応じて、キャリア増幅器３において最も高い効率が得られる２倍波の負荷インピーダンスも第一の飽和状態（▲）と第二の飽和状態（●）とで異なるが、第１の増幅器の特徴として、上述した手順によって設定されたキャリア増幅器３の２倍波負荷インピーダンス（マーカー□）は、第一の飽和状態においてキャリア増幅器３で最大の効率が得られる２倍波の負荷インピーダンスと一致しており、第一の飽和状態においてキャリア増幅器３で最大の高調波処理効果が得られるようになっている。
Further, as shown in FIG. 3A, the load impedance of the fundamental wave viewed from the amplifying
And according to the change of the load impedance of the fundamental wave, the load impedance of the double wave that can obtain the highest efficiency in the
このように、第１の増幅器では、キャリア側最適化入力高調波処理回路９とキャリア側最適化出力高調波処理回路１１は、キャリア増幅器のみが動作する第一の飽和状態での効率が最大となるよう２次高調波負荷が調整されたものとなり、ピーク側最適化入力高調波処理回路１４とピーク側最適化出力高調波処理回路１６は、ピーク増幅器も動作する第二の飽和状態でのピーク増幅器６の効率が最大となるよう２次高調波負荷が調整されたものとなる。
Thus, in the first amplifier, the carrier-side optimized input
［第１の増幅器の電力効率特性：図４］
第１の増幅器におけるバックオフ−電力効率特性について図４を用いて説明する。図４は、第１の増幅器におけるバックオフ−電力効率特性を示す説明図である。
図４に示すように、第１の増幅器では、第一の飽和領域を中心とするバックオフの大きい領域において、通常のドハティ増幅器や高調波処理回路を備えた従来の増幅器に比べて良好な電力効率が得られる。これは、キャリア増幅器の高調波処理回路を、第一の飽和状態において最大の効率となるよう設定しているためである。
[Power efficiency characteristics of the first amplifier: FIG. 4]
The back-off-power efficiency characteristics in the first amplifier will be described with reference to FIG. FIG. 4 is an explanatory diagram showing backoff-power efficiency characteristics in the first amplifier.
As shown in FIG. 4, the first amplifier has better power in a region with a large back-off centered on the first saturation region than a conventional amplifier having a normal Doherty amplifier or a harmonic processing circuit. Efficiency is obtained. This is because the harmonic processing circuit of the carrier amplifier is set to have the maximum efficiency in the first saturation state.
一方、第１の増幅器においては、増幅器全体が飽和状態となる第二の飽和状態における電力効率は、通常のドハティ増幅器よりは良好な効率であるが、高調波処理回路を備えた従来の増幅器に比べるとやや効率が低い。
これは、従来の増幅器が、キャリア増幅器とピーク増幅器の高調波処理回路を両方とも第二の飽和状態に合わせて調整しているのに対して、第１の増幅器ではキャリア増幅器の高調波処理回路は第一の飽和状態で最適となるように設定しており、第二の飽和状態においてはキャリア増幅器の高調波負荷が最適な負荷とはならないためである。
On the other hand, in the first amplifier, the power efficiency in the second saturation state in which the entire amplifier is saturated is better than that of a normal Doherty amplifier, but the conventional amplifier having a harmonic processing circuit is used. It is a little less efficient.
This is because the conventional amplifier adjusts both the harmonic processing circuit of the carrier amplifier and the peak amplifier according to the second saturation state, whereas the harmonic processing circuit of the carrier amplifier in the first amplifier. This is because the harmonic load of the carrier amplifier does not become the optimum load in the second saturation state.
しかしながら、ＣＤＭＡやＯＦＤＭといったＰＡＰＲが大きい変調方式の信号では、第一の飽和状態付近において動作する確率が高いため、第一の飽和状態付近の電力効率を向上させる第１の増幅器をこれらの信号の増幅に適用すれば、第二の飽和状態での効率がやや低下しても、全体として顕著な効率向上の効果が得られるものである。 However, since signals having a high PAPR such as CDMA and OFDM have a high probability of operating near the first saturation state, the first amplifier that improves the power efficiency near the first saturation state is used for these signals. When applied to amplification, even if the efficiency in the second saturation state is slightly reduced, a remarkable efficiency improvement effect as a whole can be obtained.
［第１の実施の形態の効果］
本発明の第１の実施の形態に係る電力増幅器によれば、ドハティ増幅器のキャリア増幅器３に、キャリア増幅器３のみが動作する第一の飽和状態において最大効率が得られる２次高調波負荷となるようそれぞれ調整されたキャリア側最適化入力高調波処理回路９とキャリア側最適化出力高調波処理回路１１を備え、ピーク増幅器６に、キャリア増幅器３とピーク増幅器６とが両方動作する第二の飽和状態において最大効率が得られる２次高調波負荷となるようそれぞれ調整されたピーク側最適化入力高調波処理回路１４とピーク側最適化出力高調波処理回路１６とを備えているので、通常のドハティ増幅器と比べると、第２の飽和状態だけでなく第一の飽和状態付近において十分な高調波処理の効果を得ることができ、ＣＤＭＡやＯＦＤＭといったＰＡＰＲが大きい変調方式の信号に適用した場合に電力変換効率を著しく向上させることができる効果がある。
[Effect of the first embodiment]
According to the power amplifier according to the first embodiment of the present invention, the
尚、キャリア側最適化出力高調波処理回路１１とピーク側最適化出力高調波処理回路１６のみを備えた構成としても効率向上の効果は得られるが、キャリア側最適化入力高調波処理回路９とピーク側最適化入力高調波処理回路１４とを備えることにより、増幅素子の入力側における２次高調波の負荷も最適に調整して、更に、入力側の調整に応じて出力側の負荷を調整することにより、一層電力変換効率を向上させることができる効果がある。
In addition, although the effect of improving the efficiency can be obtained even with the configuration including only the carrier-side optimized output
また、第１の実施の形態に係る電力増幅器によれば、入力端子５６と出力端子５７の間に設けられた高調波の整合回路５１と、整合回路５１と出力端子５７との間に接続された基本波の１／４波長の長さの伝送線路５２と、伝送線路５２に直列に接続された第１の先端開放スタブ５４と、伝送線路５２と第１の先端開放スタブ５４との間に接続された基本波の１／４波長の長さの第２の先端開放スタブ５３とを備え、第１の先端解放スタブ５４の長さＬを調整することにより、高調波負荷を調整可能な構成としているので、簡易な構成で、キャリア増幅器３とピーク増幅器６の高調波負荷を容易に最適に調整することができ、ドハティ増幅器全体の効率を向上させることができる効果がある。
Further, according to the power amplifier according to the first embodiment, the
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る電力増幅器について説明する。
第２の実施の形態に係る電力増幅器（第２の増幅器）は、キャリア側最適化出力高調波処理回路に、第一の飽和状態でキャリア増幅器に最適な２次高調波負荷を与える先端開放スタブと、第二の飽和状態でキャリア増幅器に最適な２次高調波負荷を与える別の先端開放スタブとを備え、入力電力レベルに応じていずれかの先端開放スタブを切り替えてλ／４伝送線路に接続するものであり、入力電力レベルが変化しても最適な高調波負荷をキャリア増幅器に与えることができ、増幅器全体の電力効率を更に向上させるものである。
[Second Embodiment]
Next, a power amplifier according to a second embodiment of the present invention will be described.
A power amplifier (second amplifier) according to a second embodiment is a tip-open stub that gives a carrier-side optimized output harmonic processing circuit a second-order harmonic load optimum for the carrier amplifier in a first saturation state. And another open-ended stub that provides the second harmonic load optimal for the carrier amplifier in the second saturation state, and switches either open-ended stub according to the input power level to the λ / 4 transmission line. Even if the input power level changes, an optimum harmonic load can be given to the carrier amplifier, and the power efficiency of the entire amplifier is further improved.
［第２の実施の形態に係る電力増幅器の構成：図１１］
本発明の第２の実施の形態に係る電力増幅器の構成について図１１を用いて説明する。図１１は、本発明の第２の実施の形態に係る電力増幅器の構成ブロック図である。
図１１に示すように、本発明の第２の実施の形態に係る電力増幅器（第２の増幅器）は、基本的な構成は第１の増幅器とほぼ同様であって、キャリア増幅器３とピーク増幅器６とを備えたドハティ増幅器であり、キャリア増幅器３にキャリア側最適化入力高調波処理回路９と、キャリア側最適化出力高調波処理１１′を備え、ピーク増幅器６にピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理１６を備えている。また、ノード１８の後段にλ／４変換器８が設けられている。
[Configuration of Power Amplifier According to Second Embodiment: FIG. 11]
The configuration of the power amplifier according to the second embodiment of the present invention will be described with reference to FIG. FIG. 11 is a configuration block diagram of a power amplifier according to the second embodiment of the present invention.
As shown in FIG. 11, the power amplifier (second amplifier) according to the second embodiment of the present invention has a basic configuration substantially the same as that of the first amplifier, and includes a
そして、第２の増幅器の特徴部分として、分配器７１と、検波器７２と、判定回路７３とを備えており、キャリア増幅器３のキャリア側最適化出力高調波処理１１′の構成が第１の増幅器とは異なっている。
As a characteristic part of the second amplifier, a
第２の増幅器の特徴部分について説明する。
分配器７１は、入力された信号を分配器２と検波器７２とに分配する。
検波器７２は、入力された信号を検波して入力電力レベルを検出する。
判定回路７３は、しきい値を記憶しており、検波器７２で検出された入力電力レベルをしきい値と比較し、比較結果に基づいてキャリア側最適化出力高調波処理回路１１′を制御する制御信号を出力する。判定回路７３は、例えばオペアンプ等を用いたコンパレータで構成される。
The characteristic part of the second amplifier will be described.
The
The
The
判定回路７３に設定されるしきい値は、必ずしもピーク増幅器６が動作し始める点でなくてもよく、第一の飽和状態と第二の飽和状態との間の値で、計算や実験に基づいて最適な値が設定されるようになっている。例えば、図４に示した電力効率特性において、第１の増幅器の効率と、従来の増幅器の効率とが交差する点（バックオフ：−４ｄＢ）付近に設定することが考えられる。
The threshold value set in the
［キャリア側最適化出力高調波処理回路１１′の構成：図１２］
第２の増幅器の特徴部分であるキャリア側最適化出力高調波処理回路１１′の構成について図１２を用いて説明する。図１２は、第２の増幅器のキャリア側最適化出力高調波処理回路１１′の回路図である。
図１２に示すように、第２の増幅器のキャリア側最適化出力高調波処理回路１１′は、第１の増幅器のキャリア側最適化出力高調波処理回路１１（図２（ａ）参照）と同様の部分として、入力端子５６と、出力端子５７と、整合回路５１と、伝送線路５２と、先端解放スタブ５３とを備えており、第２の増幅器の特徴部分として、スイッチ５９と、先端開放スタブ６０と、先端開放スタブ６１と、制御信号入力端子６４とを備えている。
[Configuration of Carrier-side Optimized Output
The configuration of the carrier-side optimized output
As shown in FIG. 12, the carrier-side optimized output
図２と同様に、伝送線路５２と先端開放スタブ５３は、周波数信号のλ／４の電気長を備えている。
尚、先端開放スタブ６０、先端開放スタブ６１、先端開放スタブ５３は、それぞれ、請求項における第１の先端開放スタブ、第２の先端開放スタブ、第３の先端開放スタブに相当している。
As in FIG. 2, the
The
先端開放スタブ６０の電気長Ｌ1は、第一の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える長さに設定されており、先端開放スタブ６１の電気長Ｌ2は、ピーク増幅器も動作する第二の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える長さに設定されている。
The electrical length L1 of the tip
つまり、第２の増幅器では、キャリア増幅器３の効率が最大となる高調波の負荷条件が、ピーク増幅器６の動作の有無によって変化することを考慮して、第一の飽和状態に合わせた高調波負荷インピーダンスを設定する先端開放スタブ６０と、第二の飽和状態においてキャリア増幅器３の効率が最大となる高調波負荷インピーダンスを設定する先端開放スタブ６１とを備え、入力電力に応じて切り替えるようにしたものである。
これにより、第一の飽和状態と第二の飽和状態のそれぞれについて、キャリア増幅器３で十分な高調波処理の効果が得られ、効率が良くなるものである。
That is, in the second amplifier, considering that the harmonic load condition that maximizes the efficiency of the
Thereby, in each of the first saturated state and the second saturated state, a sufficient harmonic processing effect can be obtained by the
また、制御信号入力端子６４は、判定回路７３からの制御信号を入力する。
スイッチ５９は、制御信号入力端子６４を介して入力される制御信号によって先端開放スタブ６０又は６１のいずれかを切り替えて伝送線路５２に接続する。
そして、接続された先端開放スタブ６０又は６１の電気長に応じた２次高調波負荷が、キャリア増幅器３に与えられるものである。
The control
The
A second harmonic load corresponding to the electrical length of the connected
［第２の増幅器の動作：図１１，図１２］
次に、第２の増幅器の特徴部分の動作について説明する。
第２の増幅器では、入力端子１から入力された信号は、分配器７１で分配され、検波器７２と分配器２に入力される。分配器２に入力された信号については第１の増幅器と同様であり、説明を省略する。
[Operation of Second Amplifier: FIGS. 11 and 12]
Next, the operation of the characteristic part of the second amplifier will be described.
In the second amplifier, the signal input from the
検波器７２に入力された信号は、検波によって入力電力レベルが検出されて判定回路７３に出力され、判定回路７３が、入力電力レベルをしきい値と比較して、しきい値よりも小さい場合には、キャリア側最適化出力高調波処理回路１１′のスイッチ５９を先端開放スタブ６０側に切り替える制御信号を出力する。
キャリア側最適化出力高調波処理回路１１′では、スイッチ５９が先端開放スタブ６０側に切り替えられ、キャリア増幅器３のみが動作している第一の飽和状態において、高調波反射によりキャリア増幅器３の効率が最大となる最適な２次高調波負荷インピーダンスとなる。
When the input power level of the signal input to the
In the carrier-side optimized output
また、判定回路７３で、入力電力レベルがしきい値以上であると判定された場合には、判定回路７３は、スイッチ５９を先端開放スタブ６１側に切り替える制御信号を出力する。
これにより、キャリア側最適化出力高調波処理回路１１′のスイッチ５９が先端開放スタブ６１側に切り替えられ、キャリア増幅器３とピーク増幅器６が共に飽和動作している第二の飽和状態において、キャリア増幅器３の効率が最大となるような最適な２次高調波負荷インピーダンスとなる。
Further, when the
Thereby, the
尚、キャリア側最適化入力高調波処理回路９と、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６は、第１の増幅器における高調波処理回路の構成（図２（ａ）又は（ｂ））と同様であり、第１の増幅器と同様に設定されている。
つまり、キャリア側最適化入力高調波処理回路９は、第一の飽和状態においてキャリア増幅器３の効率が最大となるように設定され、ピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理回路１６は、第二の飽和状態においてピーク増幅器６の出力が最適となるように設定されている。
The carrier-side optimized input
That is, the carrier-side optimized input
［第２の増幅器の電力効率特性：図１３］
第２の増幅器におけるバックオフ−電力効率特性について図１３を用いて説明する。図１３は、第２の増幅器におけるバックオフ−電力効率特性を示す説明図である。
図１３に示すように、第２の増幅器では、バックオフの大きい領域から増幅器全体の飽和出力に至るまで、全ての出力電力において通常のドハティ増幅器や高調波処理回路を備えた従来の増幅器に比べて良好な電力効率が得られている。
[Power efficiency characteristics of second amplifier: FIG. 13]
The backoff-power efficiency characteristics in the second amplifier will be described with reference to FIG. FIG. 13 is an explanatory diagram showing backoff-power efficiency characteristics in the second amplifier.
As shown in FIG. 13, in the second amplifier, compared with a conventional amplifier having a normal Doherty amplifier or a harmonic processing circuit at all output powers from the region with a large back-off to the saturated output of the entire amplifier. And good power efficiency is obtained.
第２の増幅器では、キャリア増幅器３のみが動作する第一の飽和状態ではキャリア増幅器３のみを考慮して最大の効率が得られる２次高調波負荷インピーダンスとすると共に、ピーク増幅器６も動作する領域においては基本波負荷インピーダンスが変化するため、スイッチ５９を切り替えて、第２の飽和状態でキャリア増幅器３の効率が最大となる２次高調波負荷インピーダンスとすることにより、全ての領域において従来の増幅器よりも良好な電力効率が得られるものである。
In the second amplifier, in the first saturation state in which only the
［第２の増幅器の別の構成：図１４］
次に、第２の増幅器の別の構成について図１４を用いて説明する。図１４は、第２の増幅器の別の構成を示す構成ブロック図である。
図１４に示すように、第２の増幅器の別の構成は、図１１に示した第２の増幅器と基本的な構成は同様であり、キャリア増幅器３のキャリア側最適化入力高調波処理回路９の代わりに、図１２に示したキャリア側最適化出力高調波処理回路１１′と同様の構成を備えたキャリア側最適化入力高調波処理回路９′を備え、キャリア側最適化入力高調波処理回路９′に対しても判定回路７３からの制御信号で先端開放スタブを切り替えるようになっている。
[Another configuration of the second amplifier: FIG. 14]
Next, another configuration of the second amplifier will be described with reference to FIG. FIG. 14 is a configuration block diagram showing another configuration of the second amplifier.
As shown in FIG. 14, the other configuration of the second amplifier is the same as the basic configuration of the second amplifier shown in FIG. 11, and the carrier-side optimized input
別の構成の第２の増幅器におけるキャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′の基本的な構成は、図１２に示した高調波処理回路の構成であるが、キャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′では、先端開放スタブ６０と先端開放スタブ６１の長さＬ1，Ｌ2は、それぞれ異なる長さとなっている。
The basic configuration of the carrier side optimized input harmonic processing circuit 9 'and the carrier side optimized output harmonic processing circuit 11' in the second amplifier of another configuration is the configuration of the harmonic processing circuit shown in FIG. However, in the carrier-side optimized input
そして、第２の増幅器の別の構成では、判定回路７３からの制御信号をキャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′とに入力して、増幅素子の入力側においても入力電力レベルに応じて接続する先端開放スタブを切り替え、最適な高調波負荷インピーダンスとする構成としたものである。
他の構成部分については第２の増幅器と同様である。
In another configuration of the second amplifier, the control signal from the
Other components are the same as those of the second amplifier.
そして、判定回路７３が、検波器７２で検出された入力電力レベルとしきい値とを比較して、キャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′に制御信号を出力する。しきい値は、第２の増幅器と同様の値に設定されている。
これにより、入力電力レベルがしきい値より低ければ、キャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′のスイッチ５９が先端開放スタブ６０側に切り替えられ、入力電力レベルがしきい値以上であれば、スイッチ５９が６１側に切り替えられる。
Then, the
Thereby, if the input power level is lower than the threshold value, the
第２の増幅器の別の構成では、キャリア側最適化入力高調波処理回路９′の先端開放スタブ６０，６１の長さを、それぞれ、キャリア側最適化出力高調波処理回路１１′を先端開放スタブ６０又は６１側に切り替えた場合に最大の効率が得られるように設定することにより、増幅素子の出力側でのみ切り替えを行う第２の増幅器に比べて一層効率の向上を図ることができる効果がある。
In another configuration of the second amplifier, the lengths of the open-
また、判定回路７３に、キャリア側最適化出力高調波処理回路１１′のスイッチ５９を切り替えるしきい値（第１のしきい値）に加えて、キャリア側最適化入力高調波処理回路９′のスイッチ５９を切り替えるしきい値（第２のしきい値）を備えておき、キャリア側最適化入力高調波処理回路９′とキャリア側最適化出力高調波処理回路１１′とを異なるタイミングで切り替えるようにしてもよい。
In addition to the threshold value (first threshold value) for switching the
［第２の増幅器の変形例］
また、スイッチを用いて複数の先端開放スタブを切り替えるのではなく、バリキャップダイオードと１つのスタブとを組み合わせて、検波器７２で検波した入力電力レベルに応じてバリキャップダイオードの容量を制御することにより、徐々に高調波の反射位相を制御することも可能である。この場合には、判定回路７３は検波器７２で検波した入力電力レベルに応じてバリキャップダイオードの容量を制御する制御回路となる。
[Modification of Second Amplifier]
Also, instead of switching a plurality of open-ended stubs using a switch, a varicap diode and one stub are combined to control the capacitance of the varicap diode according to the input power level detected by the
更に、第２の増幅器では２本の先端開放スタブを切り替えるようにしたが、３本以上設け、入力電力の領域をより細かく分類し、それぞれの領域に応じて最適な高調波負荷となる先端開放スタブを選択するようにしてもよい。この場合、判定回路７３に、各先端開放スタブを選択する領域に応じた複数のしきい値を設定しておくものである。
これにより、入力電力レベルの変化に応じて最適な高調波負荷を精度よく設定することができ、一層増幅器の効率を向上させることができるものである。
Furthermore, in the second amplifier, the two open-ended stubs are switched. However, three or more open-ended stubs are provided, and the input power areas are classified more finely. A stub may be selected. In this case, a plurality of threshold values are set in the
As a result, the optimum harmonic load can be accurately set according to the change of the input power level, and the efficiency of the amplifier can be further improved.
［第２の実施の形態の効果］
本発明の第２の実施の形態に係る電力増幅器によれば、ドハティ増幅器のキャリア増幅器３にキャリア側最適化出力高調波処理回路１１′と、入力電力レベルを検出する検波器７２と、検出された入力電力レベルに応じてキャリア側最適化出力高調波処理回路１１′を制御する制御信号を出力する判定回路７３を備え、キャリア側最適化出力高調波処理回路１１′が、入力端子５６と、出力端子５７と、入力端子５６と出力端子５７の間に設けられた高調波の整合回路５１と、整合回路５１と出力端子５７との間に接続された基本波の１／４波長の長さの伝送線路５２と、第一の飽和状態でキャリア増幅器３において最大の効率が得られる高調波負荷となる電気長を備えた先端開放スタブ６０と、第二の飽和状態でキャリア増幅器３において最大の効率が得られる高調波負荷となる電気長を備えた先端開放スタブ６１と、制御信号に従って先端開放スタブ６０，６１を切り替えて伝送線路５２に直列に接続するスイッチ５９と、伝送線路５２とスイッチ５９との間に接続された基本波の１／４波長の長さの先端開放スタブ５３とを備えた電力増幅器としているので、入力電力レベルに応じてキャリア増幅器３における最適な高調波負荷を切り替えて設定することができ、第一の飽和状態と第二の飽和状態の両方で良好な効率が得られ、広い出力電力レベルに亘って増幅器の効率を向上させることができる効果がある。
[Effect of the second embodiment]
According to the power amplifier of the second embodiment of the present invention, the carrier-side optimized output
また、第２の増幅器の別の構成によれば、第２の増幅器の構成に加えて、キャリア側最適化入力高調波処理回路９′にも２種類の先端開放スタブ６０，６１とスイッチ５９とを備え、判定回路７３からの制御信号によってキャリア側最適化入力高調波処理回路９′の先端開放スタブ６０又は６１を切り替えるようにしているので、入力電力レベルに応じて、増幅素子の入力側の高調波負荷を切り替えて設定することができ、一層増幅器の効率を向上させることができる効果がある。
Further, according to another configuration of the second amplifier, in addition to the configuration of the second amplifier, the carrier side optimized input
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る電力増幅器（第３の増幅器）について説明する。
第３の増幅器は、第２の増幅器と同様に、キャリア側最適化出力高調波処理回路とキャリア側最適化入力高調波処理回路に、第一の飽和状態でキャリア増幅器に最適な２次高調波負荷を与える先端開放スタブと、第二の飽和状態でキャリア増幅器に最適な２次高調波負荷を与える別の先端開放スタブとを備えたものであるが、増幅器への入力電力の代わりにキャリア増幅器のドレイン電流を検出して、それに応じて先端開放スタブを切り替えていずれかの先端開放スタブをλ／４伝送線路に接続するものであり、入力信号電力を減少させず、簡単な回路構成で入力電力レベルの変化に応じた最適な高調波負荷をキャリア増幅器に与えることができ、増幅器全体の電力効率を更に向上させるものである。
[Third Embodiment]
Next, a power amplifier (third amplifier) according to a third embodiment of the present invention will be described.
Similar to the second amplifier, the third amplifier has a carrier-side optimized output harmonic processing circuit and a carrier-side optimized input harmonic processing circuit, and a second-order harmonic optimal for the carrier amplifier in the first saturation state. An open-ended stub that provides a load and another open-ended stub that provides a second harmonic load optimal for the carrier amplifier in the second saturation state, but in place of the input power to the amplifier Is connected to the λ / 4 transmission line by switching the open-ended stubs accordingly, and the input signal power is not reduced and the input is made with a simple circuit configuration. An optimum harmonic load according to the change of the power level can be given to the carrier amplifier, and the power efficiency of the entire amplifier is further improved.
［第３の実施の形態に係る電力増幅器の構成：図１５］
第３の増幅器の構成について図１５を用いて説明する。図１５は、本発明の第３の実施の形態に係る電力増幅器の構成ブロック図である。
図１５に示すように、第３の増幅器は、基本的な構成は図１３に示した第２の増幅器の別の構成とほぼ同様であって、キャリア増幅器３にキャリア側最適化入力高調波処理回路９′と、キャリア側最適化出力高調波処理１１′とを備え、ピーク増幅器６にピーク側最適化入力高調波処理回路１４と、ピーク側最適化出力高調波処理１６を備えている。また、ノード１８の後段にλ／４変換器７４が設けられている。
[Configuration of Power Amplifier According to Third Embodiment: FIG. 15]
The configuration of the third amplifier will be described with reference to FIG. FIG. 15 is a configuration block diagram of a power amplifier according to the third embodiment of the present invention.
As shown in FIG. 15, the basic configuration of the third amplifier is substantially the same as the other configuration of the second amplifier shown in FIG. 13, and the carrier-side optimized input harmonic processing is applied to the
キャリア側最適化出力高調波処理回路１１′の構成は、図１２に示した第２の増幅器におけるキャリア側最適化出力高調波処理回路１１′の構成と同じであり、第一の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える電気長Ｌ1の先端解放スタブ６０と、第二の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える電気長Ｌ2の先端解放スタブ６１とを備えている。
また、キャリア側最適化入力高調波処理回路９′の構成もほぼ同様であり、後述する。
The configuration of the carrier-side optimized output
The configuration of the carrier side optimized input harmonic processing circuit 9 'is substantially the same, and will be described later.
そして、キャリア増幅器３の入力整合回路８にゲートバイアス電源回路８１が接続され、ピーク増幅器６の入力整合回路１３にゲートバイアス電源回路８５が接続され、それぞれ、増幅素子１０、１５にゲートバイアス電圧を印加する。
また、キャリア増幅器３とピーク増幅器６のドレイン側には、それぞれ、ドレインバイアス電源回路８３とドレインバイアス電源回路８６とが設けられ、ドレインバイアス電圧を印加する。
A gate bias
Also, a drain bias
更に、第３の増幅器の特徴部分として、キャリア増幅器３の出力整合回路１２とドレインバイアス電源回路８３との間に電流検出回路８４が設けられ、電流検出回路８４の検出電流出力側に判定回路８２が設けられている。
電流検出回路８４は、キャリア増幅器３の増幅素子１０のドレイン電流量を検出する。
Further, as a characteristic part of the third amplifier, a
The
判定回路８２には、しきい値が記憶されており、電流検出回路８４で検出されたドレイン電流量をしきい値と比較して、比較結果に基づいてキャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′を制御する制御信号を出力する。具体的には、判定回路８２は、キャリア増幅器３から見た高調波出力負荷インピーダンスを、キャリア増幅器３の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′を制御する制御信号を出力する。
The
［キャリア側最適化入力高調波処理回路９′の構成：図１６］
キャリア側最適化入力高調波処理回路９′について図１６を用いて説明する。図１６は、キャリア側最適化入力高調波処理回路９′の回路図である。
キャリア側最適化入力高調波処理回路９′は、図１２に示したキャリア側最適化出力高調波処理回路１１′とほぼ同様の構成であり、入力端子９１と、整合回路９２と、出力端子９３と、伝送線路９４と、先端解放スタブ９５と、スイッチ９６と、先端開放スタブ９７と、先端開放スタブ９８と、制御信号入力端子９９とを備えている。
整合回路９２は、増幅素子１０と入力側負荷とのインピーダンス整合をとる。
[Configuration of Carrier-side Optimized Input
The carrier side optimized input harmonic processing circuit 9 'will be described with reference to FIG. FIG. 16 is a circuit diagram of the carrier-side optimized input
The carrier-side optimized input
The matching
伝送線路９４と先端開放スタブ９５は、周波数信号のλ／４の電気長を備えている。
尚、先端開放スタブ９７、先端開放スタブ９８、先端開放スタブ９５は、それぞれ、請求項における第１の先端開放スタブ、第２の先端開放スタブ、第３の先端開放スタブに相当している。
The
The
そして、キャリア側最適化出力高調波処理回路１１′と同様に、先端開放スタブ９７の電気長Ｌ1は、キャリア増幅器３のみが動作する第一の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える長さに設定されており、先端開放スタブ９８の電気長Ｌ2は、ピーク増幅器６も動作する第二の飽和状態においてキャリア増幅器３の効率が最大となる２次高調波負荷を与える長さに設定されている。
そして、スイッチ９６が、制御信号入力端子９９からの制御信号に従って、先端解放スタブ９７又は９８のいずれかを伝送線路９４に接続する。
Similarly to the carrier-side optimized output harmonic processing circuit 11 ', the electrical length L1 of the open-ended
Then, the
［入力信号電力とドレイン電流：図１７］
次に、入力信号電力とドレイン電流との関係について図１７を用いて説明する。図１７は、入力信号電力と電流検出回路８４に流れるドレイン電流との関係を示す模式説明図である。
図１７に示すように、増幅器の入力信号電力が増加すると、ドレイン電流も増加する特性を備えている。そこで、第２の増幅器で用いた入力電力のしきい値に対応するキャリア増幅器３のドレイン電流量をドレイン電流のしきい値として設定することにより、ドレイン電流の検出で第２の増幅器と同様の入力電力レベルに応じた高調波負荷の制御を行うことができるものである。
第３の増幅器においては、判定回路８２に当該ドレイン電流のしきい値が設定されている。
[Input signal power and drain current: FIG. 17]
Next, the relationship between input signal power and drain current will be described with reference to FIG. FIG. 17 is a schematic explanatory diagram showing the relationship between the input signal power and the drain current flowing in the
As shown in FIG. 17, the drain current also increases as the input signal power of the amplifier increases. Therefore, by setting the drain current amount of the
In the third amplifier, the threshold value of the drain current is set in the
［電流検出回路８４：図１８］
次に、電流検出回路８４について図１８を用いて説明する。図１８は、電流検出回路８４の構成例を示す回路図である。
図１８に示すように、電流検出回路８４は、入力端子１００と、抵抗１０１と、差動増幅器１０２と、電位差出力端子１０３と、出力端子１０４とを備えている。
そして、上記構成の電流検出回路８４においては、入力端子１００から入力されたドレイン電流は、抵抗１０１を通って出力端子１０４からキャリア増幅器３に出力される。その際、低い抵抗値を持つ抵抗１０１の両端の電位差を検出し、差動増幅器１０２で増幅して、電位差出力端子１０３から判定回路８２に出力される。検出される電位差は、ドレイン電流の大きさに対応している。
[Current detection circuit 84: FIG. 18]
Next, the
As shown in FIG. 18, the
In the
このように、第３の増幅器では、ドレイン電流を検出することにより、入力信号電力を直接検波しないため、入力信号電力を減少させることがないものである。また、入力信号電力検出のための高周波回路を必要としないため、簡単な回路構成で実現でき、コストを低減できるものである。 Thus, in the third amplifier, the input signal power is not directly detected by detecting the drain current, and therefore the input signal power is not reduced. Further, since a high-frequency circuit for detecting input signal power is not required, the circuit can be realized with a simple circuit configuration and the cost can be reduced.
［第３の増幅器の動作：図１５］
次に、第３の増幅器の動作について図１５、図１２、図１６を用いて説明する。
第３の増幅器では、入力端子１に入力された信号は、分配器２で分配され、キャリア増幅器３とピーク増幅器６とに入力される。基本的な動作は第１の増幅器と同様であるため、ここでは省略する。
そして、第３の増幅器の特徴として、電流検出回路８４が、キャリア増幅器３のドレイン電流量を検出して、判定回路８２に出力する。判定回路８２は、入力されたドレイン電流量としきい値とを比較して、検出されたしきい値がしきい値よりも小さい場合には、キャリア側最適化出力高調波処理回路１１′に対して、スイッチ５９を先端開放スタブ６０側に切り替える制御信号を出力すると共に、キャリア側最適化入力高調波処理回路９′に対して、スイッチ９６を先端開放スタブ９７側に切り替える制御信号を出力する。
[Operation of Third Amplifier: FIG. 15]
Next, the operation of the third amplifier will be described with reference to FIGS. 15, 12, and 16. FIG.
In the third amplifier, the signal input to the
As a feature of the third amplifier, the
これにより、キャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′では、キャリア増幅器３のみが動作している第一の飽和状態において、高調波反射によりキャリア増幅器３の効率が最大となる最適な２次高調波負荷インピーダンスとなる。
As a result, in the carrier side optimized output
また、判定回路８２は、検出されたドレイン電流量がしきい値よりも大きいと判定した場合には、キャリア側最適化出力高調波処理回路１１′に対して、スイッチ５９を先端開放スタブ６１側に切り替える制御信号を出力すると共に、キャリア側最適化入力高調波処理回路９′に対して、スイッチ９６を先端開放スタブ９８側に切り替える制御信号を出力する。
これにより、キャリア増幅器３とピーク増幅器６が共に飽和動作している第二の飽和状態において、キャリア増幅器３の効率が最大となるような最適な２次高調波負荷インピーダンスとなる。
Further, when the
As a result, in the second saturation state in which both the
［第３の増幅器の別の構成：図１９］
次に、第３の増幅器の別の構成について図１９を用いて説明する。図１９は、第３の増幅器の別の構成を示す構成ブロック図である。
別の構成の第３の増幅器は、キャリア増幅器３のドレイン電流を検出する代わりに、ピーク増幅器６のドレイン電流を検出して、キャリア増幅器３の高調波負荷の制御を行うものである。
[Another configuration of the third amplifier: FIG. 19]
Next, another configuration of the third amplifier will be described with reference to FIG. FIG. 19 is a configuration block diagram showing another configuration of the third amplifier.
A third amplifier having a different configuration detects the drain current of the
図１９に示すように、別の構成の第３の増幅器の基本的な構成は、図１５に示した第３の増幅器と同様であるが、電流検出回路８４′が、キャリア増幅器３側ではなく、ピーク増幅器６のドレイン側に設けられている。
また、図１５に示した第３の増幅器における判定回路８２の代わりに判定回路８２′が設けられている。
As shown in FIG. 19, the basic configuration of the third amplifier of another configuration is the same as that of the third amplifier shown in FIG. 15, but the
Further, a determination circuit 82 'is provided instead of the
電流検出回路８４′は、ピーク増幅器６の増幅素子１５のドレイン電流量を検出する。
判定回路８２′は、検出されたドレイン電流量と予め記憶されているしきい値とを比較して、比較結果に基づいて、キャリア側最適化出力高調波処理回路１１′とキャリア側最適化入力高調波処理回路９′とを制御する制御信号を出力し、ドレイン電流量に応じてスイッチを適切な先端解放スタブに接続させる。
The
The determination circuit 82 'compares the detected drain current amount with a threshold value stored in advance, and based on the comparison result, the carrier-side optimized output harmonic processing circuit 11' and the carrier-side optimized input A control signal for controlling the harmonic processing circuit 9 'is output, and the switch is connected to an appropriate tip release stub according to the drain current amount.
具体的には、判定回路８２′は、入力されたドレイン電流量としきい値とを比較して、検出されたドレイン電流量がしきい値よりも小さい場合には、キャリア側最適化出力高調波処理回路１１′に対して、スイッチ５９を先端開放スタブ６０側に切り替える制御信号を出力すると共に、キャリア側最適化入力高調波処理回路９′に対して、スイッチ９６を先端開放スタブ９７側に切り替える制御信号を出力する。これにより、ピーク増幅器６′がほとんど動作していない第一の飽和状態において、高調波反射によりキャリア増幅器３の効率が最大となる最適な２次高調波負荷インピーダンスを与えることができるものである。
Specifically, the
また、判定回路８２′は、検出されたドレイン電流量がしきい値よりも大きい場合には、キャリア側最適化出力高調波処理回路１１′に対して、スイッチ５９を先端開放スタブ６１側に切り替える制御信号を出力すると共に、キャリア側最適化入力高調波処理回路９′に対して、スイッチ９６を先端開放スタブ９８側に切り替える制御信号を出力する。これにより、キャリア増幅器３とピーク増幅器６とが両方動作している第二の飽和状態において、キャリア増幅器３の効率が最大となる最適な２次高調波インピーダンスとすることがができるものである。
When the detected drain current amount is larger than the threshold value, the
［第３の増幅器の別の構成におけるドレイン電流：図２０］
次に、第３の増幅器の別の構成におけるドレイン電流について図２０を用いて説明する。図２０は、入力信号電力と電流検出回路８４′に流れるドレイン電流との関係を示す模式説明図である。
図２０に示すように、ピーク増幅器６は、Ｂ級又はＣ級にバイアスされているため、ＡＢ級にバイアスされているキャリア増幅器３とは入力信号電力とドレイン電流の関係は異なるものとなる。
つまり、電流検出回路８４′においては、入力信号電力が小さい状態では増幅素子１５のドレイン電流は流れず、入力信号電力が一定の値を超えるとドレイン電流は急激に増加する。
[Drain current in another configuration of the third amplifier: FIG. 20]
Next, a drain current in another configuration of the third amplifier will be described with reference to FIG. FIG. 20 is a schematic explanatory diagram showing the relationship between the input signal power and the drain current flowing in the
As shown in FIG. 20, since the
That is, in the
そして、第３の増幅器の別の構成では、第２の増幅器で用いた入力電力のしきい値に対応するピーク増幅器６のドレイン電流の値をドレイン電流しきい値として判定回路８２′に設定しておくことにより、ピーク増幅器６のドレイン電流を用いても入力電力レベルに応じた高調波負荷の制御を行うことができるものである。
In another configuration of the third amplifier, the value of the drain current of the
［第３の増幅器の変形例］
また、第２の増幅器の変形例と同様に、第３の増幅器の変形例として、スイッチを用いて複数の先端開放スタブを切り替える代わりに、バリキャップダイオードと１つのスタブとを組み合わせて、電流検出回路８４，８４′で検出したドレイン電流量に応じてバリキャップダイオードの容量を制御することにより、徐々に高調波の反射位相を制御することも可能である。この場合には、判定回路８２，８２′は、電流検出回路８４，８４′で検出したドレイン電流量に応じてバリキャップダイオードの容量を制御する制御回路となる。
[Modification of third amplifier]
Similarly to the modification of the second amplifier, as a modification of the third amplifier, instead of switching a plurality of open-ended stubs using a switch, a varicap diode and one stub are combined to detect current. By controlling the capacitance of the varicap diode according to the amount of drain current detected by the
更に、第３の増幅器のキャリア側最適化出力高調波処理回路１１′，キャリア側最適化入力高調波処理回路９′では２本の先端開放スタブを切り替えるようにしたが、３本以上設け、入力電力の領域をより細かく分類し、それぞれの領域に応じて最適な高調波負荷となる先端開放スタブを選択するようにしてもよい。この場合、判定回路８２，８２′に、各先端開放スタブを選択する領域に応じた複数のしきい値を設定しておくものである。
これにより、入力電力レベルの変化に応じて最適な高調波負荷を精度よく設定することができ、一層増幅器の効率を向上させることができるものである。
Furthermore, in the carrier-side optimized output
As a result, the optimum harmonic load can be accurately set according to the change of the input power level, and the efficiency of the amplifier can be further improved.
［第３の実施の形態の効果］
本発明の第３の実施の形態に係る電力増幅器によれば、ドハティ増幅器のキャリア増幅器３にキャリア側最適化出力高調波処理回路１１′とキャリア側最適化入力高調波処理回路９′と、キャリア増幅器３のドレイン電流量を検出する電流検出回路８４と、検出されたドレイン電流量に応じてキャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′とを制御する制御信号を出力する判定回路８２を備え、キャリア側最適化出力高調波処理回路１１′が、判定回路８２からの制御信号に従って先端解放スタブ６０又は６１を切り替えて接続し、キャリア側最適化入力高調波処理回路９′が、判定回路８２からの制御信号に従って先端解放スタブ９７又は９８を切り替えて接続する電力増幅器としているので、判定回路８２におけるキャリア増幅器３のドレイン電流量のしきい値を入力電力レベルに応じて設定しておくことにより、入力電力レベルに応じてキャリア増幅器３における最適な高調波負荷を切り替えて設定することができ、第一の飽和状態と第二の飽和状態の両方において良好な効率が得られ、広い出力電力レベルに亘って増幅器の効率を向上させることができ、更に、簡易な回路構成で入力信号電力を低減させずに高調波負荷を制御できる効果がある。
[Effect of the third embodiment]
According to the power amplifier of the third embodiment of the present invention, the
また、第３の増幅器の別の構成によれば、ピーク増幅器６のドレイン電流量を検出する電流検出回路８４′と、検出されたドレイン電流量に応じてキャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′とを制御する制御信号を出力する判定回路８２′を備え、キャリア側最適化出力高調波処理回路１１′及びキャリア側最適化入力高調波処理回路９′が、判定回路８２′からの制御信号に従って適切な先端解放スタブに接続を切り替える電力増幅器としているので、判定回路８２′におけるピーク増幅器３のドレイン電流量のしきい値を入力電力レベルに応じて設定しておくことにより、入力電力レベルに応じてキャリア増幅器３における最適な高調波負荷を切り替えて設定することができ、第一の飽和状態と第二の飽和状態の両方において良好な効率が得られ、広い出力電力レベルに亘って増幅器の効率を向上させることができ、更に、簡易な回路構成で入力信号電力を低減させずに高調波負荷を制御できる効果がある。
Further, according to another configuration of the third amplifier, a
本発明は、高調波処理を利用してバックオフの大きい領域における電力変換効率を向上させることができる電力増幅器に適している。 The present invention is suitable for a power amplifier that can improve power conversion efficiency in a region with a large back-off using harmonic processing.
１，１９，３７...入力端子、 ２，２０，３８...分配器、 ３，２１，３９...キャリア増幅器、 ４，２２，４０...位相調整回路、 ５，２３...インピーダンス変換器、 ６，２４...ピーク増幅器、 ７，２５，４３...出力負荷、 ８，２６，３１，４４，４７...入力整合回路、 ９，９′...キャリア側最適化入力高調波処理回路、 １０，３０，３５，４５，４８...増幅素子、 １１，１１′...キャリア側最適化出力高調波処理回路、 １２，４６，４９...出力整合回路、 １３，２６，３１...入力整合回路、 １４...ピーク側最適化入力高調波処理回路、 １５，２８，３３...増幅素子、 １６...ピーク側最適化出力高調波処理回路、 １７...出力整合回路、 １８，５０...ノード、 ２７，２９，３２，３４...高調波処理回路、 ４１...λ／４変換器、 ５１，５５...整合回路、 ５２...伝送線路、 ５３，６０，６１...先端開放スタブ、 ５６...入力端子、 ５７...出力端子、 ５９...スイッチ、 ６４...制御信号入力端子、 ７１...分配器、 ７２...検波器、 ７３...判定回路、 ２１...伝送線路、 ２２...先端開放スタブ、 ２３...先端開放スタブ、 ２４...出力側基本波整合・２次高調波反射回路、 ２５...整合回路、 ８１，８５...ゲートバイアス電源回路、 ８２，８２′...判定回路、 ８３，８６...ドレインバイアス電源回路、 ８４，８４′...電流検出回路、 １００...入力端子、 １０１...抵抗、 １０２...差動増幅器、 １０３...電位差出力端子、 １０４...出力端子
1, 19, 37 ... input terminal, 2, 20, 38 ... distributor, 3, 21, 39 ... carrier amplifier, 4, 22, 40 ... phase adjustment circuit, 5, 23 .. Impedance converter, 6, 24 ... Peak amplifier, 7, 25, 43 ... Output load, 8, 26, 31, 44, 47 ... Input matching circuit, 9, 9 '... Carrier side Optimized input harmonic processing circuit, 10, 30, 35, 45, 48 ... amplifying element, 11, 11 '... Carrier side optimized output harmonic processing circuit, 12, 46, 49 ... Output matching Circuit, 13, 26, 31 ... input matching circuit, 14 ... peak side optimized input harmonic processing circuit, 15, 28, 33 ... amplifying element, 16 ... peak side optimized output harmonic Processing circuit, 17 ... Output matching circuit, 18, 50 ... Node, 27, 29, 32, 34 ... Harmonic processing circuit, 41 ... λ / 4
Claims (3)
Ｂ級又はＣ級で動作する第２の増幅素子を有するピーク増幅器とを備え、
前記キャリア増幅器と前記ピーク増幅器の出力を合成して出力するドハティ増幅器を有する電力増幅器であって、
前記キャリア増幅器に、高調波を反射し、前記第１の増幅素子から見た高調波出力負荷インピーダンスを、キャリア増幅器のみが動作して飽和する第１の飽和状態において前記キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとしたキャリア側高調波処理回路を備え、
前記ピーク増幅器に、高調波を反射し、前記第２の増幅素子から見た高調波出力負荷インピーダンスを、前記キャリア増幅器と前記ピーク増幅器とが共に飽和状態となる第２の飽和状態において、前記ピーク増幅器の効率が最大となる高調波出力負荷インピーダンスとするピーク側高調波処理回路を備えたことを特徴とする電力増幅器。 A carrier amplifier having a first amplifying element operating in class AB;
A peak amplifier having a second amplifying element operating in class B or C,
A power amplifier having a Doherty amplifier that combines and outputs the outputs of the carrier amplifier and the peak amplifier,
The carrier amplifier has a maximum efficiency in a first saturation state where only the carrier amplifier operates and saturates the harmonic output load impedance viewed from the first amplifying element by reflecting harmonics to the carrier amplifier. It has a carrier-side harmonic processing circuit with a harmonic output load impedance
The harmonic output is reflected to the peak amplifier, and the harmonic output load impedance viewed from the second amplifying element is measured in the second saturation state where both the carrier amplifier and the peak amplifier are saturated. A power amplifier comprising a peak-side harmonic processing circuit having a harmonic output load impedance that maximizes the efficiency of the amplifier.
前記検波器で検出された入力電力レベルに応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、
前記判定回路が、前記キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、
前記キャリア側高調波処理回路が、前記判定回路から出力される制御信号に従って、前記キャリア増幅器から見た高調波出力負荷インピーダンスを変化させることを特徴とする請求項１記載の電力増幅器。 A detector to detect the input power level;
A determination circuit that outputs a control signal for controlling the harmonic processing circuit according to the input power level detected by the detector;
The determination circuit outputs a control signal for controlling the carrier side harmonic processing circuit so that the harmonic output load impedance seen from the carrier amplifier is a harmonic output load impedance that maximizes the efficiency of the carrier amplifier,
The power amplifier according to claim 1, wherein the carrier-side harmonic processing circuit changes a harmonic output load impedance viewed from the carrier amplifier according to a control signal output from the determination circuit.
前記電流検出器で検出されたドレイン電流量に応じて高調波処理回路を制御する制御信号を出力する判定回路とを備え、
前記判定回路が、前記キャリア増幅器から見た高調波出力負荷インピーダンスを、キャリア増幅器の効率が最大となる高調波出力負荷インピーダンスとするようにキャリア側高調波処理回路を制御する制御信号を出力し、
前記キャリア側高調波処理回路が、前記判定回路から出力される制御信号に従って、前記キャリア増幅器から見た高調波出力負荷インピーダンスを変化させることを特徴とする請求項１記載の電力増幅器。 A current detector for detecting the drain current amount of the carrier amplifier or the peak amplifier; and
A determination circuit that outputs a control signal for controlling the harmonic processing circuit according to the drain current amount detected by the current detector;
The determination circuit outputs a control signal for controlling the carrier side harmonic processing circuit so that the harmonic output load impedance seen from the carrier amplifier is a harmonic output load impedance that maximizes the efficiency of the carrier amplifier,
The power amplifier according to claim 1, wherein the carrier-side harmonic processing circuit changes a harmonic output load impedance viewed from the carrier amplifier according to a control signal output from the determination circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011019679A JP5593246B2 (en) | 2010-04-01 | 2011-02-01 | Power amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010084835 | 2010-04-01 | ||
| JP2010084835 | 2010-04-01 | ||
| JP2011019679A JP5593246B2 (en) | 2010-04-01 | 2011-02-01 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011229122A JP2011229122A (en) | 2011-11-10 |
| JP5593246B2 true JP5593246B2 (en) | 2014-09-17 |
Family
ID=45043932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011019679A Active JP5593246B2 (en) | 2010-04-01 | 2011-02-01 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5593246B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015149627A (en) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | High frequency semiconductor amplifier |
| JP6904506B2 (en) * | 2016-10-27 | 2021-07-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Doherty type amplifier |
| CN111213319B (en) * | 2017-10-19 | 2024-03-22 | 瑞典爱立信有限公司 | Doherty power amplifier, control method and device |
| DE112018007483T5 (en) * | 2018-04-16 | 2020-12-31 | Mitsubishi Electric Corporation | High frequency power amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344255A (en) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | High-frequency power amplifier |
| JP4536468B2 (en) * | 2004-09-21 | 2010-09-01 | パナソニック株式会社 | Class E amplifier and EER modulation amplifier |
| KR20090071834A (en) * | 2007-12-28 | 2009-07-02 | 성균관대학교산학협력단 | Harmonic turned doherty amplifier |
-
2011
- 2011-02-01 JP JP2011019679A patent/JP5593246B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011229122A (en) | 2011-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4792273B2 (en) | amplifier | |
| US8618883B2 (en) | N-way doherty distributed power amplifier with power tracking | |
| EP1912328B1 (en) | Highly efficient amplifier | |
| US7786797B2 (en) | Amplifying apparatus | |
| JP5243192B2 (en) | amplifier | |
| JP5720545B2 (en) | Power amplifier | |
| JP5338262B2 (en) | Power amplifier and amplification method thereof | |
| KR101731321B1 (en) | Apparatus and method for improving performance in doherty amplifier | |
| CN109660212B (en) | 3-path Doherty power amplifier adopting reactance compensation to expand bandwidth | |
| KR101325158B1 (en) | Multy-Mode Dogerty Power Amplifier | |
| US8400216B2 (en) | 3-way Doherty power amplifier using driving amplifier | |
| KR100957417B1 (en) | Apparatus for power amplification using switching structure in a wireless communication system and thereof control method | |
| US9197465B2 (en) | Apparatus and method for a digital transmitter architecture with outphasing power amplifier | |
| JP5593246B2 (en) | Power amplifier | |
| CN103178785B (en) | A kind of Novel Doherty power amplifier | |
| JP5426434B2 (en) | Transceiver module | |
| JP2008125044A (en) | Amplifier | |
| CN109921750B (en) | Broadband power amplifier based on active load modulation and design method thereof | |
| US20210091733A1 (en) | Feedback-based power supply for radio-frequency power amplifier | |
| JP4541113B2 (en) | Doherty amplifier | |
| JP2013192135A (en) | Doherty amplifier | |
| JP5965618B2 (en) | Power amplifier | |
| JP5921482B2 (en) | Doherty amplifier | |
| JP2010193152A (en) | High-frequency amplifier and amplifying method | |
| Kim et al. | Efficiency enhanced amplifier using a digitally-controlled dynamic bias switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5593246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |