JP5587133B2 - High-side switch circuit, interface circuit, and electronic equipment - Google Patents
High-side switch circuit, interface circuit, and electronic equipment Download PDFInfo
- Publication number
- JP5587133B2 JP5587133B2 JP2010237265A JP2010237265A JP5587133B2 JP 5587133 B2 JP5587133 B2 JP 5587133B2 JP 2010237265 A JP2010237265 A JP 2010237265A JP 2010237265 A JP2010237265 A JP 2010237265A JP 5587133 B2 JP5587133 B2 JP 5587133B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- current
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 65
- 230000008859 change Effects 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 230000004044 response Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、ハイサイドスイッチ回路、そのハイサイドスイッチ回路を備えるインターフェイス回路、およびそのインターフェイス回路を備える電子機器に関する。 The present invention relates to a high-side switch circuit, an interface circuit including the high-side switch circuit, and an electronic device including the interface circuit.
電源と負荷との間に接続されるスイッチは、一般にハイサイドスイッチと呼ばれる。たとえば配線の短絡あるいは負荷の故障などによって、ハイサイドスイッチに流れる電流が過大になった場合には、ハイサイドスイッチが故障することがある。このため、ハイサイドスイッチと、ハイサイドスイッチを過電流から保護するための保護回路とを備えるハイサイドスイッチ回路が提案されている。 A switch connected between a power supply and a load is generally called a high side switch. For example, if the current flowing through the high-side switch becomes excessive due to a short circuit in the wiring or a load failure, the high-side switch may fail. For this reason, a high side switch circuit including a high side switch and a protection circuit for protecting the high side switch from overcurrent has been proposed.
たとえば、実開平7−11031号公報(特許文献1)は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)をハイサイドスイッチに利用した半導体ハイサイドスイッチ、およびそのハイサイドスイッチの過電流保護検出装置を開示する。具体的には、過電流保護検出装置は、MOSFETの一方の端子に接続されて基準電圧を発生させる基準電圧発生回路と、基準電圧発生回路の出力端子およびMOSFETの他方の端子に接続された比較器とを備える。比較器は、MOSFETのオン電圧と基準電圧とを比較することによって、MOSFETの過電流状態を検出する。 For example, Japanese Utility Model Publication No. 7-11031 (Patent Document 1) discloses a semiconductor high-side switch using a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as a high-side switch, and an overcurrent protection detection device for the high-side switch. To do. Specifically, the overcurrent protection detection device includes a reference voltage generating circuit that is connected to one terminal of a MOSFET to generate a reference voltage, and a comparison that is connected to the output terminal of the reference voltage generating circuit and the other terminal of the MOSFET. With a vessel. The comparator detects the overcurrent state of the MOSFET by comparing the on-voltage of the MOSFET with a reference voltage.
特許文献1においては、MOSFETの過電流状態を検出することは記載されている。しかし、特許文献1には、過電流が検出されたときの半導体ハイサイドスイッチの保護について具体的に記載されていない。さらに、半導体ハイサイドスイッチに過電流が流れた場合、その半導体ハイサイドスイッチに接続された負荷および電源等の回路の保護も考慮する必要がある。しかし、特許文献1は、このような課題を解決するための具体的な構成について説明していない。
本発明の目的は、ハイサイドスイッチの過電流が検出された場合に、ハイサイドスイッチだけでなくハイサイドスイッチに接続される回路を保護することが可能なハイサイドスイッチ回路、および、そのハイサイドスイッチ回路を含む装置を提供することである。 An object of the present invention is to provide a high-side switch circuit capable of protecting not only the high-side switch but also a circuit connected to the high-side switch when an overcurrent of the high-side switch is detected, and the high side An apparatus is provided that includes a switch circuit.
本発明のある局面において、ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、入力端子と出力端子との間に電気的に接続されるトランジスタと、トランジスタに過電流が流れたことを検出する過電流検出部と、電流制限回路とを備える。電流制限回路は、過電流検出部によって過電流が検出された場合に、トランジスタの制御電圧を、トランジスタを完全オン状態にするための第1の電圧から、トランジスタを不完全オン状態にするための第2の電圧まで低下させて、トランジスタに流れる電流を制限する。電流制限回路は、トランジスタの制御電極に並列に接続されて、制御電圧を低下させる第1および第2の降圧回路を含む。第1の降圧回路は、制御電圧を、第1の電圧から、第1の電圧と第2の電圧との間の第3の電圧まで、第1の時間変化率で低下させる。第2の降圧回路は、制御電圧が第3の電圧に達した後に、制御電圧を第3の電圧から第2の電圧まで第2の時間変化率で低下させる。第1の時間変化率は、第2の時間変化率よりも大きい。 In one aspect of the present invention, the high-side switch circuit is electrically connected between an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, and the input terminal and the output terminal. And an overcurrent detector for detecting that an overcurrent has flowed through the transistor, and a current limiting circuit. When an overcurrent is detected by the overcurrent detection unit, the current limiting circuit changes the control voltage of the transistor from the first voltage for completely turning on the transistor to turning the transistor incompletely on. The current flowing through the transistor is limited by reducing the voltage to the second voltage. The current limiting circuit includes first and second step-down circuits that are connected in parallel to the control electrode of the transistor and reduce the control voltage. The first step-down circuit lowers the control voltage from the first voltage to a third voltage between the first voltage and the second voltage at a first time change rate. The second step-down circuit decreases the control voltage from the third voltage to the second voltage at the second time change rate after the control voltage reaches the third voltage. The first time change rate is larger than the second time change rate.
好ましくは、ハイサイドスイッチ回路は、チャージポンプをさらに備える。チャージポンプは、入力端子に印加される電圧を昇圧して、第1の電圧をトランジスタの制御電極に印加する一方、過電流検出部の出力により停止する。第1の降圧回路は、第1のスイッチと、定電圧回路とを含む。第1のスイッチは、接地ノードおよびトランジスタの制御電極の少なくとも一方に接続されて、過電流検出部の出力に応じてオンする。定電圧回路は、第1のスイッチを介して接地ノードとトランジスタの制御電極との間に電気的に接続されることにより、制御電極に第3の電圧を印加する。第2の降圧回路は、チャージポンプと制御電極との接続点から接地ノードに向けて電流を流すための抵抗素子と、第2のスイッチとを含む。第2のスイッチは、過電流検出部の出力によりオンして、接続点から抵抗素子を介して接地ノードに至るまでの電流経路を形成する第2のスイッチとを含む。 Preferably, the high side switch circuit further includes a charge pump. The charge pump boosts the voltage applied to the input terminal, applies the first voltage to the control electrode of the transistor, and stops by the output of the overcurrent detection unit. The first step-down circuit includes a first switch and a constant voltage circuit. The first switch is connected to at least one of the ground node and the control electrode of the transistor and is turned on according to the output of the overcurrent detection unit. The constant voltage circuit applies a third voltage to the control electrode by being electrically connected between the ground node and the control electrode of the transistor via the first switch. The second step-down circuit includes a resistance element for allowing a current to flow from a connection point between the charge pump and the control electrode toward the ground node, and a second switch. The second switch includes a second switch that is turned on by the output of the overcurrent detection unit and forms a current path from the connection point to the ground node via the resistance element.
好ましくは、定電圧回路は、少なくとも1つのダイオードを含む。少なくとも1つのダイオードは、トランジスタの制御電極から接地ノードに向かう向きに順方向電流を流すように配置される。 Preferably, the constant voltage circuit includes at least one diode. The at least one diode is arranged to pass a forward current in a direction from the control electrode of the transistor toward the ground node.
好ましくは、定電圧回路は、少なくとも1つのダイオード接続されたトランジスタを含む。少なくとも1つのダイオード接続されたトランジスタは、トランジスタの制御電極から接地ノードに向かう向きに順方向電流を流すように配置される。 Preferably, the constant voltage circuit includes at least one diode-connected transistor. The at least one diode-connected transistor is arranged to pass a forward current in a direction from the control electrode of the transistor toward the ground node.
本発明の他の局面に係るインターフェイス回路は、電源から負荷に電流を供給するためのインターフェイス回路である。インターフェイス回路は、回路基板と、回路基板に実装されるハイサイドスイッチ回路とを備える。ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、入力端子と出力端子との間に電気的に接続されるトランジスタと、トランジスタに過電流が流れたことを検出する過電流検出部と、電流制限回路とを含む。電流制限回路は、過電流検出部によって過電流が検出された場合に、トランジスタの制御電圧を、トランジスタを完全オン状態にするための第1の電圧から、トランジスタを不完全オン状態にするための第2の電圧まで低下させて、トランジスタに流れる電流を制限する。電流制限回路は、トランジスタの制御電極に並列に接続されて、制御電圧を低下させる第1および第2の降圧回路を含む。第1の降圧回路は、制御電圧を、第1の電圧から、第1の電圧と第2の電圧との間の第3の電圧まで、第1の時間変化率で低下させる。第2の降圧回路は、制御電圧が第3の電圧に達した後に、制御電圧を第3の電圧から第2の電圧まで第2の時間変化率で低下させる。第1の時間変化率は、第2の時間変化率よりも大きい。 An interface circuit according to another aspect of the present invention is an interface circuit for supplying a current from a power supply to a load. The interface circuit includes a circuit board and a high side switch circuit mounted on the circuit board. The high side switch circuit includes an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, a transistor electrically connected between the input terminal and the output terminal, An overcurrent detection unit that detects that an overcurrent has flowed through the transistor, and a current limiting circuit are included. When an overcurrent is detected by the overcurrent detection unit, the current limiting circuit changes the control voltage of the transistor from the first voltage for completely turning on the transistor to turning the transistor incompletely on. The current flowing through the transistor is limited by reducing the voltage to the second voltage. The current limiting circuit includes first and second step-down circuits that are connected in parallel to the control electrode of the transistor and reduce the control voltage. The first step-down circuit lowers the control voltage from the first voltage to a third voltage between the first voltage and the second voltage at a first time change rate. The second step-down circuit decreases the control voltage from the third voltage to the second voltage at the second time change rate after the control voltage reaches the third voltage. The first time change rate is larger than the second time change rate.
本発明のさらに他の局面に係る電子機器は、負荷に電流を供給するための電源と、電源と負荷とを接続するためのインターフェイス回路とを備える。インターフェイス回路は、回路基板と、回路基板に実装されるハイサイドスイッチ回路とを含む。ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、入力端子と出力端子との間に電気的に接続されるトランジスタと、トランジスタに過電流が流れたことを検出する過電流検出部と、電流制限回路とを含む。電流制限回路は、過電流検出部によって過電流が検出された場合に、トランジスタの制御電圧を、トランジスタを完全オン状態にするための第1の電圧から、トランジスタを不完全オン状態にするための第2の電圧まで低下させて、トランジスタに流れる電流を制限する。電流制限回路は、トランジスタの制御電極に並列に接続されて、制御電圧を低下させる第1および第2の降圧回路を含む。第1の降圧回路は、制御電圧を、第1の電圧から、第1の電圧と第2の電圧との間の第3の電圧まで、第1の時間変化率で低下させる。第2の降圧回路は、制御電圧が第3の電圧に達した後に、制御電圧を第3の電圧から第2の電圧まで第2の時間変化率で低下させる。第1の時間変化率は、第2の時間変化率よりも大きい。 An electronic device according to still another aspect of the present invention includes a power source for supplying a current to a load, and an interface circuit for connecting the power source and the load. The interface circuit includes a circuit board and a high side switch circuit mounted on the circuit board. The high side switch circuit includes an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, a transistor electrically connected between the input terminal and the output terminal, An overcurrent detection unit that detects that an overcurrent has flowed through the transistor, and a current limiting circuit are included. When an overcurrent is detected by the overcurrent detection unit, the current limiting circuit changes the control voltage of the transistor from the first voltage for completely turning on the transistor to turning the transistor incompletely on. The current flowing through the transistor is limited by reducing the voltage to the second voltage. The current limiting circuit includes first and second step-down circuits that are connected in parallel to the control electrode of the transistor and reduce the control voltage. The first step-down circuit lowers the control voltage from the first voltage to a third voltage between the first voltage and the second voltage at a first time change rate. The second step-down circuit decreases the control voltage from the third voltage to the second voltage at the second time change rate after the control voltage reaches the third voltage. The first time change rate is larger than the second time change rate.
本発明によれば、ハイサイドスイッチの過電流が検出された場合に、ハイサイドスイッチだけでなくハイサイドスイッチに接続される回路を保護することができる。 According to the present invention, when an overcurrent of the high side switch is detected, not only the high side switch but also a circuit connected to the high side switch can be protected.
以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
図1は、本発明の実施の形態に係るハイサイドスイッチ回路を備える電子機器の概略ブロック図である。 FIG. 1 is a schematic block diagram of an electronic device including a high-side switch circuit according to an embodiment of the present invention.
図1を参照して、電子機器100は、メイン電源1と、サブ電源2と、処理ブロック3と、インターフェイス回路4とを備える。メイン電源1は、サブ電源2および処理ブロック3に電源電圧を供給する。サブ電源2はメイン電源1から電源電圧を受けるとともに、その電圧から、インターフェイス回路4に供給される電源電圧(たとえばDC5V)を生成する。処理ブロック3は、電子機器100の本体部である。処理ブロック3はメイン電源1から供給される電源電圧によって、所定の処理を実行する。
Referring to FIG. 1,
インターフェイス回路4は、負荷200に接続されるとともに、サブ電源2から出力された電源電圧を負荷200に供給する。インターフェイス回路4は、回路基板5と、制御回路6と、ハイサイドスイッチ回路10とを含む。制御回路6およびハイサイドスイッチ回路10は回路基板5に実装される。
The
ハイサイドスイッチ回路10はサブ電源2と負荷200との間に接続される。制御回路6は、ハイサイドスイッチ回路10から出力される信号に基づいてハイサイドスイッチ回路10を制御する。これによりインターフェイス回路4の電源管理が実現される。
The high
インターフェイス回路4は、たとえばUSB(Universal Serial Bus)規格に準じたインターフェイス回路である。しかしながらインターフェイス回路4の規格は特に限定されるものではない。同じく、電子機器100は、たとえばPC(personal computer)、プリンタ、テレビ、オーディオ機器等であるが、これらに特に限定されるものではない。
The
この実施の形態では、ハイサイドスイッチ回路10は、半導体集積回路(IC)によって実現される。ハイサイドスイッチ回路10は、入力端子(IN)11と、出力端子(OUT)12と、過電流モニタ端子(OC)13と、イネーブル端子(EN)14と、MOSトランジスタ15と、ゲート制御部16と、過電流検出部20とを備える。
In this embodiment, the high
入力端子11は、サブ電源2から出力される電流を受けるための端子である。出力端子12は、負荷200に電流を供給するための端子である。
The input terminal 11 is a terminal for receiving a current output from the
MOSトランジスタ15は、入力端子11と出力端子12との間に接続されるハイサイドスイッチである。MOSトランジスタ15は、具体的にはNチャネルMOSFETである。MOSトランジスタ15のドレインは入力端子11に接続される。MOSトランジスタ15のソースは出力端子12に接続される。
The
ゲート制御部16は、MOSトランジスタ15のゲート電圧を制御することによって、MOSトランジスタ15をオンおよびオフする。MOSトランジスタ15のオン時において、サブ電源2から出力される電流は、MOSトランジスタ15を経由して負荷200に供給される。
The
MOSトランジスタ15に流れる電流が過大となった場合に、過電流検出部20は、MOSトランジスタ15の過電流を検出する。過電流検出部20は、過電流検出部20の検出結果を示す信号をゲート制御部16に出力する。ゲート制御部16は、過電流検出部20の検出結果により、MOSトランジスタ15に流れる電流を制限し、あるいはMOSトランジスタ15をオフする。
When the current flowing through the
過電流検出部20は、さらに、過電流検出部20の検出結果を示す信号を、過電流モニタ端子13を介して外部に出力する。制御回路6は、過電流モニタ端子13から出力された信号を受ける。この場合、制御回路6は、ハイサイドスイッチ回路10を停止するためのディスイネーブル信号を出力する。ディスイネーブル信号はイネーブル端子14を通じてゲート制御部16に入力される。ゲート制御部16はディスイネーブル信号に応答してMOSトランジスタ15をオフする。一方、制御回路6が過電流検出部20からの信号を受けていない場合には、制御回路6は、ハイサイドスイッチ回路10を動作可能な状態に設定するためのイネーブル信号を出力する。イネーブル信号はイネーブル端子14を通じてゲート制御部16に入力される。ゲート制御部16はイネーブル信号に応答してMOSトランジスタ15をオンする。
The
ハイサイドスイッチ回路10は、さらに、温度保護回路(TSD)17と、低電圧保護回路(UVLO)18とを備える。温度保護回路17は、ハイサイドスイッチ回路10の温度が所定のしきい温度を超えた場合には、MOSトランジスタ15をオフするための信号をゲート制御部16に出力する。ゲート制御部16は、温度保護回路17からの信号に応答して、MOSトランジスタ15をオフさせる。低電圧保護回路18は、入力端子11の電圧を監視するとともに、その電圧が、所定のしきい電圧よりも低い場合には、MOSトランジスタ15をオフするための信号をゲート制御部16に出力する。ゲート制御部16は、低電圧保護回路18からの信号に応答して、MOSトランジスタ15をオフさせる。
The high
図2は、図1に示したハイサイドスイッチ回路10が形成された半導体チップの平面レイアウトを示す模式図である。図2を参照して、半導体チップ10Aは、パワーMOSトランジスタ領域15Aと、回路領域17Aとを有する。パワーMOSトランジスタ領域15Aは、互いに並列接続された多数のトランジスタ素子を含む。パワーMOSトランジスタ領域15Aに形成された多数のトランジスタ素子が、全体として図1に示したMOSトランジスタ15を構成する。回路領域17Aは、図1に示したゲート制御部16および過電流検出部20が形成される領域である。
FIG. 2 is a schematic diagram showing a planar layout of the semiconductor chip on which the high-
半導体チップ10Aの横方向(X方向)の長さおよび半導体チップ10Aの縦方向(Y方向)の長さは、半導体チップ10Aが搭載されるパッケージの形状に依存する。この実施の形態では半導体チップ10Aの形状は長方形であり、半導体チップ10AのX方向の長さが半導体チップ10AのY方向の長さよりも長い。
The length of the
図3は、図2に示したパワーMOSトランジスタ領域15Aに配置されるドレイン電極およびソース電極を概略的に示した平面図である。図3を参照して、X方向およびY方向は図2に示されたX方向およびY方向にそれぞれ対応する。なお、以後説明する図に示されるX方向およびY方向も図2に示されたX方向およびY方向にそれぞれ対応するので、X方向およびY方向に関する説明は以後繰り返さない。
FIG. 3 is a plan view schematically showing a drain electrode and a source electrode arranged in power
図3に示されるように、ドレイン(D)電極15Dは、X方向に延在する第1のドレイン電極部15D1と、第1のドレイン電極部15D1から各々Y方向に引き出された複数の第2のドレイン電極部15D2とを有する。第1のドレイン電極部15D1には、ドレインパッドを各々形成する複数のドレインパッド領域DPが形成される。
As shown in FIG. 3, the drain (D)
第1のドレイン電極部15D1の長さはLd1であり、第1のドレイン電極部15D1の幅はWd1である。第2のドレイン電極部15D2の長さはLd2であり、第2のドレイン電極部15D2の幅はWd2である。なお、Ld1>Ld2であり、Wd1>Wd2である。 The length of the first drain electrode portion 15D1 is Ld1, and the width of the first drain electrode portion 15D1 is Wd1. The length of the second drain electrode portion 15D2 is Ld2, and the width of the second drain electrode portion 15D2 is Wd2. Note that Ld1> Ld2 and Wd1> Wd2.
同様に、ソース(S)電極15Sは、X方向に延在する第1のソース電極部15S1と、第1のソース電極部15S1から各々Y方向に引き出された複数の第2のソース電極部15S2とを有する。第1のソース電極部15S1には、ソースパッドを各々形成する複数のソースパッド領域SPが形成される。ドレインパッドおよびソースパッドには、図示しないワイヤが接続される。
Similarly, the source (S)
第1のソース電極部15S1の長さはLs1であり、第1のソース電極部15S1の幅はWs1である。第2のソース電極部15S2の長さはLs2であり、第2のソース電極部15S2の幅はWs2である。なお、Ls1>Ls2であり、Ws1>Ws2である。 The length of the first source electrode portion 15S1 is Ls1, and the width of the first source electrode portion 15S1 is Ws1. The length of the second source electrode portion 15S2 is Ls2, and the width of the second source electrode portion 15S2 is Ws2. Note that Ls1> Ls2 and Ws1> Ws2.
図3に示されるように、第2のドレイン電極部15D2および第2のソース電極部15S2は、X方向に沿って交互に配置される。 As shown in FIG. 3, the second drain electrode portions 15D2 and the second source electrode portions 15S2 are alternately arranged along the X direction.
ハイサイドスイッチ回路10が形成された半導体装置が多層配線構造を有するのであれば、ドレイン電極15Dおよびソース電極15Sが形成される配線層と、ドレイン電極15Dおよびソース電極15Sをドレイン拡散領域およびソース拡散領域にそれぞれ接続するための配線層とが設けられてもよい。あるいは、ドレイン電極およびソース電極は、半導体基板に形成されたドレイン拡散領域およびソース拡散領域(いずれも図示せず)にそれぞれ直接的に接続されてもよい。
If the semiconductor device in which the high-
MOSトランジスタ15がオンしたときの抵抗値は、MOSトランジスタ15のオン抵抗の値とドレイン電極15Dの抵抗値とソース電極15Sの抵抗値との合計であると見積もられる。ドレイン電極15Dおよびソース電極15Sの抵抗値が小さいほど、ハイサイドスイッチのオン時におけるハイサイドスイッチの抵抗値を小さくすることができる。したがってハイサイドスイッチの損失を低減できる。
The resistance value when the
ドレイン電極15Dの抵抗値は、第1のドレイン電極部15D1の抵抗値および第2のドレイン電極部15D2の抵抗値に依存する。この実施の形態では、第1のドレイン電極部15D1に複数のパッドが分散的に配置される。第2のドレイン電極部15D2は、パワーMOSトランジスタ領域に形成された複数のMOSトランジスタ素子(図3では1個のトランジスタ素子Trを示す)のドレイン電極を並列に接続する。この第2のドレイン電極部15D2は、パワーMOSトランジスタ領域の短手方向(Y方向)に沿って延在する。これによって、ドレイン電極15Dの抵抗値を低減できる。
The resistance value of the
ソース電極15Sは、ドレイン電極15Dと同様の構成を有する。すなわち、第1のソース電極部15S1に複数のパッドが分散的に配置される。第2のソース電極部15S2は、パワーMOSトランジスタ領域に形成された複数のMOSトランジスタ素子のソース電極を並列に接続する。これによってソース電極15Sの抵抗値を低減できる。
The
次に、上記ドレイン電極15Dおよびソース電極15Sの構成によって、各々の抵抗値を低減できる理由について比較例と本実施形態との対比により説明する。
Next, the reason why the respective resistance values can be reduced by the configuration of the
図4は、本実施の形態に係るドレイン電極およびソース電極の第1の比較例を示した平面図である。図5は、図4に示したドレイン電極およびソース電極の等価回路図である。図4および図5を参照して、複数のドレインパッド領域DPは第1のドレイン電極部15D1に集中的に配置される。第1のドレイン電極部15D1および第2のドレイン電極部15D2は、ドレインパッド領域DPに接続された抵抗Rとして表わされる。第2のドレイン電極部15D2はX方向に延在するので、その長さが大きくなる。このため、第2のドレイン電極部15D2の抵抗値が大きくなる。したがって、ドレイン電極15Dの全体の抵抗値が大きくなる。同じ理由によって、ソース電極15Sの全体の抵抗値も大きくなる。
FIG. 4 is a plan view showing a first comparative example of the drain electrode and the source electrode according to the present embodiment. FIG. 5 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. Referring to FIGS. 4 and 5, the plurality of drain pad regions DP are concentrated on the first drain electrode portion 15D1. The first drain electrode portion 15D1 and the second drain electrode portion 15D2 are represented as a resistor R connected to the drain pad region DP. Since the second drain electrode portion 15D2 extends in the X direction, its length increases. For this reason, the resistance value of the second drain electrode portion 15D2 increases. Therefore, the overall resistance value of the
図6は、本実施の形態に係るドレイン電極およびソース電極の第1の比較例を示した平面図である。図7は、図6に示したドレイン電極およびソース電極の等価回路図である。図6および図7を参照して、複数のドレインパッド領域DPは第1のドレイン電極部15D1に集中的に配置される。第2のドレイン電極部15D2はY方向に延在するので、第1の比較例に比べて第2のドレイン電極部15D2の抵抗値は小さくなる。しかしながら、第1のドレイン電極部15D1のうち、ドレインパッド領域DPからX方向に延在する部分の長さが大きいので第1のドレイン電極部15D1の抵抗値が大きくなる。したがって、ドレイン電極15Dの抵抗値は大きい。同じ理由によって、ソース電極15Sの全体の抵抗値も大きい。
FIG. 6 is a plan view showing a first comparative example of the drain electrode and the source electrode according to the present embodiment. FIG. 7 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. Referring to FIGS. 6 and 7, the plurality of drain pad regions DP are concentrated on the first drain electrode portion 15D1. Since the second drain electrode portion 15D2 extends in the Y direction, the resistance value of the second drain electrode portion 15D2 is smaller than that of the first comparative example. However, since the length of the portion extending in the X direction from the drain pad region DP in the first drain electrode portion 15D1 is large, the resistance value of the first drain electrode portion 15D1 is increased. Therefore, the resistance value of the
図8は、本実施の形態に係るドレイン電極およびソース電極の等価回路図である。図3および図8を参照して、第1のドレイン電極部15D1において、複数のドレインパッド領域DPは分散的に配置される。このため、第1のドレイン電極部15D1がX方向に延在することで第1のドレイン電極部15D1が長くなっても、で第1のドレイン電極部15D1の抵抗値を低減することができる。一方、第2のドレイン電極部15D2はY方向に延在しているので、第2のドレイン電極部15D2は短い。したがって、第2のドレイン電極部15D2の抵抗値を小さくできる。 FIG. 8 is an equivalent circuit diagram of the drain electrode and the source electrode according to the present embodiment. 3 and 8, in first drain electrode portion 15D1, a plurality of drain pad regions DP are arranged in a distributed manner. For this reason, even if the first drain electrode portion 15D1 becomes longer because the first drain electrode portion 15D1 extends in the X direction, the resistance value of the first drain electrode portion 15D1 can be reduced. On the other hand, since the second drain electrode portion 15D2 extends in the Y direction, the second drain electrode portion 15D2 is short. Therefore, the resistance value of the second drain electrode portion 15D2 can be reduced.
このように本実施の形態によれば第1のドレイン電極部15D1および第2のドレイン電極部15D2の抵抗値を低減することでドレイン電極15Dの抵抗値を低減できる。同じ理由によって、ソース電極15Sの抵抗値も低減できる。したがって、MOSトランジスタ15のオン時における電力損失を低減することができる。
Thus, according to the present embodiment, the resistance value of the
図9は、MOSトランジスタ15を構成するトランジスタ素子の構造を説明するための半導体チップの模式断面図である。図9を参照して、半導体チップ10Aは、P型半導体基板151と、P型半導体基板151に形成されたN型エピタキシャル層152と、N型エピタキシャル層152に形成されたP型ウェル153とを有する。P型半導体基板151には、P型拡散領域154が形成される。N型エピタキシャル層152にはN型拡散領域155が形成される。N型エピタキシャル層152の島を形成するために、一般に、半導体チップの表面からP型半導体基板151に達する高濃度のP型の拡散領域(分離領域)が形成される。図9ではこの分離領域もP型半導体基板151の一部として示されている。
FIG. 9 is a schematic cross-sectional view of a semiconductor chip for explaining the structure of the transistor elements constituting the
P型ウェル153の上にはゲート酸化膜(図示せず)を介してゲート電極159が形成される。P型ウェル153には、N型拡散領域157,158およびP型拡散領域156がさらに形成される。N型拡散領域157,158およびゲート電極159により、トランジスタ素子Trが構成される。N型拡散領域157は、入力端子(IN)に接続されることによりドレイン領域となる。N型拡散領域158は、出力端子(OUT)に接続されることによりソース領域となる。P型ウェル153はトランジスタ素子Trのボディ(バックゲート)として機能する。
A
P型拡散領域154,156は接地配線160に接続されることによって接地される。これによりP型半導体基板151およびP型ウェル153が接地される。一方、N型拡散領域155の電位がオープンとされることで、N型エピタキシャル層152の電位もオープンとなる。
The P-
図9に示された構成の場合、一般的には、N型エピタキシャル層152の電位を最も高く設定し、かつ、P型半導体基板151の電位を最も低くする。これによりN型エピタキシャル層152がP型半導体基板151から電気的に分離される。また、P型ウェル153の電位は、N型エピタキシャル層152の電位よりも低い電位、たとえばP型半導体基板151の電位と共通の電位に設定される。
In the case of the configuration shown in FIG. 9, in general, the potential of the N-
一方、N型拡散領域157、P型ウェル153およびN型拡散領域158によって寄生NPNトランジスタQ1が形成される。さらに、N型エピタキシャル層152、P型ウェル153およびN型拡散領域158によって寄生NPNトランジスタQ2が形成される。さらに、P型ウェル153、N型エピタキシャル層152およびN型拡散領域158によって、寄生PNPトランジスタQ3が形成される。
On the other hand, parasitic NPN transistor Q1 is formed by N-
トランジスタ素子Trのオン時には、P型ウェル153の表面のチャネル領域を通じてドレイン領域(N型拡散領域157)からソース領域(N型拡散領域158)に電流が流れる。N型エピタキシャル層152が高電位に設定されている場合、P型ウェル153を流れる電流によって、寄生NPNトランジスタQ2がオンすることが起こりうる。
When the transistor element Tr is on, a current flows from the drain region (N-type diffusion region 157) to the source region (N-type diffusion region 158) through the channel region on the surface of the P-
本実施の形態によれば、N型エピタキシャル層152の電位がオープンとされる。さらに、P型ウェル153が接地されることにより、P型ウェル153の電位とP型半導体基板151の電位とが等しくなる。これにより、寄生NPNトランジスタQ2が動作することを回避することができる。さらに、本実施の形態によれば、MOSトランジスタ15を細分化するようにP型拡散領域156が配置される。これによりP型ウェル153に流れる電流が分散されて、P型ウェル153の電位が浮遊する可能性を低減できるので、より確実に、寄生NPNトランジスタQ2が動作することを回避することができる。
According to the present embodiment, the potential of N type
図10は、図9に示された接地配線の平面レイアウトを示す模式図である。図10を参照して、接地配線160はパッド161に接続される。接地配線160は、P型ウェル153上に格子状に配置される。これにより、図1に示すMOSトランジスタ15(図1参照)は、各々が複数のトランジスタ素子Trを含む複数のグループに分割される。複数のトランジスタ素子Tr(図10では1つのトランジスタ素子Trを示す)を含む各グループは、接地配線160によって取り囲まれる。
FIG. 10 is a schematic diagram showing a planar layout of the ground wiring shown in FIG. Referring to FIG. 10,
図11は、本実施の形態に係る過電流検出回路の構成を示した図である。図11を参照して、過電流検出部20は、検出抵抗21と、比較器22とを備える。検出抵抗21およびMOSトランジスタ25は、直列に接続される。検出抵抗21およびMOSトランジスタ25は、MOSトランジスタ15と並列に入力端子11と出力端子12との間に接続される。
FIG. 11 is a diagram showing the configuration of the overcurrent detection circuit according to the present embodiment. Referring to FIG. 11, the
ハイサイドスイッチ回路の動作時において、ゲート制御部16はMOSトランジスタ15を完全オン状態(フルオン状態)にするためのゲート電圧をMOSトランジスタ15のゲートに印加するとともに、MOSトランジスタ25をオン状態にするためのゲート電圧をMOSトランジスタ25のゲートに印加する。このときに、MOSトランジスタ15には電流I0が流れるとともに、検出抵抗21には電流I1が流れる。これにより検出抵抗21の第1の端子N1と検出抵抗21の第2の端子N2との間には、検出抵抗21の抵抗値および電流I1の積によって決定される電圧V1が発生する。比較器22は、この電圧V1がしきい電圧より大きいかどうかを検出する。電圧V1がしきい電圧よりも高い場合、比較器22は、過電流の検出を示す検出信号を出力する。ゲート制御部16は、検出信号を受けて、過電流保護のためのMOSトランジスタ15の制御を行なう。具体的にはゲート制御部16は、MOSトランジスタ15のゲート電圧を低下させることにより、MOSトランジスタ15を不完全オン状態にする。不完全オン状態のMOSトランジスタ15のオン抵抗は、完全オン状態のMOSトランジスタ15のオン抵抗よりも高い。したがってMOSトランジスタ15に流れる電流が制限される。
During the operation of the high-side switch circuit, the
図12は、ゲート制御部16の構成を示した図である。図12を参照して、ゲート制御部16は、チャージポンプ30と、ゲート電圧降圧部31,32と、OR回路33とを備える。ゲート電圧降圧部31,32は、過電流検出部20によってMOSトランジスタ15の過電流が検出されたときにMOSトランジスタ15に流れる電流を制限する電流制限回路を構成する。
FIG. 12 is a diagram showing a configuration of the
ゲート電圧降圧部31,32は、MOSトランジスタ15のゲート電極に並列に接続されて、ゲート電圧Vgを低下させる。ゲート電圧降圧部32は、抵抗素子35,37と、トランジスタ36とを備える。トランジスタ36は、具体的にはNチャネルMOSトランジスタであり、スイッチとして機能する。抵抗素子35は、MOSトランジスタ15のゲートと、チャージポンプ30との間に接続される。チャージポンプ30と抵抗素子35との接続点38にはトランジスタ36のドレイン(スイッチの一方端)が接続される。接続点38は、チャージポンプ30とMOSトランジスタ15のゲート電極との接続点に対応する。抵抗素子37はトランジスタ36のソース(スイッチの他方端)と接地ノードとの間に接続される。抵抗素子37は、チャージポンプ30とMOSトランジスタ15のゲート電極との接続点38から接地ノードに向けて電流を流すための抵抗素子である。
The gate voltage step-down
過電流検出部20は、入力端子11から出力端子12に流れる電流の一部である電流I1を用いて、MOSトランジスタ15に過電流が流れたことを検出する。過電流検出部20は、この場合に、MOSトランジスタ15に流れる電流を制限するための電流制限信号を出力する。
The
チャージポンプ30は、入力端子11に印加された電圧Vinを昇圧して、ゲート電圧VgをMOSトランジスタ15のゲートに印加する。これによりMOSトランジスタ15が完全オン状態となる。正常時には電流I0がしきい電流レベルIthに達していないので、過電流検出部20から電流制限信号が出力されていない(電流制限信号がLowレベルである)。このときゲート電圧降圧部31は動作していない。同じく、ゲート電圧降圧部32のトランジスタ36はオフしているのでゲート電圧降圧部32も動作していない。
The
一方、電流I0がしきい電流レベルIthに達した場合、過電流検出部20は電流I1に基づいて、MOSトランジスタ15に過電流が流れたことを検出する。このときには過電流検出部20から電流制限信号が出力される(電流制限信号がHighレベルとなる)。この場合、ゲート制御部16は、MOSトランジスタ15のゲート電圧を、第1の電圧から第2の電圧まで低下させる。第1の電圧は、MOSトランジスタ15を完全オン状態にするためのゲート電圧であり、ゲート電圧降圧部32が動作していない場合にチャージポンプ30から出力される電圧に等しい。第2の電圧は、MOSトランジスタ15を不完全オン状態にするためのゲート電圧であり、MOSトランジスタ15に流れる電流を制限するためのゲート電圧である。
On the other hand, when the current I 0 reaches the threshold current level Ith, the
具体的には、まずゲート電圧降圧部31が、過電流検出部20からの電流制限信号(Highレベルの信号)に応じて、MOSトランジスタ15のゲート電圧を上記第1の電圧から、第1の電圧と第2の電圧との間の第3の電圧まで、第1の時間変化率で低下させる。これによりMOSトランジスタ15のオン抵抗がMOSトランジスタ15の完全オン時のオン抵抗より高くなる。ただしMOSトランジスタ15は完全にはオフせずに不完全オン状態にある。
Specifically, first, the gate voltage step-down
ゲート電圧降圧部32は、ゲート電圧が第3の電圧に達した後に、ゲート電圧を第3の電圧から第2の電圧まで第2の時間変化率で低下させる。ここで第1の時間変化率は、第2の時間変化率よりも大きい。具体的には、過電流検出部20からの電流制限信号(Highレベルの信号)に応じて、トランジスタ36(スイッチ)がオンする。このときのゲート電圧Vgは、チャージポンプ30から供給される電流と、トランジスタ36および抵抗素子37に流れる電流とのバランスで決定される。
The gate voltage step-down
OR回路33は、イネーブル端子14に入力される信号、温度保護回路17からの信号、および低電圧保護回路18からの信号を受ける。これらの信号の少なくとも1つがHighレベルである場合に、OR回路33から、Highレベルの信号が出力される。OR回路33の出力信号に応じてチャージポンプ30は停止する。
The OR
図13は、過電流検出時におけるハイサイドスイッチ回路の電流制限動作の流れを説明したフローチャートである。図13を参照して、過電流検出部20が、MOSトランジスタ15に流れる電流I0が過電流であることを検出する(ステップS1)。具体的には、過電流検出部20に流れる電流I1が所定のしきい電流レベルに達した場合に、過電流検出部20は電流I0が過電流であること(電流I0がしきい電流レベルIthに達したこと)を検出する。
FIG. 13 is a flowchart illustrating the flow of the current limiting operation of the high-side switch circuit when overcurrent is detected. Referring to FIG. 13,
次に、過電流検出部20からゲート制御部16に電流制限信号が出力される(ステップS2)。続いて、ゲート電圧降圧部31は電流制限信号に応じて、ゲート電圧Vgを定電圧(上記の第3の電圧)に固定して、MOSトランジスタ15(ハイサイドスイッチ)のオン抵抗を高くする(ステップS3)。これにより電流I0の減少が開始される。ゲート電圧降圧部31がMOSトランジスタ15のゲート電圧を低下させた後にゲート電圧降圧部32がMOSトランジスタ15のゲート電圧をさらに低下させる。最終的なゲート電圧(第2の電圧)は、チャージポンプ30と抵抗素子37とによって決定される。ゲート電圧Vgが第2の電圧に維持されることによって、電流I0の値が固定される(ステップS4)。
Next, a current limit signal is output from the
一方、過電流検出部20は、過電流が検出された場合、過電流の検出された時点から所定時間が経過したかどうかを判定する(ステップS5)。所定時間が経過するまでステップS5の処理が繰り返される(ステップS5においてNO)。所定時間が経過した場合(ステップS5においてYES)、過電流検出部20は、過電流フラグを出力する(ステップS6)。このフラグは、過電流検出部20の検出結果を示す信号として、ハイサイドスイッチ回路の外部(たとえば図1に示す制御回路6)に出力される。
On the other hand, when the overcurrent is detected, the
図14は、図12に示したゲート電圧降圧部31の構成を説明した図である。図14を参照して、ゲート電圧降圧部31は、定電圧回路41およびスイッチ42により構成される。スイッチ42は、接地ノードおよびMOSトランジスタ15のゲートの少なくとも一方に接続されて、過電流検出部20の出力に応じてオンする。定電圧回路41は、スイッチ42を介して接地ノードとMOSトランジスタ15のゲート電極との間に電気的に接続される。スイッチ42がオンすることによって、定電圧回路41は、MOSトランジスタ15のゲート電極に所定の電圧(上記第3の電圧)を印加する。
FIG. 14 is a diagram illustrating the configuration of the gate voltage step-down
第1の構成では、定電圧回路41の高電圧端子43がMOSトランジスタ15のゲートに接続されて、スイッチ42が定電圧回路41の低電圧端子44と接地ノードとの間に接続される。第2の構成では、スイッチ42が定電圧回路41の高電圧端子43とMOSトランジスタ15のゲートとの間に接続されて、定電圧回路41の低電圧端子44が接地ノードに接続される。
In the first configuration, the
なお、定電圧回路41の高電圧端子43とMOSトランジスタ15のゲートとの間に第1のスイッチが設けられるとともに、定電圧回路41の低電圧端子44と接地ノードとの間に第2のスイッチが設けられてもよい。
A first switch is provided between the
図15は、ゲート電圧降圧部31の具体的な構成例を示した図である。図15を参照して、第1の例では、ゲート電圧降圧部31は、定電圧回路としての電源41Aと、スイッチとしてのトランジスタ42Aとを備える。電源41Aの構成は特に限定されるものではない。電源41Aは、上記の第3の電圧を発生させる。
FIG. 15 is a diagram illustrating a specific configuration example of the gate voltage step-down
第2の例では、ゲート電圧降圧部31は、直列に接続されたダイオードD1,D2によって構成される定電圧回路41Bと、スイッチとしてのトランジスタ42Bとを備える。ダイオードD1,D2は、MOSトランジスタ15のゲートから接地ノードに向かう向きに順方向電流が流れるように、直列接続される。1つのダイオードの順方向電圧Vfは約0.7Vであるので、第2の構成によれば、定電圧回路41Bにより約1.4Vの電圧を得ることができる。なおダイオードの個数は特に限定されるものではなく、上記第3の電圧の設定によってダイオードの個数を適切に定めることができる。
In the second example, the gate voltage step-down
第3の例では、ゲート電圧降圧部31は、ダイオード接続されたNチャネルMOSトランジスタM1,M2によって構成される定電圧回路41Cと、スイッチとしてのトランジスタ42Cとを備える。NチャネルMOSトランジスタM1,M2の各々は、そのゲートとドレインとが接続される。これによりNチャネルMOSトランジスタM1,M2は、第2の例で示されたダイオードD1,D2とそれぞれ等価になる。したがって第3の構成によれば、定電圧回路41Cによって約1.4Vの電圧を得ることができる。第2の例と同じく、ダイオード接続されたMOSトランジスタの個数は特に限定されない。また、ダイオード接続されたトランジスタは、MOSトランジスタに限定されず、バイポーラトランジスタでもよい。
In the third example, the gate voltage step-down
図14および図15に示される定電圧回路に代えて、マイコン等からのデジタル信号により所定のゲート電圧を出力するD/A変換器を用いることが考えられる。しかしD/A変換器の動作には一般にクロックが必要であるため、過電流が検出されたときから所定のゲート電圧を出力するまでの時間が長くなる可能性がある。さらにD/A変換器を用いた場合には、ゲート電圧降圧部の構成が複雑となるとともに半導体チップの面積が大きくなることも考えられる。これに対して、図13に示した構成、特に第2および第3の構成例によれば、ダイオード素子あるいはMOSトランジスタ素子のそのものの特性を利用してMOSトランジスタ15のゲート電圧を低下させる。したがってD/A変換器によってMOSトランジスタ15のゲート電圧を低下させる場合に比較して、より短時間でMOSトランジスタ15のゲート電圧を低下させることができる。さらにゲート電圧降圧部31の構成を簡素化することもできるので、半導体チップの面積が増大することを抑制できる。
Instead of the constant voltage circuit shown in FIGS. 14 and 15, it is conceivable to use a D / A converter that outputs a predetermined gate voltage by a digital signal from a microcomputer or the like. However, since a clock is generally required for the operation of the D / A converter, there is a possibility that the time from when an overcurrent is detected until a predetermined gate voltage is output may become longer. Further, when a D / A converter is used, it is conceivable that the configuration of the gate voltage step-down unit becomes complicated and the area of the semiconductor chip increases. On the other hand, according to the configuration shown in FIG. 13, particularly the second and third configuration examples, the gate voltage of the
続いて、本発明の実施の形態による電流制限について、さらに詳細に説明する。
図16は、ハイサイドスイッチに流れる電流を制限するための第1の方法を示した波形図である。図16を参照して、時刻t1において、ハイサイドスイッチ(MOSトランジスタ15)に流れる電流I0が急激に上昇する。時刻t2において、電流I0がしきい電流レベルIthに達する。このときに過電流検出部20が過電流を検出して、ゲート制御部16は、電流I0を制限するために、MOSトランジスタ15のゲート電圧Vgを電圧Vh(第1の電圧)から0(V)近くまで一旦低下させる。しかしながら電流I0はすぐには低下せず、しきい電流Ithを越えた後からΔt1の期間は上昇を続ける。時刻t3において電流I0の低下が開始され、電流I0は0(A)近くまで一旦低下する。ゲート電圧Vgは、電圧Vh(第1の電圧)から0(V)近くまで低下した後に、電圧Vl(第2の電圧)に設定される。電流I0は、0(A)近くまで一旦低下した後に制限電流Ilimitに達する。時刻t4以後、電流I0は制限電流Ilimitに保たれる。Δt2は、電流I0の減少が開始されてから電流I0が制限電流Ilimitに達するまでの期間である。
Subsequently, the current limitation according to the embodiment of the present invention will be described in more detail.
FIG. 16 is a waveform diagram showing a first method for limiting the current flowing through the high-side switch. Referring to FIG. 16, at time t1, current I 0 flowing through the high side switch (MOS transistor 15) rises rapidly. At time t2, the current I 0 reaches the threshold current level Ith. In this case the
ゲート電圧VgがVhから0(V)に低下するまでの期間を短くするほど電流I0の減少を早く始めることができる。しかし、電流I0の減少が開始されてから電流I0が0(A)付近に達するまでの時間も短くなる。すなわち電流I0が急激に減少する。 As the period until the gate voltage Vg decreases from Vh to 0 (V) is shortened, the decrease in the current I 0 can be started earlier. However, the time from when the current I 0 starts decreasing until the current I 0 reaches around 0 (A) is also shortened. That current I 0 decreases rapidly.
図1に示されるように、MOSトランジスタ15とサブ電源2とは入力端子11を介して接続される。電流I0が急激に減少すると、MOSトランジスタ15とサブ電源2とを接続する配線のインダクタンス成分によって、サブ電源2の電源電圧が瞬間的に上昇する。これによりサブ電源2の電源電圧にオーバーシュートが発生する。
As shown in FIG. 1, the
図17は、ハイサイドスイッチに流れる電流を制限するための第2の方法を示した波形図である。図17を参照して、時刻t1〜t4は、図16に示した時刻t1〜t4にそれぞれ対応する。第2の方法では、時刻t2以後に、MOSトランジスタ15のゲート電圧Vgを、第1の方法よりも緩やかに低下させる。
FIG. 17 is a waveform diagram showing a second method for limiting the current flowing through the high-side switch. Referring to FIG. 17, times t1 to t4 correspond to times t1 to t4 shown in FIG. In the second method, after time t2, the gate voltage Vg of the
第2の方法によれば、第1の方法に比べて、期間Δt1,Δt2がともに長くなる。期間Δt2を長くすることによって、電流I0が緩やかに減少する。これにより第1の方法の場合に起こりうる、電源電圧のオーバーシュートを抑制できる。しかし、第2の方法によれば、期間Δt1も長くなる。期間Δt1の間は、電流I0が増加する。したがって、電流I0の減少が開始されるまでに多くの電流が流れる。さらにピーク電流Ipeakも、第1の方法の場合のピーク電流より大きくなる。このため、サブ電源2の電源電圧が大きく低下する可能性がある。また、大電流がMOSトランジスタ15および負荷を流れるため、MOSトランジスタ15および負荷が損傷することも起こりうる。
According to the second method, both the periods Δt1 and Δt2 become longer than in the first method. By making the period Δt2 longer, the current I 0 gradually decreases. Thereby, the overshoot of the power supply voltage that can occur in the case of the first method can be suppressed. However, according to the second method, the period Δt1 also increases. During the period Δt1, the current I 0 increases. Accordingly, many current flows until reduction of the current I 0 is started. Further, the peak current Ipeak is also larger than the peak current in the case of the first method. For this reason, the power supply voltage of the
第1の方法のような、過電流が検出されたときに電流I0を0(A)付近まで急激に低下させる方法では、電源電圧のオーバーシュートの問題が生じ得る。一方、第2の方法によれば、期間Δt1,Δt2を一律に長くすることで電源電圧のオーバーシュートを防ぐことができたとしても、電源電圧の大幅な低下という問題が生じ得る。本発明の実施の形態では、これらの問題を解決することができる。 As in the first method, the method of reducing drastically the current I 0 when the overcurrent is detected to near 0 (A), the overshoot problem in the power supply voltage can occur. On the other hand, according to the second method, even if it is possible to prevent the overshoot of the power supply voltage by uniformly extending the periods Δt1 and Δt2, a problem that the power supply voltage is greatly reduced may occur. In the embodiment of the present invention, these problems can be solved.
図18は、本発明の実施の形態による電流を制限するための波形図である。図18を参照して、時刻t1〜t4は、図16および図17に示される時刻t1〜t4にそれぞれ対応する。本発明の実施の形態では、電流I0がしきい電流Ithに達した場合(時刻t2)、ゲート電圧降圧部31がゲート電圧Vgを電圧Vhから電圧Vm(第3の電圧)に一旦低下させ、その後、ゲート電圧降圧部32がゲート電圧Vgを電圧Vmから電圧Vlに低下させる。電圧Vmは、電圧Vhと電圧Vlとの間の電圧である。ゲート電圧Vgが電圧Vhから電圧Vmまで変化するときのゲート電圧Vgの時間変化率は、ゲート電圧Vgが電圧Vmから電圧Vlまで変化するときのゲート電圧Vgの時間変化率より大きい。すなわち、ゲート電圧Vgは電圧Vhから電圧Vmまで急速に低下し、その後、ゲート電圧Vgは電圧Vmから電圧Vlまでゆっくりと低下する。
FIG. 18 is a waveform diagram for limiting the current according to the embodiment of the present invention. Referring to FIG. 18, times t1 to t4 correspond to times t1 to t4 shown in FIGS. 16 and 17, respectively. In the embodiment of the present invention, when the current I 0 reaches the threshold current Ith (time t2), the gate voltage step-down
図15に示した第2および第3の構成例によれば、スイッチ(トランジスタ42B,42C)をオンすることにより、ダイオード(あるいはダイオード接続されたNチャネルMOSトランジスタ)に電流が流れる。これにより、ゲート電圧Vgを電圧Vhから電圧Vmまで急速に低下させることができる。したがって期間Δt1を短くすることができる。期間Δt1を短くすることで、第1および第2の方法に比べて電流I0の減少を早く始めることができる。これにより、ピーク電流Ipeakを下げることができるとともに、大電流が流れる期間も短くなる。したがって電源電圧の低下量を小さくすることができる。
According to the second and third configuration examples shown in FIG. 15, when a switch (
一方、ゲート電圧Vgが電圧Vmまで低下すると、ゲート電圧降圧部32が、ゲート電圧Vgを低下させる。この場合、ゲート電圧Vgは、チャージポンプ30から出力される電流と、抵抗素子37に流れる電流(抵抗素子37が引き抜く電流)とのバランスによって決定される。ゲート電圧降圧部32により、ゲート電圧Vgが電圧VmからVlまで緩やかに低下するので、電流I0も緩やかに低下して制限電流Ilimitに到達する。電流I0が緩やかに減少するので、電源電圧がオーバーシュートした場合であっても電源電圧の上昇分を小さくすることができる。
On the other hand, when the gate voltage Vg decreases to the voltage Vm, the gate voltage step-down
このように本発明の実施の形態によれば、過電流検出および電流制限の際における電源電圧の変化を抑制することができる。したがって、サブ電源2に接続された電源ラインに配置される回路(MOSトランジスタ15、負荷200および他のICなど)の損傷を防止できる。
Thus, according to the embodiment of the present invention, it is possible to suppress a change in power supply voltage during overcurrent detection and current limitation. Therefore, it is possible to prevent damage to circuits (
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time must be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 メイン電源、2 サブ電源、3 処理ブロック、4 インターフェイス回路、5 回路基板、6 制御回路、10 ハイサイドスイッチ回路、10A 半導体チップ、11 入力端子、12 出力端子、13 過電流モニタ端子、14 イネーブル端子、15,25,36,42A〜42C トランジスタ、15A パワーMOSトランジスタ領域、15D ドレイン電極、15D1 第1のドレイン電極部、15D2 第2のドレイン電極部、15S ソース電極、15S1 第1のソース電極部、15S2 第2のソース電極部、16 ゲート制御部、17 温度保護回路、17A 回路領域、18 低電圧保護回路、20 過電流検出部、21 検出抵抗、22 比較器、30 チャージポンプ、31,32 ゲート電圧降圧部、33 OR回路、35,37 抵抗素子、38 接続点、41,41B,41C 定電圧回路、41A 電源、42 スイッチ、43 高電圧端子、44 低電圧端子、100 電子機器、151 P型半導体基板、152 N型エピタキシャル層、153 P型ウェル、154,156 P型拡散領域、155,157,158 N型拡散領域、159 ゲート電極、160 接地配線、161 パッド、200 負荷、D1,D2 ダイオード、DP ドレインパッド領域、M1,M2 NチャネルMOSトランジスタ、N1 第1の端子、N2 第2の端子、SP ソースパッド領域、Tr トランジスタ素子。 1 main power supply, 2 sub power supply, 3 processing block, 4 interface circuit, 5 circuit board, 6 control circuit, 10 high-side switch circuit, 10A semiconductor chip, 11 input terminal, 12 output terminal, 13 overcurrent monitor terminal, 14 enable Terminal, 15, 25, 36, 42A to 42C transistor, 15A power MOS transistor region, 15D drain electrode, 15D1 first drain electrode portion, 15D2 second drain electrode portion, 15S source electrode, 15S1 first source electrode portion , 15S2 Second source electrode section, 16 gate control section, 17 temperature protection circuit, 17A circuit area, 18 low voltage protection circuit, 20 overcurrent detection section, 21 detection resistance, 22 comparator, 30 charge pump, 31, 32 Gate voltage step-down unit, 33 OR circuit, 35 37 resistance element, 38 connection point, 41, 41B, 41C constant voltage circuit, 41A power supply, 42 switch, 43 high voltage terminal, 44 low voltage terminal, 100 electronic device, 151 P-type semiconductor substrate, 152 N-type epitaxial layer, 153 P type well, 154, 156 P type diffusion region, 155, 157, 158 N type diffusion region, 159 gate electrode, 160 ground wiring, 161 pad, 200 load, D1, D2 diode, DP drain pad region, M1, M2 N Channel MOS transistor, N1 first terminal, N2 second terminal, SP source pad region, Tr transistor element.
Claims (6)
電源の高電圧側から供給される電流を受けるための入力端子と、
負荷に前記電流を供給するための出力端子と、
前記入力端子と前記出力端子との間に電気的に接続されるトランジスタと、
前記トランジスタに過電流が流れたことを検出する過電流検出部と、
前記過電流検出部によって前記過電流が検出された場合に、前記トランジスタの制御電圧を、前記トランジスタを完全オン状態にするための第1の電圧から、前記トランジスタを不完全オン状態にするための第2の電圧まで低下させて、前記トランジスタに流れる電流を制限する電流制限回路とを備え、
前記電流制限回路は、
前記トランジスタの制御電極に並列に接続されて、前記制御電圧を低下させる第1および第2の降圧回路を含み、
前記第1の降圧回路は、前記制御電圧を、第1の時間変化率で低下させ、
前記第2の降圧回路は、前記制御電圧を、前記第1の時間変化率よりも小さい第2の時間変化率で低下させ、
前記ハイサイドスイッチ回路は、
前記入力端子に印加される電圧を昇圧して、前記第1の電圧を前記トランジスタの制御電極に印加する昇圧回路をさらに備え、
前記第1の降圧回路は、
接地ノードおよび前記トランジスタの制御電極の少なくとも一方に接続されて、前記過電流検出部の出力に応じてオンする第1のスイッチと、
前記第1のスイッチを介して前記接地ノードと前記トランジスタの前記制御電極との間に電気的に接続されることにより、前記制御電極に前記第3の電圧を印加する定電圧回路とを含み、
前記第2の降圧回路は、
前記昇圧回路と前記制御電極との接続点から前記接地ノードに向けて電流を流すための抵抗素子と、
前記過電流検出部の出力によりオンして、前記接続点から前記抵抗素子を介して前記接地ノードに至るまでの電流経路を形成する第2のスイッチとを含む、ハイサイドスイッチ回路。 A high-side switch circuit,
An input terminal for receiving a current supplied from the high voltage side of the power supply;
An output terminal for supplying the current to a load;
A transistor electrically connected between the input terminal and the output terminal;
An overcurrent detector that detects that an overcurrent has flowed through the transistor;
When the overcurrent is detected by the overcurrent detection unit, the control voltage of the transistor is changed from a first voltage for setting the transistor to a fully on state to turn the transistor into an incompletely on state. A current limiting circuit for reducing the current flowing through the transistor by lowering to a second voltage;
The current limiting circuit is:
Including first and second step-down circuits connected in parallel to the control electrode of the transistor to reduce the control voltage;
The first step-down circuit reduces the control voltage at a first time change rate,
The second step-down circuit reduces the control voltage at a second time change rate smaller than the first time change rate ,
The high side switch circuit is
Further comprising a booster circuit that boosts a voltage applied to the input terminal and applies the first voltage to a control electrode of the transistor;
The first step-down circuit includes:
A first switch connected to at least one of a ground node and a control electrode of the transistor and turned on in accordance with an output of the overcurrent detection unit;
A constant voltage circuit for applying the third voltage to the control electrode by being electrically connected between the ground node and the control electrode of the transistor via the first switch;
The second step-down circuit includes
A resistance element for flowing a current from a connection point between the booster circuit and the control electrode toward the ground node;
A high-side switch circuit including a second switch that is turned on by an output of the overcurrent detection unit and forms a current path from the connection point to the ground node via the resistance element .
前記トランジスタの前記制御電極から前記接地ノードに向かう向きに順方向電流を流すように配置された、少なくとも1つのダイオードを含む、請求項1に記載のハイサイドスイッチ回路。 The constant voltage circuit is:
The high-side switch circuit according to claim 1 , comprising at least one diode arranged to flow a forward current in a direction from the control electrode of the transistor toward the ground node.
前記トランジスタの前記制御電極から前記接地ノードに向かう向きに順方向電流を流すように配置された、少なくとも1つのダイオード接続されたトランジスタを含む、請求項1に記載のハイサイドスイッチ回路。 The constant voltage circuit is:
The high-side switch circuit according to claim 1 , comprising at least one diode-connected transistor arranged to pass a forward current in a direction from the control electrode of the transistor toward the ground node.
回路基板と、
前記回路基板に実装されるハイサイドスイッチ回路とを備え、
前記ハイサイドスイッチ回路は、
電源の高電圧側から供給される電流を受けるための入力端子と、
負荷に前記電流を供給するための出力端子と、
前記入力端子と前記出力端子との間に電気的に接続されるトランジスタと、
前記トランジスタに過電流が流れたことを検出する過電流検出部と、
前記過電流検出部によって前記過電流が検出された場合に、前記トランジスタの制御電圧を、前記トランジスタを完全オン状態にするための第1の電圧から、前記トランジスタを不完全オン状態にするための第2の電圧まで低下させて、前記トランジスタに流れる電流を制限する電流制限回路とを備え、
前記電流制限回路は、
前記トランジスタの制御電極に並列に接続されて、前記制御電圧を低下させる第1および第2の降圧回路を含み、
前記第1の降圧回路は、前記制御電圧を、第1の時間変化率で低下させ、
前記第2の降圧回路は、前記制御電圧を、前記第1の時間変化率よりも小さい第2の時間変化率で低下させ、
前記ハイサイドスイッチ回路は、
前記入力端子に印加される電圧を昇圧して、前記第1の電圧を前記トランジスタの制御電極に印加する昇圧回路をさらに備え、
前記第1の降圧回路は、
接地ノードおよび前記トランジスタの制御電極の少なくとも一方に接続されて、前記過電流検出部の出力に応じてオンする第1のスイッチと、
前記第1のスイッチを介して前記接地ノードと前記トランジスタの前記制御電極との間に電気的に接続されることにより、前記制御電極に前記第3の電圧を印加する定電圧回路とを含み、
前記第2の降圧回路は、
前記昇圧回路と前記制御電極との接続点から前記接地ノードに向けて電流を流すための抵抗素子と、
前記過電流検出部の出力によりオンして、前記接続点から前記抵抗素子を介して前記接地ノードに至るまでの電流経路を形成する第2のスイッチとを含む、インターフェイス回路。 An interface circuit for supplying current from a power source to a load,
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the high voltage side of the power supply;
An output terminal for supplying the current to a load;
A transistor electrically connected between the input terminal and the output terminal;
An overcurrent detector that detects that an overcurrent has flowed through the transistor;
When the overcurrent is detected by the overcurrent detection unit, the control voltage of the transistor is changed from a first voltage for setting the transistor to a fully on state to turn the transistor into an incompletely on state. is lowered to a second voltage, and a current limiting circuit for limiting a current flowing through the transistor,
The current limiting circuit is:
Including first and second step-down circuits connected in parallel to the control electrode of the transistor to reduce the control voltage;
The first step-down circuit reduces the control voltage at a first time change rate,
The second step-down circuit reduces the control voltage at a second time change rate smaller than the first time change rate ,
The high side switch circuit is
Further comprising a booster circuit that boosts a voltage applied to the input terminal and applies the first voltage to a control electrode of the transistor;
The first step-down circuit includes:
A first switch connected to at least one of a ground node and a control electrode of the transistor and turned on in accordance with an output of the overcurrent detection unit;
A constant voltage circuit for applying the third voltage to the control electrode by being electrically connected between the ground node and the control electrode of the transistor via the first switch;
The second step-down circuit includes
A resistance element for flowing a current from a connection point between the booster circuit and the control electrode toward the ground node;
An interface circuit including a second switch that is turned on by an output of the overcurrent detection unit and forms a current path from the connection point to the ground node via the resistance element .
前記電源と前記負荷とを接続するためのインターフェイス回路とを備え、
前記インターフェイス回路は、
回路基板と、
前記回路基板に実装されるハイサイドスイッチ回路とを含み、
前記ハイサイドスイッチ回路は、
電源の高電圧側から供給される電流を受けるための入力端子と、
負荷に前記電流を供給するための出力端子と、
前記入力端子と前記出力端子との間に電気的に接続されるトランジスタと、
前記トランジスタに過電流が流れたことを検出する過電流検出部と、
前記過電流検出部によって前記過電流が検出された場合に、前記トランジスタの制御電圧を、前記トランジスタを完全オン状態にするための第1の電圧から、前記トランジスタを不完全オン状態にするための第2の電圧まで低下させて、前記トランジスタに流れる電流を制限する電流制限回路とを含み、
前記電流制限回路は、
前記トランジスタの制御電極に並列に接続されて、前記制御電圧を低下させる第1および第2の降圧回路を含み、
前記第1の降圧回路は、前記制御電圧を、第1の時間変化率で低下させ、
前記第2の降圧回路は、前記制御電圧を、前記第1の時間変化率よりも小さい第2の時間変化率で低下させ、
前記ハイサイドスイッチ回路は、
前記入力端子に印加される電圧を昇圧して、前記第1の電圧を前記トランジスタの制御電極に印加する昇圧回路をさらに備え、
前記第1の降圧回路は、
接地ノードおよび前記トランジスタの制御電極の少なくとも一方に接続されて、前記過電流検出部の出力に応じてオンする第1のスイッチと、
前記第1のスイッチを介して前記接地ノードと前記トランジスタの前記制御電極との間に電気的に接続されることにより、前記制御電極に前記第3の電圧を印加する定電圧回路とを含み、
前記第2の降圧回路は、
前記昇圧回路と前記制御電極との接続点から前記接地ノードに向けて電流を流すための抵抗素子と、
前記過電流検出部の出力によりオンして、前記接続点から前記抵抗素子を介して前記接地ノードに至るまでの電流経路を形成する第2のスイッチとを含む、電子機器。 A power supply for supplying current to the load;
An interface circuit for connecting the power source and the load;
The interface circuit is
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the high voltage side of the power supply;
An output terminal for supplying the current to a load;
A transistor electrically connected between the input terminal and the output terminal;
An overcurrent detector that detects that an overcurrent has flowed through the transistor;
When the overcurrent is detected by the overcurrent detection unit, the control voltage of the transistor is changed from a first voltage for setting the transistor to a fully on state to turn the transistor into an incompletely on state. A current limiting circuit for reducing the current flowing through the transistor by lowering to a second voltage;
The current limiting circuit is:
Including first and second step-down circuits connected in parallel to the control electrode of the transistor to reduce the control voltage;
The first step-down circuit reduces the control voltage at a first time change rate,
The second step-down circuit reduces the control voltage at a second time change rate smaller than the first time change rate ,
The high side switch circuit is
Further comprising a booster circuit that boosts a voltage applied to the input terminal and applies the first voltage to a control electrode of the transistor;
The first step-down circuit includes:
A first switch connected to at least one of a ground node and a control electrode of the transistor and turned on in accordance with an output of the overcurrent detection unit;
A constant voltage circuit for applying the third voltage to the control electrode by being electrically connected between the ground node and the control electrode of the transistor via the first switch;
The second step-down circuit includes
A resistance element for flowing a current from a connection point between the booster circuit and the control electrode toward the ground node;
An electronic device comprising: a second switch that is turned on by an output of the overcurrent detection unit and forms a current path from the connection point to the ground node via the resistance element .
負荷に前記電流を供給するための出力端子と、An output terminal for supplying the current to a load;
前記入力端子と前記出力端子との間に電気的に接続されるトランジスタと、A transistor electrically connected between the input terminal and the output terminal;
前記トランジスタに過電流が流れたことを検出する過電流検出部と、An overcurrent detector that detects that an overcurrent has flowed through the transistor;
前記過電流検出部によって前記過電流が検出された場合に、前記トランジスタの制御電圧を、前記トランジスタを完全オン状態にするための第1の電圧から、前記トランジスタを不完全オン状態にするための第2の電圧まで低下させて、前記トランジスタに流れる電流を制限する電流制限回路と、When the overcurrent is detected by the overcurrent detection unit, the control voltage of the transistor is changed from a first voltage for setting the transistor to a fully on state to turn the transistor into an incompletely on state. A current limiting circuit for reducing the current flowing through the transistor by lowering to a second voltage;
前記入力端子に印加される電圧を昇圧して、前記第1の電圧を前記トランジスタの制御電極に印加する昇圧回路とを備え、A voltage boosting circuit that boosts a voltage applied to the input terminal and applies the first voltage to a control electrode of the transistor;
前記電流制限回路は、The current limiting circuit is:
前記制御電圧を、前記第1の電圧から、前記第1の電圧と前記第2の電圧との間の第3の電圧まで、第1の時間変化率で低下させるとともに、前記制御電圧が前記第3の電圧に達した後に、前記昇圧回路から供給される電流により前記制御電圧を前記第3の電圧から前記第2の電圧まで前記第1の時間変化率よりも小さい第2の時間変化率で低下させる、ハイサイドスイッチ回路。The control voltage is reduced at a first time change rate from the first voltage to a third voltage between the first voltage and the second voltage, and the control voltage is reduced to the first voltage. After the voltage of 3 is reached, the control voltage is changed from the third voltage to the second voltage by a current supplied from the booster circuit at a second time change rate smaller than the first time change rate. High side switch circuit to lower.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237265A JP5587133B2 (en) | 2010-10-22 | 2010-10-22 | High-side switch circuit, interface circuit, and electronic equipment |
TW100137895A TWI554030B (en) | 2010-10-20 | 2011-10-19 | High side switch circuit, interface circuit and electronic device |
US13/276,606 US8879226B2 (en) | 2010-10-20 | 2011-10-19 | High side switch circuit, interface circuit and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237265A JP5587133B2 (en) | 2010-10-22 | 2010-10-22 | High-side switch circuit, interface circuit, and electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012090214A JP2012090214A (en) | 2012-05-10 |
JP5587133B2 true JP5587133B2 (en) | 2014-09-10 |
Family
ID=46261320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010237265A Active JP5587133B2 (en) | 2010-10-20 | 2010-10-22 | High-side switch circuit, interface circuit, and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5587133B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5959010B2 (en) * | 2013-04-24 | 2016-08-02 | ニチコン株式会社 | Overcurrent detection device |
JP6747765B2 (en) * | 2014-06-23 | 2020-08-26 | 東芝情報システム株式会社 | Semiconductor device |
JP2016136681A (en) * | 2015-01-23 | 2016-07-28 | エスアイアイ・セミコンダクタ株式会社 | Switching circuit |
JP6712199B2 (en) * | 2016-08-10 | 2020-06-17 | ローム株式会社 | Overcurrent protection circuit |
CN112630498B (en) * | 2020-12-08 | 2024-06-11 | 中国空间技术研究院 | High-side sampling circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03128618A (en) * | 1989-10-11 | 1991-05-31 | Mitsubishi Electric Corp | Direct current semiconductor breaker |
JP2841779B2 (en) * | 1990-08-09 | 1998-12-24 | 三菱電機株式会社 | Semiconductor breaker |
JPH04117126A (en) * | 1990-09-04 | 1992-04-17 | Mitsubishi Electric Corp | Current-limiting driving device for semiconductor circuit-breaker |
JPH04117125A (en) * | 1990-09-04 | 1992-04-17 | Mitsubishi Electric Corp | Current-limiting driving device for semiconductor circuit-breaker |
DE4237119C1 (en) * | 1992-11-03 | 1994-02-24 | Texas Instruments Deutschland | Circuit arrangement for the controlled switching off of a metal oxide semiconductor field effect transistor |
JP3028889B2 (en) * | 1992-11-27 | 2000-04-04 | 三菱電機株式会社 | DC semiconductor circuit breaker |
JPH11265643A (en) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | Dc semiconductor circuit breaker |
-
2010
- 2010-10-22 JP JP2010237265A patent/JP5587133B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012090214A (en) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI554030B (en) | High side switch circuit, interface circuit and electronic device | |
JP4682007B2 (en) | Power semiconductor device | |
JP6197685B2 (en) | Gate drive circuit | |
JP5587133B2 (en) | High-side switch circuit, interface circuit, and electronic equipment | |
US7109689B2 (en) | Transient-phase PWM power supply and method | |
US20090189585A1 (en) | Pulse width modulation controller and the controlling method thereof | |
JP2012050065A (en) | Drive controller | |
US9350245B2 (en) | Power management multi-chip module with separate high-side driver integrated circuit die | |
US9817412B2 (en) | Protection circuit and control circuit | |
JP2005160268A (en) | Inverter circuit | |
JP4212551B2 (en) | Semiconductor integrated circuit device | |
JPWO2019193805A1 (en) | Switch drive | |
JP6477923B2 (en) | Control circuit | |
JP2016116151A (en) | Semiconductor device and current limiting method | |
CN117480716A (en) | Dynamic overcurrent limit threshold | |
JP6107949B2 (en) | Semiconductor module | |
JP5534076B2 (en) | Drive control device | |
JPWO2020017169A1 (en) | Power module with built-in drive circuit | |
JP2011114056A (en) | Electrostatic discharge protective circuit | |
JP2007300781A (en) | Load controller and load control method | |
TWI381603B (en) | Overvoltage Protection Circuit and Method of Pulse Width Modulation Regulator | |
JP2006187101A (en) | Method of driving voltage driver element | |
JP6592982B2 (en) | Circuit device and electronic device | |
JP6677034B2 (en) | Gate drive circuit, semiconductor device | |
JP2020156170A (en) | Power supply circuit and method for controlling power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5587133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |