JP5585052B2

JP5585052B2 - Interface circuit, control method, interface system, and program

Info

Publication number: JP5585052B2
Application number: JP2009255200A
Authority: JP
Inventors: 信賢一色; 敬介石橋
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 2009-11-06
Filing date: 2009-11-06
Publication date: 2014-09-10
Anticipated expiration: 2029-11-06
Also published as: JP2011098092A

Description

本発明は、インタフェース回路、および制御方法、インタフェースシステム、並びにプログラムに関し、特に、不正を抑制しつつ、適切に遊技球の通過を検出できるようにしたインタフェース回路、および制御方法、インタフェースシステム、並びにプログラムに関する。 The present invention relates to an interface circuit, a control method, an interface system, and a program, and more particularly to an interface circuit, a control method, an interface system, and a program that can appropriately detect passage of a game ball while suppressing fraud. About.

これまでの遊技球を用いた遊技機および計数機おける、遊技球を検出する直流２線式スイッチに対する不正行為を防止する構成としては、直流２線式スイッチとインタフェース回路間の断線異常、短絡異常、または電源電圧の低下異常といった不正行為との因果関係が知られている異常を検出し、報知するものが提案されている（特許文献１参照）。 In a game machine and a counter using game balls so far, a configuration for preventing illegal acts with respect to a DC two-wire switch for detecting a game ball includes a disconnection abnormality and a short circuit abnormality between the DC two-wire switch and the interface circuit. In addition, there has been proposed an apparatus that detects and notifies an abnormality that is known to have a causal relationship with an illegal act such as an abnormality in power supply voltage drop (see Patent Document 1).

ところが、昨今においては、これまでの不正行為に加え、遊技球が直流２線式スイッチを通過している際に、強力な低周波近傍電磁界を照射し、カウント数を増やす不正行為や、セルと呼ばれる道具を用いて、直流２線式スイッチの検出部に検出媒体を往復させて、遊技球のカウント数を増やす、リフティングと呼ばれる新たな不正行為が確認されている。 However, in recent years, in addition to cheating so far, when the game ball is passing the DC two-wire switch, cheating by increasing the number of counts by irradiating a strong low-frequency near electromagnetic field, A new fraudulent act called lifting, which increases the number of game balls counted by reciprocating the detection medium to the detection unit of the DC 2-wire type switch using a tool called, has been confirmed.

これらの新たな不正行為は、従来のインタフェース回路では対策できず、対策には従来のインタフェース回路とは異なる信号処理(特許文献２，３参照)が必要となっている。 These new fraudulent acts cannot be countered by the conventional interface circuit, and the countermeasure requires signal processing different from that of the conventional interface circuit (see Patent Documents 2 and 3).

特許第４３３２７９７号公報Japanese Patent No. 4332797 特許第２８１７０２１号公報Japanese Patent No. 2817021 特開２００１−０５４６１８号公報JP 2001-054618 A

しかしながら、上述した特許文献２，３の技術だけでは、断線異常、短絡異常、または電源低下の異常を検出できない。従って、これまでの構成により、断線異常、短絡異常、または電源低下の異常を検出しつつ、新たな不正行為を対策するためには、新たに対策する不正行為の種類だけ、CPU（Central Processing Unit）のポート数を増やしてセンサ数を増やし、処理する信号数を増やす必要があるため、装置規模と処理負荷を増大させてしまう恐れがあった。 However, it is not possible to detect a disconnection abnormality, a short circuit abnormality, or a power supply reduction abnormality only by the techniques of Patent Documents 2 and 3 described above. Therefore, in order to take measures against new illegal acts while detecting disconnection abnormality, short circuit abnormality, or power supply abnormality with the existing configuration, only the types of illegal acts to be newly counteracted are CPU (Central Processing Unit). ) To increase the number of sensors and the number of signals to be processed, which may increase the device scale and processing load.

しかも、不正行為そのものは、遊技店の立地や客層などにより様々であり、対策を施したい不正行為の内容は一律なものではない。すなわち、遊技店によってニーズは異なるものであり、例えば、従来の対策で十分な場合、新たな対策も含めたものが必要な場合、従来のものと新たな対策とを混合させて位置に応じて対策したいといった様々なニーズがある。 In addition, the fraudulent acts themselves vary depending on the location of the amusement store, the customer base, etc., and the content of the fraudulent acts to which countermeasures are to be taken is not uniform. In other words, the needs vary depending on the amusement store.For example, when conventional measures are sufficient, or when new measures are required, the conventional and new measures are mixed to suit the location. There are various needs for countermeasures.

本発明はこのような状況に鑑みてなされたものであり、特に、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策を必要に応じて実現しつつ、適正に遊技球を計数できるようにするものである。 The present invention has been made in view of such circumstances, and in particular, in addition to abnormalities such as disconnection abnormalities, short circuit abnormalities, and power supply abnormalities, countermeasures against fraudulent acts due to low-frequency near electromagnetic fields and lifting as necessary. The game balls can be properly counted while realizing the above as necessary.

本発明の第１実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるインタフェース回路が提供される。
また、本発明の第２実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力されるインタフェース回路が提供される。

さらに、本発明の第３実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるインタフェース回路の制御方法において、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含むインタフェース回路の制御方法が提供される。
そして、本発明の第４実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力されるインタフェース回路の制御方法において、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含むインタフェース回路の制御方法が提供される。
本発明の一側面のインタフェース回路は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含む。 According to the first embodiment of the present invention, in an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit, detection of a plurality of the DC 2-wire switches A plurality of comparison means for discriminating signals and outputting a discrimination signal; a plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit; Determining whether or not the generation order of the discrimination signal is a predetermined order, and determining that the generation order of the discrimination signal is not the predetermined order, the order abnormality signal output means for outputting the order abnormality signal; and Switching means for switching a part of a plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal; Thus, when a part of the plurality of output signals output to the subsequent control circuit is switched to become the order abnormality signal, the generation order of the discrimination signals output by the plurality of comparison means Is a predetermined order, the discrimination signal that is not a part of the plurality of output signals is output as an output signal, and the switching means outputs a plurality of output signals that are output to the subsequent control circuit. When some types are switched to be the discrimination signal, an interface circuit is provided in which all of the plurality of output signals are output as output signals composed of the discrimination signals.
Further, according to the second embodiment of the present invention, in the interface circuit for transmitting the detection signal of the DC 2-wire switch indicating detection or non-detection of the game ball to the control circuit, the plurality of DC 2-wire switches A plurality of comparison means for discriminating the detection signals of the two and outputting a discrimination signal; and a plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit; Determining whether the generation order of the plurality of discrimination signals is a predetermined order, and determining that the generation order of the discrimination signals is not the predetermined order; Switching means for switching a part of a plurality of output signals output to the control circuit by the output control means to the discrimination signal or the order abnormality signal, and Generation of discrimination signals output by a plurality of the comparison means when a type of a plurality of output signals to be output to the subsequent control circuit is switched by the stage so as to be the order abnormality signal When the order is not a predetermined order, an interface circuit is provided that outputs a non-detection signal that does not indicate the passage of the game ball regardless of the presence or absence of discrimination signals output by the plurality of comparison means.

Furthermore, according to the third embodiment of the present invention, there is provided an interface circuit for transmitting a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit, wherein the plurality of DC 2-wires are detected. A plurality of comparison means for discriminating the detection signal of the switch and outputting a discrimination signal; and a plurality of output controls for controlling the discrimination signal output by the plurality of comparison means to be output as an output signal to the control circuit And determining whether or not the order of generation of the plurality of discrimination signals is a predetermined order, and outputting an order error signal when the order of generation of the discrimination signals is determined not to be a predetermined order And a switching means for switching a type of a part of the plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal, When a type of a plurality of output signals output to the control circuit subsequent to the control circuit is switched so as to be the sequence abnormality signal, generation of a discrimination signal output by the plurality of comparison means When the order is a predetermined order, the discrimination signal that is not a part of the plurality of output signals is output as an output signal, and the switching means outputs a plurality of output signals that are output to the subsequent control circuit. In the control method of the interface circuit in which all of the plurality of the output signals are output as output signals composed of the discrimination signals, when some of the types are switched to become the discrimination signals, A plurality of comparison steps for discriminating detection signals of the plurality of DC two-wire switches and outputting a discrimination signal; and the plurality of ratios in the output control means A plurality of output control steps for controlling the discrimination signal output by the processing of the step to be output as an output signal to the control circuit; and the order of generation of the plurality of discrimination signals in the order abnormality signal output means is a predetermined order And when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output step of outputting an order error signal, and a process of the output control step in the switching means The interface circuit control method includes a switching step of switching a part of a plurality of output signals output to the control circuit to the discrimination signal or the sequence abnormality signal.
And according to 4th Embodiment of this invention, it is an interface circuit which transmits the detection signal of the DC 2-wire type switch which shows the detection or non-detection of a game ball to a control circuit, Comprising: A plurality of said DC 2-wire A plurality of comparison means for discriminating the detection signal of the switch and outputting a discrimination signal; and a plurality of output controls for controlling the discrimination signal output by the plurality of comparison means to be output as an output signal to the control circuit And determining whether or not the order of generation of the plurality of discrimination signals is a predetermined order, and outputting an order error signal when the order of generation of the discrimination signals is determined not to be a predetermined order And a switching means for switching a type of a part of the plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal, When a type of a plurality of output signals output to the control circuit subsequent to the control circuit is switched so as to be the sequence abnormality signal, generation of a discrimination signal output by the plurality of comparison means When the order is not a predetermined order, in the control method of the interface circuit in which a non-detection signal that does not indicate the passage of the game ball is output regardless of the presence or absence of the discrimination signal output by the plurality of comparison means, A plurality of comparison steps for discriminating detection signals of the plurality of DC two-wire switches in the comparison means and outputting a discrimination signal; and a discrimination signal output by the processing of the plurality of comparison steps in the output control means. A plurality of output control steps for controlling to output as an output signal to the control circuit, and a plurality of discriminations in the sequence abnormality signal output means An order error signal output step for outputting an order error signal when it is determined whether or not the generation order of signals is a predetermined order and the generation order of the discrimination signals is not a predetermined order; and the switching means And a switching step of switching a part of the plurality of output signals output to the control circuit by the processing of the output control step to the discrimination signal or the sequence abnormality signal. Provided.
An interface circuit according to one aspect of the present invention is an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit, and includes a plurality of DC 2-wire switches. A plurality of comparison means for discriminating the detection signal and outputting a discrimination signal; and a plurality of output control means for controlling the discrimination signal output by the plurality of comparison means to be output as an output signal to the control circuit; It is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output means for outputting an order error signal; And switching means for switching a part of the plurality of output signals output to the control circuit by the output control means to the discrimination signal or the order abnormality signal.

前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力されるようにすることができる。 The discriminating signals output by the plurality of comparison means when the switching means switches some of the plurality of output signals to be output to the control circuit to be the order abnormality signal. When the generation order is a predetermined order, the discrimination signal that is not a part of the plurality of output signals can be output as an output signal.

前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるようにすることができる。 When the switching means switches some of the plurality of output signals output to the subsequent control circuit to be the discrimination signal, all of the plurality of output signals are the discrimination signal. It can be made to output as an output signal which consists of.

短絡事故を検出する短絡事故検出手段、断線事故を検出する断線事故検出手段、および電源異常を検出する電源異常検出手段の少なくともいずれか１つと、前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段と、前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とを含ませるようにすることができ、前記総合異常信号が出力されるとき、前記出力制御手段には、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御させるようにすることができる。 At least one of a short-circuit accident detection means for detecting a short-circuit accident, a disconnection accident detection means for detecting a disconnection accident, and a power supply abnormality detection means for detecting a power supply abnormality, the short-circuit accident detection means, the disconnection accident detection means, and When at least one of the short circuit accident, the disconnection accident, and the power supply abnormality is detected from at least one of the power supply abnormality detection means, an operation abnormality signal output means for outputting an operation abnormality signal, the sequence abnormality signal, and When at least one of the operation abnormality signals is output, a general abnormality signal output means for outputting a general abnormality signal can be included, and when the general abnormality signal is output, the output control The means holds the discrimination signal in a state indicating non-detection of the game ball and controls to output it as the output signal. It is possible.

前記出力信号を前記制御回路に出力する出力信号出力手段と、前記総合異常信号を前記制御回路に出力する総合異常信号出力手段と、前記動作異常信号を前記制御回路に出力する動作異常信号出力手段と、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段とをさらに含ませるようにすることができ、前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段には、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力させるようにすることができる。 Output signal output means for outputting the output signal to the control circuit, Comprehensive abnormality signal output means for outputting the comprehensive abnormality signal to the control circuit, and operation abnormality signal output means for outputting the operation abnormality signal to the control circuit And an output permission signal supply means for supplying an output permission signal to the output signal output means, the overall abnormality signal output means, and the operation abnormality signal output means, and the output permission When the signal is supplied, the output signal output unit, the general abnormality signal output unit, and the operation abnormality signal output unit are configured to output the output signal, the general abnormality signal, and the operation abnormality signal, respectively. be able to.

前記順序異常信号出力手段には、少なくとも１つのラッチ回路を含ませるようにすることができ、前記ラッチ回路の動作に基づいて、順序異常信号を出力させるようにすることができ、所定の条件のとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給するリセット信号発生手段をさらに含ませるようにすることができる。 The out-of-order signal output means can include at least one latch circuit, and can output an out-of-order signal based on the operation of the latch circuit. At this time, it is possible to further include reset signal generating means for supplying a reset signal for resetting the latch circuit to an initial state.

前記リセット信号発生手段には、前記複数の比較手段より供給される弁別信号が全て、遊技球が非検出であることを示す信号であるとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給させるようにすることができる。 The reset signal generating means includes a reset signal for resetting the latch circuit to an initial state when all of the discrimination signals supplied from the plurality of comparing means are signals indicating that the game ball is not detected. Can be supplied.

本発明のインタフェースシステムにおいては、複数の前記直流２線式スイッチと、請求項１乃至７のいずれかに記載のインタフェース回路とを備え、前記直流２線式スイッチは、遊技球の通過を検出する近接スイッチ、光電スイッチ、または有接点スイッチとを含ませるようにすることができる。 The interface system of the present invention comprises a plurality of the DC two-wire switches and the interface circuit according to any one of claims 1 to 7, wherein the DC two-wire switches detect passage of a game ball. Proximity switches, photoelectric switches, or contact switches can be included.

本発明のインタフェースシステムにおいては、複数の前記直流２線式スイッチは、それぞれの遊技球の検出領域が、遊技球の通過に伴って、同一の遊技球を同時に検出できる期間を含み、かつ、前記同一の遊技球の検出開始および検出終了のタイミングが異なるように配置されるようにすることができる。 In the interface system of the present invention, the plurality of DC two-wire switches each include a period in which the detection area of each game ball can simultaneously detect the same game ball as the game ball passes, and The same game ball can be arranged so that the detection start timing and the detection end timing are different.

本発明の遊技機においては、請求項１乃至７のいずれかに記載のインタフェース回路、または請求項８若しくは９のいずれかに記載のインタフェースシステムと、前記制御回路とを含ませるようにすることができる。 In the gaming machine of the present invention, the interface circuit according to any one of claims 1 to 7 or the interface system according to any one of claims 8 or 9 and the control circuit may be included. it can.

前記制御回路には、前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段を含ませるようにすることができる。 The control circuit may include an abnormality type determination unit that determines the type of abnormality that has occurred based on the output signal, the general abnormality signal, and the operation abnormality signal.

前記制御回路には、複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常発生箇所特定手段を含ませるようにすることができる。 The control circuit includes an abnormality occurrence location identifying means for identifying an abnormality occurrence location based on each of the output signals corresponding to the plurality of DC two-wire switches, the overall abnormality signal, or the operation abnormality signal. You can make it.

本発明の一側面のインタフェース回路の制御方法は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含むインタフェース回路の制御方法であって、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含む。 An interface circuit control method according to one aspect of the present invention is an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit, the plurality of DC 2-wires A plurality of comparison means for discriminating the detection signal of the switch and outputting a discrimination signal; and a plurality of output controls for controlling the discrimination signal output by the plurality of comparison means to be output as an output signal to the control circuit And determining whether or not the order of generation of the plurality of discrimination signals is a predetermined order, and outputting an order error signal when the order of generation of the discrimination signals is determined not to be a predetermined order And switching means for switching a part of the plurality of output signals output to the control circuit by the output control means to the discrimination signal or the order abnormality signal. An interface circuit control method comprising: a plurality of comparison steps for discriminating detection signals of a plurality of DC two-wire switches in the comparison means and outputting a discrimination signal; and the plurality of comparisons in the output control means A plurality of output control steps for controlling the discrimination signal output by the processing of the step to be output as an output signal to the control circuit; and the order of generation of the plurality of discrimination signals in the order abnormality signal output means is a predetermined order And when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output step of outputting an order error signal, and a process of the output control step in the switching means The type of some of the plurality of output signals output to the control circuit is switched to the discrimination signal or the sequence abnormality signal That includes a switching step.

本発明の一側面のプログラムは、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含むインタフェース回路を制御するコンピュータに、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含む処理を実行させる。 A program according to one aspect of the present invention is an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit, and detects a plurality of DC 2-wire switches. A plurality of comparison means for discriminating signals and outputting a discrimination signal; a plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit; Determining whether or not the generation order of the discrimination signal is a predetermined order, and determining that the generation order of the discrimination signal is not the predetermined order, the order abnormality signal output means for outputting the order abnormality signal; and An interface circuit including switching means for switching a part of the plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal. A plurality of comparison steps for discriminating detection signals of the plurality of DC two-wire switches in the comparison means and outputting discrimination signals in the comparison means; and processing of the plurality of comparison steps in the output control means A plurality of output control steps for controlling to output the discrimination signals output by the control circuit as output signals to the control circuit, and whether the order of generation of the plurality of discrimination signals in the order abnormality signal output means is a predetermined order And determining that the generation order of the discrimination signals is not a predetermined order, the order error signal output step for outputting an order error signal, and the control by the processing of the output control step in the switching means A switching step for switching a part of a plurality of output signals output to the circuit to the discrimination signal or the sequence abnormality signal. To execute processing including a flop.

本発明の一側面においては、複数の直流２線式スイッチの検出信号が弁別されて、複数の弁別信号が出力され、前記複数に出力される弁別信号が前記制御回路への出力信号として出力されるように制御され、複数の弁別信号の発生順序が所定の順序であるか否かが判定され、前記弁別信号の発生順序が所定の順序ではないと判定された場合、順序異常信号が出力され、前記制御回路に出力される複数の出力信号のうちの一部の種別が、前記弁別信号または前記順序異常信号に切り替えられる。 In one aspect of the present invention, detection signals of a plurality of DC two-wire switches are discriminated, a plurality of discrimination signals are output, and a discrimination signal output to the plurality is output as an output signal to the control circuit. And determining whether or not the generation order of the plurality of discrimination signals is a predetermined order, and if it is determined that the generation order of the discrimination signals is not the predetermined order, an out-of-order signal is output. A part of the plurality of output signals output to the control circuit is switched to the discrimination signal or the sequence abnormality signal.

本発明の一側面の、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段とは、例えば、比較器であり、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段とは、例えば、ＩＦ（インタフェース）出力部であり、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段とは、例えば、異常判定部であり、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とは、例えば、切替部である。 According to one aspect of the present invention, a plurality of DC two-wire switch detection signals are discriminated in an interface circuit that transmits a detection signal of a DC two-wire switch indicating detection or non-detection of a game ball to a control circuit. The plurality of comparison units that output the discrimination signal are, for example, comparators, and a plurality of output controls that control the discrimination signals output by the plurality of comparison units to be output as output signals to the control circuit. The means is, for example, an IF (interface) output unit, which determines whether or not the generation order of a plurality of discrimination signals is a predetermined order, and determines that the generation order of the discrimination signals is not a predetermined order In this case, the out-of-order signal output means for outputting the out-of-order signal is, for example, an abnormality determination unit, and a part of the plurality of output signals output to the control circuit by the output control means. Another, said a switching means for switching the discrimination signal or the sequence abnormality signal, for example, a switching unit.

すなわち、直流２線式スイッチを２個用いたデュアル近接スイッチを用いる場合、切替部は、制御回路に出力される複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替える。そして、２個の直流２線式スイッチのそれぞれの検出信号が、それぞれ比較部により弁別されて弁別信号が出力される。異常判定部は、それぞれの弁別信号の立上り、および立下りのタイミングが所定の順序であるか否かに基づいて、遊技球が順方向に通過しているか否かを判定し、所定の順序ではなく異常が検出された場合、順序異常信号を出力する。これに応じて、順序異常信号が出力されるので、制御回路には、異常が発生したことが通知される。また、順序に異常が検出されなかった場合、前記制御回路に出力される複数の出力信号のうちの一部ではない出力信号の種別は、前記弁別信号であるので、遊技球の通過の有無を示す信号が制御回路に通知される。 That is, when a dual proximity switch using two DC two-wire switches is used, the switching unit is configured so that a part of the plurality of output signals output to the control circuit is the order abnormality signal. Switch. Then, the detection signals of the two DC two-wire switches are discriminated by the comparators, respectively, and a discrimination signal is output. The abnormality determination unit determines whether or not the game ball passes in the forward direction based on whether or not the rising and falling timings of the respective discrimination signals are in a predetermined order. If an abnormality is detected, a sequence abnormality signal is output. In response to this, an order abnormality signal is output, so that the control circuit is notified that an abnormality has occurred. If no abnormality is detected in the order, the type of the output signal that is not a part of the plurality of output signals output to the control circuit is the discrimination signal. The signal shown is notified to the control circuit.

一方、直流２線式スイッチを１個用いたシングル近接スイッチを用いる場合、切替部は、制御回路に出力される複数の出力信号の全てが、前記弁別信号となるように切り替える。この結果、個別の直流２線式スイッチの検出信号が比較部により弁別されて弁別信号として出力される。 On the other hand, when a single proximity switch using one DC two-wire switch is used, the switching unit switches so that all of the plurality of output signals output to the control circuit become the discrimination signal. As a result, the detection signals of the individual DC two-wire switches are discriminated by the comparison unit and output as discrimination signals.

結果として、切替部の切り替え方により、デュアル近接スイッチを用いて、低周波近傍電磁界やリフティングによる不正の有無を示す異常信号と、遊技球の検出信号である弁別信号とを制御回路に供給することができるので、不正を抑制しつつ適正に遊技球を検出することが可能になると共に、シングル近接スイッチを用いても、遊技球の検出信号のインタフェースとして機能することが可能となる。 As a result, depending on how the switching unit is switched, a dual proximity switch is used to supply the control circuit with an abnormal signal indicating the presence or absence of fraud due to a low-frequency near electromagnetic field or lifting and a discrimination signal that is a detection signal of a game ball. Therefore, it is possible to appropriately detect a game ball while suppressing fraud, and even if a single proximity switch is used, it can function as an interface for a detection signal of the game ball.

本発明によれば、デュアル近接スイッチとシングル近接スイッチとを切り替えて使用することが可能になると共に、不正や異常を適切に検出して、遊技球を適切に計数することが可能となる。 According to the present invention, it is possible to switch between a dual proximity switch and a single proximity switch and use them, and it is possible to appropriately detect game fraud and abnormalities and appropriately count game balls.

デュアル近接スイッチの構成例を説明する図である。It is a figure explaining the structural example of a dual proximity switch. 図１のデュアル近接スイッチの動作を説明する図である。It is a figure explaining operation | movement of the dual proximity switch of FIG. デュアル近接スイッチに用いられる本発明を適用したインタフェースシステムを説明する図である。It is a figure explaining the interface system to which this invention used for a dual proximity switch is applied. 図３のインタフェース回路の構成例を説明する図である。FIG. 4 is a diagram illustrating a configuration example of an interface circuit in FIG. 3. 異常判定ブロックとその周辺の構成例を説明する図である。It is a figure explaining the example of a structure of an abnormality determination block and its periphery. インタフェース処理を説明するフローチャートである。It is a flowchart explaining an interface process. シングル近接スイッチモード処理を説明するフローチャートである。It is a flowchart explaining a single proximity switch mode process. デュアル近接スイッチモード処理を説明するフローチャートである。It is a flowchart explaining a dual proximity switch mode process. デュアル近接スイッチモード処理を説明する図である。It is a figure explaining dual proximity switch mode processing. デュアル近接スイッチモード処理を説明する図である。It is a figure explaining dual proximity switch mode processing. デュアル近接スイッチモード処理を説明する図である。It is a figure explaining dual proximity switch mode processing. デュアル近接スイッチモード処理を説明する図である。It is a figure explaining dual proximity switch mode processing. インタフェース処理による動作を説明する図である。It is a figure explaining the operation | movement by an interface process. シングル近接スイッチモード計数処理を説明するフローチャートである。It is a flowchart explaining a single proximity switch mode count process. デュアル近接スイッチモード計数処理を説明するフローチャートである。It is a flowchart explaining a dual proximity switch mode count process. その他のデュアル近接スイッチモード計数処理を説明するフローチャートである。It is a flowchart explaining the other dual proximity switch mode count processing. その他のデュアル近接スイッチモード計数処理を説明する図である。It is a figure explaining other dual proximity switch mode count processing. その他のデュアル近接スイッチモード計数処理を説明する図である。It is a figure explaining other dual proximity switch mode count processing. その他のデュアル近接スイッチモード計数処理を説明する図である。It is a figure explaining other dual proximity switch mode count processing. 汎用のパーソナルコンピュータを説明する図である。It is a figure explaining a general purpose personal computer.

以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。 Embodiments of the present invention will be described below. Correspondences between the configuration requirements of the present invention and the embodiments described in the detailed description of the present invention are exemplified as follows. This description is to confirm that the embodiments supporting the present invention are described in the detailed description of the invention. Accordingly, although there are embodiments that are described in the detailed description of the invention but are not described here as embodiments corresponding to the constituent elements of the present invention, It does not mean that the embodiment does not correspond to the configuration requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. It's not something to do.

すなわち、本発明の一側面のインタフェース回路は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路（例えば、図４のＩ／Ｆ回路１０３）であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段（例えば、図４の比較器１５４−１，１５４−２）と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段（例えば、図４のＩ／Ｆ出力部１７１，１７４）と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段（例えば、図４の異常判定部１９１）と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段（例えば、図４の切替部１７２）とを含む。 That is, the interface circuit according to one aspect of the present invention is an interface circuit (for example, the I / F circuit 103 in FIG. And a plurality of comparison means (for example, comparators 154-1 and 154-2 in FIG. 4) that discriminate the detection signals of the plurality of DC two-wire switches and output a discrimination signal; A plurality of output control means (for example, I / F output units 171 and 174 in FIG. 4) for controlling the discrimination signal output by the comparison means to be output as an output signal to the control circuit, and a plurality of discrimination signals It is determined whether or not the generation order is a predetermined order, and when it is determined that the generation order of the discrimination signals is not the predetermined order, the order abnormality signal output means for outputting the order abnormality signal (for example, the abnormality in FIG. 4) Size 191) and switching means for switching a part of a plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal (for example, the switching section in FIG. 4) 172).

短絡事故を検出する短絡事故検出手段（例えば、図４の短絡検知部１５２−１，１５２−２）、断線事故を検出する断線事故検出手段（例えば、図４の断線検知部１５１−１，１５１−２）、および電源異常（例えば、図４の電源監視部１４２）を検出する電源異常検出手段の少なくともいずれか１つと、前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段（例えば、図４の異常検知処理部１５３−１，１５３−２）と、前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とを含ませるようにすることができ、前記総合異常信号が出力されるとき、前記出力制御手段には、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御させるようにすることができる。 Short-circuit accident detection means (for example, short-circuit detection units 152-1 and 152-2 in FIG. 4) for detecting a short-circuit accident, and disconnection accident detection means for detecting a disconnection accident (for example, disconnection detection units 151-1 and 151 in FIG. 4) -2) and at least one of the power supply abnormality detection means for detecting a power supply abnormality (for example, the power supply monitoring unit 142 in FIG. 4), the short-circuit accident detection means, the disconnection accident detection means, and the power supply abnormality detection means. When at least one of the short-circuit accident, the disconnection accident, and the power supply abnormality is detected from at least one, an operation abnormality signal output unit that outputs an operation abnormality signal (for example, the abnormality detection processing unit 153-1 in FIG. 4). 153-2) and at least one of the sequence abnormality signal and the operation abnormality signal is output, a comprehensive abnormality signal output means for outputting a general abnormality signal When the comprehensive abnormality signal is output, the output control means holds the discrimination signal in a state indicating non-detection of a game ball and outputs it as the output signal. Can be controlled.

前記出力信号を前記制御回路に出力する出力信号出力手段（例えば、図４のトライステートバッファ２０１−２）と、前記総合異常信号を前記制御回路に出力する総合異常信号出力手段（例えば、図４のトライステートバッファ２０１−１）と、前記動作異常信号を前記制御回路に出力する動作異常信号出力手段（例えば、図４のトライステートバッファ２０１−３）と、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段（例えば、図４のイネーブル端子ＥＮ）とをさらに含ませるようにすることができ、前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段には、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力させるようにすることができる。 Output signal output means for outputting the output signal to the control circuit (for example, the tristate buffer 201-2 in FIG. 4), and comprehensive abnormality signal output means for outputting the comprehensive abnormality signal to the control circuit (for example, FIG. 4). Tristate buffer 201-1), operation abnormality signal output means (for example, tristate buffer 201-3 in FIG. 4) for outputting the operation abnormality signal to the control circuit, output signal output means, and general abnormality signal. The output means and the operation abnormality signal output means may further include output permission signal supply means (for example, an enable terminal EN in FIG. 4) for supplying an output permission signal. The output signal output means, the overall abnormality signal output means, and the operation abnormality signal output means respectively have the output signal, Serial comprehensive abnormality signal, and it can be adapted to output the operation abnormality signal.

前記順序異常信号出力手段には、少なくとも１つのラッチ回路（例えば、図５のフリップフロップ回路ＦＦ１乃至ＦＦ４）を含ませるようにすることができ、前記ラッチ回路の動作に基づいて順序異常信号を出力させるようにすることができ、所定の条件のとき、前記ラッチ回路に対して前記順序異常信号が出力されない初期状態にリセットするリセット信号を供給するリセット信号発生手段（例えば、図４のリセット部１９３）をさらに含ませるようにすることができる。 The out-of-order signal output means can include at least one latch circuit (for example, flip-flop circuits FF1 to FF4 in FIG. 5), and outputs an out-of-order signal based on the operation of the latch circuit. Reset signal generating means for supplying a reset signal for resetting the latch circuit to an initial state where the sequence abnormality signal is not output to the latch circuit under a predetermined condition (for example, the reset unit 193 in FIG. 4). ) Can be further included.

前記制御回路には、前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段（例えば、図３の異常種別判定部１２４）を含ませるようにすることができる。 The control circuit includes an abnormality type determination means (for example, an abnormality type determination unit 124 in FIG. 3) that determines the type of abnormality that has occurred based on the output signal, the general abnormality signal, and the operation abnormality signal. You can make it.

前記制御回路には、複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常箇所特定手段（例えば、図３の特定部１２３）を含ませるようにすることができる。 In the control circuit, an abnormal point specifying means (for example, for specifying an abnormal point based on the output signal corresponding to the plurality of DC two-wire switches, the general abnormal signal, or the operation abnormal signal, for example, The specific part 123) of FIG. 3 can be included.

本発明の一側面のインタフェース回路の制御方法およびプログラムは、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップ（例えば、図８のステップＳ４５）と、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップ（例えば、図８のステップＳ４８）と、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップ（例えば、図８のステップＳ４６）と、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記総合異常信号に切り替える切替ステップ（例えば、図６のステップＳ２）とを含む。 The interface circuit control method and program according to one aspect of the present invention include a plurality of comparison steps (for example, as shown in FIG. 8) in which the comparison means discriminates detection signals of the plurality of DC two-wire switches and outputs a discrimination signal. Step S45) and a plurality of output control steps (for example, as shown in FIG. 8) for controlling the output control means to output the discrimination signal output by the processing of the plurality of comparison steps as an output signal to the control circuit. Step S48), and determining whether or not the order of generation of the plurality of discrimination signals in the order abnormality signal output means is a predetermined order, and determining that the order of generation of the discrimination signals is not the predetermined order, An out-of-order signal output step (for example, step S46 in FIG. 8) for outputting an out-of-order signal, and the output control step in the switching means. Some of the types of the plurality of output signals to be output to the control circuit by the process of-up, and a switching step of switching to said discrimination signal and said total error signal (e.g., step S2 of FIG. 6).

［本発明を適用したデュアル近接スイッチの一実施の形態の構成例］
図１は、本発明を適用したインタフェース回路に遊技球の検出信号を供給するデュアル近接スイッチの構成例を示す断面図を示している。 [Configuration example of one embodiment of dual proximity switch to which the present invention is applied]
FIG. 1 is a sectional view showing a configuration example of a dual proximity switch that supplies a detection signal of a game ball to an interface circuit to which the present invention is applied.

図１のデュアル近接スイッチ１においては、遊技球と略同径の貫通孔２１が設けられており、遊技球Ｐ１乃至Ｐ３は、遊技球Ｐ１，Ｐ２，Ｐ３の順序で、図中の矢印で示される順方向に貫通孔２１の入口側１１から出口側１２に向けて通過するように構成されている。尚、遊技球Ｐ１乃至Ｐ３について、特に区別する必要がない場合、単に遊技球Ｐと称するものとし、その他の複数存在する構成についても同様に称するものとする。 In the dual proximity switch 1 of FIG. 1, a through hole 21 having substantially the same diameter as the game ball is provided, and the game balls P1 to P3 are indicated by arrows in the figure in the order of the game balls P1, P2, and P3. It is configured to pass from the inlet side 11 to the outlet side 12 of the through hole 21 in the forward direction. It should be noted that the game balls P1 to P3 are simply referred to as game balls P when there is no need to distinguish them, and the other plural configurations are also referred to in the same manner.

また、貫通口２１には、貫通口２１と同軸に、入口側１１から出口側１２に向かって順に検出コイルＬ１，Ｌ２が設けられている。検出コイルＬ１，Ｌ２は貫通口２１と同軸で、かつ貫通口２１の外周部に巻回されてる。 The through-hole 21 is provided with detection coils L1 and L2 in order from the inlet side 11 toward the outlet side 12 coaxially with the through-hole 21. The detection coils L1 and L2 are coaxial with the through hole 21 and are wound around the outer periphery of the through hole 21.

２つの検出コイルＬ１およびＬ２は、例えば、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の間隔をおいて配置されている。尚、この間隔は、遊技球Ｐの直径の１／４に限るものではなく、検出コイルＬ１およびＬ２が、同一の遊技球の検出の開始タイミング、および終了タイミングが異なるようにできて、かつ、同時に検出している状態を含むようにできる間隔であれば、別の間隔であってもよいものである。 The two detection coils L1 and L2 are arranged, for example, at an interval of 1/4 of the diameter of the game ball P (for example, 11 mm). This interval is not limited to ¼ of the diameter of the game ball P, and the detection coils L1 and L2 can have different start timings and end timings for detecting the same game ball, and Any other interval may be used as long as it can include the states detected at the same time.

このように、デュアル近接スイッチ１においては、貫通孔２１の入口側１１における検出コイルＬ１を含む第１の近接スイッチと、出口側１２の検出コイルＬ２を含む第２の近接スイッチとの２系統の近接スイッチが内蔵されている。 Thus, in the dual proximity switch 1, there are two systems of the first proximity switch including the detection coil L1 on the inlet side 11 of the through hole 21 and the second proximity switch including the detection coil L2 on the outlet side 12. Proximity switch is built-in.

［デュアル近接スイッチの動作］
後述する本発明の遊技球を計数するインタフェースシステムは、遊技球Ｐ１乃至Ｐ３が貫通孔２１を通過することにより、出力される第１の近接スイッチの検出信号Ｓ１と第２の近接スイッチの検出信号Ｓ２のタイミングを比較することで、１個の遊技球が正規の順方向に通過したか否かを判別し、順方向に通過した場合にのみを計数する。 [Operation of dual proximity switch]
In the interface system for counting game balls according to the present invention, which will be described later, a detection signal S1 of the first proximity switch and a detection signal of the second proximity switch that are output when the game balls P1 to P3 pass through the through hole 21. By comparing the timing of S2, it is determined whether or not one game ball has passed in the normal forward direction, and only when the game ball has passed in the forward direction is counted.

例えば、上述したように、２つの検出コイルＬ１およびＬ２が、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の距離だけ離して配置される場合、遊技球Ｐ１乃至Ｐ３が順次、図１の矢印で示される順方向に貫通孔２１を通過すると、第１の近接スイッチの検出信号Ｓ１と、第２の近接スイッチの検出信号Ｓ２は、図２の波形図で示されるように検出されることになる。図２においては、上段に検出信号Ｓ１の波形が示されており、下段に検出信号Ｓ２の波形が示されており、いずれも横軸が時間方向である。 For example, as described above, when the two detection coils L1 and L2 are arranged at a distance of 1/4 of the diameter (for example, 11 mm) of the game ball P, the game balls P1 to P3 are sequentially displayed in FIG. When passing through the through hole 21 in the forward direction indicated by the arrow, the detection signal S1 of the first proximity switch and the detection signal S2 of the second proximity switch are detected as shown in the waveform diagram of FIG. It will be. In FIG. 2, the waveform of the detection signal S1 is shown in the upper stage, and the waveform of the detection signal S2 is shown in the lower stage. In each case, the horizontal axis is the time direction.

すなわち、図２の波形図で示されるように、検出信号Ｓ１は、時刻ＴＰ１において、Ｌｏｗ信号からＨｉ信号に立上り、時刻ＴＰ３においてＨｉ信号からＬｏｗ信号に立下がっている。同様に、検出信号Ｓ２は、時刻ＴＰ２において、Ｈｉ信号に立上り、時刻ＴＰ４において、Ｌｏｗ信号に立下がっている。 That is, as shown in the waveform diagram of FIG. 2, the detection signal S1 rises from the Low signal to the Hi signal at time TP1, and falls from the Hi signal to the Low signal at time TP3. Similarly, the detection signal S2 rises to the Hi signal at time TP2, and falls to the Low signal at time TP4.

このように、デュアル近接スイッチ１は、例えば、遊技球Ｐが順方向に通過するとき、図２で示されるような、検出信号Ｓ１，Ｓ２を、後述するＩ／Ｆ回路１０３（図４）に対して順次出力する。 Thus, for example, when the game ball P passes in the forward direction, the dual proximity switch 1 sends the detection signals S1 and S2 as shown in FIG. 2 to the I / F circuit 103 (FIG. 4) described later. Output sequentially.

［本発明を適用したインタフェース回路を用いたインタフェースシステムの構成例］
次に、図３を参照して、本発明を適用したインタフェース回路を用いたインタフェースシステムの構成例について説明する。 [Configuration example of interface system using interface circuit to which the present invention is applied]
Next, a configuration example of an interface system using an interface circuit to which the present invention is applied will be described with reference to FIG.

インタフェースシステムは、デュアル近接スイッチ１０１−１，１０１−２、シングル近接スイッチ１０２−１乃至１０２−３、電源ＶＳ、インタフェース（Ｉ／Ｆ）回路１０３、電源ＶＣＣ、CPU１０４、発報部１０５、および計数部１０６を備えている。すなわち、本発明のインタフェースシステムは、例えば、遊技機、または計数機内における遊技球の計数に係る処理を担うものである。 The interface system includes dual proximity switches 101-1 and 101-2, single proximity switches 102-1 to 102-3, a power supply VS, an interface (I / F) circuit 103, a power supply VCC, a CPU 104, a notification unit 105, and a counter. Part 106 is provided. That is, the interface system of the present invention is responsible for, for example, processing related to counting of game balls in a gaming machine or counting machine.

デュアル近接スイッチ１０１（１０１−１，１０１−２）は、図１，図２を参照して説明したものと同一のものであり、電源ＶＳより電力供給を受けて、遊技球の通過を検出し、検出結果として、上述した２種類の検出信号Ｓ１，Ｓ２を端子Ｓ１，Ｓ２（Ｓ１−１，Ｓ１−２，Ｓ２−１，Ｓ２−２）より、Ｉ／Ｆ回路１０３に出力する。 The dual proximity switch 101 (101-1, 101-2) is the same as that described with reference to FIGS. 1 and 2, and receives power supply from the power source VS to detect the passing of the game ball. As a detection result, the two types of detection signals S1 and S2 described above are output to the I / F circuit 103 from terminals S1 and S2 (S1-1, S1-2, S2-1, and S2-2).

シングル近接スイッチ１０２（１０２−１乃至１０２−３）は、電源ＶＳより電力供給を受けて、遊技球の通過を検出し、１種類の検出信号Ｈ（Ｈ−１乃至Ｈ−３）をＩ／Ｆ回路１０３に出力する。すなわち、シングル近接スイッチ１０２は、１個のコイルから構成されるスイッチであり、図１，図２を参照して説明した上述の第１の近接スイッチ、または第２の近接スイッチのいずれか一方のみからなる近接スイッチである。シングル近接スイッチ１０２は、デュアル近接スイッチ１０１が２個のコイルＬ１，Ｌ２のそれぞれについて２種類の検出信号Ｓ１，Ｓ２を出力するのに対して、１種類の検出信号Ｈ（Ｈ−１乃至Ｈ−３）を出力する。 The single proximity switch 102 (102-1 to 102-3) receives power supply from the power supply VS, detects the passage of the game ball, and sends one type of detection signal H (H-1 to H-3) to the I / O. Output to the F circuit 103. That is, the single proximity switch 102 is a switch composed of one coil, and only one of the first proximity switch and the second proximity switch described above with reference to FIGS. 1 and 2 is used. It is a proximity switch consisting of The single proximity switch 102 outputs two types of detection signals S1 and S2 for each of the two coils L1 and L2 while the dual proximity switch 101 outputs one type of detection signal H (H-1 to H−). 3) is output.

尚、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２は、いずれも遊技球の通過を検出する検出信号を出力するが、シングル近接スイッチ１０２では、検出信号が検出信号Ｈのみであるため、デュアル近接スイッチ１０１のように遊技球の通過方向を認識することができない。このため、不正行為などが高い頻度で確認されているような部位に対しては、デュアル近接スイッチ１０１を配設し、その他の部位に対してはシングル近接スイッチ１０２を配設することが望ましい。従って、インタフェースシステムを構築するに当たり、図３の例においては、デュアル近接スイッチ１０１が２個であり、シングル近接スイッチ１０２が３個の例が示されているが、Ｉ／Ｆ回路１０３に設けられた端子の個数が対応可能であれば、それぞれこれ以外の個数であってもよいものである。 The dual proximity switch 101 and the single proximity switch 102 both output detection signals for detecting the passing of the game ball. However, since the single proximity switch 102 has only the detection signal H, the dual proximity switch 101 Thus, the passing direction of the game ball cannot be recognized. For this reason, it is desirable to provide the dual proximity switch 101 for parts where fraudulent acts are confirmed with high frequency, and the single proximity switch 102 for other parts. Therefore, in constructing the interface system, the example of FIG. 3 shows an example in which there are two dual proximity switches 101 and three single proximity switches 102, but they are provided in the I / F circuit 103. As long as the number of terminals can be accommodated, other numbers may be used.

インタフェース（Ｉ／Ｆ）回路１０３は、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２からの検出信号Ｓ１，Ｓ２，Ｈを受け付けて、所定の信号処理を施して、CPU１０４に供給する。 The interface (I / F) circuit 103 receives the detection signals S1, S2, and H from the dual proximity switch 101 and the single proximity switch 102, performs predetermined signal processing, and supplies them to the CPU 104.

Ｉ／Ｆ回路１０３は、Ｉ／Ｆ入力部１１１、および信号処理部１１２、並びに端子ＶＳ，Ａ１乃至Ａ７，Ｃ，ＧＮＤ，ＶＣＣ，Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７，ＥＮ，Ｅ１を備えている。端子ＶＳは、デュアル近接スイッチ１０１、およびシングル近接スイッチ１０２に供給する電源ＶＳの電圧を監視する機能を含む。 The I / F circuit 103 includes an I / F input unit 111, a signal processing unit 112, and terminals VS, A1 to A7, C, GND, VCC, Y2, E2-1, Y4, E2-2, Y5 to Y7, EN and E1 are provided. The terminal VS includes a function of monitoring the voltage of the power supply VS supplied to the dual proximity switch 101 and the single proximity switch 102.

端子Ａ１乃至Ａ７は、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２からの検出信号Ｓ１，Ｓ２，Ｈを受け付ける。図３の構成例においては、端子Ａ１，Ａ２は、それぞれデュアル近接スイッチ１０１−１の検出信号Ｓ１−１，Ｓ２−１を受け付ける。また、端子Ａ３，Ａ４は、それぞれデュアル近接スイッチ１０１−２の検出信号Ｓ１−２，Ｓ２−２を受け付ける。端子Ａ５乃至Ａ７は、それぞれシングル近接スイッチ１０２−１乃至１０２−３の検出信号Ｈ−１乃至Ｈ−３を受け付ける。端子Ｃは、CPU１０４の切替信号発生部１２８より供給される切替信号を受け付ける。端子ＧＮＤは、接地端子である。 Terminals A1 to A7 receive detection signals S1, S2, and H from the dual proximity switch 101 and the single proximity switch 102. In the configuration example of FIG. 3, the terminals A1 and A2 receive the detection signals S1-1 and S2-1 of the dual proximity switch 101-1, respectively. Terminals A3 and A4 receive detection signals S1-2 and S2-2 of the dual proximity switch 101-2, respectively. Terminals A5 to A7 receive detection signals H-1 to H-3 of the single proximity switches 102-1 to 102-3, respectively. The terminal C receives a switching signal supplied from the switching signal generation unit 128 of the CPU 104. The terminal GND is a ground terminal.

端子Ｙ２，Ｙ４は、それぞれデュアル近接スイッチ１０１の検出信号Ｓ１，Ｓ２に基づいた遊技球の通過が検出されているか否かを示す出力信号をCPU１０４に供給する。端子Ｅ２−１，Ｅ２−２は、それぞれデュアル近接スイッチ１０１の検出信号Ｓ１，Ｓ２に基づいた、デュアル近接スイッチ１０１の動作異常および不正異常の有無を示す異常検出信号を出力する。 The terminals Y2 and Y4 supply the CPU 104 with an output signal indicating whether or not the passing of the game ball is detected based on the detection signals S1 and S2 of the dual proximity switch 101, respectively. Terminals E2-1 and E2-2 output an abnormality detection signal indicating whether there is an abnormal operation or an abnormal abnormality of the dual proximity switch 101 based on the detection signals S1 and S2 of the dual proximity switch 101, respectively.

端子Ｙ５乃至Ｙ７は、それぞれシングル近接スイッチ１０２−１乃至１０２−３の検出信号Ｈ−１乃至Ｈ−３に基づいた遊技球の通過が検出されているか否かを示す出力信号をCPU１０４に供給する。端子ＥＮは、CPU１０４のデスイネーブル信号発生部１２７より供給されてくるデスイネーブル信号を受け付ける。 Terminals Y5 to Y7 supply the CPU 104 with an output signal indicating whether or not the passing of a game ball is detected based on the detection signals H-1 to H-3 of the single proximity switches 102-1 to 102-3, respectively. . The terminal EN receives a death enable signal supplied from the death enable signal generation unit 127 of the CPU 104.

Ｉ／Ｆ回路１０３は、Ｉ／Ｆ入力部１１１および信号処理部１１２を含む。尚、Ｉ／Ｆ回路１０３の詳細な構成は、図４を参照して、後述するものとする。 The I / F circuit 103 includes an I / F input unit 111 and a signal processing unit 112. The detailed configuration of the I / F circuit 103 will be described later with reference to FIG.

CPU１０４は、インタフェースシステムの全体の動作を管理する。CPU１０４は、カウント部１２１、異常判定部１２２、特定部１２３、異常種別判定部１２４、タイマ１２５、発報出力部１２６、デスイネーブル信号発生部１２７、および切替信号発生部１２８を備えている。 The CPU 104 manages the overall operation of the interface system. The CPU 104 includes a count unit 121, an abnormality determination unit 122, a specification unit 123, an abnormality type determination unit 124, a timer 125, a notification output unit 126, a death enable signal generation unit 127, and a switching signal generation unit 128.

カウント部１２１は、端子Ｙ２，Ｙ４の出力信号に基づいて、遊技球の通過を認識し、遊技球数をカウントする信号を計数部１０６に供給する。計数部１０６は、この信号に基づいて遊技球数をカウントする。 The counting unit 121 recognizes the passage of the game ball based on the output signals from the terminals Y2 and Y4, and supplies a signal for counting the number of game balls to the counting unit 106. The counting unit 106 counts the number of game balls based on this signal.

異常判定部１２２は、端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、デュアル近接スイッチ１０１−１，１０１−２、およびシングル近接スイッチ１０２−１乃至１０２−３の異常の有無を判定する。特定部１２３は、Ｙ２，Ｙ４，Ｙ５乃至Ｙ７，端子Ｅ２−１，Ｅ２−２，Ｅ１からの出力信号、または端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、いずれのデュアル近接スイッチ１０１において異常が発生したのか、または、いずれのシングル近接スイッチ１０２により遊技球の通過を検出したのかを特定する。異常種別判定部１２４は、２つの判定手法により、端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、デュアル近接スイッチ１０１に発生した異常の種別を判定する。一方の判定手法は、端子Ｅ２−１，Ｅ２−２，Ｅ１の異常検出信号の発生パターンにより異常種別を判定するものであり、他方の判定手法は、タイマ１２５を使用して異常検出信号の発生時間により異常種別を判定するものである。発報出力部１２６は、異常が検出された場合、いずれのデュアル近接スイッチ１０１において、発生した異常の種別を示す情報を発報部１０５に出力し、発報させる。デスイネーブル信号発生部１２７は、端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７，Ｅ１の出力を無効にするとき供給されるデスイネーブル信号を発生する。尚、デスイネーブル信号発生部１２７より、Ｉ／Ｆ回路１０３の動作を無効にさせるデスイネーブル信号が発生されていない状態においては、Ｉ／Ｆ回路１０３の動作は有効であり、デスイネーブル信号が発生されていない限り、端子ＥＮは、イネーブル信号が供給されている状態である。切替信号発生部１２８は、Ｉ／Ｆ回路１０３の端子Ａ１乃至Ａ７にデュアル近接スイッチ１０１、またはシングル近接スイッチ１０２のいずれを接続して使用するかに応じて、切替部１７２，１７６（図４）を動作させるため、対応する切替信号を発生する。 Based on the abnormality detection signals from the terminals E2-1, E2-2, and E1, the abnormality determination unit 122 detects abnormality of the dual proximity switches 101-1 and 101-2 and the single proximity switches 102-1 to 102-3. Determine presence or absence. The specifying unit 123 selects any one of the output signals from Y2, Y4, Y5 to Y7, the output signals from the terminals E2-1, E2-2, and E1, or the abnormality detection signals from the terminals E2-1, E2-2, and E1. It is specified whether an abnormality has occurred in the dual proximity switch 101 or which single proximity switch 102 detected the passage of the game ball. The abnormality type determination unit 124 determines the type of abnormality that has occurred in the dual proximity switch 101 based on the abnormality detection signals from the terminals E2-1, E2-2, and E1 using two determination methods. One determination method is to determine the abnormality type based on the generation pattern of the abnormality detection signal at the terminals E2-1, E2-2, and E1, and the other determination method is to generate an abnormality detection signal using the timer 125. The abnormality type is determined by time. When an abnormality is detected, the reporting output unit 126 outputs information indicating the type of abnormality that has occurred in any of the dual proximity switches 101 to the reporting unit 105 for notification. The death enable signal generator 127 generates a death enable signal supplied when the outputs of the terminals Y2, E2-1, Y4, E2-2, Y5 to Y7, E1 are invalidated. It should be noted that the operation of the I / F circuit 103 is valid and the death enable signal is generated when the death enable signal generation unit 127 does not generate a death enable signal that invalidates the operation of the I / F circuit 103. Unless otherwise, the terminal EN is in a state where an enable signal is supplied. The switching signal generator 128 switches the switching units 172 and 176 (FIG. 4) depending on whether the dual proximity switch 101 or the single proximity switch 102 is connected to the terminals A1 to A7 of the I / F circuit 103 for use. In order to operate, a corresponding switching signal is generated.

［Ｉ／Ｆ回路１０３の構成例］
次に、図４を参照して、Ｉ／Ｆ回路１０３の構成例について説明する。尚、図４においては、１個のデュアル近接スイッチ１０１−１の接続に必要とされる構成例のみが示されており、端子ＶＳ，Ａ１，Ａ２，Ｃ，ＧＮＤ，ＶＣＣ，Ｙ２，Ｅ２，ＥＮ，Ｅ１のみが示され、その他の構成については、省略して示されている。 [Configuration Example of I / F Circuit 103]
Next, a configuration example of the I / F circuit 103 will be described with reference to FIG. In FIG. 4, only a configuration example required for connection of one dual proximity switch 101-1 is shown, and terminals VS, A1, A2, C, GND, VCC, Y2, E2, EN , E1 only, and other configurations are omitted.

Ｉ／Ｆ入力部１１１には、入力処理部１４１−１，１４１−２および電源監視部１４２が設けられている。入力処理部１４１−１，１４１−２は、それぞれ端子Ａ１，Ａ２より供給されてくる検出信号に基づいて、遊技球の通過の有無を検出する信号を出力すると共に、断線事故、および短絡事故を判定して、断線事故、および短絡事故が発生していると判定した場合、異常信号を発生する。尚、入力処理部１４１−１については、特に、電源監視部１４２からの異常信号も受け付けて、電源ＶＳの電圧が異常低下した場合についても異常信号を発生する。尚、端子Ａ３乃至Ａ７については、入力処理部１４１−１と同一のものが接続される。 The I / F input unit 111 is provided with input processing units 141-1 and 141-2 and a power supply monitoring unit 142. The input processing units 141-1 and 141-2 output a signal for detecting whether or not the game ball has passed based on the detection signals supplied from the terminals A1 and A2, respectively. If it is determined that a disconnection accident or a short-circuit accident has occurred, an abnormal signal is generated. Note that the input processing unit 141-1 also receives an abnormal signal from the power supply monitoring unit 142 and generates an abnormal signal even when the voltage of the power supply VS drops abnormally. The same terminals as the input processing unit 141-1 are connected to the terminals A3 to A7.

電源監視部１４２は、電源ＶＳの電圧と、所定の閾値とを比較して、電源ＶＳの電圧が所定の閾値よりも低位となり、異常低下したと判定する場合、電源異常の発生を検知して、異常が発生したことを異常検知処理部１５３−１，１５３−２および信号処理部１１２に供給する。 When the power supply monitoring unit 142 compares the voltage of the power supply VS with a predetermined threshold and determines that the voltage of the power supply VS is lower than the predetermined threshold and is abnormally decreased, it detects the occurrence of a power supply abnormality. Then, the occurrence of an abnormality is supplied to the abnormality detection processing units 153-1 and 153-2 and the signal processing unit 112.

入力処理部１４１−１は、断線検知部１５１−１、短絡検知部１５２−１、異常検知処理部１５３−１、および比較器１５４−１を備えている。また、同様に、入力処理部１４１−２は、断線検知部１５１−２、短絡検知部１５２−２、異常検知処理部１５３−２、および比較器１５４−２を備えている。 The input processing unit 141-1 includes a disconnection detection unit 151-1, a short circuit detection unit 152-1, an abnormality detection processing unit 153-1, and a comparator 154-1. Similarly, the input processing unit 141-2 includes a disconnection detection unit 151-2, a short-circuit detection unit 152-2, an abnormality detection processing unit 153-2, and a comparator 154-2.

断線検知部１５１は、それぞれ検出信号Ｓ１またはＳ２の電位と、検出信号Ｓ１またはＳ２の電位がＨｉの状態となった電位よりも高位の断線検知閾値電圧とを比較し、これを超えたとき断線事故を検知し、対応する異常検出信号を発生して異常検知処理部１５３に通知する。 The disconnection detection unit 151 compares the potential of the detection signal S1 or S2 with the disconnection detection threshold voltage higher than the potential at which the potential of the detection signal S1 or S2 is in the Hi state. An accident is detected, a corresponding abnormality detection signal is generated, and the abnormality detection processing unit 153 is notified.

短絡検知部１５２は、検出信号Ｓ１またはＳ２の電位と、検出信号Ｓ１またはＳ２の電位がＬｏｗの状態となった電位よりも低位の短絡検知閾値電圧とを比較し、これを下回ったとき短絡事故を検知し、対応する異常検出信号を発生して異常検知処理部１５３に通知する。 The short-circuit detection unit 152 compares the potential of the detection signal S1 or S2 with the short-circuit detection threshold voltage lower than the potential at which the detection signal S1 or S2 is in a low state, and when the voltage falls below this, a short-circuit accident occurs Is detected, a corresponding abnormality detection signal is generated, and the abnormality detection processing unit 153 is notified.

異常検知処理部１５３は、電源監視部１４２、断線検知部１５１、および短絡検知部１５２のいずれかから異常が検知されたことを示す信号が供給されると、動作の異常を示す異常検出信号を信号処理部１１２に供給する。 When a signal indicating that an abnormality is detected is supplied from any one of the power supply monitoring unit 142, the disconnection detection unit 151, and the short-circuit detection unit 152, the abnormality detection processing unit 153 generates an abnormality detection signal indicating an operation abnormality. The signal processing unit 112 is supplied.

比較器１５４は、Ｈｉとなる弁別信号を出力するとき、所定の電位より低位であって、かつ、検出信号Ｓ１またはＳ２がＬｏｗとなったときの電位よりも高位となる低位反転閾値と、検出信号Ｓ１またはＳ２の電位とを比較し、検出信号Ｓ１またはＳ２の電位が低位反転閾値よりも低位に変化したときＬｏｗの弁別信号を出力する。比較器１５４は、Ｌｏｗとなる弁別信号を出力するとき、所定の電位より高位であって、かつ、検出信号Ｓ１またはＳ２がＨｉとなったときの電位よりも低位となる高位反転閾値と、検出信号Ｓ１またはＳ２の電位とを比較し、検出信号Ｓ１またはＳ２の電位が高位反転閾値よりも高位に変化したときＨｉの弁別信号を信号処理部１１２に出力する。 When the comparator 154 outputs a discrimination signal that becomes Hi, a low inversion threshold that is lower than a predetermined potential and higher than a potential when the detection signal S1 or S2 is Low, and a detection The potential of the signal S1 or S2 is compared, and when the potential of the detection signal S1 or S2 changes to a level lower than the low level inversion threshold, a Low discrimination signal is output. When the comparator 154 outputs a discrimination signal that is Low, a high-level inversion threshold that is higher than a predetermined potential and lower than the potential when the detection signal S1 or S2 becomes Hi, and a detection The potential of the signal S1 or S2 is compared, and when the potential of the detection signal S1 or S2 changes higher than the high level inversion threshold, a Hi discrimination signal is output to the signal processing unit 112.

すなわち、比較器１５４は、検出信号Ｓ１またはＳ２が、高位反転閾値よりも高位になると、弁別信号としてＨｉの信号を出力すると共に、閾値を低位反転閾値に変更し、逆に、検出信号Ｓ１またはＳ２が、低位反転閾値よりも低位になると、弁別信号としてＬｏｗの信号を出力すると共に、閾値を高位反転閾値に変更する動作を繰り返す。 That is, when the detection signal S1 or S2 becomes higher than the high level inversion threshold, the comparator 154 outputs a Hi signal as a discrimination signal, changes the threshold to the low level inversion threshold, and conversely, the detection signal S1 or When S2 becomes lower than the lower inversion threshold, a Low signal is output as a discrimination signal and the operation of changing the threshold to the higher inversion threshold is repeated.

尚、電源監視部１４２、断線検知部１５１、短絡検知部１５２、および比較器１５４の詳細な構成については、本出願人が出願している特開２００５−３１８３５８を参照されたい。 For detailed configurations of the power supply monitoring unit 142, the disconnection detection unit 151, the short circuit detection unit 152, and the comparator 154, refer to Japanese Patent Application Laid-Open No. 2005-318358 filed by the present applicant.

信号処理部１１２は、Ｉ／Ｆ出力部１７１、切替部１７２、異常判定ブロック１７３、Ｉ／Ｆ出力部１７４、異常合成部１７５、および切替部１７６を備えている。 The signal processing unit 112 includes an I / F output unit 171, a switching unit 172, an abnormality determination block 173, an I / F output unit 174, an abnormality combining unit 175, and a switching unit 176.

Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１からの異常検出信号と、比較器１５４からの弁別信号とを受け付ける。そして、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１から異常検出信号が供給されない場合、弁別信号を切替部１７２に出力する。一方、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１から異常検出信号が供給された場合、弁別信号を、遊技球の通過を検出していない非検出状態に固定して切替部１７２に出力する。 The I / F output unit 171 receives the abnormality detection signal from the abnormality detection processing unit 153-1 and the discrimination signal from the comparator 154. Then, the I / F output unit 171 outputs a discrimination signal to the switching unit 172 when the abnormality detection signal is not supplied from the abnormality detection processing unit 153-1. On the other hand, when the abnormality detection signal is supplied from the abnormality detection processing unit 153-1, the I / F output unit 171 fixes the discrimination signal to a non-detection state in which the passage of the game ball is not detected, and the switching unit 172 Output to.

異常判定ブロック１７３は、比較器１５４−１，１５４−２からそれぞれ供給されてくる弁別信号に基づいて、検出順序を求め、デュアル近接スイッチ１０１で検出された遊技球の検出信号が不正に発生されたものであるか否かを判定し、検出順序が所定の順序ではなく、不正に発生されたものであると判定した場合、異常な順序で検出信号が検出されていることを示す異常検出信号を切替部１７２に出力する。また、異常判定ブロック１７３は、異常検知処理部１５３−１，１５３−２からの異常検知信号を受け付け、それらの動作の異常を示す異常検出信号が供給された場合についても、異常検出信号を切替部１７２に出力する。 The abnormality determination block 173 obtains the detection order based on the discrimination signals supplied from the comparators 154-1 and 154-2, and the detection signal of the game ball detected by the dual proximity switch 101 is illegally generated. An abnormality detection signal indicating that the detection signals are detected in an abnormal order when it is determined that the detection order is not a predetermined order but an illegal occurrence. Is output to the switching unit 172. In addition, the abnormality determination block 173 receives the abnormality detection signals from the abnormality detection processing units 153-1 and 153-2, and switches the abnormality detection signals even when an abnormality detection signal indicating an abnormality of those operations is supplied. To the unit 172.

より詳細には、異常判定ブロック１７３は、異常判定部１９１、異常合成部１９２、およびリセット部１９３を備えている。異常判定部１９１は、比較器１５４−１，１５４−２からの弁別信号を受け付けて、それらの立上りタイミングと立下りタイミングとの比較から、図２を参照して説明したように、検出信号Ｓ１，Ｓ２の発生順序を認識し、適切な順序で検出されているか否かを判定し、適切な順序ではない場合、順序の異常を示す異常検出信号を異常合成部１９２、および切替部１７６に供給する。 More specifically, the abnormality determination block 173 includes an abnormality determination unit 191, an abnormality composition unit 192, and a reset unit 193. The abnormality determination unit 191 receives the discrimination signals from the comparators 154-1 and 154-2, and compares the rising timing and the falling timing with each other as described with reference to FIG. , S2 is recognized, it is determined whether or not they are detected in an appropriate order, and if they are not in an appropriate order, an abnormality detection signal indicating an abnormality in the order is supplied to the abnormality synthesizing unit 192 and the switching unit 176. To do.

異常合成部１９２は、異常検知処理部１５３−１，１５３−２からの動作の異常を示す異常検出信号を受け付けると共に、異常判定部１９１からの順序の異常を示す異常検出信号も受け付ける。異常合成部１９２は、これらのうちのいずれかの異常検出信号を受け付けた場合、動作、および順序のいずれも考慮とした総合的な異常を示す異常検出信号を発生し、切替部１７２に供給する。 The abnormality synthesizing unit 192 receives an abnormality detection signal indicating an abnormality in operation from the abnormality detection processing units 153-1 and 153-2 and also receives an abnormality detection signal indicating an abnormality in order from the abnormality determination unit 191. When any of these abnormality detection signals is received, the abnormality synthesizing unit 192 generates an abnormality detection signal indicating a general abnormality considering both the operation and the order, and supplies the abnormality detection signal to the switching unit 172. .

Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−２、および切替部１７６を介した異常検知処理部１５３−１、および異常判定部１９１からの異常検出信号と、比較器１５４からの弁別信号とを受け付ける。そして、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１、および異常判定部１９１のいずれかからも異常検出信号が供給されない場合、弁別信号を切替部１７２に出力する。一方、Ｉ／Ｆ回路部１７４は、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれかから異常検出信号が供給された場合、弁別信号を、遊技球の通過を検出していない非検出状態に固定してトライステートバッファ２０１−２に出力する。 The I / F output unit 174 includes an abnormality detection signal from the abnormality detection processing unit 153-1 and the abnormality determination unit 191 via the abnormality detection processing unit 153-2 and the switching unit 176, and a discrimination signal from the comparator 154. And accept. The I / F output unit 171 outputs a discrimination signal to the switching unit 172 when the abnormality detection signal is not supplied from either the abnormality detection processing unit 153-1 or the abnormality determination unit 191. On the other hand, when an abnormality detection signal is supplied from any one of the abnormality detection processing units 153-1 and 153-2 and the abnormality determination unit 191, the I / F circuit unit 174 detects the discrimination signal and detects the passage of the game ball. The non-detected state is fixed and output to the tri-state buffer 201-2.

切替部１７２は、端子Ｃより供給されてくる切替信号に基づいて、Ｉ／Ｆ出力部１７１より供給されてくる弁別信号、または異常判定ブロック１７３より供給されてくる異常検出信号のいずれかを、トライステートバッファ２０１−１に出力する。 Based on the switching signal supplied from the terminal C, the switching unit 172 selects either the discrimination signal supplied from the I / F output unit 171 or the abnormality detection signal supplied from the abnormality determination block 173. Output to the tri-state buffer 201-1.

異常合成部１７５は、電源監視部１４２、および異常検知処理部１５３−１，１５３−２より供給されてくる異常検出信号を受け付け、いずれかから異常検出信号が供給されてくる場合、動作の異常を示す異常検出信号を発生してトライステートバッファ２０１−３に出力する。 The abnormality synthesizing unit 175 receives an abnormality detection signal supplied from the power supply monitoring unit 142 and the abnormality detection processing units 153-1 and 153-2, and if an abnormality detection signal is supplied from either of them, the abnormality of the operation Is generated and output to the tri-state buffer 201-3.

切替部１７６は、切替部１７２と同様に端子Ｃを介して供給されてくる切替信号に基づいて、切替部１７２が、Ｉ／Ｆ出力部１７１より供給されてくる弁別信号を出力するとき、異常判定ブロック１７３、および異常検知処理部１５３−１からの信号をカットする。また、切替部１７６は、切替部１７２が、異常判定ブロック１７３より供給されてくる異常検出信号を出力するとき、異常判定ブロック１７３、および異常検知処理部１５３−１からの信号をＩ／Ｆ出力部１７４に供給するように切り替える。 When the switching unit 172 outputs the discrimination signal supplied from the I / F output unit 171 based on the switching signal supplied via the terminal C, similarly to the switching unit 172, the switching unit 176 is abnormal. Signals from the determination block 173 and the abnormality detection processing unit 153-1 are cut. Further, when the switching unit 172 outputs the abnormality detection signal supplied from the abnormality determination block 173, the switching unit 176 outputs the signals from the abnormality determination block 173 and the abnormality detection processing unit 153-1 as I / F outputs. Switching to supply to the unit 174.

トライステートバッファ２０１−１乃至２０１−３は、イネーブル端子ＥＮより供給されてくるデスイネーブル信号に基づいて、有効、または無効状態に制御される。そして、トライステートバッファ２０１−１乃至２０１−３は、イネーブル信号が供給されて有効状態である場合、それぞれ切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５より供給されてくる異常検出信号、または弁別信号を、端子Ｅ２，Ｙ２，Ｅ１よりCPU１０４に出力する。 The tri-state buffers 201-1 to 201-3 are controlled to be valid or invalid based on the death enable signal supplied from the enable terminal EN. When the enable signal is supplied to the tristate buffers 201-1 to 201-3, the tristate buffers 201-1 to 201-3 are detected from the abnormality detection units 172, the I / F output unit 174, and the abnormality synthesis unit 175, respectively. A signal or a discrimination signal is output to the CPU 104 from terminals E2, Y2, and E1.

以上のような構成から、切替部１７２が切替信号に従って、例えば、異常判定ブロック１７３より供給されてくる異常検出信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、デュアル近接スイッチ１０１より供給されてくる端子Ａ１，Ａ２に入力された検出信号Ｓ１，Ｓ２により異常判定ブロック１７３が検出順序を含めた異常を検出したとき、端子Ｅ２からは異常検出信号が出力され、端子Ｙ２からは検出信号Ｓ２の状態に関わらず、遊技球が検出されていないことを示す非検出状態の弁別信号が出力される。また、デュアル近接スイッチ１０１より供給されてくる端子Ａ１，Ａ２に入力された検出信号Ｓ１，Ｓ２により異常判定ブロック１７３が検出順序を含めた異常が検出されないとき、端子Ｅ２からは異常検出信号が出力されず、検出信号Ｓ２に対応した弁別信号が端子Ｙ２から出力される。 From the above configuration, when the switching unit 172 is switched according to the switching signal so that, for example, the abnormality detection signal supplied from the abnormality determination block 173 is output to the tristate buffer 201-1, the dual proximity switch When the abnormality determination block 173 detects an abnormality including the detection order based on the detection signals S1 and S2 input to the terminals A1 and A2 supplied from the terminal 101, an abnormality detection signal is output from the terminal E2 and output from the terminal Y2. Regardless of the state of the detection signal S2, a non-detection state discrimination signal indicating that no game ball is detected is output. Further, when the abnormality determination block 173 detects no abnormality including the detection order based on the detection signals S1 and S2 input to the terminals A1 and A2 supplied from the dual proximity switch 101, an abnormality detection signal is output from the terminal E2. Instead, a discrimination signal corresponding to the detection signal S2 is output from the terminal Y2.

一方、切替部１７２が切替信号に従って、例えば、Ｉ／Ｆ出力部１７１からの弁別信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、異常判定ブロック１７３の機能は無効の状態となり、端子Ｅ２からは端子Ａ１に入力された検出信号に対応する弁別信号が出力され、端子Ｙ２からは端子Ａ２に入力された検出信号に対応する弁別信号が出力される。従って、このように、切替部１７２が切替信号に従って、例えば、Ｉ／Ｆ出力部１７１からの弁別信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、デュアル近接スイッチ１０１を設ける理由がない状態となるが、デュアル近接スイッチ１０１に代えて、端子Ａ１，Ａ２にシングル近接スイッチ１０２をそれぞれ接続することが可能となる。 On the other hand, when the switching unit 172 is switched in accordance with the switching signal, for example, so that the discrimination signal from the I / F output unit 171 is output to the tri-state buffer 201-1, the function of the abnormality determination block 173 is disabled. Thus, a discrimination signal corresponding to the detection signal input to the terminal A1 is output from the terminal E2, and a discrimination signal corresponding to the detection signal input to the terminal A2 is output from the terminal Y2. Therefore, when the switching unit 172 is switched so that, for example, the discrimination signal from the I / F output unit 171 is output to the tristate buffer 201-1 according to the switching signal, the dual proximity switch 101 is provided. Although there is no reason, the single proximity switch 102 can be connected to the terminals A1 and A2 instead of the dual proximity switch 101, respectively.

すなわち、この切替部１７２，１７６により端子Ａ１乃至Ａ７に対して、デュアル近接スイッチ１０１、および、シングルスイッチ１０２を切り替えて使用することが可能となる。結果として、低周波近傍電磁界やリフティングといった新たな不正行為の報告頻度の低い部位が多ければデュアル近接スイッチを少なくして、シングル近接スイッチを多めにし、逆に新たな不正行為の報告頻度の高い部位については、デュアル近接スイッチを多くして、シングル近接スイッチを少なめにするなど、ニーズに応じた使い分けをすることが可能となる。 That is, the switching units 172 and 176 can be used by switching the dual proximity switch 101 and the single switch 102 to the terminals A1 to A7. As a result, if there are many low fraud reporting sites such as low-frequency near electromagnetic fields and lifting, the number of dual proximity switches is reduced, the number of single proximity switches is increased, and the frequency of new fraud reporting is high. With regard to the parts, it is possible to selectively use according to needs, such as increasing the number of dual proximity switches and decreasing the number of single proximity switches.

［異常判定ブロック１７３およびＩ／Ｆ出力部１７４の詳細な構成例］
次に、図５を参照して、異常判定ブロック１７３およびＩ／Ｆ出力部１７４の詳細な構成例について説明する。 [Detailed Configuration Example of Abnormality Determination Block 173 and I / F Output Unit 174]
Next, a detailed configuration example of the abnormality determination block 173 and the I / F output unit 174 will be described with reference to FIG.

異常判定ブロック１７３の異常判定部１９１は、検出信号Ｓ１，Ｓ２の立上りのタイミングの順序を監視する立上り監視部２３１、および検出信号Ｓ１，Ｓ２の立下りのタイミングの順序を監視する立下り監視部２３２を備えている。立上り監視部２３１は、フリップフロップ回路ＦＦ１，ＦＦ２により構成されている。立下り監視部２３１は、インバータＩ１，Ｉ２、およびフリップフロップ回路ＦＦ３，ＦＦ４により構成されている。 The abnormality determination unit 191 of the abnormality determination block 173 includes a rising monitoring unit 231 that monitors the order of rising timings of the detection signals S1 and S2, and a falling monitoring unit that monitors the order of falling timings of the detection signals S1 and S2. 232 is provided. The rise monitoring unit 231 includes flip-flop circuits FF1 and FF2. The falling monitoring unit 231 includes inverters I1 and I2 and flip-flop circuits FF3 and FF4.

立上り監視部２３１のフリップフロップ回路ＦＦ１の入力端子Ｄ１には、比較器１５４−１からの弁別信号が入力される。クロック端子ＣＬＫ１には、比較器１５４−２からの弁別信号が入力される。プリセット端子ＰＲ１には、リセット部１９３のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ１は、電源ＶＣＣに接続されている。正出力端子Ｑ１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号をＩ／Ｆ出力部１７４のアンド回路ＡＮＤ２の入力端子に出力する。負出力端子Ｑ’１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号を反転出力に変換して、異常合成部１９２のオア回路ＯＲ１の入力端子に出力する。尚、図５においては、負出力端子には、符号Ｑの上部にバーで表記されているが、本明細書の記載においては、バーに代えて「’」を用いるものとする。 The discrimination signal from the comparator 154-1 is input to the input terminal D1 of the flip-flop circuit FF1 of the rise monitoring unit 231. The discrimination signal from the comparator 154-2 is input to the clock terminal CLK1. The output signal of the inverter I21 of the reset unit 193 is input to the preset terminal PR1. The clear terminal CLR1 is connected to the power supply VCC. The positive output terminal Q1 outputs the signal input to the input terminal D1 to the input terminal of the AND circuit AND2 of the I / F output unit 174 at the timing when the Hi signal is supplied to the clock terminal CLK1. The negative output terminal Q′1 converts the signal input to the input terminal D1 into an inverted output at the timing when the Hi signal is supplied to the clock terminal CLK1, and the input terminal of the OR circuit OR1 of the abnormality synthesizer 192 Output to. In FIG. 5, the negative output terminal is indicated by a bar above the symbol Q. However, in this description, “′” is used instead of the bar.

また、立上り監視部２３１のフリップフロップ回路ＦＦ２の入力端子Ｄ２には、比較器１５４−２からの弁別信号が入力される。クロック端子ＣＬＫ２には、比較器１５４−１からの弁別信号が入力される。プリセット端子ＰＲ２は、電源ＶＣＣに接続されている。クリア端子ＣＬＲ２には、リセット部１９３のインバータＩ２１の出力信号が入力される。正出力端子Ｑ２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号を異常合成部１９２のオア回路ＯＲ１の入力端子に出力する。負出力端子Ｑ’２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号を反転信号に変換して、Ｉ／Ｆ出力部１７４のアンド回路ＡＮＤ２の入力端子に出力する。 In addition, the discrimination signal from the comparator 154-2 is input to the input terminal D2 of the flip-flop circuit FF2 of the rise monitoring unit 231. The discrimination signal from the comparator 154-1 is input to the clock terminal CLK2. The preset terminal PR2 is connected to the power supply VCC. The output signal of the inverter I21 of the reset unit 193 is input to the clear terminal CLR2. The positive output terminal Q2 outputs the signal input to the input terminal D2 to the input terminal of the OR circuit OR1 of the abnormality synthesizer 192 at the timing when the Hi signal is supplied to the clock terminal CLK2. The negative output terminal Q′2 converts the signal input to the input terminal D2 into an inverted signal at the timing when the Hi signal is supplied to the clock terminal CLK2, and the AND circuit AND2 of the I / F output unit 174 Output to the input terminal.

立下り監視部２３２のインバータＩ１は、比較器１５４−１からの弁別信号を、反転信号に変換して、フリップフロップ回路ＦＦ３の入力端子Ｄ３、およびフリップフロップ回路ＦＦ４のクロック端子ＣＬＫ４に入力する。また、インバータＩ２は、比較器１５４−２からの弁別信号を、反転信号に変換して、フリップフロップ回路ＦＦ３のクロック端子ＣＬＫ３、およびフリップフロップ回路ＦＦ４の入力端子Ｄ４に入力する。 The inverter I1 of the falling monitoring unit 232 converts the discrimination signal from the comparator 154-1 into an inverted signal and inputs the inverted signal to the input terminal D3 of the flip-flop circuit FF3 and the clock terminal CLK4 of the flip-flop circuit FF4. The inverter I2 converts the discrimination signal from the comparator 154-2 into an inverted signal and inputs the inverted signal to the clock terminal CLK3 of the flip-flop circuit FF3 and the input terminal D4 of the flip-flop circuit FF4.

フリップフロップ回路ＦＦ３のプリセット端子ＰＲ３には、リセット部１９３のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ３は、電源ＶＣＣに接続されている。負出力端子Ｑ’３は、クロック端子ＣＬＫ３にＨｉの信号が供給されたタイミングで、入力端子Ｄ３に入力されている信号を反転信号に変換して、異常合成部１９２のオア回路ＯＲ２の入力端子に出力する。 The output signal of the inverter I21 of the reset unit 193 is input to the preset terminal PR3 of the flip-flop circuit FF3. The clear terminal CLR3 is connected to the power supply VCC. The negative output terminal Q′3 converts the signal input to the input terminal D3 into an inverted signal at the timing when the Hi signal is supplied to the clock terminal CLK3, and the input terminal of the OR circuit OR2 of the abnormality synthesizer 192 Output to.

また、立下り監視部２３２のフリップフロップ回路ＦＦ４のクリア端子ＣＬＲ４には、リセット部１９３のインバータＩ２１の出力信号が入力される。プリセット端子ＰＲ４は、電源ＶＣＣに接続されている。正出力端子Ｑ４は、クロック端子ＣＬＫ４にＨｉの信号が供給されたタイミングで、入力端子Ｄ４に入力されている信号を異常合成部１９２のオア回路ＯＲ２の入力端子に出力する。 The output signal of the inverter I21 of the reset unit 193 is input to the clear terminal CLR4 of the flip-flop circuit FF4 of the falling monitoring unit 232. The preset terminal PR4 is connected to the power supply VCC. The positive output terminal Q4 outputs the signal input to the input terminal D4 to the input terminal of the OR circuit OR2 of the abnormality synthesizer 192 at the timing when the Hi signal is supplied to the clock terminal CLK4.

Ｉ／Ｆ出力部１７４のインバータＩ１１は、異常合成部１９２のオア回路ＯＲ３より出力される信号を、反転信号に変換してアンド回路ＡＮＤ１の入力端子に出力する。アンド回路ＡＮＤ１は、インバータＩ１１の出力信号と、比較器１５４−２の出力信号とを比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ２は、フリップフロップ回路ＦＦ１の正出力端子Ｑ１の出力信号と、フリップフロップ回路ＦＦ２の負出力端子Ｑ’２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ３は、アンド回路ＡＮＤ１，ＡＮＤ２の出力信号を比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ４の入力端子に出力する。アンド回路ＡＮＤ４は、アンド回路ＡＮＤ３の出力信号、および切替部１７６の出力信号を比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号を端子Ｙ２より出力する。ノア回路ＮＯＲ１は、異常検知処理部１５３−１，１５３−２からの出力信号を比較し、いずれかもＬｏｗである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号を切替部１７６に供給する。切替部１７６は、端子Ｃからの切替信号に基づいて、切替部１７２が、異常判定ブロック１７３からの異常検出信号を出力するように接続されるとき、ノア回路ＮＯＲ１からの信号をアンド回路ＡＮＤ４に出力し、それ以外のとき、アンド回路ＡＮＤ４に対してＨｉの信号を出力する。 The inverter I11 of the I / F output unit 174 converts the signal output from the OR circuit OR3 of the abnormality synthesizer 192 into an inverted signal and outputs the inverted signal to the input terminal of the AND circuit AND1. The AND circuit AND1 compares the output signal of the inverter I11 with the output signal of the comparator 154-2, and if both are Hi, the Hi signal is only output, and otherwise, the Low signal is input to the AND circuit AND3. Output to the input terminal. The AND circuit AND2 compares the output signal of the positive output terminal Q1 of the flip-flop circuit FF1 with the output signal of the negative output terminal Q′2 of the flip-flop circuit FF2, and outputs a Hi signal only when both are Hi. In other cases, a Low signal is output to the input terminal of the AND circuit AND3. The AND circuit AND3 compares the output signals of the AND circuits AND1 and AND2, and outputs a Hi signal only when both are Hi, and otherwise outputs a Low signal to the input terminal of the AND circuit AND4. The AND circuit AND4 compares the output signal of the AND circuit AND3 and the output signal of the switching unit 176, and outputs a Hi signal only when both are Hi, and otherwise outputs a Low signal from the terminal Y2. The NOR circuit NOR1 compares the output signals from the abnormality detection processing units 153-1 and 153-2, and supplies a Hi signal only when the signal is Low, and supplies a Low signal to the switching unit 176 otherwise. To do. Based on the switching signal from the terminal C, the switching unit 176 connects the signal from the NOR circuit NOR1 to the AND circuit AND4 when the switching unit 172 is connected to output the abnormality detection signal from the abnormality determination block 173. Otherwise, a Hi signal is output to the AND circuit AND4.

異常合成部１９２のオア回路ＯＲ１は、フリップフロップ回路ＦＦ１の負出力端子Ｑ’１の出力信号と、フリップフロップ回路ＦＦ２の正出力端子Ｑ２の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ２は、フリップフロップ回路ＦＦ３の負出力端子Ｑ’３の出力信号と、フリップフロップ回路ＦＦ４の正出力端子Ｑ４の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ３は、オア回路ＯＲ１，ＯＲ２の出力信号を比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ５の入力端子に出力する。オア回路ＯＲ４は、異常検知処理部１５３−１，１５３−２からの出力信号を比較し、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ５に出力する。オア回路ＯＲ５は、オア回路ＯＲ３，ＯＲ４の出力信号を比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号を端子Ｅ２より出力する。 The OR circuit OR1 of the abnormality synthesizer 192 compares the output signal of the negative output terminal Q′1 of the flip-flop circuit FF1 with the output signal of the positive output terminal Q2 of the flip-flop circuit FF2, and one of them is Hi. In this case, the Hi signal is output to the input terminal of the OR circuit OR3. The OR circuit OR2 compares the output signal of the negative output terminal Q′3 of the flip-flop circuit FF3 with the output signal of the positive output terminal Q4 of the flip-flop circuit FF4. In other cases, a Low signal is output to the input terminal of the OR circuit OR3. The OR circuit OR3 compares the output signals of the OR circuits OR1 and OR2, and outputs a Hi signal to one of the input terminals of the OR circuit OR5 if either is Hi, and otherwise. The OR circuit OR4 compares the output signals from the abnormality detection processing units 153-1 and 153-2, and if either is Hi, the Hi signal is sent to the OR circuit OR5. Output. The OR circuit OR5 compares the output signals of the OR circuits OR3 and OR4, and if any of them is Hi, outputs a Hi signal, and otherwise outputs a Low signal from the terminal E2.

リセット部１９３のインバータＩ２２，Ｉ２３は、比較器１５４−１，１５４−２の出力信号を反転信号に変換してアンド回路ＡＮＤ１２に出力する。アンド回路ＡＮＤ１２は、インバータＩ２２，Ｉ２３の出力信号を比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ１１の入力端子に出力する。アンド回路ＡＮＤ１１は、異常合成部１９２のオア回路ＯＲ３の出力信号と、アンド回路ＡＮＤ１２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をインバータＩ２１に出力する。インバータＩ２１は、アンド回路ＡＮＤ１１の出力信号を反転信号に変換して、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。 The inverters I22 and I23 of the reset unit 193 convert the output signals of the comparators 154-1 and 154-2 into inverted signals and output them to the AND circuit AND12. The AND circuit AND12 compares the output signals of the inverters I22 and I23, and outputs a Hi signal only when both are Hi, and otherwise outputs a Low signal to the input terminal of the AND circuit AND11. The AND circuit AND11 compares the output signal of the OR circuit OR3 of the abnormality synthesizer 192 with the output signal of the AND circuit AND12, and if both are Hi, the Hi signal is output; otherwise, the Low signal Is output to the inverter I21. The inverter I21 converts the output signal of the AND circuit AND11 into an inverted signal and outputs the inverted signal to the preset terminals PR1 and PR3 of the flip-flop circuits FF1 and FF3 and the clear terminals CLR2 and CLR4 of the flip-flop circuits FF2 and FF4.

すなわち、図２の波形図で示されるように、遊技球が順方向で通過すれば、比較器１５４−１の弁別信号が立ち上がるタイミングでは、比較器１５４−２の弁別信号はＬｏｗの信号であり、逆に、比較器１５４−２の弁別信号が立ち上がるタイミングでは、比較器１５４−１の弁別信号はＨｉの信号となるため、フリップフロップＦＦ１の正出力端子Ｑ１からはＨｉの信号が出力され続け、フリップフロップＦＦ２の負出力端子Ｑ’２からはＨｉの信号が出力され続けることになる。 That is, as shown in the waveform diagram of FIG. 2, when the game ball passes in the forward direction, the discrimination signal of the comparator 154-2 is a Low signal at the timing when the discrimination signal of the comparator 154-1 rises. On the contrary, at the timing when the discrimination signal of the comparator 154-2 rises, the discrimination signal of the comparator 154-1 becomes a Hi signal, so that the Hi signal is continuously output from the positive output terminal Q1 of the flip-flop FF1. The Hi signal continues to be output from the negative output terminal Q′2 of the flip-flop FF2.

同様に、比較器１５４−１の弁別信号が立ち下がるタイミングでは、比較器１５４−２の弁別信号はＨｉの信号であり、逆に、比較器１５４−２の弁別信号が立ち下がるタイミングでは、比較器１５４−１の弁別信号はＬｏｗの信号となるため、フリップフロップＦＦ３の負出力端子Ｑ’３からはＬｏｗの信号が出力され続け、フリップフロップＦＦ４の正出力端子Ｑ４からはＬｏｗの信号が出力され続けることになる。 Similarly, at the timing when the discrimination signal of the comparator 154-1 falls, the discrimination signal of the comparator 154-2 is a Hi signal, and conversely at the timing when the discrimination signal of the comparator 154-2 falls. Since the discrimination signal of the detector 154-1 is a Low signal, a Low signal is continuously output from the negative output terminal Q′3 of the flip-flop FF3, and a Low signal is output from the positive output terminal Q4 of the flip-flop FF4. Will continue to be.

結果として、順方向に遊技球が通過している状態であれば、アンド回路ＡＮＤ２は、常にＨｉの信号を出力し続けるので、異常合成部１９２のオア回路ＯＲ３から異常検出信号であるＨｉの信号が供給されて、インバータＩ１１がＬｏｗの信号を出力をしていない限り、比較器１５４−２の弁別信号の出力波形が、アンド回路ＡＮＤ３より出力される。また、異常合成部１９２は、上述した比較器１５４−１，１５４−２の立上りおよび立下りの条件が満たされない場合、オア回路ＯＲ１，ＯＲ２のいずれかがＨｉの信号となるため、オア回路ＯＲ３がＨｉの信号を出力することになる。 As a result, if the game ball is passing in the forward direction, the AND circuit AND2 always outputs the Hi signal, so the Hi signal that is the abnormality detection signal from the OR circuit OR3 of the abnormality synthesizer 192. , And the output waveform of the discrimination signal of the comparator 154-2 is output from the AND circuit AND3 unless the inverter I11 outputs a Low signal. In addition, when the rising and falling conditions of the comparators 154-1 and 154-2 described above are not satisfied, the abnormality synthesizing unit 192 outputs one of the OR circuits OR1 and OR2 as a Hi signal, so that the OR circuit OR3 Will output a Hi signal.

この結果、オア回路ＯＲ５は、Ｈｉの異常検出信号を端子Ｅ２より出力することになる。また、異常検知処理部１５３−１，１５３−２のいずれかから異常検出信号であるＨｉの信号が供給されても同様に、Ｈｉの異常検出信号が端子Ｅ２より出力される。さらに、このように異常検出信号が異常検知処理部１５３−１，１５３−２のいずれかから供給される場合、ノア回路ＮＯＲ１は、Ｌｏｗの信号を出力するので、弁別信号の状態とは無関係に、アンド回路ＡＮＤ４は、遊技球の通過が非検出であることを示すＬｏｗの信号を出力する。 As a result, the OR circuit OR5 outputs a Hi abnormality detection signal from the terminal E2. Similarly, even if a Hi signal that is an abnormality detection signal is supplied from any of the abnormality detection processing units 153-1 and 153-2, a Hi abnormality detection signal is output from the terminal E2. Further, when the abnormality detection signal is supplied from either one of the abnormality detection processing units 153-1 and 153-2 in this way, the NOR circuit NOR1 outputs a Low signal, and thus is independent of the state of the discrimination signal. The AND circuit AND4 outputs a Low signal indicating that the passing of the game ball is not detected.

フリップフロップ回路ＦＦ１乃至ＦＦ４は、一旦、異常があったものと判定される信号を記憶すると、その状態が維持されてしまうため、プリセット、またはクリア操作がない限り異常検出信号が出力され続け、遊技球の通過が非検出の状態が維持されてしまう。しかしながら、比較器１５４−１，１５４−２からの弁別信号がいずれも非検出状態になると、リセット部１９３のインバータＩ２２，Ｉ２３からはいずれもＨｉの信号が出力される。また、オア回路ＯＲ３は、異常検出信号であるＨｉの信号を出力し続けているため、アンド回路ＡＮＤ１１は、Ｈｉの信号を出力する。これにより、インバータＩ２１は、Ｌｏｗの信号をリセット信号として、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。結果として、比較器１５４−１，１５４−２からの弁別信号がいずれも非検出状態になれば、フリップフロップ回路ＦＦ１乃至ＦＦ４がプリセット、またはクリアされることにより、異常検出信号の出力が停止されて、通常の状態にリセットされる。 Since the flip-flop circuits FF1 to FF4 once store a signal that is determined to be abnormal, the state is maintained. Therefore, unless there is a preset or clear operation, the abnormality detection signal is continuously output, and the game The state where the passage of the sphere is not detected is maintained. However, when the discrimination signals from the comparators 154-1 and 154-2 are not detected, the Hi signals are output from the inverters I22 and I23 of the reset unit 193. Since the OR circuit OR3 continues to output the Hi signal that is an abnormality detection signal, the AND circuit AND11 outputs the Hi signal. Accordingly, the inverter I21 outputs the Low signal as a reset signal to the preset terminals PR1 and PR3 of the flip-flop circuits FF1 and FF3 and the clear terminals CLR2 and CLR4 of the flip-flop circuits FF2 and FF4. As a result, if any of the discrimination signals from the comparators 154-1 and 154-2 is in a non-detection state, the output of the abnormality detection signal is stopped by presetting or clearing the flip-flop circuits FF1 to FF4. Reset to the normal state.

［インタフェース処理］
次に、図６のフローチャートを参照して、Ｉ／Ｆ回路１０３におけるインタフェース処理について説明する。尚、以降のフローチャートの説明は、Ｉ／Ｆ回路１０３の動作を説明するものであるため、各ステップの処理として、単に、動作状態を説明するだけのものを含む。 [Interface processing]
Next, interface processing in the I / F circuit 103 will be described with reference to the flowchart of FIG. Note that the following description of the flowchart describes the operation of the I / F circuit 103, and therefore, the processing of each step includes only the description of the operation state.

ステップＳ１において、トライステートバッファ２０１−１乃至２０１−３は、それぞれCPU１０４のデスイネーブル信号発生部１２７で制御されて、デスイネーブル信号が発生されず、端子ＥＮを介して供給されない場合、ステップＳ２において、動作が有効な状態となる。すなわち、この場合、トライステートバッファ２０１−１乃至２０１−３は、それぞれ切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５から供給される異常検出信号、または弁別信号をそのままCPU１０４に出力できる動作が有効な状態となる。 In step S1, the tristate buffers 201-1 to 201-3 are respectively controlled by the death enable signal generation unit 127 of the CPU 104, and when no death enable signal is generated and supplied through the terminal EN, in step S2, The operation becomes valid. That is, in this case, the tri-state buffers 201-1 to 201-3 output the abnormality detection signal or the discrimination signal supplied from the switching unit 172, the I / F output unit 174, and the abnormality synthesis unit 175 to the CPU 104 as they are. The operation that can be performed is enabled.

ステップＳ４において、切替部１７２，１７６は、CPU１０４の切替信号発生部１２８が制御されて、端子Ｃを介して供給される切替信号がデュアル近接スイッチモードの信号であるか否かを判定する。ステップＳ４において、デュアル近接スイッチモードの信号である場合、ステップＳ６において、デュアル近接スイッチモード処理が実行されて、デュアル近接スイッチ１０１が接続された状態におけるインタフェース処理が実行される。尚、デュアル近接スイッチモード処理については、図８を参照して詳細な処理について後述する。 In step S4, the switching units 172 and 176 determine whether or not the switching signal generation unit 128 of the CPU 104 is controlled and the switching signal supplied via the terminal C is a signal in the dual proximity switch mode. If the signal is a dual proximity switch mode signal in step S4, dual proximity switch mode processing is executed in step S6, and interface processing in a state where the dual proximity switch 101 is connected is executed. The dual proximity switch mode process will be described later in detail with reference to FIG.

また、ステップＳ４において、端子Ｃを介して供給される切替信号が、デュアル近接スイッチモードの信号ではなく、シングル近接スイッチモードの信号である場合、ステップＳ５において、シングル近接スイッチモード処理が実行されて、シングル近接スイッチ１０２が接続された状態におけるインタフェース処理が実行される。尚、シングル近接スイッチモード処理については、図７を参照して詳細な処理について後述する。 In step S4, when the switching signal supplied via the terminal C is not a signal of the single proximity switch mode but a signal of the single proximity switch mode, the single proximity switch mode process is executed in step S5. The interface processing in the state where the single proximity switch 102 is connected is executed. The single proximity switch mode process will be described later in detail with reference to FIG.

一方、ステップＳ１において、CPU１０４のデスイネーブル信号発生部１２７が、デスイネーブル信号を発生し、すなわち、無効の場合、ステップＳ３において、トライステートバッファ２０１−１乃至２０１−３は、ハイインピーダンス状態となり動作が無効の状態となる。すなわち、この場合、トライステートバッファ２０１−１乃至２０１−３は、ハイインピーダンス状態となるため、切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５から供給される異常検出信号、または弁別信号をCPU１０４に出力せず、動作そのものが無効な状態となる。この場合、Ｉ／Ｆ回路１０３は、インタフェース処理そのものができない状態となるため、処理は、ステップＳ１に戻る。すなわち、イネーブル信号が供給されてくるまで、ステップＳ１，Ｓ３の処理が繰り返される。 On the other hand, in step S1, the death enable signal generation unit 127 of the CPU 104 generates a death enable signal, that is, when it is invalid, in step S3, the tristate buffers 201-1 to 201-3 are in a high impedance state and operate. Is disabled. That is, in this case, since the tristate buffers 201-1 to 201-3 are in a high impedance state, an abnormality detection signal or discrimination supplied from the switching unit 172, the I / F output unit 174, and the abnormality synthesizing unit 175. The signal is not output to the CPU 104, and the operation itself becomes invalid. In this case, since the I / F circuit 103 cannot perform the interface process itself, the process returns to step S1. That is, steps S1 and S3 are repeated until an enable signal is supplied.

以上のように、CPU１０４のデスイネーブル信号発生部１２７が、デスイネーブル信号を発生しないとき、Ｉ／Ｆ回路１０３の動作は有効状態となり、デスイネーブル信号を発生するとき、Ｉ／Ｆ回路１０３の動作が無効状態となる。結果として、Ｉ／Ｆ回路１０３の動作状態の有効、または無効を切り替えることが可能となる。また、CPU１０４の切替信号発生部１２８により発生される切替信号により、Ｉ／Ｆ回路１０３の動作モードを、デュアル近接スイッチモード処理と、シングル近接スイッチモード処理とで切り替えて動作させることができる。結果として、必要に応じて、デュアル近接スイッチ１０１とシングル近接スイッチ１０２とを切り替えて使用することが可能となる。 As described above, when the death enable signal generation unit 127 of the CPU 104 does not generate the death enable signal, the operation of the I / F circuit 103 is enabled, and when the death enable signal is generated, the operation of the I / F circuit 103 is performed. Is disabled. As a result, the operation state of the I / F circuit 103 can be switched between valid and invalid. In addition, the operation mode of the I / F circuit 103 can be switched between the dual proximity switch mode process and the single proximity switch mode process by the switching signal generated by the switching signal generation unit 128 of the CPU 104. As a result, the dual proximity switch 101 and the single proximity switch 102 can be switched and used as necessary.

［シングル近接スイッチモード処理］
次に、図７のフローチャートを参照して、シングル近接スイッチモード処理について説明する。すなわち、この処理においては、Ｉ／Ｆ回路１０３の端子Ａ１乃至Ａ７には、それぞれシングル近接スイッチ１０２が接続されていることが前提とされる。 [Single proximity switch mode processing]
Next, the single proximity switch mode process will be described with reference to the flowchart of FIG. That is, in this process, it is assumed that the single proximity switch 102 is connected to each of the terminals A1 to A7 of the I / F circuit 103.

ステップＳ２１において、異常検出処理部１５３は、断線検知部１５１より断線事故が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２１において、断線検知部１５１が、端子Ａｎ（ｎ＝１，２，・・・７のいずれか）の検出信号の電圧が所定の電圧（検出信号の最大値よりも高い所定の電圧）よりも高くなく、断線事故が検出されていない場合、処理は、ステップＳ２２に進む。 In step S 21, the abnormality detection processing unit 153 determines whether or not an abnormality detection signal indicating that a disconnection accident has occurred is output from the disconnection detection unit 151. In step S21, the disconnection detection unit 151 determines that the voltage of the detection signal at the terminal An (n = 1, 2,... 7) is higher than a predetermined voltage (a predetermined voltage higher than the maximum value of the detection signal). If the disconnection accident is not detected, the process proceeds to step S22.

ステップＳ２２において、異常検出処理部１５３は、電源監視部１４２より電源異常が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２２において、電源監視部１４２が、端子ＶＳの電源電圧と、所定の閾値となる電圧とを比較し、所定の電圧よりも低くなく、電源電圧の異常低下が検出されていない場合、処理は、ステップＳ２３に進む。 In step S 22, the abnormality detection processing unit 153 determines whether or not an abnormality detection signal indicating that a power supply abnormality has occurred is output from the power supply monitoring unit 142. In step S22, the power supply monitoring unit 142 compares the power supply voltage of the terminal VS with a voltage that is a predetermined threshold value, and if the power supply voltage is not lower than the predetermined voltage and no abnormal drop in the power supply voltage is detected, the process is The process proceeds to step S23.

ステップＳ２３において、異常検出処理部１５３は、短絡検知部１５２より短絡事故が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２２において、短絡検知部１５２が、端子Ａｎ（ｎ＝１，２，・・・７のいずれか）の検出信号の電圧が所定の電圧（検出信号の最小値よりも低い所定の電圧）よりも低くなく、短絡事故が検出されていない場合、処理は、ステップＳ２４に進む。 In step S 23, the abnormality detection processing unit 153 determines whether an abnormality detection signal indicating that a short circuit accident has occurred is output from the short circuit detection unit 152. In step S22, the short circuit detection unit 152 determines that the voltage of the detection signal at the terminal An (n = 1, 2,... 7) is higher than a predetermined voltage (a predetermined voltage lower than the minimum value of the detection signal). If no short circuit accident is detected, the process proceeds to step S24.

ステップＳ２４において、異常検出処理部１５３は、断線事故、電源異常、および短絡事故が発生しておらず、動作に異常がないものとみなし、動作に異常がないことを示す信号を、Ｉ／Ｆ出力部１７１，１７４、異常判定ブロック１７３、および異常合成部１７５に出力する。 In step S24, the abnormality detection processing unit 153 assumes that no disconnection accident, power supply abnormality, and short-circuit accident have occurred, and that there is no abnormality in the operation. The data is output to the output units 171 and 174, the abnormality determination block 173, and the abnormality composition unit 175.

尚、異常検出部１５３−１は、異常検出信号をＩ／Ｆ出力部１７１、切替部１７６、異常判定ブロック１７３に出力するが、切替部１７６は、切替端子の状態により異常検知処理部１５３−１の有効、または無効を決定する。すなわち、異常検出処理部１５３は、２つのパターンの処理となる。しかしながら、シングル近接スイッチモード処理においては、切替部１７２，１７６の動作により、異常判定ブロック１７３の動作は無効状態となるため、実質的に同一の処理となる。また、異常検知処理部１５３−１，１５３−２、および電源監視部１４２のいずれからも異常検出信号が出力されない場合、異常合成部１７５は、異常が発生していないことを示す信号を端子Ｅ１よりCPU１０４に出力する。 The abnormality detection unit 153-1 outputs an abnormality detection signal to the I / F output unit 171, the switching unit 176, and the abnormality determination block 173. The switching unit 176, depending on the state of the switching terminal, 1 is determined to be valid or invalid. That is, the abnormality detection processing unit 153 performs processing of two patterns. However, in the single proximity switch mode process, the operation of the abnormality determination block 173 is invalidated by the operation of the switching units 172 and 176, and thus the process is substantially the same. If no abnormality detection signal is output from any of the abnormality detection processing units 153-1 and 153-2 and the power supply monitoring unit 142, the abnormality synthesizing unit 175 outputs a signal indicating that no abnormality has occurred to the terminal E1. To the CPU 104.

ステップＳ２５において、Ｉ／Ｆ出力部１７１（または１７４）は、比較器１５４より出力される弁別信号がＨｉであるか否かにより、遊技球の通過が検出されたか否かを判定する。ステップＳ２５において、比較器１５４−２により生成される弁別信号がＬｏｗの信号であり、遊技球の通過が検出されていない場合、ステップＳ２６において、Ｉ／Ｆ出力部１７１は、遊技球の通過が非検出であることを示す信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。 In step S25, the I / F output unit 171 (or 174) determines whether or not the passage of the game ball is detected based on whether or not the discrimination signal output from the comparator 154 is Hi. In step S25, when the discrimination signal generated by the comparator 154-2 is a low signal and the passage of the game ball is not detected, in step S26, the I / F output unit 171 determines that the game ball has passed. A signal indicating non-detection is output to CPU 104 via switching unit 172 and terminal E2 (I / F output unit 174 is terminal Y2).

一方、ステップＳ２５において、例えば、比較器１５４からの弁別信号がＨｉであり、遊技球の通過が検出されている場合、ステップＳ２７において、Ｉ／Ｆ出力部１７１は、遊技球の通過が検出されていることを示す信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。 On the other hand, in step S25, for example, when the discrimination signal from the comparator 154 is Hi and the passage of the game ball is detected, in step S27, the I / F output unit 171 detects the passage of the game ball. Is output to the CPU 104 via the switching unit 172 and the terminal E2 (the I / F output unit 174 is the terminal Y2).

また、ステップＳ２１において、断線検知部１５１より断線事故が検知されていることを示す異常検出信号が供給されている場合、ステップＳ２２において、電源監視部１４２より電源異常が検知されていることを示す異常検出信号が供給されている場合、または、ステップＳ２３において、短絡検知部１５２より短絡事故が検知されていることを示す異常検出信号が供給されている場合、ステップＳ２８において、異常合成部１７５は、断線事故、短絡事故、または電源異常が発生し、動作の異常が発生していることを示す異常検出信号を端子Ｅ１よりCPU１０４に出力する。その後、処理は、ステップＳ２６に進み、Ｉ／Ｆ出力部１７１は、比較器１５４から供給されてくる弁別信号の状態に関わらず、遊技球の通過が検出されいないことを示す出力信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。 Further, when an abnormality detection signal indicating that a disconnection accident has been detected is supplied from the disconnection detection unit 151 in step S21, it indicates that a power supply abnormality is detected from the power supply monitoring unit 142 in step S22. When an abnormality detection signal is supplied, or when an abnormality detection signal indicating that a short-circuit accident is detected from the short-circuit detection unit 152 is supplied in step S23, the abnormality composition unit 175 in step S28 An abnormality detection signal indicating that an operation abnormality has occurred due to a disconnection accident, a short circuit accident, or a power supply abnormality is output from the terminal E1 to the CPU 104. Thereafter, the process proceeds to step S26, and the I / F output unit 171 switches the output signal indicating that the passing of the game ball is not detected regardless of the state of the discrimination signal supplied from the comparator 154. 172 and the terminal E2 (I / F output unit 174 has terminal Y2) to output to CPU 104.

すなわち、以上の処理により、シングル近接スイッチ１０２のみがＩ／Ｆ回路１０３に接続された場合、断線事故、短絡事故、および電源異常が監視され、いずれも異常がないとき、各シングル近接スイッチ１０２に対応する端子Ｙ２，Ｅ２より、それぞれのシングル近接スイッチ１０２の検出信号により生成される弁別信号に基づいて、遊技球の通過の有無を示す出力信号が出力される。また、断線事故、短絡事故、および電源異常が発生したとき、Ｉ／Ｆ出力部１７１は、比較器１５４より供給されてくる弁別信号の状態に関わらず、遊技球の通過が検出されていない非検出信号を出力信号として出力する。 That is, when only the single proximity switch 102 is connected to the I / F circuit 103 by the above processing, a disconnection accident, a short-circuit accident, and a power supply abnormality are monitored. Based on the discrimination signal generated from the detection signal of each single proximity switch 102, an output signal indicating whether or not the game ball has passed is output from the corresponding terminals Y2 and E2. Further, when a disconnection accident, a short-circuit accident, or a power supply abnormality occurs, the I / F output unit 171 does not detect the passage of the game ball regardless of the state of the discrimination signal supplied from the comparator 154. The detection signal is output as an output signal.

結果として、シングル近接スイッチ１０２を用いる場合でも、断線事故、短絡事故、および電源異常の監視下で、それぞれ遊技球の通過を検出することが可能となる。また、その際、断線事故、短絡事故、または電源異常が検出された場合、弁別信号の状態に関わらず、遊技球の通過が検出されていない非検出の状態として出力信号が出力されるので、断線事故、短絡事故、および電源異常が不正を目的とするようなものであったとしても、不正な遊技球の計数を抑制することが可能となる。 As a result, even when the single proximity switch 102 is used, it is possible to detect the passage of the game ball under the monitoring of the disconnection accident, the short-circuit accident, and the power supply abnormality. At that time, if a disconnection accident, a short-circuit accident, or a power supply abnormality is detected, the output signal is output as a non-detected state in which the passing of the game ball is not detected regardless of the state of the discrimination signal. Even if the disconnection accident, the short-circuit accident, and the power supply abnormality are intended to be fraudulent, it is possible to suppress the illegal counting of the game balls.

［デュアル近接スイッチモード処理］
次に、図８のフローチャートを参照して、デュアル近接スイッチモード処理について説明する。すなわち、この処理においては、例えば、図３で示されるように、Ｉ／Ｆ回路１０３の端子Ａ１，Ａ２には、デュアル近接スイッチ１０１−１の端子Ｓ１−１，Ｓ２−１が接続され、端子Ａ３，Ａ４に、デュアル近接スイッチ１０１−２の端子Ｓ１−２，Ｓ２−２が接続されていることが前提とされる。 [Dual proximity switch mode processing]
Next, dual proximity switch mode processing will be described with reference to the flowchart of FIG. That is, in this process, for example, as shown in FIG. 3, the terminals S 1-1 and S 2-1 of the dual proximity switch 101-1 are connected to the terminals A 1 and A 2 of the I / F circuit 103. It is assumed that the terminals S1-2 and S2-2 of the dual proximity switch 101-2 are connected to A3 and A4.

ステップＳ４１において、異常検知処理部１５３−１，１５３−２は、断線検知部１５１より異常検出信号が供給されてきたか否かを判定する。断線検知部１５１より異常検出信号が供給されてきていない場合、処理は、ステップＳ４２に進む。 In step S41, the abnormality detection processing units 153-1 and 153-2 determine whether or not an abnormality detection signal has been supplied from the disconnection detection unit 151. If an abnormality detection signal has not been supplied from the disconnection detection unit 151, the process proceeds to step S42.

ステップＳ４２において、異常検知処理部１５３−１，１５３−２は、電源監視部１４２より電源ＶＳの異常低下の検出による異常検出信号が供給されてきたか否かを判定する。ステップＳ４２において、電源ＶＳの異常低下の検出により異常検出信号がない場合、処理は、ステップＳ４３に進む。 In step S42, the abnormality detection processing units 153-1 and 153-2 determine whether or not an abnormality detection signal has been supplied from the power supply monitoring unit 142 due to detection of an abnormal drop in the power supply VS. In step S42, when there is no abnormality detection signal due to the detection of the abnormality drop of the power supply VS, the process proceeds to step S43.

ステップＳ４３において、異常検知処理部１５３−１，１５３−２は、短絡検知部１５２より異常検出信号が供給されてきたか否かを判定する。短絡検知部１５２より異常検出信号が供給されてきていない場合、処理は、ステップＳ４４に進む。 In step S43, the abnormality detection processing units 153-1 and 153-2 determine whether or not an abnormality detection signal has been supplied from the short-circuit detection unit 152. If an abnormality detection signal has not been supplied from the short-circuit detection unit 152, the process proceeds to step S44.

すなわち、ステップＳ４１乃至Ｓ４３の処理により、断線事故、電源異常、および短絡事故のいずれもが発生していないと判定された場合、ステップＳ４４において、異常検知処理部１５３−１，１５３−２は、いずれも、動作に異常がないことを示す信号をＩ／Ｆ出力部１７１，１７４、異常判定部１９１、および異常合成部１７５に出力する。この結果、異常合成部１７５は、端子Ｅ１を介して、CPU１０４に対して動作に異常が発生していないことを示す信号を供給する。 That is, when it is determined that any of the disconnection accident, the power supply abnormality, and the short-circuit accident has not occurred by the processes of steps S41 to S43, the abnormality detection processing units 153-1 and 153-2 in Step S44 In any case, a signal indicating that there is no abnormality in the operation is output to the I / F output units 171 and 174, the abnormality determination unit 191, and the abnormality composition unit 175. As a result, the abnormality synthesizing unit 175 supplies a signal indicating that no abnormality has occurred in the operation to the CPU 104 via the terminal E1.

ステップＳ４５において、異常判定部１９１は、比較器１５４−１，１５４−２のいずれかから遊技球の通過を示す弁別信号が供給されてか否かを判定する。例えば、図９の最上段で示されるように、端子Ａ１より供給されてきた検出信号が、時刻Ｔ１において、立ち上がっているような場合、遊技球の通過が検出されているものとみなされ、処理は、ステップＳ４６に進む。 In step S45, the abnormality determination unit 191 determines whether or not a discrimination signal indicating the passage of the game ball is supplied from any of the comparators 154-1 and 154-2. For example, as shown in the uppermost part of FIG. 9, if the detection signal supplied from the terminal A1 rises at time T1, it is considered that the passing of the game ball is detected, and the processing Advances to step S46.

ステップＳ４６において、異常判定部１９１は、遊技球が順方向に通過しているか否かを判定する。すなわち、例えば、遊技球が順方向に通過するとき、端子Ａ１，Ａ２の信号に対応する弁別信号は、図９の最上段、および２段目で示されるような関係となる。すなわち、端子Ａ１より供給されてくる検出信号に対応した弁別信号が、立ち上がる時刻Ｔ１，Ｔ５においては、端子Ａ２より供給されてくる検出信号に対応した弁別信号は、Ｌｏｗ信号である。また、端子Ａ２より供給されてくる検出信号に対応した弁別信号が、立ち上がる時刻Ｔ２，Ｔ６においては、端子Ａ１より供給されてくる検出信号に対応した弁別信号は、Ｈｉの信号である。さらに、端子Ａ１より供給されてくる検出信号に対応した弁別信号が、立ち下がる時刻Ｔ３，Ｔ７においては、端子Ａ２より供給されてくる検出信号に対応した弁別信号は、Ｈｉ信号である。また、端子Ａ２より供給されてくる検出信号に対応した弁別信号が、立ち下がる時刻Ｔ４，Ｔ８においては、端子Ａ１より供給されてくる検出信号に対応した弁別信号は、Ｌｏｗの信号である。そこで、異常判定部１９１は、これらの条件を満たすか否かにより、遊技球が順方向に通過しているか否かを判定する。尚、図５を参照して説明した、異常判定部１９１の場合、上述した条件が満たされている場合、Ｉ／Ｆ出力部１７４のアンド回路ＡＮＤ２には、いずれもＨｉの信号が出力され、異常合成部１９２のオア回路ＯＲ１，ＯＲ２にはいずれもＬｏｗの信号が出力され続けることになる。 In step S46, the abnormality determination unit 191 determines whether or not the game ball is passing in the forward direction. That is, for example, when the game ball passes in the forward direction, the discrimination signals corresponding to the signals of the terminals A1 and A2 have a relationship as shown in the uppermost stage and the second stage of FIG. That is, at times T1 and T5 when the discrimination signal corresponding to the detection signal supplied from the terminal A1 rises, the discrimination signal corresponding to the detection signal supplied from the terminal A2 is a Low signal. Further, at times T2 and T6 when the discrimination signal corresponding to the detection signal supplied from the terminal A2 rises, the discrimination signal corresponding to the detection signal supplied from the terminal A1 is a Hi signal. Further, at times T3 and T7 when the discrimination signal corresponding to the detection signal supplied from the terminal A1 falls, the discrimination signal corresponding to the detection signal supplied from the terminal A2 is a Hi signal. At times T4 and T8 when the discrimination signal corresponding to the detection signal supplied from the terminal A2 falls, the discrimination signal corresponding to the detection signal supplied from the terminal A1 is a Low signal. Therefore, the abnormality determination unit 191 determines whether or not the game ball passes in the forward direction depending on whether or not these conditions are satisfied. In the case of the abnormality determination unit 191 described with reference to FIG. 5, if the above-described condition is satisfied, a Hi signal is output to the AND circuit AND2 of the I / F output unit 174, Low signals continue to be output to the OR circuits OR1 and OR2 of the abnormality synthesizer 192.

また、図９乃至図１２においては、最上段が端子Ａ１より供給されてきた検出信号を、２段目が端子Ａ２より供給されてきた検出信号を、３段目が端子Ｙ２からの出力信号を、４段目が端子Ｅ２から出力される信号を、そして、５段目が端子Ｅ１から出力される信号をそれぞれ示している。また、それぞれに示される閾値は、閾値Ｖｔｈ−ｃが、断線事故の有無を判別する閾値であり、閾値Ｖｔｈ−Ｈｉが、比較器１５４−１，１５４−２における弁別信号がＬｏｗの信号であるときの高位反転閾値であり、閾値Ｖｔｈ−Ｌｏｗが、弁別信号がＨｉの信号であるときの低位反転閾値であり、閾値Ｖｔｈ−ｓが、短絡事故の有無を判別する閾値である。すなわち、断線検知部１５１は、端子Ａ１またはＡ２より供給される検出信号と閾値Ｖｔｈ−ｃとを比較して、検出信号が、閾値Ｖｔｈ−ｃよりも高ければ断線事故の発生を検知し、それ以外の場合、断線事故はないものとみなす。また、短絡検知部１５２は、端子Ａ１，Ａ２より供給される検出信号と、閾値Ｖｔｈ−ｓとを比較して、検出信号が、閾値Ｖｔｈ−ｓよりも低いとき短絡事故を検出し、それ以外の場合、短絡事故はないものとみなす。 9 to 12, the uppermost stage is the detection signal supplied from the terminal A1, the second stage is the detection signal supplied from the terminal A2, and the third stage is the output signal from the terminal Y2. The fourth stage shows a signal output from the terminal E2, and the fifth stage shows a signal output from the terminal E1. Further, the threshold values shown are threshold values Vth-c for determining whether or not there is a disconnection accident, and threshold values Vth-Hi are signals for which the discrimination signals in the comparators 154-1 and 154-2 are Low. The threshold value Vth-Low is a low-level inversion threshold value when the discrimination signal is a Hi signal, and the threshold value Vth-s is a threshold value for determining the presence or absence of a short-circuit accident. That is, the disconnection detector 151 compares the detection signal supplied from the terminal A1 or A2 with the threshold value Vth-c, and detects the occurrence of a disconnection accident if the detection signal is higher than the threshold value Vth-c. Otherwise, it is considered that there is no disconnection accident. In addition, the short circuit detection unit 152 compares the detection signal supplied from the terminals A1 and A2 with the threshold value Vth-s, and detects a short circuit accident when the detection signal is lower than the threshold value Vth-s. In the case of, it is considered that there is no short circuit accident.

ステップＳ４７において、異常判定部１９１は、異常合成部１９２、およびＩ／Ｆ出力部１７４に対して遊技球の検出順序の異常がないことを示す信号を供給する。すなわち、この場合、異常合成部１９２には、異常検知処理部１５３−１，１５３−２のいずれからも異常検出信号が供給されず、また、異常判定部１９１からも異常がないことを示す信号が供給されるため、図９の４段目で示されるように、異常合成部１９２は、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介して、異常が検出されていないことを示すＬｏｗの信号を出力する。また、図９の５段目で示されるように、ステップＳ４４の処理において説明したように、異常合成部１７５は、トライステートバッファ２０１−３および端子Ｅ１を介して、異常が検出されていないことを示すＬｏｗの信号をCPU１０４に出力する。 In step S47, the abnormality determination unit 191 supplies a signal indicating that there is no abnormality in the detection order of the game balls to the abnormality composition unit 192 and the I / F output unit 174. That is, in this case, the abnormality synthesizing unit 192 is not supplied with the abnormality detection signal from either of the abnormality detection processing units 153-1 and 153-2, and the abnormality determining unit 191 indicates that there is no abnormality. As shown in the fourth row of FIG. 9, the abnormality synthesizer 192 confirms that no abnormality has been detected via the switching unit 172, the tristate buffer 201-1, and the terminal E2. A low signal is output. Further, as illustrated in the fifth row of FIG. 9, as described in the process of step S 44, the abnormality synthesizer 175 has detected that no abnormality has been detected via the tristate buffer 201-3 and the terminal E 1. Is output to the CPU 104.

ステップＳ４８において、Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれからも異常検出信号の供給を受けないため、図９の３段目で示されるように、比較器１５４−２より供給されてくる端子Ａ２の検出信号に基づいた遊技球を検出していることを示すＨｉの信号を弁別信号として、トライステートバッファ２０１−２、および端子Ｙ２よりCPU１０４に出力する。 In step S48, the I / F output unit 174 receives no abnormality detection signal from any of the abnormality detection processing units 153-1 and 153-2 and the abnormality determination unit 191, and therefore the third stage in FIG. As shown, a tri-state buffer 201-2, and a terminal using a Hi signal indicating that a game ball is detected based on the detection signal at the terminal A2 supplied from the comparator 154-2 as a discrimination signal Output to CPU 104 from Y2.

一方、ステップＳ４５において、遊技球の通過が検出されていない場合、すなわち、比較器１５３−１，１５３−２より供給されてくる弁別信号がＬｏｗの信号である場合、ステップＳ４９において、異常判定部１９１は、異常を検出していないことを示す信号を異常合成部１９２に供給する。この場合も、異常合成部１９２には、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれからも異常検出信号が供給されてこないので、異常合成部１９２は、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介してCPU１０４に対して異常が検出されていないＬｏｗの信号を供給する。 On the other hand, if the passage of the game ball is not detected in step S45, that is, if the discrimination signal supplied from the comparators 153-1 and 153-2 is a low signal, the abnormality determination unit in step S49. 191 supplies a signal indicating that no abnormality is detected to the abnormality combining unit 192. Also in this case, the abnormality synthesizing unit 192 is not supplied with an abnormality detection signal from any of the abnormality detection processing units 153-1 and 153-2 and the abnormality determining unit 191, so that the abnormality synthesizing unit 192 includes the switching unit. 172, the tristate buffer 201-1, and the terminal E2 are supplied to the CPU 104 with a Low signal with no abnormality detected.

ステップＳ５０において、Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−１，１５３−２より異常が検出されたことを示す信号が供給されてこないので、比較器１５４−２より供給されてくる弁別信号、すなわち、遊技球の通過が検出されていないＬｏｗの信号を、トライステートバッファ２０１−２、および端子Ｙ２を介してCPU１０４に出力する。 In step S50, the I / F output unit 174 does not receive a signal indicating that an abnormality has been detected from the abnormality detection processing units 153-1 and 153-2, and therefore is supplied from the comparator 154-2. A discrimination signal, that is, a Low signal in which the passage of the game ball is not detected is output to the CPU 104 via the tri-state buffer 201-2 and the terminal Y2.

また、ステップＳ４６において、例えば、図１０で示されるような波形が、異常判定部１９１に供給されてくる場合、遊技球が図１で示される順方向に通過していないと判定されて、処理は、ステップＳ５１に進む。すなわち、図１０の時刻Ｔ１１で示されるように、端子Ａ２より供給される検出信号が立ち上がるとき、端子Ａ１より供給される検出信号が、Ｈｉの信号であるべきであるところが、Ｌｏｗ信号となっており、順方向に通過することを示さない波形となっている。図１０の最上段、および２段目の波形は、遊技球が逆方向に移動した場合に検出される波形である。すなわち、リフティングなどの不正行為がなされることにより、このように逆方向に遊技球が移動するような波形が得られた場合、上述したように順方向に移動するときに発生する波形の条件を満たさないため、順方向に移動していないことが検出される。 In step S46, for example, when a waveform as shown in FIG. 10 is supplied to the abnormality determination unit 191, it is determined that the game ball has not passed in the forward direction shown in FIG. Advances to step S51. That is, as shown at time T11 in FIG. 10, when the detection signal supplied from the terminal A2 rises, the detection signal supplied from the terminal A1 should be a Hi signal, but becomes a Low signal. Therefore, the waveform does not indicate passing in the forward direction. The top and second waveforms in FIG. 10 are waveforms detected when the game ball moves in the reverse direction. In other words, if a waveform that moves the game ball in the reverse direction is obtained as a result of cheating such as lifting, the condition of the waveform that occurs when moving in the forward direction as described above is set. Since it does not satisfy, it is detected that it is not moving in the forward direction.

ステップＳ５１において、異常判定部１９１は、遊技球の通過方向が異常であると判定したため、異常が発生したことを示す異常検出信号を異常合成部１９２に供給すると共に、切替部１７６を介してＩ／Ｆ出力部１７４に供給する。異常合成部１９２は、異常判定部１９１より異常検出信号が供給されてくるため、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介して、図１０の４段目における時刻Ｔ１１，Ｔ１３で示されるように、異常が検出されたことを示すＨｉの信号からなる異常検出信号をCPU１０４に供給する。 In step S51, the abnormality determining unit 191 determines that the passing direction of the game ball is abnormal, and thus supplies an abnormality detection signal indicating that an abnormality has occurred to the abnormality combining unit 192 and also via the switching unit 176, I / F is supplied to the output unit 174. Since the abnormality detection signal is supplied from the abnormality determining unit 191 to the abnormality combining unit 192, the times T11 and T13 in the fourth stage in FIG. 10 are connected via the switching unit 172, the tristate buffer 201-1 and the terminal E2. As shown in FIG. 4, an abnormality detection signal composed of a Hi signal indicating that an abnormality has been detected is supplied to the CPU 104.

ステップＳ５２において、Ｉ／Ｆ出力部１７４は、異常判定部１９１からの異常検出信号に基づいて、比較器１５４−２より供給されてくる弁別信号の状態とは無関係に、遊技球の通過を検出していないことを示すＬｏｗの信号からなる出力信号を、トライステートバッファ２０１−２および端子Ｙ２を介してCPU１０４に出力する。 In step S52, the I / F output unit 174 detects the passage of the game ball based on the abnormality detection signal from the abnormality determination unit 191 regardless of the state of the discrimination signal supplied from the comparator 154-2. An output signal composed of a Low signal indicating that the signal has not been output is output to the CPU 104 via the tri-state buffer 201-2 and the terminal Y2.

ステップＳ５３において、リセット部１９３は、比較器１５４−１，１５４−２のそれぞれより供給されてくる弁別信号がいずれも遊技球の通過を示さないＬｏｗの信号であるか否かを判定し、いずれもＬｏｗの信号となるまで、同様の処理を繰り返す。ステップＳ５３において、例えば、図１０の時刻Ｔ１２乃至Ｔ１３においては、いずれの弁別信号もＬｏｗの信号となるので、この場合、ステップＳ５４において、リセット部１９３は、異常判定部１９１に対してリセット信号を発生し供給する。この処理により、図１０の４段目で示されるように、異常判定部１９１は、異常合成部１９２に対しての異常検出信号の発生を停止して、異常の検出を示さないＬｏｗの信号からなる波形を出力する。 In step S53, the reset unit 193 determines whether or not the discrimination signals supplied from the comparators 154-1 and 154-2 are low signals that do not indicate the passage of the game ball. The same processing is repeated until becomes a Low signal. In step S53, for example, at time T12 to T13 in FIG. 10, all the discrimination signals are low signals. In this case, in step S54, the reset unit 193 sends a reset signal to the abnormality determination unit 191. Generate and supply. By this processing, as shown in the fourth row of FIG. 10, the abnormality determination unit 191 stops generating the abnormality detection signal to the abnormality synthesis unit 192, and starts from the Low signal that does not indicate abnormality detection. Output a waveform.

以上のように、遊技球が順方向に通過しているか否かが検出されることにより、リフティングなどの不正行為がなされる場合、逆方向の遊技球の通過が検出されても、端子Ｅ２より異常検出信号が発生されると共に、端子Ｙ２からは比較器１５４−２からの弁別信号の有無に関わらず、遊技球の通過を示さない非検出の信号が出力信号としてCPU１０４に供給される。結果として、リフティングなどの不正行為があっても異常が発生したことを認識することが可能になると共に、不正行為により遊技球が不正にカウントさせないようにすることが可能となる。 As described above, when an illegal act such as lifting is performed by detecting whether or not the game ball is passing in the forward direction, even if the passing of the game ball in the reverse direction is detected, the terminal E2 An abnormality detection signal is generated, and a non-detection signal indicating no passage of the game ball is supplied as an output signal to the CPU 104 from the terminal Y2, regardless of the presence or absence of the discrimination signal from the comparator 154-2. As a result, it is possible to recognize that an abnormality has occurred even if there is an illegal act such as lifting, and it is possible to prevent the game ball from being illegally counted due to the illegal act.

尚、ステップＳ４６において、例えば、低周波近傍電磁界が一定の周期でオンまたはオフして発生した場合、比較器１５４−１，１５４−２より供給される波形は、図１１の最上段および２段目で示されるような波形となる。すなわち、コイルＬ１，Ｌ２の発信周波数は通常同一ではないため、図１１で示されるように、コイルＬ１の周波数に対応するように低周波近傍電磁界が発生されていた場合、コイルＬ１のみが影響を受ける。しかしながら、コイルＬ２には影響せず、端子Ａ２の検出信号には影響がない。すなわち、低周波近傍電磁界が発生しても、いずれか一方の検出信号に影響が出ても他方の検出信号に影響しない。 In step S46, for example, when the low-frequency near electromagnetic field is generated by being turned on or off at a constant cycle, the waveforms supplied from the comparators 154-1 and 154-2 are the top and second waveforms in FIG. The waveform is as shown in the steps. That is, since the transmission frequencies of the coils L1 and L2 are usually not the same, as shown in FIG. 11, when a low-frequency near electromagnetic field is generated so as to correspond to the frequency of the coil L1, only the coil L1 has an influence. Receive. However, the coil L2 is not affected, and the detection signal at the terminal A2 is not affected. That is, even if a low-frequency near electromagnetic field is generated, even if one of the detection signals is affected, the other detection signal is not affected.

このような条件の下、異常判定部１９１は、上述した順方向へ通過条件に照らして波形を分析すると、図１１で示されるように、時刻Ｔ２１においては、端子Ａ１の検出信号が立ち上がるとき、端子Ａ２の検出信号はＨｉであるので、この時刻においては、異常判定部１９１より異常検出信号が出力されないため、異常合成部１９２からは、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２より異常検出信号が出力されない。また、比較器１５４−２からの弁別信号はＨｉの信号となるため、Ｉ／Ｆ出力部１７４は、遊技球が通過したことを示す出力信号を端子Ｙ２より出力する。また、時刻Ｔ２２においても、端子Ａ１の検出信号の立下りのタイミングにおいて、端子Ａ２の検出信号はＨｉの信号であるので、端子Ｅ２からは異常検出信号が出力されず、同時に、端子Ｙ２からの遊技球の通過を示す出力信号は出力され続ける。 Under such conditions, when the abnormality determination unit 191 analyzes the waveform in light of the passage condition in the forward direction described above, as shown in FIG. 11, when the detection signal at the terminal A1 rises at time T21, Since the detection signal at the terminal A2 is Hi, the abnormality determination unit 191 does not output an abnormality detection signal at this time, so the abnormality synthesizing unit 192 has the switching unit 172, the tristate buffer 201-1, and the terminal E2. More abnormal detection signal is not output. Since the discrimination signal from the comparator 154-2 is a Hi signal, the I / F output unit 174 outputs an output signal indicating that the game ball has passed from the terminal Y2. Also at time T22, since the detection signal at terminal A2 is a Hi signal at the falling timing of the detection signal at terminal A1, no abnormality detection signal is output from terminal E2, and at the same time, from terminal Y2. An output signal indicating the passage of the game ball continues to be output.

ところが、時刻Ｔ２３において、端子Ａ１の検出信号の立ち上がりのタイミングにおいては、端子Ａ２の検出信号がＨｉであるので、正規の順方向に遊技球が通過するときの条件を満たさない状態となるため、異常検出部１９１は、異常検出信号を異常合成部１９２と共に、切替部１７６を介してＩ／Ｆ出力部１７４に出力する。このため、端子Ｅ２からは異常検出信号が出力され、端子Ｙ２からは遊技球が通過していないことを示す非検出信号であるＬｏｗの信号からなる出力信号が出力される。 However, at time T23, at the rising timing of the detection signal at the terminal A1, since the detection signal at the terminal A2 is Hi, the condition for passing the game ball in the normal forward direction is not satisfied. The abnormality detection unit 191 outputs the abnormality detection signal to the I / F output unit 174 via the switching unit 176 together with the abnormality synthesis unit 192. For this reason, an abnormality detection signal is output from the terminal E2, and an output signal consisting of a Low signal, which is a non-detection signal indicating that no game ball is passing, is output from the terminal Y2.

結果として、低周波近傍電磁界が発生されても、端子Ｅ２より異常検出信号が繰り返し発生されることとなるため、遊技球の不正な計数がなされても、その異常の発生を認識することが可能となる。 As a result, even if a low-frequency near electromagnetic field is generated, an abnormality detection signal is repeatedly generated from the terminal E2, so that the occurrence of the abnormality can be recognized even if the game ball is incorrectly counted. It becomes possible.

一方、ステップＳ４１において、例えば、図１２の最上段における時刻Ｔ３１で示されるように、端子Ａより供給されてくる検出信号が、断線事故の有無を判定する閾値Ｖｔｈ−ｃよりも高い電圧であり、断線を検知した場合、断線検知部１５１は、断線による異常を検出したことを示す異常検出信号を異常検知処理部１５３に供給する。このため、異常検知処理部１５３は、断線検知部１５１からの異常検出信号に基づいて、異常検出信号の供給を受けたと判定し、処理は、ステップＳ５５に進む。 On the other hand, in step S41, for example, as indicated at time T31 in the uppermost stage of FIG. 12, the detection signal supplied from the terminal A is a voltage higher than a threshold value Vth-c for determining the presence or absence of a disconnection accident. When disconnection is detected, the disconnection detection unit 151 supplies an abnormality detection signal indicating that an abnormality due to disconnection has been detected to the abnormality detection processing unit 153. For this reason, the abnormality detection processing unit 153 determines that the supply of the abnormality detection signal has been received based on the abnormality detection signal from the disconnection detection unit 151, and the process proceeds to step S55.

ステップＳ５５において、異常検知処理部１５３は、異常が検出されたことを示す異常検出信号を、Ｉ／Ｆ出力部１７４、異常合成部１７５、および異常合成部１９２に出力する。このため、異常合成部１７５は、図１２の５段目における時刻Ｔ３１以降で示されるように、トライステートバッファ２０１−３、および端子Ｅ１を介して、動作に異常が発生したことを示す信号をCPU１０４に供給する。 In step S55, the abnormality detection processing unit 153 outputs an abnormality detection signal indicating that an abnormality has been detected to the I / F output unit 174, the abnormality composition unit 175, and the abnormality composition unit 192. Therefore, the abnormality synthesizer 175 sends a signal indicating that an abnormality has occurred in the operation via the tristate buffer 201-3 and the terminal E1, as shown after time T31 in the fifth stage of FIG. It supplies to CPU104.

ステップＳ５６において、異常合成部１９２は、図１２の４段目における時刻Ｔ３１以降で示されるように、異常検知処理部１５３からの異常検出信号に基づいて、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２より異常検出信号をCPU１０４に出力する。 In step S56, the abnormality synthesizing unit 192, based on the abnormality detection signal from the abnormality detection processing unit 153, as shown after time T31 in the fourth stage of FIG. 12, switches the switching unit 172 and the tristate buffer 201-1. And an abnormality detection signal is output to the CPU 104 from the terminal E2.

ステップＳ５７において、Ｉ／Ｆ出力部１７４は、図１２の３段目における時刻Ｔ３１以降で示されるように、異常検知処理部１５３からの異常検出信号に基づいて、比較器１５４−２からの弁別信号に関わらず、遊技球の通過が検出されていないことを示す非検出を示す出力信号を、トライステートバッファ２０１−２、および端子Ｙ２より出力する。 In step S57, the I / F output unit 174 performs the discrimination from the comparator 154-2 based on the abnormality detection signal from the abnormality detection processing unit 153, as shown after time T31 in the third stage of FIG. Regardless of the signal, an output signal indicating non-detection indicating that the passing of the game ball is not detected is output from the tri-state buffer 201-2 and the terminal Y2.

また、ステップＳ４２において、電源異常が検出された場合、およびステップＳ４３において、短絡事故が検出された場合のいずれもステップＳ５５乃至Ｓ５７の処理となる。 Further, when a power supply abnormality is detected at step S42 and when a short-circuit accident is detected at step S43, the processes of steps S55 to S57 are performed.

以上の処理をまとめると、インタフェースシステムにおける動作状態と、端子ＥＮ，Ｙ２，Ｅ２，Ｅ１、および端子Ｅ２，Ｅ１のＯＲ出力の関係は、図１３で示される関係となる。尚、図１３においては、上段にシングル近接スイッチモード、下段にデュアル近接スイッチモードにおける、それぞれのインタフェースシステムにおける動作状態と、図中左から上段は、端子ＥＮ，Ｙｎ，Ｅ１の出力状態との関係が、また下段は、端子ＥＮ，Ｙ２，Ｅ２，Ｅ１、および端子Ｅ２，Ｅ１のＯＲ出力との関係がそれぞれ示されている。また、図１３においては、Ｚはハイインピーダンス状態を示し、ＨはＨｉ信号を示し、ＬはＬｏｗ信号を示している。 To summarize the above processing, the relationship between the operation state in the interface system and the OR outputs of the terminals EN, Y2, E2, and E1, and the terminals E2 and E1 is the relationship shown in FIG. In FIG. 13, the operation state in each interface system in the single proximity switch mode in the upper stage and the dual proximity switch mode in the lower stage, and the relationship between the output states of the terminals EN, Yn, and E1 from the left in the figure. However, the lower part shows the relationship between the terminals EN, Y2, E2, E1, and the OR outputs of the terminals E2, E1, respectively. In FIG. 13, Z indicates a high impedance state, H indicates a Hi signal, and L indicates a Low signal.

より具体的には、シングル近接スイッチモードにおいては、デスイネーブル信号が発生され、Ｈｉの信号の場合、端子Ｙｎ（ｎ＝１，２，・・・，７）および端子Ｅ１はいずれもハイインピーダンス状態となり、動作無効状態となる。また、デスイネーブル信号が発生されておらず、Ｌｏｗの信号の端子Ｅ１，Ｅ２，Ｙ２はいずれも有効状態となり、以下のような動作となる。 More specifically, in the single proximity switch mode, a death enable signal is generated, and in the case of a Hi signal, both the terminal Yn (n = 1, 2,..., 7) and the terminal E1 are in a high impedance state. Thus, the operation is disabled. Further, the death enable signal is not generated, and the low signal terminals E1, E2, and Y2 are all in the valid state, and the following operation is performed.

すなわち、遊技球の通過が検出されている検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の検出を示すＨｉの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。 That is, in the detection state in which the passing of the game ball is detected and the operation state is normal, the output signal output from the terminal Yn becomes a Hi signal indicating detection of the game ball and is output from the terminal E1. This signal is a Low signal indicating that no abnormal operation has been detected.

さらに、遊技球の通過が検出されていない非検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。 Further, when the passing of the game ball is not detected and the operation state is normal, the output signal output from the terminal Yn becomes a Low signal indicating non-detection of the game ball, and the terminal E1. The signal that is output is a Low signal indicating that no abnormal operation has been detected.

また、断線事故、短絡事故、または電源異常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていることを示すＨｉの信号となる。 In the case of a disconnection accident, a short-circuit accident, or a power failure, the output signal output from the terminal Yn is a low signal indicating non-detection of the game ball, and the signal output from the terminal E1 detects an abnormal operation. It becomes a Hi signal indicating that the operation has been performed.

次に、図１３の下段で示される、デュアル近接スイッチモードの場合、デスイネーブル信号がＨｉの状態である場合、端子Ｙ２，Ｅ１，Ｅ２はいずれもハイインピーダンス状態となり、動作無効状態となる。また、デスイネーブル信号が発生されておらず、Ｌｏｗの信号の端子Ｅ１，Ｅ２，Ｙ２はいずれも有効状態となり、以下のような動作となる。 Next, in the dual proximity switch mode shown in the lower part of FIG. 13, when the death enable signal is in the Hi state, the terminals Y2, E1, and E2 are all in the high impedance state, and the operation is disabled. Further, the death enable signal is not generated, and the low signal terminals E1, E2, and Y2 are all in the valid state, and the following operation is performed.

すなわち、動作状態に異常がない状態であって、遊技球の通過が検出されていない非検出の場合、端子Ｙ２，Ｅ１，Ｅ２はいずれもＬｏｗの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＬｏｗの信号となる。 That is, when there is no abnormality in the operation state and the passing of the game ball is not detected, the terminals Y2, E1, E2 both output a Low signal, and the OR of the terminals E1, E2 The synthesis result is a Low signal.

また、動作状態に異常がない状態であって、遊技球の通過が正規の方向（順方向）に検出されている検出の場合、端子Ｙ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２はいずれもＬｏｗの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＬｏｗの信号となる。 Further, in the case where the operation state is normal and the detection that the passing of the game ball is detected in the normal direction (forward direction), the terminal Y2 outputs a Hi signal, and the terminals E1 and E2 Also outputs a Low signal, and the result of ORing the terminals E1 and E2 is a Low signal.

さらに、動作状態に異常がない状態であって、遊技球の通過が逆方向に検出されている検出の場合、端子Ｙ２，Ｅ１はＬｏｗの信号を出力し、端子Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。 Further, in the case where there is no abnormality in the operation state and the detection that the passing of the game ball is detected in the reverse direction, the terminals Y2 and E1 output a Low signal, and the terminal E2 outputs a Hi signal. The result of ORing the terminals E1 and E2 is a Hi signal.

また、低周波近傍電磁界に晒された場合、端子Ｙ２の出力信号は不定状態であるが、端子Ｅ１はＬｏｗの信号を出力し、端子Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。 When exposed to a low-frequency near electromagnetic field, the output signal of the terminal Y2 is indefinite, but the terminal E1 outputs a Low signal, the terminal E2 outputs a Hi signal, and the terminals E1 and E2 The result of OR synthesis is a Hi signal.

さらに、断線事故、短絡事故、または電源異常の場合、端子Ｙ２はＬｏｗの信号を出力し、端子Ｅ１，Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。 Further, in the case of a disconnection accident, a short-circuit accident, or a power failure, the terminal Y2 outputs a Low signal, the terminals E1 and E2 output a Hi signal, and the OR combination result of the terminals E1 and E2 is the Hi signal. Become.

このように、シングル近接スイッチモード、およびデュアル近接スイッチモードのいずれにおいても、遊技球の通過が検出されるのは、断線事故、短絡事故、または電源異常のない場合にのみに限られるため、仮に、断線事故、短絡事故、または電源異常といった動作の異常を意図的に発生させて不正行為を誘発させようとしても、その際には遊技球の通過は非検出の状態に維持されるため、不正行為を抑制させることが可能になる。 Thus, in both the single proximity switch mode and the dual proximity switch mode, the passage of the game ball is detected only when there is no disconnection accident, short circuit accident, or power supply abnormality. Even if an operation abnormality such as a disconnection accident, a short-circuit accident, or an abnormal power supply is intentionally generated to induce fraud, the passing of the game ball is maintained in an undetected state. It becomes possible to suppress the act.

さらに、デュアル近接スイッチモードにおいては、端子Ｅ１，Ｅ２の信号の状態に基づいて、後述する処理により、発生する異常を検出することが可能となる。 Furthermore, in the dual proximity switch mode, it is possible to detect an abnormality that occurs by processing described later based on the signal states of the terminals E1 and E2.

［シングル近接スイッチモードにおける計数処理］
次に、上述のＩ／Ｆ回路１０３によるインタフェース処理処理によりCPU１０４に供給されてくる端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７の信号に基づいた計数処理について説明する。まず、図１４のフローチャートを参照して、シングル近接スイッチモードにおける計数処理について説明する。 [Counting process in single proximity switch mode]
Next, the counting process based on the signals of the terminals Y2, E2-1, Y4, E2-2, Y5 to Y7 supplied to the CPU 104 by the interface processing by the I / F circuit 103 will be described. First, the counting process in the single proximity switch mode will be described with reference to the flowchart of FIG.

ステップＳ７１において、異常判定部１２２は、端子Ｅ１より異常の発生を示す異常検出信号が供給されてきたか否かを判定する。例えば、端子Ｅ１より異常の発生を示すＨｉの信号が供給されてきた場合、ステップＳ７２において、発報出力部１２６は、発報部１０５を制御して異常検出信号が発生したことを通知する。 In step S71, the abnormality determination unit 122 determines whether or not an abnormality detection signal indicating the occurrence of an abnormality has been supplied from the terminal E1. For example, when a Hi signal indicating the occurrence of an abnormality is supplied from the terminal E1, in step S72, the alarm output unit 126 controls the alarm unit 105 to notify that an abnormality detection signal has occurred.

ステップＳ７３において、カウント部１２１は、端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２Ｙ５乃至Ｙ７のいずれかで遊技球の通過の検出を示すＨｉの信号が供給されてきたか否かを判定する。ステップＳ７３において、いずれかでＨｉの信号が検出された場合、ステップＳ７４において、特定部１２３は、Ｈｉの信号を検出した端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２Ｙ５乃至Ｙ７のいずれかにより遊技球の通過を検出したシングル近接スイッチ１０２を特定する。 In step S73, the count unit 121 determines whether or not a Hi signal indicating detection of the passing of the game ball has been supplied at any of the terminals Y2, E2-1, Y4, E2-2Y5 to Y7. In step S73, if a Hi signal is detected in any one, in step S74, the specifying unit 123 plays a game by one of the terminals Y2, E2-1, Y4, E2-2Y5 to Y7 that detected the Hi signal. The single proximity switch 102 that detected the passage of the sphere is specified.

ステップＳ７５において、カウント部１２１は、遊技球の通過を検出したＨｉの信号に基づいて、特定部１２３により特定されたシングル近接スイッチ１０２について通過した遊技球の球数を計数し、処理は、ステップＳ７１に戻る。 In step S75, the count unit 121 counts the number of game balls passed through the single proximity switch 102 specified by the specifying unit 123 based on the Hi signal that has detected the passage of the game ball. Return to S71.

以上の処理により、断線事故、短絡事故、または電源異常などの動作の異常が発生すると、その旨を発報させるようにすることが可能となる。また、図１３の上段を参照して説明したように、仮に、断線事故、短絡事故、または電源異常が発生した場合には、各端子からは、シングル近接スイッチ１０２の検出信号の状態に関わらず、遊技球の非検出の信号が出力されてくるので、不正に遊技球が計数されてしまうことを抑制させることが可能となる。 With the above processing, when an operation abnormality such as a disconnection accident, a short-circuit accident, or a power supply abnormality occurs, it is possible to report that fact. In addition, as described with reference to the upper part of FIG. 13, if a disconnection accident, a short-circuit accident, or a power supply abnormality occurs, the terminals detect the signal of the single proximity switch 102 regardless of the state of the detection signal. Since the game ball non-detection signal is output, it is possible to suppress illegal counting of the game balls.

［デュアル近接スイッチモードの計数処理］
次に、図１５のフローチャートを参照して、デュアル近接スイッチモードにおける計数処理について説明する。尚、デュアル近接スイッチモードについては、図４で示される構成における場合について説明するものとする。 [Counting process in dual proximity switch mode]
Next, the counting process in the dual proximity switch mode will be described with reference to the flowchart of FIG. As for the dual proximity switch mode, the case of the configuration shown in FIG. 4 will be described.

ステップＳ９１において、異常判定部１２２は、端子Ｅ２より供給されてくる信号が異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ９１において、例えば、端子Ｅ２より供給されてくる信号が異常検出信号である場合、ステップＳ９２において、異常判定部１２２は、端子Ｅ１より供給されてくる信号が異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ９２において、例えば、端子Ｅ１より正常を示すＬｏｗの信号が検出された場合、処理は、ステップＳ９３に進む。 In step S91, the abnormality determination unit 122 determines whether or not the signal supplied from the terminal E2 is an abnormality detection signal including a Hi signal indicating the occurrence of abnormality. In step S91, for example, when the signal supplied from the terminal E2 is an abnormality detection signal, in step S92, the abnormality determination unit 122 determines that the signal supplied from the terminal E1 is a Hi signal indicating the occurrence of an abnormality. It is determined whether or not it is an abnormality detection signal. In step S92, for example, when a Low signal indicating normality is detected from the terminal E1, the process proceeds to step S93.

ステップＳ９３において、異常種別判定部１２４は、端子Ｅ２のみから異常検出信号が供給されているので、図１３の下段で示されているように、発生している異常が、断線事故、短絡事故、または電源異常のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。 In step S93, the abnormality type determination unit 124 is supplied with the abnormality detection signal only from the terminal E2. Therefore, as shown in the lower part of FIG. Alternatively, it is considered that the power supply is abnormal, and notification information to that effect is notified to the notification output unit 126.

ステップＳ９５において、特定部１２３は、端子Ｅ２が、端子Ｅ２−１，Ｅ２−２のいずれであるかを特定し、いずれのデュアル近接スイッチ１０１であるかを特定し、その旨を発報情報として発報出力部１２６に供給する。これにより、発報出力部１２６は、特定部１２３により特定されたデュアル近接スイッチ１０１の位置の情報と共に、発生した異常の種別を示す発報情報に基づいて、発報部１０５を制御して、発報させる。 In step S95, the specifying unit 123 specifies which of the terminals E2-1 and E2-2 the terminal E2 is, and which dual proximity switch 101 is used. The notification output unit 126 is supplied. Thereby, the alert output unit 126 controls the alert unit 105 based on the information of the position of the dual proximity switch 101 identified by the identifier 123 and the alert information indicating the type of abnormality that has occurred, Trigger a report.

一方、ステップＳ９２において、端子Ｅ１においてもＨｉの信号からなる異常検出信号が供給されてきている場合、ステップＳ９４において、異常種別判定部１２４は、端子Ｅ１，Ｅ２のいずれからも異常検出信号が供給されているので、図１３の下段で示されているように、発生している異常が、リフティング、または逆方向通過のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。 On the other hand, if an abnormality detection signal consisting of a Hi signal has been supplied to the terminal E1 in step S92, the abnormality type determination unit 124 supplies an abnormality detection signal from either of the terminals E1 and E2 in step S94. Therefore, as shown in the lower part of FIG. 13, it is considered that the abnormality that has occurred is either lifting or reverse passage, and notification information to that effect is output to the notification output unit. 126 is notified.

尚、ステップＳ９６乃至Ｓ９８の処理については、図１４を参照して説明したステップＳ７３乃至Ｓ７５の処理と同様であるので、その説明は省略するものとする。 Note that the processing in steps S96 to S98 is the same as the processing in steps S73 to S75 described with reference to FIG. 14, and therefore the description thereof is omitted.

以上の処理によれば、端子Ｅ１，Ｅ２により発生される異常検出信号の有無のパターンにより、検出された異常の種別と共に、その位置を特定して発報させることが可能となる。尚、以上においては、端子Ｅ１，Ｅ２のそれぞれの異常検出信号のパターンにより発生した異常の種別を判定させる例について説明してきたが、端子Ｅ１，Ｅ２の少なくともいずれか一方において異常検出信号が供給されてきた場合、異常が検出されたことだけを発報させるようにしてもよい。 According to the above processing, it is possible to specify and report the position of the detected abnormality along with the type of abnormality detected based on the presence / absence pattern of the abnormality detection signal generated at the terminals E1 and E2. In the above description, the example of determining the type of abnormality that has occurred based on the patterns of the abnormality detection signals at the terminals E1 and E2 has been described. However, an abnormality detection signal is supplied to at least one of the terminals E1 and E2. In the case of a failure, only the fact that an abnormality has been detected may be reported.

［その他の異常の種別を判別できるようにしたデュアル近接スイッチモードにおける計数処理］
以上においては、端子Ｅ１，Ｅ２からの異常検出信号の発生パターンにより発生した異常の種別として、断線事故、短絡事故、もしくは電源異常のいずれかであるか、または、リフティングもしくは低周波近傍電磁界の発生による不正による異常のいずれかであるかを特定する例について説明してきた。しかしながら、端子Ｅ１，Ｅ２より供給される異常検出のパターンのみならず、端子Ｅ２より供給されてくる異常検出信号の長さなどから、発生した異常の種別を特定するようにしてもよい。 [Counting process in dual proximity switch mode that can distinguish other types of abnormalities]
In the above, the type of abnormality generated by the occurrence pattern of the abnormality detection signal from the terminals E1 and E2 is either a disconnection accident, a short-circuit accident, or a power supply abnormality, or a lifting or low-frequency near electromagnetic field. The example which identifies whether it is any abnormality by fraud by generation | occurrence | production has been demonstrated. However, the type of abnormality that has occurred may be specified not only from the abnormality detection pattern supplied from the terminals E1 and E2, but also from the length of the abnormality detection signal supplied from the terminal E2.

図１６は、端子Ｅ２より供給されてくる異常検出信号の長さなどから、発生した異常の種別を特定するようにしたデュアル近接スイッチモードにおける計数処理を説明するフローチャートである。 FIG. 16 is a flowchart for explaining the counting process in the dual proximity switch mode in which the type of abnormality that has occurred is specified based on the length of the abnormality detection signal supplied from the terminal E2.

ステップＳ１１１において、異常判定部１２２は、端子Ｅ１，Ｅ２の少なくともいずれかより異常の発生を検出したことを示すＨｉの信号からなる異常検出信号が検出されたか否かを判定する。ステップＳ１１１において、例えば、そのいずれか、または、その両方から異常検出信号が供給されてきた場合、処理は、ステップＳ１１２に進む。 In step S111, the abnormality determination unit 122 determines whether an abnormality detection signal including a Hi signal indicating that an abnormality has been detected is detected from at least one of the terminals E1 and E2. In step S111, for example, when an abnormality detection signal is supplied from one or both of them, the process proceeds to step S112.

ステップＳ１１２において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅ２より供給されてくるＨｉの信号が、１個の遊技球の通過が検出された場合に弁別信号がＨｉの信号となる時間ＴＡに対して十分長い時間ＴＣよりも長い時間だけＨｉの状態となっているか否かを判定する。 In step S112, the abnormality type determination unit 124 controls the timer 125 so that when the Hi signal supplied from the terminal E2 is detected as passing through one game ball, the discrimination signal becomes a Hi signal. It is determined whether or not it is in the Hi state for a time longer than a sufficiently long time TC with respect to the time TA.

すなわち、例えば、図１７の最上段における時刻Ｔ１０１以降で示されるように、端子Ａ１に入力される検出信号が断線事故が発生したか否かが判定される閾値Ｖｔｈ−ｃよりも高い状態となると、断線事故の状態が解消されるまで、図１７の４，５段目で示されるように、端子Ｅ２，Ｅ１は異常検出信号であるＨｉの信号となり、さらに６段目に示される、端子Ｅ１，Ｅ２のいずれかがＨｉの状態となる信号についても同様にＨｉの信号の状態が継続される。これは、断線事故にのみならず、短絡事故、および電源異常においても同様の傾向となる。 That is, for example, as shown after time T101 in the uppermost stage of FIG. 17, when the detection signal input to the terminal A1 is higher than a threshold value Vth-c for determining whether or not a disconnection accident has occurred. Until the state of the disconnection accident is resolved, as shown in the fourth and fifth stages in FIG. 17, the terminals E2 and E1 become Hi signals that are abnormality detection signals, and further, the terminal E1 shown in the sixth stage. , E2 is similarly maintained for a signal in which either of E2 is in a Hi state. This is the same tendency not only in a disconnection accident but also in a short circuit accident and a power supply abnormality.

従って、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となった場合、ステップＳ１１７において、断線事故、短絡事故、または電源異常のいずれかであるものとみなし、異常種別判定部１２４は、その旨を発報出力部１２６に発報情報として通知する。 Therefore, in Step S112, when one game ball passes, when the discrimination signal is in the Hi state for a time sufficiently longer than the time TC with respect to the time TA in which the discrimination signal is in the Hi signal state, in Step S117. Therefore, the abnormality type determination unit 124 notifies the notification output unit 126 as notification information.

ステップＳ１１５において、特定部１２３は、端子Ｅ２が端子Ｅ２−１，Ｅ２−２のいずれであるかを特定し、異常が発生しているデュアル近接スイッチ１０１の位置を特定して発報出力部１２６に通知する。これにより、発報出力部１２６は、発報部１０５を制御して、発生している異常の種別と、その発生している位置の情報とを含めた発報情報を出力させる。 In step S115, the specifying unit 123 specifies whether the terminal E2 is the terminal E2-1 or E2-2, specifies the position of the dual proximity switch 101 where the abnormality has occurred, and outputs the notification output unit 126. Notify Thereby, the report output unit 126 controls the report unit 105 to output the report information including the type of the abnormality that has occurred and the information on the position where the abnormality has occurred.

また、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となっていない場合、処理は、ステップＳ１１３に進む。 In step S112, when one game ball passes, if the discrimination signal is not in the Hi state for a time sufficiently longer than the time TC, which is sufficiently longer than the time TA in which the discrimination signal is in the Hi signal state, The process proceeds to step S113.

ステップＳ１１３において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短いか否かを判定する。ステップＳ１１３において、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短い場合、処理は、ステップＳ１１４に進む。 In step S113, the abnormality type determination unit 124 controls the timer 125 to discriminate when one gaming ball passes during the time that the abnormality detection signal supplied to the terminal E2 is in the Hi state. It is determined whether or not the signal is shorter than the time TA when the signal state becomes Hi. In step S113, the time during which the abnormality detection signal supplied to the terminal E2 is in the Hi state is shorter than the time TA in which the discrimination signal is in the Hi signal state when one game ball passes. The process proceeds to step S114.

ステップＳ１１４において、異常種別判定部１２４は、低周波近傍電磁界が発生することにより人為的な不正により生じている異常であることを発生している異常の種別であるものとして発報出力部１２６に通知する。 In step S114, the abnormality type determination unit 124 determines that the type of abnormality that has occurred due to human fraud due to the generation of a low-frequency near electromagnetic field is the alarm output unit 126. Notify

すなわち、端子Ａ１に供給される信号が、図１８の最上段で示されるように、低周波近傍電磁界が発生することにより周波数の高い矩形波となっている場合、２段目で示されるように、時刻Ｔ１１１においては、端子Ａ２より供給されてくる信号が立ち上がるタイミングにおいて、端子Ａ１の検出信号がＬｏｗの信号であるため、遊技球が順方向に通過していないものとみなされている。このため、この時刻Ｔ１１１乃至Ｔ１１２は、４段目で示されるように、端子Ｅ２からは異常検出信号が出力され続け、３段目で示されるように、端子Ｙ２からも非検出を示す出力信号が出力されている。しかしながら、時刻Ｔ１１３において、端子Ａ２の検出信号の立ち上がりのタイミングにおいて、端子Ａ１の検出信号がＨｉの信号となっているため、図１８の３段目で示されるように、一旦は正規の順方向に通過しているものとみなされるが、時刻Ｔ１１４の端子Ａ１の検出信号の立下りのタイミングにおいて、端子Ａ２の信号がＬｏｗの信号となっている。このため、図１８の４段目で示されるように、時刻Ｔ１１４より異常検出信号がＨｉの信号となる。そして、端子Ａ１，Ａ２のいずれの信号もＬｏｗの信号となる時刻Ｔ１１５において、端子Ｅ２の異常検出信号がリセット部１９３のリセット信号によりＬｏｗの信号にリセットされる。従って、低周波近傍電磁界が発生されることにより、端子Ｅ２が異常検出信号を発生する最長時間は、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡとなる。従って、異常検出信号としてＨｉの信号となっている時間が、これより時間ＴＡより短い、例えば、図１８で示される時間Ｔａなどの場合、低周波近傍電磁界による異常であるものと判定される。 That is, when the signal supplied to the terminal A1 is a rectangular wave having a high frequency due to the generation of an electromagnetic field in the vicinity of the low frequency as shown in the uppermost stage of FIG. 18, the signal is shown in the second stage. In addition, at time T111, since the detection signal at the terminal A1 is a Low signal at the timing when the signal supplied from the terminal A2 rises, it is considered that the game ball has not passed in the forward direction. Therefore, at times T111 to T112, as shown in the fourth stage, the abnormality detection signal is continuously output from the terminal E2, and as shown in the third stage, the output signal indicating non-detection also from the terminal Y2. Is output. However, at time T113, since the detection signal at the terminal A1 is a Hi signal at the rising timing of the detection signal at the terminal A2, as shown in the third row in FIG. However, at the falling edge of the detection signal at the terminal A1 at time T114, the signal at the terminal A2 is a Low signal. Therefore, as shown in the fourth row in FIG. 18, the abnormality detection signal becomes a Hi signal from time T114. Then, at time T115 when both signals at the terminals A1 and A2 become low signals, the abnormality detection signal at the terminal E2 is reset to a low signal by the reset signal of the reset unit 193. Accordingly, when the low-frequency near electromagnetic field is generated, the longest time that the terminal E2 generates the abnormality detection signal is the time TA when the discrimination signal is in the Hi signal state when one game ball passes. . Therefore, when the time when the signal is Hi as the abnormality detection signal is shorter than the time TA, for example, when the time Ta is shown in FIG. 18, it is determined that the abnormality is caused by the low-frequency near electromagnetic field. .

一方、ステップＳ１１３において、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）場合、処理は、ステップＳ１１６に進む。 On the other hand, in step S113, the time that the abnormality detection signal supplied to the terminal E2 is in the Hi state is longer than the time TA in which the discrimination signal is in the Hi signal state when one game ball passes. If longer (and shorter than time TC), the process proceeds to step S116.

ステップＳ１１６において、異常種別判定部１２４は、遊技球が逆方向に通過されている状態が検出されている異常、すなわち、リフティングによる人為的な不正により生じている異常（逆方向に遊技球が通過しているかのうように検出される異常）であることを発生している異常の種別であるものとして発報出力部１２６に通知する。 In step S116, the abnormality type determination unit 124 detects an abnormality in which a game ball is passing in the reverse direction, that is, an abnormality caused by an artificial fraud due to lifting (a game ball passes in the reverse direction). The notification output unit 126 is notified of the type of the abnormality that is occurring).

すなわち、例えば、遊技球が逆方向に通過する場合、図１９の最上段、および２段目で示されるように、端子Ａ１，Ａ２の上に凸となる波形のタイミングが、正規の順方向に対して前後が逆になる（図１０参照）。このため、図１９の４段目における時刻Ｔ１２１乃至Ｔ１２２において、端子Ｅ２よりＨｉの信号が出力される。時刻Ｔ１２１乃至Ｔ１２２の時間ＴＢは、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）ので、この場合、遊技球が逆方向に通過するように検出されるリフティングにより異常であることが認識される。 That is, for example, when the game ball passes in the reverse direction, as shown in the uppermost stage and the second stage of FIG. 19, the timing of the waveform that protrudes above the terminals A1 and A2 is in the normal forward direction. On the other hand, the front and back are reversed (see FIG. 10). Therefore, a Hi signal is output from the terminal E2 at times T121 to T122 in the fourth stage of FIG. The time TB from the time T121 to the time T122 is longer than the time TA (and shorter than the time TC) when the discrimination signal becomes a Hi signal state when one game ball passes, and in this case, the game ball is reversed. It is recognized that it is abnormal by lifting detected to pass in the direction.

尚、ステップＳ１１１において、端子Ｅ１，Ｅ２のいずれにも異常検出信号が供給されてこない場合、処理は、ステップＳ１１８に進むが、ステップＳ１１８乃至Ｓ１２０の処理は、上述した、図１４のステップＳ７３乃至Ｓ７５と同様の処理であるので、その説明は省略するものとする。 If no abnormality detection signal is supplied to either of the terminals E1 and E2 in step S111, the process proceeds to step S118. However, the processes in steps S118 to S120 are the same as those in steps S73 to S73 in FIG. Since the process is the same as S75, the description thereof is omitted.

以上の処理により、端子Ｅ２の異常検出信号の発生している時間の長さから、発生している異常の種別を特定すると共に、異常が発生しているデュアル近接スイッチの位置を特定して異常を発報することが可能となる。 As a result of the above processing, the type of abnormality that has occurred is identified from the length of time that the abnormality detection signal is generated at the terminal E2, and the position of the dual proximity switch in which the abnormality has occurred is identified and abnormal. Can be issued.

以上の如く、本発明によれば、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策を必要に応じて実現することが可能になると共に、適正に遊技球を計数することが可能となる。 As described above, according to the present invention, in addition to abnormalities such as disconnection abnormalities, short circuit abnormalities, and power supply abnormalities, it is possible to implement countermeasures against improper acts due to low-frequency electromagnetic fields and lifting as necessary. This makes it possible to count the game balls properly.

ところで、上述した一連の監視処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。 Incidentally, the series of monitoring processes described above can be executed by hardware, but can also be executed by software. When a series of processing is executed by software, a program constituting the software may execute various functions by installing a computer incorporated in dedicated hardware or various programs. For example, it is installed from a recording medium in a general-purpose personal computer or the like.

図２０は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)１００１を内蔵している。CPU１００１にはバス１００４を介して、入出力インタ-フェイス１００５が接続されている。バス１００４には、ROM(Read Only Memory)１００２およびRAM(Random Access Memory)１００３が接続されている。 FIG. 20 shows a configuration example of a general-purpose personal computer. This personal computer incorporates a CPU (Central Processing Unit) 1001. An input / output interface 1005 is connected to the CPU 1001 via a bus 1004. A ROM (Read Only Memory) 1002 and a RAM (Random Access Memory) 1003 are connected to the bus 1004.

入出力インタ-フェイス１００５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部１００６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部１００７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部１００８、LAN（Local Area Network）アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部１００９が接続されている。また、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリなどのリムーバブルメディア１０１１に対してデータを読み書きするドライブ１０１０が接続されている。 The input / output interface 1005 includes an input unit 1006 including an input device such as a keyboard and a mouse for a user to input an operation command, an output unit 1007 for outputting a processing operation screen and an image of the processing result to a display device, a program and various types A storage unit 1008 including a hard disk drive for storing data, a LAN (Local Area Network) adapter, and the like, and a communication unit 1009 for performing communication processing via a network represented by the Internet are connected. Also, a magnetic disk (including a flexible disk), an optical disk (including a CD-ROM (Compact Disc-Read Only Memory), a DVD (Digital Versatile Disc)), a magneto-optical disk (including an MD (Mini Disc)), or a semiconductor A drive 1010 for reading / writing data from / to a removable medium 1011 such as a memory is connected.

CPU１００１は、ROM１００２に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア１０１１から読み出されて記憶部１００８にインストールされ、記憶部１００８からRAM１００３にロードされたプログラムに従って各種の処理を実行する。RAM１００３にはまた、CPU１００１が各種の処理を実行する上において必要なデータなども適宜記憶される。 The CPU 1001 is read from a program stored in the ROM 1002 or a removable medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory, installed in the storage unit 1008, and loaded from the storage unit 1008 to the RAM 1003. Various processes are executed according to the program. The RAM 1003 also appropriately stores data necessary for the CPU 1001 to execute various processes.

尚、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。 In this specification, the step of describing the program recorded on the recording medium is not limited to the processing performed in time series in the order described, but of course, it is not necessarily performed in time series. Or the process performed separately is included.

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。 Further, in this specification, the system represents the entire apparatus constituted by a plurality of apparatuses.

１０１，１０１−１，１０１−２デュアル近接スイッチ
１０２，１０２−１乃至１０２−３シングル近接スイッチ
１０３Ｉ／Ｆ回路
１０４ CPU
１０５発報部
１０６計数部
１１１Ｉ／Ｆ入力部
１１２信号処理部
１２１カウント部
１２２異常判定部
１２３特定部
１２４異常種別判定部
１２５タイマ
１２６発報出力部
１２７デスイネーブル信号発生部
１２８切替信号発生部
１４１，１４１−１，１４１−２入力処理部
１４２電源監視部
１５１，１５１−１，１５１−２断線検知部
１５２，１５２−１，１５２−２短絡検知部
１５３，１５３−１，１５３−２異常検知処理部
１５４，１５４−１，１５４−２比較器
１７１Ｉ／Ｆ出力部
１７２切替部
１７３異常判定ブロック部
１７４Ｉ／Ｆ出力部
１７５異常合成部
１９１異常判定部
１９２異常合成部
１９３リセット部
２０１，２０１−１乃至２０１−３トライステートバッファ 101, 101-1, 101-2 Dual proximity switch 102, 102-1 to 102-3 Single proximity switch 103 I / F circuit 104 CPU
105 Reporting Unit 106 Counting Unit 111 I / F Input Unit 112 Signal Processing Unit 121 Counting Unit 122 Abnormality Determination Unit 123 Identification Unit 124 Abnormality Type Determination Unit 125 Timer 126 Notification Output Unit 127 Death Enable Signal Generation Unit 128 Switching Signal Generation Unit 141, 141-1, 141-2 Input processing unit 142 Power supply monitoring unit 151, 151-1, 151-2 Disconnection detection unit 152, 152-1, 152-2 Short circuit detection unit 153, 153-1, 153-2 Abnormal Detection processing unit 154, 154-1, 154-2 Comparator 171 I / F output unit 172 Switching unit 173 Abnormality determination block unit 174 I / F output unit 175 Abnormality synthesis unit 191 Abnormality determination unit 192 Abnormality synthesis unit 193 Reset unit 201 , 201-1 to 201-3 tristate buffer

Claims

遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力される
インタフェース回路。 In an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit,
A plurality of comparison means for discriminating detection signals of the plurality of DC two-wire switches and outputting a discrimination signal;
A plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit;
It is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output means for outputting an order error signal;
Some of the types of the plurality of output signals to be output to the control circuit by the output control means, seen including a switching means for switching said discriminating signal or said sequence abnormality signal,
The discriminating signals output by the plurality of comparison means when the switching means switches some of the plurality of output signals to be output to the control circuit to be the order abnormality signal. When the order of occurrence is a predetermined order, the discrimination signal that is not part of the plurality of output signals is output as an output signal,
When the switching means switches some of the plurality of output signals output to the subsequent control circuit to be the discrimination signal, all of the plurality of output signals are the discrimination signal. An interface circuit that is output as an output signal .

遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力される
インタフェース回路。 In an interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit,
A plurality of comparison means for discriminating detection signals of the plurality of DC two-wire switches and outputting a discrimination signal;
A plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit;
It is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output means for outputting an order error signal;
A switching means for switching a part of a plurality of output signals output to the control circuit by the output control means to the discrimination signal or the sequence abnormality signal ;
The discriminating signals output by the plurality of comparison means when the switching means switches some of the plurality of output signals to be output to the control circuit to be the order abnormality signal. An interface circuit that outputs a non-detection signal that does not indicate the passage of the game ball regardless of the presence or absence of discrimination signals output by a plurality of the comparison means when the order of occurrence is not a predetermined order .

短絡事故を検出する短絡事故検出手段、断線事故を検出する断線事故検出手段、および電源異常を検出する電源異常検出手段の少なくともいずれか１つと、
前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段と、
前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とをさらに含み、
前記動作異常信号、または前記総合異常信号が出力されるとき、前記出力制御手段は、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御する
請求項１または２に記載のインタフェース回路。 At least one of a short-circuit accident detection means for detecting a short-circuit accident, a disconnection accident detection means for detecting a disconnection accident, and a power supply abnormality detection means for detecting a power supply abnormality;
When at least one of the short circuit accident, the disconnection accident, and the power supply abnormality is detected from at least one of the short circuit accident detection means, the disconnection accident detection means, and the power supply abnormality detection means, an operation abnormality signal is output. An operation abnormality signal output means;
When at least one of the sequence abnormality signal and the operation abnormality signal is output, further comprising a total abnormality signal output means for outputting a total abnormality signal,
The output control means holds the discrimination signal in a state indicating non-detection of a game ball and outputs the output signal as the output signal when the operation abnormality signal or the total abnormality signal is output. The interface circuit according to 1 or 2 .

前記出力信号を前記制御回路に出力する出力信号出力手段と、
前記総合異常信号を前記制御回路に出力する総合異常信号出力手段と、
前記動作異常信号を前記制御回路に出力する動作異常信号出力手段と、
前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段とをさらに含み、
前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段は、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力する
請求項１乃至３のいずれかに記載のインタフェース回路。 Output signal output means for outputting the output signal to the control circuit;
A comprehensive abnormality signal output means for outputting the comprehensive abnormality signal to the control circuit;
An operation abnormality signal output means for outputting the operation abnormality signal to the control circuit;
An output permission signal supply means for supplying an output permission signal to the output signal output means, the overall abnormality signal output means, and the operation abnormality signal output means;
When the output permission signal is supplied, the output signal output means, the comprehensive abnormality signal output means, and the operation abnormality signal output means output the output signal, the comprehensive abnormality signal, and the operation abnormality signal, respectively. Item 4. The interface circuit according to any one of Items 1 to 3 .

前記順序異常信号出力手段は、少なくとも２つのラッチ回路を含み、前記ラッチ回路の動作に基づいて、順序異常信号を出力し、
所定の条件のとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給するリセット信号発生手段をさらに含む
請求項１乃至４のいずれかに記載のインタフェース回路。 The out-of-order signal output means includes at least two latch circuits, and outputs an out-of-order signal based on the operation of the latch circuit,
When a predetermined condition, the interface circuit according to any one of claims 1 to 4 further comprising a reset signal generating means for supplying a reset signal for resetting to the initial state to the latch circuit.

前記リセット信号発生手段は、前記複数の比較手段により出力される弁別信号が全て、遊技球が非検出であることを示す信号であるとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給する
請求項５に記載のインタフェース回路。 Said reset signal generating means, when the discrimination signal is more output to the plurality of comparison means are all a signal indicating that the game ball is not detected, a reset signal for resetting to the initial state to the latch circuit The interface circuit according to claim 5 .

複数の前記直流２線式スイッチと、
請求項１乃至６のいずれかに記載のインタフェース回路とを備え、
前記直流２線式スイッチは、遊技球の通過を検出する近接スイッチ、光電スイッチ、または有接点スイッチとを含む
インタフェースシステム。 A plurality of the DC two-wire switches;
An interface circuit according to any one of claims 1 to 6 ,
The DC two-wire switch is an interface system including a proximity switch, a photoelectric switch, or a contact switch that detects passage of a game ball.

複数の前記直流２線式スイッチは、それぞれの遊技球の検出領域が、遊技球の通過に伴って、同一の遊技球を同時に検出できる期間を含み、かつ、前記同一の遊技球の検出開始および検出終了のタイミングが異なるように配置される
請求項７に記載のインタフェースシステム。 The plurality of DC two-wire switches each include a period in which the detection area of each game ball can simultaneously detect the same game ball as the game ball passes, and the detection start of the same game ball and The interface system according to claim 7 , wherein the interface systems are arranged so that detection end timings are different.

請求項１乃至６のいずれかに記載のインタフェース回路、または請求項７若しくは８のいずれかに記載のインタフェースシステムと、前記制御回路とを含む遊技機。 A gaming machine comprising the interface circuit according to any one of claims 1 to 6 , or the interface system according to any one of claims 7 and 8 , and the control circuit.

前記制御回路は、
前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段を含む
請求項９に記載の遊技機。 The control circuit includes:
The gaming machine according to claim 9 , further comprising an abnormality type determination unit that determines a type of an abnormality that has occurred based on the output signal, the general abnormality signal, and the operation abnormality signal.

前記制御回路は、
複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常発生箇所特定手段を含む
請求項９に記載の遊技機。 The control circuit includes:
Each of said output signals corresponding to a plurality of the DC two-wire switch, the overall error signal or based on the operation abnormality signal, according to claim 9, including an abnormal source identifying means for identifying an abnormality occurrence location Gaming machine.

遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力される
インタフェース回路の制御方法において、
前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、
前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、
前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、
前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップと
を含むインタフェース回路の制御方法。 An interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit,
A plurality of comparison means for discriminating detection signals of the plurality of DC two-wire switches and outputting a discrimination signal;
A plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit;
It is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output means for outputting an order error signal;
Some of the types of the plurality of output signals to be output to the control circuit by the output control means, seen including a switching means for switching said discriminating signal or said sequence abnormality signal,
The discriminating signals output by the plurality of comparison means when the switching means switches some of the plurality of output signals to be output to the control circuit to be the order abnormality signal. When the order of occurrence is a predetermined order, the discrimination signal that is not part of the plurality of output signals is output as an output signal,
When the switching means switches some of the plurality of output signals output to the subsequent control circuit to be the discrimination signal, all of the plurality of output signals are the discrimination signal. In the control method of the interface circuit output as an output signal comprising :
A plurality of comparison steps for discriminating detection signals of the plurality of DC two-wire switches in the comparison means and outputting a discrimination signal;
A plurality of output control steps for controlling the output control means to output a discrimination signal output by the processing of the plurality of comparison steps as an output signal to the control circuit;
In the order error signal output means, it is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and if it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal is output. An out-of-order signal output step,
A switching step of switching a part of a plurality of output signals output to the control circuit by the processing of the output control step to the discrimination signal or the sequence abnormality signal in the switching means. Control method.

遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力される
インタフェース回路の制御方法において、
前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、
前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、
前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、
前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップと
を含むインタフェース回路の制御方法。 An interface circuit that transmits a detection signal of a DC 2-wire switch indicating detection or non-detection of a game ball to a control circuit,
A plurality of comparison means for discriminating detection signals of the plurality of DC two-wire switches and outputting a discrimination signal;
A plurality of output control means for controlling the discrimination signals output by the plurality of comparison means to be output as output signals to the control circuit;
It is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and when it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal output means for outputting an order error signal;
Some of the types of the plurality of output signals to be output to the control circuit by the output control means, seen including a switching means for switching said discriminating signal or said sequence abnormality signal,
The discriminating signals output by the plurality of comparison means when the switching means switches some of the plurality of output signals to be output to the control circuit to be the order abnormality signal. In a control method of an interface circuit in which a non-detection signal that does not indicate the passage of the game ball is output regardless of the presence or absence of a discrimination signal output by a plurality of comparison means when the order of occurrence is not a predetermined order ,
A plurality of comparison steps for discriminating detection signals of the plurality of DC two-wire switches in the comparison means and outputting a discrimination signal;
A plurality of output control steps for controlling the output control means to output a discrimination signal output by the processing of the plurality of comparison steps as an output signal to the control circuit;
In the order error signal output means, it is determined whether or not the generation order of a plurality of discrimination signals is a predetermined order, and if it is determined that the generation order of the discrimination signals is not a predetermined order, an order error signal is output. An out-of-order signal output step,
A switching step of switching a part of a plurality of output signals output to the control circuit by the processing of the output control step to the discrimination signal or the sequence abnormality signal in the switching means. Control method.