JP5581235B2 - Solid-state imaging device and driving method of solid-state imaging device - Google Patents
Solid-state imaging device and driving method of solid-state imaging device Download PDFInfo
- Publication number
- JP5581235B2 JP5581235B2 JP2011006949A JP2011006949A JP5581235B2 JP 5581235 B2 JP5581235 B2 JP 5581235B2 JP 2011006949 A JP2011006949 A JP 2011006949A JP 2011006949 A JP2011006949 A JP 2011006949A JP 5581235 B2 JP5581235 B2 JP 5581235B2
- Authority
- JP
- Japan
- Prior art keywords
- holding
- circuit
- output
- voltage value
- holding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 19
- 230000010354 integration Effects 0.000 claims description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 description 35
- 239000003990 capacitor Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 229910052717 sulfur Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013170 computed tomography imaging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、固体撮像装置および固体撮像装置の駆動方法に関する。 The present invention relates to a solid-state imaging device and a driving method of the solid-state imaging device.
特許文献1には、垂直転送期間に起因する画像読み出し時間の遅延を抑制するための方法が掲載されている。また、特許文献2には、画像読取信号を増幅する二重相関サンプリング回路を備えることにより、回路動作を高速にする装置が掲載されている。
2次元フラットパネルイメージセンサは、アモルファスシリコンを用いて形成されたフォトダイオードを含む複数の画素によって構成される。この構成による2次元フラットパネルイメージセンサにおいてフレームレートを速くすると、フォトダイオードに蓄積された電荷が、所定の転送時間内ですべて転送されず、次のフレームのデータに重畳するという問題を有している(以下、「遅延効果による課題」という)。 A two-dimensional flat panel image sensor includes a plurality of pixels including photodiodes formed using amorphous silicon. When the frame rate is increased in the two-dimensional flat panel image sensor having this configuration, the charge accumulated in the photodiode is not completely transferred within a predetermined transfer time and is superimposed on the data of the next frame. (Hereinafter referred to as “problem caused by delay effect”).
パッシブピクセル型の構成において、各行を順次走査するローリングシャッタ方式が採用される場合、フォトダイオードからの信号が1行分同時に信号接続部へ転送される「保持期間」と、それらの保持された信号が数列分走査して読み出される「読出期間」とが交互に繰り返されるが、フレームレートを速くするために「保持期間」を短くすると、遅延効果が顕著となり、イメージラグが顕著となる。 In a passive pixel type configuration, when a rolling shutter system that sequentially scans each row is adopted, a “holding period” in which signals from photodiodes are simultaneously transferred to the signal connection portion for one row, and those held signals However, if the “holding period” is shortened in order to increase the frame rate, the delay effect becomes noticeable and the image lag becomes noticeable.
なお、特許文献1では、垂直転送期間に起因する画像読出時間の遅延を抑制するために、各行に第1の保持部(保持回路)と第2の保持部(保持回路)とを互いに並列に設けた回路が開示されている。また、特許文献2では、積分回路の後段に2つのサンプルホールド回路(保持回路)を互いに並列に設けた回路が開示されている。しかし、保持回路を並列に設けた場合は、或る行のデータと他の行のデータとは、異なる保持回路を経由して出力されるが、それぞれの保持回路は出力特性にばらつきを有している。従って、同じ大きさを有するデータであっても、経由する保持回路によりばらつきを生じる。
In
そこで、本発明は、出力特性のばらつきを抑えつつ、遅延効果による課題を解決することができる固体撮像装置、および固体撮像装置の駆動方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a solid-state imaging device and a driving method of the solid-state imaging device that can solve the problem due to the delay effect while suppressing variations in output characteristics.
本発明に係る固体撮像装置は、フォトダイオードを各々含むM×N個(M及びNは2以上の整数)の画素がM行N列に2次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたN本の読出用配線と、N本の読出用配線にそれぞれ接続され、当該読出用配線を経て入力された電荷の量に応じた電圧値を出力するN個の積分回路、積分回路に直列に接続され、積分回路から出力された電圧値を保持する第1の保持回路、第1の保持回路に転送用スイッチを介して直列に接続され、第1の保持回路から出力された電圧値を保持する第2の保持回路、及び第2の保持回路に接続され、第2の保持回路に保持された電圧値を出力させる出力用スイッチを有する信号接続部と、各画素の読出用スイッチ及び転送用スイッチの開閉動作を制御するとともに、出力用スイッチにより第2の保持回路における電圧値の出力動作を制御して、各画素のフォトダイオードで発生した電荷の量に応じた電圧値を第2の保持回路から順次に出力させる制御部と、を備え、制御部は、M行のうち或る行を構成する各画素の読出用スイッチを接続状態とすることによって、当該行において発生した電荷を積分回路に入力させ、積分回路から出力された電圧値を第1の保持回路に保持させたのち、転送用スイッチを接続状態にして該電圧値を第2の保持回路に転送し、その後、該電圧値を複数の第2の保持回路から順次に出力させる動作と、M行のうち他の行を構成する各画素の読出用スイッチを接続状態とすることによって、当該行において発生した電荷を積分回路に入力させる動作とを並行して行い、m行N列における画素で発生した電荷が積分された電圧値を保持している第2の保持回路から該電圧値を出力させる期間を、(m+1)行における各画素で発生した電荷が入力された積分回路から出力された電圧値を第1の保持回路に保持させる期間の少なくとも一部と重複させ、フォトダイオードは、アモルファスシリコンを含んで構成され、同一列に配列されているM個のフォトダイオードの電荷情報は、それぞれの列に対応する読出用配線に接続された共通の積分回路、第1の保持回路及び第2の保持回路を経由して出力されることを特徴とする固体撮像装置。 The solid-state imaging device according to the present invention includes a light receiving unit in which M × N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns, and for each column. N readout wirings that are arranged and connected to the photodiodes included in the pixels of the corresponding column via readout switches, and are connected to the N readout wirings, and input via the readout wirings. N number of integrating circuits that output a voltage value corresponding to the amount of the generated charge, a first holding circuit that is connected in series to the integrating circuit and holds the voltage value output from the integrating circuit, and a first holding circuit Connected in series via the transfer switch, connected to the second holding circuit that holds the voltage value output from the first holding circuit, and to the second holding circuit, and held in the second holding circuit A signal connection having an output switch for outputting a voltage value; The open / close operation of the readout switch and transfer switch of each pixel is controlled, and the output operation of the voltage value in the second holding circuit is controlled by the output switch, so that the amount of charge generated in the photodiode of each pixel is controlled. A control unit that sequentially outputs the corresponding voltage value from the second holding circuit, and the control unit sets a readout switch of each pixel constituting a certain row among the M rows to be in a connected state, The charge generated in the row is input to the integration circuit, the voltage value output from the integration circuit is held in the first holding circuit, the transfer switch is connected, and the voltage value is set in the second holding circuit. And then sequentially outputting the voltage values from the plurality of second holding circuits, and setting the readout switches of the pixels constituting the other rows of the M rows to the connected state, On the line There line in parallel and the operation of inputting the charge to the integrating circuit generated you are, the second the voltage value from the holding circuit of the electric charges generated in pixels in m rows and N columns holds a voltage value integrated The output period is overlapped with at least a part of the period in which the first holding circuit holds the voltage value output from the integration circuit to which the charge generated in each pixel in the (m + 1) row is input . The charge information of the M photodiodes configured to include amorphous silicon and arranged in the same column is obtained by using a common integration circuit, a first holding circuit, and a first holding circuit connected to the readout wiring corresponding to each column. A solid-state imaging device, wherein the solid-state imaging device is output via a holding circuit.
本発明に係る固体撮像装置においては、第1の保持回路と第2の保持回路とを直列に接続している。これにより、M行のうちの或る行の電荷と他の行の電荷とは、同じ回路を経由して出力される。従って、出力特性のばらつきを抑えることができる。 In the solid-state imaging device according to the present invention, the first holding circuit and the second holding circuit are connected in series. As a result, the charges in one row of the M rows and the charges in the other rows are output via the same circuit. Therefore, variations in output characteristics can be suppressed.
さらに、M行のうちの或る行のフォトダイオードにおいて発生した電荷を積分した電圧値を第2の保持回路から順次に出力させる動作と、M行のうち他の行を構成するフォトダイオードにおいて発生した電荷を積分回路に入力させる動作とを並行して行う。この2つの動作を並行して行うことにより、フォトダイオードから積分回路への電荷の入力と保持回路からの電圧値の出力とを交互に行う従来の固体撮像装置と比較して、フォトダイオードから積分回路への電荷の入力をより長時間行うことができ、フォトダイオードに残留する電荷を減少させることが可能となる。従って、遅延効果による課題を解決することができる。 Further, an operation of sequentially outputting a voltage value obtained by integrating charges generated in a photodiode in a certain row among the M rows from the second holding circuit, and generation in a photodiode constituting another row in the M rows. The operation of inputting the generated charges to the integrating circuit is performed in parallel. By performing these two operations in parallel, it is possible to integrate from the photodiode as compared with a conventional solid-state imaging device that alternately performs charge input from the photodiode to the integration circuit and voltage value output from the holding circuit. The charge can be input to the circuit for a longer time, and the charge remaining in the photodiode can be reduced. Therefore, the problem due to the delay effect can be solved.
また、本発明に係る固体撮像装置の駆動方法は、フォトダイオードを各々含むM×N個(M及びNは2以上の整数)の画素がM行N列に2次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたN本の読出用配線と、読出用配線を経て入力された電荷の量に応じた電圧値を出力するN個の積分回路とを備え、フォトダイオードが、アモルファスシリコンを含んで構成される、固体撮像装置の駆動方法であって、M行のうち或る行を構成する各画素の読出用スイッチを接続状態にすることによって、当該行において発生した電荷を積分回路に入力させる第1のステップと、積分回路から出力された電圧値を第1の保持回路に保持させたのち、第1の保持回路に接続された第2の保持回路に該電圧値を転送する第2のステップと、第2の保持回路に保持された電圧値を複数の第2の保持回路から順次に出力させる動作と、M行のうち他の行を構成する各画素の読出用スイッチを接続状態とすることによって、当該行において発生した電荷を積分回路に入力させる動作とを並行して行う第3のステップと、を有し、同一列に配列されているM個のフォトダイオードの電荷情報は、それぞれの列に対応する読出用配線に接続された共通の積分回路、第1の保持回路及び第2の保持回路を経由して出力され、第3のステップにおいて、m行N列における画素で発生した電荷が積分された電圧値を保持している第2の保持回路から該電圧値を出力させる期間は、第2のステップにおいて、(m+1)行における各画素で発生した電荷が入力された積分回路から出力された電圧値を第1の保持回路に保持させる期間の少なくとも一部と重複していることを特徴とする。
Further, the solid-state imaging device driving method according to the present invention includes a light receiving unit in which M × N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns. Depending on the amount of charge input through the readout wiring and N readout wirings arranged for each column and connected to the photodiodes included in the pixels of the corresponding column via the readout switch A solid-state imaging device driving method in which each of the pixels constituting a certain row of M rows is provided with an N integration circuit that outputs a voltage value and a photodiode including amorphous silicon. The reading switch is connected to the first holding circuit, and the first holding circuit holds the voltage value output from the integrating circuit. Connected to first holding circuit A second step of transferring the voltage value to the second holding circuit, the operation of sequentially output from the second second holding circuit holding voltage value of the plurality of holding circuit, the M rows A third step of performing in parallel the operation of inputting the charge generated in the row to the integration circuit by setting the readout switch of each pixel constituting the other row to a connected state, The charge information of the M photodiodes arranged in the same column passes through the common integration circuit, the first holding circuit, and the second holding circuit connected to the readout wiring corresponding to each column. The period during which the voltage value is output from the second holding circuit holding the voltage value obtained by integrating the charges generated in the pixels in the m rows and N columns in the third step is output in the second step. , Each pixel in (m + 1) rows The voltage value output from the integrating circuit to which the electric charge generated in
本発明に係る固体撮像装置の駆動方法では、第1の保持回路に保持された電圧値を第2の保持回路に転送したのち、この電圧値を第2の保持回路から順次に出力させている。これにより、M行のうちの或る行の電荷に対応する電圧値と他の行の電荷に対応する電圧値とは、同じ回路を経由して出力される。従って、出力特性のばらつきを抑えることができる。 In the driving method of the solid-state imaging device according to the present invention, after the voltage value held in the first holding circuit is transferred to the second holding circuit, the voltage value is sequentially output from the second holding circuit. . Thereby, the voltage value corresponding to the charge of a certain row of the M rows and the voltage value corresponding to the charge of the other row are output via the same circuit. Therefore, variations in output characteristics can be suppressed.
さらに、M行のうちの或る行のフォトダイオードにおいて発生した電荷を積分した電圧値を第2の保持回路から順次に出力させる動作と、M行のうち他の行を構成するフォトダイオードにおいて発生した電荷を積分回路に入力させる動作とを並行して行う。この2つの動作を並行して行うことによりフォトダイオードから積分回路への電荷の入力と保持回路からの電圧値の出力とを交互に行う従来の駆動方法と比較して、フォトダイオードから積分回路への電荷の入力をより長時間行うことができ、フォトダイオードに残留する電荷を減少させることが可能となる。従って、遅延効果による課題を解決することができる。 Further, an operation of sequentially outputting a voltage value obtained by integrating charges generated in a photodiode in a certain row among the M rows from the second holding circuit, and generation in a photodiode constituting another row in the M rows. The operation of inputting the generated charges to the integrating circuit is performed in parallel. By performing these two operations in parallel, compared to a conventional driving method in which charge input from the photodiode to the integration circuit and output of the voltage value from the holding circuit are alternately performed, the photodiode to the integration circuit. Can be input for a longer time, and the charge remaining in the photodiode can be reduced. Therefore, the problem due to the delay effect can be solved.
本発明による固体撮像装置及び固体撮像装置の駆動方法によれば、出力特性のばらつきを抑えつつ、遅延効果による課題を解決することができる。 According to the solid-state imaging device and the driving method of the solid-state imaging device according to the present invention, it is possible to solve the problem due to the delay effect while suppressing variations in output characteristics.
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。 The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
本実施形態に係る固体撮像装置は、例えば医療用X線撮像システムに用いられ、特に歯科医療におけるパノラマ撮影、セファロ撮影、CT撮影といった撮像モードによって、被検者の顎部のX線像を撮像するシステムに用いられる。このため、本実施形態の固体撮像装置は大面積のガラス基板上に多結晶シリコンが堆積されて成る薄膜トランジスタを備えており、単結晶シリコンウェハから作製された従来の固体撮像装置と比較して、格段に広い受光面積を有する。図1〜図3は、本実施形態における固体撮像装置1の構成を示す図である。図1は固体撮像装置1を示す平面図であり、図2は固体撮像装置1の一部を拡大した平面図である。さらに、図3は、図2のI−I線における側断面図である。なお、図1〜図3には、理解を容易にするためXYZ直交座標系を併せて示している。
The solid-state imaging device according to the present embodiment is used in, for example, a medical X-ray imaging system, and captures an X-ray image of a subject's jaw by an imaging mode such as panoramic imaging, cephalometric imaging, and CT imaging particularly in dentistry. Used in systems that For this reason, the solid-state imaging device of this embodiment includes a thin film transistor in which polycrystalline silicon is deposited on a large-area glass substrate, and compared with a conventional solid-state imaging device manufactured from a single crystal silicon wafer, It has a remarkably wide light receiving area. 1-3 is a figure which shows the structure of the solid-
図1に示すように、固体撮像装置1は、ガラス基板7の主面に作り込まれた受光部10、信号接続部20、および走査シフトレジスタ40を備えている。なお、受光部10、信号接続部20、および走査シフトレジスタ40は、それぞれ別個のガラス基板7上に形成されていても良い。
As shown in FIG. 1, the solid-
図2に示すように、受光部10は、M×N個の画素PがM行N列に2次元配列されることにより構成されている。画素Pm,nは第m行第n列に位置する。ここで、mは1以上M以下の各整数であり、nは1以上N以下の各整数である。なお、図2において、列方向はX軸方向と一致し、行方向はY軸方向と一致する。M,Nそれぞれは2以上の整数である。画素Pは、フォトダイオードPD、読出用スイッチSW1を備えている。読出用スイッチSW1には、第m行選択用配線LV,mが接続されている。フォトダイオードPDは読出用スイッチSW1を介して第n列読出用配線LO,nに接続されている。
As shown in FIG. 2, the
また、図3に示すように、フォトダイオードPD、読出用スイッチSW1、および第n列読出用配線LO,nは、ガラス基板7上に設けられたシリコン膜3の表面に形成されている。さらに、フォトダイオードPD、読出用スイッチSW1、第n列読出用配線LO,nの上には絶縁層5を介してシンチレータ4が設けられている。フォトダイオードPDは、例えば、アモルファスシリコンを含んで構成されている。本実施形態のフォトダイオードPDは、多結晶シリコンからなるn型半導体層21と、n型半導体層21上に設けられたアモルファスシリコンからなるi型半導体層22と、i型半導体層22上に設けられたアモルファスシリコンからなるp型半導体層23とを有する。読出用スイッチSW1は、多結晶シリコンにより形成された電界効果型トランジスタ(FieldEffectTransistor、以下「FET」という)であり、チャネル領域11と、チャネル領域11の一方の側面に配置されたソース領域12と、チャネル領域11の他方の側面に配置されたドレイン領域13と、チャネル領域11上に形成されたゲート絶縁膜14及びゲート電極15とを有する。第n列読出用配線LO,nは、金属により形成されている。シンチレータ4は、入射したX線に応じてシンチレーション光を発生してX線像を光像へと変換し、この光像を受光部10へ出力する。
Further, as shown in FIG. 3, the photodiode PD, the readout switch SW 1 , and the n-th column readout wiring L O, n are formed on the surface of the
読出用スイッチSW1を構成する多結晶シリコンは、低温多結晶シリコンであると尚よい。低温多結晶シリコンは100〜600℃のプロセス温度で形成される多結晶シリコンである。100〜600℃のプロセス温度の範囲は、無アルカリガラスを基板として使える温度範囲であることから、ガラス基板上に大面積の固体撮像装置1を製造することが可能となる。無アルカリガラスは例えば0.3〜1.2mmの厚さを有する板状ガラスであり、いわゆるサブストレート用ガラスとして用いられるものである。この無アルカリガラスは、アルカリ分を殆ど含まず、低膨張率、高耐熱性を有し、安定した特性を有している。また、低温多結晶シリコン系デバイスの移動度は10〜600cm2/Vsであり、アモルファスシリコンの移動度(0.3〜1.0cm2/Vs)よりも大きくすることができる。すなわち、ON抵抗を低くすることが可能である。
Polycrystalline silicon constituting the readout switch SW 1 is still good if is the low-temperature poly silicon. Low temperature polycrystalline silicon is polycrystalline silicon formed at a process temperature of 100-600 ° C. Since the range of the process temperature of 100 to 600 ° C. is a temperature range in which non-alkali glass can be used as a substrate, it is possible to manufacture the solid-
図3に示すような画素Pは、例えば、次のような工程により製造される。まず、ガラス基板7上にアモルファスシリコンを製膜する。製膜方法としては、例えばプラズマCVDが好適である。次に、エキシマレーザアニールによりレーザビームをアモルファスシリコン膜に順次照射してアモルファスシリコン膜の全面を多結晶シリコン化する。こうして、シリコン膜3が形成される。続いて、この多結晶シリコン層の一部の領域上に、ゲート絶縁膜14としてのSiO2膜を形成したのち、その上にゲート電極を形成する。続いて、ソース領域12およびドレイン領域13となるべき領域にイオン注入工程を実施する。その後、多結晶シリコン層のパターニングを実施し、露光およびエッチングを繰り返し実施して、電極およびコンタクトホール等を形成する。また、画素Pとなるべき領域におけるシリコン膜3にイオンを注入してn型としたのち、その上に、i型およびp型のアモルファスシリコン層(すなわちi型半導体層22及びp型半導体層23)を順に積層してPIN型フォトダイオードPDを形成し、その後に、絶縁層5となるパシベーション膜を形成する。
The pixel P as shown in FIG. 3 is manufactured by, for example, the following process. First, amorphous silicon is formed on the
図1に示す信号接続部20は、受光部10の各画素Pから出力された電荷の量に応じた電圧値を保持し、その保持した電圧値を順次に出力する。走査シフトレジスタ40は、各画素Pに蓄積された電荷が行毎に信号接続部20へ順次出力されるように各画素Pを制御する。
The
続いて、第1の実施形態に係る固体撮像装置1の詳細な構成について説明する。図4は、固体撮像装置1の内部構成を示す図である。受光部10は、M×N個の画素P1,1〜PM,NがM行N列に2次元配列されて成る。画素Pm,nは第m行第n列に位置する。第m行のN個の画素Pm,1〜Pm,Nそれぞれは、第m行選択用配線LV,mにより走査シフトレジスタ40と接続されている。なお、図4において、走査シフトレジスタ40は制御部6に含まれている。第n列のM個の画素P1,n〜PM,nそれぞれの出力端は、第n列読出用配線LO,nにより、信号接続部20の積分回路Snと接続されている。
Subsequently, a detailed configuration of the solid-
信号接続部20は、N個の積分回路S1〜SN、N個の出力電圧保持部HO、1〜HO、N、およびN個のキャンセル電圧保持部HC、1〜HC、Nを含む。積分回路Snは共通の構成を有している。出力電圧保持部HO、nは第1の保持回路HO1、nおよび第2の保持回路HO2、nを備えている。出力電圧保持部HO、nにおける第1の保持回路HO1、nと第2の保持回路HO2、nとは互いに直列に接続される。また、キャンセル電圧保持部HC、nは第1の保持回路HC1、nおよび第2の保持回路HC2、nを備えている。キャンセル電圧保持部HC,nにおける第1の保持回路HC1,nと第2の保持回路HC2,nとは互いに直列に接続される。各保持回路は共通の構成を有している。
The
積分回路Snは、第n列読出用配線LO,nと接続された入力端を有し、この入力端に入力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端から出力電圧保持部HO、nおよびキャンセル電圧保持部HC、nへ出力する。N個の積分回路S1〜SNそれぞれは、リセット用配線LRにより制御部6と接続されている。
Integrating circuit S n is the n-th column readout wiring L O, having an input terminal connected to the n, and accumulates charges input to this input terminal, an output voltage value according to the accumulated charge amount The output is output from the end to the output voltage holding unit HO, n and the cancel voltage holding unit HC , n . The
出力電圧保持部HO、nの第1の保持回路HO1、nは、積分回路Snの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から出力電圧保持部HO、nの第2の保持回路HO2、nへ出力する。第2の保持回路HO2、nは、第1の保持回路HO1、nの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から第1電圧出力用配線Lout1へ出力する。 Output voltage holding section H O, the first holding circuit H O1 of n, n has an input terminal connected to the output terminal of the integrating circuit S n, holds a voltage value input to this input terminal, The held voltage value is output from the output terminal to the second holding circuit H O2, n of the output voltage holding unit H O, n . The second holding circuit H O2, n has an input terminal connected to the output terminal of the first holding circuit H O1, n , holds a voltage value input to the input terminal, and holds the held voltage The value is output from the output terminal to the first voltage output wiring L out1 .
キャンセル電圧保持部HC、nの第1の保持回路HC1、nは、積分回路Snの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端からキャンセル電圧保持部HC、nの第2の保持回路HC2、nへ出力する。第2の保持回路HC2、nは、第1の保持回路HC1、nの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から第2電圧出力用配線Lout2へ出力する。 Cancel voltage holding section H C, the first holding circuit H C1, n of the n has an input terminal connected to the output terminal of the integrating circuit S n, holds a voltage value input to this input terminal, The held voltage value is output from the output terminal to the second holding circuit HC2, n of the cancel voltage holding unit HC , n . The second holding circuit HC2, n has an input terminal connected to the output terminal of the first holding circuit HC1, n , holds a voltage value input to the input terminal, and holds the held voltage. The value is output from the output terminal to the second voltage output wiring L out2 .
出力電圧保持部HO、nの第1の保持回路HO1、nは、保持制御用配線LH1により制御部6と接続されており、キャンセル電圧保持部HC、nの第1の保持回路HC1、nは、保持制御用配線LH2により制御部6と接続されている。さらに、出力電圧保持部HO、nの第1の保持回路HO1、nと、キャンセル電圧保持部HC、nの第1の保持回路HC1、nとは、転送制御用配線LTにより制御部6と接続されている。また、出力電圧保持部HO、nの第2の保持回路HO2、nおよびキャンセル電圧保持部HC、nの第2の保持回路HC2、nは、第n列選択用配線LS,nにより制御部6の読出シフトレジスタ41と接続されている。
The first holding circuit H O1, n of the output voltage holding unit H O, n is connected to the
差動回路Dは、第1電圧出力用配線Lout1と接続される第1の入力端、および第2電圧出力用配線Lout2と接続される第2の入力端を有し、各入力端に入力された電圧値の差を、出力端から出力する。 The differential circuit D has a first input terminal connected to the first voltage output wiring L out1 and a second input terminal connected to the second voltage output wiring L out2. The difference between the input voltage values is output from the output terminal.
制御部6の走査シフトレジスタ40は、第m行選択制御信号Vsel(m)を第m行選択用配線LV,mへ出力して、この第m行選択制御信号Vsel(m)を第m行のN個の画素Pm,1〜Pm,Nそれぞれに与える。M個の行選択制御信号Vsel(1)〜Vsel(M)は順次に有意値とされる。また、制御部6の読出シフトレジスタ41は、第n列選択制御信号Hshift(n)を第n列選択用配線LS,nへ出力して、この第n列選択制御信号Hshift(n)を第2の保持回路HO2,n、HC2,nに与える。N個の列選択制御信号Hshift(1)〜Hshift(N)も順次に有意値とされる。
また、制御部6は、リセット制御信号Resetをリセット用配線LRへ出力して、このリセット制御信号ResetをN個の積分回路S1〜SNそれぞれに与える。制御部6は、保持制御信号Hold1を保持制御用配線LH1へ出力して、この保持制御信号Hold1を第1の保持回路HO1、1〜HO1、Nそれぞれに与える。制御部6は、保持制御信号Hold2を保持制御用配線LH2へ出力して、この保持制御信号Hold2を第2の保持回路HC1、1〜HC1、Nそれぞれに与える。さらに、制御部6は、転送制御信号Transを転送制御用配線LTへ出力して、この転送制御信号Transを、出力電圧保持部HO,nの第1の保持回路HO1、1〜HO1、Nおよびキャンセル電圧保持部HC,nの第1の保持回路HC1、1〜HC1、Nそれぞれに与える。
The
図5は、固体撮像装置1の画素Pm,n、積分回路Sn、出力電圧保持部HO,nにおける第1の保持回路HO1、nと第2の保持回路HO2、nおよびキャンセル電圧保持部HC,nにおける第1の保持回路HC1、nと第2の保持回路HC2、nのそれぞれの回路図である。ここでは、M×N個の画素P1,1〜PM,Nを代表して画素Pm,nの回路図を示し、N個の積分回路S1〜SNを代表して積分回路Snの回路図を示し、N個の出力電圧保持部HO,1〜HO,Nを代表して出力電圧保持部HO,nの回路図を示し、N個のキャンセル電圧保持部HC,1〜HC,Nを代表してキャンセル電圧保持部HC,nの回路図を示す。すなわち、第m行第n列の画素Pm,nおよび第n列読出用配線LO,nに関連する回路部分を示す。
FIG. 5 shows the pixel P m, n , the integration circuit S n , the first holding circuit H O1, n and the second holding circuit H O2, n in the output voltage holding unit H O , n and the cancel of the solid-
画素Pm,nは、フォトダイオードPDおよび読出用スイッチSW1を含む。フォトダイオードPDのアノード端子は接地され、フォトダイオードPDのカソード端子は読出用スイッチSW1を介して第n列読出用配線LO,nと接続されている。フォトダイオードPDは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。読出用スイッチSW1は、制御部6から第m行選択用配線LV,mを通った第m行選択制御信号Vsel(m)が与えられる。第m行選択制御信号Vsel(m)は、受光部10における第m行のN個の画素Pm,1〜Pm,Nそれぞれの読出用スイッチSW1の開閉動作を指示するものである。
Pixel P m, n includes a switch SW 1 for the photodiode PD and a readout. The anode terminal of the photodiode PD is grounded, the cathode terminal of the photodiode PD is connected to the n-th column readout wiring L O via the readout switch SW 1, and n. The photodiode PD generates an amount of charge corresponding to the incident light intensity, and accumulates the generated charge in the junction capacitor. Readout switch SW 1 is the m row selecting wiring L V, m-th row selection control signal Vsel passed through the m (m) is given from the
この画素Pm,nでは、第m行選択制御信号Vsel(m)がローレベルであるときに、読出用スイッチSW1が開いて、フォトダイオードPDで発生した電荷は、第n列読出用配線LO,nへ出力されることなく、接合容量部に蓄積される。一方、第m行選択制御信号Vsel(m)がハイレベルであるときに、読出用スイッチSW1が閉じて、それまでフォトダイオードPDで発生して接合容量部に蓄積されていた電荷は、読出用スイッチSW1を経て、第n列読出用配線LO,nへ出力される。 In this pixel P m, n , when the m-th row selection control signal Vsel (m) is at a low level, the readout switch SW 1 is opened, and the charge generated in the photodiode PD is the n-th column readout wiring. Without being output to L O, n , it is accumulated in the junction capacitor. On the other hand, when the m-th row selecting control signal Vsel (m) is at high level, closes the readout switch SW 1, the charges accumulated in the junction capacitance portion is generated in the photodiode PD until it is read The signal is output to the nth column readout wiring L O, n via the switch SW 1 .
第n列読出用配線LO,nは、受光部10における第n列のM個の画素P1,n〜PM,nそれぞれの読出用スイッチSW1と接続されている。第n列読出用配線LO,nは、M個の画素P1,n〜PM,nのうちの何れかの画素のフォトダイオードPDで発生した電荷を、該画素の読出用スイッチSW1を介して読み出して、積分回路Snへ転送する。
The n-th column readout wiring L O, n is connected to the readout switch SW 1 of each of the M pixels P 1, n to P M, n in the n-th column in the
積分回路Snは、アンプA2,帰還容量部である積分用容量素子C21、およびスイッチSW21(放電用スイッチ)を含む。積分用容量素子C21および放電用スイッチSW21は、互いに並列的に接続されて、アンプA2の入力端子と出力端子との間に設けられている。アンプA2の入力端子は、第n列読出用配線LO,nと接続されている。 The integrating circuit Sn includes an amplifier A 2 , an integrating capacitive element C 21 that is a feedback capacitance unit, and a switch SW 21 (discharge switch). Integrating capacitive element C 21 and the discharge switch SW 21 is connected in parallel to each other, and provided between an input terminal of the amplifier A 2 and the output terminal. The input terminal of the amplifier A 2 is connected to the n-th column readout wiring L O, n.
放電用スイッチSW21には、制御部6からリセット用配線LRを経たリセット制御信号Resetが与えられる。リセット制御信号Resetは、N個の積分回路S1〜SNそれぞれの放電用スイッチSW21の開閉動作を指示するものである。
The discharge switch SW 21, the reset control signal Reset passing through the resetting wiring L R given from the
この積分回路Snでは、リセット制御信号Resetがハイレベルであるときに、放電用スイッチSW21が閉じて、帰還容量部(積分用容量素子C21)が放電され、積分回路Snから出力される電圧値が初期化される。一方、リセット制御信号Resetがローレベルであるときに、放電用スイッチSW21が開いて、入力端に入力された電荷が帰還容量部(積分用容量素子C21)に蓄積され、その蓄積電荷量に応じた電圧値が積分回路Snから出力される。 In this integrating circuit S n, when the reset control signal Reset is at high level, it closes the discharge switch SW 21, the feedback capacitance section (the integrating capacitive element C 21) is discharged, is output from the integrating circuit S n The voltage value is initialized. On the other hand, when the reset control signal Reset is at a low level, the discharge switch SW 21 is opened, and the charge input to the input terminal is accumulated in the feedback capacitor section (integration capacitor element C 21 ). voltage value corresponding to the is output from the integrating circuit S n.
出力電圧保持部HO、nにおける第1の保持回路HO1、nは、入力用スイッチSW31、転送用スイッチSW32、電圧フォロワA3および保持用容量素子C3aを含む。保持用容量素子C3aの一端は接地されている。保持用容量素子C3aの他端は、入力用スイッチSW31を介して積分回路Snの出力端と接続され、電圧フォロワA3および転送用スイッチSW32を介して出力電圧保持部HO、nにおける第2の保持回路HO2、nと接続されている。入力用スイッチSW31には、制御部6から保持制御用配線LH1を通った保持制御信号Hold1が与えられる。保持制御信号Hold1は、出力電圧保持部HO、nにおける第1の保持回路HO1、nの入力用スイッチSW31の開閉動作を指示するものである。転送用スイッチSW32には、制御部6から転送制御用配線LTを通った転送制御信号Transが与えられる。転送制御信号Transは、出力電圧保持部HO、nにおける第1の保持回路HO1、nの転送用スイッチSW32の開閉動作を指示するものである。
The first holding circuit H O1 , n in the output voltage holding unit H O, n includes an input switch SW 31 , a transfer switch SW 32 , a voltage follower A 3, and a holding capacitive element C 3a . One end of the holding capacitive element C 3a is grounded. The other end of the holding capacitive element C 3a is connected to the output terminal of the integrating circuit S n via the input switch SW 31, the voltage follower A 3 and through a transfer switch SW 32 Output voltage holding section H O, n is connected to the second holding circuit HO2, n . The input switch SW 31 is supplied with a holding control signal Hold 1 from the
この第1の保持回路HO1、nでは、保持制御信号Hold1がハイレベルからローレベルに転じると、入力用スイッチSW31が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値が保持用容量素子C3aに保持される。また、転送制御信号Transがハイレベルであるときに、転送用スイッチSW32が閉じて、保持用容量素子C3aに保持されている電圧値が出力電圧保持部HO、nにおける第2の保持回路HO2、nへ出力される。 In the first holding circuit H O1, n, when the holding control signal Hold1 switches from high level to low level, the input switch SW 31 switches from a closed state to an open state, being input to the input terminal at that time The held voltage value is held in the holding capacitive element C3a . When the transfer control signal Trans is at the high level, the transfer switch SW 32 is closed, and the voltage value held in the holding capacitor element C 3a is the second holding value in the output voltage holding unit H O, n . It is output to the circuit H O2, n .
出力電圧保持部HO、nにおける第2の保持回路HO2、nは、出力用スイッチSW33および保持用容量素子C3bを含む。保持用容量素子C3bの一端は接地されている。保持用容量素子C3bの他端は、第1の保持回路HO1、nの出力端に接続され、出力用スイッチSW33を介して第1電圧出力用配線Lout1に接続されている。 The second holding circuit H O2 , n in the output voltage holding unit H O, n includes an output switch SW 33 and a holding capacitive element C 3b . One end of the holding capacitive element C 3b is grounded. The other end of the holding capacitive element C 3b is connected to the output terminal of the first holding circuit HO1, n , and is connected to the first voltage output wiring L out1 through the output switch SW 33 .
出力用スイッチSW33には、制御部6から第n列選択用配線LS,nを通った第n列選択制御信号Hshift(n)が与えられる。第n列選択制御信号Hshift(n)は、出力電圧保持部HO,nにおける第2の保持回路HO2、nの出力用スイッチSW33の開閉動作を指示するものである。
The output switch SW 33 is supplied with the n-th column selection control signal Hshift (n) from the
この第2の保持回路HO2、nでは、第n列選択制御信号Hshift(n)がハイレベルであるときに、出力用スイッチSW33が閉じて、保持用容量素子C3bに保持されている電圧値が第1電圧出力用配線Lout1へ出力される。 In the second holding circuit H O2, n , when the n-th column selection control signal Hshift (n) is at a high level, the output switch SW 33 is closed and held in the holding capacitor element C 3b . The voltage value is output to the first voltage output wiring L out1 .
キャンセル電圧保持部HC、nにおける第1の保持回路HC1、nは、入力用スイッチSW41、転送用スイッチSW42、電圧フォロワA4および保持用容量素子C4aを含む。保持用容量素子C4aの一端は接地されている。保持用容量素子C4aの他端は、入力用スイッチSW41を介して積分回路Snの出力端と接続され、電圧フォロワA4および転送用スイッチSW42を介してキャンセル電圧保持部HC、nにおける第2の保持回路HC2、nと接続されている。入力用スイッチSW41には、制御部6から保持制御用配線LH2を通った保持制御信号Hold2が与えられる。保持制御信号Hold2は、キャンセル電圧保持部HC、nにおける第1の保持回路HC1、nの入力用スイッチSW41の開閉動作を指示するものである。転送用スイッチSW42には、制御部6から転送制御用配線LTを通った転送制御信号Transが与えられる。転送制御信号Transは、キャンセル電圧保持部HC、nにおける第1の保持回路HC1、nの転送用スイッチSW42の開閉動作を指示するものである。
Cancel voltage holding section H C, the first holding circuit H C1 in n, n is input switch SW 41, the transfer switch SW 42, a voltage follower A 4 and holding capacitive element C 4a. One end of the holding capacitive element C 4a is grounded. The other end of the holding capacitive element C 4a via the input switch SW 41 is connected to the output terminal of the integrating circuit S n, cancel voltage holding section H C via a voltage follower A 4 and the transfer switches SW 42, n is connected to the second holding circuit HC2, n . The input switch SW 41 is supplied with the holding control signal Hold 2 from the
この第1の保持回路HC1、nでは、保持制御信号Hold2がハイレベルからローレベルに転じると、入力用スイッチSW41が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値が保持用容量素子C4aに保持される。また、転送制御信号Transがハイレベルであるときに、転送用スイッチSW42が閉じて、保持用容量素子C4aに保持されている電圧値がキャンセル電圧保持部HC、nにおける第2の保持回路HC2、nへ出力される。 In the first holding circuit H C1, n, when the holding control signal Hold2 switches from high level to low level, the input switch SW 41 switches from a closed state to an open state, being input to the input terminal at that time The held voltage value is held in the holding capacitive element C4a . When the transfer control signal Trans is at a high level, the transfer switch SW 42 is closed, and the voltage value held in the holding capacitor element C 4a is the second hold in the cancel voltage holding unit HC , n . It is output to the circuit HC2, n .
キャンセル電圧保持部HC、nにおける第2の保持回路HC2、nは、出力用スイッチSW43および保持用容量素子C4bを含む。保持用容量素子C4bの一端は接地されている。キャンセル電圧保持用容量素子C4bの他端は、第1の保持回路HC1、nに接続され、出力用スイッチSW43を介して第2の電圧出力用配線Lout2に接続されている。 The second holding circuit H C2, n in canceling voltage holding section H C, n includes an output switch SW 43 and the holding capacitive element C 4b. One end of the holding capacitive element C 4b is grounded. The other end of the cancel voltage holding capacitive element C 4b is connected to the first holding circuit H C1, n, is connected to the second voltage output wiring L out2 through the output switch SW 43.
出力用スイッチSW43には、制御部6から第n列選択用配線LS,nを通った第n列選択制御信号Hshift(n)が与えられる。第n列選択制御信号Hshift(n)は、第2の保持回路HC2、nの出力用スイッチSW43の開閉動作を指示するものである。
The output switch SW 43 is supplied with the n-th column selection control signal Hshift (n) from the
この第2の保持回路HC2、nでは、第n列選択制御信号Hshift(n)がハイレベルであるときに、出力用スイッチSW43が閉じて、保持用容量素子C4bに保持されている電圧値が第2電圧出力用配線Lout2へ出力される。 In the second holding circuit HC2 , n , when the n-th column selection control signal Hshift (n) is at a high level, the output switch SW 43 is closed and held in the holding capacitive element C 4b . The voltage value is output to the second voltage output wiring L out2 .
差動回路Dは、アンプA5を含む。アンプA5の第1の入力端子は、第1電圧出力用配線Lout1と接続され、第2の入力端子は、第2電圧出力用配線Lout2と接続されている。このアンプA5は、入力端子に入力された2つの電圧値の差を示す電圧Voutを配線Loutへ出力する。 Differential circuit D includes an amplifier A 5. The first input terminal of the amplifier A 5 are connected to the first voltage output wiring L out1, a second input terminal is connected to the second voltage output wiring L out2. The amplifier A 5 represents, to output a voltage V out indicating the difference between two voltage values input to the input terminal to the wiring L out.
本実施形態に係る固体撮像装置1の動作は以下のとおりである。図6は、本実施形態に係る固体撮像装置1の動作を説明するタイミングチャートである。なお、以下では、固体撮像装置1の動作と共に、本実施形態による固体撮像装置の駆動方法について説明する。
The operation of the solid-
図6には、上から順に、(a)N個の積分回路S1〜SNそれぞれの放電用スイッチSW21の開閉動作を指示するリセット制御信号Reset、(b)N個のキャンセル電圧保持部HC、1〜HC、Nにおける第1の保持回路HC1、1〜HC1、Nの入力用スイッチSW41の開閉動作を指示する保持制御信号Hold2、(c)受光部10における第1行および第2行の画素P1,1〜P1,N,P2,1〜P2,NそれぞれのスイッチSW1の開閉動作を指示する第1行選択制御信号Vsel(1)および第2行選択制御信号Vsel(2)、(d)N個の出力電圧保持部HO、1〜HO、Nにおける第1の保持回路HO1、1〜HO1、Nそれぞれの入力用スイッチSW31の開閉動作を指示する保持制御信号Hold1、(e)N個の出力電圧保持部HO、1〜HO、Nにおける第1の保持回路HO1、1〜HO1、Nそれぞれの転送用スイッチSW32、およびN個のキャンセル電圧保持部HC、1〜HC、Nにおける第1の保持回路HC1、1〜HC1、Nそれぞれの転送用スイッチSW42の開閉動作を指示する転送制御信号Transが示されている。
Figure 6 illustrates, from the top, (a) N-number of the integrating
また、図6には、更に続いて順に、(f)出力電圧保持部HO、1における第2の保持回路HO2、1の出力用スイッチSW33およびキャンセル電圧保持部HC、1における第2の保持回路HC2、1の出力用スイッチSW43の開閉動作を指示する第1列選択制御信号Hshift(1)、(g)出力電圧保持部HO、2における第2の保持回路HO2、2の出力用スイッチSW33およびキャンセル電圧保持部HC、2における第2の保持回路HC2、2の出力用スイッチSW43の開閉動作を指示する第2列選択制御信号Hshift(2)、(h)出力電圧保持部HO、nにおける第2の保持回路HO2、nの出力用スイッチSW33およびキャンセル電圧保持部HC、nにおける第2の保持回路HC2、nの出力用スイッチSW43の開閉動作を指示する第n列選択制御信号Hshift(n)、(i)出力電圧保持部HO、Nにおける第2の保持回路HO2、Nの出力用スイッチSW33およびキャンセル電圧保持部HC、Nにおける第2の保持回路HC2、Nの出力用スイッチSW43の開閉動作を指示する第N列選択制御信号Hshift(N)、が示されている。 Further, in FIG. 6, further subsequently in order, first in (f) output voltage holding section H O, the second output switch SW 33 and the cancel voltage holding portion of the holding circuit H O2,1 in 1 H C, 1 first column selection control signal Hshift for instructing opening and closing operations of the output switch SW 43 of the second holding circuit H C2,1 (1), (g ) output voltage holding section H O, the second holding circuit in the 2 H O2 , second column selection control signal for instructing opening and closing operations of the second output switch SW 33 and the cancel voltage holding section H C, of the 2 second holding circuit H C2,2 output switch SW 43 Hshift (2), (h) an output voltage holding section H O, the second holding circuit H in n O2, n output switch SW 33 and the cancel voltage holding section H C of the second holding circuit H C2 in n, n for output N-th column selecting control signal Hshift for instructing opening and closing operations of the switch SW 43 (n), (i ) output voltage holding section H O, the second holding circuit H O2, N output switches SW 33 and the cancel voltage in the N holder H C, the N-th column selection control signal Hshift for instructing opening and closing operations of the second holding circuit H C2, N of the output switch SW 43 in the N (N), is the indicated.
第1行の画素P1,1〜P1,NのフォトダイオードPDで発生し接合容量部に蓄積された電荷の読出しは、以下のようにして行われる。時刻t10前には、M個の行選択制御信号Vsel(1)〜Vsel(M)、N個の列選択制御信号Hshift(1)〜Hshift(N)、リセット制御信号Reset、保持制御信号Hold1、保持制御信号Hold2、および転送制御信号Transのそれぞれは、ローレベルとされている。 Reading of the charges generated in the photodiodes PD of the pixels P 1,1 to P 1, N in the first row and accumulated in the junction capacitor is performed as follows. Before the time t 10, M row selecting control signals Vsel (1) ~Vsel (M) , N pieces of column selection control signal Hshift (1) ~Hshift (N) , the reset control signal Reset, the holding control signal Hold1 Each of the holding control signal Hold2 and the transfer control signal Trans is at a low level.
<第1の動作(第1のステップ)>
時刻t10から時刻t11までの期間、制御部6からリセット用配線LRに出力されるリセット制御信号Resetがハイレベルとなり、これにより、N個の積分回路S1〜SNそれぞれにおいて、放電用スイッチSW21が接続状態となって、積分用容量素子C21が放電される。放電後の積分回路S1〜SNの出力電圧は、それぞれの積分回路S1〜SNにおいてばらつきを有している。これをリセットノイズと呼ぶ。
<First operation (first step)>
Period from the time t 10 to the time t 11, the reset control signal Reset to be output to the reset wiring L R from the controlling
時刻t11より後の時刻t12から時刻t13までの期間、制御部6から保持制御用配線LH2に入力される保持制御信号Hold2がハイレベルとなり、これにより、キャンセル電圧保持部HC、1〜HC、Nにおける第1の保持回路HC1、1〜HC1、Nの入力用スイッチSW41が接続状態となる。積分用容量素子C21が放電された後の積分回路S1〜SNの出力電圧の大きさは、キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nによって保持される。なお、時刻t13ののち、キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nそれぞれの入力用スイッチSW41は非接続状態とされる。
During a period from time t 12 to time t 13 after time t 11, the holding control signal Hold 2 input from the
そして時刻t13より後の時刻t14から時刻t15までの期間、制御部6から第1行選択用配線LV,1に出力される第1行選択制御信号Vsel(1)がハイレベルとなり、受光部10における第1行のN個の画素P1,1〜P1,NそれぞれのスイッチSW1が接続状態となる。N個の画素P1,1〜P1,NそれぞれのフォトダイオードPDで発生し接合容量部に蓄積された電荷は、読出用スイッチSW1及び第n列読出用配線LO,1〜LO,Nを通って積分回路S1〜SNに出力され、積分用容量素子C21に蓄積される。積分回路S1〜SNからは、積分用容量素子C21に蓄積された電荷量に応じた大きさの電圧が出力される。なお、時刻t15ののち、第1行のN個の画素P1,1〜P1,Nそれぞれの読出用スイッチSW1は非接続状態とされる。
The period from the time t 14 after the time t 13 to the time t 15, the first row selecting control signal Vsel to be output to the first row selecting wiring from the
そして、時刻t15より後の時刻t16から時刻t17までの期間、制御部6から保持制御用配線LH1へ出力される保持制御信号Hold1がハイレベルとなり、これにより、出力電圧保持部HO、1〜HO、Nにおける第1の保持回路HO1、1〜HO1、Nそれぞれにおいて入力用スイッチSW31が接続状態となる。積分回路S1〜SNから出力された電圧の大きさは、出力電圧保持部HO、1〜HO、Nにおける第1の保持回路HO1、1〜HO1、Nによって保持される。
Then, during a period from time t 16 to time t 17 after time t 15 , the holding control signal Hold 1 output from the
ここまでの動作により、キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nには、放電後の積分回路S1〜SNから出力される電圧値が保持される。また、出力電圧保持部HO、1〜HO、Nの第1の保持回路HO1、1〜HO1、Nには、フォトダイオードPDで発生した電荷量に応じた大きさの電圧値が保持される。なお、第1の保持回路HO1、1〜HO1、Nに保持されている電圧値には、リセットノイズが含まれている。
<第2の動作(第2のステップ)>
The operation up to this point, the cancel voltage holding section H C, 1 to H C, in the first holding circuit H C1,1 to H C1, N of N, is output from the integrating
<Second operation (second step)>
そして、時刻t17より後の時刻t18から時刻t19までの期間、制御部6から転送制御用配線LTに出力される転送制御信号Transがハイレベルとなる。これにより、出力電圧保持部HO、1〜HO、Nの第1の保持回路HO1、1〜HO1、Nそれぞれにおいて転送用スイッチSW32が接続状態となる。出力電圧保持部HO、1〜HO、Nの第1の保持回路HO1、1〜HO1、Nから出力された電圧の大きさは、出力電圧保持部HO、1〜HO、Nの第2の保持回路HO2、1〜HO2、Nによって保持される。また、上記した保持動作と並行して、キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nそれぞれにおいて転送用スイッチSW42が接続状態となる。キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nから出力された電圧の大きさは、キャンセル電圧保持部HC、1〜HC、Nの第2の保持回路HC2、1〜HC2、Nによって保持される。
<第3の動作(第3のステップ)>
The period from the time t 18 after the time t 17 to time t 19, the transfer control signal Trans from the
<Third operation (third step)>
時刻t19より後の時刻t20から時刻t21までの期間、制御部6から列選択用配線LS,1〜LS,Nに出力される列選択制御信号Hshift(1)〜Hshift(N)が順次に一定期間だけハイレベルとなり、これにより、出力電圧保持部HO、1〜HO、NにおけるN個の第2の保持回路HO2、1〜HO2、Nそれぞれの出力用スイッチSW33が順次に一定期間だけ接続状態となって、各第2の保持回路HO2,1〜HO2,Nの保持用容量素子C3bに保持されている電圧値は出力用スイッチSW33を経て第1電圧出力用配線Lout1へ順次に出力される。また、上記した出力動作と並行して、キャンセル電圧保持部HC、1〜HC、NにおけるN個の第2の保持回路HC2、1〜HC2、Nそれぞれの出力用スイッチSW43が順次に一定期間だけ接続状態となって、各第2の保持回路HC2,1〜HC2,Nの保持用容量素子C4bに保持されている電圧値は出力用スイッチSW43を経て第2電圧出力用配線Lout2へ順次に出力される。
Period from the time t 20 after the time t 19 to time t 21, the column selecting wiring from the
すなわち、出力電圧保持部HO、nの第2の保持回路HO2,nに保持された電圧値と、キャンセル電圧保持部HC,nの第2の保持回路HC2,nに保持された電圧値とは、同時に各電圧出力用配線Lout1,Lout2を介して差動回路Dへ出力される。これにより、出力電圧保持部HO、nから出力される、フォトダイオードPDにおいて発生した電荷量に対応する電圧値とリセットノイズに対応する電圧値とが合成された電圧値から、リセットノイズに対応する電圧値をキャンセルすることができる。
That is, the voltage value held in the second holding circuit H O2, n of the output voltage holding unit H O, n and the voltage value held in the second holding circuit H C2, n of the cancel voltage holding unit H C, n The voltage value is simultaneously output to the differential circuit D via the voltage output wirings L out1 and L out2 . As a result, it is possible to cope with the reset noise from the voltage value corresponding to the charge amount generated in the photodiode PD and the voltage value corresponding to the reset noise output from the output voltage holding
さらに、時刻t19より後の時刻t20から、第2行のN個の画素P2,1〜P2,NそれぞれのフォトダイオードPDで発生した電荷について、上述した第1の動作(第1のステップ)が実行される。すなわち、時刻t20から時刻t22までの期間、制御部6からリセット用配線LRに出力されるリセット制御信号Resetがハイレベルとなり、積分用容量素子C21が放電される。続いて、時刻t22より後の時刻t23から時刻t24までの期間、制御部6から保持制御用配線LH2に入力される保持制御信号Hold2がハイレベルとなり、放電後の積分回路S1〜SNの出力電圧の大きさが、キャンセル電圧保持部HC、1〜HC、Nの第1の保持回路HC1、1〜HC1、Nによって保持される。
Furthermore, from the time t 20 after time t 19, the charge generated in the second row of
時刻t24より後の時刻t25から時刻t26までの期間、制御部6から第2行選択用配線LV,2に出力される第2行選択制御信号Vsel(2)がハイレベルとなり、受光部10における第2行のN個の画素P2,1〜P2,NそれぞれのスイッチSW1が接続状態となる。N個の画素P2,1〜P2,NそれぞれのフォトダイオードPDで発生し接合容量部に蓄積された電荷は、読出用スイッチSW1及び読出用配線LO,1〜LO,Nを通って積分回路S1〜SNに出力される。
Period from the time t 25 after the time t 24 to time t 26, the second row selection control signal Vsel (2) becomes high level to be output from the controlling
そして、時刻t26より後の時刻t27から時刻t28までの期間、制御部6から保持制御用配線LH1へ出力される保持制御信号Hold1がハイレベルとなり、積分回路S1〜SNから出力された電圧値は、出力電圧保持部HO、1〜HO、Nにおける第1の保持回路HO1、1〜HO1、Nによって保持される。以降、上述した第2の動作(第2のステップ)および第3の動作(第3のステップ)が第2行についても行われる。
Then, during a period from time t 27 to time t 28 after time t 26 , the holding control signal Hold 1 output from the
なお、本実施形態では、第1行における第N列選択制御信号Hshift(N)が立ち下がる時刻t21と、第2行における保持制御信号Hold1が立ち下がる時刻t28とがほぼ一致するように、第1行での第3の動作(第3のステップ)に要する時間と第2行での第1の動作(第1のステップ)に要する時間とが調整されている。 In the present embodiment, the first N column selection control signal Hshift (N) falls time t 21 in the first row, as the time t 28 which falls holding control signal Hold1 in the second row substantially coincide The time required for the third operation (third step) in the first row and the time required for the first operation (first step) in the second row are adjusted.
本実施形態では、以上のような動作が第1行ないし第N行について順次行われることによって、1回の撮像で得られる画像を表すフレームデータが得られる。また、第M行について動作が終了すると、再び第1行から第M行までの範囲で同様の動作が行われて、次の画像を表すフレームデータが得られる。このように、一定周期で同様の動作を繰り返すことで、受光部10が受光した光像の2次元強度分布を表す電圧値からリセットノイズがキャンセルされた電圧値Voutが電圧出力用配線Loutへ出力されて、繰り返してフレームデータが得られる。
In the present embodiment, frame data representing an image obtained by one imaging can be obtained by sequentially performing the above operations for the first to Nth rows. When the operation for the Mth row is completed, the same operation is performed again in the range from the first row to the Mth row, and frame data representing the next image is obtained. As described above, by repeating the same operation at a constant period, the voltage value Vout in which the reset noise is canceled from the voltage value representing the two-dimensional intensity distribution of the light image received by the
本実施形態に係る固体撮像装置1及び固体撮像装置の駆動方法においては、第1の保持回路HO1、nと第2の保持回路HO2、nとが直列に接続されており、第1の保持回路HO1、nに保持された電圧値が第2の保持回路HO2、nに転送されたのち、この電圧値が第2の保持回路HO2、nから順次に出力されている。これにより、M行のうちの或る行の電荷に対応する電圧値と他の行の電荷に対応する電圧値とは、同じ回路を経由して出力される。従って、出力特性のばらつきを抑えることができる。
In the solid-
また、本実施形態に係る固体撮像装置1及び固体撮像装置の駆動方法においては、M行のうちの或る行のフォトダイオードPDにおいて発生した電荷を積分した電圧値を第2の保持回路HO2、nから順次に出力させる動作と、M行のうち他の行を構成するフォトダイオードPDにおいて発生した電荷を積分回路Snに入力させる動作とを並行して行う。この2つの動作を並行して行うことにより、図6において時刻t14から時刻t15までの期間で示される、フォトダイオードPDで発生した電荷を積分回路Snへ出力するための時間を長く確保できるようになる。このため、遅延効果による課題、すなわちフォトダイオードPDに蓄積された電荷が所定の転送時間内ですべて転送されず、次のフレームのデータに重畳するという課題を解決することができる。
Further, in the solid-
また、本実施形態に係る固体撮像装置1においては、フォトダイオードPDにおいて発生した電荷を積分した電圧値を保持するための出力電圧保持部HO、n、および積分回路Snの積分用容量素子C21を放電した後に積分回路Snから出力される電圧値(リセットノイズ)を保持するためのキャンセル電圧保持部HC、nが積分回路Snの後段に接続されている。そして、出力電圧保持部HO、nにより保持された電圧値からキャンセル電圧保持部HC、nにより保持された電圧値を減ずる差動回路Dが、出力電圧保持部HO、nおよびキャンセル電圧保持部HC、nの後段に接続されている。このような回路構成により、リセットノイズをキャンセルして出力電圧Voutの精度を高めることができる。
In the solid-
また、例えば読出用スイッチがアモルファスシリコンによって構成されている場合、フレームレートを速くすると、読出用スイッチを非接続状態とした際に過渡的に電荷がトラップされる、いわゆるメモリ効果が顕著に現れる。非晶質であるアモルファスシリコンは、FETのチャネルに電荷をトラップする準位の密度が高いためである。従って、トラップされた電荷を放出するための安定時間を必要とするという問題点がある。したがって、本実施形態のように、読出用スイッチSW1は、多結晶シリコンを含む半導体スイッチであることが好ましい。多結晶シリコンは、アモルファスシリコンと比較して、トラップ準位の密度が低く、スイッチを非接続とした際のメモリ効果が発生しにくい。これにより、メモリ効果に起因する上記課題を解決することができる。 For example, when the read switch is made of amorphous silicon, when the frame rate is increased, a so-called memory effect that a charge is transiently trapped when the read switch is disconnected is noticeable. This is because amorphous silicon, which is amorphous, has a high density of levels for trapping charges in the channel of the FET. Therefore, there is a problem that a stabilization time is required for releasing trapped charges. Therefore, as in the present embodiment, the readout switch SW 1 in is preferably a semiconductor switch including a polycrystalline silicon. Polycrystalline silicon has a lower trap level density than amorphous silicon, and it is difficult for the memory effect to occur when the switch is disconnected. Thereby, the said subject resulting from a memory effect can be solved.
(第1変形例)
図7は、上記実施形態の第1変形例に係る固体撮像装置の回路構成を示す図である。図7に示す回路と上記実施形態の回路(図5を参照)とが相違する点は、キャンセル電圧保持部の有無である。すなわち、本変形例では、図5に示されたキャンセル電圧保持部HC、nが設けられておらず、積分回路Snから出力された電圧値は出力電圧保持部HO、nの第1の保持回路HO1、nにのみ入力され、アンプA5には第2の保持回路HO2、nからの電圧値のみが入力される。なお、他の構成は上記実施形態と同様なので、詳細な説明を省略する。本変形例の固体撮像装置によれば、上記実施形態の固体撮像装置1による効果のうちリセットノイズのキャンセルを除く効果を好適に得ることができる。
(First modification)
FIG. 7 is a diagram illustrating a circuit configuration of the solid-state imaging device according to the first modification of the embodiment. The difference between the circuit shown in FIG. 7 and the circuit of the above embodiment (see FIG. 5) is the presence or absence of a cancel voltage holding unit. That is, in this modification, cancel voltage holding section H C shown in FIG. 5, n is not provided, the integration circuit S a voltage value output from the n output voltage holding section H O, the first n is input to the holding circuit H O1, n only, the amplifier a 5 only the voltage value from the second holding circuit H O2, n is input. Since other configurations are the same as those in the above embodiment, detailed description thereof is omitted. According to the solid-state imaging device of the present modification, it is possible to suitably obtain the effect of canceling the reset noise among the effects of the solid-
(第2変形例)
図8は、上記実施形態の第2変形例に係る固体撮像装置の回路構成を示す図である。図8に示す回路と上記実施形態の回路(図5を参照)とが相違する点は、出力電圧保持部およびキャンセル電圧保持部の構成である。すなわち、上記実施形態の出力電圧保持部HO,nおよびキャンセル電圧保持部HC,nは電圧保持型の構成を有するが、本変形例の出力電圧保持部HO,nおよびキャンセル電圧保持部HC,nは電荷保持型の構成を有する。
(Second modification)
FIG. 8 is a diagram illustrating a circuit configuration of a solid-state imaging device according to a second modification of the embodiment. The difference between the circuit shown in FIG. 8 and the circuit of the above embodiment (see FIG. 5) is the configuration of the output voltage holding unit and the cancel voltage holding unit. That is, the output voltage holding unit H O, n and the cancel voltage holding unit HC , n of the above embodiment have a voltage holding type configuration, but the output voltage holding unit H O, n and the cancel voltage holding unit of this modification example. HC , n has a charge retention type configuration.
具体的には、出力電圧保持部HO、nにおける第1の保持回路HO1、nは、入力用スイッチSW31、転送用スイッチSW32、保持用容量素子C5a、並びに積分器を構成するアンプA6及び容量素子C5bを含む。保持用容量素子C5aの一端は入力用スイッチSW31を介して積分回路Snに接続されており、他端はアンプA6の入力端に接続されている。アンプA6の出力端は、転送用スイッチSW32を介して第2の保持回路HO2、nに接続されている。なお、保持用容量素子C5aの両端には、保持された電荷をリセットするためのスイッチSW34及びSW35がそれぞれ接続されている。また、入力用スイッチSW31には、上記実施形態と同様に、制御部6から保持制御用配線LH1を通った保持制御信号Hold1が与えられる。転送用スイッチSW32には、制御部6から転送制御用配線LTを通った転送制御信号Transが与えられる。
Specifically, the first holding circuit H O1 , n in the output voltage holding unit H O, n constitutes an input switch SW 31 , a transfer switch SW 32 , a holding capacitive element C 5a , and an integrator. including amplifiers a 6 and the capacitor C 5b. One end of the holding capacitive element C 5a is connected to the integrating circuit S n via the input switch SW 31, the other end is connected to an input terminal of the amplifier A 6. The output terminal of the amplifier A 6 is connected to the second holding circuit H O2, n via the transfer switch SW 32. Note that switches SW 34 and SW 35 for resetting the held charges are connected to both ends of the holding capacitive element C 5a . Also, the input switch SW 31, similarly to the above embodiments, are given holding control signal Hold1 passed through the hold controlling wiring L H1 from the
この第1の保持回路HO1、nでは、保持制御信号Hold1がハイレベルからローレベルに転じると、入力用スイッチSW31が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値に応じた量の電荷が保持用容量素子C5aに保持される。また、転送制御信号Transがハイレベルであるときに、転送用スイッチSW32が閉じて、保持用容量素子C5aに保持されている電荷量に応じた電圧値がアンプA6から第2の保持回路HO2、nへ出力される。 In the first holding circuit H O1, n, when the holding control signal Hold1 switches from high level to low level, the input switch SW 31 switches from a closed state to an open state, being input to the input terminal at that time The amount of charge corresponding to the voltage value is held in the holding capacitor element C 5a . Further, when the transfer control signal Trans is at a high level, the transfer switch SW 32 is closed, the voltage value corresponding to the charge amount held in the holding capacitive element C 5a is held from the amplifier A 6 of the second It is output to the circuit H O2, n .
また、本変形例における出力電圧保持部HO、nの第2の保持回路HO2、nは、出力用スイッチSW33および保持用容量素子C5cを含む。保持用容量素子C5cの一端は第1の保持回路HO1、nの転送用スイッチSW32に接続されており、他端は出力用スイッチSW33を介して第1電圧出力用配線Lout1に接続されている。なお、第2の保持回路HO2、nにおいても、保持用容量素子C5cの両端には、保持された電荷をリセットするためのスイッチSW36及びSW37がそれぞれ接続されている。また、出力用スイッチSW33には、上記実施形態と同様に、制御部6から第n列選択用配線LS,nを通った第n列選択制御信号Hshift(n)が与えられる。
Further, the second holding circuit H O2, n of the output voltage holding unit H O, n in the present modification includes an output switch SW 33 and a holding capacitive element C 5c . One end of the holding capacitive element C 5c is connected to the first holding circuit H O1, the transfer switch SW 32 of the n , and the other end is connected to the first voltage output wiring L out1 via the output switch SW 33. It is connected. Also in the second holding circuit H O2, n, both ends of the holding capacitive element C 5c, the switch SW 36 and SW 37 for resetting the retained charge is connected. Similarly to the above embodiment, the output switch SW 33 is supplied with the nth column selection control signal Hshift (n) from the
この第2の保持回路HO2、nでは、第n列選択制御信号Hshift(n)がハイレベルであるときに、出力用スイッチSW33が閉じて、保持用容量素子C5cに保持されている電荷が第1電圧出力用配線Lout1へ出力される。 In the second holding circuit H O2, n , when the n-th column selection control signal Hshift (n) is at a high level, the output switch SW 33 is closed and held in the holding capacitor element C 5c . The charge is output to the first voltage output wiring L out1 .
また、キャンセル電圧保持部HC、nは、出力電圧保持部HO、nと同様の構成を有する。具体的には、キャンセル電圧保持部HC、nの第1の保持回路HC1、nは、入力用スイッチSW41、転送用スイッチSW42、保持用容量素子C6a、並びに積分器を構成するアンプA7及び容量素子C6bを含む。保持用容量素子C6aの一端は入力用スイッチSW41を介して積分回路Snに接続されており、他端はアンプA7の入力端に接続されている。アンプA7の出力端は、転送用スイッチSW42を介して第2の保持回路HC2、nに接続されている。保持用容量素子C6aの両端には、保持された電荷をリセットするためのスイッチSW44及びSW45がそれぞれ接続されている。また、入力用スイッチSW41には、上記実施形態と同様に、制御部6から保持制御用配線LH2を通った保持制御信号Hold2が与えられる。転送用スイッチSW42には、制御部6から転送制御用配線LTを通った転送制御信号Transが与えられる。
The cancel voltage holding unit HC , n has the same configuration as the output voltage holding unit H O, n . Specifically, the cancel voltage holding section H C, the first holding circuit H C1, n of the n, the input switch SW 41, the transfer switch SW 42, holding capacitive element C 6a, and constitutes the integrator including amplifiers a 7, and a capacitor C 6b. One end of the holding capacitive element C 6a is connected to the integration circuit S n via the input switch SW 41, the other end is connected to an input terminal of the amplifier A 7. The output terminal of the amplifier A 7 is connected to the second holding circuit H C2, n via the transfer switch SW 42. Switches SW 44 and SW 45 for resetting the held charges are connected to both ends of the holding capacitive element C 6a . Also, the input switch SW 41, similarly to the above embodiments, are given holding control signal Hold2 passed through the hold controlling wiring L H2 from the
この第1の保持回路HC1、nでは、保持制御信号Hold2がハイレベルからローレベルに転じると、入力用スイッチSW41が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値に応じた量の電荷が保持用容量素子C6aに保持される。また、転送制御信号Transがハイレベルであるときに、転送用スイッチSW42が閉じて、保持用容量素子C6aに保持されている電荷量に応じた電圧値がアンプA7から第2の保持回路HC2、nへ出力される。 In the first holding circuit H C1, n, when the holding control signal Hold2 switches from high level to low level, the input switch SW 41 switches from a closed state to an open state, being input to the input terminal at that time An amount of electric charge corresponding to the voltage value is held in the holding capacitive element C6a . Further, when the transfer control signal Trans is at a high level, the transfer switch SW 42 is closed, the voltage value corresponding to the charge amount held in the holding capacitive element C 6a is held from the amplifier A 7 of the second It is output to the circuit HC2, n .
また、本変形例におけるキャンセル電圧保持部HC、nの第2の保持回路HC2、nは、出力用スイッチSW43および保持用容量素子C6cを含む。保持用容量素子C6cの一端は第1の保持回路HC1、nの転送用スイッチSW42に接続されており、他端は出力用スイッチSW43を介して第2電圧出力用配線Lout2に接続されている。保持用容量素子C6cの両端には、保持された電荷をリセットするためのスイッチSW46及びSW47がそれぞれ接続されている。また、出力用スイッチSW43には、制御部6から第n列選択用配線LS,nを通った第n列選択制御信号Hshift(n)が与えられる。
Further, the cancel voltage holding section H C of this variation, the second holding circuit H C2, n of n includes an output switch SW 43 and the holding capacitive element C 6c. One end of the holding capacitive element C 6c is connected to the transfer switch SW 42 of the first holding circuit HC1, n , and the other end is connected to the second voltage output wiring L out2 via the output switch SW 43. It is connected. Switches SW 46 and SW 47 for resetting the held charges are connected to both ends of the holding capacitive element C 6c . The output switch SW 43 is supplied with an n-th column selection control signal Hshift (n) from the
この第2の保持回路HC2、nでは、第n列選択制御信号Hshift(n)がハイレベルであるときに、出力用スイッチSW43が閉じて、保持用容量素子C6cに保持されている電荷が第2電圧出力用配線Lout2へ出力される。 In the second holding circuit HC2 , n , when the n-th column selection control signal Hshift (n) is at a high level, the output switch SW 43 is closed and held in the holding capacitive element C 6c . The electric charge is output to the second voltage output wiring L out2 .
本変形例の固体撮像装置によれば、上記実施形態の固体撮像装置1と同様の効果を好適に得ることができる。
According to the solid-state imaging device of this modification, it is possible to suitably obtain the same effects as those of the solid-
1…固体撮像装置、6…制御部、10…受光部、20…信号接続部、PD…フォトダイオード、P…画素、SW1…読出用スイッチ、SW31…入力用スイッチ、SW32…転送用スイッチ、SW33…出力用スイッチ、Sn…積分回路、HO1、n…第1の保持回路、HO2、n…第2の保持回路、C21…積分用容量素子、A2…アンプ、LO,n…第n列読出用配線。
1 ... solid-state imaging device, 6 ... control unit, 10 ... receiving unit, 20 ... signal connection, PD ... photodiode, P ... pixels,
Claims (2)
各列毎に配設され、対応する列の前記画素に含まれる前記フォトダイオードと読出用スイッチを介して接続されたN本の読出用配線と、
前記N本の読出用配線にそれぞれ接続され、当該読出用配線を経て入力された電荷の量に応じた電圧値を出力するN個の積分回路、前記積分回路に直列に接続され、前記積分回路から出力された電圧値を保持する第1の保持回路、前記第1の保持回路に転送用スイッチを介して直列に接続され、前記第1の保持回路から出力された電圧値を保持する第2の保持回路、及び前記第2の保持回路に接続され、前記第2の保持回路に保持された電圧値を出力させる出力用スイッチを有する信号接続部と、
各画素の前記読出用スイッチ及び前記転送用スイッチの開閉動作を制御するとともに、前記出力用スイッチにより前記第2の保持回路における電圧値の出力動作を制御して、各画素の前記フォトダイオードで発生した電荷の量に応じた電圧値を前記第2の保持回路から順次に出力させる制御部と、
を備え、
前記制御部は、前記M行のうち或る行を構成する各画素の前記読出用スイッチを接続状態とすることによって、当該行において発生した電荷を前記積分回路に入力させ、前記積分回路から出力された電圧値を前記第1の保持回路に保持させたのち、前記転送用スイッチを接続状態にして該電圧値を前記第2の保持回路に転送し、その後、該電圧値を複数の前記第2の保持回路から順次に出力させる動作と、前記M行のうち他の行を構成する各画素の前記読出用スイッチを接続状態とすることによって、当該行において発生した電荷を前記積分回路に入力させる動作とを並行して行い、m行N列における前記画素で発生した電荷が積分された電圧値を保持している前記第2の保持回路から該電圧値を出力させる期間を、(m+1)行における各画素で発生した電荷が入力された前記積分回路から出力された電圧値を前記第1の保持回路に保持させる期間の少なくとも一部と重複させ、
前記フォトダイオードは、アモルファスシリコンを含んで構成され、
同一列に配列されているM個の前記フォトダイオードの電荷情報は、それぞれの列に対応する前記読出用配線に接続された共通の前記積分回路、前記第1の保持回路及び前記第2の保持回路を経由して出力されることを特徴とする固体撮像装置。 A light receiving section in which M × N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns;
N readout wirings arranged for each column and connected via the readout switch to the photodiodes included in the pixels of the corresponding column;
N integrator circuits connected to the N readout wiring lines and outputting a voltage value corresponding to the amount of electric charge inputted through the readout wiring lines, connected in series to the integration circuit, and the integration circuit A first holding circuit that holds the voltage value output from the first holding circuit, and is connected in series to the first holding circuit via a transfer switch and holds a voltage value output from the first holding circuit. A signal connection unit having an output switch connected to the second holding circuit and outputting the voltage value held in the second holding circuit;
Controls the open / close operation of the readout switch and the transfer switch of each pixel, and controls the output operation of the voltage value in the second holding circuit by the output switch, and is generated in the photodiode of each pixel. A control unit that sequentially outputs a voltage value corresponding to the amount of electric charge from the second holding circuit;
With
The control unit causes the readout switch of each pixel constituting a certain row of the M rows to be in a connected state, thereby causing the charge generated in the row to be input to the integration circuit and output from the integration circuit. mixture was allowed to hold the voltage value to the first holding circuit, and the transfer switch to the connected state and transfers the voltage value to the second holding circuit, then a plurality of the first the voltage value The operation of sequentially outputting from the holding circuit of 2 and the readout switch of each pixel constituting the other row of the M rows are connected to input charges generated in the row to the integrating circuit. There line in parallel with the operation for the m rows N period charge generated in the pixels to output the voltage value from the second holding circuit holding the voltage value integrated in the column, (m + 1 ) Each in line The voltage value output from the integrating circuit charges generated in the element is input to overlap with at least part of the period for holding the first holding circuit,
The photodiode is configured to include amorphous silicon,
The charge information of the M photodiodes arranged in the same column includes the common integration circuit, the first holding circuit and the second holding circuit connected to the readout wiring corresponding to each column. A solid-state imaging device that outputs the signal via a circuit.
前記M行のうち或る行を構成する各画素の前記読出用スイッチを接続状態にすることによって、当該行において発生した電荷を前記積分回路に入力させる第1のステップと、
前記積分回路から出力された電圧値を第1の保持回路に保持させたのち、前記第1の保持回路に接続された第2の保持回路に該電圧値を転送する第2のステップと、
前記第2の保持回路に保持された電圧値を複数の前記第2の保持回路から順次に出力させる動作と、前記M行のうち他の行を構成する各画素の前記読出用スイッチを接続状態とすることによって、当該行において発生した電荷を前記積分回路に入力させる動作とを並行して行う第3のステップと、
を有し、
同一列に配列されているM個の前記フォトダイオードの電荷情報は、それぞれの列に対応する前記読出用配線に接続された共通の前記積分回路、前記第1の保持回路及び前記第2の保持回路を経由して出力され、
前記第3のステップにおいて、m行N列における前記画素で発生した電荷が積分された電圧値を保持している前記第2の保持回路から該電圧値を出力させる期間は、前記第2のステップにおいて、(m+1)行における各画素で発生した電荷が入力された前記積分回路から出力された電圧値を前記第1の保持回路に保持させる期間の少なくとも一部と重複していることを特徴とする、固体撮像装置の駆動方法。 A light receiving section in which M × N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns, and each column is arranged, and the corresponding column N readout wirings connected to the photodiodes included in the pixel via readout switches, and N integration circuits for outputting a voltage value corresponding to the amount of charge input through the readout wirings A method for driving a solid-state imaging device, wherein the photodiode includes amorphous silicon,
A first step of causing the integration circuit to input charges generated in the row by bringing the readout switch of each pixel constituting a certain row of the M rows into a connected state;
A second step of holding the voltage value output from the integrating circuit in a first holding circuit and then transferring the voltage value to a second holding circuit connected to the first holding circuit;
An operation for sequentially outputting the voltage value held in the second holding circuit from the plurality of the second holding circuits, and the readout switch of each pixel constituting the other row among the M rows are connected. A third step of performing in parallel the operation of inputting the charge generated in the row to the integrating circuit;
Have
The charge information of the M photodiodes arranged in the same column includes the common integration circuit, the first holding circuit and the second holding circuit connected to the readout wiring corresponding to each column. Output via the circuit,
In the third step, the period in which the voltage value is output from the second holding circuit holding the voltage value obtained by integrating the charges generated in the pixels in m rows and N columns is the second step. The voltage value output from the integration circuit to which the charge generated in each pixel in the (m + 1) th row is input overlaps at least a part of the period in which the first holding circuit holds the voltage value. A method for driving a solid-state imaging device.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006949A JP5581235B2 (en) | 2011-01-17 | 2011-01-17 | Solid-state imaging device and driving method of solid-state imaging device |
US13/979,539 US9191602B2 (en) | 2011-01-17 | 2011-12-07 | Solid-state imaging device including signal connecting section and solid-state imaging device driving method |
PCT/JP2011/078325 WO2012098778A1 (en) | 2011-01-17 | 2011-12-07 | Solid-state imaging device and solid-state imaging device driving method |
KR1020137011206A KR101916484B1 (en) | 2011-01-17 | 2011-12-07 | Solid-state imaging device and solid-state imaging device driving method |
CN201180065244.2A CN103314576B (en) | 2011-01-17 | 2011-12-07 | Solid camera head and the driving method of solid camera head |
EP11856230.5A EP2667590B1 (en) | 2011-01-17 | 2011-12-07 | Solid-state imaging device and solid-state imaging device driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006949A JP5581235B2 (en) | 2011-01-17 | 2011-01-17 | Solid-state imaging device and driving method of solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151552A JP2012151552A (en) | 2012-08-09 |
JP5581235B2 true JP5581235B2 (en) | 2014-08-27 |
Family
ID=46515415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011006949A Active JP5581235B2 (en) | 2011-01-17 | 2011-01-17 | Solid-state imaging device and driving method of solid-state imaging device |
Country Status (6)
Country | Link |
---|---|
US (1) | US9191602B2 (en) |
EP (1) | EP2667590B1 (en) |
JP (1) | JP5581235B2 (en) |
KR (1) | KR101916484B1 (en) |
CN (1) | CN103314576B (en) |
WO (1) | WO2012098778A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102226707B1 (en) * | 2013-05-02 | 2021-03-11 | 주식회사 레이언스 | Image sensor and method for driving same |
JP6171997B2 (en) | 2014-03-14 | 2017-08-02 | ソニー株式会社 | Solid-state imaging device, driving method thereof, and electronic apparatus |
US9905607B2 (en) * | 2015-07-28 | 2018-02-27 | General Electric Company | Radiation detector fabrication |
JP7383500B2 (en) | 2020-01-16 | 2023-11-20 | 浜松ホトニクス株式会社 | Solid-state imaging device and amplifier array |
CN115278100B (en) * | 2022-07-19 | 2023-10-17 | 杭州海康微影传感科技有限公司 | Pixel unit circuit, signal acquisition device and signal acquisition method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3351192B2 (en) | 1995-07-12 | 2002-11-25 | 富士ゼロックス株式会社 | Image reading signal processing device |
JP4597171B2 (en) * | 1996-03-13 | 2010-12-15 | キヤノン株式会社 | Photoelectric conversion apparatus, X-ray imaging apparatus, and system having the apparatus |
JP4035194B2 (en) * | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | X-ray detection apparatus and X-ray detection system |
JP4231322B2 (en) * | 2003-04-08 | 2009-02-25 | パナソニック株式会社 | Solid-state imaging device and imaging method |
JP4307230B2 (en) * | 2003-12-05 | 2009-08-05 | キヤノン株式会社 | Radiation imaging apparatus and radiation imaging method |
JP2006101479A (en) | 2004-09-02 | 2006-04-13 | Canon Inc | Solid-state imaging device and camera using same |
JP2007202044A (en) | 2006-01-30 | 2007-08-09 | Nikon Corp | Imaging apparatus |
JP5155759B2 (en) * | 2008-07-17 | 2013-03-06 | 浜松ホトニクス株式会社 | Solid-state imaging device |
JP5400428B2 (en) * | 2009-03-04 | 2014-01-29 | キヤノン株式会社 | Imaging device, imaging device, and driving method thereof |
-
2011
- 2011-01-17 JP JP2011006949A patent/JP5581235B2/en active Active
- 2011-12-07 KR KR1020137011206A patent/KR101916484B1/en active IP Right Grant
- 2011-12-07 CN CN201180065244.2A patent/CN103314576B/en active Active
- 2011-12-07 US US13/979,539 patent/US9191602B2/en active Active
- 2011-12-07 WO PCT/JP2011/078325 patent/WO2012098778A1/en active Application Filing
- 2011-12-07 EP EP11856230.5A patent/EP2667590B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2667590A4 (en) | 2014-11-05 |
US20130284893A1 (en) | 2013-10-31 |
EP2667590B1 (en) | 2016-06-15 |
WO2012098778A1 (en) | 2012-07-26 |
US9191602B2 (en) | 2015-11-17 |
EP2667590A1 (en) | 2013-11-27 |
JP2012151552A (en) | 2012-08-09 |
CN103314576B (en) | 2016-09-14 |
KR20140003417A (en) | 2014-01-09 |
CN103314576A (en) | 2013-09-18 |
KR101916484B1 (en) | 2018-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3386187B1 (en) | Method for controlling solid-state image pickup device | |
US9369643B2 (en) | Solid-state imaging device | |
JP5150283B2 (en) | Solid-state imaging device | |
JP5581235B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
US9049394B2 (en) | Solid imaging device | |
JP5476319B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
JP5444444B2 (en) | Solid-state imaging device | |
JP5749873B1 (en) | Control method of solid-state image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |