JP5580374B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5580374B2 JP5580374B2 JP2012184119A JP2012184119A JP5580374B2 JP 5580374 B2 JP5580374 B2 JP 5580374B2 JP 2012184119 A JP2012184119 A JP 2012184119A JP 2012184119 A JP2012184119 A JP 2012184119A JP 5580374 B2 JP5580374 B2 JP 5580374B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- wiring board
- insulating layer
- copper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
図1は本発明の第1の実施形態に係る配線基板(半導体パッケージ)の構成を断面図の形態で示したものである。
図5は本発明の第2の実施形態に係る配線基板(半導体パッケージ)の構成を断面図の形態で示したものである。
図8は本発明の第3の実施形態に係る配線基板(半導体パッケージ)の構成を断面図の形態で示したものである。
11,13,15…配線層、
12,12a、14…樹脂層(絶縁層)、
11P,15P,41P…パッド、
16…ソルダレジスト層(絶縁層)、
20…はんだボール(外部接続端子)、
21,22,23,52…(パッドを構成する)金属層、
24…金属層(犠牲導体層)、
51…(パッドを構成する)OSP膜、
70,70a…半導体装置、
DP…凹部、
VH1,VH2…ビアホール。
Claims (12)
- 最外層の絶縁層にパッドが埋設され、前記最外層の絶縁層からその表面が露出した前記パッドを備えた配線基板であって、
前記パッドは、前記配線基板の内部のビアに接続された銅層と、前記銅層の外面にOSP処理によって形成されたOSP膜との2層の積層膜のみから形成され、
前記最外層の絶縁層には前記OSP膜を露出させる第1の開口部が設けられており、前記第1の開口部の径は、前記OSP膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して凹部が形成され、前記OSP膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されており、
前記銅層の側面及び前記ビアとの接続面が粗面化されており、
前記最外層の絶縁層に前記パッドの側面及び前記ビアとの接続面が接しており、
前記最外層の絶縁層の裏面に前記銅層が露出する第2の開口部が形成されており、前記第2の開口部内に前記銅層と接続された前記ビアが設けられており、前記最外層の絶縁層の裏面に前記ビアを介して前記パッドに接続される配線層が設けられていることを特徴とする配線基板。 - 前記ビア及び前記配線層は、めっきにより一体的に形成されることを特徴とする請求項1に記載の配線基板。
- 前記銅層の厚さは、10μm〜20μmであることを特徴とする請求項1又は2に記載の配線基板。
- 前記絶縁層は樹脂から形成され、前記パッド、前記ビア及び前記配線層はめっきから形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
- 前記銅層の側面及び前記ビアとの接続面の表面粗さは、0.2μm〜1.0μmに設定されることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
- 前記凹部の壁面の部分の前記最外層の絶縁層の粗度は、前記銅層の側面及び前記ビアとの接続面の粗度より小さいことを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
- 支持基材上に、開口部が設けられたレジスト層を形成する工程と、
前記開口部内の前記支持基板の上に、めっき法により、犠牲導体層と、銅層とを積層する工程と、
前記レジスト層を除去する工程と、
前記銅層の表面及び側面に粗化処理を施す工程と、
前記銅層及び犠牲導体層を被覆するように、前記支持基材上に絶縁層を形成する工程と、
前記絶縁層に、前記銅層を露出させる開口部を形成する工程と、
前記絶縁層上に、前記開口部内に設けられたビアにより前記銅層に接続される配線層を形成する工程と、
前記支持基材を除去する工程と、
前記犠牲導体層を除去して、前記絶縁層の凹部の底に前記銅層を露出させる工程と、
前記絶縁層から露出された前記銅層上に、OSP処理を施してOSP膜を形成する工程とを含み、
前記OSP膜及び前記銅層のみによりパッドを構成し、かつ、
前記凹部の径は、前記OSP膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して前記凹部が形成され、前記OSP膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されることを特徴とする配線基板の製造方法。 - 前記配線層を形成する工程は、
前記開口部の内面を含む前記絶縁層の表面にシード層を形成し、前記シード層を給電層とする電解めっきにより、前記開口部を充填する前記ビアを形成すると共に、前記絶縁層の上に前記ビアと一体的に形成される前記配線層を形成することを含むことを特徴とする請求項7に記載の配線基板の製造方法。 - 前記銅層の厚さは、10μm〜20μmであることを特徴とする請求項7又は8に記載の配線基板の製造方法。
- 前記銅層に粗化処理を施す工程において、前記銅層にエッチング、酸化、及びブラストのいずれかの処理を施すことを特徴とする請求項7乃至9のいずれか一項に記載の配線基板の製造方法。
- 前記銅層に粗化処理を施す工程において、前記銅層の表面及び側面の表面粗さが0.2μm〜1.0μmに設定されることを特徴とする請求項7乃至10のいずれか一項に記載の配線基板の製造方法。
- 前記凹部の壁面の部分の前記絶縁層の粗度は、前記銅層の側面及び前記ビアとの接続面の粗度より小さく設定されることを特徴とする請求項7乃至10のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184119A JP5580374B2 (ja) | 2012-08-23 | 2012-08-23 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184119A JP5580374B2 (ja) | 2012-08-23 | 2012-08-23 | 配線基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234621A Division JP5203108B2 (ja) | 2008-09-12 | 2008-09-12 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235166A JP2012235166A (ja) | 2012-11-29 |
JP5580374B2 true JP5580374B2 (ja) | 2014-08-27 |
Family
ID=47435110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184119A Active JP5580374B2 (ja) | 2012-08-23 | 2012-08-23 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5580374B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014123592A (ja) * | 2012-12-20 | 2014-07-03 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP5983523B2 (ja) * | 2013-05-06 | 2016-08-31 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
JP6266907B2 (ja) | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP6223909B2 (ja) * | 2013-07-11 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6368635B2 (ja) * | 2014-12-10 | 2018-08-01 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP6510884B2 (ja) * | 2015-05-19 | 2019-05-08 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
JP6632302B2 (ja) * | 2015-10-02 | 2020-01-22 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6856444B2 (ja) * | 2017-05-12 | 2021-04-07 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
KR102145203B1 (ko) * | 2018-07-19 | 2020-08-18 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
JP7449210B2 (ja) | 2020-09-28 | 2024-03-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
TW202322225A (zh) * | 2021-09-30 | 2023-06-01 | 日商Mgc電子科技股份有限公司 | 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體 |
TW202336944A (zh) * | 2021-09-30 | 2023-09-16 | 日商Mgc電子科技股份有限公司 | 半導體元件搭載用封裝基板之製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3085658B2 (ja) * | 1997-08-28 | 2000-09-11 | 京セラ株式会社 | 配線基板及びその製造方法 |
JPH11243280A (ja) * | 1998-02-26 | 1999-09-07 | Ibiden Co Ltd | フィルドビア構造を有する多層プリント配線板 |
KR100499006B1 (ko) * | 2002-12-30 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선이 없는 패키지 기판의 제조 방법 |
JP4549694B2 (ja) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法及び多数個取り基板 |
JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
TWI295550B (en) * | 2005-12-20 | 2008-04-01 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
CN101507373A (zh) * | 2006-06-30 | 2009-08-12 | 日本电气株式会社 | 布线板、使用布线板的半导体器件、及其制造方法 |
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2012
- 2012-08-23 JP JP2012184119A patent/JP5580374B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012235166A (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5203108B2 (ja) | 配線基板及びその製造方法 | |
JP5580374B2 (ja) | 配線基板及びその製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
US8338718B2 (en) | Wiring board and method of manufacturing the same | |
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
US10892216B2 (en) | Wiring substrate and semiconductor device | |
JP6543559B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2013105908A (ja) | 配線基板 | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
JP6632302B2 (ja) | 配線基板及びその製造方法 | |
JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP7032148B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP7088531B2 (ja) | 支持体付着プリント回路基板及び支持体付着プリント回路基板の製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
JP6691031B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
US11404362B2 (en) | Wiring substrate and semiconductor device | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
KR101730468B1 (ko) | 범프가 포함된 인쇄회로기판 및 그 제조방법 | |
JP5511922B2 (ja) | 配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140710 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5580374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |