JP5574460B2 - Image display device and display image inspection method - Google Patents
Image display device and display image inspection method Download PDFInfo
- Publication number
- JP5574460B2 JP5574460B2 JP2012556717A JP2012556717A JP5574460B2 JP 5574460 B2 JP5574460 B2 JP 5574460B2 JP 2012556717 A JP2012556717 A JP 2012556717A JP 2012556717 A JP2012556717 A JP 2012556717A JP 5574460 B2 JP5574460 B2 JP 5574460B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- region
- signal
- display element
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000007689 inspection Methods 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims description 326
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 101100519293 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pdx-1 gene Proteins 0.000 description 38
- 238000012545 processing Methods 0.000 description 23
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 101150050307 PDX2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003902 lesion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、医療用画像等の高画質・高精細な画像を表示する画像表示装置及び表示画像検査方法に関する。 The present invention relates to an image display device and a display image inspection method for displaying high-quality and high-definition images such as medical images.
医療機関でＸ線写真の画像を表示する場合など、患者の病巣などを識別するに当たり、微妙な輝度の違いを表示させて、読み取る必要がある。このため、医療用の画像表示装置においては、優れたグレースケール再現性が要求されている。医用画像と通信の標準規格としてＤＩＣＯＭ（Ｄｉｇｔａｌ Ｉｍａｇｉｎｇ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎ Ｍｅｄｉｃｉｎｅ）が定められている。病院内外で異なる製造業者の、異なる種類のデジタル画像機器を、ネットワークや、画像記録媒体を介して相互に接続して、医用画像情報のやり取りや、データ伝送を可能とすることを目的としている。すなわち、ＤＩＣＯＭ規格に沿った表示装置では、どの装置で見ても医用画像の整合性を取ることが可能となる。 When a patient's lesion or the like is identified, such as when displaying an X-ray image in a medical institution, it is necessary to display and read a subtle difference in luminance. For this reason, excellent gray scale reproducibility is required in medical image display devices. DICOM (Digital Imaging and Communication in Medicine) is defined as a standard for medical images and communication. It is an object to enable exchange of medical image information and data transmission by connecting different types of digital image devices of different manufacturers inside and outside the hospital via a network or an image recording medium. That is, in a display device that complies with the DICOM standard, it is possible to maintain the consistency of medical images when viewed with any device.
ＤＩＣＯＭ規格では、表示装置のグレースケール再現性について定められており、グレースケール画像の表示のための標準表示関数が明記されている。人間の目は、画像の明るい領域よりも、暗い領域において相対的に高い感度を示す特性を持つため、この標準表示関数は非線形となる。そこで、ＤＩＣＯＭでは、平均的な観察者が識別可能な最小の輝度差を表すＪＮＤ（Ｊｕｓｔ Ｎｏｔｉｃｅａｂｌｅ Ｄｉｆｆｅｒｅｎｃｅ、最小弁別閥と呼ばれている）インデックスと輝度値との関係を測定し、この標準表示関数をグレースケール標準表示関数として定めている。このため、医用画像表示装置では、表示できる黒表示時の輝度値（黒輝度）と白表示時の輝度値（白輝度）とから、このグレースケール標準表示関数を求め、ＤＩＣＯＭに対応したグレースケール再現性を実現している。このＤＩＣＯＭに対応した表示装置として、ＪＮＤや、ＤＩＣＯＭガンマ特性に応じてＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を求める技術が提案されている（例えば、特許文献1参照）。 The DICOM standard defines the gray scale reproducibility of the display device, and specifies a standard display function for displaying a gray scale image. Since the human eye has a characteristic of relatively higher sensitivity in a dark area than in a bright area of an image, this standard display function is non-linear. Therefore, DICOM measures the relationship between the JND (Just Notifiable Difference) index representing the minimum luminance difference that can be identified by the average observer and the luminance value, and this standard display function. Are defined as gray scale standard display functions. Therefore, in the medical image display device, the gray scale standard display function is obtained from the luminance value at the time of black display (black luminance) and the luminance value at the time of white display (white luminance), and the gray scale corresponding to DICOM is obtained. Reproducibility is realized. As a display device compatible with DICOM, a technique for obtaining a LUT (Look Up Table) according to JND or DICOM gamma characteristics has been proposed (see, for example, Patent Document 1).
図５は、上述したＤＩＣＯＭ規格に合致したグレースケール再現性を実現する画像表示装置の構成を示すブロック図である。この図５に示す画像表示装置１Ａは、アクティブマトリクス駆動型の液晶表示装置であり、この画像表示装置１Ａは、映像信号処理部１１と、制御部１２と、テスト信号生成部１３と、駆動部１５と、テスト領域駆動部１６と、バックライト駆動部１７と、表示部２１Ａと、を有して構成される。
FIG. 5 is a block diagram showing a configuration of an image display device that realizes gray scale reproducibility that conforms to the above-mentioned DICOM standard. The
図５に示す画像表示装置１Ａにおいて、映像信号処理部１１は、外部接続された映像信号発生装置等（図示せず）から映像信号が供給され、この供給された映像信号に対して必要な信号処理を施し、表示部２１Ａに出力する。また、この映像信号処理部１１では、ＤＩＣＯＭガンマ特性に従って、供給された映像信号のビデオレベルを変換する。また、表示部２１Ａは、通常の画像信号（画質検査用のテスト信号と対比する意味での画像信号）を表示する表示素子領域２２Ａと、後述する画質管理用のテスト信号を表示するテスト領域２３Ｂと、バックライト２４と、テスト領域２３Ｂの前面に設けられるセンサ部２５とを有している。表示部２１Ａ内の表示素子領域２２Ａ及びテスト領域２３Ｂ内の素子（画素）は、後述する駆動部１５及びテスト領域駆動部１６により表示駆動される。
In the
上記テスト領域２３Ｂは、表示素子領域２２Ａの外側に格子（マトリクス）状に配置される所定個数の素子（画素）で形成される領域であり、このテスト領域２３Ｂ内の画素にテスト信号が表示される。センサ部２５は、テスト領域２３Ｂの前面に設けられるフロントセンサであり、このセンサ部２５によりテスト領域２３Ｂ内に表示されるテスト信号の画像を検出し、その検出信号を制御部１２に出力する。なお、テスト領域２３Ｂとセンサ部２５とは、表示素子領域２２Ａの外枠内に隠されるようにして配置され、表示画面の前面側（ユーザ側）からは見えないようにして配置されている。
The
テスト領域２３Ｂに表示されるテスト信号は、テスト信号生成部１３により生成される信号であり、例えば、全白信号や、中間階調信号（グレースケール信号）等である。このテスト信号をテスト領域２３Ｂに表示し、このテスト領域２３Ｂに表示された画像をセンサ部２５により検出することにより、供給される映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されているか否かを検出する。このセンサ部２５で検出された信号は制御部１２に向けて出力される。
The test signal displayed in the
制御部１２は、センサ部２５からテスト領域２３Ｂの画像の検出信号が供給され、この検出信号を基に、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１における変換動作を制御する。
これにより、画像表示装置１Ａは、表示部２１Ａに画像を表示する際に、ＤＩＣＯＭ規格に合致したグレースケールの再現性を確保することができる。また、画像表示装置１Ａは、バックライト２４における輝度の経年変化を補正することができる。The
Thereby, the
図６は、表示素子領域２２Ａとテスト領域２３Ｂの構成について示す図である。この図６に示すように、テスト領域２３Ｂは、通常の画像信号を表示する表示素子領域２２Ａの外側（この例では最上部）に、この表示素子領域２２Ａに隣接するようにして設けられている。この図に示すように、表示素子領域２２Ａは、行方向にｎ個、列方向にｍ個の素子（以下「画素」とも呼ぶ）を格子（マトリクス）状に配置して構成される。より具体的には、スイッチング素子（ＴＦＴ）のゲートに接続されるゲート制御線ＧＬ１〜ＧＬｎと、このゲート制御線ＧＬ１〜ＧＬｎに交差するように列方向に配列されたソース線（信号線）ＳＬ１〜ＳＬｍと、のそれぞれの交点にｎ×ｍ個の画素ＰＤ（及びスイッチング素子（ＴＦＴ））が配置される。この表示素子領域２２Ａ内の各画素ＰＤは、ゲート制御線ＧＬ１〜ＧＬｎと、ソース線ＳＬ１〜ＳＬｍを通して、駆動部１５により駆動される。この駆動部１５には、ゲート駆動回路１５Ａと、ソース駆動回路１５Ｂとが含まれる。
FIG. 6 is a diagram showing the configuration of the
ゲート駆動回路１５Ａは、ゲート制御線ＧＬ１〜ＧＬｎにゲート制御信号（ゲート線選択信号）を出力する回路である。また、ソース駆動回路１５Ｂは、ソース線（信号線）ＳＬ１〜ＳＬｍに画像の表示信号（通常の画像信号或いはテスト信号）を出力する回路である。このゲート駆動回路１５Ａとソース駆動回路１５Ｂにより、ゲート制御線ＧＬ１〜ＧＬｎとソース線ＳＬ１〜ＳＬｍとの各交点に配されたスイッチング素子（ＴＦＴ）を選択し、この選択したスイッチング素子（ＴＦＴ）に繋がる画素ＰＤに画像の表示信号を供給する。
The
また、テスト領域２３Ｂは４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４で構成されている。より具体的には、ゲート制御線ＧＬｘ１及びＧＬｘ２と、ソース線ＳＬｒ及びＳＬｒ＋１とのそれぞれの交点に、スイッチング素子（ＴＦＴ）及び画素ＰＤｔ１〜ＰＤｔ４とが配置されている。そして、テスト領域駆動部１６は、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するための駆動回路であり、このテスト領域駆動部１６内のテスト領域ゲート駆動回路１６Ａによりゲート制御線ＧＬｘ１及びＧＬｘ２に出力されるゲート制御信号が生成される。このテスト領域２３Ｂとテスト領域駆動部１６の構成により、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４に対して、テスト領域駆動部１６からゲート制御線ＧＬｘ１及びＧＬｘ２を通してゲート制御信号が送られ、また、ソース駆動回路１５Ｂからソース線ＳＬｒ及びＳＬｒ＋１を通してテスト信号が送られる。
The
以上説明したように、画像表示装置１Ａにおいては、テスト領域２３Ｂを設けるとともに、このテスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４に表示される画像をセンサ部２５により検出する。制御部１２は、センサ部２５からテスト領域２３Ｂの画像の検出信号が供給され、この検出信号を基に、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１における変換動作を制御する。
As described above, in the
しかしながら、画像表示装置１Ａにおいては、表示素子領域２２Ａを駆動する駆動部１５に加えて、さらにテスト領域２３Ｂを駆動するためのテスト領域駆動部１６を追加する必要がある。すなわち、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するためのテスト領域ゲート駆動回路１６Ａ等が必要になる。さらには、テスト領域２３Ｂ内のスイッチング素子（ＴＦＴ）を駆動するためのゲート制御線ＧＬｘ１及びＧＬｘ２（テスト領域駆動部１６からテスト領域２３Ｂに至るまでの信号線）を表示部２１（より正確には液晶パネル上）に追加する必要がある。このため、画像表示装置１Ａにおける回路構成が複雑化し、また、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するための制御が複雑化する。このため、画像表示装置１Ａの製造コストが上昇するという問題があった。
However, in the
このように、解決する課題は、表示素子領域の外側に表示画像検査用のテスト領域を配置する際に、このテスト領域内の画素を駆動するための専用の駆動部を不要とし、画像表示装置における回路構成を簡略化することができるとともに、テスト領域にテスト信号を表示する際の制御を簡略化できる、画像表示装置、及び表示画像検査方法を提供することにある。 Thus, the problem to be solved is that when a test region for display image inspection is arranged outside the display element region, a dedicated drive unit for driving the pixels in the test region is unnecessary, and the image display device It is possible to provide an image display apparatus and a display image inspection method capable of simplifying the circuit configuration of the apparatus and simplifying control when displaying a test signal in a test area.
本発明の画像表示装置は、格子状に配置された複数の素子によって画像を表示する表示素子領域と、前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成するテスト信号生成部と、前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える信号切替部と、前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、を備え、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給され、前記テスト領域の素子は、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用することを特徴とする。 The image display device of the present invention, a display element area for displaying a plurality of elements thus images arranged in a grid, from the display element area outside the display device region, wherein the display elements arranged in the grid pattern A test area having a predetermined number of elements arranged side by side along one arrangement direction of elements in the area, and a test for generating a test signal for displaying an image in the test area in order to manage the image quality of the displayed image A signal generation unit, a signal switching unit that switches between the test signal and an image signal for displaying an image in the display element region, and an element in the display element region that is supplied with the same control signal as an element in the test region , and a control unit for controlling the signal switching unit to supply the test signal, the element of the test area, the display element is provided side by side with the test area The display element region, which is supplied in parallel with the test region, is supplied from a first drive unit that drives the test region and the display element region together with the control signal supplied to the elements in the region The same test signal as the test signal supplied to the element is supplied from a second driving unit that drives both the test area and the display element area, and the elements in the test area are arranged in the lattice shape. A gate control line for supplying a gate control signal for controlling the gates of the elements along one arrangement direction of the elements in the display element region, and a test signal orthogonal to the gate control lines and displayed on the elements are supplied. The source line is shared with the element in the display element region to which the same control signal and the same test signal are supplied .
本発明の画像表示装置においては、画像を表示する複数の素子が格子状に配列された表示素子領域の外側に、この表示素子領域の一の方向に沿って並べて設けられる所定数の素子を備えるテスト領域を設ける。このテスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給される制御信号と同じ制御信号を供給し、また、テスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給されるテスト信号と同じテスト信号を供給する。
これにより、表示素子領域の外側に表示画像の検査用のテスト領域を配置する際に、このテスト領域の素子を駆動するための専用の駆動部を省略することができ、回路構成を簡略化することができる。また、テスト領域にテスト信号を表示する際の制御を簡略化できる。In the image display device of the present invention, a predetermined number of elements are provided outside the display element region in which a plurality of elements for displaying an image are arranged in a lattice pattern along one direction of the display element region. A test area is provided. The same control signal as the control signal supplied to the elements in the display element area provided in parallel with the test area is supplied to the elements in the test area, and the elements in the test area are aligned with the test area. The same test signal as the test signal supplied to the element in the provided display element region is supplied.
Thus, when a test area for inspecting a display image is arranged outside the display element area, a dedicated drive unit for driving elements in the test area can be omitted, and the circuit configuration is simplified. be able to. Further, it is possible to simplify the control when displaying the test signal in the test area.
以下、本発明の実施の形態を、添付図面を参照して説明する。
図１は、本発明の実施形態に係わる画像表示装置の構成を示すブロック図である。図１に示す画像表示装置１は、上述したＤＩＣＯＭ規格に合致したグレースケール再現性を実現するアクティブマトリクス駆動型の液晶表示装置である。図１に示すように、画像表示装置１は、映像信号処理部１１と、制御部１２と、テスト信号生成部１３と、信号切替部１４と、駆動部１５と、バックライト駆動部１７と、表示部２１と、を有して構成される。この表示部２１は、液晶表示パネルであり、通常の画像信号（画質検査用のテスト信号と対比する意味での画像信号）を表示する表示素子領域２２と、テスト信号を表示するテスト領域２３と、バックライト２４と、センサ部２５と、を有している。Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a block diagram showing a configuration of an image display apparatus according to an embodiment of the present invention. An
なお、図１に示す画像表示装置１は、図５に示す画像表示装置１Ａと比較して、図１に示す信号切替部１４が新たに追加され、また、図５に示すテスト領域駆動部１６を削除した点が異なる。また、図１に示すテスト領域２３内の画素の駆動方法が、図５に示すテスト領域２３Ｂ内の画素の駆動方法と異なる。他の構成については、図１に示す画像表示装置１と図５に示す画像表示装置１Ａとは同様な構成のものであり、このため、同一の構成部分には同一の符号を付している。
In addition, the
図１に示す画像表示装置１において、映像信号処理部１１は、外部接続された映像信号発生装置等（図示せず）から映像信号が供給され、この供給された映像信号に対して必要な信号処理（例えば、データフォーマット変換や、色変換等）を施す。また、この映像信号処理部１１は、ＤＩＣＯＭガンマ特性に従って、供給された映像信号のビデオレベルを変換して駆動部１５に出力する。この映像信号処理部１１は、供給された映像信号による入力画像のデータをＤＩＣＯＭガンマ特性に準じて変換させる元データとして、ＤＩＣＯＭガンマ特性に準じた出力輝度値と、入力画像の入力輝度値とを対応付けたＬＵＴ（ルックアップテーブル）１１Ａを有しており、このＬＵＴ（ルックアップテーブル）１１Ａを参照して、供給された映像信号のビデオレベルを変換する。
In the
制御部１２は、画像表示装置１内の各処理部を統括して制御し、画像表示装置１に必要とされる処理機能を実現する。テスト信号生成部１３は、制御部１２により制御され、テスト領域２３に画像表示させるテスト信号（例えば、グレースケール信号等）を生成する。信号切替部１４は、供給される映像信号とテスト信号とのいずれかの信号を選択し、この選択した信号を駆動部１５に出力する。この信号切替部１４は、表示部２１内の表示素子領域２２に通常の画像信号を表示するタイミングにおいては映像信号を選択し、表示部２１内のテスト領域２３にテスト信号を表示するタイミングにおいてはテスト信号を選択して駆動部１５に出力する。駆動部１５は、ゲート駆動回路１５Ａと、ソース駆動回路１５Ｂを有しており、ゲート駆動回路１５Ａにより、表示素子領域２２及びテスト領域２３内の画素に対してゲート制御信号を出力し、ソース駆動回路１５Ｂにより、表示素子領域２２及びテスト領域２３内の画素に対してソース信号（画素に表示する信号）を出力する。
The
表示部２１は、通常の画像信号を表示する表示素子領域２２と、画質検査用のテスト信号を表示するテスト領域２３と、バックライト２４と、フロントセンサとなるセンサ部２５とを有している。表示素子領域２２は、図２に示すように、ｎ×ｍ個の画素が格子（マトリクス）状に配列されて構成される画素領域であり、通常の画像信号が表示される画素領域である。なお、より正確には、後述するように一部の画素にテスト信号が表示される。
The
テスト領域２３は、表示素子領域２２の外側に、一の方向（例えば、図２に示すＸ（行）方向）に沿って格子状に配置される所定個数（例えば、４個や、１６個等）の素子で形成される画素領域であり、このテスト領域２３内の画素にはテスト信号が表示される。また、センサ部２５がテスト領域２３の前面に設けられ、このセンサ部２５によりテスト領域２３内に表示される画像（テスト信号に対応する画像）を検出し、センサ部２５は、この検出信号を制御部１２に出力する。
A predetermined number (for example, four, sixteen, etc.) of
なお、テスト領域２３内の画素（より正確には表示素子領域２２内の一部の画素を含む）とセンサ部２５とは、表示素子領域２２の外周部を覆うように設けられた筐体の外枠の内部に配置されている。それゆえ、テスト領域２３内の画素と表示素子領域２２内の一部の画素とセンサ部２５とは、表示部２１の正面、すなわち表示画面が表示されている側に位置するユーザ側からは見えないように隠されている。バックライト２４は、制御部１２により制御されるバックライト駆動部１７により駆動され、このバックライト駆動部１７は、制御部１２の指示に応じた輝度で発光するようにバックライト２４を駆動する。
It should be noted that the pixels in the test area 23 (more precisely, some pixels in the
上記構成において、制御部１２は、テスト信号生成部１３に制御指令を送り、このテスト信号生成部１３によりテスト信号を生成させる。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、このテスト信号をテスト領域２３に画像として表示させる際には、１画面分（１フレーム）の画像を表示する走査期間中において、このテスト領域２３にテスト信号を表示するタイミングに合わせて、信号切替部１４が、テスト信号生成部１３により生成されたテスト信号を選択する。信号切替部１４は、この選択したテスト信号を駆動部１５に出力し、駆動部１５は、このテスト信号をテスト領域２３に表示する。
In the above configuration, the
センサ部２５は、テスト領域２３に表示されたテスト信号の画像（例えば、グレースケール画像の輝度）を検出し、センサ部２５は、この画像の検出信号を制御部１２に出力する。制御部１２は、センサ部２５からテスト領域２３に表示された画像の検出信号が供給され、この検出信号を基に、表示部２１に表示された映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されているか否かを判定する。そして、その映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されていない場合は、映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、すなわちグレースケール再現性が確保されるようにＬＵＴ１１Ａに保持されるテーブル値を補正する。これにより、画像表示装置１は、ＤＩＣＯＭ規格に合致したグレースケール再現性が確保されるように、映像信号処理部１１の動作を制御することができる。また、画像表示装置１は、センサ部２５から供給された検出信号を基に、バックライト２４における輝度の経年変化についても補正することができる。
The
なお、画像表示装置１は、ＣＰＵ、ＲＯＭ、ＲＡＭ、タイマ、及びカウンタ等を有するマイクロコントローラやマイクロコンピュータ等を有しており、この画像表示装置１において行われる処理の過程は、プログラムの形式でＲＯＭ等に記憶されており、このプログラムをＣＰＵが読み出して実行することによって、画像表示装置１に必要な処理機能が実現される。すなわち、映像信号処理部１１、制御部１２、テスト信号生成部１３、信号切替部１４、駆動部１５、バックライト駆動部１７、及び表示部２１等において行われる各処理の全部または１部の処理は、ＣＰＵがＲＯＭ等から上記プログラムを読み出して、情報の加工、演算処理を実行することにより、実現されるものである。
The
また、図２は、表示素子領域とテスト領域の構成を示す図である。この図２に示すように、テスト領域２３は、通常の画像信号を表示する表示素子領域２２の最上部側（Ｙ方向側）に付加された形状で形成される。表示素子領域２２は、行方向にｎ個、列方向にｍ個の画素ＰＤ（合計ｎ×ｍ個の画素ＰＤ）を格子状に配置して形成される。すなわち、表示素子領域２２は、ゲート制御線ＧＬ１〜ＧＬｎと、このゲート制御線ＧＬ１〜ＧＬｎに交差するように列方向に配列されたソース線（信号線）ＳＬ１〜ＳＬｍとのそれぞれの交点に画素ＰＤを配置して形成される。
FIG. 2 is a diagram showing the configuration of the display element region and the test region. As shown in FIG. 2, the
ゲート駆動回路１５Ａは、ゲート制御線ＧＬ１〜ＧＬｎにゲート制御信号（ゲート選択信号）を出力する回路である。また、ソース駆動回路１５Ｂは、ソース線ＳＬ１〜ＳＬｍに画像の表示信号（通常の画像信号或いはテスト信号）を出力する回路である。このゲート駆動回路１５Ａとソース駆動回路１５Ｂとにより、ゲート制御線ＧＬ１〜ＧＬｎとソース線ＳＬ１〜ＳＬｍの各交点に配されたスイッチング素子（ＴＦＴ）を選択し、この選択したスイッチング素子（ＴＦＴ）に繋がる画素ＰＤに画像の表示信号（通常の画像信号或いはテスト信号）を供給する。
The
また、テスト領域２３は、４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を格子状に配列して構成されている。このテスト領域２３内において、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、表示素子領域２２内のゲート制御線ＧＬ１に接続されている。すなわち、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のゲート制御線は、テスト領域２３に隣接する画素ＰＤｘ１、ＰＤｘ２のゲート制御線ＧＬ１に共通接続されている。
The
また、同じ列（Ｙ方向）に並ぶ２つの画素ＰＤｔ１及びＰＤｔ２のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｒに接続されている。すなわち、２つの画素ＰＤｔ１及びＰＤｔ２のソース線は、テスト領域２３に隣接する表示素子領域２２内の画素ＰＤｘ１のソース線に共通接続されている。また、同じ列（Ｙ方向）に並ぶ２つの画素ＰＤｔ３及びＰＤｔ４のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｒ＋１に接続される。すなわち、画素ＰＤｔ３及びＰＤｔ４のソース線は、テスト領域２３に隣接する表示素子領域２２内の画素ＰＤｘ２のソース線に共通接続されている。
The source lines of the two pixels PDt1 and PDt2 arranged in the same column (Y direction) are connected in common and also connected to the source line SLr in the
従って、テスト領域２３内の同じ列（Ｙ方向）に並ぶ画素ＰＤｔ１及びＰＤｔ２と、この画素ＰＤｔ１及びＰＤｔ２と同じ列（Ｙ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ１とは、同じゲート制御線ＧＬ１からの信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｒにより画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３内の画素ＰＤｔ１及びＰＤｔ２には、表示素子領域２２内の画素ＰＤｘ１と同じテスト信号が表示される。
Accordingly, the pixels PDt1 and PDt2 arranged in the same column (Y direction) in the
同様にして、テスト領域２３内の同じ列（Ｙ方向）に並ぶ画素ＰＤｔ３及びＰＤｔ４と、この画素ＰＤｔ３及びＰＤｔ４と同じ列に並ぶ表示素子領域２２内の画素ＰＤｘ２とは、同じゲート制御線ＧＬ１からの信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｒ＋１により画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３内の画素ＰＤｔ３及びＰＤｔ４には、表示素子領域２２内の画素ＰＤｘ２と同じテスト信号が表示される。
Similarly, the pixels PDt3 and PDt4 arranged in the same column (Y direction) in the
従って、テスト信号生成部１３により生成されたテスト信号をテスト領域２３に画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間中において、表示素子領域２２内の画素ＰＤｘ１及びＰＤｘ２のそれぞれが選択されるタイミングにおいて、当該画素ＰＤｘ１及びＰＤｘ２にテスト信号を画像として表示させることにより、テスト領域２３内の画素に同じテスト信号を画像として表示させることができる。すなわち、表示素子領域２２内の最上部の２つの画素ＰＤｘ１、ＰＤｘ２を利用して、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示することができる。
Accordingly, when the test signal generated by the test
これにより、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）が不要になり、回路構成を簡略化できる。また、画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動する信号線（ゲート制御線及びソース線）を、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２の信号線と共用化でき、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４に接続される信号配線を簡略化できるとともに、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示させる際の制御が簡単になる。
This eliminates the need for a dedicated drive unit (for example, the test
なお、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２と、センサ部２５とは、表示素子領域２２の外周部を覆うように設けられた筐体の内部（以下「表示素子領域２２の外枠内」という。）に配置されており、表示画面の前面側（ユーザ）からは隠されて見えないようにして配置されている。すなわち、図２に示す態様では、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２との合計６個の画素が見えないように隠される。また、図２に示す態様では、テスト領域２３内に配置される画素が４つの場合を示しているが、より多数の画素を配置することができる。例えば、後述する図３に示すように１６個の画素を格子状に配置することができ、また、例えば、１６×１６個の画素を格子状に配置することもできる。
The pixels PDt1, PDt2, PDt3, and PDt4 in the
また、図３は、テスト領域及び表示素子領域におけるテスト信号の表示態様を示す図である。図３（Ａ）に示すように、テスト信号をテスト領域２３に画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間Ｔ（垂直同期信号により規定される走査期間）おいて、前述の表示素子領域２２内の画素（テスト信号の表示に利用される画素）のそれぞれの画素が選択されるタイミングにおいて、テスト領域２３にテスト信号の画像を表示させる。
FIG. 3 is a diagram showing a display mode of test signals in the test area and the display element area. As shown in FIG. 3A, when a test signal is displayed as an image in the
また、図３（Ｂ）は、図３（Ａ）に示すテスト領域２３の部分を拡大して示した図である。但し、この図３（Ｂ）では、テスト領域２３内に４×４個の画素（合計１６個の画素）を格子状に配置した例を示している。この図３（Ｂ）に示すように、テスト信号の表示に使用される表示素子領域２２内の画素（破線ａで囲まれる画素）のそれぞれが選択されるタイミングにおいて、当該表示素子領域２２内の画素にテスト信号を表示（破線ａ内の左側の素子から順番にテスト信号を表示）することにより、これに合わせて、テスト領域２３内の１６個の画素にテスト信号を表示（左側の列から４個ずつ順番にテスト信号を表示）することができる。
なお、前述したように、テスト領域２３内の画素と、表示素子領域２２内の画素（破線ａで囲まれる画素）とは、表示素子領域２２の外枠内に隠れるようにして配置されており、図３に示す例では、合計２０個の画素とセンサ部２５とが外枠内に隠される。FIG. 3B is an enlarged view of a portion of the
As described above, the pixels in the
また、図４は、テスト領域の他の実施態様を示す図である。前述した図２に示す例では、表示素子領域２２の最上部側（Ｙ方向側）にテスト領域２３を配置する例を示したが、図４に示すように、表示素子領域２２の最端部側（Ｘ方向側）にテスト領域２３Ａを配置することもできる。
FIG. 4 is a diagram showing another embodiment of the test area. In the example shown in FIG. 2 described above, the example in which the
この図４に示すように、テスト領域２３Ａは、通常の画像信号を表示する表示素子領域２２の最端部側（Ｘ方向側）に付加された形状で形成される。このテスト領域２３Ａは、４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を格子状に配列して構成されている。このテスト領域２３内において、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｍに接続される。そして、同じ行（Ｘ方向）に並ぶ２つの画素ＰＤｔ１及びＰＤｔ２のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、表示素子領域２２内のゲート制御線ＧＬｒに接続される。また、同じ行（Ｘ方向）に並ぶ２つの画素ＰＤｔ３及びＰＤｔ４のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、ゲート制御線ＧＬｒ＋１に接続される。
As shown in FIG. 4, the
従って、テスト領域２３Ａ内の同じ行（Ｘ方向）に並ぶ画素ＰＤｔ１及びＰＤｔ２と、同じ行（Ｘ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ１とは、同じゲート制御線ＧＬｒでスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｍにより画像の表示信号（ここではテスト信号）が与えられる。すなわち、テスト領域２３Ａ内の画素ＰＤｔ１及びＰＤｔ２には、表示素子領域２２内の画素ＰＤｘ１が駆動されるタイミングにおいて、この画素ＰＤｘ１と同じテスト信号が表示される。
Accordingly, the pixels PDt1 and PDt2 arranged in the same row (X direction) in the
同様にして、テスト領域２３Ａ内の同じ行（Ｘ方向）に並ぶ画素ＰＤｔ３及びＰＤｔ４と、同じ行（Ｘ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ２とは、同じゲート制御線ＧＬｒ＋１により供給される制御信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｍにより画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３Ａ内の画素ＰＤｔ３及びＰＤｔ４には、表示素子領域２２内の画素ＰＤｘ２が駆動されるタイミングにおいて、この画素ＰＤｘ２と同じテスト信号が表示される。
Similarly, the pixels PDt3 and PDt4 arranged in the same row (X direction) in the
従って、テスト信号をテスト領域２３Ａに画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間中において、表示素子領域２２内の画素ＰＤｘ１及びＰＤｘ２のそれぞれが選択されるタイミングにおいて、当該画素ＰＤｘ１及びＰＤｘ２にテスト信号の画像を表示させることにより、テスト領域２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４についても同じテスト信号の画像を表示させることができる。
Accordingly, when the test signal is displayed as an image in the
なお、テスト領域２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２と、センサ部２５とは、表示素子領域２２の外枠内に配置されており、表示素子領域２２の前面側（ユーザ）からは隠れて見えないようにされている。
Note that the pixels PDt1, PDt2, PDt3, and PDt4 in the
以上説明したように、上記実施形態の画像表示装置１においては、表示素子領域２２の外側に表示画像の画質を検査するためのテスト領域２３または２３Ａを配置する際に、このテスト領域内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動するための専用の駆動回路（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の画素（テスト領域２３に隣接し、テスト信号の表示に利用される画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線およびソース線）を用いることができるため、テスト領域２３内の画素に接続される信号配線を簡略化できる。また、テスト領域２３及び２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示させる際の制御を簡略化できる。
As described above, in the
なお、ここで、本発明と上述した実施形態との対応関係について補足して説明しておく。上記実施形態において、本発明における画像表示装置は、画像表示装置１が対応する。また、本発明における表示素子領域は、表示部２１内の表示素子領域２２が対応する。また、本発明におけるテスト領域は、表示部２１内のテスト領域２３及びテスト領域２３Ａが対応する。また、本発明における第１の駆動部は、駆動部１５内のゲート駆動回路１５Ａが対応し、本発明における第２の駆動部は、ソース駆動回路１５Ｂが対応する。
Here, the correspondence between the present invention and the above-described embodiment will be supplementarily described. In the above embodiment, the image display device according to the present invention corresponds to the
また、本発明におけるテスト信号生成部は、テスト信号生成部１３が対応し、本発明における信号切替部は、信号切替部１４が対応し、また、本発明における制御部は、制御部１２が対応する。また、本発明における表示素子領域内の画像を表示する素子は、表示素子領域２２内の画素（画素ＰＤ、画素ＰＤｘ１、ＰＤｘ２）が対応し、本発明におけるテスト領域の素子は、テスト領域２３及び２３Ａ内の画素（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）が対応する。また、本発明における表示素子領域の素子は、表示素子領域２２内の画素（画素ＰＤ、ＰＤｘ１、ＰＤｘ２）が対応する。
Further, the test signal generation unit in the present invention corresponds to the test
（１）そして、上記実施形態において、本発明の画像表示装置１は、格子状に配置された複数の素子に画像を表示する表示素子領域２２と、表示素子領域２２外に表示素子領域２２から、上記格子状に配列された表示素子領域２２の素子の一の配列方向（例えば、図２に示すＸ方向）に沿って並べて設けられる所定数の素子を備えるテスト領域２３と、を備え、テスト領域２３の素子（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）には、テスト領域２３と並べて設けられている上記表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に供給される制御信号と同じ制御信号（ゲート制御信号）が、テスト領域２３と表示素子領域２２とをともに駆動する第１の駆動部（ゲート駆動回路１５Ａ）から供給され、テスト領域２３と並べて設けられている上記表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に供給されるテスト信号と同じテスト信号が、テスト領域２３と表示素子領域２２とをともに駆動する第２の駆動部（ソース駆動回路１５Ｂ）から供給される。
(1) In the above embodiment, the
このような構成の画像表示装置１においては、表示素子領域２２の外側に一の配列方向（例えば、図２に示すＸ方向）に沿って所定数の素子（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）が配列されるテスト領域２３を設ける。そして、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）には、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）と並べて設けられている表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）に供給される制御信号と同じ制御信号（ゲート信号）を供給し、また、同じ表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）に供給されるテスト信号（画素ＰＤｘ１、ＰＤｘの表示信号としてテスト信号を与える場合の当該テスト信号）と同じテスト信号を供給する。
In the
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３を配置する際に、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線および信号線ソース線）を用いることができるため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
As a result, when the
（２）また、上記実施形態において、本発明の画像表示装置１は、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号を生成するテスト信号生成部１３と、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号と、表示素子領域２２に表示する画像信号とを切り替える信号切替部１４と、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）と同じ制御信号（ゲート信号）が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に、テスト信号を供給するように信号切替部１４を制御する制御部１２と、を備える。
(2) In the above embodiment, the
このような構成の画像表示装置１においては、テスト信号生成部１３により、テスト領域２３に表示するテスト信号を生成する。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、制御部１２は、１画面表示（１フレームの画面表示）の走査期間中に、表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）が選択されるタイミングにおいて、当該表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）にテスト信号を表示させるように信号切替部１４を制御する。
In the
これにより、表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）にテスト信号を表示させることにより、同時にテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示させることができる。
Thereby, by displaying the test signal on the elements (pixels PDx1 and PDx2) in the
（３）また、上記実施形態において、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）は、格子状に配列された表示素子領域２２の素子の一の配列方向（例えば、図２に示すＸ方向）に沿って素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート（スイッチング素子（ＴＦＴ））を制御するゲート制御信号を供給するゲート制御線と、このゲート制御線と直交し、素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号を供給するソース線とを、同じ制御信号と同じテスト信号が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）と共用する。
(3) In the above embodiment, the elements in the test area 23 (pixels PDt1 to PDt4) are arranged in one direction of the elements in the
このような構成の画像表示装置１においては、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）は、ゲート制御信号を供給するゲート制御線と、テスト信号を供給するソース線とを、同じゲート制御信号と同じテスト信号が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）と共用する。
これにより、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線およびソース線）を用いることができる。このため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）への信号線の配線を簡略化できる。In the
Accordingly, signal lines (gates for driving elements (pixels PDx1, PDx2) in the
（４）また、上記実施形態において、上記テスト信号は、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示する輝度を切り替える信号である。
これにより、テスト信号を、全白信号や、グレースケール信号等の輝度を切り替える信号とし、このテスト信号により表示される画像をセンサ部２５により検出することにより、制御部１２は、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１を制御することができる。このため、画像表示装置１は、供給される映像信号を表示部に表示する際に、ＤＩＣＯＭ規格に合致したグレースケール再現性を確保することができる。(4) In the above embodiment, the test signal is a signal for switching the luminance displayed on the elements (pixels PDt1 to PDt4) in the
As a result, the test signal is a signal for switching the luminance such as an all white signal or a gray scale signal, and the image displayed by the test signal is detected by the
（５）また、上記実施形態において、テスト領域２３は、表示素子領域２２に隣接するように配置されるとともに表示素子領域２２の行方向（図２に示すＸ方向）に沿って所定数の素子（画素ＰＤｔ１〜ＰＤｔ４）が格子状に並べて設けられ、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート制御線は、表示素子領域２２内の素子であってテスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接する素子（画素ＰＤｘ１、ＰＤｘ２）のゲート制御線に接続され、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）のソース線は、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接するとともに同じ列に並べて配置されている表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）のソース線に接続される。
(5) In the above embodiment, the
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３を行方向（図２に示すＸ方向）に並べて配置する際に、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線をソース線）を用いることができるため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
Thus, when the
（６）また、上記実施形態において、テスト領域２３Ａは、表示素子領域２２に隣接するように配置されるとともに表示素子領域２２の列方向（図４に示すＹ方向）に沿って所定数の素子（画素ＰＤｔ１〜ＰＤｔ４）が格子状に並べて設けられ、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート制御線は、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接するとともにテスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）と同じ行に並べて配置されている表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）のゲート制御線に接続され、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）のソース線は、表示素子領域２２内の素子であってテスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接する素子（画素ＰＤｘ１、ＰＤｘ２）のソース線に接続される。
(6) In the above embodiment, the
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３Ａを列方向（図４に示すＹ方向）に並べて配置する際に、このテスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線をソース線）を用いることができるため、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
Thus, when the
以上、本発明の実施の形態について説明したが、本発明の画像表示装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although the embodiment of the present invention has been described above, the image display apparatus of the present invention is not limited to the above illustrated example, and various modifications can be made without departing from the gist of the present invention. Of course.
１，１Ａ…画像表示装置
１１…映像信号処理部
１１Ａ…ＬＵＴ
１２…制御部
１３…テスト信号生成部
１４…信号切替部
１５…駆動部
１５Ａ…ゲート駆動回路
１５Ｂ…ソース駆動回路
１６…テスト領域駆動部
１７…バックライト駆動部
２１，２１Ａ…表示部
２２，２２Ａ…表示素子領域
２３，２３Ａ，２３Ｂ…テスト領域
２４…バックライト
２５…センサ部
ＧＬ１〜ＧＬｎ…ゲート制御線
ＳＬ１〜ＳＬｍ…ソース線
ＰＤ，ＰＤｔ１，ＰＤｔ２，ＰＤｔ３，ＰＤｔ４，ＰＤｘ１，ＰＤｘ２…画素（素子）DESCRIPTION OF
DESCRIPTION OF
Claims (4)
前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、
前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成するテスト信号生成部と、
前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える信号切替部と、
前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、
を備え、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給され、
前記テスト領域の素子は、
前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、
前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、
前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用する
ことを特徴とする画像表示装置。 A display element area for displaying the result image into a plurality of elements arranged in a grid,
A test region comprising a predetermined number of elements arranged side by side along one array direction of the elements of the display element region arranged in a lattice form from the display element region outside the display element region;
A test signal generation unit for generating a test signal for displaying an image in the test area in order to manage image quality of the displayed image;
A signal switching unit that switches between the test signal and an image signal for displaying an image in the display element region;
A control unit that controls the signal switching unit to supply the test signal to an element in the display element region to which the same control signal as the element in the test region is supplied;
With
The elements in the test area include
The same control signal as the control signal supplied to the elements in the display element region provided side by side with the test region is supplied from a first drive unit that drives both the test region and the display element region,
The same test signal as the test signal supplied to the elements in the display element region provided side by side with the test region is supplied from a second drive unit that drives both the test region and the display element region,
The elements in the test area are
A gate control line for supplying a gate control signal for controlling a gate of the element along one arrangement direction of the elements in the display element region arranged in the lattice pattern;
A source line that is orthogonal to the gate control line and supplies a test signal to be displayed on the element;
An image display apparatus, which is shared with elements in the display element region to which the same control signal and the same test signal are supplied .
前記テスト領域の素子のゲート制御線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記テスト領域内の素子に隣接するとともに同じ列に並べて配置されている前記表示素子領域の素子のソース線に接続される
ことを特徴とする請求項１に記載の画像表示装置。 The test area is arranged adjacent to the display element area and a predetermined number of elements are arranged in a grid along the row direction of the display element area.
The gate control line of the element in the test region is
Connected to a gate control line of an element in the display element region and adjacent to the element in the test region;
The source line of the element in the test region is
The image display device according to claim 1, wherein the image display device is connected to a source line of an element in the display element region that is adjacent to the element in the test region and arranged in the same column.
前記テスト領域の素子のゲート制御線は、
前記テスト領域の素子に隣接するとともに前記テスト領域の素子と同じ行に並べて配置されている前記表示素子領域の素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のソース線に接続される
ことを特徴とする請求項１又は請求項２に記載の画像表示装置。 The test area is arranged adjacent to the display element area and a predetermined number of elements are arranged in a grid along the column direction of the display element area,
The gate control line of the element in the test region is
Connected to the gate control line of the element of the display element region adjacent to the element of the test region and arranged in the same row as the element of the test region;
The source line of the element in the test region is
The image display apparatus according to claim 1 or claim 2, characterized in that it is connected to a source line of the elements adjacent to the element of the test area a device of the display element region.
テスト領域が前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備える過程と、
前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成する過程と、
信号切替部が、前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える過程と、
前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する過程と、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給される過程と、
前記テスト領域の素子は、
前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、
前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、
前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用する過程と
を含むことを特徴とする表示画像検査方法。 A process in which the display element area to display the result image into a plurality of elements arranged in a grid,
A process in which a test region includes a predetermined number of elements provided side by side along one array direction of the elements of the display element region arranged in a lattice form from the display element region outside the display element region;
Generating a test signal for displaying an image in the test area in order to manage the image quality of the displayed image;
A process in which the signal switching unit switches between the test signal and an image signal for displaying an image on the display element region;
Controlling the signal switching unit to supply the test signal to an element in the display element region to which the same control signal as the element in the test region is supplied;
The elements in the test area include
The same control signal as the control signal supplied to the elements in the display element region provided side by side with the test region is supplied from a first drive unit that drives both the test region and the display element region,
A process in which the same test signal as the test signal supplied to the elements in the display element area provided side by side with the test area is supplied from a second drive unit that drives both the test area and the display element area When,
The elements in the test area are
A gate control line for supplying a gate control signal for controlling a gate of the element along one arrangement direction of the elements in the display element region arranged in the lattice pattern;
A source line that is orthogonal to the gate control line and supplies a test signal to be displayed on the element;
A display image inspection method, comprising: a step of sharing with the elements in the display element region to which the same control signal and the same test signal are supplied .
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2011/052900 WO2012108041A1 (en) | 2011-02-10 | 2011-02-10 | Image display device and display image inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012108041A1 JPWO2012108041A1 (en) | 2014-07-03 |
| JP5574460B2 true JP5574460B2 (en) | 2014-08-20 |
Family
ID=46638280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012556717A Expired - Fee Related JP5574460B2 (en) | 2011-02-10 | 2011-02-10 | Image display device and display image inspection method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5574460B2 (en) |
| WO (1) | WO2012108041A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164003A (en) * | 2005-12-16 | 2007-06-28 | Sony Corp | Self-luminous display device, image processing device, lighting time length control device, and program |
| JP2007226176A (en) * | 2006-02-24 | 2007-09-06 | Prime View Internatl Co Ltd | Thin-film transistor array substrate and electronic ink display device |
| JP2008026348A (en) * | 2006-07-18 | 2008-02-07 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2010141784A (en) * | 2008-12-15 | 2010-06-24 | Sony Corp | Display device, organic electroluminescence display panel, and correction value processing method |
| JP2010243644A (en) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | Display device and inspection device |
-
2011
- 2011-02-10 JP JP2012556717A patent/JP5574460B2/en not_active Expired - Fee Related
- 2011-02-10 WO PCT/JP2011/052900 patent/WO2012108041A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164003A (en) * | 2005-12-16 | 2007-06-28 | Sony Corp | Self-luminous display device, image processing device, lighting time length control device, and program |
| JP2007226176A (en) * | 2006-02-24 | 2007-09-06 | Prime View Internatl Co Ltd | Thin-film transistor array substrate and electronic ink display device |
| JP2008026348A (en) * | 2006-07-18 | 2008-02-07 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2010141784A (en) * | 2008-12-15 | 2010-06-24 | Sony Corp | Display device, organic electroluminescence display panel, and correction value processing method |
| JP2010243644A (en) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | Display device and inspection device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012108041A1 (en) | 2012-08-16 |
| JPWO2012108041A1 (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4555259B2 (en) | Flat panel display and image quality control method thereof | |
| JP5256552B2 (en) | Liquid crystal display device, drive control circuit used for the liquid crystal display device, and drive method | |
| US7714881B2 (en) | Method and device for visual masking of defects in matrix displays by using characteristics of the human vision system | |
| US20070120763A1 (en) | Display system for viewing multiple video signals | |
| US7800603B2 (en) | Liquid crystal display panel with photo sensors and method for adjusting reference voltage in the panel | |
| US10210833B2 (en) | Display device | |
| US20080122874A1 (en) | Display apparatus and method of driving the same | |
| US20080284354A1 (en) | Light emitting diode backlight module and a driving method thereof | |
| JP2008165233A (en) | Liquid crystal display apparatus using time sequential system and method of gamma correction for driving the same | |
| RU2502101C2 (en) | Display device | |
| TWI576816B (en) | Display apparatus | |
| WO2015053926A1 (en) | Dynamic backlight control for spatially independent display regions | |
| US20160035320A1 (en) | Timing controller, display device including the same, and method for driving the same | |
| US9390668B2 (en) | Liquid-crystal display device and electronic apparatus | |
| JP2011186191A (en) | Liquid crystal device, method of driving the same and electronic device | |
| CN114170941B (en) | Display brightness matching method and display | |
| JP5714858B2 (en) | Method for adjusting chromaticity of display device | |
| TWI415093B (en) | Driving method of field sequential display | |
| US20130208024A1 (en) | Image processing method, image processing device, image processing circuit and image display unit | |
| US20090174730A1 (en) | Data driving apparatus and method thereof | |
| JP2013061446A (en) | Image display apparatus | |
| JP2004240108A (en) | Image display apparatus | |
| JP2015225321A (en) | Image display device | |
| JP5574460B2 (en) | Image display device and display image inspection method | |
| US20120019515A1 (en) | Display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5574460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |