JP5566310B2 - Gpsジッタ低減装置 - Google Patents
Gpsジッタ低減装置 Download PDFInfo
- Publication number
- JP5566310B2 JP5566310B2 JP2011015261A JP2011015261A JP5566310B2 JP 5566310 B2 JP5566310 B2 JP 5566310B2 JP 2011015261 A JP2011015261 A JP 2011015261A JP 2011015261 A JP2011015261 A JP 2011015261A JP 5566310 B2 JP5566310 B2 JP 5566310B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- 1pps
- gps
- moving average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図4は、この発明の実施の形態1によるGPSジッタ低減装置の原理を示す説明図である。
図4に示すように、本ジッタ低減装置では、GPSの出力する1PPS周期カウント値nに対して移動平均r回を実施し、図5に示すように後段装置もしくは後段PLLに出力する際に位相差目標値として出力開始時間tを固定する。入出力間の位相差目標値をtとして固定値dで調整を実施する。nの移動平均値変化量は少なく、位相調整も固定値となるため、後段の装置もしくはPLLへ出力する信号のジッタを最小限に抑えることができる。1PPS周期カウント値nの移動平均により周波数同期を実現し、固定値dの位相調整により位相同期を実現する。本手法は図1の平滑化ブロック6に相当し、次式(2)で示される。
図6はこの発明におけるGPSジッタ低減方法を、FPGA(Field Programmable Gate Array)などのプログラマブルロジック回路を用いて実施した形態を示すものである。尚、FPGAだけでなく、CPLD(Complex Programmable Logic Device)といったプログラマブルロジック回路を用いることも可能である。
本GPSジッタ低減装置は、GPS11のジッタを含む1PPSを入力し、平滑化した1PPSを出力するFPGA100と、発振回路であるTCXO(Temperature Compensated Xtal Oscillator)12を備えている。GPS11は、1PPSを出力する回路であり、TCXO12は、所定の周波数の信号を出力する発振回路である。尚、発振回路として、OCXO(Oven Controlled Xtal Oscillator)を用いてもよい。
1PPS周期カウンタ102は、GPS11が出力するランダムジッタを含む1PPSをFPGA100内部のPLL回路101が生成するサンプリングクロックでサンプリングし、そのカウンタ値nを移動平均処理部103に供給する。移動平均処理部103は装置規定のジッタを満たす移動平均数rだけカウンタ値を保持し、カウンタ値に対して移動平均処理を実施する。移動平均処理されたカウンタ値は出力パルス生成部104に供給され、出力パルス生成部104は移動平均処理されたカウンタ値と、位相比較調整処理部105の調整値である固定カウンタ値dを用いて平滑1PPSを生成する。
GPSの出力する1PPSが停止している間に各デバイス温度変動が発生すると、保持している移動平均値と実際の出力する信号周期が変化する。そこで、実施の形態2では、1PPS周期カウント値nの移動平均を一度計算した後に出力することと、周期カウンタ全体の移動平均を実施し、さらに温度変動によるサンプリングクロック周波数変動を含んで移動平均することで、デバイス温度変動耐力を向上させるようにしたものである。
Claims (2)
- 与えられた所定の周波数の信号に基づいてサンプリングクロックを出力するPLL回路と、
GPSが出力する1PPSの周期を前記PLL回路が出力するサンプリングクロックでカウントする1PPS周期カウンタと、
前記1PPS周期カウンタのカウント値を移動平均処理する移動平均処理部と、
平滑化された1PPSを生成する出力パルス生成部と、
前記GPSが出力する1PPSの立ち上がりエッジと平滑化された1PPSの立ち上がりエッジの差をカウントし、当該カウント値を位相差目標値と比較し、この比較結果が、位相差目標値−所定のしきい値より少なければ、前記出力パルス生成部に供給するカウント値に対して固定値を加算し、比較結果が、位相差目標値+所定のしきい値より多ければ、前記出力パルス生成部に供給するカウント値に対して固定値を減算するよう調整を行う位相比較調整処理部とを備え、
前記出力パルス生成部は、前記移動平均処理部の出力と前記位相比較調整処理部の調整値に基づいて平滑化した1PPSを生成することを特徴とするGPSジッタ低減装置。 - 1PPSの立ち上がりエッジからカウントを行い、移動平均値を保持する移動平均格納カウンタを備え、前記出力パルス生成部は、前記移動平均格納カウンタに、移動平均を実施するデータが全て格納された後に、前記平滑化した1PPSの生成を行うことを特徴とする請求項1記載のGPSジッタ低減装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015261A JP5566310B2 (ja) | 2011-01-27 | 2011-01-27 | Gpsジッタ低減装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015261A JP5566310B2 (ja) | 2011-01-27 | 2011-01-27 | Gpsジッタ低減装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012154841A JP2012154841A (ja) | 2012-08-16 |
JP5566310B2 true JP5566310B2 (ja) | 2014-08-06 |
Family
ID=46836708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015261A Expired - Fee Related JP5566310B2 (ja) | 2011-01-27 | 2011-01-27 | Gpsジッタ低減装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5566310B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6318658B2 (ja) * | 2014-01-31 | 2018-05-09 | 富士通株式会社 | 生成装置及び生成方法 |
WO2017212636A1 (ja) * | 2016-06-10 | 2017-12-14 | 三菱電機株式会社 | 位置測定システム、位置測定装置および受信装置 |
CN114071694B (zh) * | 2021-11-17 | 2023-12-15 | 成都天奥电子股份有限公司 | 基于北斗卫星信号的授时精度提升方法、装置及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153332A (ja) * | 2002-10-28 | 2004-05-27 | Renesas Technology Corp | クロック発生回路 |
JP2006186502A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Ltd | Pll装置及び映像同期制御装置 |
JP2007251547A (ja) * | 2006-03-15 | 2007-09-27 | Tdk Corp | ディジタルpll装置 |
JP5230010B2 (ja) * | 2009-04-09 | 2013-07-10 | 古野電気株式会社 | 基準信号発生システム、タイミング信号供給装置及び基準信号発生装置 |
-
2011
- 2011-01-27 JP JP2011015261A patent/JP5566310B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012154841A (ja) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10250379B2 (en) | Clock recovery device with switchable transient non-linear phase adjuster | |
JP2019009781A (ja) | クロック同期および周波数変換のための装置および方法 | |
US8917124B1 (en) | Frequency multiplier jitter correction | |
US8786341B1 (en) | Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes | |
US9124415B2 (en) | PLL glitchless phase adjustment system | |
US8698530B2 (en) | High precision synchronisation method and system | |
TWI357721B (en) | Oscillation tuning circuit and method | |
CN106027040B (zh) | 数字锁相环中的硬件延迟补偿 | |
TWI642277B (zh) | 分頻時鐘校準 | |
JP2017118371A5 (ja) | タイミング信号生成装置および電子機器 | |
US20170038738A1 (en) | Time-to-digital converter, frequency tracking apparatus and method | |
US10691074B2 (en) | Time-to-digital converter circuit | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
JP5566310B2 (ja) | Gpsジッタ低減装置 | |
WO2011003309A1 (zh) | 一种实现时钟单元的方法及时钟单元装置 | |
JPWO2020031330A1 (ja) | 半導体集積回路 | |
US10018970B2 (en) | Time-to-digital system and associated frequency synthesizer | |
EP3419209B1 (en) | A method and apparatus for controlling an average fill level of an asynchronous first-in-first-out, fifo | |
JP2007300486A (ja) | Pllシンセサイザ | |
KR101643497B1 (ko) | 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법 | |
TW201316150A (zh) | 多相位時脈產生系統及其時脈校準方法 | |
CN104639158B (zh) | 同步双锁相环调节方法 | |
JP6513535B2 (ja) | 自己注入位相同期回路 | |
KR102103535B1 (ko) | 무선 통신 시스템에서 시간 동기화를 위한 방법 및 장치 | |
JP5098388B2 (ja) | クロック補正回路と方法並びにシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5566310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |