JP5565349B2 - Oscillation frequency correction device - Google Patents
Oscillation frequency correction device Download PDFInfo
- Publication number
- JP5565349B2 JP5565349B2 JP2011060712A JP2011060712A JP5565349B2 JP 5565349 B2 JP5565349 B2 JP 5565349B2 JP 2011060712 A JP2011060712 A JP 2011060712A JP 2011060712 A JP2011060712 A JP 2011060712A JP 5565349 B2 JP5565349 B2 JP 5565349B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- value
- oscillator
- constant current
- setting value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、ＣＲ発振回路の発振周波数を補正する発振周波数補正装置に関する。 The present invention relates to an oscillation frequency correction device that corrects an oscillation frequency of a CR oscillation circuit.
一般に、基準クロックを生成するためには発振子が用いられる。例えば水晶発振子は高価であるため水晶発振子を用いないＣＲ発振回路が各種用途に用いられる。ＣＲ発振器は、その発振周波数が環境温度変化および電源電圧変化に応じて変化し易く、特に温度が多様に変化する環境下（特に車載機器内）では基準クロックとして適用しにくい。 In general, an oscillator is used to generate a reference clock. For example, since a crystal oscillator is expensive, a CR oscillation circuit that does not use a crystal oscillator is used for various purposes. The CR oscillator easily changes its oscillation frequency in accordance with changes in environmental temperature and power supply voltage, and is difficult to apply as a reference clock in an environment where the temperature changes in various ways (especially in an in-vehicle device).
例えば、車載ＬＡＮの通信プロトコルであるＬＩＮ（Local Interconnect Network）では、マスタノードから送信されるフレームのヘッダに０ｘ５５なるシンクバイトフィールド（Synch Field）が付加されている。スレーブノードでは、基準クロックを用いてシンクバイトフィールドの時間を計数することによって１ビット時間の正確な値を算出して通信レートを得る。このとき、基準クロックを用いて１ビット時間を算出するが、発振周波数が変化しやすいＣＲ発振器を用いると誤差が生じやすい。 For example, in LIN (Local Interconnect Network), which is a communication protocol for in-vehicle LAN, a sync byte field (Synch Field) of 0x55 is added to the header of a frame transmitted from a master node. In the slave node, the communication rate is obtained by calculating an accurate value of one bit time by counting the time of the sync byte field using the reference clock. At this time, one bit time is calculated using the reference clock, but an error is likely to occur when a CR oscillator whose oscillation frequency is likely to change is used.
これに対し、特許文献１記載の技術では、温度変化に応じて発振周波数が変化した場合、ＣＲ発振回路の時定数を変化させることなく、通信回路のデータ送信時間が一定となるよう制御するマイコンが開示されている。このマイコンは、通信回路が管理する１フレームのデータ送信時間を一定とするため、通信レートＣＭＲを決定するデータを読出し、決定した通信レートＣＭＲを通信回路に設定する。また、データが不足する温度領域では、高低２点間を一次関数で補間することで近似の通信レートＣＭＲを得ている。
On the other hand, in the technique described in
しかしながら、この特許文献１記載のＣＲ発振器では、同じ温度条件、電源電圧条件であっても時間経過とともに徐々に発振周波数が変化してしまい、発振周波数の経年変化に対応できない。そこで、ＣＲ発振周波数の経年変化に対応するための技術が提案されている（特許文献２参照）。この特許文献２の技術では、通信処理に使用される同期信号を利用して正しい周波数を算出することで発振周波数の経年変化への対応を図っている。
However, in the CR oscillator described in
しかしながら、特許文献２の技術では、何らかの影響により通信が遮断された場合等において、同期信号の検出ができなくなったときには正しい周波数を算出することができず、発振周波数の経年変化に対応できなくなる。
However, in the technique of
本発明は、上記事情に鑑みてなされたもので、その目的は、同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an oscillation frequency correction device capable of generating a clock signal having an accurate oscillation frequency even when it is difficult to detect a synchronization signal. is there.
請求項１記載の発明によれば、ＣＲ発振器は第１抵抗器の抵抗値に応じた原発振信号を出力するが、ＣＲ発振回路はこの原発振信号を周期設定値に基づいて逓倍／分周してクロック信号を出力する。このためクロック信号を所望の周波数で出力できる。この場合、第２抵抗器はＣＲ発振器内に第１抵抗器と同種の抵抗により構成され、通常動作時には第１定電流源から第２抵抗器に定電流を通電するため、第１抵抗器の経年劣化に伴う抵抗値変化が第２抵抗器の抵抗値に反映されることになる。 According to the first aspect of the present invention, the CR oscillator outputs an original oscillation signal corresponding to the resistance value of the first resistor, and the CR oscillation circuit multiplies / divides the original oscillation signal based on the period setting value. To output a clock signal. For this reason, a clock signal can be output at a desired frequency. In this case, the second resistor is composed of the same type of resistor as the first resistor in the CR oscillator, and a constant current is passed from the first constant current source to the second resistor during normal operation. The change in resistance value due to aging is reflected in the resistance value of the second resistor.
測定手段は、劣化検出タイミングには第２定電流源から第２抵抗器に定電流を通電するように切替えて第２抵抗器の電圧を測定するため、第１抵抗器の抵抗値の経年変化に対応した第２抵抗器の電圧を測定できる。この場合、第１定電流源を用いず第２定電流源を用いて第２抵抗器の電圧を測定しているため、第１定電流源の電流供給能力が経年変化していたとしても、その影響を受けることなく第２抵抗器の電圧を測定できる。 The measuring means switches the second constant current source to pass a constant current from the second constant current source at the deterioration detection timing and measures the voltage of the second resistor, so that the resistance value of the first resistor changes over time. The voltage of the second resistor corresponding to can be measured. In this case, since the voltage of the second resistor is measured using the second constant current source without using the first constant current source, even if the current supply capability of the first constant current source has changed over time, The voltage of the second resistor can be measured without being affected by the influence.
補正手段は、測定手段の測定電圧に基づいてＣＲ発振回路の周期設定値を補正するため、ＣＲ発振器の第１抵抗器の経年変化に伴う抵抗値変化を反映してＣＲ発振回路のクロック信号の発振周波数を補正できる。これにより、同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成して出力できる。 The correction means corrects the period setting value of the CR oscillation circuit based on the measurement voltage of the measurement means, and therefore reflects the change in the resistance value accompanying the secular change of the first resistor of the CR oscillator and reflects the clock signal of the CR oscillation circuit. The oscillation frequency can be corrected. Thus, even when it is difficult to detect the synchronization signal, it is possible to generate and output a clock signal having an accurate oscillation frequency.
しかも、第１定電流源および第２定電流源は、ＣＲ発振器内の第１抵抗器に通電する平均電流値とほぼ同一電流を第２抵抗器に通電可能に構成されているため、ＣＲ発振器内の第１抵抗器の劣化状態を忠実に再現できる。 In addition, since the first constant current source and the second constant current source are configured so that the second resistor can be supplied with substantially the same current value as the average current supplied to the first resistor in the CR oscillator, the CR oscillator The deterioration state of the first resistor can be faithfully reproduced.
請求項２記載の発明によれば、ＣＲ発振器は第１抵抗器に応じた原発振信号を出力するが、ＣＲ発振回路はこの原発振信号を周期設定値に基づいて逓倍／分周してクロック信号を出力するためクロック信号を所望の周波数で出力できる。定電流源は、ＣＲ発振器内の第１抵抗器にスイッチを介して直列接続されており、通常動作時にはＣＲ発振器が通常動作するようにスイッチが切替えられ、劣化検出タイミングには定電流源から第１抵抗器に定電流を通電するようにスイッチが切替えられる。測定手段は、その劣化検出タイミングにて第１抵抗器の電圧を測定するため、第１抵抗器の抵抗値の経年変化に伴う第１抵抗器の電圧を測定できる。 According to the second aspect of the present invention, the CR oscillator outputs an original oscillation signal corresponding to the first resistor, and the CR oscillation circuit multiplies / divides the original oscillation signal based on the period setting value to generate a clock. In order to output a signal, a clock signal can be output at a desired frequency. The constant current source is connected in series to the first resistor in the CR oscillator via a switch. During normal operation, the switch is switched so that the CR oscillator operates normally. The switch is switched to pass a constant current through one resistor. Since the measuring means measures the voltage of the first resistor at the deterioration detection timing, it can measure the voltage of the first resistor accompanying the secular change of the resistance value of the first resistor.
したがって、補正手段が、測定手段の測定電圧に基づいてＣＲ発振回路の周期設定値を補正すると、ＣＲ発振器の第１抵抗器の経年変化に伴う抵抗値の変化を反映してＣＲ発振回路のクロック信号の発振周波数を補正できる。これにより、同期信号の検出が困難なときにも正確な発振周波数でクロック信号を出力できる。 Therefore, when the correction means corrects the period setting value of the CR oscillation circuit based on the measurement voltage of the measurement means, the change of the resistance value accompanying the secular change of the first resistor of the CR oscillator is reflected and the clock of the CR oscillation circuit is reflected. The oscillation frequency of the signal can be corrected. As a result, the clock signal can be output at an accurate oscillation frequency even when it is difficult to detect the synchronization signal.
請求項３、４記載の発明のように、測定手段を、劣化検出タイミングを電源投入時点として第２抵抗器、第１抵抗器の電圧を測定するように構成すると良い。また、請求項５、６記載の発明のように、第１抵抗器、第２抵抗器がＣｒＳｉ抵抗により構成されていると温度変化に対する抵抗値の変化度を低くできる。
As in the third and fourth aspects of the invention, the measuring means may be configured to measure the voltages of the second resistor and the first resistor with the deterioration detection timing as the power-on time. Further, if the first resistor and the second resistor are constituted by CrSi resistors as in the inventions of
請求項７〜１０記載の発明によれば、補正手段は、第２抵抗器の測定電圧に対応した抵抗値が初期抵抗値に対し所定率以上の変化があったことを条件としてＣＲ発振回路の周期設定値を補正しているため、補正処理回数を削減できる。特に、請求項８、１０記載の発明によれば、補正手段は、複数回所定率以上の変化があったことを条件としてＣＲ発振回路の周期設定値を補正しているため、誤検出を極力抑制できる。また、請求項１１記載の発明のように、ＣＲ発振回路の周期設定値を所定周期毎に補正するように補正手段を設けても良い。
According to the seventh to tenth aspects of the present invention, the correction means is configured so that the resistance value of the CR oscillation circuit is changed on the condition that the resistance value corresponding to the measured voltage of the second resistor has changed by a predetermined rate or more with respect to the initial resistance value. Since the cycle setting value is corrected, the number of correction processes can be reduced. In particular, according to the eighth and tenth aspects of the invention, the correction means corrects the cycle set value of the CR oscillation circuit on condition that a change of a predetermined rate or more has occurred a plurality of times. Can be suppressed. Further, as in the invention described in claim 11 , correction means may be provided so as to correct the period set value of the CR oscillation circuit at every predetermined period.
（第１の実施形態）
以下、本発明の発振周波数補正装置をマイクロコンピュータに適用した第１の実施形態について図１ないし図６を参照しながら説明する。
(First embodiment)
Hereinafter, a first embodiment in which the oscillation frequency correction apparatus of the present invention is applied to a microcomputer will be described with reference to FIGS.
図１は、車両のＥＣＵ（Electronic Control Unit）に搭載されているワンチップマイクロコンピュータの電気的構成を示す機能ブロック図である。このマイコン１は、ＣＰＵ（測定手段、補正手段に相当）２、ＥＥＰＲＯＭ３、ＲＡＭ４、ＲＯＭ５、Ａ／Ｄ変換器６、例えばＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）などの通信回路７、ＣＲ発振回路８、温度検出回路９および劣化検出回路１０を備えている。ＥＥＰＲＯＭ３、ＲＡＭ４、ＲＯＭ５、Ａ／Ｄ変換器６、通信回路７およびＣＲ発振回路８は、それぞれ、データバス１１ａおよびアドレスバス１１ｂを介してＣＰＵ２に接続されている。これらの各回路には電源線１２およびグランド１３を通じて電源電圧Ｖｃｃが供給されている。
FIG. 1 is a functional block diagram showing an electrical configuration of a one-chip microcomputer mounted on an ECU (Electronic Control Unit) of a vehicle. The
ＣＲ発振回路８は、ＣＲ発振器１４およびＤＰＬＬ（Digital Phase Lock Loop）１５から構成されている。図２は、ＣＲ発振器１４の電気的構成を示す。ＣＲ発振器１４は、電源線１２およびグランド１３間に接続された分圧抵抗Ｒａ，Ｒｂ，Ｒｃと、この分圧抵抗Ｒａ，Ｒｂ，Ｒｃ間の２つの共通ノードの電圧出力をそれぞれオンオフ切替えして出力するスイッチＳＷ１，ＳＷ２と、このスイッチＳＷ１，ＳＷ２の出力が非反転入力端子に与えられるコンパレータＣＰ１と、コンパレータＣＰ１の出力を反転入力端子に帰還する抵抗器Ｒ１と、コンパレータＣＰ１の反転入力端子とグランド１３との間に接続されたコンデンサＣ１とを備えている。
The
発振定常状態においては、スイッチＳＷ１がオンすると共にスイッチＳＷ２がオフし、コンパレータＣＰ１の出力が「Ｈ」状態でコンデンサＣ１に充電される。コンデンサＣ１の充電電圧Ｖｃが抵抗ＲａおよびＲｂの共通接続ノードの電圧ＶＴ＋を上回ると、コンパレータＣＰ１の出力が「Ｌ」になる。コンパレータＣＰ１の出力が「Ｌ」状態においてはスイッチＳＷ１がオフすると共にスイッチＳＷ２がオンし、コンデンサＣ１の充電電荷が抵抗器Ｒ１およびコンパレータＣＰ１の出力端子を通じて放電される。 In the steady oscillation state, the switch SW1 is turned on and the switch SW2 is turned off, and the capacitor C1 is charged with the output of the comparator CP1 in the “H” state. When the charging voltage Vc of the capacitor C1 exceeds the voltage VT + of the common connection node of the resistors Ra and Rb, the output of the comparator CP1 becomes “L”. When the output of the comparator CP1 is in the “L” state, the switch SW1 is turned off and the switch SW2 is turned on, and the charge of the capacitor C1 is discharged through the resistor R1 and the output terminal of the comparator CP1.
そして、コンデンサＣ１の充電電圧Ｖｃが抵抗ＲｂおよびＲｃの共通接続ノードの電圧ＶＴ−を下回ると、コンパレータＣＰ１の出力が「Ｈ」になり、スイッチＳＷ１がオンすると共にスイッチＳＷ２がオフする。このような状態が繰り返されることにより発振状態が継続し、出力（原発振信号ＶＯ）は矩形波信号となる。 When the charging voltage Vc of the capacitor C1 falls below the voltage VT− at the common connection node of the resistors Rb and Rc, the output of the comparator CP1 becomes “H”, the switch SW1 is turned on and the switch SW2 is turned off. By repeating such a state, the oscillation state continues, and the output (original oscillation signal VO) becomes a rectangular wave signal.
図１に戻って、ＤＰＬＬ回路１５は、ＣＲ発振器１４の発振信号を逓倍数設定値ＦＭＵＬＲに基づいて逓倍し、さらに、分周比設定値ＦＤＩＶＲに基づいて分周してクロック信号ＣＬＫを生成して出力する。逓倍数設定値ＦＭＵＬＲおよび分周比設定値ＦＤＩＶＲは周期設定値に相当し、それぞれＣＲ発振回路８内に設けられるレジスタに格納される。クロック信号ＣＬＫは、マイコン１のシステムクロックとしてＣＰＵ２、Ａ／Ｄ変換器６、通信回路７などに供給される。本実施形態では、周期設定値として分周比設定値ＦＤＩＶＲを一定とし逓倍数設定値ＦＭＵＬＲを補正する場合について説明するが、逓倍数設定値ＦＭＵＬＲを一定とし分周比設定値ＦＤＩＶＲを補正し、または、逓倍数設定値ＦＭＵＬＲおよび分周比設定値ＦＤＩＶＲの両者を補正するようにしても良い。
Returning to FIG. 1, the
温度検出回路９は、電源線１２とグランド１３との間に接続された抵抗１６とダイオード１７〜１９との直列回路により構成されている。抵抗１６とダイオード１７の接続ノードはＡ／Ｄ変換器６に接続されている。ダイオード１７〜１９の順方向電圧Ｖｆは、−２．０〜−２．５ｍＶ／℃の温度特性を有している。温度検出回路９は、基板上でＣＲ発振器１４に近接した位置に配置されており、ＣＲ発振器１４（またはその周辺）の温度を検出できる。ＣＰＵ２はＡ／Ｄ変換器６を介して抵抗１６とダイオード１７の接続ノードの電圧３・Ｖｆを検出することで、Ａ／Ｄ変換器６の検出ＡＤ変換値に応じたＣＲ発振器１４（またはその周辺）の温度を検出できる。
The
劣化検出回路１０は、電源線１２およびグランド１３間に定電流源２０、スイッチ２１、抵抗器２２を直列接続した通常時劣化状態形成回路を備える。また、スイッチ２１と抵抗器２２との間の共通接続点をノードＮ１とすると、劣化検出回路１０は、電源線１２とノードＮ１との間に定電流源２３とスイッチ２４とを直列接続した経年劣化検出タイミング動作回路を備える。スイッチ２１およびスイッチ２４と抵抗器２２との共通接続ノードＮ１はＡ／Ｄ変換器６に接続されている。抵抗器２２は、温度変化に応じた抵抗値変化率の少ないＣｒＳｉ抵抗により構成されている。製品出荷当初は、定電流源２０と定電流源２３は同一電流値を供給可能な特性となっている。これらの定電流源２０および２３がそれぞれ供給する定電流値は、所定電流値（例えば、ＣＲ発振器１４内の抵抗器Ｒ１に通電する平均電流値とほぼ同一電流）に設定されている。
The
通信回路７は、車載ＬＡＮのシリアル通信プロトコルであるＬＩＮのスレーブノードとして機能するものである。通信回路７がフレーム（データ信号に相当）を受信するときの各ビットの取込タイミングおよび通信回路７が送信する際の通信レート（ボーレート）は、ＣＲ発振回路８から出力されるクロック信号ＣＬＫの周波数に基づいて規定されるため、クロック信号ＣＬＫの周波数（周期）が変動すると送受信処理に支障が生じる。
The communication circuit 7 functions as a slave node of LIN, which is a serial communication protocol for in-vehicle LAN. The timing for fetching each bit when the communication circuit 7 receives a frame (corresponding to a data signal) and the communication rate (baud rate) when the communication circuit 7 transmits the clock signal CLK output from the
ＬＩＮ仕様２．０によれば、マスタノードの発振周波数の許容誤差（Oscillator Tolerance）は±０．５％未満であり、スレーブノードの発振周波数の許容誤差は±１．５％未満である。また、スレーブノードにおける同期前の規定周波数からのずれは±１４％未満である。したがって、一般的なＣＲ発振回路を用いて経年劣化をも考慮して例えば−４０℃から＋１２５℃の広範な温度範囲で発振周波数を±１．５％未満の変動に保つことは極めて困難である。 According to LIN specification 2.0, the master node oscillation frequency tolerance (Oscillator Tolerance) is less than ± 0.5%, and the slave node oscillation frequency tolerance is less than ± 1.5%. The deviation from the specified frequency before synchronization in the slave node is less than ± 14%. Therefore, it is extremely difficult to keep the oscillation frequency within a fluctuation of less than ± 1.5% in a wide temperature range of, for example, −40 ° C. to + 125 ° C. in consideration of aging deterioration using a general CR oscillation circuit. .
またスレーブノードでは、頻繁に通信処理を行わないノードも存在し、このような場合、温度検出回路９を用いたクロック信号ＣＬＫの補正処理が行われないと、発振周波数を所望の変動範囲に保持することは困難である。
In addition, in the slave node, there is a node that does not frequently perform communication processing. In such a case, if the correction processing of the clock signal CLK using the
そこで、本実施形態では、温度検出回路９を用いて温度特性の補正、電源電圧変動特性の補正処理をほぼ常時行うと共に、電源投入時の劣化検出タイミングにおいて抵抗器２２の抵抗値（実際にはＡＤ変換値）に応じた補正処理を行う。これにより、経年劣化に伴う抵抗値変化を検出し当該検出結果に応じた補正を行うことができる。
Therefore, in this embodiment, the
前記した構成の動作を説明する。まず、マイコン１を製品として出荷する前の工程において、逓倍数設定値ＦＭＵＬＲの初期値を設定しＥＥＰＲＯＭ３に書込む。すなわち、マイコン１を所定の温度Ｔの環境下で動作させ、クロック信号ＣＬＫが規定周波数（例えば４ＭＨｚ）に一致するように逓倍数設定値ＦＭＵＬＲを決定する。そして、Ａ／Ｄ変換器６が出力するＡＤ変換値（検出温度Ｔと等価）と前記で設定した逓倍数設定値ＦＭＵＬＲとを対応させてＥＥＰＲＯＭ３に書込む。これを複数の温度（例えば、−４０℃、２５℃、１２５℃）の３点以上で実行する。また、所定℃（例えば１℃）ステップで全て実行して書き込んでも良い。
The operation of the above configuration will be described. First, in the process before the
また、製品ごとに逓倍数設定値ＦＭＵＬＲを決定して書き込むことに代えて設計値または当該製品ロットの代表値等に基づいて逓倍数設定値ＦＭＵＬＲを算出し、それをＡＤ変換値（検出温度Ｔ）に対応させてＥＥＰＲＯＭ３に書き込むようにしても良い。これは、逓倍数設定値ＦＭＵＬＲに多少の誤差が存在したとしても学習処理によって誤差をキャンセルできるためである。
Further, instead of determining and writing the multiplication number setting value FMULR for each product, the multiplication number setting value FMULR is calculated based on the design value or the representative value of the product lot, and the converted value setting value FMULR is converted into an AD conversion value (detected temperature T ) May be written in the
また、製品出荷時には、例えばスイッチ２１がオン状態、スイッチ２４がオフ状態の通常状態（デフォルト）に設定されている。通常状態では、スイッチ２１がオン状態に設定されているため、定電流源２０が抵抗器２２に常に定電流を供給する。定電流源２０が供給する定電流値は、ＣＲ発振器１４内の抵抗器Ｒ１に通電する平均電流値とほぼ同一電流に設定されているため、抵抗器Ｒ１の抵抗値の経年変化率を抵抗器２２の抵抗値の経年変化率に反映できる。
When the product is shipped, for example, the normal state (default) in which the switch 21 is on and the
図３は、製品出荷後にマイコン１が実行するＣＲ発振周期の補正処理をフローチャートにより示している。
電源投入（エンジン始動）されると、マイコン１は初めに図３に示す劣化検出処理を行う。劣化検出タイミングにおいて、ＣＰＵ２は、劣化検出回路１０側にＡ／Ｄ変換器６の入力を切替え、スイッチ２１をオフ状態に切替えると共にスイッチ２４をオン状態に切替える（Ｓ１）。
FIG. 3 is a flowchart showing a CR oscillation cycle correction process executed by the
When the power is turned on (engine start), the
劣化検出タイミングにおいて、定電流源２３は抵抗器２２に定電流を供給する。ＣＰＵ２は、劣化検出回路１０のノードＮ１の電圧をＡ／Ｄ変換器６によりＡＤ変換値として取得する（Ｓ２）。このＡＤ変換値は、抵抗器２２の抵抗値に依存した値となる。
The constant
次に、ＣＰＵ２は、劣化検出回路１０の出力電圧ＶＲから算出される抵抗器２２の抵抗値と初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出する（Ｓ３）。ここでは、ＣＰＵ２は、抵抗器２２が時間経過に応じて変化する抵抗変化率を算出し、この値に応じた逓倍数設定値ＦＭＵＬＲの補正値を算出している。ＣＰＵ２は、ＥＥＰＲＯＭ３に記憶されている全温度の逓倍数設定値ＦＭＵＬＲを順次読出し、この読み出した全ての逓倍数設定値ＦＭＵＬＲに同一の補正値を加減算して更新する（Ｓ４）。
Next, the CPU 2 calculates a correction value of the multiplication number setting value FMULR according to the rate of change between the resistance value of the
製品出荷当初は、定電流源２０と定電流源２３は同一電流値を抵抗器２２に供給するよう設定されているため、Ａ／Ｄ変換器６を介して得られるＡＤ変換値はほぼ標準値となり、どちらに切り替えたとしてもＡＤ変換値（抵抗値）はほぼ同一値となる。したがって、ＣＰＵ２は初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲを補正したとしても補正前のＦＭＵＬＲと補正後のＦＭＵＬＲとがほぼ一致した値となる。
Since the constant
しかし、ＣＲ発振器１４の動作中（マイコン１の動作中）には、定電流源２０は抵抗器２２に常時電流を供給し続けるため、マイコン１の動作時間が積算されると、定電流源２０による抵抗器２２電圧のＡＤ変換値（抵抗値）は、劣化検出タイミングにしか動作しない定電流源２３による抵抗器２２電圧のＡＤ変換値（抵抗値）と異なる。
However, during operation of the CR oscillator 14 (during operation of the microcomputer 1), the constant
マイコン１の動作中にＣＲ発振器１４内の抵抗器Ｒ１の平均通電電流とほぼ同一電流が抵抗器２２に供給されているときには、抵抗器２２の劣化状態は抵抗器Ｒ１の劣化状態とほぼ同様となり当該抵抗器Ｒ１の劣化状態を忠実に再現できる。したがって、ステップＳ３においてＣＰＵ２は抵抗器２２の初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲを補正することで、ＣＲ発振器１４内の抵抗器Ｒ１の劣化状況を反映して発振周波数を補正できる。
When the
図４（ａ）および図４（ｂ）は、温度変化に対するＣＲ発振器１４の発振周波数（黒丸）と逓倍数設定値ＦＭＵＬＲ（白丸）の特性を示している。図４（ａ）は補正前の特性を示しており、図４（ｂ）は、逓倍数設定値ＦＭＵＬＲの補正方法を示している。また、図４（ｃ）は、時間経過に伴うノードＮ１の検出電圧値ＶＲの変化を示している。
FIGS. 4A and 4B show the characteristics of the oscillation frequency (black circle) of the
図４（ａ）に示すように、ＣＲ発振器１４は、一般に温度上昇とともに発振周波数が低下する特性を持っているため、逓倍数設定値ＦＭＵＬＲは温度上昇とともに増加する特性となる。図４（ｃ）に示すように、時間経過に伴い抵抗器２２の抵抗値は徐々に増加する傾向にある。
As shown in FIG. 4A, since the
ΔＲを抵抗値の経年変化値、ΔｆをＣＲ発振器１４の発振周波数の経年変化値とすると、
ΔＲ∝Δｆ …（１）
の関係がある。図４（ｂ）に示す例の場合、抵抗器２２の劣化（抵抗器Ｒ１の劣化）に伴い当該抵抗値がｎ％増加しＣＲ発振器１４の発振周波数（クロック信号ＣＬＫの周波数）がｎ％低下したため、全温度の逓倍数設定値ＦＭＵＬＲをｎ％増加させる補正を行っていることを示している。
When ΔR is the secular change value of the resistance value and Δf is the secular change value of the oscillation frequency of the
ΔR∝Δf (1)
There is a relationship. In the case of the example shown in FIG. 4B, the resistance value increases by n% with the deterioration of the resistor 22 (deterioration of the resistor R1), and the oscillation frequency of the CR oscillator 14 (frequency of the clock signal CLK) decreases by n%. Therefore, it is shown that correction is performed to increase the set value FMULR for all temperatures by n%.
なお、本実施形態の抵抗器２２はＣｒＳｉ抵抗により構成されているため、温度変化に応じた抵抗値変化率が少なく、ステップＳ３において予め定められた初期抵抗値との変化率のみで逓倍数設定値ＦＭＵＬＲの補正値を求めたとしても適切な補正値を求めることができる。
In addition, since the
このような経年劣化に基づく補正処理を行った後、マイコン１は、図５に示す処理を定期的に行う。この図５において、ＣＰＵ２は、Ａ／Ｄ変換器６の入力切替を行い温度検出回路９の電圧３・Ｖｆを入力し、当該Ａ／Ｄ変換器６を通じて電圧３・ＶｆのＡＤ変換値を入力する（Ｔ１）。このＡ／Ｄ変換器６のＡＤ変換値はＣＲ発振器１４の温度に対応する。そして、ＣＰＵ２は、ＥＥＰＲＯＭ３からＡＤ変換値（検出温度）に対応した逓倍数設定値ＦＭＵＬＲを読み出し（Ｔ２）、レジスタに設定する（Ｔ３）。
After performing the correction process based on such aged deterioration, the
その後、ＤＰＬＬ回路１５は、レジスタＦＭＵＬＲの値に従って原発振信号を逓倍し、一定の分周比設定値ＦＤＩＶＲに従って分周してクロック信号ＣＬＫを出力する。そして、ＣＰＵ２はＬＩＮのマスタノードから送信された同期信号を検出したか否か判定する（Ｔ４）。
After that, the
図６は、ＬＩＮのフレーム構成を示している。マスタノードはメッセージフレームを送信するが、このマスタノードが送信したフレームのヘッダは、ＬＩＮメッセージフレームの開始を示す１３ビット長のシンクブレークフィールド(Synch Break)、クロック（通信速度）補正を行うための０ｘ５５のデータとなるシンクバイトフィールド(Synch Field)、および、マスタタスクがレスポンス送信を行うスレーブタスクを指定するためのアイデントフィールド(Ident Field)を備える。 FIG. 6 shows a LIN frame configuration. The master node transmits a message frame. The header of the frame transmitted by the master node is a 13-bit sync break field (Synch Break) indicating the start of the LIN message frame, and clock (communication speed) correction. A sync byte field (Synch Field) serving as data of 0x55, and an identifier field (Ident Field) for designating a slave task to which the master task transmits a response are provided.
通信回路７がブレークフィールドとシンクバイトフィールドを受信した時点でそれがヘッダであることを認識できる。通信回路７が同期信号であるシンクバイトフィールドを含む受信処理をしていない期間には、ステップＴ１〜Ｔ４の処理が繰り返し行われる。この期間は、逓倍数設定値ＦＭＵＬＲの補正がなされず、ＥＥＰＲＯＭ３にすでに記憶されている逓倍数設定値ＦＭＵＬＲを用いてクロック信号ＣＬＫが生成される。
When the communication circuit 7 receives the break field and sync byte field, it can recognize that it is a header. During the period when the communication circuit 7 does not perform the reception process including the sync byte field that is a synchronization signal, the processes of steps T1 to T4 are repeated. During this period, the multiplication number setting value FMULR is not corrected, and the clock signal CLK is generated using the multiplication number setting value FMULR already stored in the
他方、通信回路７がシンクバイトフィールドを受信すると１ビット時間を計測する（Ｔ５）。具体的には、シンクバイトフィールドのスタートビットと第７ビットの両ダウンエッジの間の時間８Ｔビットをクロック信号ＣＬＫで計数することにより計測し、この計数値を８で除することで１ビット時間の計数値ＸＡを得る。例えば、マスタノードが９６００ｂｐｓの正確な通信レートで送信した場合、クロック信号ＣＬＫが正確に４ＭＨｚであれば計数値は４１６となる。 On the other hand, when the communication circuit 7 receives the sync byte field, it measures one bit time (T5). More specifically, the time 8T bits between the start bit of the sync byte field and the down edge of the seventh bit are measured by counting with the clock signal CLK, and the counted value is divided by 8 to obtain one bit time. The count value XA is obtained. For example, if the master node transmits at an accurate communication rate of 9600 bps, the count value is 416 if the clock signal CLK is exactly 4 MHz.
この１ビット時間（１／９６００＝１０４．２μｓ）に対する基準周期（１／４ＭＨｚ＝０．２５μｓ）に基づく計数値を基準計数値ＸＢとする。ＣＰＵ２は、以下の（２）式により補正後の逓倍数設定値ＦＭＵＬＲを演算し（Ｔ６）、それをＤＰＬＬ回路１５のレジスタに設定する。設定後、ＤＰＬＬ回路１５は補正後の新たな逓倍数設定値ＦＭＵＬＲに応じて原発振信号を逓倍する。
A count value based on the reference period (1/4 MHz = 0.25 μs) with respect to this 1-bit time (1/9600 = 104.2 μs) is set as a reference count value XB. The
補正後のＦＭＵＬＲ＝現在のＦＭＵＬＲ × ＸＢ ／ ＸＡ …（２）
その後、補正後の逓倍数設定値ＦＭＵＬＲをＡＤ変換値（検出温度Ｔ）に対応させてＥＥＰＲＯＭ３に書込む（Ｔ７）。当該検出温度Ｔに対応する逓倍数設定値ＦＭＵＬＲが既にＥＥＰＲＯＭ３に書き込まれている場合には設定値の更新となり、書き込まれていない場合には新たに逓倍数設定値ＦＭＵＬＲをＥＥＰＲＯＭ３に書き込むことになる。
FMULR after correction = current FMULLR × XB / XA (2)
Thereafter, the corrected multiplication number setting value FMULR is written in the
ＣＰＵ２は、マスタノードから送られてくるフレームの同期信号を受信するごとに、クロック信号ＣＬＫを計数して１ビット長を計測する。ＬＩＮでは、マスタノードから正確な通信レートでフレームが送信されてくるので、ＣＰＵ２は、上記１ビット長のクロック信号ＣＬＫによる計数値ＸＡと正規の１ビット時間を基準周期で除して得られる基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。このような図５の処理が繰り返されることによって、ＣＲ発振器１４の温度検出結果に応じて逓倍数設定値ＦＭＵＬＲを補正し発振周波数を補正できる。
Each time the
したがって、ＣＲ発振器１４の温度を示すＡＤ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとが対応付けられてＥＥＰＲＯＭ３に記憶されているときに、マイコン１の動作中は、ＡＤ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定するので、温度変化によりＣＲ発振器１４の発振周波数がずれてもクロック信号ＣＬＫの周波数を一定化できる。
Therefore, when the AD conversion value indicating the temperature of the
＜第１の実施形態のまとめ＞
以上説明したように、本実施形態によれば、電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧ＶＲ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いず定電流源２３が作動して抵抗器２２に通電するため、定電流源２０の電流供給能力が経年変化していたとしても当該経年変化の影響を排除することができ、抵抗器２２の抵抗値変化のみを正確に測定できる。
<Summary of First Embodiment>
As described above, according to the present embodiment, the AD conversion value (resistor) of the A /
そして、ＣＰＵ２は、抵抗器２２の端子電圧（抵抗器２２の抵抗値）を測定することで抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの発振周波数を補正しているため、正確な発振周波数のクロック信号ＣＬＫを出力できる。したがって、通信回路７が何らかの原因で通信処理できない、もしくは、スレーブノードの通信回路７がメッセージフレームを受信せず補正処理がなされない状態が長期間継続し、通信回路７の同期信号を検出しない（できない）ときであっても、正確な発振周波数のクロック信号ＣＬＫを出力できる。
Then, the
また、電源投入時の劣化検出タイミングにおいて、ＣＰＵ２は、劣化検出回路１０の出力電圧ＶＲから算出される抵抗器２２の抵抗値と予め定められた初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出しているため適切な補正値を算出できる。また、ＣＲ発振器１４の発振を停止することなく抵抗器Ｒ１の抵抗値変化を検出できる。
Further, the deterioration detection timing at power-on,
温度変化または経年変化に関わらずクロック信号ＣＬＫの周波数が一定となるため、クロック信号ＣＬＫをシステムクロックとして用いることができる。その結果、発振子が不要となり、発振子を用いてシステムクロックを生成した従来のマイコンに比較して低コストとなる。 Since the frequency of the clock signal CLK is constant regardless of temperature change or secular change, the clock signal CLK can be used as a system clock. As a result, an oscillator is not required, and the cost is lower than that of a conventional microcomputer that uses the oscillator to generate a system clock.
また、ＣＲ発振器１４に経年変化が生じた場合に、全ての逓倍数設定値ＦＭＵＬＲを一度に補正できる。また、極端に高い温度や低い温度などのように発生頻度が少ない温度に対応した逓倍数設定値ＦＭＵＬＲも補正できるため、当該温度に対応した逓倍数設定値ＦＭＵＬＲが放置される事態を防ぐことができる。
Further, when a secular change occurs in the
＜第１の実施形態の変形例＞
図７は、抵抗器２２の抵抗値が温度依存性を有する抵抗（Ｎｗｅｌｌ抵抗等）によって構成される場合の図３に相当するフローチャートを示している。抵抗器２２の初期抵抗値は複数の温度（例えば、−４０℃、２５℃、１２５℃）に応じて予め測定されＥＥＰＲＯＭ３に記憶されている。
<Modification of First Embodiment>
FIG. 7 shows a flowchart corresponding to FIG. 3 when the resistance value of the
本変形例が図３に示す処理と異なるところは、ＣＰＵ２が劣化検出の抵抗切替処理（Ｕ２）よりも前に、温度検出回路９によりＡ／Ｄ変換器６を通じてＣＲ発振器１４の温度を検出し（Ｕ１）、この検出温度に対応した初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出し（Ｕ４）、検出温度に対応した逓倍数設定値ＦＭＵＬＲに加減算して更新している（Ｕ５）ところである。なお、ステップＵ３の処理はステップＳ２と同一処理である。
3 differs from the process shown in FIG. 3 in that the
ステップＵ４では、ステップＵ１で検出した検出温度に対応した初期抵抗値との変化率を求め、この変化率に応じて逓倍数設定値ＦＭＵＬＲを補正している。この場合、検出温度のＡＤ変換値に対応した初期抵抗値が存在しないときには、例えば、初期抵抗値のＡＤ変換値を挟む２点のＡＤ変換値に対応した初期抵抗値に基づいて一次関数で補間（比例計算）して検出温度に対応した初期抵抗値を求めると良い。 In step U4, the rate of change from the initial resistance value corresponding to the detected temperature detected in step U1 is obtained, and the multiplication number setting value FMULR is corrected according to this rate of change. In this case, when there is no initial resistance value corresponding to the AD conversion value of the detected temperature, for example, interpolation is performed with a linear function based on the initial resistance values corresponding to the two AD conversion values sandwiching the AD conversion value of the initial resistance value. The initial resistance value corresponding to the detected temperature may be obtained by (proportional calculation).
また、ステップＵ５において、検出温度のＡＤ変換値に対応した逓倍数設定値ＦＭＵＬＲが存在しない場合には、例えば、ＡＤ変換値を挟む２点のＡＤ変換値に対応した逓倍数設定値ＦＭＵＬＲに基づいて一次関数で補間（比例計算）して逓倍数設定値ＦＭＵＬＲを求め、この逓倍数設定値ＦＭＵＬＲを新たに検出温度に対応して記憶させるようにすると良い。 In Step U5, when there is no multiplication number setting value FMULR corresponding to the AD conversion value of the detected temperature, for example, based on the multiplication number setting value FMULR corresponding to two AD conversion values sandwiching the AD conversion value. Then, interpolation (proportional calculation) is performed using a linear function to obtain a multiplication number setting value FMULR, and this multiplication number setting value FMULR is newly stored corresponding to the detected temperature.
本変形例によれば、抵抗器２２がＮｗｅｌｌ抵抗等により構成されていたとしても、ＣＰＵ２は、ＣＲ発振器１４の温度を検出した検出温度に対応した初期抵抗値と、当該検出温度に対応し劣化検出回路１０の出力電圧ＶＲのＡＤ変換値に対応した抵抗器２２の抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出し、検出温度に対応した逓倍数設定値ＦＭＵＬＲに加減算して更新しているため、適切な補正値を算出でき、正確な発振周波数のクロック信号ＣＬＫを生成できる。
According to this modification, even if the
（第２の実施形態）
図８は、本発明の第２の実施形態を示すもので、前述実施形態と異なるところは、抵抗器の測定電圧に対応した抵抗値が初期抵抗値に対し所定率以上の変化があったことを条件としてＣＲ発振回路の周期設定値を補正しているところにある。前述実施形態と同一部分、同一または類似機能の部分には同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Second Embodiment)
FIG. 8 shows a second embodiment of the present invention. The difference from the previous embodiment is that the resistance value corresponding to the measured voltage of the resistor has changed by a predetermined rate or more with respect to the initial resistance value. The period set value of the CR oscillation circuit is being corrected under the conditions. The same parts as those of the above-described embodiment, the same or similar function parts are denoted by the same reference numerals, description thereof is omitted, and different parts will be described below.
図８は、図３に代えてマイコン１が電源投入後に行う処理のフローチャートを示している。この図８に示すように、ＣＰＵ２はＡ／Ｄ変換器６のＡＤ変換値を入力し（Ｖ１）、このＡＤ変換値を初期抵抗値と比較する（Ｖ２）。なお、ステップＶ１のＡＤ変換値は抵抗器２２の抵抗値に相当する。そして、ＣＰＵ２は、初期抵抗値との変化率に対し所定率ｋ％以上の変化を検出した（Ｖ３：ＹＥＳ）ことを条件として、初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出し（Ｖ４）、記憶されている全温度の逓倍数設定値ＦＭＵＬＲに加減算して更新する（Ｖ５）。
FIG. 8 shows a flowchart of processing performed after the power is turned on by the
すなわち、ＣＰＵ２は、抵抗器２２の抵抗値が初期抵抗値に対しｋ％未満の変化しかしていないのであれば経年変化による影響は少ないと判断し、逓倍数設定値ＦＭＵＬＲを更新することなく図８に示すルーチンを抜ける。これにより、前述実施形態とほぼ同様の作用効果が得られると共に、電源投入後に逓倍数設定値ＦＭＵＬＲの補正を必ずするわけではなくなり補正処理回数を削減できる。
That is, if the resistance value of the
（第３の実施形態）
図９は、本発明の第３の実施形態を示すもので、前述実施形態と異なるところは、抵抗器の測定電圧に対応した抵抗値が初期抵抗値に対し複数回の所定率以上の変化があったことを条件としてＣＲ発振回路の周期設定値を補正しているところにある。前述実施形態と同一部分、同一または類似機能の部分には同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Third embodiment)
FIG. 9 shows a third embodiment of the present invention. The difference from the previous embodiment is that the resistance value corresponding to the measured voltage of the resistor changes more than a predetermined rate multiple times with respect to the initial resistance value. The period setting value of the CR oscillation circuit is being corrected under the condition that there is a problem. The same parts as those of the above-described embodiment, the same or similar function parts are denoted by the same reference numerals, description thereof is omitted, and different parts will be described below.
図９は、図３に代えてマイコン１が電源投入後に行う処理のフローチャートを示している。この図９に示すように、ＣＰＵ２はＡ／Ｄ変換器６のＡＤ変換値を入力し（Ｗ１）、このＡＤ変換値を初期抵抗値と比較する（Ｗ２）。なお、ステップＷ１のＡＤ変換値は抵抗器２２の抵抗値に相当する。そして、ＣＰＵ２は、初期抵抗値との変化率に対し所定率ｋ％以上の変化がある（Ｗ３：ＹＥＳ）と、ステップＷ４に移行する。そして、この所定率ｋ％以上の変化がＸ（複数）回目であるか否かを判定する（Ｗ４）。ＣＰＵ２は、Ｘ（複数）回以上ｋ％以上の変化があったことを条件として、初期抵抗値との変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出し（Ｗ５）、記憶されている全温度の逓倍数設定値ＦＭＵＬＲに加減算して更新する（Ｗ６）。
FIG. 9 shows a flowchart of processing performed after the power is turned on by the
すなわち、ＣＰＵ２は、このｋ％以上の変化が複数回以上継続しないとノイズなどの誤検出であると判断する（Ｗ４：ＮＯ）。そして、抵抗器２２の抵抗値が初期抵抗値に対しｋ％未満の変化しかしていないのであれば経年変化による影響は少ないと判断し（Ｗ３：ＮＯ）、逓倍数設定値ＦＭＵＬＲを更新することなく図９に示すルーチンを抜ける。これにより、前述実施形態とほぼ同様の作用効果が得られると共に、誤検出を極力抑制できる。
In other words, the
（第４の実施形態）
図１０は、本発明の第４の実施形態を示すもので、前述実施形態と異なるところは、所定周期毎にＣＲ発振回路の周期設定値を補正しているところにある。前述実施形態と同一部分、同一または類似機能の部分には同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Fourth embodiment)
FIG. 10 shows a fourth embodiment of the present invention. The difference from the previous embodiment is that the period set value of the CR oscillation circuit is corrected every predetermined period. The same parts as those of the above-described embodiment, the same or similar function parts are denoted by the same reference numerals, description thereof is omitted, and different parts will be described below.
図１０は、図３に代えてマイコン１が電源投入後に行う処理のフローチャートを示している。ＣＰＵ２は、タイマ割り込みより例えば１時間毎の抵抗値の検出周期であると判断した（Ｘ１：ＹＥＳ）ときに、ＡＤ変換値を入力し（Ｘ２）、抵抗値の変化率に応じて逓倍数設定値ＦＭＵＬＲの補正値を算出し（Ｘ３）、記憶されている全温度の逓倍数設定値ＦＭＵＬＲに加減算して更新する（Ｘ４）。すると、所定周期毎に逓倍数設定値ＦＭＵＬＲを補正できる。
FIG. 10 shows a flowchart of processing performed after the power is turned on by the
（第５の実施形態）
図１１および図１２は、本発明の第５の実施形態を示すもので、ＣＲ発振器内の抵抗器にスイッチを切替えて検出することで当該抵抗器の抵抗値の経年変化を検出しているところにある。前述実施形態と同一部分、同一または類似機能の部分には同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Fifth embodiment)
FIG. 11 and FIG. 12 show a fifth embodiment of the present invention, where a secular change in the resistance value of the resistor is detected by switching the resistor to the resistor in the CR oscillator and detecting it. It is in. The same parts as those of the above-described embodiment, the same or similar functions are denoted by the same reference numerals, and the description thereof will be omitted.
図１１は、図１に代わる回路構成を示している。図１１に示すように、ＣＲ発振器１４内の抵抗器Ｒ１にはＡ／Ｄ変換器６が直接接続されている。
図１２は、Ａ／Ｄ変換器とＣＲ発振器の電気的接続形態を表している。図１２に示すように、Ａ／Ｄ変換器６は、抵抗器Ｒ１の端子間のアナログ信号をデジタル変換するように結線されている。また、コンパレータＣＰ１の出力と反転入力端子との間に３接点スイッチＳＷ３が介在して構成されている。抵抗器Ｒ１とコンパレータＣＰ１の出力との間には３接点スイッチＳＷ３の可動接点、一の固定接点が接続されている。３接点スイッチＳＷ３の他の固定接点は、定電流源ＩＳを介して電源線１２に接続されている。また、コンデンサＣ１とグランド１３との間にも接点スイッチＳＷ４が接続されている。このような電気的接続形態において、劣化検出回路１０に代わる劣化検出回路２５は定電流源ＩＳ、３接点スイッチＳＷ３、抵抗器Ｒ１、接点スイッチＳＷ４により構成される。
FIG. 11 shows a circuit configuration in place of FIG. As shown in FIG. 11, the A /
FIG. 12 shows an electrical connection form of the A / D converter and the CR oscillator. As shown in FIG. 12, the A /
通常動作状態において、ＣＲ発振器１４がＤＰＬＬ回路１５に原発振信号ＶＯを出力するときには、ＣＰＵ２は３接点スイッチＳＷ３の可動接点をコンパレータＣＰ１の出力側に切替え接点スイッチＳＷ４をオフすることで、図２と同一回路形態を保持する。これにより、ＤＰＬＬ回路１５はＣＲ発振器１４の原発振信号に基づいてクロック信号ＣＬＫを生成し各ブロック２〜７に出力する。
When the
ＣＰＵ２は、劣化検出タイミングにて抵抗器Ｒ１の抵抗値（すなわち抵抗値の経年変化）を検出するときには、３接点スイッチＳＷ３の可動接点を定電流源ＩＳ側の固定接点に切替えると共に、接点スイッチＳＷ４をオンすることで、定電流源ＩＳ、３接点スイッチＳＷ３、抵抗器Ｒ１、接点スイッチＳＷ４を通じて通電する。
When the
すると、ＣＲ発振器１４の原発振信号ＶＯの出力は停止するものの、Ａ／Ｄ変換器６は抵抗器Ｒ１の抵抗値に依存した電圧のＡＤ変換値を入力できる。ＤＰＬＬ回路１５は、電源線１２およびグランド１３から電源供給された状態が継続されており、クロック信号ＣＬＫの発振周波数をロックし当該クロック信号ＣＬＫを安定出力していれば、ＣＲ発振器１４の原発振信号ＶＯが入力されていなくても所定時間の間はクロック信号ＣＬＫを各ブロック２〜７に供給し続けることができる。
Then, although the output of the original oscillation signal VO of the
このため、Ａ／Ｄ変換器６はこのクロック信号ＣＬＫに応じて抵抗器Ｒ１の端子電圧をサンプリングすることができ、抵抗器Ｒ１の抵抗値に応じたＡＤ変換値を入力できる。すると、前述実施形態と同様の作用効果が得られる。しかも、抵抗器Ｒ１の抵抗値を直接測定できるため、経年劣化の判定を正確に行うことができる。
Therefore, the A /
（他の実施形態）
本発明は、前述した実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiments, and for example, the following modifications or expansions are possible.
スレーブノードのマイコン１は自立したクロック信号ＣＬＫを用いて処理を行うときもあり、スレーブノードの通信回路７がマスタノードとの間で通信処理を行わない場合であっても、前述実施形態と同様の作用により逓倍数設定値ＦＭＵＬＲや分周比設定値ＦＤＩＶＲなどの周期設定値を補正でき、正確な発振周波数のクロック信号ＣＬＫで動作できる。
The
逓倍数設定値ＦＭＵＬＲと分周比設定値ＦＤＩＶＲを用いてクロック信号ＣＬＫの周波数を一定化する場合には、分周比設定値ＦＤＩＶＲも併せてＥＥＰＲＯＭ３に書き込めばよい。
When the frequency of the clock signal CLK is made constant by using the multiplication number setting value FMULR and the frequency division ratio setting value FDIVR, the frequency division ratio setting value FDIVR may be written together in the
図面中、１はマイコン（発振周波数補正装置）、２はＣＰＵ（測定手段、補正手段）、８はＣＲ発振回路、１４はＣＲ発振器、２０は定電流源（第１定電流源）、２２は抵抗器（第２抵抗器）、２３は定電流源（第２定電流源）、Ｒ１は抵抗器（第１抵抗器）、ＩＳは定電流源を示す。 In the drawings, 1 is a microcomputer (oscillation frequency correction device), 2 is a CPU (measurement means, correction means), 8 is a CR oscillation circuit, 14 is a CR oscillator, 20 is a constant current source (first constant current source), 22 is A resistor (second resistor), 23 is a constant current source (second constant current source), R1 is a resistor (first resistor), and IS is a constant current source.
Claims (11)
前記ＣＲ発振器内の第１抵抗器と同種の第２抵抗器と、
前記第２抵抗器に直列接続された第１定電流源と、
前記第１定電流源と同一電流供給特性を備え前記第２抵抗器に直列接続された第２定電流源と、
通常動作時には前記第１定電流源から前記第２抵抗器に定電流が通電された状態において、劣化検出タイミングには前記第２定電流源から前記第２抵抗器に定電流を通電するように切替えて前記第２抵抗器の電圧を測定する測定手段と、
前記測定手段の測定電圧に基づいて前記ＣＲ発振回路の周期設定値を補正する補正手段とを備え、
前記第１定電流源および前記第２定電流源は、前記ＣＲ発振器内の第１抵抗器に通電する平均電流値とほぼ同一電流を前記第２抵抗器に通電可能に構成されていることを特徴とする発振周波数補正装置。 A CR oscillator circuit that includes a CR oscillator that outputs an original oscillation signal corresponding to the first resistor, outputs a clock signal by multiplying / dividing the original oscillation signal of the CR oscillator based on a period setting value;
A second resistor of the same type as the first resistor in the CR oscillator;
A first constant current source connected in series to the second resistor;
A second constant current source having the same current supply characteristics as the first constant current source and connected in series to the second resistor;
In a state where a constant current is supplied from the first constant current source to the second resistor during normal operation, a constant current is supplied from the second constant current source to the second resistor at the deterioration detection timing. Measuring means for switching and measuring the voltage of the second resistor;
Correction means for correcting the period setting value of the CR oscillation circuit based on the measurement voltage of the measurement means ,
The first constant current source and the second constant current source are configured so that the second resistor can be supplied with substantially the same current value as the average current value supplied to the first resistor in the CR oscillator. A characteristic oscillation frequency correction device.
前記ＣＲ発振器内の第１抵抗器にスイッチを介して直列接続された定電流源と、
通常動作時には前記スイッチを切替えて前記ＣＲ発振器を動作させた状態において、劣化検出タイミングには前記スイッチが切替えられた状態にて前記定電流源から前記第１抵抗器に定電流を通電して第１抵抗器の電圧を測定する測定手段と、
前記測定手段の測定電圧に基づいて前記ＣＲ発振回路の周期設定値を補正する補正手段とを備えたことを特徴とする発振周波数補正装置。 A CR oscillator circuit that includes a CR oscillator that outputs an original oscillation signal corresponding to the first resistor, outputs a clock signal by multiplying / dividing the original oscillation signal of the CR oscillator based on a period setting value;
A constant current source connected in series to the first resistor in the CR oscillator via a switch;
In a state in which the CR oscillator is operated by switching the switch during normal operation, a constant current is supplied from the constant current source to the first resistor in the state in which the switch is switched. Measuring means for measuring the voltage of one resistor;
Oscillation frequency correction device characterized by comprising a correction means for correcting the cycle setting value of the CR oscillation circuit based on the measured voltage of the measuring means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011060712A JP5565349B2 (en) | 2011-03-18 | 2011-03-18 | Oscillation frequency correction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011060712A JP5565349B2 (en) | 2011-03-18 | 2011-03-18 | Oscillation frequency correction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012199622A JP2012199622A (en) | 2012-10-18 |
| JP5565349B2 true JP5565349B2 (en) | 2014-08-06 |
Family
ID=47181451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011060712A Expired - Fee Related JP5565349B2 (en) | 2011-03-18 | 2011-03-18 | Oscillation frequency correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5565349B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114072683B (en) * | 2019-05-27 | 2024-01-05 | Oppo广东移动通信有限公司 | Temperature measurement method and device and storage medium |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50122851A (en) * | 1974-03-15 | 1975-09-26 | ||
| JP2001102866A (en) * | 1999-09-30 | 2001-04-13 | Denso Corp | Cr oscillation circuit |
| JP2004146866A (en) * | 2002-10-21 | 2004-05-20 | Denso Corp | Oscillator circuit |
| JP4791700B2 (en) * | 2004-03-29 | 2011-10-12 | 株式会社リコー | Semiconductor device, semiconductor device adjustment method, and electronic device |
| JP4462371B2 (en) * | 2007-10-12 | 2010-05-12 | 株式会社デンソー | Data receiving apparatus and microcomputer |
-
2011
- 2011-03-18 JP JP2011060712A patent/JP5565349B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012199622A (en) | 2012-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956516B2 (en) | A/D conversion circuit, temperature-sensor circuit, integrated circuit, and method of adjusting the temperature-sensor circuit | |
| US8749224B2 (en) | Voltage detection circuit and method for controlling the same | |
| JP4887075B2 (en) | Semiconductor integrated circuit | |
| US20050109935A1 (en) | Sensor and method of transmitting data in multiple protocols | |
| JP5817566B2 (en) | Power detection system | |
| JP5565349B2 (en) | Oscillation frequency correction device | |
| US8773293B2 (en) | Measurement signal correction apparatus and method for correcting a measurement signal | |
| US7554415B2 (en) | Microcomputer including a CR oscillator circuit | |
| JPH10154572A (en) | Heater temperature control circuit | |
| US7356719B2 (en) | Microcomputer | |
| JPH08298462A (en) | Semiconductor device | |
| JP3360814B2 (en) | A / D converter | |
| JPH11153630A (en) | Measurement of inaccurate clock signal, and method and device for compensating it | |
| US8344817B2 (en) | Compensating DFLL with error averaging | |
| US11604483B2 (en) | Current generator circuit and diagnostic circuit | |
| JP4462371B2 (en) | Data receiving apparatus and microcomputer | |
| US10739168B2 (en) | Absolute encoder comprising a clock control circuit to change the pulse width of each backup clock pulse | |
| US7191081B2 (en) | Method for correcting an oscillator frequency | |
| JPS59204729A (en) | Method and device for converting measuring value of temperature | |
| JP4036114B2 (en) | Clock generation circuit | |
| JP5451142B2 (en) | Electronic thermometer and operation control method | |
| US8099621B2 (en) | Data reception apparatus and microcomputer having the same | |
| JP2004251852A (en) | Heat detecting circuit | |
| US20230236071A1 (en) | Semiconductor device and physical quantity sensor device | |
| JP2006352646A (en) | Isolated signal transmission device, insulated signal processor, and isolated signal transmission method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5565349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |