JP5563067B2 - 試験装置によってセキュアドチップへのアクセスを認証する方法 - Google Patents

試験装置によってセキュアドチップへのアクセスを認証する方法 Download PDF

Info

Publication number
JP5563067B2
JP5563067B2 JP2012510262A JP2012510262A JP5563067B2 JP 5563067 B2 JP5563067 B2 JP 5563067B2 JP 2012510262 A JP2012510262 A JP 2012510262A JP 2012510262 A JP2012510262 A JP 2012510262A JP 5563067 B2 JP5563067 B2 JP 5563067B2
Authority
JP
Japan
Prior art keywords
test
key
chip
digest
secured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012510262A
Other languages
English (en)
Other versions
JP2012527141A (ja
Inventor
ジュノ,パスカル
Original Assignee
ナグラビジョン エス アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナグラビジョン エス アー filed Critical ナグラビジョン エス アー
Publication of JP2012527141A publication Critical patent/JP2012527141A/ja
Application granted granted Critical
Publication of JP5563067B2 publication Critical patent/JP5563067B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44Program or device authentication
    • G06F21/445Program or device authentication by mutual authentication, e.g. between devices or programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103Challenge-response

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、チップのメモリに格納されているデータに関する無許可の操作を阻止することによって、特に試験装置を用いてセキュアドチップへのアクセスを防止する分野に関する。
セキュアドチップは、主に、スマートカード、セキュリティモジュール、識別装置、及び高いセキュリティ・レベルを必要とするアプリケーションで使用される他の集積回路を製造する際に用いられる。
装置又は遠隔ユニットへのセキュアドアクセスは、好ましくは装置又は遠隔ユニットによって送られたチャレンジに応答してユーザ端末ユニットに導入されたワンタイム・パスワードを使用することにより許可されてもよい。例えば、特許文献1は、中央位置と少なくとも1つのクライアント・ステーションとの間で安全に通信する方法であって、最初の秘密を生成して、それを中央位置に格納するステップと、一組のワンタイム・パスワードを生成し、ワンタイム・パスワードの各々はインデックスと関連しているステップと、一組のワンタイム・パスワードのサブセットをクライアント・ステーションに格納するステップと、チャレンジを中央位置からクライアント・ステーションに送信し、そこでは前記チャレンジは一組のワンタイム・パスワードの前記サブセットのインデックスであるステップと、インデックスと関連したワンタイム・パスワードをクライアント・ステーションから中央位置へ送信するステップと、を含む方法を記載している。
特許文献2は装置機能へのアクセスを制御する方法であって、装置の機能を使用可能にするために要求を受信するステップと、機能が使用不能にされたか判断するステップと、機能が許可によって使用可能にされることができるかどうか判断するステップと、依頼人が装置の機能を使用可能にする許可を与えられるかどうか判断するステップと、を有する。すべての条件が装置及び依頼人により満たされるときに、機能は使用可能となる。許可は、装置によってチャレンジ値を生成し、チャレンジ値を格納し、依頼人にチャレンジ値を送信し、依頼人によってチャレンジ値を暗号化し、暗号化されたチャレンジ値を装置に送り返し、装置によって暗号化されたチャレンジ値を解読し、そして格納されたチャレンジ値を解読されたチャレンジ値と比較することによって得られてもよい。チャレンジの2つの値が等しい場合、機能を使用可能にするための許可が与えられる。
特許文献3は、電子チップと電子チップ内の入力パラメータからの認証値を算出することを含むアプリケーションとの間の処理の不正から配線電子論理チップを保護する非対称暗号方法を論じている。その方法は、チップによって処理に特有の乱数を生じるステップと、処理の前にアプリケーションにより算出されて、数学的関係によって乱数にリンクされて、チップのデータメモリ内に格納される第1パラメータをアプリケーションに送信するステップと、チップによって、その入力パラメータが少なくとも処理に特有の乱数である連続機能及び非対称の鍵の対に帰属している秘密鍵によって認証値を構成する第2パラメータを算出するステップと、アプリケーションに認証値を送信して、その入力パラメータが少なくとも公開鍵を含む公開パラメータのみから成る確認機能によって前記認証値を確認するステップと、を含む。
特許文献4は、システム・オン・チップ(SoC)のためのセキュア認証の方法及び装置を記載している。SoCは、機能又はシステムにアクセスすることを試みる外部実体の認証を可能にすることができる。SoC及び認可された外部実体は、認証の試みの前に非表示データについての知識を各々有していてもよく、その上認証プロセスの間にデータを伝達できる。類似のデータを使用することにより、SoC及び外部実体は、同じパスワードを生成して、システム・アクセスを成し遂げることが可能である。パスワードは2つの点で、例えば、動作について及びSoC装置についてユニークでもよい。SoCに搭載された乱数発生器は、パスワードが認証プロセスの繰り返し毎に変化することを可能にしてもよい。SoCの各インスタンスは、パスワードが各装置毎にユニークであるようにする、それ自体の秘密の語を有する。
国際公開第2005/125078号パンフレット 欧州特許第1392052号明細書 欧州特許第1441313号明細書 欧州特許第1983466号明細書
従来技術のアクセス認証方法のセキュリティは、保護されたチップの鍵をリバース・エンジニアリングするか又は改ざんすることによって、あるいはアクセスする装置とチップとの間の通信を聞くか又は盗聴することによって妥協して処理される。事実、総当たり攻撃のようないくつかの既知の攻撃、信号解析、チップの物理的検査などは、暗号化鍵を発見して、ワンタイム・パスワードを作成するために使用されるチャレンジ又は他のパラメータを演繹することを可能にする。いくつかの他のケースにおいて、装置認証プロセスは、第三者の装置により捕獲されて解析されるときに、重要なセキュリティ・パラメータを開示できる装置からチップへ、及びその逆に送信されたデータセットを作成する。
本発明の目的は、速くて効率的な且つ攻撃に反撃する方法を用いて、最大のセキュリティ・レベルを有する試験装置によって、セキュアドチップへのアクセスを認証することである。例えば、試験装置又はチップからの不正操作鍵は、チップにアクセスするための充分な結果を与えない。更に、認証の間に捕獲されるデータセットは、チップへのアクセスの許可をシミュレーションするために有用ないかなる鍵又は暗号も開示しない。
本目的は試験装置によってセキュアドチップへのアクセスを認証する方法により達成され、試験装置は少なくとも1つの共通鍵及び1つの試験鍵を格納し、試験鍵に双方向性数値演算を適用するための手段を有し、セキュアドチップは同じ共通鍵及び試験鍵への暗号関数の適用から生じる基準ダイジェストを格納し、入力データに双方向性数値演算の逆演算を適用するための手段を有し、方法は、
- 試験装置によって、セキュアドチップにより生成されたチャレンジを受信するステップと、
- 試験装置によって、双方向数値演算を適用することにより受信されたチャレンジを試験鍵と組み合わせるステップであって、試験鍵は試験装置の固有識別子から導き出されるステップと、
- 暗号を得るために、共通鍵によって双方向性数値演算の結果を暗号化するステップであって、共通鍵はセキュアドチップの固有識別子から導き出されるステップと、
- 試験装置によって暗号をセキュアドチップに送信するステップと、
- セキュアドチップによって、共通鍵で暗号を解読するステップと
- チャレンジで、試験装置によって以前に用いられた数値演算の逆演算を適用することによって、試験鍵を表すイメージ鍵を得るステップと、
- 暗号一方向性関数でイメージ鍵の予想されるダイジェストを算出するステップと、
- 予想されたダイジェストを基準ダイジェストと比較することによって有効性を確認するステップと、
- イメージ鍵のダイジェストと基準ダイジェストとの比較の結果がポジティブである場合は、試験装置によって、試験モードでセキュアドチップにアクセスするステップと、を含む。
市場への流通の前に、又は保守目的のために、セキュアドチップのさまざまな機能は、セキュアな方法で、チップにアクセスする試験装置で試験される。一旦試験装置がチップで認証されると、即ち、成功した確認が試験装置とチップとの間での制御データ交換によってなされると、いろいろな動作試験又はシミュレーションは、ハードウェア及びソフトウェア機能及び/又はチップ内で実行されるプログラムで行われる。試験装置は、チップに関して予知されたアプリケーション要件に従って機能を使用可能にするか、使用不能にするか、又はプログラムすることによってチップの構成又はカスタム化の機能を備えることもできる。
本発明は、チップの浸襲性襲撃に対して、又はスヌーピングのような攻撃のいずれかに対して反撃するが、両方を結合した攻撃に対しては反撃しない方法を提供する。
浸襲性襲撃は、チップが破壊されて検出可能な痕跡を残す物理的な攻撃である。この種の攻撃はチップ内部の信号へのアクセスを可能にして、リバース・エンジニアリング、顕微鏡による観察、並びにレーザー・カッター又はドリル、プロービング・ニードル、及び電子ビームテスターのようなツールの使用によってデータを抽出する。
スヌーピングは、必ずしも外部装置へのその伝送の間ではなくてもよい、データへの無許可のアクセスを与える、非破壊のデータマイニング技術である。この技術は、例えばネットワークを通してコンピュータ活動を遠隔で監視することによるデータ変化の観察を含んでいてもよい。
好ましい実施態様によれば、この方法の1つの利点は試験装置とセキュアドチップとの間のデータ転送を最小化することである。チップによって生成されたチャレンジに応えて、試験装置は、試験装置に前記チップの試験を実行する許可を与える前に、チップにより解析されて確認される暗号を送信する。
チャレンジは、チップ内に集積化されたハードウェア・ベースの生成器によってランダムに生成されてもよい。ある実施形態において、チップは一度のみ使用可能なチャレンジのリストを格納できる。他の実施形態では、チャレンジは、一度のみ使われた数又は所定の値からカウンタを単調に増減させることにより生成されたノンスの形であってもよい。
第三者装置によるチャレンジ及び/又は暗号の捕獲は、一方向性関数が既知であると仮定してチップ内に格納されたダイジェストとの比較による確認のために必要な試験鍵を見つけることを許さない。事実、チャレンジと試験鍵との組み合わせの結果を共通鍵によって暗号化することによって得られた暗号は、共通鍵、試験鍵、及び双方向数値演算又は関数、それぞれその逆についての知識を必要とする。
共通鍵がセキュアドチップを改ざん操作することによって得られた場合は、それが試験鍵についての知識を必要とするので、暗号を再生することはかなり困難である。共通鍵とは異なり、試験鍵はセキュアドチップの不揮発性メモリには格納されない。
本発明は、非制限的な実施例として与えられた添付図を参照する以下の詳細な説明によってより良く理解されるであろう。
試験装置が、それぞれの格納された鍵、ダイジェスト、及び機能を有するセキュアドチップに接続されていることを表すブロック図を示す。受信されたチャレンジに対応して試験装置によって送られた暗号は、セキュアドチップへのアクセスを可能にする。 試験の要求として試験装置とセキュアドチップとの間を流れる付加的なデータ及び応答メッセージを含む、図1のブロック図を示す。 各々インデックスを有する付加的な試験及び共通鍵を含む図1のブロック図を示す。 基準プレーン・データセットを暗号化しているイメージ試験鍵を用いるダイジェスト算出プロセスのブロック図を示し、結果として生じるイメージ暗号データセットは基準暗号データセットと比較される。
図1に示す試験装置TDは、不揮発性メモリ内に、試験鍵TK、共通鍵CK、及び入力データを試験鍵TKと組み合わせることが可能なプログラムを備える識別データを格納する。プログラムは、試験目的のために試験装置TDに接続されたセキュアドチップSCから試験装置TDにより受信されたチャレンジRに適用するために、双方向性(逆を有する)及び全単射の数値演算又は関数opを含む。関数が両方共単射(2つの値が同じ値にマップしない)であり且つ全射(像領域の要素毎に、それにマップする開始領域の要素がある)である場合、関数は全単射であるか、あるいは全単射又は一対一対応である。換言すれば、イメージ領域の各要素にマップする開始領域の1つの要素が正確にある。
セキュアドチップSCは、不揮発性メモリに、
- 共通鍵CK、
- 暗号の一方向性関数Fから得られた試験鍵TKのダイジェストF(TK)、
- 及び試験装置(TD)によって格納されたプログラムに含まれた演算又は関数opの逆op−1を入力データに適用することが可能なプログラム
を格納する。
特にこれらのデータは、その製造を完了する個人化段階の間にセキュアドチップに導入された。試験装置TDは、次に、チップによる認証のために必要とされるすべてのデータを含ませることによって試験に利用できるチップに適合される。
ダイジェストは、鍵即ち試験鍵TKを用いてデータセットに暗号関数を適用して算出することによって得られた結果として定義されてもよい。更に、セキュアドチップは、好ましくは、試験装置TDに送られるよう意図されたチャレンジRを生成するための乱数発生器と、試験装置を認証するための必要な確認を行うために試験装置から受け取られた暗号を処理するための手段と、を備える。認証することは、必要な鍵及びプログラムを所有している試験装置だけがセキュアドチップにアクセスする許可を与えられていることを意味する。即ち、互換性を持つ識別データのない他の装置は除外されて、試験を実行することができない。
第1段階(1)において、試験装置TDは、セキュアドチップSCから、内蔵プログラムの動作opの結果試験鍵TKに組み合わされたチャレンジRを受け取る。このように得られた結果(TK op R)は、暗号CK(TK op R)を生成するための共通鍵CKによって暗号化される。第2段階(2)において、試験装置TDは、処理のために、セキュアドチップSCに暗号CK(TK op R)を送る。
セキュアドチップSCは共通鍵CKによって暗号CK(TK op R)を解読して、結果TK op Rを得る。チャレンジRが発生器の一時メモリに保存されるので、それは試験鍵のイメージTK′を得るためにチャレンジRによって結果TK op Rに適用された逆演算op−1を含むプログラムの入力データとして使われる。即ち、TK op R op−1 Rは、Iが演算op及びop−1のための識別又は中性要素である、TK op I=TKを与える。
別の例では、演算はチャレンジRを試験鍵TKに加えることであってもよく、そしてその逆は鍵TKを得るためにチャレンジRを減ずる。
TK+R−RはTK+0=TKを与え、0は加算及び減算演算のための中性要素である。類似の推論は、中性要素が1である乗算及び除算演算によってなされてもよい。
特定のケースにおいて、演算opはXOR演算であり、その逆op−1は同じXOR演算であってもよい。
得られた試験鍵は、確認が実行される前に、本物の試験鍵TKのイメージTK′を最初に表す。
第1実施形態によれば、例えばタイプSHA256のハッシュ関数のような暗号一方向性関数FはイメージTK′に適用される。得られたダイジェストF(TK′)は、セキュアドチップの個人化で同じ一方向のハッシュ・タイプ関数Fによって、以前算出された格納されたダイジェストF(TK)と比較される。格納されたダイジェストF(TK)及びイメージダイジェストF(TK′)の比較された値が同じであるとき、試験鍵TKは有効であり、試験装置TDは、セキュアドチップSCにより認証されているとみなされ、試験目的のためのアクセスが許可される。
第2実施形態によれば、セキュアドチップに格納された基準ダイジェストF(TK)は、プレーン・データセットPD及び暗号データセットCDを含む。イメージ鍵TK′は、プレーン・データセットPDがイメージ暗号データセットCD′を得るために適用された暗号モジュールCMのキーとして使われる。次に、比較が、図4に概略的に例示されるように、基準ダイジェストF(TK)の基準暗号データセットCDと算出されたイメージ暗号データセットCD′との間で行われる。
以下の説明では、ダイジェストは2つの前の実施形態で述べたとおり、いかなるタイプでもよい。
図2に示す実施形態によれば、本発明の方法は、認証の要求(RQ)をセキュアドチップSCに送信する準備段階(1)を含むことがある。一旦セキュアドチップが要求RQを受信すると、それは段階(2)で試験装置TDにチャレンジRを送り、段階(3)で試験装置TDから暗号CK(TK op R)を受け取る。
任意に、セキュアドチップSCが暗号CK(TK op R)の確認を実行した後に、段階(4)において、応答メッセージMは試験装置TDに戻されてもよい。メッセージMは、認証が成功したかどうか、即ち、比較されたダイジェストの値が同じF(TK′)=F(TK)であるか、又は異なるF(TK′)≠F(TK)を示す。後者の場合、セキュアドチップへのアクセスは阻止され、実施例によれば、限定された数の認証の更なる試みは、チップの完全な不活性化の前に実行されてもよい。
図2の追加段階(1)又は(4)の1つ又は両方が本方法に含まれてもよい。
セキュアドチップにより生成されたチャレンジRは、ハードウェア疑似乱数発生器によって、又は格納された生成プログラムで実行されたアルゴリズムによって発生され得る。
更なる実施形態において、チャレンジは、セキュアドチップに対する試験装置の各接続において、又は前記セキュアドチップに送られた各試験要求において所与の開始値から増減するカウンタにより生成されてもよい。
更なる実施形態において、チャレンジは、所定の精度(1秒、100ミリ秒、10ミリ秒、1ミリ秒など)を有する現在の日付及び時間を含むタイムスタンプを含んでいてもよい。
前の実施形態のうちの2つ以上の組合せは、チャレンジを生成するためにも可能である。
この方法で使用される試験及び/又は共通鍵(TK、CK)が対称か、又は非対称のタイプでもよい点に留意しなければならない。
別の実施形態では、試験鍵は試験装置TDの固有識別子から導き出されてもよく、その一方で共通鍵はセキュアドチップSCの固有識別子から導き出されてもよい。
更なる実施形態において、試験装置及びセキュアドチップは複数の共通鍵を格納する。試験装置は複数の試験鍵を格納してもよく、セキュアドチップは、試験装置に格納された対応する試験鍵によって各々算出される、複数のダイジェストを格納する。
有利には、インデックスは、ダイジェストによる解読及び確認動作のためにすべての格納された鍵を系統的に試用することを防止するために、各試験及び共通鍵に関連付けられていてもよい。特に鍵及びダイジェストが多数であるときに、この種の試みは望ましくない方法で認証プロセスを遅くすることがある。
インデックスは、共通鍵及び試験鍵が格納されているところを示すレジスタ参照又はメモリ・アドレスでもよい。インデックスはまた、不揮発性メモリに格納された一組の鍵における鍵の順位数でもよい。試験装置は、インデックスを、プログラムにより規定されたシーケンスに従って自動的に、又はユーザにより入力された命令に応じて判断する。
図3は、試験装置TDが3つの試験鍵(TK1、TK2、TK3)及び2つの共通鍵(CK1、CK2)を格納する実施形態を例示する。試験鍵及び共通鍵に、認証処理のために選択されるべき特定の鍵を示すために使用されるそれぞれのインデックス(11、I2、I3)、(J1、J2)が好ましくは各々付随する。
セキュアドチップSCは、それぞれの試験鍵に対応するインデックス(11、I2、I3)が付随する試験鍵F(TKI)、F(TK2)、及びF(TK3)の3つのダイジェストを格納する。共通鍵(CK1、CK2)も、試験装置TDにおけるように、それらのインデックス(J1、J2)と共に格納される。
受信されたチャレンジRに応答して試験装置から送られた暗号CK1(TK3 op R)は、そこにおいて使用された鍵のインデックス(I、J)が付随する。図3の実施例において、暗号CK1(TK3 op R)は、試験鍵TK3を示すインデックスI3及び共通鍵CK1を示すインデックスJ1と共に送信される。
セキュアドチップSCによる暗号CK1(TK3 op R)の受信で、インデックスJ1は、暗号CK1(TK3 op R)を解読するために使われる正しい共通鍵CK1を選択するために、最初に読み込まれる。逆演算op−1を適用して、イメージダイジェストF(TK3′)を算出することによって試験鍵TK3を得た後に、セキュアドチップは、受信されたインデックスI3によって示された格納された基準ダイジェストF(TK3)を選択する。次に、比較は、両方のダイジェスト値が同一である場合には、試験装置TDによるセキュアドチップSCへのアクセスを許可するために、第3試験鍵TK3に対応するイメージダイジェストF(TK3′)と基準ダイジェストF(TK3)との間で行われる。
鍵及び対応するダイジェストは、試験装置及びセキュアドチップ内に、いかなる数でも格納されてもよい点に留意しなければならない。
ある実施形態によれば、暗号CK1(TK3 op R)により送信された試験鍵TKのインデックスIは、試験鍵キーTKにチャレンジRによって演算opを適用することによって得られた結果TK op Rを暗号化する共通鍵CKによって暗号化されてもよい。
実施例では、試験装置TDにより送信されたデータは暗号CK1(TK3 op R)、CK1(I3)、J1であり、そこではCK1(I3)は共通鍵CK1によって暗号化された試験鍵TK3のインデックスである。受信により、試験装置は、インデックスJ1により示された共通鍵CK1によって、インデックスI3を解読する。共通鍵CK1による暗号CK1(TK3 op R)の解読及び試験鍵TK3の決定の後に、前に解読されたインデックスI3は、次に、試験鍵TK3の有効性を確認するための適切なダイジェストF(TK3)を選択するために用いられる。

Claims (15)

  1. 試験装置(TD)によってセキュアドチップ(SC)へのアクセスを認証する方法であって、前記試験装置(TD)は少なくとも1つの共通鍵(CK)及び1つの試験鍵(TK)を格納し、前記試験鍵(TK)に双方向性数値演算(op)を適用するための手段を有し、前記セキュアドチップ(SC)は同じ共通鍵(CK)及び前記試験鍵(TK)の暗号関数の適用から生じる基準ダイジェストF(TK)を格納し、入力データに前記双方向性数値演算(op)の逆演算(op― 1 )を適用するための手段を有する方法において、
    前記試験装置(TD)によって、前記セキュアドチップ(SC)によって生成されたチャレンジ(R)を受信するステップと、
    前記試験装置(TD)によって、前記双方向性数値演算(op)を適用することによって、前記受信されたチャレンジ(R)を前記試験鍵(TK)と組み合わせるステップであって、前記試験鍵(TK)は前記試験装置の固有識別子から導き出されるステップと、
    暗号CK(TK op R)を得るために、前記共通鍵(CK)によって前記双方向性数値演算の結果(TK op R)を暗号化するステップであって、前記共通鍵(CK)は前記セキュアドチップ(SC)の固有識別子から導き出されるステップと、
    前記試験装置(TD)によって前記暗号CK(TK op R)を前記セキュアドチップ(SC)に送信するステップと、
    前記セキュアドチップ(SC)によって、前記暗号CK(TK op R)を前記共通鍵(CK)により解読するステップと、
    前記チャレンジ(R)によって、前記試験装置(TD)により以前に用いられた前記数値演算(op)の逆演算(op―1)を適用することによって前記試験鍵(TK)を表すイメージ鍵(TK′)を得るステップと、
    暗号一方向関数によって前記イメージ鍵(TK′)の予想されるダイジェストF(TK′)を算出するステップと、
    前記予想されるダイジェストF(TK′)を前記基準ダイジェストF(TK)と比較することによって有効性を確認するステップと、
    前記イメージ鍵(TK′)の前記ダイジェストF(TK′)と前記基準ダイジェストF(TK)との前記比較の結果がポジティブである場合は、前記試験装置(TD)によって、試験モードで前記セキュアドチップ(SC)にアクセスするステップと、
    を含む方法。
  2. 前記予想されるダイジェストが前記イメージ鍵(TK′)にハッシュ関数(F)を適用することによって得られることを特徴とする請求項1記載の方法。
  3. 前記基準ダイジェストF(TK)がプレーン・データ(PD)セット及び暗号データセット(CD)を含み、前記イメージ鍵(TK′)が、結果として生じるイメージ暗号データセット(CD′)を得るために前記プレーン・データセット(PD)が適用される暗号モジュール(CM)用の鍵として使用され、前記比較が、前記基準ダイジェストF(TK)の前記暗号データセット(CD)と前記算出されたイメージ暗号データ(CD′)セットとの間で行われることを特徴とする請求項1記載の方法。
  4. 前記試験装置(TD)による前記チャレンジ(R)の前記受信、前記試験装置(TD)認証の要求(RQ)を前記セキュアドチップ(SC)に送信し、前記要求(RQ)を受信した前記セキュアドチップ(SC)が前記試験装置(TD)に前記チャレンジ(R)を戻すことにより実現されることを特徴とする請求項1記載の方法。
  5. 前記セキュアドチップ(SC)が、前記イメージ鍵(TK′)の前記ダイジェストF(TK′)と前記基準ダイジェストF(TK)との間の前記比較の結果を示す応答メッセージ(M)を前記試験装置(TD)に戻すことを特徴とする請求項1に記載の方法。
  6. 前記チャレンジ(R)が、前記セキュアドチップ(SC)により、ハードウェア疑似乱数発生器によって、又は格納された生成プログラムで実施されるアルゴリズムによって生成されることを特徴とする請求項1に記載の方法。
  7. 前記チャレンジ(R)が、前記セキュアドチップ(SC)に対する前記試験装置(TD)の各接続において、又は前記セキュアドチップ(SC)に送信された各試験要求において所与の開始値から増減するカウンタによって生成されることを特徴とする請求項1に記載の方法。
  8. 前記チャレンジ(R)が、所定の精度を有する現在の日付及び時間を含んでいるタイムスタンプを含むことを特徴とする請求項1に記載の方法。
  9. 前記試験装置(TD)及び前記セキュアドチップ(SC)が複数の共通鍵(CK)を格納することを特徴とする請求項1に記載の方法。
  10. 前記試験装置(TD)が複数の試験鍵(TK)を格納し、前記セキュアドチップ(SC)が、前記試験装置(TD)内に格納された対応する試験鍵(TK)によって各々算出された複数のダイジェストF(TK)を格納することを特徴とする請求項9に記載の方法。
  11. 前記試験装置(TD)及び前記セキュアドチップ(SC)内に格納された各共通鍵(CK)、前記試験装置(TD)内に格納された各試験鍵(TK)、並びに前記セキュアドチップ(SC)内に格納された前記対応するダイジェストF(TK)に、アクセス認証プロセスの間に特定の試験鍵(TK)、共通鍵(CK)、及びダイジェストF(TK)を選択するためのインデックス(I、J)が付随していることを特徴とする請求項9に記載の方法。
  12. 前記試験装置(TD)により前記セキュアドチップ(SC)に送信された前記暗号CK(TK op R)に、暗号CK(TK op R)に用いられた前記それぞれの試験及び共通鍵(TK、CK)の前記インデックス(I、J)が付随していることを特徴とする請求項11に記載の方法。
  13. 前記セキュアドチップ(SC)が、前記暗号CK(TK op R)を解読するために用いられる前記共通鍵(CK)を示すための前記受信されたインデックス(J)と、前記暗号CK(TK op R)から判断された前記試験鍵(TK)の有効性を確認するために用いられる前記ダイジェストF(TK)のインデックス(I)とを選択することを特徴とする請求項11に記載の方法。
  14. 前記暗号CKj(TKi op R)に用いられた前記試験鍵(TK)の前記インデックス(I)が、前記暗号CK(TK op R)で送信された前記インデックス(J)に対応する前記共通鍵(CK)で暗号化されていることを特徴とする請求項12に記載の方法。
  15. 前記セキュアドチップ(SC)が、前記暗号CK(TK op R)を付随する前記インデックス(J)により示された前記共通鍵(CK)で前記試験鍵(TK)の前記インデックス(I)を解読し、前記解読されたインデックス(I)が、前記暗号CK(TK op R)から判断された前記試験鍵(TK)の有効性を確認するために適切なダイジェストF(TK)を選択するために使われていることを特徴とする請求項14に記載の方法。
JP2012510262A 2009-05-13 2010-05-11 試験装置によってセキュアドチップへのアクセスを認証する方法 Expired - Fee Related JP5563067B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09160096A EP2251813A1 (en) 2009-05-13 2009-05-13 Method for authenticating access to a secured chip by a test device
EP09160096.5 2009-05-13
PCT/EP2010/056409 WO2010130709A1 (en) 2009-05-13 2010-05-11 Method for authenticating access to a secured chip by a test device

Publications (2)

Publication Number Publication Date
JP2012527141A JP2012527141A (ja) 2012-11-01
JP5563067B2 true JP5563067B2 (ja) 2014-07-30

Family

ID=40764366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012510262A Expired - Fee Related JP5563067B2 (ja) 2009-05-13 2010-05-11 試験装置によってセキュアドチップへのアクセスを認証する方法

Country Status (12)

Country Link
US (1) US8595498B2 (ja)
EP (2) EP2251813A1 (ja)
JP (1) JP5563067B2 (ja)
KR (1) KR101659110B1 (ja)
CN (1) CN102422296B (ja)
BR (1) BRPI1011378B1 (ja)
ES (1) ES2403233T3 (ja)
HK (1) HK1166528A1 (ja)
PL (1) PL2430583T3 (ja)
PT (1) PT2430583E (ja)
TW (1) TWI503688B (ja)
WO (1) WO2010130709A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103186798B (zh) * 2011-12-27 2017-08-01 国民技术股份有限公司 一种ic卡生产测试***
US9173085B2 (en) * 2012-07-06 2015-10-27 Blackberry Limited Methods and apparatus for use in transferring an assignment of a secure chip subscription managers
JP2014053675A (ja) * 2012-09-05 2014-03-20 Sony Corp セキュリティチップ、プログラム、情報処理装置及び情報処理システム
EP2720167A1 (en) 2012-10-11 2014-04-16 Nagravision S.A. Method and system for smart card chip personalization
US9165163B2 (en) * 2012-11-30 2015-10-20 Broadcom Corporation Secure delivery of processing code
US9038133B2 (en) * 2012-12-07 2015-05-19 International Business Machines Corporation Self-authenticating of chip based on intrinsic features
EP2755364A1 (en) * 2013-01-11 2014-07-16 ST-Ericsson SA Authentication systems
EP2797334A1 (en) * 2013-04-26 2014-10-29 Nagravision S.A. Method and device to embed watermark in uncompressed video data
KR102190469B1 (ko) 2013-12-05 2020-12-11 삼성전자주식회사 보안 회로 및 이를 포함하는 보안 시스템
CN104777761B (zh) * 2014-01-15 2018-04-27 上海华虹集成电路有限责任公司 实现mcu安全性的方法及电路
FR3019416A1 (fr) * 2014-03-28 2015-10-02 Orange Procede de traitement de donnees
CN105095780B (zh) * 2014-05-08 2019-08-16 国民技术股份有限公司 一种芯片内测试端口的访问方法及装置
EP3032448B1 (en) 2014-12-08 2020-01-22 IPCom GmbH & Co. KG Method for authorizing access to information in a telecommunication system
CN105045695B (zh) * 2015-08-17 2018-08-10 大唐微电子技术有限公司 一种芯片进入测试模式的保护方法和***
EP3185194A1 (en) * 2015-12-24 2017-06-28 Gemalto Sa Method and system for enhancing the security of a transaction
CN106529221B (zh) * 2016-11-22 2019-03-19 北京中金国信科技有限公司 一种fpga程序防拷贝方法和pci-e密码卡
US10833877B2 (en) * 2017-10-12 2020-11-10 Canon Kabushiki Kaisha Method of authenticating authentication-target apparatus by authentication apparatus, authentication apparatus, authentication- target apparatus, and image forming apparatus
CN107967413A (zh) * 2017-11-28 2018-04-27 深圳进化动力数码科技有限公司 软件加密方法及装置
US10990300B2 (en) * 2018-04-16 2021-04-27 Lexmark International, Inc. Methods for restricting read access to supply chips
CN109784032B (zh) * 2018-12-25 2022-02-11 深圳市江波龙电子股份有限公司 测试设备验证方法、测试设备、验证设备和存储装置
FR3093203A1 (fr) * 2019-02-22 2020-08-28 Proton World International N.V. Procédé d'authentification
CN113906421A (zh) * 2019-05-31 2022-01-07 美光科技公司 具有安全测试模式入口的存储器装置
US11416639B2 (en) * 2020-06-29 2022-08-16 Nuvoton Technology Corporation PQA unlock
CN112904182B (zh) * 2021-01-28 2021-12-07 无锡众星微***技术有限公司 测试模式进入控制方法
CN115314188B (zh) * 2022-10-11 2022-12-09 北京紫光青藤微***有限公司 解码装置、用于解码装置的认证方法和移动终端
CN115993525B (zh) * 2023-03-22 2023-08-22 山东华翼微电子技术股份有限公司 基于Ymodem协议的芯片批量样本测试、验证方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816968B1 (en) * 1998-07-10 2004-11-09 Silverbrook Research Pty Ltd Consumable authentication protocol and system
KR20000039411A (ko) * 1998-12-12 2000-07-05 이계철 암호화 메커니즘 및 일회용 패스워드를 이용한 인증 방법
US6769060B1 (en) * 2000-10-25 2004-07-27 Ericsson Inc. Method of bilateral identity authentication
US7266848B2 (en) * 2002-03-18 2007-09-04 Freescale Semiconductor, Inc. Integrated circuit security and method therefor
EP1378915A3 (en) 2002-05-08 2006-12-13 Broadcom Corporation System and method for programming nonvolatile memory
FR2850479B1 (fr) 2003-01-24 2005-04-29 France Telecom Procede cryptographique a cle publique pour la protection d'une puce contre la fraude
US7877604B2 (en) * 2003-05-16 2011-01-25 Intrinsic Id B.V. Proof of execution using random function
CA2471055A1 (en) 2004-06-16 2005-12-16 Qualtech Technical Sales Inc. A network security enforcement system
US20060036857A1 (en) * 2004-08-06 2006-02-16 Jing-Jang Hwang User authentication by linking randomly-generated authentication secret with personalized secret
US20070162759A1 (en) * 2005-12-28 2007-07-12 Motorola, Inc. Protected port for electronic access to an embedded device
US8291226B2 (en) * 2006-02-10 2012-10-16 Qualcomm Incorporated Method and apparatus for securely booting from an external storage device
CN100591006C (zh) * 2006-08-29 2010-02-17 联想(北京)有限公司 安全读取下载数据的方法和***
WO2008059480A1 (en) * 2006-11-16 2008-05-22 Sandisk Il Ltd. Systems and methiods for protection of data integrity of updatable data against unauthorized modification
US9767319B2 (en) * 2007-04-17 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus of secure authentication for system on chip (SoC)

Also Published As

Publication number Publication date
HK1166528A1 (en) 2012-11-02
CN102422296A (zh) 2012-04-18
JP2012527141A (ja) 2012-11-01
ES2403233T3 (es) 2013-05-16
EP2251813A1 (en) 2010-11-17
TWI503688B (zh) 2015-10-11
PT2430583E (pt) 2013-04-23
TW201108027A (en) 2011-03-01
EP2430583A1 (en) 2012-03-21
US20120069991A1 (en) 2012-03-22
CN102422296B (zh) 2014-11-19
KR20120027215A (ko) 2012-03-21
BRPI1011378B1 (pt) 2020-10-27
EP2430583B1 (en) 2013-01-23
PL2430583T3 (pl) 2013-06-28
US8595498B2 (en) 2013-11-26
WO2010130709A1 (en) 2010-11-18
KR101659110B1 (ko) 2016-09-22
BRPI1011378A2 (pt) 2017-10-24

Similar Documents

Publication Publication Date Title
JP5563067B2 (ja) 試験装置によってセキュアドチップへのアクセスを認証する方法
CN110519260B (zh) 一种信息处理方法及信息处理装置
US9729322B2 (en) Method and system for smart card chip personalization
KR100670005B1 (ko) 모바일 플랫폼을 위한 메모리의 무결성을 원격으로 확인하는 확인장치 및 그 시스템 그리고 무결성 확인 방법
CN108768664A (zh) 密钥管理方法、装置、***、存储介质和计算机设备
CN101355422B (zh) 一种新型矢量加密认证机制
JP2000357156A (ja) 認証シード配布のためのシステムおよび方法
US9042553B2 (en) Communicating device and communicating method
WO2003065169A2 (en) Access system utilizing multiple factor identification and authentication
CN107944234B (zh) 一种Android设备的刷机控制方法
CN108418834A (zh) 一种物联网设备身份验证方法
JP2008005408A (ja) 記録データ処理装置
CN103164661A (zh) 用于对终端中的数据进行管理的装置及方法
CN110445774B (zh) IoT设备的安全防护方法、装置及设备
KR101262844B1 (ko) 네트워크 접근제어를 위한 원격검침데이터 중계장치 및 방법
CN113114458A (zh) 加密证书生成、解密方法及装置、加密证书***
CN111641507B (zh) 一种软件通信体系结构组件注册管理方法和装置
EP2377267B1 (en) Key issuer, key carrier, access unit and methods performed in said units
JP2007251437A (ja) 認証方法及び安全な通信制御方法
KR20170109125A (ko) 이용 단말 지정과 결합된 거래 연동 방법 및 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5563067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees