JP5554212B2 - Switching drive circuit - Google Patents

Switching drive circuit Download PDF

Info

Publication number
JP5554212B2
JP5554212B2 JP2010262028A JP2010262028A JP5554212B2 JP 5554212 B2 JP5554212 B2 JP 5554212B2 JP 2010262028 A JP2010262028 A JP 2010262028A JP 2010262028 A JP2010262028 A JP 2010262028A JP 5554212 B2 JP5554212 B2 JP 5554212B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
turned
source
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010262028A
Other languages
Japanese (ja)
Other versions
JP2012114681A (en
Inventor
淳一 松原
聡規 宇留野
悠介 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2010262028A priority Critical patent/JP5554212B2/en
Publication of JP2012114681A publication Critical patent/JP2012114681A/en
Application granted granted Critical
Publication of JP5554212B2 publication Critical patent/JP5554212B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、ＬＥＤ等の外部機器をオンオフするスイッチング駆動回路に関する。   The present invention relates to a switching drive circuit for turning on and off an external device such as an LED.

例えば車両において、１２Ｖのバッテリ電源で駆動されるインジケータ等を５Ｖ系の制御信号でスイッチングするためには、制御信号をレベルシフトしてスイッチ素子を制御するスイッチング駆動回路が必要となる。従来のスイッチング駆動回路においては、バッテリ電源からの電流をオンオフするスイッチ素子として高出力の例えばＭＯＳトランジスタが使用されており、ＭＯＳトランジスタのゲートソース間の抵抗に流す電流を５Ｖ系の制御部が制御することで、ＭＯＳトランジスタに接続されるインジケータ等のＬＥＤをオンオフ駆動している（例えば特許文献１参照）。   For example, in a vehicle, in order to switch an indicator or the like driven by a 12V battery power supply with a 5V control signal, a switching drive circuit for controlling the switch element by shifting the level of the control signal is required. In a conventional switching drive circuit, a high-output MOS transistor, for example, is used as a switching element for turning on and off the current from the battery power supply, and the 5V control unit controls the current flowing through the resistance between the gate and source of the MOS transistor. As a result, LEDs such as indicators connected to the MOS transistors are driven on and off (see, for example, Patent Document 1).

特開平０６−３２６５７９公報JP 06-326579 A

しかし、従来のスイッチング駆動回路において、出力部のＭＯＳトランジスタのゲートソース間抵抗に流す電流を制御部のカレント回路により供給する場合、ある周波数帯におけるＥＭＩ（Electro Magnetic Interference）の影響によりゲートソース間の抵抗にノイズ電流が流れると、制御信号がオフ制御のときであってもＭＯＳトランジスタがオンしてしまう場合があった。このため、出力部のＭＯＳトランジスタ（スイッチ素子）に接続されるインジケータ等のＬＥＤの誤点灯を確実に防ぐための対策が必要とされていた。   However, in the conventional switching drive circuit, when the current flowing through the resistance between the gate and the source of the MOS transistor of the output unit is supplied by the current circuit of the control unit, the gate source is affected by the influence of EMI (Electro Magnetic Interference) in a certain frequency band. When a noise current flows through the resistor, the MOS transistor may be turned on even when the control signal is turned off. For this reason, it is necessary to take measures to reliably prevent erroneous lighting of LEDs such as indicators connected to the MOS transistors (switch elements) in the output section.

本発明の目的は、オンオフ動作させるインジケータ等の外部機器のＥＭＩによる誤動作を抑制するスイッチング駆動回路を提供することにある。   An object of the present invention is to provide a switching drive circuit that suppresses malfunction caused by EMI of an external device such as an indicator that is turned on and off.

［１］点灯素子を制御信号に基づいてオンオフ動作させる第１のスイッチ素子と、前記第１のスイッチ素子にオン電圧を発生させる抵抗と、前記抵抗に電流を出力する定電流回路と、前記制御信号によって前記点灯素子がオンに制御されるとき、前記定電流回路から前記抵抗に電流を供給させ、前記制御信号によって前記点灯素子がオフに制御されるとき、前記定電流回路から前記抵抗に電流を遮断させる第２のスイッチ素子と、前記制御信号によって前記点灯素子がオフに制御されるとき、前記抵抗及び前記定電流回路との間の通電を遮断する遮断回路と、を有し、前記点灯素子は、前記第１のスイッチ素子と直列に接続されることを特徴とするスイッチング駆動回路。 [1] and the first switching element to be turned on and off based on the lighting device to control signals, and a resistor for generating an on voltage to the first switching element, a constant current circuit for outputting a current to the resistor, the control When the lighting element is controlled to be turned on by a signal, a current is supplied from the constant current circuit to the resistor. When the lighting element is controlled to be turned off by the control signal, a current is supplied from the constant current circuit to the resistor. A second switching element that cuts off the light , and a cut-off circuit that cuts off the power supply between the resistor and the constant current circuit when the lighting element is controlled to be turned off by the control signal. A switching drive circuit , wherein an element is connected in series with the first switch element .

［２］前記制御信号によって前記第１のスイッチ素子がオフに制御されるとき、前記抵抗を電気的に短絡させるバイパス回路を更に備えることを特徴とする請求項１に記載のスイッチング駆動回路。 [2] The switching drive circuit according to [1], further comprising a bypass circuit that electrically short-circuits the resistor when the first switch element is controlled to be turned off by the control signal.

本発明のスイッチング駆動回路によれば、オンオフ動作させるインジケータ等の外部機器のＥＭＩによる誤動作を抑制することができる。   According to the switching drive circuit of the present invention, it is possible to suppress malfunction caused by EMI of an external device such as an indicator for performing on / off operation.

図１は、第１の実施の形態によるスイッチング駆動回路の回路図である。FIG. 1 is a circuit diagram of a switching drive circuit according to the first embodiment. 図２は、第２の実施の形態によるスイッチング駆動回路の回路図である。FIG. 2 is a circuit diagram of a switching drive circuit according to the second embodiment. 図３は、第３の実施の形態によるスイッチング駆動回路の回路図である。FIG. 3 is a circuit diagram of a switching drive circuit according to the third embodiment.

以下、本発明の好適な実施の形態について図面を参照しながら説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In addition, in each figure, about the component which has the substantially same function, the same code | symbol is attached | subjected and the duplicate description is abbreviate | omitted.

[第１の実施の形態]
図１は、本発明の第１の実施の形態によるスイッチング駆動回路１の回路図である。このスイッチング駆動回路１は、出力部１１と、制御部１２とを備えている。出力部１１には、電源端子６ａを介して車両のバッテリ電源ＶＢ（例えば１２Ｖ）が接続され、出力端子６ｂにはオンオフ駆動する外部機器である例えばインジケータのＬＥＤ４と電流制限抵抗５が接続される。制御部１２には、入力端子７が備えられ、この入力端子７を介してＬＥＤ４をオンオフさせる制御信号が入力される。なお、以下説明されるスイッチング駆動回路は、入力される制御信号がハイレベル（Ｈ）の電圧のときにＬＥＤ４を点灯させ、制御信号がローレベル（Ｌ）の電圧のときにＬＥＤ４を消灯させる。 [First embodiment]
FIG. 1 is a circuit diagram of a switching drive circuit 1 according to a first embodiment of the present invention. The switching drive circuit 1 includes an output unit 11 and a control unit 12. A battery power source V B (for example, 12V) of the vehicle is connected to the output unit 11 via a power supply terminal 6a, and an indicator LED 4 and a current limiting resistor 5 which are external devices that are driven on and off are connected to the output terminal 6b. The The control unit 12 includes an input terminal 7, and a control signal for turning on / off the LED 4 is input through the input terminal 7. The switching drive circuit described below turns on the LED 4 when the input control signal is a high level (H) voltage, and turns off the LED 4 when the control signal is a low level (L) voltage.

出力部１１は、ＬＥＤ４をオンオフさせるスイッチ素子であるｐＭＯＳトランジスタＴ１を備えている。ｐＭＯＳトランジスタＴ１のソースは、バッテリ電源ＶＢからの１２Ｖの電源ラインに接続し、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０がこの１２Ｖの電源ラインにプルアップされている。 The output unit 11 includes a pMOS transistor T1 that is a switch element that turns the LED 4 on and off. The source of the pMOS transistor T1 is connected to the power supply line of 12V from the battery power source V B, the resistance 10 between the gate and the source of the pMOS transistor T1 is pulled up to the power supply line of the 12V.

バッテリ電源ＶＢが接続される電源端子６ａとｐＭＯＳトランジスタＴ１のソース間の電源ラインには、ダイオード４１と、抵抗４３が接続される。また、この電源ラインとＧＮＤとの間にはツェナーダイオード４５と平滑コンデンサ４６が接続される。また、出力端子６ｂとｐＭＯＳトランジスタＴ１のドレインとの間には、ダイオード４２と、抵抗４４が接続される。 The power supply lines between the source of the power supply terminal 6a and the pMOS transistor T1 battery power V B is connected, the diode 41, the resistor 43 is connected. A Zener diode 45 and a smoothing capacitor 46 are connected between the power supply line and GND. A diode 42 and a resistor 44 are connected between the output terminal 6b and the drain of the pMOS transistor T1.

出力部１１は、抵抗１０に制御電流を流すことによりｐＭＯＳトランジスタＴ１をオンさせるｎｐｎトランジスタＴ４と、遮断回路としてｐＭＯＳトランジスタＴ１のゲートとｎｐｎトランジスタＴ４との間に接続されるｎＭＯＳトランジスタＴ５とを備えている。ｎＭＯＳトランジスタＴ５のゲートには、入力端子７を介して５Ｖ系の制御信号が入力される。すなわち、ｎＭＯＳトランジスタＴ５は、制御信号がＬＥＤ４を消灯制御するＬのときに同時にオフすることで、抵抗１０とｎｐｎトランジスタＴ４との間を流れる電流を完全に遮断するために設けられている。   The output unit 11 includes an npn transistor T4 that turns on the pMOS transistor T1 by flowing a control current through the resistor 10, and an nMOS transistor T5 connected between the gate of the pMOS transistor T1 and the npn transistor T4 as a cutoff circuit. ing. A 5V control signal is input to the gate of the nMOS transistor T5 via the input terminal 7. In other words, the nMOS transistor T5 is provided in order to completely cut off the current flowing between the resistor 10 and the npn transistor T4 by turning off simultaneously when the control signal is L for controlling the LED 4 to turn off.

次に、制御部１２は、５Ｖ電源ＶＣで動作し、入力端子７に接続されるインバータ８と、インバータ８により駆動されるｎＭＯＳトランジスタＴ２と、定電流源９と、ｎｐｎトランジスタＴ３とを備えている。ｎｐｎトランジスタＴ３のベースとコレクタとの間は短絡しており、定電流源９とともに定電流回路が構成されている。また、ｎｐｎトランジスタＴ３のベースと出力部１１のｎｐｎトランジスタＴ４のベースが接続されることで、２つのｎｐｎトランジスタＴ３，Ｔ４には定電流源９が流す電流と同じ量の電流が流れるカレントミラー回路が構成されている。 Next, the control unit 12 is provided with operates at 5V supply V C, an inverter 8 connected to the input terminal 7, the nMOS transistor T2 driven by the inverter 8, a constant current source 9, and a npn transistor T3 ing. The base and collector of the npn transistor T3 are short-circuited, and a constant current circuit is configured together with the constant current source 9. Further, since the base of the npn transistor T3 and the base of the npn transistor T4 of the output unit 11 are connected, a current mirror circuit in which the same amount of current as that of the constant current source 9 flows in the two npn transistors T3 and T4. Is configured.

また、ｎｐｎトランジスタＴ３はＧＮＤにエミッタ接地されており、同じくＧＮＤにソース接地するｎＭＯＳトランジスタＴ２のドレインがｎｐｎトランジスタＴ３のコレクタに接続している。   The npn transistor T3 is grounded at the emitter to GND, and the drain of the nMOS transistor T2 whose source is grounded to GND is connected to the collector of the npn transistor T3.

これにより、入力端子７からの制御信号がＨのときには、インバータ８で反転されたオフ電圧によりｎＭＯＳトランジスタＴ２がオフするため、定電流源９と同じ量の電流が抵抗１０に流れゲートソース間にオン電圧が生じることによりｐＭＯＳトランジスタＴ１がオンする。したがって、バッテリ電源ＶＢとＬＥＤ４との間に通電回路が形成され、ＬＥＤ４が点灯する。 As a result, when the control signal from the input terminal 7 is H, the nMOS transistor T2 is turned off by the off-voltage inverted by the inverter 8, so that the same amount of current as the constant current source 9 flows through the resistor 10 and between the gate and source. When the on-voltage is generated, the pMOS transistor T1 is turned on. Thus, energizing circuit between the battery power source V B and LED4 are formed, LED4 is turned on.

また、制御信号がＬのときには、インバータ８で反転されたオン電圧によりｎＭＯＳトランジスタＴ２がオンする。このため、トランジスタＴ３のコレクタがＧＮＤに接地した状態になるとともに、２つのｎｐｎトランジスタＴ３，Ｔ４のベースの電流がｎＭＯＳトランジスタＴ２を介してＧＮＤに流れるため、これらのトランジスタＴ３，Ｔ４はオフする。更に、抵抗１０とｎｐｎトランジスタＴ４との間のｎＭＯＳトランジスタＴ５がＬの制御信号によりオフするため、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０には電流が流れなくなる。したがって、ｐＭＯＳトランジスタＴ１がオフすることで、ＬＥＤ４にはバッテリ電源ＶＢからの電流が遮断される。 When the control signal is L, the nMOS transistor T2 is turned on by the on voltage inverted by the inverter 8. For this reason, the collector of the transistor T3 is grounded to GND, and the base currents of the two npn transistors T3 and T4 flow to the GND via the nMOS transistor T2, so that these transistors T3 and T4 are turned off. Further, since the nMOS transistor T5 between the resistor 10 and the npn transistor T4 is turned off by the L control signal, no current flows through the resistor 10 between the gate and the source of the pMOS transistor T1. Thus, pMOS transistor T1 is turned off, the the LED4 is interrupted the current from the battery power source V B.

[第１の実施の形態の効果]
第１の実施の形態のスイッチング駆動回路１によれば、制御信号がＬＥＤ４を消灯させるオフ制御（Ｌ）のときには、ｎＭＯＳトランジスタＴ５がオフすることで抵抗１０とｎｐｎトランジスタＴ４との間の通電を遮断する。これにより、例えばＥＭＩの影響によりノイズ電流がカレントミラー回路等に誘起されたとしても、抵抗１０からはこのノイズ電流が流れ出すことがなくなる。したがって、消灯制御時のｐＭＯＳトランジスタＴ１にはオン電圧が発生せず、ＬＥＤ４の誤点灯を抑制し、また、確実に防ぐことができる。 [Effect of the first embodiment]
According to the switching drive circuit 1 of the first embodiment, when the control signal is OFF control (L) for turning off the LED 4, the nMOS transistor T5 is turned off, thereby energizing the resistor 10 and the npn transistor T4. Cut off. Thereby, for example, even if a noise current is induced in the current mirror circuit or the like due to the influence of EMI, the noise current does not flow out from the resistor 10. Therefore, no on-voltage is generated in the pMOS transistor T1 during the extinction control, and erroneous lighting of the LED 4 can be suppressed and reliably prevented.

[第２の実施の形態]
図２は、本発明の第２の実施の形態によるスイッチング駆動回路２の回路図である。このスイッチング駆動回路２は、出力部２１と、制御部２２とを備えている。 [Second Embodiment]
FIG. 2 is a circuit diagram of the switching drive circuit 2 according to the second embodiment of the present invention. The switching drive circuit 2 includes an output unit 21 and a control unit 22.

出力部２１は、ＬＥＤ４をオンオフさせるスイッチ素子であるｐＭＯＳトランジスタＴ１を備えている。ｐＭＯＳトランジスタＴ１のソースは、バッテリ電源ＶＢからの１２Ｖの電源ラインに接続し、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０がこの１２Ｖの電源ラインにプルアップされている。また、出力部２１は、抵抗１０に制御電流を流すことによりｐＭＯＳトランジスタＴ１をオンさせるｎｐｎトランジスタＴ４を備えている。 The output unit 21 includes a pMOS transistor T1 that is a switch element that turns the LED 4 on and off. The source of the pMOS transistor T1 is connected to the power supply line of 12V from the battery power source V B, the resistance 10 between the gate and the source of the pMOS transistor T1 is pulled up to the power supply line of the 12V. The output unit 21 includes an npn transistor T4 that turns on the pMOS transistor T1 by flowing a control current through the resistor 10.

出力部２１は、更にバイパス回路として、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０に並列するｐＭＯＳトランジスタＴ６と、ｐＭＯＳトランジスタＴ６を５Ｖ系の制御信号で駆動するためのｎＭＯＳトランジスタＴ７及び抵抗２３とを備えている。すなわち、ｐＭＯＳトランジスタＴ６のソースは１２Ｖの電源ラインに接続され、ドレインはｐＭＯＳトランジスタＴ１のゲートに接続されている。抵抗２３はｐＭＯＳトランジスタＴ６のゲートソース間に接続されている。ｎＭＯＳトランジスタＴ７は、抵抗２３をドレイン負荷としてソース接地されて設けられている。   The output unit 21 further includes, as a bypass circuit, a pMOS transistor T6 parallel to the resistor 10 between the gate and source of the pMOS transistor T1, an nMOS transistor T7 and a resistor 23 for driving the pMOS transistor T6 with a 5V control signal. I have. That is, the source of the pMOS transistor T6 is connected to the 12V power supply line, and the drain is connected to the gate of the pMOS transistor T1. The resistor 23 is connected between the gate and source of the pMOS transistor T6. The nMOS transistor T7 is provided so that the source is grounded using the resistor 23 as a drain load.

制御部２２は、５Ｖ電源ＶＣで動作し、入力端子７に接続されるインバータ８と、ｎＭＯＳトランジスタＴ２と、定電流源９と、ｎｐｎトランジスタＴ３とを備えている。インバータ８の出力は、ｎＭＯＳトランジスタＴ２，Ｔ７のゲートに接続し、これらのトランジスタをオンオフさせる。ｎｐｎトランジスタＴ３のベースとコレクタとの間は短絡しており、定電流源９とともに定電流回路が構成されている。また、ｎｐｎトランジスタＴ３のベースと出力部２１のｎｐｎトランジスタＴ４のベースが接続されることで、２つのｎｐｎトランジスタＴ３，Ｔ４には定電流源９が流す電流と同じ量の電流が流れるカレントミラー回路が構成されている。 Control unit 22 operates on 5V V C, an inverter 8 connected to the input terminal 7, the nMOS transistors T2, a constant current source 9, and a npn transistor T3. The output of the inverter 8 is connected to the gates of the nMOS transistors T2 and T7, and these transistors are turned on and off. The base and collector of the npn transistor T3 are short-circuited, and a constant current circuit is configured together with the constant current source 9. Further, since the base of the npn transistor T3 and the base of the npn transistor T4 of the output unit 21 are connected, a current mirror circuit in which the same amount of current as that of the constant current source 9 flows in the two npn transistors T3 and T4. Is configured.

また、ｎｐｎトランジスタＴ３はＧＮＤにエミッタ接地されており、同じくＧＮＤにソース接地するｎＭＯＳトランジスタＴ２のドレインがｎｐｎトランジスタＴ３のコレクタに接続している。   The npn transistor T3 is grounded at the emitter to GND, and the drain of the nMOS transistor T2 whose source is grounded to GND is connected to the collector of the npn transistor T3.

これにより、入力端子７からの制御信号がＨのときには、インバータ８で反転されたオフ電圧によりｎＭＯＳトランジスタＴ２がオフするため、定電流源９と同じ量の電流が抵抗１０に流れゲートソース間にオン電圧が生じることによりｐＭＯＳトランジスタＴ１がオンする。したがって、バッテリ電源ＶＢとＬＥＤ４との間に通電回路が形成され、ＬＥＤ４が点灯する。 As a result, when the control signal from the input terminal 7 is H, the nMOS transistor T2 is turned off by the off-voltage inverted by the inverter 8, so that the same amount of current as the constant current source 9 flows through the resistor 10 and between the gate and source. When the on-voltage is generated, the pMOS transistor T1 is turned on. Thus, energizing circuit between the battery power source V B and LED4 are formed, LED4 is turned on.

また、制御信号がＬのときには、インバータ８で反転されたオン電圧によりｎＭＯＳトランジスタＴ２がオンする。このため、トランジスタＴ３のコレクタがＧＮＤに接地した状態になるとともに、２つのｎｐｎトランジスタＴ３，Ｔ４のベースの電流がｎＭＯＳトランジスタＴ２を介してＧＮＤに流れるため、これらのトランジスタＴ３，Ｔ４はオフする。更に、インバータ８のＨの出力でｎＭＯＳトランジスタＴ７がオンし、抵抗２３に電流が流れる。したがって、ｐＭＯＳトランジスタＴ６がオンし、その低いオン抵抗により抵抗１０が電気的に短絡される。 When the control signal is L, the nMOS transistor T2 is turned on by the on voltage inverted by the inverter 8. For this reason, the collector of the transistor T3 is grounded to GND, and the base currents of the two npn transistors T3 and T4 flow to the GND via the nMOS transistor T2, so that these transistors T3 and T4 are turned off. Further, the nMOS transistor T 7 is turned on by the H output of the inverter 8, and a current flows through the resistor 23. Therefore, the pMOS transistor T6 is turned on, and the resistor 10 is electrically short-circuited by its low on-resistance.

[第２の実施の形態の効果]
第２の実施の形態のスイッチング駆動回路２によれば、制御信号がＬＥＤ４を消灯させるオフ制御（Ｌ）のときには、ｐＭＯＳトランジスタＴ６がオンして抵抗１０が電気的に短絡される。これにより、例えばＥＭＩの影響によりノイズ電流がｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０に誘起されたとしても、ｐＭＯＳトランジスタＴ６を介してＧＮＤに逃がされる。したがって、消灯制御時にｐＭＯＳトランジスタＴ１がオンす
ることによるＬＥＤ４の誤点灯を抑制し、また、確実に防ぐことができる。 [Effect of the second embodiment]
According to the switching drive circuit 2 of the second embodiment, when the control signal is off control (L) for turning off the LED 4, the pMOS transistor T6 is turned on and the resistor 10 is electrically short-circuited. Thereby, for example, even if a noise current is induced in the resistor 10 between the gate and source of the pMOS transistor T1 due to the influence of EMI, it is released to the GND via the pMOS transistor T6. Therefore, erroneous lighting of the LED 4 due to the pMOS transistor T1 being turned on during the extinction control can be suppressed and reliably prevented.

[第３の実施の形態]
図３は、本発明の第３の実施の形態によるスイッチング駆動回路３の回路図である。このスイッチング駆動回路３は、出力部３１と、制御部３２とを備えている。 [Third embodiment]
FIG. 3 is a circuit diagram of the switching drive circuit 3 according to the third embodiment of the present invention. The switching drive circuit 3 includes an output unit 31 and a control unit 32.

出力部３１は、ＬＥＤ４をオンオフさせるスイッチ素子であるｐＭＯＳトランジスタＴ１を備えている。ｐＭＯＳトランジスタＴ１のソースは、バッテリ電源ＶＢからの１２Ｖの電源ラインに接続し、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０がこの１２Ｖの電源ラインにプルアップされている。 The output unit 31 includes a pMOS transistor T1 that is a switch element that turns the LED 4 on and off. The source of the pMOS transistor T1 is connected to the power supply line of 12V from the battery power source V B, the resistance 10 between the gate and the source of the pMOS transistor T1 is pulled up to the power supply line of the 12V.

出力部３１は、抵抗１０に制御電流を流すことによりｐＭＯＳトランジスタＴ１をオンさせるｎｐｎトランジスタＴ４と、遮断回路としてｐＭＯＳトランジスタＴ１のゲートとｎｐｎトランジスタＴ４との間に接続されるｎＭＯＳトランジスタＴ５とを備えている。ｎＭＯＳトランジスタＴ５のゲートには、入力端子７を介して５Ｖ系の制御信号が入力される。   The output unit 31 includes an npn transistor T4 that turns on the pMOS transistor T1 by flowing a control current through the resistor 10, and an nMOS transistor T5 that is connected between the gate of the pMOS transistor T1 and the npn transistor T4 as a cutoff circuit. ing. A 5V control signal is input to the gate of the nMOS transistor T5 via the input terminal 7.

出力部３１は、更にバイパス回路として、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０に並列するｐＭＯＳトランジスタＴ６と、ｐＭＯＳトランジスタＴ６を５Ｖ系の制御信号で駆動するためのｎＭＯＳトランジスタＴ７及び抵抗２３とを備えている。すなわち、ｐＭＯＳトランジスタＴ６のソースは１２Ｖの電源ラインに接続され、ドレインはｐＭＯＳトランジスタＴ１のゲートに接続されている。抵抗２３はｐＭＯＳトランジスタＴ６のゲートソース間に接続されている。ｎＭＯＳトランジスタＴ７は、抵抗２３をドレイン負荷としてソース接地されて設けられている。   The output unit 31 further includes, as a bypass circuit, a pMOS transistor T6 parallel to the resistor 10 between the gate and source of the pMOS transistor T1, an nMOS transistor T7 and a resistor 23 for driving the pMOS transistor T6 with a 5V control signal. I have. That is, the source of the pMOS transistor T6 is connected to the 12V power supply line, and the drain is connected to the gate of the pMOS transistor T1. The resistor 23 is connected between the gate and source of the pMOS transistor T6. The nMOS transistor T7 is provided so that the source is grounded using the resistor 23 as a drain load.

制御部３２は、５Ｖ電源ＶＣで動作し、入力端子７に接続されるインバータ８と、ｎＭＯＳトランジスタＴ２と、定電流源９と、ｎｐｎトランジスタＴ３とを備えている。インバータ８の出力は、ｎＭＯＳトランジスタＴ２，Ｔ７のゲートに接続し、これらのトランジスタをオンオフさせる。ｎｐｎトランジスタＴ３のベースとコレクタとの間は短絡しており、定電流源９とともに定電流回路が構成されている。また、ｎｐｎトランジスタＴ３のベースと出力部３１のｎｐｎトランジスタＴ４のベースが接続されることで、２つのｎｐｎトランジスタＴ３，Ｔ４には定電流源９が流す電流と同じ量の電流が流れるカレントミラー回路が構成されている。 Control unit 32 operates on 5V V C, an inverter 8 connected to the input terminal 7, the nMOS transistors T2, a constant current source 9, and a npn transistor T3. The output of the inverter 8 is connected to the gates of the nMOS transistors T2 and T7, and these transistors are turned on and off. The base and collector of the npn transistor T3 are short-circuited, and a constant current circuit is configured together with the constant current source 9. In addition, since the base of the npn transistor T3 and the base of the npn transistor T4 of the output unit 31 are connected, a current mirror circuit in which the same amount of current as that of the constant current source 9 flows in the two npn transistors T3 and T4. Is configured.

また、ｎｐｎトランジスタＴ３はＧＮＤにエミッタ接地されており、同じくＧＮＤにソース接地するｎＭＯＳトランジスタＴ２のドレインがｎｐｎトランジスタＴ３のコレクタに接続している。   The npn transistor T3 is grounded at the emitter to GND, and the drain of the nMOS transistor T2 whose source is grounded to GND is connected to the collector of the npn transistor T3.

これにより、入力端子７からの制御信号がＨのときには、インバータ８で反転されたオフ電圧によりｎＭＯＳトランジスタＴ２がオフするため、定電流源９と同じ量の電流が抵抗１０に流れゲートソース間にオン電圧が生じることによりｐＭＯＳトランジスタＴ１がオンする。したがって、バッテリ電源ＶＢとＬＥＤ４との間に通電回路が形成され、ＬＥＤ４が点灯する。 As a result, when the control signal from the input terminal 7 is H, the nMOS transistor T2 is turned off by the off-voltage inverted by the inverter 8, so that the same amount of current as the constant current source 9 flows through the resistor 10 and between the gate and source. When the on-voltage is generated, the pMOS transistor T1 is turned on. Thus, energizing circuit between the battery power source V B and LED4 are formed, LED4 is turned on.

また、制御信号がＬのときには、インバータ８で反転されたオン電圧によりｎＭＯＳトランジスタＴ２がオンする。このため、トランジスタＴ３のコレクタがＧＮＤに接地した状態になるとともに、２つのｎｐｎトランジスタＴ３，Ｔ４のベースの電流がｎＭＯＳトランジスタＴ２を介してＧＮＤに流れるため、これらのトランジスタＴ３，Ｔ４はオフする。   When the control signal is L, the nMOS transistor T2 is turned on by the on voltage inverted by the inverter 8. For this reason, the collector of the transistor T3 is grounded to GND, and the base currents of the two npn transistors T3 and T4 flow to the GND via the nMOS transistor T2, so that these transistors T3 and T4 are turned off.

また、制御信号がＬのときには、抵抗１０とｎｐｎトランジスタＴ４との間のｎＭＯＳトランジスタＴ５がＬの制御信号によりオフするため、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０には電流が流れなくなる。更に、インバータ８のＨの出力でｎＭＯＳトランジスタＴ７がオンし、抵抗２３に電流が流れる。したがって、ｐＭＯＳトランジスタＴ６がオンし、その低いオン抵抗により抵抗１０が電気的に短絡される。 When the control signal is L, the nMOS transistor T5 between the resistor 10 and the npn transistor T4 is turned off by the L control signal, so that no current flows through the resistor 10 between the gate and source of the pMOS transistor T1. Further, the nMOS transistor T 7 is turned on by the H output of the inverter 8, and a current flows through the resistor 23. Therefore, the pMOS transistor T6 is turned on, and the resistor 10 is electrically short-circuited by its low on-resistance.

[第３の実施の形態の効果]
第３の実施の形態のスイッチング駆動回路３によれば、制御信号がＬＥＤ４を消灯させるオフ制御（Ｌ）のときには、ｎＭＯＳトランジスタＴ５がオフすることで抵抗１０とｎｐｎトランジスタＴ４との間の通電を遮断する。これと同時にｐＭＯＳトランジスタＴ６がオンして抵抗１０が電気的に短絡されることにより、例えばＥＭＩの影響によりノイズ電流がｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０やカレントミラー回路等に誘起されたとしても、抵抗１０にはノイズ電流が流れずオン電圧は生じない。したがって、消灯制御時にｐＭＯＳトランジスタＴ１がオンすることによるＬＥＤ４の誤点灯を抑制し、また、確実に防ぐことができる。 [Effect of the third embodiment]
According to the switching drive circuit 3 of the third embodiment, when the control signal is off control (L) for turning off the LED 4, the nMOS transistor T5 is turned off, thereby energizing the resistor 10 and the npn transistor T4. Cut off. At the same time, the pMOS transistor T6 is turned on and the resistor 10 is electrically short-circuited. For example, a noise current is induced in the resistor 10 between the gate and source of the pMOS transistor T1, a current mirror circuit, or the like due to the influence of EMI. However, no noise current flows through the resistor 10 and no on-voltage occurs. Therefore, erroneous lighting of the LED 4 due to the pMOS transistor T1 being turned on during the extinction control can be suppressed and reliably prevented.

以上、本発明に好適な実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形が可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to these embodiments, and various modifications can be made without departing from the scope of the present invention.

１，２，３…スイッチング駆動回路、４…ＬＥＤ、５…抵抗、６ａ…電源端子、６ｂ…出力端子、７…入力端子、８…インバータ、９…定電流源、１０…抵抗、１１，２１，３１…出力部、１２，２２，３２…制御部、４１，４２…ダイオード、４３，４４…抵抗、Ｔ１…ｐＭＯＳトランジスタ、Ｔ２…ｎＭＯＳトランジスタ、Ｔ３，Ｔ４…ｎｐｎトランジスタ、Ｔ５…ｎＭＯＳトランジスタ、Ｔ６…ｐＭＯＳトランジスタ、Ｔ７…ｎＭＯＳトランジスタ、ＶＢ…バッテリ電源、ＶＣ…５Ｖ電源 DESCRIPTION OF SYMBOLS 1, 2, 3 ... Switching drive circuit, 4 ... LED, 5 ... Resistance, 6a ... Power supply terminal, 6b ... Output terminal, 7 ... Input terminal, 8 ... Inverter, 9 ... Constant current source, 10 ... Resistance, 11, 21 , 31 ... output unit, 12, 22, 32 ... control unit, 41, 42 ... diode, 43, 44 ... resistor, T1 ... pMOS transistor, T2 ... nMOS transistor, T3, T4 ... npn transistor, T5 ... nMOS transistor, T6 ... pMOS transistor, T7 ... nMOS transistor, V B ... battery power supply, V C ... 5V power supply

Claims (2)

点灯素子を制御信号に基づいてオンオフ動作させる第１のスイッチ素子と、
前記第１のスイッチ素子にオン電圧を発生させる抵抗と、
前記抵抗に電流を出力する定電流回路と、
前記制御信号によって前記点灯素子がオンに制御されるとき、前記定電流回路から前記抵抗に電流を供給させ、前記制御信号によって前記点灯素子がオフに制御されるとき、前記定電流回路から前記抵抗に電流を遮断させる第２のスイッチ素子と、
前記制御信号によって前記点灯素子がオフに制御されるとき、前記抵抗及び前記定電流回路との間の通電を遮断する遮断回路と、を有し、
前記点灯素子は、前記第１のスイッチ素子と直列に接続されることを特徴とするスイッチング駆動回路。 A first switch element for turning on and off the lighting element based on the control signal;
A resistor for generating an on-voltage in the first switch element;
A constant current circuit for outputting a current to the resistor ;
When the lighting element is controlled to be turned on by the control signal, a current is supplied from the constant current circuit to the resistor, and when the lighting element is controlled to be turned off by the control signal, the resistor from the constant current circuit A second switching element that interrupts the current;
When the lighting element is controlled to be turned off by the control signal, and has a cut-off circuit that cuts off current between the resistor and the constant current circuit ,
The switching drive circuit , wherein the lighting element is connected in series with the first switch element . 前記制御信号によって前記第１のスイッチ素子がオフに制御されるとき、前記抵抗を電気的に短絡させるバイパス回路を更に備えることを特徴とする請求項１に記載のスイッチング駆動回路。 The switching drive circuit according to claim 1, further comprising a bypass circuit that electrically short-circuits the resistor when the first switch element is controlled to be turned off by the control signal.
JP2010262028A 2010-11-25 2010-11-25 Switching drive circuit Active JP5554212B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010262028A JP5554212B2 (en) 2010-11-25 2010-11-25 Switching drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262028A JP5554212B2 (en) 2010-11-25 2010-11-25 Switching drive circuit

Publications (2)

Publication Number Publication Date
JP2012114681A JP2012114681A (en) 2012-06-14
JP5554212B2 true JP5554212B2 (en) 2014-07-23

Family

ID=46498405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262028A Active JP5554212B2 (en) 2010-11-25 2010-11-25 Switching drive circuit

Country Status (1)

Country Link
JP (1) JP5554212B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114845436B (en) * 2022-07-04 2022-10-28 深圳贝特莱电子科技股份有限公司 LED drive circuit multiplexing in general IO port of touch MCU

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482165B2 (en) * 1998-11-19 2003-12-22 松下電器産業株式会社 Laser drive circuit and optical transmitter / receiver
JP3908971B2 (en) * 2001-10-11 2007-04-25 浜松ホトニクス株式会社 Light emitting element drive circuit
JP4214948B2 (en) * 2003-10-08 2009-01-28 株式会社豊田自動織機 Load drive circuit
JP5301923B2 (en) * 2008-08-20 2013-09-25 ローム株式会社 Load driving device, lighting device, display device

Also Published As

Publication number Publication date
JP2012114681A (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4732191B2 (en) Control circuit for semiconductor device with overheat protection function
TWI394361B (en) Motor driving circuit
JP5425818B2 (en) Indicator drive circuit
JP5118411B2 (en) Power Amplifier
JP4735429B2 (en) Load drive device
JP2009262850A (en) Load drive circuit
JP4686589B2 (en) Level shift circuit
JP2017212583A (en) Protection circuit of semiconductor element
JP5554212B2 (en) Switching drive circuit
JP2010028522A (en) Semiconductor device
JP5961944B2 (en) Gate drive circuit
JP2016192695A (en) Inductive load drive unit
JP4821394B2 (en) Semiconductor device drive circuit
JP2018007090A (en) Inductive load drive circuit
WO2006093204A1 (en) Semiconductor integrated circuit device
JP2010045759A (en) Driving transistor control circuit
JP2020123893A (en) Load driving device
JP2015142330A (en) load driving device
EP2822179B1 (en) Light projecting device drive circuit and photoelectric sensor
US8779830B2 (en) Inverse level shift circuit
KR101306865B1 (en) High Voltage IC
US20150340896A1 (en) Power generation control device
JPWO2018012168A1 (en) Electronic control unit
JP2007288650A (en) Output circuit short-circuit protection circuit
JP2011182605A (en) Semiconductor type latch relay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140528

R150 Certificate of patent or registration of utility model

Ref document number: 5554212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150